JP2008084396A - 半導体装置および半導体装置の製造方法、光ピックアップ装置および光ディスクドライブ装置 - Google Patents

Abstract

【課題】書き換え可能な光ディスクに用いる半導体レーザチップを搭載する半導体装置を薄型化・小型化し、これを用いた薄型・小型の光ピックアップ装置および光ディスクドライブ装置を提供する。
【解決手段】主面に回路および信号検出用受光素子の少なくとも一方を形成した第１のＳｉチップ３７および第２のＳｉチップ４２と、半導体レーザチップ４３と、そのレーザ光４７を反射するミラー部４４を具備し、半導体レーザチップ４３は第１のＳｉチップ３７の主面３３に隣接した第１の側面５０に配置されて、かつ第２のＳｉチップ４２の主面３８に隣接した第２の側面５１に形成されたレーザ電極５３と電気的に接続され、レーザ光４７は半導体レーザチップ４３の前端面４５に対向して配置されたミラー部４４により、主面３３に対して垂直に主面３３側へ出射する構成からなる。
【選択図】図１

Description

本発明は、書き換え可能な光ディスクに用いる、レーザと受光素子とを集積した半導体装置とその製造方法、および、この半導体装置を搭載することで薄型化・小型化が実現可能な光ピックアップ装置および光ディスクドライブ装置に関する。

近年、大容量の書き換え型光ディスクは、ＤＶＤレコーダーやパソコンに搭載されて急速に普及している。とりわけ、ノートパソコン等の携帯機器に搭載される場合は光ディスクドライブの薄型化・小型化が強く要望されている。

さて、光ディスクドライブを薄型化・小型化するためには、光ピックアップを薄型化・小型化することが重要である。この薄型化・小型化のためには、光ピックアップの光学設計や機構設計において、主要構成部品の性能や機能は保持したままで主要構成部品の内部構造を見直すことにより、薄型化・小型化を実現することが期待される。

光ピックアップの主要構成部品として、例えば、半導体レーザと信号検出用受光素子がある。この半導体レーザと信号検出用受光素子とを１つのパッケージ内に集積化した半導体装置が構成されている。光ピックアップは、この半導体装置が集積化されて小型化・薄型化されるとともに、光ピックアップ内の構成部品点数が減らされることによって小型化・薄型化されている。

例として、図９に従来の集積化された半導体装置１０と光集積素子１２について示す。図９（ａ）は従来の半導体装置の要部である光集積素子を示す模式図、図９（ｂ）は従来の半導体装置のパッケージ上部を外した全体の模式図を示す。

図９（ａ）において、Ｓｉ基板１は主面２上に受光素子３が形成されており、同時に主面２に凹部を形成した底面４に半導体レーザチップ５がボンディングされている。また、半導体レーザチップ５のレーザ光の出射面に対向してＳｉ基板１の主面２に対して４５度の角度のミラー面６が形成されている。このミラー面６は、凹部のＶ溝状にエッチングされた斜面の一部を利用している。このようにＳｉ基板１上に信号検出用の受光素子３と半導体レーザチップ５とを集積化して光集積素子１２としている。

この光集積素子１２の半導体レーザチップ５の出射面からレーザ光７が出射されて、ミラー面６の反射位置８で反射されたのち、レーザ光７はＳｉ基板１の主面２に垂直に上方へ出射する。このレーザ光は光ピックアップの光学系で光ディスクに導かれて、光ディスク上に記録された信号を読み取ったのちに反射し、光集積素子１２の方へ戻って信号検出用の受光素子３に入射することにより、光ディスク上に記録された信号やサーボ機構のエラー信号が検出される。

図９（ｂ）は半導体装置１０のパッケージ上部を外した全体の模式図である。パッケージ下部９の金属基台１１の上に光集積素子１２が接着されている。この光集積素子１２には受光素子３と半導体レーザチップ５とが集積されている。半導体レーザチップ５から出射したレーザ光はミラー面６の反射位置８で反射されたのち、主面２に垂直に出射する。また、レーザ光は光ディスクから戻って受光素子３に入射し、検出される光信号は電気信号に変換されて光集積素子１２内の回路で信号処理されたのち、パッケージ下部９のリード端子１３により外部の回路に取り出される。このように信号検出用の受光素子３と半導体レーザチップ５が同一の光集積素子１２として集積化されているので、半導体装置１０は小型化・薄型化されている。すなわち、光ピックアップの厚さを決める半導体装置１０の短辺の長さ２１を短くすることができる。

このような半導体装置１０を使用すると光ピックアップ２０も小型化・薄型化することができる（例えば、特許文献１参照）。
図１０に従来の半導体装置を搭載した従来の光ピックアップを例示する模式図を示す。

図１０において光ピックアップ２０の筐体１４に半導体装置１０が実装されている。この半導体装置１０は図９（ｂ）に示すパッケージ下部９の上にパッケージ上部１５を接着して一体化している。このパッケージ上部１５には回折光学素子が形成されていて、半導体装置１０と光ディスク１６とは、ここではコリメートレンズである光学部品１７、立ち上げミラー１８および対物レンズ１９を介して光学的に結び付けられている。すなわち、図１０の半導体装置１０の半導体レーザチップ（図示していない）より出射したレーザ光７は、光学部品１７で平行光にコリメートされ、立ち上げミラー１８により光路を９０°折り曲げられたのち、対物レンズ１９により光ディスク１６上に記録されたピット上に焦点を結ぶ。このピット上の信号を読み取ったレーザ光７は光ディスク１６で反射されて、同じ経路を逆に進んで半導体装置１０に戻る。このときに半導体装置１０のパッケージ上部１５に形成された回折光学素子（図示していない）により、レーザ光７は分岐されて受光素子（図示していない）に入射して光ディスクに記録された信号を読み取る。

このような光ピックアップ２０を薄型化するためには、半導体装置１０の短辺の長さ２１を短くすればよい。また、光ピックアップ２０を小型化するためには半導体装置１０の高さ２２を縮めればよい。しかしながら、半導体装置１０のように半導体レーザチップ５と受光素子３とが図９（ａ）で示すように集積化されていなければ、これらの素子間を光学的に結合する別の光学素子がさらに必要となる、あるいは、素子それぞれのパッケージが必要であるなど、光ピックアップ２０の小型化・薄型化には妨げとなる。

ところで、Ｓｉ基板上ではなく金属ブロック上に受光素子と半導体レーザチップを図９のように平面実装ではなく、３次元的に実装して集積化した光集積素子の構成も提案されている（例えば、特許文献２参照）。具体的には、光集積素子の保護キャップの一方の側壁面をカットすることにより、カットした分の厚さだけ図１０の光ピックアップの厚さに相当する短辺の長さ２１が、この光集積素子では小さくなっている。
特開平４−１９６１８９号公報 特開平８−１８１６５号公報

しかしながら、今後は書き換え可能な光ディスクが大容量化・高速化するのに伴い半導体レーザが高出力化を要望されて、先行特許文献１で示された半導体装置では半導体レーザの共振器長が長くなると半導体装置の短辺の長さも長くなり、光ピックアップの薄型化が妨げられる。

また、先行特許文献２では、同様に半導体レーザが高出力化を要望されてレーザの共振器長が長くなると半導体装置の高さが大きくなり、光ピックアップの小型化が妨げられる。

本発明は上記従来の課題を解決するものであり、書き換え可能な光ディスクに用いる半導体レーザチップと信号検出用の受光素子とを集積化するときに、半導体装置の短辺の長さや高さが小さくなるような集積化構造とすることにより、半導体装置を薄型化・小型化し、これを用いた薄型・小型の光ピックアップ装置および、この光ピックアップ装置を搭載した薄型・小型の光ディスクドライブ装置を提供することを目的とする。

上記目的を達成するために、本発明の半導体装置は、パッケージに搭載されてレーザ光を出射および受光する半導体装置であって、主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部と、をパッケージの基台上に具備し、前記半導体レーザチップは前記第１のＳｉチップの主面に隣接した第１の側面に配置されて、かつ前記第２のＳｉチップの主面に隣接した第２の側面に形成されるレーザ電極と前記第１の側面に配置された面と対向する面で電気的に接続され、前記パッケージの長辺方向と同じ方向に出射されるよう前記半導体レーザチップと前記第１のＳｉチップ及び前記第２のＳｉチップが配置されて、前記レーザ光は前記パッケージの長辺方向と同じ方向に出射されて、かつ前記半導体レーザチップの前記前端面に対向して配置される前記ミラー部により、前記第１のＳｉチップの主面に対して垂直に前記主面側へ出射する構成からなる。

この構成により、高出力のレーザ光を出射する共振器長の長い半導体レーザチップが搭載されても、さらにレーザ光の高出力化が可能な薄型・小型の半導体装置が実現できる。なお、第１のＳｉチップと第２のＳｉチップとで半導体レーザチップを挟み込んで接続することにより電気的に接続できるので、半導体レーザチップへのワイヤボンディングを省くこともできる。

また、前記第１のＳｉチップと前記ミラー部とが同一のＳｉ基板上に一体で構成されるものとしてもよい。この構成により、半導体レーザチップの位置調整だけで信号検出用受光素子を形成した第１のＳｉチップ、半導体レーザチップおよびミラー部との位置関係がさらに容易に調整できる。

また、前記第２のＳｉチップと前記ミラー部とが同一のＳｉ基板上に一体で構成されるものとしてもよい。この構成により、半導体レーザチップとミラー部の位置調整を行うと同時に第２のＳｉチップの位置調整も行うことができ、組立工程がさらに簡略化される。

また、前記第１のＳｉチップおよび前記第２のＳｉチップと前記ミラー部とが別々のＳｉ基板上に個別に構成されるものとしてもよい。この構成により、Ｓｉチップとミラー部を個別に製造することができ、個別に簡単な製造工程により作製できるのでさらに低コストで製造することができる。

また、上記目的を達成するために、本発明の半導体装置は、パッケージに搭載されてレーザ光を出射および受光する半導体装置であって、主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部と、主面に回路および信号検出用受光素子の少なくとも一方を形成する第３のＳｉチップと、をパッケージの基台上に具備し、前記半導体レーザチップは前記第１のＳｉチップの主面に隣接した第１の側面に配置されて、かつ前記第２のＳｉチップの主面に隣接した第２の側面に形成されるレーザ電極と前記第１の側面に配置された面と対向する面で電気的に接続され、前記ミラー部は前記第３のＳｉチップと同一のＳｉ基板上に形成され、前記レーザ光は前記パッケージの長辺方向と同じ方向に出射されるよう前記半導体レーザチップと前記第１のＳｉチップ及び前記第２のＳｉチップが配置されて、前記レーザ光は前記パッケージの長辺方向と同じ方向に出射されて、かつ前記半導体レーザチップの前記前端面に対向して配置される前記ミラー部により、前記第１のＳｉチップの主面に対して垂直に前記主面側へ出射する構成としてもよい。

この構成により、高出力のレーザ光を出射する共振器長の長い半導体レーザチップが搭載されても、さらにレーザ光の高出力化が可能な薄型・小型の半導体装置が実現できる。そのうえ、第１および第２のＳｉチップとミラー部を個別に製造することができ、個別に簡単な製造工程により作製できるのでさらに低コストで製造することができる。

また、前記第１のＳｉチップの主面に隣接した前記第１の側面と前記半導体レーザチップとの間にサブマウントを配置する構成としてもよい。この構成により、半導体レーザチップの発光点を最適な位置に配置し、半導体レーザチップからの発熱をさらに効率よく放熱することができる。

また、前記半導体レーザチップが接続されている前記サブマウントの主面に受光素子を形成し、前記半導体レーザチップの後端面から出射するレーザ光を受光する構成としてもよい。

この構成により、半導体レーザチップの後端面から出射するレーザ光の一部の光出力を容易に検出することができ、全体のレーザ光の光出力を推定することができる。このことにより、光出力が一定になるようにレーザ光を駆動する電流値を制御して、さらに安定して光出力を制御することができる。

また、前記第１のＳｉチップの前記第１の側面と前記半導体レーザチップまたは前記サブマウントとの間に電極を配置する構成としてもよい。
この構成により、半導体レーザチップはサブマウントを介して第１のＳｉチップの第１の側面の所定の位置にさらに精度よく固定される。また、放熱のよい金属で電極を作製することにより、半導体レーザチップで生じた熱は、サブマウントおよび金属の電極を介してさらに効率よく放熱することができる。

また、前記第１のＳｉチップの主面と前記第１の側面との間に挟まれた隣接面の上に、前記半導体レーザチップの表面電極面または前記サブマウントの接続面の少なくとも一部と接続された配線が形成されている構成としてもよい。

この構成により、第１のＳｉチップの主面上の配線と第１の側面に配置される半導体レーザチップの表面電極面とが隣接面上の配線等により電気的に接続されることが容易となり、さらに安定に電気的に接続することができる。

また、前記半導体レーザチップまたは前記サブマウントが接続されている前記第１のＳｉチップの前記第１の側面が前記レーザ光の出射方向に垂直な方向に狭くなるように溝部が形成される構成としてもよい。この構成により、半導体レーザチップはチップ側面がハンダ等によりショートすることなく、さらに安定に電気的に接続することができる。また、サブマウントと第１のＳｉチップの第１の側面とのハンダ付け時のハンダの逃げ等を確保することができ、さらに安定に組み立てることができる。

また、前記ミラー部は前記レーザ光の一部が前記反射面を透過して検出される受光素子を備える構成としてもよい。この構成により、レーザ光の一部の光出力を容易に検出することができ、全体のレーザ光の光出力を推定することができる。このことにより、光出力が一定になるようにレーザ光を駆動する電流値を制御することにより、さらに安定して光出力が制御される。

また、前記ミラー部の前記反射面がＳｉの低指数面からなる構成としてもよい。この構成により、欠陥の少ないＳｉの低指数面をレーザ光の反射面として利用できるので、さらに光学的に平坦なミラー部の反射面が実現できる。

また、前記レーザ光が前記ミラー部の前記反射面で反射する反射点位置が前記パッケージの中央領域に配置される構成としてもよい。
また、前記信号検出用受光素子が前記反射点位置から見て対称の位置に配置される構成としてもよい。

これらの構成により、薄型・小型の半導体装置および光ピックアップ装置が、さらに組立や調整を容易にすることができるとともに、回折光学素子で分岐されたレーザ光をさらに効率よく利用することができる。

また、前記パッケージは前記基台を有するパッケージ下部と前記レーザ光をパッケージ外部に取り出すパッケージ上部とを備える構成としてもよい。このことにより、パッケージ上部からレーザ光をさらに効率よく取り出すことができる。同時に外部からの湿気やダスト等がパッケージ内に入らないように気密性をさらに高めることができる。

また、前記パッケージ上部は、少なくとも一部に前記レーザ光の一部を分岐する回折光学素子を備える構成としてもよい。この構成により、信号検出用受光素子と半導体レーザチップとを、パッケージ外部の光ピックアップの光学系や光ディスクと光学的に結び付けて、さらに効率よく光ディスクに記録された情報を読み取ることができる。

また、上記目的を達成するために本発明の半導体装置の製造方法は、主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部とを準備する工程と、前記第１のＳｉチップ、前記第２のＳｉチップ、前記半導体レーザチップおよび前記ミラー部をパッケージ下部の基台上に接着する装着工程を具備し、前記第１のＳｉチップおよび前記第２のＳｉチップを準備する工程が、前記第１のＳｉチップの前記第１の側面に前記半導体レーザチップを配置して接続するための第１のレーザ電極と、前記半導体レーザチップの裏面電極を前記第２のＳｉチップの前記第２の側面と接続する第２のレーザ電極とを形成するレーザ電極形成工程を備え、前記装着工程に際し、前記半導体レーザチップの表面電極が前記第１のＳｉチップの前記第１の側面にハンダ接続されたのちに前記パッケージ下部の前記基台上に接着して配置されるレーザ配置工程と、前記第２のＳｉチップの前記第２の接続電極と前記半導体レーザチップの前記裏面電極とが接続され、かつ前記第２のＳｉチップが前記パッケージ下部の前記基台上に接着して配置される工程とを備える構成からなる。

この構成により、半導体レーザチップは第１のＳｉチップの第１の側面に確実に固定されて主面上の配線と接続されるので、さらに電気的にも光学的にも安定に薄型化・小型化された半導体装置を製造することができる。なお、第１のＳｉチップと第２のＳｉチップとで半導体レーザチップを挟み込んで接続することにより電気的に接続できるので、半導体レーザチップへのワイヤボンディングを省くこともできる。

また、上記目的を達成するために本発明の半導体装置の製造方法は、主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第３のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部とを準備する工程と、前記第１のＳｉチップ、前記第２のＳｉチップ、前記半導体レーザチップ、前記ミラー部および前記第３のＳｉチップをパッケージ下部の基台上に接着する装着工程を具備し、前記第１のＳｉチップおよび前記第２のＳｉチップを準備する工程が、前記第１のＳｉチップの第１の側面に前記半導体レーザチップを配置して接続するための第１のレーザ電極と、前記半導体レーザチップの裏面電極を前記第２のＳｉチップの第２の側面と接続する第２のレーザ電極とを形成するレーザ電極形成工程を備え、前記装着工程に際し、前記半導体レーザチップの表面電極が前記第１のＳｉチップの前記第１の側面にハンダ接続されたのちに前記パッケージ下部の前記基台上に接着して配置されるレーザ配置工程と、前記第２のＳｉチップの前記第２の接続電極と前記半導体レーザチップの前記裏面電極とが接続され、かつ前記第２のＳｉチップが前記パッケージ下部の前記基台上に接着して配置される工程とを備える構成からなる。

この構成により、半導体レーザチップは第１のＳｉチップの第１の側面に確実に固定されて主面上の配線と接続されるので、さらに電気的にも光学的にも安定に薄型化・小型化された半導体装置を製造することができる。なお、第１のＳｉチップと第２のＳｉチップとで半導体レーザチップを挟み込んで接続することにより電気的に接続できるので、半導体レーザチップへのワイヤボンディングを省くこともできる。

また、前記レーザ配置工程において、前記半導体レーザチップの表面電極がサブマウントに接続されたのちに、前記サブマウントの主面に前記半導体レーザチップを接続した状態で前記サブマウントの裏面が前記第１のＳｉチップの前記第１の側面にハンダ接続され、その後前記パッケージ下部の前記基台上に接着して配置される構成としてもよい。

この構成により、半導体レーザチップの発光点が最適な位置に配置し、半導体レーザチップからの発熱による熱は、サブマウントを介してパッケージ下部の基台へさらに効率よく放熱することができる。

また、前記レーザ光をパッケージ外部に取り出すパッケージ上部をパッケージ下部に接着する工程をさらに備える構成としてもよい。このことにより、外部からの湿気やダスト等がパッケージ内に入らないように気密性がさらに高められるので、半導体装置の信頼性がさらに向上することができる。

また、本発明の光ピックアップ装置は、筐体に支持される光ピックアップ装置であって、前記レーザ光を出射し、かつ光ディスクで反射した前記レーザ光を受光する光集積装置と、前記レーザ光を光ディスク上に絞込む対物レンズとを備え、前記光集積装置が前述の半導体装置を用いた構成からなる。

また、本発明の光ピックアップ装置は、筐体に支持される光ピックアップ装置であって、前記レーザ光を出射し、かつ光ディスクで反射した前記レーザ光を受光する光集積装置と、前記レーザ光を光ディスク上に絞込む対物レンズと、前記光ディスクで反射したレーザ光の一部を分岐する回折光学素子とを備え、前記光集積装置が前述の半導体装置を用いた構成からなる。

また、前記光集積装置から出射する前記レーザ光を平行光に変換するコリメートレンズをさらに備える構成としてもよい。
これらの構成により、さらに薄型で、投影面積の少ない小型の光ピックアップ装置が実現できる。

また、本発明の光ディスクドライブ装置は、上記記載のいずれかの光ピックアップ装置と、前記光ピックアップ装置を光ディスクの半径方向に移動自在なトラバース機構と、前記光ディスクを回転するドライブ機構とを備える構成からなる。

この構成により、さらに薄型化・小型化された光ディスクドライブ装置が実現できる。

本発明の半導体装置は、共振器長が長い高出力の半導体レーザチップをＳｉチップの側面にパッケージの長辺側に沿って配置することにより、半導体レーザチップと信号検出用の受光素子とが集積された半導体装置の薄型化・小型化を実現できる。また、この半導体装置を使用することにより、光ピックアップ装置およびこの光ピックアップ装置を使用した光ディスクドライブ装置はともに薄型化・小型化が実現できる。

以下、本発明の実施の形態にかかる半導体装置について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。
（第１の実施の形態）
図１から図４は本発明の実施の形態を示す図である。

図１は本発明の第１の実施の形態における半導体装置の概略構成図である。図１（ａ）は第１の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見やすくした概略構成図、図１（ｂ）は半導体装置の主要な構成部品である光集積素子の実装状態の斜視図を示す。

図１において、パッケージを構成するパッケージ下部２９の金属基台３２の上に光集積素子３１が実装されている。この光集積素子３１は、主面３３に信号検出用受光素子３４、３５、３６を形成した第１のＳｉチップ３７と、主面３８に回路（図示せず）および信号検出用受光素子３９、４０、４１を形成した第２のＳｉチップ４２と、半導体レーザチップ４３およびミラー部４４とを主要な要素として構成されている。半導体レーザチップ４３はレーザ共振器を構成する２つの端面、すなわち前端面４５および後端面４６を持ち、前端面４５からレーザ光４７を出射する。このレーザ光４７がミラー部４４の反射ミラー面４８で反射されて光ディスク（図示せず）に到達して、光ディスクの信号を読み取るのに用いられる。なお、本実施の形態では、第１のＳｉチップ３７の主面３３にも回路（図示せず）が形成されている。

ところで、半導体レーザチップ４３は、例えばハンダ接続部２８によりサブマウント４９に接着された状態で、第１のＳｉチップ３７の主面３３に隣接した第１の側面５０に配置されている。なお、サブマウント４９はその接続面（半導体レーザチップ４３が接続された面と反対の面：図示せず）により、第１のＳｉチップ３７の第１の側面５０に形成された第１のレーザ電極配線５２と電気的に接続されている。また、半導体レーザチップ４３は同時に第２のＳｉチップ４２の主面３８に隣接した第２の側面５１に形成された第２のレーザ電極配線５３と電気的に接続されている。したがって、レーザ電極パッド５４に接続された第１および第２のレーザ電極配線５２、５３により半導体レーザチップ４３は電流注入されてレーザ駆動されている。レーザ光４７は半導体レーザチップ４３の前端面４５から、第１の側面５０および第２の側面５１に平行に出射して、この前端面４５に対向して配置された前記ミラー部４４の反射ミラー面４８により９０°折り曲げられて反射し、主面３３に対して垂直に主面３３側に出射される。なお、この反射面４８にレーザ光４７が当たって反射する反射点位置が半導体装置３０の見かけの発光点５５となる。

このレーザ光４７は、図１（ａ）に示す半導体装置３０の見かけの発光点５５から外部に出射されて光ディスクの信号を読み取ったのち、同じ光ピックアップの光学系の経路（図示していない）を通って半導体装置３０に戻ってくる。この戻ってきたレーザ光（図示していない）は、例えば図１（ｂ）に示すように、半導体装置３０のパッケージ上部（図示していない）に作製された複数の領域からなる回折光学素子（図示していない）によりレーザ光５６、５７およびこれらの分岐光に分岐される。この分岐されたレーザ光５６ａ、５６ｂ、５６ｃ、５６ｄ、５７ａ、５７ｂ、５７ｃ、５７ｄはそれぞれ信号検出用受光素子３４，３９，３５、３６、４１、４０に入射して光信号が読み取られる。このようにして、光ピックアップの動作に必要なフォーカスサーボやトラッキングサーボの誤差信号を読み取り、かつ光ディスクに記録された情報を読み取ることとなる。

なお、これらの受光素子で読み取った光信号は電気信号に変換される。これらの電気信号は信号処理回路等で演算されたのち、主面３３および主面３８に形成された配線により第１および第２のＳｉチップ３７、４２の主面３３、３８の周辺部の電極５８にそれぞれ接続されて取り出される。さらに、図１（ａ）に示すように複数の電極５８は複数のリード端子５９に接続されて、このリード端子５９から外部回路に光ピックアップで読み取った信号が出力されることとなる。

また、半導体レーザチップ４３の表面電極６０は、第１の側面５０に形成された電極と接続された主面３３に形成されたレーザ電極配線５２を経由して、レーザ電極パッド５４の一つに接続されている。一方、半導体レーザチップ４３の裏面電極６１は、第２のＳｉチップ４２の第２の側面５１に形成されたレーザ電極配線５３に、例えばハンダ接続部（図示せず）により接続され、レーザ電極配線５３は主面３８のレーザ電極パッド５４の一つに接続されている。このような電極配線や電極との接続により、半導体レーザチップ４３は第１および第２のＳｉチップ３７、４２の主面３３、３８の周辺部の２つのレーザ電極パッド５４を介して外部の電流源により電流駆動される。

図１（ａ）に示す半導体装置３０は第１および第２のＳｉチップの主面３３、３８上の複数の電極５８が複数の導電性ワイヤ６２によりパッケージ下部２９の複数のリード端子５９に接続されている。このリード端子５９が外部回路と接続されることにより、半導体装置３０の中の半導体レーザチップ３７と信号検出用の受光素子３４、３５、３６、３９、４０、４１とがそれぞれ外部の電流源および電圧源により駆動されて動作する。このようにして半導体装置３０からのレーザ光は反射面４８の反射点位置である見かけの発光点５５より出射され、光ディスクからのレーザ光は受光素子３４、３５、３６、３９、４０、４１により受光される。

このときに、レーザ光４７がミラー部４４の反射面４８で反射する見かけの発光点５５は、パッケージの中央領域に配置されている。さらに、信号検出用受光素子３４、３５、３６、３９、４０、４１は対応する受光素子が、見かけの発光点５５から見て対称の位置に配置されている。このような構成にすると、半導体装置３０の見かけの発光点５５より出射されるレーザ光４７の光軸が、通常、光学系の中央に設定される光ピックアップ装置の光軸に合わせることが容易となる。その結果、光ピックアップ装置への半導体装置の組立や調整が容易になる。また、信号検出用受光素子が対称の位置に配置されるので、光ディスクから戻ってきて半導体装置３０のパッケージ上部の回折格子素子で分岐されるレーザ光も、対称に分岐されることが多いので、ほぼ全ての光量を効率的に受光することができることとなる。

なお、図１（ａ）でＢ−Ｂ線は半導体レーザチップ４３の裏面電極６１と第２のＳｉチップ４２の第２の側面５１との境界面を示し、ミラー部４４の側面と第２のＳｉチップ４２の第２の側面５１との境界面を示す。

このように、本実施の形態の半導体装置３０においては、パッケージ下部２９の長辺の長さ６３と平行となるように半導体レーザチップ４３を配置する。すなわち、図１（ａ）および（ｂ）に示す半導体レーザチップ４３から出射されるレーザ光４７も、図１（ａ）のパッケージ下部２９の長辺の長さ６３と平行となる。このようにすると、光ディスクドライブ用の光ピックアップに用いる高出力半導体レーザ、例えば、波長７８０ｎｍ帯のＡｌＧａＡｓ系半導体レーザや波長６５０ｎｍ帯のＡｌＧａＩｎＰ系半導体レーザにおいて、光出力がパルス出力時に１００ｍＷを超えて、半導体レーザの共振器長が１ｍｍを超えても半導体装置３０の短辺の長さ６４には影響しない。しかしながら、このような半導体レーザを図９で示した従来の構造の半導体装置１０に搭載した場合は、短辺の長さ２１が半導体レーザの共振器長に対応して長くなり、図１０で示した光ピックアップ２０の厚さが厚くなるという薄型化・小型化の障害となっていた。本実施の形態では、共振器長の方向が短辺の長さ６４と直交する方向になるように半導体レーザチップ４３を搭載することにより、このような障害が生じない構成となっている。

そのうえ、図１（ａ）および図１（ｂ）に示すように、半導体レーザチップ４３をＳｉチップの主面上に配置する必要がないので、受光素子や信号処理回路のレイアウトを工夫することにより、パッケージ下部２９の短辺の長さ６４はさらに短くすることができる。すなわち、半導体レーザチップ４３は第１および第２のＳｉチップ３７、４２の第１および第２の側面５０、５１に配置するので、Ｓｉチップの主面には受光素子だけでなく信号処理回路や配線等を主面全体の面積を有効に活用して作製することができる。さらに、書き換え型光ディスクによるさらなる高速の記録を実現するために半導体レーザチップ３９の高出力化を行う場合は、半導体レーザチップ４３の共振器長が長くなる。しかしながら、本実施の形態では、半導体装置３０の長辺の長さ６３の方向に半導体レーザチップ４３の共振器長は伸びることとなり、半導体装置３０の形状は変わらないので薄型化・小型化の障害とはならない。

また、図１（ａ）および図１（ｂ）からも判るように、半導体レーザチップ４３は導電性ワイヤで接続する必要がなく、第１のＳｉチップ３７の第１の側面５０と第２のＳｉチップ４２の第２の側面５１とで挟み込まれて２つのレーザ電極配線５２、５３で電気的に接続される。したがって、Ｓｉチップの主面上に半導体レーザチップ４３へのワイヤボンドのための電極パッドは不要である。また、導電性ワイヤ６２は通常のＳｉデバイスと同様にＳｉチップに対して高速ワイヤボンディングが可能である。さらに、半導体レーザチップ４３は表面電極６０および裏面電極６１の全体から放熱する構造で第１および第２のＳｉチップ３７、４２やサブマウント４９に接続されている。しかも、サブマウント４９は半導体レーザチップ４３の発熱の大きい活性層に近い表面電極６０側で接続されるので、サブマウント４９が高放熱の材料、例えばＡｌＮやＳｉＣなどで作製されれば、より大きい放熱効果が期待できる。そして、半導体レーザチップ３７の低電流動作が実現し、高い信頼性が期待できる。

また、半導体レーザチップ４３がサブマウント４９に取り付けられる結果、レーザ光４７が第１および第２のＳｉチップ３７、４２の第１の側面５０と第２の側面５１とに平行で、かつこれらの側面のほぼ中央から出射されることとなる。したがって、ミラー部４４の反射面４８の中央にレーザ光４７の反射点位置である見かけの発光点５５が位置し、反射面４８の面積を有効に使って、半導体装置３０から効率的にレーザ光４７を取り出すことができる。

また、本実施の形態では、半導体レーザチップをサブマウントに取り付けて第１のＳｉチップの側面に配置する例で説明したが、半導体レーザチップを第１のＳｉチップの側面に直接配置する構成としてもよい。このような構成により、サブマウントが不要となり、サブマウントを取り付ける工程も省けることで、半導体装置の低コスト化ができる。また第１のＳｉチップとサブマウントの半田接続部がなくなることで精度向上ができ、量産性が向上できる。

ところで、書き換え型光ディスクでは高出力半導体レーザの光出力の制御が重要である。光出力が必要以上に増大すると光ディスクに記録した情報を消去する、または半導体レーザに大きい負荷をかけて信頼性に影響を与えるような問題が生じることがある。また、光出力が所定の出力より小さいと光ディスクに記録するときに、前に記録されていた内容の消去が不十分となり、記録そのものが不完全にしかできないという問題が生じる、または記録されている情報を正確に読み取れないという問題を生じることがある。したがって、高出力半導体レーザの光出力を一定にして、かつ正確に制御することは非常に重要である。そのためには、高出力半導体レーザから光ディスクの方へ出射するレーザ光の一部を検出して、その検出値を基に光出力が一定になるように、レーザ電源の電流値を制御することが通常行われる。

図２に高出力半導体レーザの光出力の一部を検出するためにミラー部４４に形成した光出力モニター用の受光素子を示す。図２（ａ）は第１の実施の形態における光集積素子の半導体レーザチップおよびミラー部の部分を拡大して上方から見た概略構成図を示す。ただし、説明を判りやすくするために第２のＳｉチップ４２は省いて示している。

図２（ａ）で第１のＳｉチップ３７の主面３３上には受光素子３４、３６と半導体レーザチップ４３に電流を注入するためのレーザ電極配線５２が形成されている。また、第１のＳｉチップ３７の第１の側面５０には、サブマウント４９のレーザ接続面２７と表面電極６０が接続された半導体レーザチップ４３が配置されてレーザ電極配線５２と電気的に接続されている。なお、半導体レーザチップ４３とサブマウント４９のレーザ接続面２７はハンダ接続部２８で、サブマウント４９の第１のＳｉチップ３７との接続面２６とレーザ電極配線５２はハンダ（図示せず）により接続されている。

ところで、半導体レーザチップ４３の前端面４５から出射したレーザ光４７は、ミラー部４４の反射面４８の見かけの発光点５５で反射したのち、垂直上方に出射して光ディスク（図示していない）に達する。レーザ光４７が反射面４８で反射するときにＳｉ反射面上に金属薄膜や誘電体薄膜を形成して、例えば、１から２％程度のレーザ光が透過するようにして、レーザ光４７の一部が光出力モニター用の受光素子６６で受光できるようにしている。

また、図２（ｂ）は図２（ａ）のＣ−Ｃ線で切断した断面を矢印Ｄの方向から見た半導体レーザチップと光出力モニター用の受光素子との周辺を拡大した概略断面図を示す。光出力モニター用の受光素子６６は、例えば、ｐ型のＳｉ基板６７にｎ型のドーパントであるＡｓ等をイオン注入してｎ型領域６８を形成してＰＮ接合を作ることにより作製される。この構成により、レーザ光全体の光出力を推定して、所望の光出力が正確に維持されるようにレーザ光を駆動する電流値を制御することができる。したがって、一定の出力のレーザ光がさらに安定して半導体装置から出力される。

なお、図２（ｂ）に示すように、サブマウント４９のレーザ接続面２７の半導体レーザチップ４３の後端面４６の後方に光出力モニター用の受光素子６５を形成することにより、半導体レーザチップ４３の後端面４６から出射するレーザ光（図示せず）の一部を受光して同様に半導体装置の光出力を一定に制御することもできる。

図３に半導体レーザチップの実装の構造について半導体レーザチップ周辺を拡大した概略構成図を示す。図３（ａ）は第１のＳｉチップの第１の側面に半導体レーザチップを搭載したサブマウントが実装されている要部を上方から見た概略構成図、図３（ｂ）は図３（ａ）の矢印Ｅの方向から半導体レーザチップの実装の要部を見た概略構成図である。

図３（ａ）および図３（ｂ）より、Ｓｉチップ３７の主面３３には、半導体レーザチップ４３が実装されている第１の側面５０に隣接してＳｉチップ３７の角部を面取りされた溝状の隣接面６９と溝部７２が形成されている。半導体レーザチップ４３に電流を注入する配線は、主面３３上のレーザ電極配線５２と隣接面６９上のレーザ電極配線７０とがそれぞれ連続してつながった状態で形成され、第１の側面５０のレーザ電極７１に接続されている。半導体レーザチップ４３の表面電極（図示していない）とレーザ電極７１はハンダ接続部７３で接続されている。

このように、Ｓｉチップ３７の第１の側面５０を、半導体レーザチップ４３を搭載するサブマウント４９の搭載位置を残して面取りするような隣接面６９を形成することにより、半導体レーザチップ４３は第１のＳｉチップ３７の第１の側面４２の所定の位置にさらに精度よく固定される。また、放熱のよい金属、例えば、金で電極７１を作製することにより、半導体レーザチップで生じた熱は、この金属の電極７１を介してさらに効率よく放熱することができる。ここでは連続した電極７０、５２を介して効率よく放熱される。

また、図３（ｂ）からも明らかなように、ハンダ付けのときにハンダが多いときでも、半導体レーザチップ４３の側面にハンダが盛り上がらず隣接面６９や溝部７２の方に流れるのでショート等が発生せず、高い信頼性が得られることとなる。

次に、本実施の形態の半導体装置３０の製造方法について図４に示す。
図４は第１の実施の形態における半導体装置の製造方法を示す工程断面図であり、全て図１（ａ）のＢ−Ｂ線で切断した工程断面図で示す。

図４（ａ）に中空のパッケージ下部２９を示す。金属部分と樹脂部分とからなり、パッケージ内部の半導体チップが接着される金属基台３２や導電性ワイヤが接着されるリード端子５９の表面は樹脂で覆われずに金属面が露出した状態になっている。金属基台３２とリード端子５９は金属からなり、それ以外のパッケージ下部２９は樹脂でできている。

図４（ｂ）で、金属基台３２上にエポキシやポリイミドが主剤の銀ペーストからなる固着部材７４をディスペンサーで適量塗布する。この固着部材７４は導電性粉末が練り込まれた半硬化エポキシシートであってもよい。図４（ｃ）で固着部材７４上にパッケージ下部２９の中心に対して適正な位置に光集積素子３１を配置したのち、加熱により光集積素子３１を金属基台３２に固着する。この光集積素子３１は、次の手順により構成される。まず、図１（ａ）で示したように主面３３上に信号検出用の受光素子３４、３５、３６が形成された第１のＳｉチップ３７が、その第１の側面４２にサブマウント４９にハンダ接続部で接続された高出力の半導体レーザチップ４３が配置された状態で、図４（ｃ）に示すように金属基台３２上に配置される。次に、ミラー部４４がパッケージ下部２９に配置されて、その反射面上のレーザ光の反射点位置がパッケージの中央領域になるように調整される。そして、第２のＳｉチップ（図示せず）がその第２の側面が半導体レーザチップ４３の裏面電極を挟み込むように配置されて、光集積素子３１が構成される。

ところで、このような第１のＳｉチップ３７は、通常のバイポーラＳｉプロセスによりＳｉ基板上に形成される。例えば、ｐ型Ｓｉ基板上にＳｉのｉ層をエピタキシャル工程で積層したのち、ｎ型領域およびｐ型領域をイオン注入により形成して、受光素子やトランジスタおよび回路部品等を形成する。第２のＳｉチップも同様に製作される。また、ミラー部４４は主面に上記受光素子やトランジスタおよび回路部品等を形成したのち、反射ミラー面を形成する領域以外をフォトレジスト等で覆い、例えば、異方性エッチャントを用いたウェットエッチングによりＳｉ結晶の低指数面がミラー面となるように形成する。このようにすると、ミラー部４４にも回路や受光素子を形成できる。

また、反射ミラー面を作製するときに、例えば、＜１１０＞方向を軸として約１０°のオフアングルを持たせた（１００）面を主面として用いると、反射ミラー面はＳｉの主面に対して４５°の面として形成される。また、反射ミラー面は異方性エッチャントにより、Ｓｉの低指数面の１つである（１１１）面が露出した面となるので、光学的に平坦な良好な反射面が形成できる。この（１１１）面の上に金属薄膜を付けて反射ミラー面の反射率を９５％以上に増加させることができる。具体的には、例えば、反射ミラー面にプラズマＣＶＤ法でＳｉＮ膜を３００ｎｍ形成したのち、金属薄膜として金属蒸着法によりＴｉを１００ｎｍ、Ａｕを５００ｎｍの厚さで順に積層して形成する。

このように作製された第１のＳｉチップ３７は次に半導体レーザチップ４３を配置する側面上に半導体レーザチップ４３の表面電極（図示していない）とハンダ接続されたサブマウント４９と接続する電極（図示していない）と、この電極と主面３３上のレーザ電極パッド５４とを接続するレーザ電極配線５２が形成される。この工程は、例えば、側面の電極や配線を形成する以外の部分はフォトレジスト等でマスクされ、蒸着法等によりＴｉ／Ａｕが蒸着されて、リフトオフにより電極や配線が形成される。

この複数の電極（図示せず）により、Ｓｉ主面上の受光素子やトランジスタおよび回路部品等により信号処理された出力は、光ピックアップの各信号出力としてリード端子５９からパッケージの外部の回路に出力される。

このように形成された光集積素子３１は、図４（ｄ）に示すように導電性ワイヤでパッケージ下部２９のリード端子５９に接続される。すなわち、Ｓｉ主面３３上の複数の電極は、例えば、Ａｌの導電性ワイヤ７５でリード端子５９と接続される。

さらに、図４（ｅ）に示すように、パッケージ上部７６は接着剤７７によりキャップ部品としてパッケージ下部２９に接着される。このパッケージ上部７６はレーザ光をよく透過する、例えば、ポリオレフィン系の透明な樹脂材料を用いて射出成型により作製する。パッケージ上部７６の外側の面７８にはレーザ光の一部を分岐する回折光学素子７９が形成されている。この回折光学素子７９により、光ディスク（図示していない）から反射して戻ってきたレーザ光は、一部のレーザ光が回折されて主面３３上の信号処理用受光素子３４、３５、３６に導かれて光信号を受信することとなる。

なお、光ピックアップにおいて半導体装置の外部に回折光学部品を配置するときはパッケージ上部７６には回折光学素子７９が形成されない。
また、本実施の形態では、第１のＳｉチップ、第２のＳｉチップ、ミラー部はそれぞれ個別に作製した例で説明したが、これらが全て一体化したＳｉチップを製作して、スリット上の隙間にサブマウントに搭載された半導体レーザチップを挿入して、例えばハンダ接続等で実装することにより半導体装置を実現してもよい。

このような構成により、半導体レーザチップはＳｉチップの側面に確実に固定されて主面上の配線と接続されるので、さらに電気的にも光学的にも安定に薄型化・小型化された半導体装置を製造することができる。
（第２の実施の形態）
図５に本発明の第２の実施の形態における半導体装置８０の概略構成図を示す。図５（ａ）は第２の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見た概略構成図、図５（ｂ）は半導体装置の主要な構成部品である光集積素子の実装状態の斜視図を示す。

図５（ａ）、図５（ｂ）において、パッケージ下部２９の金属基台３２の上に光集積素子８１が実装されている。第１の実施の形態と異なり第１のＳｉチップとミラー部とが個別の部品として実装されているのではなく、第１のＳｉチップ８２にミラー部８３が一体化して形成されている。したがって、光集積素子８１は第１のＳｉチップ８２、第２のＳｉチップ８４および半導体レーザチップ４３とから構成されている。

すなわち、この光集積素子８１は、主面３３に信号処理用受光素子３４、３５、３６を形成した第１のＳｉチップ８２と、レーザ光４７を出射する半導体レーザチップ４３と、主面３８に回路（図示せず）および信号検出用受光素子３９、４０、４１を形成した第２のＳｉチップ８４と、レーザ光４７を反射する反射ミラー面８５を有するミラー部８３とを主要な要素として構成されている。なお、半導体レーザチップ４３は第１および第２のＳｉチップ８２、８４の主面３３、３８に隣接した第１および第２の側面５０、５１に挟まれて配置されている。なお、半導体レーザチップ４３は図５（ｂ）に示すようにサブマウント４９に接続された状態で２つのＳｉチップに挟み込まれている。

この半導体レーザチップ４３の前端面４５から出射するレーザ光４７は、前端面４５に対向して実装されたミラー部８３の反射面８５により、主面３３、３８に対して垂直に主面３３、３８側にレーザ光４７として出射される。

光ディスクの信号を読み取る方法については第１の実施の形態と同様であるので説明を省略する。このように第１のＳｉチップ８２にミラー部８３が一体化された構成になっていると、ミラー部８３と半導体レーザチップ４３の位置合わせが半導体レーザチップ４３を精度よく組み立てることだけで実現できる。

すなわち、本実施の形態では、半導体装置８０における主要な実装精度は半導体レーザチップ４３を所定の実装位置に実装することだけで決まる。
なお、図３で示す第１の実施の形態で説明したように第１のＳｉチップ８２の主面３３と第１の側面５０との間に隣接面を設けて半導体レーザチップ４３の電極や接続電極と主面上の電極をつなぐ配線を形成してもよい。

また、本実施の形態では第１のＳｉチップにミラー部が一体化された構成の半導体装置を説明したが、第２のＳｉチップにミラー部が一体化された構成の半導体装置を用いてもよい。
（第３の実施の形態）
図６に本発明の第３の実施の形態における半導体装置９０の概略構成図を示す。図６（ａ）は第３の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見た概略構成図、図６（ｂ）は半導体装置の主要な構成部品である半導体レーザチップが実装された第１のＳｉチップ、第２のＳｉチップおよび第３のＳｉチップからなる光集積素子の実装状態の斜視図を示す。ここで、第１のＳｉチップ９１は、半導体レーザチップ４３が塔載され受光素子と電子回路が集積された光集積素子となっている。また、第２のＳｉチップ９２も受光素子と電子回路が集積された光集積素子であり、第３のＳｉチップ９３も受光素子、電子回路および反射面からなるミラーが集積された光集積素子である。

図６（ａ）において、パッケージ下部２９の金属基台３２の上に光集積素子である第１のＳｉチップ９１、第２のＳｉチップ９２および第３のＳｉチップ９３が実装されている。

この第１のＳｉチップ９１は主面３３上に信号検出用受光素子３４および電子回路を形成し、その第１の側面５０に半導体レーザチップ４３を実装している。第２のＳｉチップ９２も同様に主面３８上に信号検出用受光素子４０、４１および電子回路を形成し、その第２の側面５１に形成されたレーザ電極配線５３により半導体レーザチップ４３の裏面電極６１と電気的に接続されている。また、第３のＳｉチップ９３は主面９４上に信号検出用受光素子３５、３６、３９が、その一側面に反射ミラー面９５が形成されている。第１、第２および第３のＳｉチップ９１、９２、９３は、組立の位置関係が精密に決められて金属基台３２上に実装されている。なお、半導体レーザチップ４３の前端面４５から出射されるレーザ光４７は、前端面４５に対向して実装された第３のＳｉチップ９３の反射面９５により、主面３３、３８、９４に対して垂直に主面側に出射される。

光ディスクの信号を読み取る方法については第１の実施の形態と同様であるので説明を省略する。このように第１のＳｉチップ９１、第２のＳｉチップ９２および第３のＳｉチップ９３を個別の部品として製作することができると、これらのＳｉチップを一体化した複雑な形状のＳｉ素子を製作しなくてすむ。また、第３のＳｉチップ９３の一側面に反射ミラー面９５を形成する工程も一側面全体に構成するので、第１および第２の実施の形態で用いる工程よりも簡単な工程で実現できる。すなわち、３つのＳｉチップに塔載する受光素子や回路の構成要素を分けて、それぞれのＳｉチップの形状を簡素化することで量産性を向上させることができるので、半導体装置９０全体の低コスト化を図ることができる。

また、図６（ｂ）に示すように、第３のＳｉチップ９３の反射ミラー面９５の下部の平坦面９６と第１のＳｉチップ９１または第２のＳｉチップ９２の対抗する平坦面をつき合わせて接触させることで、第１または第２のＳｉチップ９１、９２と第３のＳｉチップ９３との一方向の組立精度は確保することができる。したがって、各Ｓｉチップの平坦面に、例えばＳｉのへき開面などの低指数面を利用することにより、平坦面同士を接着して組立精度を確保すれば、半導体装置９０における主要な実装精度は半導体レーザチップ４３を所定の実装位置に実装することだけで決まることとなる。

なお、図３で示す第１の実施の形態で説明したように第１のＳｉチップ９１の主面３３と第１の側面５０との間に隣接面を設けて半導体レーザチップ４３の電極や接続電極と主面上の電極をつなぐ配線を形成してもよい。
（第４の実施の形態）
図７（ａ）は第４の実施の形態における光ピックアップ装置を示す模式図であり、第１から第３の実施の形態で示した半導体装置を搭載した光ピックアップ装置（以下、光ピックアップとする）１０１の模式図を示す。

図７（ａ）の半導体装置１００の半導体レーザチップ（図示していない）より出射したレーザ光１０２は、例えば、コリメートレンズ等の光学部品１０３で平行光にコリメートされ、立ち上げミラー１０４により光路を９０°折り曲げられたのち、対物レンズ１０５により光ディスク１０６上に記録されたピット上に焦点を結ぶ。このピット上の信号を読み取ったレーザ光１０２は光ディスク１０６で反射されて、同じ経路を逆に進んで半導体装置１００に戻る。このときに半導体装置１００のパッケージ上部に形成された回折光学素子（図示していない）により、レーザ光１０７は分岐されて受光素子（図示していない）に入射して光ディスクに記録された信号を読み取る。なお、光ディスク１０６はスピンドルモータで回転している回転軸１０９により回転している。

このように構成された光ピックアップ１０１の厚さは半導体装置１００の幅１０７で決まり、小型化の指標である投影面積は半導体装置１００の高さ１０８に影響される。本実施の形態では、図９で示した従来の光ピックアップ２０に対して厚さで８０％、投影面積で７５％の光ピックアップ１０１が実現できた。

図７（ｂ）は第４の実施の形態におけるパッケージ上部に回折光学素子を形成していない半導体装置を搭載した光ピックアップ装置を示す模式図であり、第１から第３の実施の形態で示した半導体装置のうちパッケージ上部に回折光学素子を形成していない半導体装置１２０を搭載した光ピックアップ１２１の模式図を示す。

図７（ｂ）の半導体装置１２０の半導体レーザチップ（図示していない）より出射したレーザ光１０２は、例えば、コリメートレンズ等の光学部品１０３で平行光にコリメートされ、立ち上げミラー１０４により光路を９０°折り曲げられたのち、対物レンズ１０５により光ディスク１０６上に記録されたピット上に焦点を結ぶ。このピット上の信号を読み取ったレーザ光１０２は光ディスク１０６で反射されて、同じ経路を逆に進んで半導体装置１２０に戻る。このときに光学部品１０３と立ち上げミラー１０４の間に配置された
回折光学部品１２２により、レーザ光１０７は分岐されて光学部品１０３で集光されて受光素子（図示していない）に入射して光ディスクに記録された信号を読み取る。なお、光ディスク１０６はスピンドルモータで回転している回転軸１０９により回転している。

このように構成された光ピックアップ１２１の厚さは半導体装置１２０の幅１０７で決まり、小型化の指標である投影面積は半導体装置１２０の高さ１０８に影響される。本実施の形態では、図９で示した従来の光ピックアップ２０に対して厚さで８０％、投影面積で７５％の光ピックアップ１０１が実現できた。

図８は本発明の光ピックアップを用いた光ディスクドライブを示す概略構成図であり、本実施の形態の光ピックアップ１０１または１２１を用いた光ディスクドライブ装置（以下、光ディスクドライブとする）１１０を示す。

図８において、光ディスクドライブ１１０は光ディスク１０６を回転するドライブ機構により回転軸１０９を駆動している。光ディスク１０６の信号の記録・再生のために、光ピックアップ１０１または１２１はディスクの半径方向に移動自在なトラバース機構の支持軸１１１、１１２により、移動方向１１３を移動する。光ピックアップ１０１または１２１には薄型化・小型化された本発明の半導体装置１００または半導体装置１２０が塔載されているので、光ピックアップ１０１または１２１は、図８で説明したように薄型化・小型化されている。したがって、光ピックアップ１０１または１２１の半径方向の幅１１４も小さいので、光ディスクドライブ１１０も薄型化・小型化することができる。

なお、本実施の形態において、高出力半導体レーザは、波長７８０ｎｍ帯のＡｌＧａＡｓ系半導体レーザや波長６５０ｎｍ帯のＡｌＧａＩｎＰ系半導体レーザを用いて説明したが、書き換え型光ディスクに用いることができる高出力半導体レーザであれば、青色レーザや紫外光レーザを用いてもよい。また、２波長レーザや３波長レーザ等の多波長レーザを用いてもよく、半導体レーザチップもモノリシックに形成されていても、ハイブリッドに複数のチップが実装されていてもよい。

なお、本実施の形態において、受光素子を主面に作製するチップはＳｉ材料で説明したが、受光素子を形成できる他の材料、例えば、化合物半導体のＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＡｌＧａＮ，ＳｉＣ，ＳｉＧｅＣや他の材料を用いて構成してもよい。

なお、本実施の形態において、パッケージについては樹脂モールドパッケージを用いて説明したが、他の樹脂パッケージや金属パッケージ、セラミックパッケージなどを用いてもよく、パッケージの材料や形態については光デバイスに用いられるものであれば制限はない。

また、上記各実施の形態では、回路や受光素子が搭載されるＳｉチップを限定して説明したが、第１のＳｉチップ，第２のＳｉチップならびに第３のＳｉチップのいずれにいくつの回路や受光素子を搭載する構成としてもかまわない。

本発明は、半導体装置を薄型化・小型化し、これを用いた薄型・小型の光ピックアップ装置および、この光ピックアップ装置を搭載した薄型・小型の光ディスクドライブ装置を提供することができ、書き換え可能な光ディスクに用いる、レーザと受光素子とを集積した半導体装置とその製造方法、および、この半導体装置を搭載することで薄型化・小型化が実現可能な光ピックアップ装置および光ディスクドライブ装置等に有用である。

（ａ）第１の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見やすくした概略構成図（ｂ）半導体装置の主要な構成部品である光集積素子の実装状態の斜視図 （ａ）第１の実施の形態における光集積素子の半導体レーザチップおよびミラー部の部分を拡大して上方から見た概略構成図（ｂ）半導体レーザチップと光出力モニター用の受光素子との周辺を拡大した概略断面図 （ａ）第１のＳｉチップの第１の側面に半導体レーザチップを搭載したサブマウントが実装されている要部を上方から見た概略構成図（ｂ）図３（ａ）の矢印Ｅの方向から半導体レーザチップの実装の要部を見た概略構成図 第１の実施の形態における半導体装置の製造方法を示す工程断面図 （ａ）第２の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見た概略構成図（ｂ）半導体装置の主要な構成部品である光集積素子の実装状態の斜視図 （ａ）第３の実施の形態の半導体装置のパッケージ上部を外して半導体装置の内部構成を見た概略構成図（ｂ）半導体装置の主要な構成部品である半導体レーザチップが実装された第１のＳｉチップ、第２のＳｉチップおよび第３のＳｉチップからなる光集積素子の実装状態の斜視図 （ａ）第４の実施の形態における光ピックアップ装置を示す模式図（ｂ）第４の実施の形態におけるパッケージ上部に回折光学素子を形成していない半導体装置を搭載した光ピックアップ装置を示す模式図 本発明の光ピックアップを用いた光ディスクドライブを示す概略構成図 （ａ）従来の半導体装置の要部である光集積素子を示す模式図（ｂ）従来の半導体装置のパッケージ上部を外した全体の模式図 従来の半導体装置を搭載した従来の光ピックアップを例示する模式図

符号の説明

１，６７ Ｓｉ基板
２，３３，３８，９４ 主面
３，３４，３５，３６，３９，４０，４１，６５，６６ 受光素子
４ 底面
５，４３ 半導体レーザチップ
６ ミラー面
７，４７，５６，５６ａ，５６ｂ，５６ｃ，５６ｄ，５７，５７ａ，５７ｂ，５７ｃ，５７ｄ，１０２ レーザ光
８ 反射位置
９，２９ パッケージ下部
１０，３０，８０，９０，１００，１２０ 半導体装置
１１，３２ 金属基台
１２，３１，８１，９７ 光集積素子
１３，５９ リード端子
１４ 筐体
１５，７６ パッケージ上部
１６，１０６ 光ディスク
１７，１０３ 光学部品
１８，１０４ 立ち上げミラー
１９，１０５ 対物レンズ
２０，１０１，１２１ 光ピックアップ
２１，６４ 短辺の長さ
２２，１０８ 高さ
２６ 接続面
２７ レーザ接続面
２８，７３ ハンダ接続部
３７，８２，９１ 第１のＳｉチップ
４２，８４，９２ 第２のＳｉチップ
４４，８３ ミラー部
４５ 前端面
４６ 後端面
４８，８５，９５ 反射ミラー面
４９ サブマウント
５０ 第１の側面
５１ 第２の側面
５２，５３，７０ レーザ電極配線
５４ レーザ電極パッド
５５ 見かけの発光点（反射点位置）
５８ 電極
６０ 表面電極
６１ 裏面電極
６２，７５ 導電性ワイヤ
６３ 長辺の長さ
６８ ｎ型領域
６９ 隣接面
７１ レーザ電極
７２ 溝部
７４ 固着部材
７７ 接着剤
７８ 外側の面
７９ 回折光学素子
９３ 第３のＳｉチップ
９６ 平坦面
１０７，１１４ 幅
１０９ 回転軸
１１０ 光ディスクドライブ
１１１，１１２ 支持軸
１１３ 移動方向
１２２ 回折光学部品

Claims (24)

1. パッケージに搭載されてレーザ光を出射および受光する半導体装置であって、
   主面に回路および信号検出用受光素子の少なくとも一方を形成する第１のＳｉチップと、
   主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと
   前端面からレーザ光を出射する半導体レーザチップと、
   前記レーザ光を反射する反射面を有するミラー部と、
   をパッケージの基台上に具備し、
   前記半導体レーザチップは前記第１のＳｉチップの主面に隣接した第１の側面に配置されて、かつ前記第２のＳｉチップの主面に隣接した第２の側面に形成されるレーザ電極と前記第１の側面に配置された面と対向する面で電気的に接続され、
   前記レーザ光は前記パッケージの長辺方向と同じ方向に出射されて、かつ前記半導体レーザチップの前記前端面に対向して配置される前記ミラー部により、前記第１のＳｉチップの主面に対して垂直に前記主面側へ出射することを特徴とする半導体装置。
2. 前記第１のＳｉチップと前記ミラー部とが同一のＳｉ基板上に一体で構成されることを特徴とする請求項１に記載の半導体装置。
3. 前記第２のＳｉチップと前記ミラー部とが同一のＳｉ基板上に一体で構成されることを特徴とする請求項１に記載の半導体装置。
4. 前記第１のＳｉチップおよび前記第２のＳｉチップと前記ミラー部とが別々のＳｉ基板上に個別に構成されることを特徴とする請求項１に記載の半導体装置。
5. パッケージに搭載されてレーザ光を出射および受光する半導体装置であって、
   主面に回路および信号検出用受光素子の少なくとも一方を形成する第１のＳｉチップと、
   主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、
   前端面からレーザ光を出射する半導体レーザチップと、
   前記レーザ光を反射する反射面を有するミラー部と、
   主面に回路および信号検出用受光素子の少なくとも一方を形成する第３のＳｉチップと、
   をパッケージの基台上に具備し、
   前記半導体レーザチップは前記第１のＳｉチップの主面に隣接した第１の側面に配置されて、かつ前記第２のＳｉチップの主面に隣接した第２の側面に形成されるレーザ電極と前記第１の側面に配置された面と対向する面で電気的に接続され、
   前記ミラー部は前記第３のＳｉチップと同一のＳｉ基板上に形成され、
   前記レーザ光は前記パッケージの長辺方向と同じ方向に出射されて、かつ前記半導体レーザチップの前記前端面に対向して配置される前記ミラー部により、前記第１のＳｉチップの主面に対して垂直に前記主面側へ出射することを特徴とする半導体装置。
6. 前記第１のＳｉチップの主面に隣接した前記第１の側面と前記半導体レーザチップとの間にサブマウントを配置することを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
7. 前記半導体レーザチップが接続されている前記サブマウントの主面に受光素子を形成し、前記半導体レーザチップの後端面から出射するレーザ光を受光することを特徴とする請求項６の半導体装置。
8. 前記第１のＳｉチップの前記第１の側面と前記半導体レーザチップまたは前記サブマウントとの間に電極を配置することを特徴とする請求項１から請求項７までのいずれか１項に記載の半導体装置。
9. 前記第１のＳｉチップの主面と前記第１の側面との間に挟まれた隣接面の上に、前記半導体レーザチップの表面電極面または前記サブマウントの接続面の少なくとも一部と接続された配線が形成されていることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置。
10. 前記半導体レーザチップまたは前記サブマウントが接続されている前記第１のＳｉチップの前記第１の側面が前記レーザ光の出射方向に垂直な方向に狭くなるように溝部が形成されることを特徴とする請求項９に記載の半導体装置。
11. 前記ミラー部は前記レーザ光の一部が前記反射面を透過して検出される受光素子を備えることを特徴とする請求項１から請求項１０のいずれか１項に記載の半導体装置。
12. 前記ミラー部の前記反射面がＳｉの低指数面からなることを特徴とする請求項１から請求項１１のいずれか１項に記載の半導体装置。
13. 前記レーザ光が前記ミラー部の前記反射面で反射する反射点位置が前記パッケージの中央領域に配置されることを特徴とする請求項１から請求項１２のいずれか１項に記載の半導体装置。
14. 前記信号検出用受光素子が前記反射点位置から見て対称の位置に配置されることを特徴とする請求項１から請求項１３のいずれか１項に記載の半導体装置。
15. 前記パッケージは前記基台を有するパッケージ下部と前記レーザ光をパッケージ外部に取り出すパッケージ上部とを備える構成からなることを特徴とする請求項１から請求項１４のいずれか１項に記載の半導体装置。
16. 前記パッケージ上部は、少なくとも一部に前記レーザ光の一部を分岐する回折光学素子を備えることを特徴とする請求項１５に記載の半導体装置。
17. 主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部とを準備する工程と、
    前記第１のＳｉチップ、前記第２のＳｉチップ、前記半導体レーザチップおよび前記ミラー部をパッケージ下部の基台上に接着する装着工程を具備し、
    前記第１のＳｉチップおよび前記第２のＳｉチップを準備する工程が、前記第１のＳｉチップの前記第１の側面に前記半導体レーザチップを配置して接続するための第１のレーザ電極と、前記半導体レーザチップの裏面電極を前記第２のＳｉチップの前記第２の側面と接続する第２のレーザ電極とを形成するレーザ電極形成工程を備え、
    前記装着工程に際し、前記半導体レーザチップの表面電極が前記第１のＳｉチップの前記第１の側面にハンダ接続されたのちに前記パッケージ下部の前記基台上に接着して配置されるレーザ配置工程と、前記第２のＳｉチップの前記第２の接続電極と前記半導体レーザチップの前記裏面電極とが接続され、かつ前記第２のＳｉチップが前記パッケージ下部の前記基台上に接着して配置される工程とを備えることを特徴とする半導体装置の製造方法。
18. 主面に信号検出用受光素子を形成する第１のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第２のＳｉチップと、主面に回路および信号検出用受光素子の少なくとも一方を形成する第３のＳｉチップと、前端面からレーザ光を出射する半導体レーザチップと、前記レーザ光を反射する反射面を有するミラー部とを準備する工程と、
    前記第１のＳｉチップ、前記第２のＳｉチップ、前記半導体レーザチップ、前記ミラー部および前記第３のＳｉチップをパッケージ下部の基台上に接着する装着工程を具備し、
    前記第１のＳｉチップおよび前記第２のＳｉチップを準備する工程が、前記第１のＳｉチップの第１の側面に前記半導体レーザチップを配置して接続するための第１のレーザ電極と、前記半導体レーザチップの裏面電極を前記第２のＳｉチップの第２の側面と接続する第２のレーザ電極とを形成するレーザ電極形成工程を備え、
    前記装着工程に際し、前記半導体レーザチップの表面電極が前記第１のＳｉチップの前記第１の側面にハンダ接続されたのちに前記パッケージ下部の前記基台上に接着して配置されるレーザ配置工程と、前記第２のＳｉチップの前記第２の接続電極と前記半導体レーザチップの前記裏面電極とが接続され、かつ前記第２のＳｉチップが前記パッケージ下部の前記基台上に接着して配置される工程とを備えることを特徴とする半導体装置の製造方法。
19. 前記レーザ配置工程において、前記半導体レーザチップの表面電極がサブマウントに接続されたのちに、前記サブマウントの主面に前記半導体レーザチップを接続した状態で前記サブマウントの裏面が前記第１のＳｉチップの前記第１の側面にハンダ接続され、その後前記パッケージ下部の前記基台上に接着して配置されることを特徴とする請求項１７または請求項１８に記載の半導体装置の製造方法。
20. 前記レーザ光をパッケージ外部に取り出すパッケージ上部をパッケージ下部に接着する工程をさらに備えることを特徴とする請求項１７から請求項１９のいずれか１項に記載の半導体装置の製造方法。
21. 筐体に支持される光ピックアップ装置であって、
    前記レーザ光を出射し、かつ光ディスクで反射した前記レーザ光を受光する光集積装置と、
    前記レーザ光を光ディスク上に絞込む対物レンズと
    を備え、前記光集積装置が請求項１から請求項１６のいずれか１項に記載の半導体装置であることを特徴とする光ピックアップ装置。
22. 筐体に支持される光ピックアップ装置であって、
    前記レーザ光を出射し、かつ光ディスクで反射した前記レーザ光を受光する光集積装置と、
    前記レーザ光を光ディスク上に絞込む対物レンズと、
    前記光ディスクで反射したレーザ光の一部を分岐する回折光学素子と
    を備え、前記光集積装置が請求項１から請求項１５のいずれか１項に記載の半導体装置であることを特徴とする光ピックアップ装置。
23. 前記光集積装置から出射する前記レーザ光を平行光に変換するコリメートレンズをさらに備えることを特徴とする請求項２１または請求項２２に記載の光ピックアップ装置。
24. 請求項２１から請求項２３のいずれか１項に記載の光ピックアップ装置と、
    前記光ピックアップ装置を光ディスクの半径方向に移動自在なトラバース機構と、
    前記光ディスクを回転するドライブ機構と
    を備えることを特徴とする光ディスクドライブ装置。

Images