JP2008083496A - Method for manufacturing electrode substrate - Google Patents
Method for manufacturing electrode substrate Download PDFInfo
- Publication number
- JP2008083496A JP2008083496A JP2006264507A JP2006264507A JP2008083496A JP 2008083496 A JP2008083496 A JP 2008083496A JP 2006264507 A JP2006264507 A JP 2006264507A JP 2006264507 A JP2006264507 A JP 2006264507A JP 2008083496 A JP2008083496 A JP 2008083496A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- main surface
- conductive film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、1つの基板の両面に導電膜等の導電パターンを有する電極基板の製造方法に関する。 The present invention relates to a method of manufacturing an electrode substrate having a conductive pattern such as a conductive film on both surfaces of one substrate.
現在、携帯電話機、携帯情報端末機等といった各種の電子機器において、例えば、当該電子機器に関する各種の情報を視覚的に表示するための表示部として、液晶装置やEL(Electro luminessence)装置等といった電気光学装置が広く用いられている。また、これらの電気光学装置にはタッチパネル等といった入力装置が設けられることがある。これらの電気光学装置や入力装置は、一般に、透明導電膜や金属膜等から成る導電パターンが形成された基板を用いて構成されている。 At present, in various electronic devices such as a mobile phone and a portable information terminal, for example, as a display unit for visually displaying various information related to the electronic device, an electric device such as a liquid crystal device or an EL (Electro luminessence) device is used. Optical devices are widely used. These electro-optical devices may be provided with an input device such as a touch panel. These electro-optical devices and input devices are generally configured using a substrate on which a conductive pattern made of a transparent conductive film, a metal film, or the like is formed.
基板上に導電パターンを形成する作業、いわゆるパターン形成作業の際には、一般に、スパッタ、露光、現像、エッチング等といった作業を行うのであるが、これらの作業を行う際には、各作業を行う装置が有するテーブルやマガジンに基板を固定してその作業が行われることがある。 In the operation of forming a conductive pattern on a substrate, so-called pattern formation operation, generally, operations such as sputtering, exposure, development, etching, and the like are performed. However, when performing these operations, each operation is performed. In some cases, the substrate is fixed to a table or magazine included in the apparatus.
上記のような基板を製造する方法として、従来から、基板の一方の面に導電パターンを形成するものが知られている(例えば、特許文献1参照)。この製造方法は、2つの基板を平面的に重ねて構成された液晶装置の製造方法であって、2つの基板のうちの一方の基板に導電膜等から成る導電パターンを形成している。 As a method for manufacturing the substrate as described above, a method of forming a conductive pattern on one surface of a substrate has been conventionally known (see, for example, Patent Document 1). This manufacturing method is a method of manufacturing a liquid crystal device in which two substrates are stacked in a plane, and a conductive pattern made of a conductive film or the like is formed on one of the two substrates.
ところで、基板に形成される導電パターンは、基板の表裏両面に設けられる場合がある。この場合、基板の一方の面にパターン形成を行い、その後、基板の他方の面にパターン形成を行うことが考えられる。しかしながら、特許文献1に開示された基板の製造方法は、専ら基板の一方の面のみにパターンを形成するものであり、パターン形成を行う際、そのパターンを形成する面の反対側の面を保護することに関してなんらの考慮もされていない。そのため、特許文献1に開示された方法を用いて基板の表裏両面にパターンを形成しようとすると、基板の一方の面にパターン形成を行う際、例えば基板を搬送する工程のとき等に、基板の他方の面に傷がついたり異物が付着することがあり、傷がついた面に形成するパターンに不良が発生するおそれがある。
By the way, the conductive pattern formed on the substrate may be provided on both the front and back surfaces of the substrate. In this case, it is conceivable to perform pattern formation on one surface of the substrate and then perform pattern formation on the other surface of the substrate. However, the substrate manufacturing method disclosed in
また、基板の他方の面にパターン形成を行う際、スパッタ等の作業を行う装置のテーブル等に直接に接触して、既に一方の面に形成されたパターンに傷がつく等の不良が発生するおそれがある。それらのパターン不良が発生することにより、基板を製造する工程における歩留まりが低下するおそれがある。 Also, when forming a pattern on the other surface of the substrate, a defect such as a scratch on the pattern already formed on one surface occurs due to direct contact with the table or the like of an apparatus that performs operations such as sputtering. There is a fear. If such pattern defects occur, the yield in the process of manufacturing the substrate may be reduced.
本発明は、上記の問題点に鑑みて成されたものであって、基板及びその基板上に形成された導電パターンに不良を発生させることなく基板の両面に電極を形成できる電極基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an electrode substrate manufacturing method capable of forming electrodes on both sides of a substrate without causing defects in the substrate and the conductive pattern formed on the substrate. The purpose is to provide.
本発明に係る第1の電極基板の製造方法は、基板の第1主面及び第2主面の両面に電極を有する電極基板の製造方法であって、前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程とを有し、前記第2パターニング工程は、前記第1パターニング工程の後に行われると共に、前記第1主面上に保護手段を設けた状態で行われることを特徴とする。 The manufacturing method of the 1st electrode substrate which concerns on this invention is a manufacturing method of the electrode substrate which has an electrode on both surfaces of the 1st main surface and 2nd main surface of a board | substrate, Comprising: A 1st main surface of the said board | substrate WHEREIN: A first conductive film forming step of forming a conductive film; a first patterning step of patterning the first conductive film to form a first electrode; and a second conductive film formed on a second main surface of the substrate. And a second patterning step of patterning the second conductive film to form a second electrode, the second patterning step being performed after the first patterning step, and It is performed in a state where a protective means is provided on the first main surface.
本発明に係る電極基板の製造方法において、「保護手段」としては、例えば、感光性樹脂膜、ガラス体、金属膜等を用いることができる。また、第1導電膜形成工程及び第2導電膜形成工程では、例えばスパッタ装置を用いて基板の第1主面又は第2主面に導電膜が形成される。また、第1パターニング工程及び第2パターニング工程は、例えば露光装置を用いて行われる露光処理を含む。また、各工程の間には、製造中の基板を搬送する工程が行われる。また、その他必要に応じて種々の工程が実行される。 In the method for producing an electrode substrate according to the present invention, as the “protecting means”, for example, a photosensitive resin film, a glass body, a metal film, or the like can be used. In the first conductive film forming step and the second conductive film forming step, the conductive film is formed on the first main surface or the second main surface of the substrate using, for example, a sputtering apparatus. Further, the first patterning step and the second patterning step include an exposure process performed using, for example, an exposure apparatus. Moreover, the process of conveying the board | substrate under manufacture is performed between each process. In addition, various processes are executed as necessary.
本発明に係る第1の製造方法において、第2パターニング工程は、基板の第1主面上に保護手段を設けた状態で実施される。これにより、第2パターニング工程においては、露光装置等といった製造装置において基板を載置する部分(例えば、テーブルやマガジン等)に、基板の第1主面の表面自体又は第1主面上に形成された電極が直接に触れることがなくなる。その結果、基板の第1主面それ自体又は第1主面上に形成された電極に傷がついたり異物が付着することを防止し、基板上の電極に不良が発生することを防止できる。 In the first manufacturing method according to the present invention, the second patterning step is performed in a state in which protective means is provided on the first main surface of the substrate. Thereby, in the second patterning step, the surface of the first main surface of the substrate itself or the first main surface is formed on a part (for example, a table or a magazine) on which the substrate is placed in a manufacturing apparatus such as an exposure apparatus. The touched electrode is not touched directly. As a result, it is possible to prevent the first main surface of the substrate itself or the electrode formed on the first main surface from being scratched or adhering to foreign matter, and to prevent the electrode on the substrate from being defective.
次に、本発明に係る第1の電極基板の製造方法において、前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、前記第1電極を保護する第1保護手段を形成する第1保護手段形成工程と、前記第1保護手段形成工程の後に前記基板の第2主面に第2の導電膜を形成する第2導電膜形成工程と、前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、前記第2パターニング工程の後に前記第1保護手段を除去する第1保護手段除去工程とを有することが望ましい。 Next, in the first electrode substrate manufacturing method according to the present invention, a first conductive film forming step of forming a first conductive film on the first main surface of the substrate, and patterning the first conductive film A first patterning step for forming one electrode; a first protective means forming step for forming a first protective means for protecting the first electrode; and a second main surface of the substrate after the first protective means forming step. A second conductive film forming step of forming a second conductive film; a second patterning step of patterning the second conductive film to form a second electrode; and the first protection means after the second patterning step. It is desirable to have the 1st protection means removal process to remove.
この構成の電極基板の製造方法では、第1パターニング工程の後に、第1保護手段形成工程において第1電極を覆う保護手段を形成することができる。これにより、基板の第1主面に形成された第1電極は保護手段によって保護されるので、第2パターニング工程において基板の第2主面に第2電極を形成する際に、露光装置やスパッタ装置等といった製造装置において基板を載置する部分に基板の第1主面及び第1電極が直接に触れることがなくなる。その結果、基板の第1主面の表面及び第1電極に傷がついたり異物が付着することを防止し、第1電極に不良が発生することを防止できる。 In the method of manufacturing the electrode substrate having this configuration, after the first patterning step, a protection unit that covers the first electrode can be formed in the first protection unit formation step. As a result, the first electrode formed on the first main surface of the substrate is protected by the protection means. Therefore, when the second electrode is formed on the second main surface of the substrate in the second patterning step, the exposure apparatus or the sputter is formed. In a manufacturing apparatus such as an apparatus, the first main surface of the substrate and the first electrode do not directly touch a portion where the substrate is placed. As a result, it is possible to prevent the surface of the first main surface of the substrate and the first electrode from being damaged or foreign matter from adhering, and to prevent the first electrode from being defective.
次に、本発明に係る第1の電極基板の製造方法において、前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、前記第1導電膜形成工程の後に前記第2導電膜上に第2の保護手段を形成する第2保護手段形成工程と、前記第2保護手段形成工程の後に前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、前記第1パターニング工程の後に前記第2保護手段を除去する第2保護手段除去工程と、前記第2保護手段除去工程の後に前記第1電極上に第1の保護手段を形成する第1保護手段形成工程と、前記第1保護手段形成工程の後に前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、前記第2パターニング工程の後に前記第1保護手段を除去する第1保護手段除去工程とを有することが望ましい。 Next, in the first electrode substrate manufacturing method according to the present invention, a first conductive film forming step of forming a first conductive film on the first main surface of the substrate, and a second on the second main surface of the substrate. A second conductive film forming step for forming a conductive film; a second protective means forming step for forming a second protective means on the second conductive film after the first conductive film forming process; and the second protective means. A first patterning step of patterning the first conductive film after the formation step to form a first electrode; a second protection means removing step of removing the second protection means after the first patterning step; A first protective means forming step of forming a first protective means on the first electrode after the protective means removing step; and a second electrode formed by patterning the second conductive film after the first protective means forming step. Forming a second patterning step and the second pattern It is desirable to have a first protection means removing step of removing the first protective means after the ring step.
第1導電膜及び第2導電膜は、一般に、スパッタ処理により基板の表面に成膜される。このスパッタ処理には、高温雰囲気中で行われる高温スパッタ処理や、高温スパッタ処理に比べて低温の雰囲気中で行われる低温又は常温のスパッタ処理がある。本発明態様のように導電膜を形成するには、高温スパッタ処理を行うことが望ましい。 The first conductive film and the second conductive film are generally formed on the surface of the substrate by sputtering. The sputtering process includes a high-temperature sputtering process performed in a high-temperature atmosphere and a low-temperature or normal-temperature sputtering process performed in a low-temperature atmosphere as compared with the high-temperature sputtering process. In order to form the conductive film as in the embodiment of the present invention, it is desirable to perform high-temperature sputtering treatment.
しかしながら、仮に基板の第1主面に第1保護手段を設けた状態で、基板の第2主面に第2導電膜を形成する場合には、第2導電膜を形成する際のスパッタ処理において、第1保護手段が高温雰囲気中にさらされることになる。こうなると、仮に第1保護手段が樹脂膜を用いて形成されている場合には、その樹脂膜からガスが発生して第2導電膜の成膜に影響を及ぼすおそれがある。 However, in the case where the second conductive film is formed on the second main surface of the substrate with the first protection means provided on the first main surface of the substrate, in the sputtering process when forming the second conductive film The first protective means is exposed to a high temperature atmosphere. In this case, if the first protection means is formed using a resin film, gas may be generated from the resin film and the film formation of the second conductive film may be affected.
本発明態様では、基板の両面にそれぞれ第1導電膜と第2導電膜を形成した後に、第2導電膜上に第2保護手段を形成し、その後、第1導電膜をパターニングすることにした。これにより、第1導電膜及び第2導電膜を成膜するスパッタ処理の際には保護手段が設けられていないので、保護手段からガスが発生する等といった障害が発生することを防止できる。また、第1パターニング工程の際には第2保護手段によって第2導電膜が保護されるので、第2導電膜に傷がついたり異物が付着することを防止できる。一方、第2パターニング工程の際には第1保護手段によって第1電極が保護されるので、基板の第1主面の表面又は第1電極に、傷がついたり異物が付着することを防止し、第1電極に不良が発生することを防止できる。 In the aspect of the present invention, after forming the first conductive film and the second conductive film on both surfaces of the substrate, respectively, the second protective means is formed on the second conductive film, and then the first conductive film is patterned. . Thereby, since the protective means is not provided in the sputtering process for forming the first conductive film and the second conductive film, it is possible to prevent the occurrence of a failure such as generation of gas from the protective means. In addition, since the second conductive film is protected by the second protection means during the first patterning step, it is possible to prevent the second conductive film from being damaged or foreign matter from adhering. On the other hand, since the first electrode is protected by the first protection means during the second patterning step, the surface of the first main surface of the substrate or the first electrode is prevented from being scratched or adhering to foreign matter. It is possible to prevent the first electrode from being defective.
次に、本発明に係る第1の電極基板の製造方法において、前記第1保護手段形成工程では、前記基板の第1主面に感光性樹脂を塗布することにより前記第1保護手段を形成し、前記第2保護手段形成工程では、前記基板の第2主面に感光性樹脂を塗布することにより前記第2保護手段を形成することができる。また、前記第1保護手段形成工程では前記基板の第1主面に前記第1保護手段としての感光性樹脂膜を貼り付け、前記第2保護手段形成工程では前記基板の第2主面に前記第2保護手段としての感光性樹脂膜を貼り付ける(すなわち、ラミネートする)こともできる。 Next, in the first electrode substrate manufacturing method according to the present invention, in the first protection means forming step, the first protection means is formed by applying a photosensitive resin to the first main surface of the substrate. In the second protection means forming step, the second protection means can be formed by applying a photosensitive resin to the second main surface of the substrate. In the first protective means forming step, a photosensitive resin film as the first protective means is attached to the first main surface of the substrate, and in the second protective means forming step, the second main surface of the substrate is A photosensitive resin film as the second protective means can be attached (that is, laminated).
このように、第1保護手段及び第2保護手段を感光性樹脂を材料とした膜として形成すれば、第1保護手段及び第2保護手段を所定の形状に形成することを容易に行うことができる。なお、第1保護手段及び第2保護手段を感光性樹脂を塗布することによって設ける場合には、第1パターニング工程及び第2パターニング工程において導電膜をパターニングする際に用いるレジストと同じ材料及び装置を用いることができるので、保護手段を容易に形成できる。また、第1保護手段及び第2保護手段を感光性樹脂の膜を貼り付ける(すなわち、ラミネートする)ことによって設ける場合には、基板の表面に感光性樹脂膜を貼り付けるという簡単な作業で保護手段を設けることができる。 Thus, if the first protection means and the second protection means are formed as a film made of a photosensitive resin, the first protection means and the second protection means can be easily formed in a predetermined shape. it can. In the case where the first protective means and the second protective means are provided by applying a photosensitive resin, the same material and apparatus as the resist used for patterning the conductive film in the first patterning step and the second patterning step are used. Since it can be used, a protection means can be formed easily. Further, when the first protection means and the second protection means are provided by attaching (that is, laminating) a photosensitive resin film, the protection is performed by a simple operation of attaching the photosensitive resin film to the surface of the substrate. Means can be provided.
次に、本発明に係る第1の電極基板の製造方法において、前記第1保護手段形成工程では前記基板の第1主面に前記第1保護手段としてのガラス体を貼り付けることができる。また、前記第2保護手段形成工程では前記基板の第2主面に前記第2保護手段としてのガラス体を貼り付けることができる。この構成において、ガラス体としては、例えば前記基板として用いられるガラス基板と同じものを用いることができる。このガラス体は、例えば、接着材を用いて基板の表面に貼り付けることができる。接着材は、例えば平面的に見て枠状に形成することができ、基板とガラス体との隙間を密閉することができる。これにより、基板の表面自体又は基板の表面に形成された電極を保護できる。また、保護手段としてガラス体を用いれば、接着材を設ける又は除去することにより、保護手段を容易に着脱できる。 Next, in the manufacturing method of the 1st electrode substrate which concerns on this invention, the glass body as said 1st protection means can be affixed on the 1st main surface of the said board | substrate at the said 1st protection means formation process. In the second protection means forming step, a glass body as the second protection means can be attached to the second main surface of the substrate. In this configuration, as the glass body, for example, the same glass substrate used as the substrate can be used. This glass body can be attached to the surface of the substrate using an adhesive, for example. The adhesive can be formed in a frame shape, for example, in plan view, and can seal the gap between the substrate and the glass body. Thereby, the electrode formed on the surface of the substrate itself or the surface of the substrate can be protected. Further, if a glass body is used as the protection means, the protection means can be easily attached and detached by providing or removing the adhesive.
次に、本発明に係る第1の電極基板の製造方法においては、第1保護手段除去工程の後に前記第1電極を覆う第1保護膜を前記基板の第1主面に貼り付ける工程と、前記第1保護手段除去工程の後に前記第2電極を覆う第2保護膜を前記基板の第2主面に貼り付ける工程と、前記第1保護膜及び前記第2保護膜が貼り付けられた前記基板に分割用の溝を設ける工程と、前記分割用の溝に沿って前記基板を分割する工程とを有し、前記第1保護膜及び第2保護膜は前記分割用の溝が設けられる部分には設けられないことが望ましい。 Next, in the first electrode substrate manufacturing method according to the present invention, a step of attaching a first protective film covering the first electrode to the first main surface of the substrate after the first protection means removing step; A step of attaching a second protective film covering the second electrode to the second main surface of the substrate after the first protective means removing step, and the first protective film and the second protective film being attached A step of providing a dividing groove on the substrate and a step of dividing the substrate along the dividing groove, wherein the first protective film and the second protective film are provided with the dividing groove. It is desirable not to be provided.
電極基板を製造する方法としては、個々の電極基板を1つずつ作る手法と、複数個の電極基板を同時に作る、いわゆる、多数個取りの手法とがある。一般には、後者の多数個取りの手法が用いられる。本発明態様は、この多数個取りの手法に関する。この多数個取りの手法では、一般に、複数個の基板を作ることができる大面積の基板上に複数個分の導電パターンが形成され、その後、個々の基板に分割される。基板を分割する工程では、大面積の基板の表面であって、個々の基板に分割する線に沿って分割用の溝を設ける、いわゆるスクライブ工程が行われ、その後個々の基板に分割する工程が行われる。 As a method of manufacturing an electrode substrate, there are a method of making individual electrode substrates one by one and a so-called multi-cavity method of simultaneously producing a plurality of electrode substrates. In general, the latter multi-piece method is used. The aspect of the present invention relates to this multi-cavity technique. In this multi-cavity method, generally, a plurality of conductive patterns are formed on a large-area substrate on which a plurality of substrates can be formed, and then divided into individual substrates. In the process of dividing the substrate, a so-called scribing process is performed, in which a dividing groove is provided along a line dividing the substrate into individual substrates, and a process of dividing the substrate into individual substrates is performed. Done.
本発明態様によれば、第1保護手段除去工程の後に、第1電極を覆う保護膜を基板の第1主面に貼り付ける工程、及び第2電極を覆う保護膜を基板の第2主面に貼り付ける工程を設けたので、基板に分割用の溝を設ける際に、基板両側の表面自体、第1電極及び第2電極に傷がついたり異物が付着することを防止できる。また、基板に分割用の溝を設ける工程において溝が設けられた部分には保護膜を設けないので、分割用の溝を設ける工程の際に、保護膜が削られることがなくなる。これにより、保護膜が削られることによって塵が発生することを防止できる。 According to the aspect of the present invention, after the first protection means removing step, the step of attaching the protective film covering the first electrode to the first main surface of the substrate, and the protective film covering the second electrode as the second main surface of the substrate Since the step of attaching to the substrate is provided, it is possible to prevent the surface itself on both sides of the substrate itself, the first electrode, and the second electrode from being damaged or foreign matter from adhering when the substrate is provided with a dividing groove. In addition, since the protective film is not provided in the portion where the groove is provided in the step of providing the dividing groove on the substrate, the protective film is not cut off during the step of providing the dividing groove. Thereby, it can prevent that dust generate | occur | produces by cutting a protective film.
次に、本発明に係る第1の電極基板の製造方法において、前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、前記基板の第1主面に前記第1電極を覆う金属膜を形成する金属膜形成工程と、前記金属膜形成工程の後に前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、前記第2パターニング工程の後に前記金属膜をパターニングして導電部材を形成する第3パターニング工程とを有することが望ましい。 Next, in the first electrode substrate manufacturing method according to the present invention, a first conductive film forming step of forming a first conductive film on the first main surface of the substrate, and patterning the first conductive film A first patterning step for forming one electrode; a metal film forming step for forming a metal film covering the first electrode on the first main surface of the substrate; and a second main surface of the substrate after the metal film forming step. A second conductive film forming step for forming a second conductive film, a second patterning step for patterning the second conductive film to form a second electrode, and patterning the metal film after the second patterning step. And a third patterning step of forming a conductive member.
この構成の電極基板の製造方法では、第1パターニング工程の後に金属膜形成工程において第1電極を覆う金属膜を形成することができる。こうすれば、基板の第1主面に形成された第1電極は金属膜によって保護されるので、基板の第2主面に第2電極を形成する際に、スパッタ装置等といった製造装置において基板を載置する部分に基板の第1主面の表面及び第1電極が直接に触れることがなくなる。その結果、基板の第1主面の表面及び第1電極に傷がついたり異物が付着することを防止し、第1電極に不良が発生することを防止できる。 In the manufacturing method of the electrode substrate having this configuration, a metal film covering the first electrode can be formed in the metal film forming step after the first patterning step. In this way, the first electrode formed on the first main surface of the substrate is protected by the metal film, so that when the second electrode is formed on the second main surface of the substrate, the substrate is used in a manufacturing apparatus such as a sputtering apparatus. The surface of the first main surface of the substrate and the first electrode are not directly in contact with the portion where the substrate is placed. As a result, it is possible to prevent the surface of the first main surface of the substrate and the first electrode from being damaged or foreign matter from adhering, and to prevent the first electrode from being defective.
また、第2パターニング工程の後に金属膜をパターニングして導電部材を形成することにした。導電部材としては、例えば、金属の配線、金属の端子等が考えられる。それらの導電部材は、一般に、電極基板に設けられるものである。本発明態様では、この導電部材材料層である金属膜を保護手段として用いることができるので、製造工程を増やすことなく保護膜を設けることができる。その結果、製造コストを低く抑えることができる。 In addition, the conductive member is formed by patterning the metal film after the second patterning step. As the conductive member, for example, a metal wiring, a metal terminal, or the like can be considered. These conductive members are generally provided on the electrode substrate. In the aspect of the present invention, since the metal film that is the conductive member material layer can be used as a protection means, the protective film can be provided without increasing the number of manufacturing steps. As a result, the manufacturing cost can be kept low.
次に、本発明に係る第1の電極基板の製造方法において、第3パターニング工程の後に前記第1電極及び前記導電部材を覆う第1保護膜を前記基板の第1主面に貼り付ける工程と、前記第3パターニング工程の後に前記第2電極を覆う第2保護膜を前記基板の第2主面に貼り付ける工程と、前記第1保護膜及び前記第2保護膜が貼り付けられた前記基板に分割用の溝を設ける工程と、前記分割用の溝に沿って前記基板を分割する工程とを有し、前記第1保護膜及び第2保護膜は前記分割用の溝が設けられる部分には設けられないことが望ましい。 Next, in the first electrode substrate manufacturing method according to the present invention, after the third patterning step, a first protective film covering the first electrode and the conductive member is attached to the first main surface of the substrate; A step of attaching a second protective film covering the second electrode to the second main surface of the substrate after the third patterning step; and the substrate on which the first protective film and the second protective film are attached. A step of providing a dividing groove and a step of dividing the substrate along the dividing groove, wherein the first protective film and the second protective film are provided in a portion where the dividing groove is provided. It is desirable not to be provided.
本発明態様も多数個取りの手法を用いて電極基板を製造する方法に関する。本発明態様によれば、第3パターニング工程の後に、第1電極と導電部材を覆う第1保護膜を基板の第1主面に貼り付ける工程及び第2電極を覆う第2保護膜を基板の第2主面に貼り付ける工程を設けたので、基板に分割用の溝を設ける際に、基板両側の表面自体、第1電極、第2電極及び導電部材に傷がついたり異物が付着することを防止できる。また、基板に分割用の溝を設ける工程において溝が設けられた部分には、第1保護膜及び第2保護膜を設けないので、分割用の溝を設ける工程の際に、保護膜が削られることがなくなる。これにより、保護膜が削られることによって塵が発生することを防止できる。 The aspect of the present invention also relates to a method of manufacturing an electrode substrate using a multi-cavity technique. According to the aspect of the present invention, after the third patterning step, the step of attaching the first protective film covering the first electrode and the conductive member to the first main surface of the substrate and the second protective film covering the second electrode are formed on the substrate. Since the step of attaching to the second main surface is provided, when the dividing grooves are provided in the substrate, the surface itself on both sides of the substrate itself, the first electrode, the second electrode, and the conductive member are scratched or foreign matter adheres. Can be prevented. In addition, since the first protective film and the second protective film are not provided in the portion where the groove is provided in the step of providing the dividing groove on the substrate, the protective film is removed in the step of providing the dividing groove. It will not be done. Thereby, it can prevent that dust generate | occur | produces by cutting a protective film.
次に、本発明に係る第1の電極基板の製造方法において、前記基板は透光性を有し、前記第1導電膜形成工程及び前記第2導電膜形成工程では透光性を有する導電材料を用いて前記第1導電膜及び前記第2導電膜を形成することが望ましい。液晶装置等といった電気光学装置では、光を用いて表示を行うために透光性の基板が用いられることが多い。本構成の電極基板によれば、基板を透光性とし、さらにその基板の両面に形成される導電膜を透光性の材料を用いて形成することにより、液晶装置等といった電気光学装置に好適に用いることができる。 Next, in the first electrode substrate manufacturing method according to the present invention, the substrate has translucency, and the conductive material has translucency in the first conductive film forming step and the second conductive film forming step. It is desirable to form the first conductive film and the second conductive film by using. In an electro-optical device such as a liquid crystal device, a light-transmitting substrate is often used to perform display using light. According to the electrode substrate of this configuration, the substrate is made translucent, and the conductive film formed on both surfaces of the substrate is formed using a translucent material, which is suitable for an electro-optical device such as a liquid crystal device. Can be used.
次に、本発明に係る第1の電極基板の製造方法において、前記第1導電膜形成工程で用いる前記導電材料はp(ポリ)−ITO(Indium Tin Oxide:インジウム錫酸化物)であることが望ましい。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−ITOを用いて第1導電膜を形成すれば、透明度が高く且つ抵抗値が低い導電膜を基板の表面に設けることができる。 Next, in the first electrode substrate manufacturing method according to the present invention, the conductive material used in the first conductive film forming step may be p (poly) -ITO (Indium Tin Oxide). desirable. p-ITO is so-called crystalline ITO or polycrystalline ITO. This p-ITO is generally a conductive material having high transparency and low resistance. Therefore, when the first conductive film is formed using p-ITO, a conductive film having high transparency and low resistance can be provided on the surface of the substrate.
次に、本発明に係る第1の電極基板の製造方法において、前記第2導電膜形成工程では、前記第2導電膜をアモルファスITOを用いて形成し、前記第2導電膜をパターニングして形成した前記第2電極をポリ化する焼成工程をさらに有することが望ましい。a−ITOは、いわゆる非晶質ITOである。このa−ITOはp−ITOに比べて耐エッチング性が弱いITOである。すなわち、a−ITOは弱いエッチング液でエッチングすることができる。 Next, in the first electrode substrate manufacturing method according to the present invention, in the second conductive film forming step, the second conductive film is formed using amorphous ITO, and the second conductive film is patterned. It is desirable to further include a firing step for polymorphizing the second electrode. a-ITO is so-called amorphous ITO. This a-ITO is an ITO having weak etching resistance compared to p-ITO. That is, a-ITO can be etched with a weak etchant.
基板の第1主面に形成された第1電極は第1保護手段によって保護されているのであるが、この第1保護手段が何等かの理由で傷つくことが考えられる。この状態で第2パターニング工程を行うと、第2導電膜をエッチングするためのエッチング液が第1保護手段の傷の部分から進入して第1電極を腐蝕させるおそれがある。本発明態様では、第2導電膜をa−ITOを用いて形成するので、仮にエッチング液が第1保護手段から進入して第1電極に達したとしても、p−ITOで形成した第1電極が腐蝕することがなくなる。 Although the first electrode formed on the first main surface of the substrate is protected by the first protection means, the first protection means may be damaged for some reason. If the second patterning step is performed in this state, an etching solution for etching the second conductive film may enter from the scratched portion of the first protection means and corrode the first electrode. In the aspect of the present invention, since the second conductive film is formed using a-ITO, even if the etching solution enters from the first protection means and reaches the first electrode, the first electrode formed of p-ITO is used. Will not corrode.
また、本発明態様では、第2導電膜に用いたa−ITOを焼成工程においてポリ化(すなわち、結晶化又は多結晶化)することができる。a−ITOは、透明度が低く抵抗値が高い導電材料であるが、ポリ化することにより透明度を向上させ、且つ抵抗値を低くでき、第1導電膜と同等の機能を有することができる。また、a−ITOは、p−ITOに比べて低い温度で成膜することができる。そのため、第2導電膜形成工程において第2導電膜を形成する際に、反対側の面に形成された第1保護手段が、熱で硬化することを防止できる。 In the aspect of the present invention, the a-ITO used for the second conductive film can be polycrystallized (that is, crystallized or polycrystallized) in the firing step. Although a-ITO is a conductive material with low transparency and high resistance value, it can be improved in transparency and reduced in resistance value by polylization, and can have the same function as the first conductive film. Further, a-ITO can be formed at a lower temperature than p-ITO. Therefore, when forming the second conductive film in the second conductive film forming step, the first protective means formed on the opposite surface can be prevented from being cured by heat.
次に、本発明に係る第2の電極基板の製造方法は、基板の第1主面及び第2主面の両面に電極を有する電極基板の製造方法であって、第1基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、前記第1パターニング工程の後に前記第1基板を薄くする工程と、第2基板の第1主面に第2導電膜を形成する第2導電膜形成工程と、前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、前記第2パターニング工程の後に前記第2基板を薄くする工程と、前記第1基板の第2主面と前記第2基板の第2主面とを貼り合わせる工程とを有することを特徴とする。 Next, a second electrode substrate manufacturing method according to the present invention is a method for manufacturing an electrode substrate having electrodes on both the first main surface and the second main surface of the substrate. Forming a first conductive film on the surface; forming a first electrode by patterning the first conductive film; and forming the first substrate after the first patterning process. A thinning step, a second conductive film forming step of forming a second conductive film on the first main surface of the second substrate, a second patterning step of patterning the second conductive film to form a second electrode, After the second patterning step, the method includes a step of thinning the second substrate, and a step of bonding the second main surface of the first substrate and the second main surface of the second substrate.
本発明に係る第2の電極基板の製造方法は、既述の第1の製造方法と異なり、保護手段を設けることなく基板の両面に電極を形成する方法である。この構成の電極基板の製造方法では、第1基板及び第2基板の両基板において、第1主面に電極を形成することにより、基板の片面に電極を有する電極基板を形成し、それらの電極基板を貼り合わせることにより表裏両面に電極を有する電極基板を形成するようにした。第1基板及び第2基板には、それぞれ基板の片面のみに電極が形成される。従って、第1基板上に電極を形成する際には、第1導電膜形成工程及び第1パターニング工程において基板の第2主面に保護手段を設ける必要がない。また第2基板に電極を形成する際にも、第2導電膜形成工程及び第2パターニング工程において、基板の第2主面に保護手段を設ける必要がない。従って、基板の表面に保護手段を設けることなく、基板の表裏両面に導電パターンを形成できる。 Unlike the above-described first manufacturing method, the second electrode substrate manufacturing method according to the present invention is a method of forming electrodes on both surfaces of the substrate without providing protective means. In the method of manufacturing an electrode substrate having this configuration, an electrode substrate having electrodes on one side of the substrate is formed by forming electrodes on the first main surface of both the first substrate and the second substrate, and the electrodes An electrode substrate having electrodes on both front and back surfaces was formed by bonding the substrates. The first substrate and the second substrate are each formed with electrodes only on one side of the substrate. Therefore, when forming the electrode on the first substrate, it is not necessary to provide protective means on the second main surface of the substrate in the first conductive film forming step and the first patterning step. Further, when forming the electrode on the second substrate, it is not necessary to provide a protective means on the second main surface of the substrate in the second conductive film forming step and the second patterning step. Therefore, it is possible to form a conductive pattern on both the front and back surfaces of the substrate without providing protective means on the surface of the substrate.
また、本発明に係る第2の製造方法では、第1基板及び第2基板の両基板を薄くする工程を設けた。この工程では、例えば電極が形成されていない表面をエッチングすることにより第1基板及び第2基板を薄く形成できる。こうすれば、これらの第1基板よ第2基板とを基板を貼り合わせて形成された電極基板を薄く形成できる。なお、基板を薄くする工程は、第1基板においては第1パターニング工程の後に行い、第2基板においては第2パターニング工程の後に行うことにした。これにより、第1基板の第1主面及び第2基板の第1主面に電極を形成する作業を、第1基板及び第2基板を厚みが十分に厚い状態で行うことができるので、第1基板及び第2基板が作業中に破損等することを防止できる。 In the second manufacturing method according to the present invention, a step of thinning both the first substrate and the second substrate is provided. In this step, for example, the first substrate and the second substrate can be formed thin by etching the surface on which no electrode is formed. In this case, an electrode substrate formed by bonding the first substrate and the second substrate to each other can be thinly formed. The step of thinning the substrate is performed after the first patterning step for the first substrate, and after the second patterning step for the second substrate. Accordingly, the operation of forming the electrodes on the first main surface of the first substrate and the first main surface of the second substrate can be performed in a state where the first substrate and the second substrate are sufficiently thick. It is possible to prevent the one substrate and the second substrate from being damaged during the work.
次に、本発明に係る第2の電極基板の製造方法において、前記第1基板と前記第2基板とを貼り合わせる工程の後に前記第1電極を覆う第1保護膜を前記電極基板の第1主面に貼り付ける工程と、前記電極基板を形成する工程の後に前記第2電極を覆う第2保護膜を前記電極基板の第2主面に貼り付ける工程と、前記第1保護膜及び前記第2保護膜が貼り付けられた前記電極基板に分割用の溝を設ける工程と、前記分割用の溝に沿って前記電極基板を分割する工程とを有し、前記第1保護膜及び第2保護膜は前記分割用の溝が設けられる部分には設けられないことが望ましい。 Next, in the second electrode substrate manufacturing method according to the present invention, after the step of bonding the first substrate and the second substrate, a first protective film covering the first electrode is formed on the first electrode substrate. A step of affixing to the main surface; a step of affixing a second protective film covering the second electrode after the step of forming the electrode substrate to the second main surface of the electrode substrate; the first protective film and the first substrate; A step of providing a dividing groove on the electrode substrate to which two protective films are attached, and a step of dividing the electrode substrate along the dividing groove, wherein the first protective film and the second protective film are provided. It is desirable that the film is not provided in a portion where the dividing groove is provided.
本発明態様も多数個取りの手法を用いて電極基板を製造する方法に関する。本発明態様によれば、電極基板を形成する工程の後に、第1電極を覆う第1保護膜を電極基板の第1主面に貼り付ける工程、及び第2電極を覆う第2保護膜を電極基板の第2主面に貼り付ける工程を設けたので、電極基板に分割用の溝を設ける際に、基板両側の表面自体、第1電極及び第2電極に傷がついたり異物が付着することを防止できる。また、電極基板に分割用の溝を設ける工程において溝が設けられた部分には、第1保護膜及び第2保護膜を設けないので、分割用の溝を設ける工程の際に、保護膜が削られることがなくなる。これにより、保護膜が削られることによって塵が発生することを防止できる。 The aspect of the present invention also relates to a method of manufacturing an electrode substrate using a multi-cavity technique. According to the aspect of the present invention, after the step of forming the electrode substrate, the step of attaching the first protective film covering the first electrode to the first main surface of the electrode substrate, and the second protective film covering the second electrode as the electrode Since the step of attaching to the second main surface of the substrate is provided, when the groove for dividing is provided in the electrode substrate, the surface itself on both sides of the substrate itself, the first electrode and the second electrode are scratched or foreign matter adheres. Can be prevented. In addition, since the first protective film and the second protective film are not provided in the portion where the groove is provided in the step of providing the dividing groove on the electrode substrate, the protective film is not provided in the step of providing the dividing groove. It will not be shaved. Thereby, it can prevent that dust generate | occur | produces by cutting a protective film.
次に、本発明に係る第2の電極基板の製造方法において、前記第1基板及び前記第2基板は透光性を有し、前記第1導電膜形成工程及び前記第2導電膜形成工程では透光性を有する導電材料を用いて前記第1導電膜及び前記第2導電膜を形成することが望ましい。こうすれば、液晶装置等といった電気光学装置に好適に用いることができる。 Next, in the second electrode substrate manufacturing method according to the present invention, the first substrate and the second substrate have translucency, and in the first conductive film forming step and the second conductive film forming step, It is desirable to form the first conductive film and the second conductive film using a light-transmitting conductive material. In this case, it can be suitably used for an electro-optical device such as a liquid crystal device.
(電極基板の製造方法の第1実施形態)
以下、本発明に係る電極基板の製造方法の第1実施形態を説明する。なお、本実施形態の説明で例示する電極基板は特定の用途を企図したものではないが、例えば平面領域内において指示された位置を検出する装置、例えばタッチパネルとしての用途が考えられる。また、これ以降に説明する実施形態は本発明の一例であって、本発明を限定するものではない。また、これからの説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素をわかり易く示すため、各要素を実際とは異なった相対的な寸法で示している。
(First Embodiment of Electrode Substrate Manufacturing Method)
Hereinafter, a first embodiment of an electrode substrate manufacturing method according to the present invention will be described. Note that the electrode substrate exemplified in the description of the present embodiment is not intended for a specific application, but may be used as an apparatus that detects an instructed position in a planar area, for example, a touch panel. The embodiments described below are examples of the present invention and do not limit the present invention. In the following description, reference will be made to the drawings as necessary. In this drawing, in order to clearly show important constituent elements among the structure composed of a plurality of constituent elements, the relative dimensions different from actual ones are shown. Is shown.
図1は、本実施形態に係る製造方法を基板構造の変遷によって示している。先ず、この製造方法によって製造される電極基板を図1(h)を参照して説明すれば、電極基板1は、ガラス、プラスチック等によって形成された透光性基板102の表裏両面に電極104a,104bを形成することによって形成されている。符号103は配線等といった導電部材を示している。
FIG. 1 shows the manufacturing method according to the present embodiment by the transition of the substrate structure. First, an electrode substrate manufactured by this manufacturing method will be described with reference to FIG. 1 (h). The
本実施形態の製造方法では、図1(a)において基板102の表面に導電部材103の材料膜103’が形成され、その材料膜103’がフォトエッチング処理等によってパターニングされて、図1(b)に示す導電部材103が形成される。次に、図1(c)において基板102の第1主面S1に第1導電膜104a’を成膜し、この第1導電膜104a’をフォトエッチング処理等によってパターニングして図1(d)に示す第1電極104aを形成する。さらに、図1(e)において第1電極104aを覆うように保護膜125を成膜する。
In the manufacturing method of the present embodiment, the
次に、基板102の表裏を反転し、図1(f)において基板102の第2主面S2上に第2導電膜104b’を成膜し、この第2導電膜104b’をフォトエッチング処理等によってパターニングして図1(g)の第2電極104bを形成する。この電極形成時、処理面である第2主面S2の反対面である第1主面S1は処理装置の支持台上に支持されるため、傷を生じたり、異物が付着したりする等といった不都合が発生するおそれがある。しかしながら、第1主面S1は保護膜125によって保護されているので、その第1主面S1に傷が付いたり、異物が付着したりすることはない。以上により第2主面S2上に第2電極104bが形成された後、反対面上の保護膜125を除去することにより、図1(h)の電極基板1が完成する。
Next, the front and back sides of the
以上のように本実施形態によれば、導電膜104a’,104b’の成膜及びそれに続く導電膜のパターニングを基板102の片面ごとに順次に行う。そして、工程的に後で行われる第2パターニングの際には、先に行われた第1パターニングにおいてパターニングされた面を保護膜125で覆って保護しながら、その第2パターニングを行う。こうして、第1パターニングによって形成された電極等に傷が付いたり、異物が付着したりすることを防止する。
As described above, according to the present embodiment, the
(電極基板の製造方法の第2実施形態)
以下、本発明に係る電極基板の製造方法の第2実施形態を図2〜図16を用いて説明する。この第2実施形態は、図1に示した第1実施形態を、より現実に則して実施するものである。
(Second Embodiment of Manufacturing Method of Electrode Substrate)
Hereinafter, 2nd Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described using FIGS. In the second embodiment, the first embodiment shown in FIG. 1 is implemented in a more realistic manner.
まず、本実施形態に係る電極基板の製造方法を用いて製造される電極基板を図2〜図4を用いて説明する。図2は、その電極基板の側面図である。図3は、図2の矢印Z3方向から見た基板の平面図である。これらの図において、電極基板1は透光性基板2を有し、その透光性基板2は第1主面S1とその反対面である第2主面S2とを有する。透光性基板2は、例えば透光性のガラス、透光性のプラスチック等を用いて形成される。透光性基板2の第1主面S1には、複数の第1電極としての第1透光性電極4aと、それらの第1透光性電極4aの片側の端部に接続された配線3とが設けられている。第1透光性電極4aは、図3において破線で示すように、縦方向Xに帯状に延び、横方向Yに間隔を空けて配列されている。
First, an electrode substrate manufactured using the electrode substrate manufacturing method according to the present embodiment will be described with reference to FIGS. FIG. 2 is a side view of the electrode substrate. FIG. 3 is a plan view of the substrate viewed from the direction of arrow Z3 in FIG. In these drawings, the
第1透光性電極4aは、透光性の導電材料であるp(ポリ)−ITOを用いて形成されている。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−ITOを用いて第1透光性電極4aを形成すれば、透明度が高く且つ抵抗値が低い電極を基板の表面に設けることができる。なお、第1透光性電極4aは、ITO以外の透光性の導電材料を用いて形成することもできる。
The first
配線3は導電材料によって形成され、複数本設けられている。これらの配線3は、透光性基板2の横方向Yに延びる端辺2b及び2cに沿って延在する部分と、縦方向Xへ延在する部分とによって形成されている。個々の配線3同士は互いに間隔を空けて配列されている。
The
図2において、配線3の左側の先端部分6の上に導電部材7が設けられ、その先端部分6及びその導電部材7によって端子部5aが形成されている。以下、先端部分6を端子部5aの第1層といい、導電部材7を端子部5aの第2層という。端子部5aは図3に示すように基板2上に複数個、設けられている。これらの端子部5aは、透光性基板2の縦方向に延びる端辺2aの近傍で縦方向Xに沿って間隔を空けて並んでいる。個々の端子部5aは、平面的に見て正方形状又は長方形状のドット状に形成されている。なお、端子部5aを円形状に形成しても良い。
In FIG. 2, a
図2において、配線3は第1層6を含めて金属によって形成されている。本実施形態ではその金属としてCr(クロム)の単層構造を用いている。端子部5aの第2層7は、第1透光性電極4aと同じく、透光性の導電材料であるp−ITOを用いて形成されている。なお、配線3は、Cr及びそれを覆うp−ITOから成る積層膜によって形成することも可能である。この場合には、端子部5aの第2層7は第1層6を形成する積層膜の上層そのものとなる。
In FIG. 2, the
次に、透光性基板2の第2主面S2には、第2電極としての第2透光性電極4bが設けられている。第2透光性電極4bの左側の一端は端子部5bを構成している。端子部5bは反対面上の端子部5aと平面的に重なる位置に設けられている。なお、端子部5aと端子部5bとは平面的に重ならない位置に設けても良い。
Next, on the second main surface S2 of the
第2透光性電極4bは、図3において実線で示すように、横方向Yに延びる帯状に形成されている。そしてそれら帯状の第2透光性電極4bの複数が、縦方向Xに沿って間隔を空けて配列されている。従って、帯状に形成された第2透光性電極4bは、反対側の面である第1主面S1上に設けられた第1透光性電極4aと平面的に見て直交する方向に延びている。第2透光性電極4bは、第1透光性電極4aと同じく、透光性の導電材料であるp−ITOを用いて形成されている。なお、第2透光性電極4bも、ITO以外の透光性の導電材料を用いて形成することもできる。
The second
本実施形態において、第1透光性電極4a及び端子部5aが第1主面上の電極を構成している。また、第2透光性電極4b及び端子部5bが第2主面上の電極を構成している。本明細書では、電極及びそれ以外の導電要素(例えば、配線3)を総称して導電パターンと呼ぶことがある。
In this embodiment, the 1st
以下、上記構成の電極基板1を製造する方法について説明する。
本実施形態では、電極基板を1つずつ作製するのではなく、面積の大きな透光性基板(いわゆる、マザー透光性基板)を用いて複数の電極基板を同時に作製する、いわゆる多数個取りの手法に基づいて電極基板を作製するものとする。このような多数個取りの製造方法においては、図3に示す電極基板1を1つずつ形成するのではなく、図4(a)及び図4(b)に示すように、複数の電極基板1を形成できる大きさの面積を有するマザー透光性基板2’の上に、電極基板1の複数個分の要素(すなわち、第1透光性電極4aや第2透光性電極4b等を含む導電パターン)を同時に形成する。こうして、電極基板1を縦及び横に複数列含む大きさの大面積のパネル構造体1’を作製し、その大面積のパネル構造体1’に対して縦方向及び横方向に分割用の溝を形成し、さらに、その溝に沿ってパネル構造体1’を分割することにより、個々の電極基板1が作製される。
Hereinafter, a method for manufacturing the
In the present embodiment, rather than manufacturing each electrode substrate one by one, a plurality of electrode substrates are simultaneously manufactured using a light-transmitting substrate having a large area (so-called mother light-transmitting substrate). The electrode substrate is manufactured based on the technique. In such a multi-cavity manufacturing method, the
図5は、本発明に係る電極基板の製造方法の一実施形態を示している。また、図6〜図15は、図5の各工程において形成される基板の構造の変遷を工程順に示す構造変遷図である。特に、図6〜図10は、図4(a)の上段左寄りに示すZ6−Z6線に従った断面、すなわち端子部5a及び5bを横切る断面を示している。また、図11〜図15は、Z6−Z6断面を含む平面部分Z11を拡大して示す平面図である。これらの図6〜図10の断面図と図11〜図15の平面図は、それぞれ、同一工程における断面構造及び平面構造を示している。
FIG. 5 shows an embodiment of a method for manufacturing an electrode substrate according to the present invention. 6 to 15 are structural transition diagrams showing the transition of the structure of the substrate formed in each step of FIG. In particular, FIGS. 6 to 10 show cross sections according to the Z6-Z6 line shown on the upper left side of FIG. 4A, that is, cross sections crossing the
なお、図6〜図10の断面図では処理を受ける面を上面として描いている。このため、図6〜図8の状態と図9〜図10の状態は上下が反転している。また、図11〜図15の平面図では処理を受ける面を手前側の面として描いている。このため、図11〜図13の状態と図14〜図15の状態は表裏が反転している。以下、図6〜図15を参照しながら図5の製造方法を説明する。 In the cross-sectional views of FIGS. 6 to 10, the surface to be processed is drawn as the upper surface. For this reason, the state of FIGS. 6-8 and the state of FIGS. 9-10 are upside down. In addition, in the plan views of FIGS. 11 to 15, the surface to be processed is drawn as the front surface. For this reason, the state of FIGS. 11-13 and the state of FIGS. 14-15 are reversed. Hereinafter, the manufacturing method of FIG. 5 will be described with reference to FIGS.
図5において、工程P1〜工程P7は、図4(a)のマザー基板2’の第1主面(裏面)S1に導電パターンを形成するための第1主面形成工程Q1である。図5の工程P8〜工程P11は、図4(a)の第2主面(表面)S2に導電パターンを形成するための第2主面形成工程Q2である。図5の工程P13及びP14は、図4(a)のマザー基板2’を個々の基板へと分割するための工程Q3である。 In FIG. 5, processes P1 to P7 are a first main surface forming process Q1 for forming a conductive pattern on the first main surface (back surface) S1 of the mother substrate 2 'of FIG. Step P8 to Step P11 in FIG. 5 are a second main surface forming step Q2 for forming a conductive pattern on the second main surface (front surface) S2 in FIG. Steps P13 and P14 in FIG. 5 are steps Q3 for dividing the mother substrate 2 'in FIG. 4A into individual substrates.
まず、図4(a)に示すマザー基板2’に対する第1主面形成工程Q1について説明する。図5の工程P1において、図4(a)のマザー基板2’を所定の洗浄液によって洗浄する。次に、図5の工程P2において、図6(a)及び図11(a)に示すように、マザー基板2’の第1主面S1上に材料層3’を、例えばCrを材料としてスパッタリングによって約2000Åの膜厚に成膜する。材料層3’は、図2の配線3及びそれの先端部分である端子部5aの第1層6の材料層である。
First, the first main surface forming step Q1 for the mother substrate 2 'shown in FIG. In step P1 of FIG. 5, the mother substrate 2 'of FIG. 4A is cleaned with a predetermined cleaning liquid. Next, in step P2 of FIG. 5, as shown in FIGS. 6A and 11A, the
次に、図5の工程P3において、図6(a)及び図11(a)の材料層3’をフォトエッチング処理によってパターニングする。具体的には、まず、図6(b)及び図11(b)に示すように、材料層3’上にポジ型の感光性樹脂であるレジスト21aを、例えばスピンコートによって一様な厚さに塗布する。次に、プレベークを行ってレジスト21a内の溶媒を除去する。
Next, in the process P3 of FIG. 5, the material layer 3 'shown in FIGS. 6A and 11A is patterned by a photoetching process. Specifically, first, as shown in FIGS. 6B and 11B, a resist 21a, which is a positive photosensitive resin, is formed on the
次に、塗布されたレジスト21aに対して図6(c)及び図11(c)において露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、図6(c)に示す露光マスク22Aをマザー基板2’に対向する所定位置に設置する。露光マスク22Aは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Aによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Aは、完全光透過領域A0がレジスト21aを除去する部分に対向し、完全遮光領域A1がレジスト21aを残す部分に対向するように、マザー基板2’に対向する位置に設置される。この状態で露光マスク22Aを通してレジスト21aへ一定光量の露光光L1を照射すると、鎖線で示す露光像が形成されて露光された部分B1が可溶化する。
Next, an exposure process is performed on the applied resist 21a in FIGS. 6C and 11C. Specifically, the mother substrate 2 'is installed at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and an
次に、図6(c)及び図11(c)のマザー基板2’を現像液に所定時間、浸漬して現像処理を行う。すると、図6(c)において可溶化した部分B1のレジスト21aが除去されて、レジスト21aが図6(d)及び図11(d)に示す形状にパターニングされる。次に、ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21aの耐性を調整する。その後、材料層3’に対してレジスト21aをマスクとしてエッチング処理を行うことにより、図6(e)及び図11(e)に示すように材料層3’をパターニングする。そしてさらに、マスクとして使用したレジスト21aを、例えば硫酸等によって剥離することにより、図7(f)及び図12(f)に示すように金属膜としての配線3及び端子部5a(図2参照)の第1層6が形成される。
Next, development processing is performed by immersing the
次に、第1導電膜形成工程としての図5の工程P4において、図7(g)及び図12(g)の配線3及び第1層6上に、図2の第1透光性電極4aの材料である第1導電膜としてのp(ポリ)−ITO膜4a’を、スパッタリングによって約500Åの膜厚に成膜する。
Next, in the process P4 of FIG. 5 as the first conductive film forming process, the first
次に、第1パターニング工程としての図5の工程P5を、図7(h)〜図8(k)及び図12(h)〜図13(k)に示すように実行する。具体的には、まず、図7(h)及び図12(h)に示すように、p−ITO膜4a’上にポジ型の感光性樹脂であるレジスト21bを、例えばスピンコートによって一様な厚さに塗布する。次に、プレベークを行ってレジスト21b内の溶媒を除去する。
Next, the process P5 of FIG. 5 as the first patterning process is performed as shown in FIGS. 7 (h) to 8 (k) and FIGS. 12 (h) to 13 (k). Specifically, first, as shown in FIGS. 7H and 12H, a resist 21b, which is a positive photosensitive resin, is uniformly applied on the p-
次に、塗布されたレジスト21bに対して図7(i)及び図12(i)において露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、図7(i)の露光マスク22Bをマザー基板2’に対向する所定位置に設置する。露光マスク22Bは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Bによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Bは、完全光透過領域A0がレジスト21bを除去する部分に対向し、完全遮光領域A1がレジスト21bを残す部分に対向するように、マザー基板2’に対向する位置に設置される。この状態で露光マスク22Bを通してレジスト21bへ一定光量の露光光L2を照射すると、破線で示す露光像が形成されて露光された部分B2が可溶化する。
Next, an exposure process is performed on the applied resist 21b in FIGS. 7 (i) and 12 (i). Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the
次に、図7(i)及び図12(i)のマザー基板2’を現像液に所定時間、浸漬して現像処理を行う。すると、図7(i)において可溶化した部分B2のレジスト21bが除去されて、図8(j)及び図13(j)に示す形状にパターニングされる。次に、ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21bの耐性を調整する。その後、p−ITO膜4a’に対してレジスト21bをマスクとしてエッチング処理を行うことにより、図8(k)及び図13(k)に示すようにp−ITO膜4a’をパターニングする。
Next, the
次に、マスクとして使用したレジスト21bを、図5の工程P6において、例えば有機溶剤等によって剥離することにより、図8(l)及び図13(l)に示すように第1透光性電極4a及び端子部5aの第2層7が形成される。
Next, the resist 21b used as a mask is removed by, for example, an organic solvent or the like in step P6 of FIG. 5 to thereby form the first
次に、第1保護手段形成工程としての図5の保護膜形成工程P7を行う。具体的には、図8(m)及び図13(m)において、第1保護手段としての保護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって1μm〜2μmの厚さにマザー基板2’上に塗布し、この保護膜25によって第1透光性電極4a及び端子部5aを覆う。保護膜25は、これ以降の工程において第1透光性電極4a等に傷が付いたり、異物が付着したりすることを防止する。以上により、マザー基板2’の第1主面S1に対する第1主面形成工程が終了する。
Next, the protective film forming step P7 of FIG. 5 as the first protective means forming step is performed. Specifically, in FIGS. 8 (m) and 13 (m), a positive
次に、マザー基板2’の第2主面S2に対する第2主面形成工程Q2について説明する。まず、図5の工程P8において、図4(a)の第2主面(表面)S2が処理できるようにマザー基板2’の表裏を反転し、その第2主面S2を所定の洗浄液によって洗浄する。次に、第2導電膜形成工程としての図5の工程P9において、図9(a)及び図14(a)に示すように、マザー基板2’の第2主面S2上に図3の第2透光性電極4bの材料であるa(アモルファス)−ITO膜4b’を、スパッタリングによって約500Åの膜厚に成膜する。
Next, the second main surface forming step Q2 for the second main surface S2 of the mother substrate 2 'will be described. First, in step P8 of FIG. 5, the
次に、第2パターニング工程としての図5の工程P10を、図9(b)〜図10(e)及び図14(b)〜図15(e)に示すように実行する。具体的には、まず、図9(b)及び図14(b)に示すように、a−ITO膜4b’上にポジ型の感光性樹脂であるレジスト21cを、例えばスピンコートによって一様な厚さに塗布する。
Next, the process P10 of FIG. 5 as the second patterning process is performed as shown in FIGS. 9B to 10E and FIGS. 14B to 15E. Specifically, first, as shown in FIGS. 9B and 14B, a resist 21c, which is a positive photosensitive resin, is uniformly applied on the
次に、塗布されたレジスト21cに対して、図9(c)及び図14(c)において、露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク22Cをマザー基板2’に対向する所定位置に設置する。このとき、第2主面S2の裏面である第1主面S1上のパターンと露光マスク22Cとの間で、透光性のマザー基板2’を通してアライメントが行われる。露光マスク22Cは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Cによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Cは、完全光透過領域A0がレジスト21cを除去する部分に対向し、完全遮光領域A1がレジスト21cを残す部分に対向するように、マザー基板2’に対向する位置に設置される。この状態で露光マスク22Cを通してレジスト21cへ一定光量の露光光L3を照射すると、破線で示す露光像が形成されて露光された部分B3が可溶化する。
Next, in FIG. 9C and FIG. 14C, exposure processing is performed on the applied resist 21c. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the
次に、図9(c)及び図14(c)のマザー基板2’を現像液に所定時間、浸漬して現像処理を行う。すると、図9(c)において可溶化した部分B3のレジスト21cが除去されて、図10(d)及び図15(d)に示す形状にパターニングされる。次に、ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21cの耐性を調整する。その後、a−ITO膜4b’に対してレジスト21cをマスクとしてエッチング処理を行うことにより、図10(e)及び図15(e)に示すようにa−ITO膜4b’をパターニングする。
Next, development processing is performed by immersing the
次に、第1保護手段除去工程としての図5の工程P11において、マスクとして使用した図10(e)のレジスト21c及び反対面である第1主面S1上の保護膜25を、例えば有機溶剤等によって剥離することにより、図10(f)及び図15(f)に示すように第2透光性電極4b及び端子部5bが形成される。以上により、マザー基板2’の第2主面S2に対する第2主面形成工程が終了し、マザー透光性基板2’の両面に導電パターンが形成された図4のパネル構造体1’が完成する。
Next, in the process P11 of FIG. 5 as the first protection means removing process, the resist 21c of FIG. 10E used as a mask and the
以上の第2主面形成工程Q2が行われている間、マザー基板2’の第1主面S1は各工程で用いられる処理装置の支持部材上に支持される。この場合、第1主面S1は支持部材の支持面に接触するので、傷が付いたり、異物が付着することが考えられる。しかしながら、本実施形態では第2主面形成工程Q2が行われている間、第1主面S1は保護膜25に覆われて保護されているので、保護膜25には傷等が付くかもしれないが、保護膜25の中の電極等に傷が付くことはない。
While the second main surface forming step Q2 is performed, the first main surface S1 of the mother substrate 2 'is supported on the support member of the processing apparatus used in each step. In this case, since 1st main surface S1 contacts the support surface of a supporting member, it is possible that a damage | wound or a foreign material adheres. However, in the present embodiment, since the first main surface S1 is covered and protected by the
次に、図5の工程P12において、図4(a)の右辺部に示すZ4−Z4線に従った断面構造を示す図4(b)に示すように、パネル構造体1’の両面上であって個々の電極基板1の部分に対応する領域に保護膜としての樹脂膜26a,26bを設ける。具体的には、マザー基板2’の第1主面S1上において、個々の電極基板1部分に属する第1透光性電極4a、端子部5a(図4(a)参照)及び配線3を覆うことができる形状の、第1保護膜としての複数の島状の樹脂膜26aを個々の電極基板1部分の上に取り付ける(図16(b)参照)。これらの島状の樹脂膜26aは、マザー基板2’の第1主面S1上に貼り付ける(すなわち、ラミネートする)ことによって取り付けられる。互いに隣接する樹脂膜26a同士は、所定の間隔を空けて設けられている。従って、マザー基板2’の第1主面S1上には、樹脂膜26aが設けられない領域、すなわちマザー基板2’の第1主面S1の表面が露出している領域T(図4(a),(b)参照)が設けられている。
Next, in step P12 of FIG. 5, on both sides of the
一方、マザー基板2’の第2主面S2上においては、図4(b)に示すように、個々の電極基板1部分に属する第2透光性電極4b及び端子部5b(図4(a)参照)を覆うことができる形状に、第2保護膜としての複数の島状の樹脂膜26bを個々の電極基板1部分の上に取り付ける(図16(c)参照)。これらの島状の樹脂膜26bも、マザー基板2’の第2主面S2上に貼り付ける(すなわち、ラミネートする)ことによって取り付けられる。互いに隣接する樹脂膜26b同士も、所定の間隔を空けて設けられている。従って、マザー基板2’の第2主面S2上には、樹脂膜26bが設けられない領域、すなわちマザー基板2’の第2主面S2の表面が露出している領域T(図4(a),(b)参照)が設けられている。また、図4(a)に示すように、マザー基板2’の外周に沿った部分にも樹脂膜26a,26bが設けられていない領域T(斜線で示す)が設けられている。樹脂膜26a,26bとしては、例えばアクリル系樹脂や窒化膜等を用いることができる。
On the other hand, on the second main surface S2 of the
斜線で示す領域Tのうち鎖線X0に沿った領域は、パネル構造体1’を個々の電極基板1へと分割する際にスクライブ(すなわち、罫書き)によって分割用の溝を形成する領域である。このように分割用溝を形成する領域に樹脂膜26a,26bを設けずにマザー基板2’の表面を露出しておけば、マザー基板2’をスクライブする際に樹脂膜26a,26bが削られることがなく、それ故、削られた樹脂膜26a,26bが塵となって雰囲気を汚すことがなくなる。
The region along the chain line X0 in the region T indicated by oblique lines is a region in which a dividing groove is formed by scribing (that is, scoring) when the
ところで、樹脂膜26a,26bが貼り付けられたパネル構造体1’はその後に適宜の構造のマガジン(すなわち、収納枠)に収容された上で必要な処理を受ける。領域Tのうちマザー基板2’の外周に沿った領域は、後の工程においてマザー基板2’にマガジンが接触する領域である。本実施形態のようにマザー基板2’の外周に沿った部分において樹脂膜26a,26bを設けることなく基板表面を露出しておけば、後の工程における作業性が向上する。
By the way, the
次に、図5において、パネル構造体1’を分割する工程Q3を説明する。まず、工程P13において、図4(a)のパネル構造体1’の第1主面S1で鎖線X0に沿って、例えばガラススクライバによってスクライブを行って分割用の溝を形成する。このとき、マザー基板2’の第1主面S1上であって鎖線X0に沿った部分には樹脂膜26aが設けられていないので、ガラススクライバは樹脂膜26aを削ることなくマザー基板2’の表面を直接にスクライブできる。また、裏面である第2主面S2においても、樹脂膜26bは鎖線X0に沿った部分には設けられていないので、マザー基板2’の第2主面S2もガラススクライバによって直接にスクライブできる。
Next, referring to FIG. 5, a process Q3 for dividing the panel structure 1 'will be described. First, in step P13, a dividing groove is formed by scribing, for example, with a glass scriber along the chain line X0 on the first main surface S1 of the panel structure 1 'of FIG. 4A. At this time, since the
次に、図5の工程P14において、例えばブレイクマシン等を用いて、図16(d)に示すように、パネル構造体1’を、電極基板1の複数個分の要素を一列に含んだ短冊状1a’に分割する(1次ブレイク)。さらにその後、短冊状のパネル構造体1a’を図16(e)に示すように分割用の溝に沿って分割(2次ブレイク)することにより、図3に示す個々の電極基板1を作製する。
Next, in step P14 of FIG. 5, using a break machine or the like, for example, as shown in FIG. 16 (d), the
次に、図5の焼成工程P15において、個々の電極基板1を所定の温度で焼成する。この焼成により、工程P9においてa−ITOによって膜として形成され工程P10においてパターニングされた第2透光性電極4b(図10の符号4’参照)がポリ化する。このポリ化により、第2透光性電極4bの透光性を向上させ、且つ抵抗値を低くすることができる。以上の一連の工程により、電極基板1が完成する。
Next, in the firing step P15 of FIG. 5, the
本実施形態の電極基板の製造方法では、図5のp−ITOパターニング工程P5の後に保護膜形成工程P7において、図8(m)及び図13(m)に示すように、第1透光性電極4a、端子部5a及び配線3(以下、第1主面膜要素という)を覆う形状に保護膜25を形成する。これにより、基板2’の第1主面S1に形成された第1主面膜要素4a,5a,3は保護膜25によって保護されるので、図4(a)のマザー基板2’の第2主面(表側面)S2に第2透光性電極4b及び端子部5bを形成する際に、第1主面(裏面)S1の表面自体及び第1主面膜要素4a,5a,3がスパッタ装置等といった製造装置のテーブルやマガジンに直接に触れることがなくなる。その結果、マザー基板2’の第1主面S1の表面自体及び第1主面膜要素4a,5a,3に傷がついたり異物が付着したりすることを防止でき、第1主面膜要素4a,5a,3に不良が発生することを防止できる。
In the manufacturing method of the electrode substrate of this embodiment, in the protective film formation process P7 after the p-ITO patterning process P5 of FIG. 5, as shown in FIG. 8 (m) and FIG. The
また、本実施形態では、図5の保護膜貼り付け工程P12において、図4(a)に示すように、マザー基板2’の両面S1,S2における個々の電極基板1の部分の領域に対応させて複数の樹脂膜26a,26bを貼り付けることにした。この場合、互いに隣接する樹脂膜26a同士の間及び互いに隣接する樹脂膜26b同士の間には、樹脂膜26a,26bが無くて基板2’の表面が露出する領域Tが設けられている。これにより、図5の分割工程Q3内のスクライブ工程P13の際に、樹脂膜26a又は26bが削られることがなくなる。これにより、削られた樹脂膜26a又は26bが塵となって雰囲気を汚すことを防止できる。
Further, in this embodiment, in the protective film attaching step P12 of FIG. 5, as shown in FIG. 4A, it is made to correspond to the area of each
また、本実施形態において、図3の第1主面(裏面)S1上の第1透光性電極4aと端子部5aの第2層7は、図5の第1主面形成工程Q1においてp−ITOを用いて形成した。一方、図3の第2主面S2上の第2透光性電極4bと端子部5bは、図5の第2主面形成工程Q2においてa−ITOを用いて形成した上で、焼成工程P15において焼成することによりそのa−ITOをポリ化することにした。
In the present embodiment, the first
本実施形態では、第2主面洗浄工程P8又はa−ITOスパッタ工程P9の際に、それらの処理を受ける第2主面S2の反対面である第1主面S1上に設けた保護膜25に傷がつくかもしれない。このように傷がつくと、a−ITOパターニング工程P10においてエッチング液が保護膜25についた傷へ進入するおそれがある。しかし、a−ITOはp−ITOに比べて弱いエッチング液でエッチングすることができるので、a−ITOパターニング工程P10において弱いエッチング液を用いることにすれば、保護膜25についた傷等から仮にエッチング液が進入して、第1透光性電極4a又は端子部5aに達したとしても、p−ITOで形成した第1透光性電極4aと端子部5aの第2層7が腐蝕することはない。
In the present embodiment, in the second main surface cleaning step P8 or the a-ITO sputtering step P9, the
また、本実施形態では、図5の工程P9で成膜されさらに工程P10でパターニングされて第2透光性電極4bを形成しているa−ITO(図10(e)参照)を、図5の焼成工程P15においてポリ化する。これにより、第2透光性電極4bの透明度を向上させ、且つ抵抗値を低くできる。その結果、第2透光性電極4bはp−ITOを用いて形成した第1透光性電極4aと同様に、高い透光性及び低い電気抵抗を有することができる。また、a−ITOはp−ITOに比べて低い温度で成膜することができる。そのため、図5のa−ITOスパッタ工程P9においてa−ITO膜4b’を形成する際に、反対側の面に形成された保護膜25が、熱で硬化することを防止できる。
Further, in the present embodiment, a-ITO (see FIG. 10E), which is formed in the process P9 of FIG. 5 and further patterned in the process P10 to form the second
(電極基板の製造方法の第3実施形態)
次に、本発明に係る電極基板の製造方法の第3実施形態を図17に基づいて説明する。図1及び図5に示した先の実施形態では、基板の両面に電極を形成するに際して、導電膜の成膜及びそれに続く導電膜のパターニングを基板の片面ごとに順次に行い、そして後工程で行われる第2パターニングの際には先に行われた第1パターニングにおいてパターニングされた面を保護膜で覆って保護しながら第2パターニングを行った。これに対し、本実施形態では、導電膜の形成の仕方に改変を加えている。具体的には、まず、基板の両面に導電膜を同時に形成し、その後、両面の導電膜を片面ずつパターニングする。以下、本実施形態を具体的に説明する。
(Third embodiment of electrode substrate manufacturing method)
Next, 3rd Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described based on FIG. In the previous embodiment shown in FIG. 1 and FIG. 5, when forming electrodes on both sides of the substrate, the conductive film and subsequent conductive film patterning are sequentially performed on each side of the substrate, and in subsequent steps. In the second patterning performed, the second patterning was performed while protecting the surface patterned in the first patterning performed earlier by covering it with a protective film. On the other hand, in this embodiment, the method for forming the conductive film is modified. Specifically, first, a conductive film is simultaneously formed on both surfaces of a substrate, and then the conductive films on both surfaces are patterned one by one. Hereinafter, this embodiment will be specifically described.
本実施形態の製造方法では、図17(a)において基板102の第1主面S1に導電部材103(図17(i)参照)の材料膜103’が形成され、その材料膜103’がフォトエッチング処理等によってパターニングされて、図17(b)に示す導電部材103が形成される。次に、図17(c)において基板102の第1主面S1に第1導電膜104a’を成膜し、同時に反対面である第2主面S2に第2導電膜104b’を成膜する。次に、図17(d)において第2導電膜104b’を覆うように保護膜135を成膜する。
In the manufacturing method of the present embodiment, the
次に、第1導電膜104a’をフォトエッチング処理等によってパターニングして図17(e)に示す第1電極104aを形成する。次に、保護膜135を図17(f)に示すように除去する。次に、図17(g)に示すように、第1電極104aを覆うように保護膜125を成膜する。次に、基板102の表裏を反転し、第2導電膜104b’をフォトエッチング処理等によってパターニングして図17(h)の第2電極104bを形成する。
Next, the first
この電極形成時、処理面である第2主面S2の反対面である第1主面S1は処理装置の支持台上に支持されるため、傷を生じたり、異物が付着したりする等といった不都合が発生するおそれがある。しかしながら、第1主面S1は保護膜125によって保護されているので、その第1主面S1に傷が付いたり、異物が付着したりすることはない。以上により第2主面S2上に第2電極104bが形成された後、反対面上の保護膜125を除去することにより、図17(i)の電極基板1が完成する。
At the time of this electrode formation, the first main surface S1, which is the opposite surface of the second main surface S2, which is the processing surface, is supported on the support base of the processing apparatus, so that scratches or foreign matters adhere to it. Inconvenience may occur. However, since the first main surface S1 is protected by the
以上のように本実施形態によれば、導電膜104a’,104b’を基板102の両面に同時に成膜した後、それらに続く導電膜のパターニングを基板102の片面ごとに順次に行う。そして、工程的に後で行われる第2パターニングの際には、先に行われた第1パターニングにおいてパターニングされた面を保護膜125で覆って保護しながらその第2パターニングを行う。こうして、第1パターニングによって形成された電極等に傷が付いたり、異物が付着したりすることを防止している。
As described above, according to the present embodiment, after the
(電極基板の製造方法の第4実施形態)
以下、本発明に係る電極基板の製造方法の第4実施形態を図18〜図20に基づいて説明する。この第4実施形態は、図17に示した第3実施形態を、より現実に則して実施するものである。なお、本実施形態においても、図2に示す電極基板1を製造するものとする。また、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。
(Fourth Embodiment of Electrode Substrate Manufacturing Method)
Hereinafter, 4th Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described based on FIGS. In the fourth embodiment, the third embodiment shown in FIG. 17 is implemented in accordance with reality. In this embodiment, the
図18は、本実施形態に係る電極基板の製造方法を構成する各工程を示す工程図である。図19及び図20は、図18の両面p−ITOスパッタ工程P24から第1レジスト及び第2主面保護膜剥離工程P27に至るまでの各工程に対応する膜構成の変遷を示す断面図である。 FIG. 18 is a process diagram showing each process constituting the electrode substrate manufacturing method according to the present embodiment. 19 and 20 are cross-sectional views showing the transition of the film configuration corresponding to each process from the double-sided p-ITO sputtering process P24 of FIG. 18 to the first resist and second main surface protective film peeling process P27. .
本実施形態において、図18のP21〜P23に示す工程は、図5のP1〜P3に示す工程と同じである。また、図18のP29〜P30に示す工程は、図5のP10〜P11に示す工程と同じである。従って、これらの工程の詳細な説明は省略する。 In the present embodiment, the processes shown in P21 to P23 in FIG. 18 are the same as the processes shown in P1 to P3 in FIG. Moreover, the process shown to P29-P30 of FIG. 18 is the same as the process shown to P10-P11 of FIG. Therefore, detailed description of these steps is omitted.
図18の工程P23が終了した状態で、図7(f)に示すように配線3及び端子部5a(図2参照)の第1層6が形成されている。その後、図18の工程P24において、図19(a)に示すように、マザー基板2’の第1主面S1に第1導電膜としてのp−ITO膜4a’を形成し、マザー基板2’の第2主面S2に第2導電膜としてのp−ITO膜4b’’を形成する。本実施形態では、マザー基板2’の両面に対して同時にスパッタ処理を行うことにより、p−ITO膜4a’とp−ITO膜4b’’とを同時に形成する。
18 is completed, the
次に、第2保護手段形成工程としての図18の工程P25において、図19(b)のp−ITO膜4b’’を覆うように第2保護手段としての保護膜であるポジ型の感光性樹脂35を、例えばスピンコートによって1μm〜2μmの厚さに塗布して成膜する。
Next, in the process P25 of FIG. 18 as the second protection means forming process, the positive type photosensitivity which is a protection film as the second protection means so as to cover the p-
次に、第1パターニング工程としての図18の工程P26において、図19(b)のp−ITO膜4a’をフォトエッチング処理によってパターニングする。具体的には、まず、図19(c)においてp−ITO膜4a’上にポジ型の感光性樹脂であるレジスト21dを一様な厚さに塗布し、プレベークを行ってレジスト21d内の溶媒を除去する。その後、図19(d)において、レジスト21dに対して露光マスク22Dを用いて露光処理を実施する。露光マスク22Dを用いて露光することにより、図19(d)の露光された部分B4が可溶化する。
Next, in the process P26 of FIG. 18 as the first patterning process, the p-
次に、図20(e)において、マザー基板2’を現像液に所定時間浸漬して、可溶化した部分B4(図20(d)参照)のレジスト21dを除去する。その後ポストベークを行い、さらにp−ITO膜4a’に対してレジスト21dをマスクとしてエッチング処理を行うことにより、図20(f)に示すようにp−ITO膜4a’をパターニングする。
Next, in FIG. 20E, the mother substrate 2 'is immersed in a developer for a predetermined time, and the resist 21d in the solubilized portion B4 (see FIG. 20D) is removed. Thereafter, post-baking is performed, and the p-
その後、マスクとして使用したレジスト21d及びその反対面上の保護膜35を、第2保護膜除去工程としての図18の工程P27において剥離することにより、図20(g)に示す第1電極4a及び端子部5aの第2層7が形成される。そして、第1保護手段形成工程としての図18の工程P28において、図20(h)に示すように、端子部5a及び第1電極4aを覆うように、第1保護手段としての保護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって1μm〜2μmの厚さに塗布して成膜する。以上により、マザー基板2’の第1主面形成工程Q1が終了する。
Thereafter, the resist 21d used as a mask and the
この後、第2主面形成工程Q2が実行される。この工程Q2は、図5に示した先の実施形態における工程Q2と略同じであるが、以下の点が異なっている。まず、図5の実施形態では、図9(a)において、第2導電膜としてのa−ITO膜4b’をマザー基板2’の第2主面S2上に成膜している。これに対し、本実施形態では、図18の工程P24において既に第2導電膜としてのp−ITO膜4b’’(図19(a)参照)を成膜しているので、第1主面形成工程Q1が終了した時点で、図9(a)と同じ膜構成が図20(h)にて形成された状態にある。従って、図18に示す本実施形態において第2主面形成工程Q2は、第2パターニング工程としての第2主面p−ITOパターニング工程P29から開始される。
Thereafter, second main surface forming step Q2 is performed. This process Q2 is substantially the same as the process Q2 in the previous embodiment shown in FIG. 5, except for the following points. First, in the embodiment of FIG. 5, in FIG. 9A, an
既述のように、工程P29〜P30の各工程は、図5に示した先の実施形態における工程P10〜P11と同じである。すなわち、図18の工程P29において、図9(b)〜図10(e)と同様の工程が行われて、図4(a)の第2透光性電極4b及び端子部5bが形成される。そして、工程P30において図10(e)に示すレジスト21c及びその反対面上の保護膜25が剥離されて、図10(f)に示す導電膜パターンが現れ、これにより、第2主面形成工程Q2が終了する。
As described above, the processes P29 to P30 are the same as the processes P10 to P11 in the previous embodiment shown in FIG. That is, in the process P29 in FIG. 18, the same processes as in FIGS. 9B to 10E are performed, and the second light-
この後、先の第1実施形態と同様に、図5に示す保護膜貼り付け工程P12が実行され、続いて分割工程Q3が実行され、さらに工程P15において焼成が行われて図2の電極基板1が完成する。 Thereafter, as in the first embodiment, the protective film attaching step P12 shown in FIG. 5 is performed, the dividing step Q3 is subsequently executed, and further the firing is performed in the step P15, whereby the electrode substrate of FIG. 1 is completed.
本実施形態では、図19(a)のマザー基板2’の両面にそれぞれp−ITO膜4a’と4b’’を形成した後に、図19(b)のp−ITO膜4b’’上に保護膜35を形成し、その後p−ITO膜4a’をパターニングすることにした。これにより、p−ITO膜4a’及び4b’’を成膜するスパッタ処理を保護膜が設けられていない状態で行うことができる。そのため、p−ITO膜4a’,4b’’を高温スパッタ処理により成膜したとしても、保護膜からガスが発生する等といった障害が発生することを防止できる。
In this embodiment, after forming p-
また、図18の第1主面p−ITOパターニング工程26の際には、図19(c)〜図19(f)に示すように、保護膜35によってp−ITO膜4b’’が保護されるので、p−ITO膜4b’’に傷がついたり異物が付着することを防止できる。一方、図18の第2主面p−ITO膜形成工程P29の際には、図20(h)に示すように、保護膜25によって第1透光性電極4a及び端子部5aが保護されるので、基板2’の第1主面S1の表面、第1透光性電極4a及び端子部5aに傷がついたり異物が付着することを防止でき、電極4a及び端子部5aに不良が発生することを防止できる。
Further, during the first main surface p-ITO patterning step 26 of FIG. 18, the p-
(変形例)
図18の工程P24では、図19(a)において、マザー基板2’の両面に対して同時にスパッタ処理を行うことにより、第1導電膜としてのp−ITO膜4a’と第2導電膜としてのp−ITO膜4b’’とを同時に形成する場合を例示した。しかしながら、p−ITO膜4a’とp−ITO膜4b’’とを別々の工程で形成することもできる。この場合には、p−ITO膜4a’を形成する工程とp−ITO膜4b’’を形成する工程とを連続して行うことになる。また、このように、第1導電膜と第2導電膜を別々に形成する場合には、第2主面S2上に形成する第2導電膜をa−ITO膜を用いて形成することもできる。こうすれば、先の第1実施形態と同様に、保護膜25に何等かの理由により傷がついた場合に、a−ITOパターニング工程P10において、保護膜25についた傷等から仮にエッチング液が進入して、第1透光性電極4a又は端子部5aに達したとしても、p−ITOで形成した第1透光性電極4aと端子部5aの第2層7とが腐蝕することがなくなる。
(Modification)
In step P24 of FIG. 18, the p-
(電極基板の製造方法の第5実施形態)
次に、本発明に係る電極基板の製造方法の第5実施形態を図21に基づいて説明する。本実施形態の製造方法の全体的な工程は、図5に示した第2実施形態に係る製造方法と略同じである。図5に示した先の実施形態では、保護膜形成工程P7において、図8(m)に示す第1保護手段としての保護膜25をスピンコート等により成膜した。これに対し本実施形態では、第1保護手段として保護膜25に代えてガラス体を用いている。
(Fifth embodiment of electrode substrate manufacturing method)
Next, 5th Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described based on FIG. The overall steps of the manufacturing method of this embodiment are substantially the same as those of the manufacturing method according to the second embodiment shown in FIG. In the previous embodiment shown in FIG. 5, in the protective film forming step P7, the
本実施形態に係る製造方法を図21を用いて工程順に説明すると、図21(a)において基板102の第1主面S1に導電部材103(図21(h)参照)の材料膜103’が形成され、その材料膜103’がフォトエッチング処理等によってパターニングされて、図21(b)に示す導電部材103が形成される。次に、図21(c)において基板102の第1主面S1に第1導電膜104a’を成膜し、さらにその第1導電膜104a’をフォトエッチング処理によってパターニングして図21(d)の第1電極104aを形成する。
The manufacturing method according to this embodiment will be described in the order of steps with reference to FIG. 21. In FIG. 21A, the
次に、図21(e)において第1電極104aを覆うガラス体345を接着材346を用いて基板102に接着する。そして、基板102を表裏反転した後、図21(f)において基板102の第2主面S2上に第2導電膜104b’を成膜し、その膜104b’をフォトエッチング処理によってパターニングして図21(g)の第2電極104bを形成する。さらに、図21(g)において接着材346を除去して基板102からガラス体345を取外すことにより、図21(h)に示す電極基板1が完成する。
Next, in FIG. 21E, a
以上のように本実施形態によれば、導電膜104a’,104b’の成膜及びそれに続く導電膜のパターニングを基板102の片面ごとに順次に行う。そして、工程的に後で行われる第2パターニングの際には、先に行われた第1パターニングにおいてパターニングされた面をガラス体345で覆って保護しながらその第2パターニングを行う。こうして、第1パターニングによって形成された電極等に傷が付いたり、異物が付着したりすることを防止している。
As described above, according to the present embodiment, the
(電極基板の製造方法の第6実施形態)
以下、本発明に係る電極基板の製造方法の第6実施形態を図22に基づいて説明する。この第6実施形態は、図21に示した第5実施形態を、より現実に則して実施するものである。なお、本実施形態においても、図2に示す電極基板1を製造するものとする。また、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。
(6th Embodiment of the manufacturing method of an electrode substrate)
The sixth embodiment of the electrode substrate manufacturing method according to the present invention will be described below with reference to FIG. In the sixth embodiment, the fifth embodiment shown in FIG. 21 is implemented in a more realistic manner. In this embodiment, the
本実施形態において、図5の工程P1から工程P6までの各工程が実行され、図8(l)に示すように、マザー基板2’上に配線3(図3参照)、第1透光性電極4a及び端子部5aが形成される。次に、図5の工程P7が実行され、図22に示す保護構造が作られる。図22は、本実施形態に係る基板の製造方法を構成する各工程のうちの図5に示す保護手段形成工程P7において保護手段を形成した状態を示す断面図である。この断面図は、図4(a)の上段右寄りに示すZ22−Z22線に従った断面、すなわち、マザー基板2’のうち、1つの電極基板1内の端子部5aに対応する部分の断面を示している。
In this embodiment, each process from the process P1 to the process P6 in FIG. 5 is executed, and as shown in FIG. 8L, the wiring 3 (see FIG. 3) and the first light transmitting property are formed on the
本実施形態において保護手段を形成するには、まず、図22において、マザー基板2’の第1主面S1上に接着材46を、例えば印刷することによって形成する。この接着材46としては、エッチング液に対して耐性を有する材料が用いられる。例えば、熱硬化性樹脂や紫外線硬化性樹脂等を用いることができる。また、接着材46は平面的に見て正方形又は長方形で環状に形成されており、図5の工程P6までの工程において、電極基板1部分に対応して形成された第1透光性電極4a、端子部5a及び配線3を囲む枠状に形成される。なお、接着材46は、個々の基板1部分に対応する枠状に形成することに代えて、大面積のマザー基板2’の周辺に沿って、複数個分の電極4a等を囲む大きな枠状に形成することもできる。また、接着材46は、個々の電極基板1に対応する枠状に形成することに加えて、大面積のマザー基板2’の周辺に沿って、複数個分の電極4a等を囲む大きな枠状に形成することもできる。
In order to form the protective means in the present embodiment, first, in FIG. 22, the adhesive 46 is formed on the first main surface S1 of the mother substrate 2 'by, for example, printing. As the adhesive 46, a material having resistance to an etching solution is used. For example, a thermosetting resin or an ultraviolet curable resin can be used. Further, the adhesive 46 is formed in a square shape or a rectangular shape in a plan view, and the first
次に、接着材46を用いて、第1保護手段であるガラス体45を、マザー基板2’の第1主面S1に対向する状態に接着する。このガラス体45は、板状に形成されたガラス板であり、例えば、マザー基板基板2’と同じ材質及び同じ形状のガラス基板を用いることができる。なお、ガラス体45は、基板2’の第1主面S1に形成された電極4a等を覆うことができれば、板状以外の形状に形成することもできる。
Next, the
以上のようにしてマザー基板2’にガラス体45を接着した後、図5の工程P8から工程P15までの各工程が行われ、図2に示す電極基板1が作製される。なお、既述の第1実施形態では、図5の工程P11において、図10(e)の保護膜25とレジスト21cとを有機溶剤等を用いて剥離している。これに対し、本実施形態では、例えば有機溶剤等を用いて接着材46をマザー基板基板2’から剥離することにより、ガラス体45をマザー基板2’から取り除くことがきる。
After the
本実施形態においては、図5の保護手段形成工程P7において、図22に示すように、マザー基板2’の第1主面S1に形成された第1透光性電極4a、端子部5a及び配線3を覆うように接着材46によってガラス体45をマザー基板2’に接着した。これにより、マザー基板2’の第2主面S2に第2透光性電極4b及び端子部5aを形成する際に、マザー基板2’の第1主面S1の表面自体、第1透光性電極4a、端子部5a及び配線3(すなわち、第1主面膜要素)をガラス体45によって保護できる。その結果、マザー基板2’の第1主面S1の表面自体及び第1主面膜要素4a,5a,3に傷がついたり異物が付着することを防止でき、第1主面膜要素4a,5a,3に不良が発生することを防止できる。
In the present embodiment, as shown in FIG. 22, in the protective means forming step P7 of FIG. 5, the first
また、本実施形態のように、第1保護手段としてガラス体45を用いれば、接着材46を用いてマザー基板基板2’に接着することにより、マザー基板2’上に保護手段を容易に設けることができる。また、接着材46を有機溶剤等を用いて剥離することにより、ガラス体45をマザー基板2’から容易に取り除くことができる。
Further, when the
(電極基板の製造方法の第7実施形態)
次に、本発明に係る電極基板の製造方法の第7実施形態を図23に基づいて説明する。図1、図17、図21に示した先の実施形態は、それぞれ、図1(h)、図17(i)、図21(h)に示したように、電極104aの下に導電部材103が形成される構成の電極基板1を製造する場合に好適な製造方法であった。これに対し、図23に示す本実施形態の製造方法は、図23(f)に示すように、電極104aの上に導電部材103が形成される構成の電極基板1を製造するのに好適な製造方法である。
(7th Embodiment of the manufacturing method of an electrode substrate)
Next, 7th Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described based on FIG. In the previous embodiments shown in FIGS. 1, 17, and 21, as shown in FIGS. 1 (h), 17 (i), and 21 (h), the
本実施形態では、図23(a)において基板102の第1主面S1上にp−ITO膜104a’を成膜する。次に、そのp−ITO膜104a’をパターニングして図23(b)に示す第1電極104aを形成する。その後、図23(c)において金属膜103’を成膜した上で、図23(d)及び図23(e)においてその金属膜103’を保護手段として用いて基板102の第2主面S2に第2電極104bを形成し、その後、図23(f)において金属膜103’をパターニングして導電部材103を形成することにより、電極基板1を製造する。
In the present embodiment, a p-
以上のように本実施形態によれば、導電膜104a’,104b’の成膜及びそれに続く導電膜のパターニングを基板102の片面ごとに順次に行う。そして、工程的に後で行われる第2パターニングの際には、先に行われた第1パターニングにおいてパターニングされた面を金属膜103’で覆って保護しながらその第2パターニングを行う(図23(c)、(d)、(e)参照)。こうして、第1パターニングによって形成された電極等に傷が付いたり、異物が付着したりすることを防止している。
As described above, according to the present embodiment, the
(電極基板の製造方法の第8実施形態)
以下、本発明に係る電極基板の製造方法の第8実施形態を図24〜図28に基づいて説明する。この第8実施形態は、図23に示した第7実施形態を、より現実に則して実施するものである。本実施形態では、図24に示す電極基板51を製造するものとする。この電極基板51の矢印Z3側から見た平面構造は、端子部55a及び配線53の層構造を除いて、図3に示す平面構造と同じである。図25は、本実施形態に係る電極基板の製造方法を示す工程図である。図26〜図28は、図25の各工程において形成される基板の構造を工程順に示す構造変遷図である。これらの図26〜図28は、図24の左側に示すZ26−Z26線に従った端子部の断面構造を示している。
(Eighth Embodiment of Electrode Substrate Manufacturing Method)
Hereinafter, an eighth embodiment of an electrode substrate manufacturing method according to the present invention will be described with reference to FIGS. In the eighth embodiment, the seventh embodiment shown in FIG. 23 is implemented in a more realistic manner. In this embodiment, the
まず、図24の電極基板51上に設けられる導電パターンについて説明する。電極基板51において、透光性基板2の第2主面S2上に形成される導電パターンは図2及び図3に示す先の実施形態の透光性基板2において第2主面S2上に形成されるパターンと同じである。すなわち、図24において、p−ITOから成る第2電極としての第2透光性電極4bと端子部5bが第2主面S2上に形成されている。
First, the conductive pattern provided on the
他方、第1主面S1上の導電パターンは、金属膜である導電部材としての配線53と、第1電極としての第1透光性電極54aと、端子部55aとを含んでいる。端子部55aは、第1層56と第2層57との積層構造となっている。第1層56は、透光性の導電材料であるp−ITOを用いて形成されている。第2層57は金属、本実施形態ではCrを用いて形成されている。
On the other hand, the conductive pattern on the first main surface S1 includes a
配線53は、複数本設けられている。これらの配線53は、Crを用いた単層の膜に形成されている。配線53は、端子部55aのところまで延びて該端子部55aの第2層57となっている。個々の配線53の一方の端部53aは、第1透光性電極54aの端部に積層されている。これにより、配線53と第1透光性電極54aとが導電接続されている。他方、配線53の他方の端部は端子部55aの第2層57となっているので、配線53と端子部55aとは互いに導電接続されている。すなわち、配線53を介して第1透光性基板54aと端子部55aとが導電接続されている。
A plurality of
以下、本実施形態に係る電極基板51の製造方法について説明する。まず、図25における第1主面形成工程Q1について説明する。工程P41において図26(a)のマザー基板2’を所定の洗浄液によって洗浄する。次に、図25の工程P42において、図26(a)に示すように、透光性基板2’の第1主面S1上に図24の第1透光性電極54aの材料である第1導電膜としてのp−ITO膜54a’を、スパッタリングによって約500Åの膜厚に成膜する。
Hereinafter, a method for manufacturing the
次に、第1パターニング工程としての図25の工程P43において、図26(a)のp−ITO膜54a’をフォトエッチング処理によってパターニングする。具体的には、まず、図26(b)においてp−ITO膜54a’上にポジ型の感光性樹脂であるレジスト21eを一様な厚さに塗布し、プレベークを行ってレジスト21e内の溶媒を除去する。その後、図26(c)においてレジスト21eに対して露光マスク22Eを用いて露光処理を行う。露光マスク22Eを用いて露光することにより、図26(c)の露光された部分B5が可溶化する。
Next, in step P43 of FIG. 25 as the first patterning step, the p-
次に、図26(c)のマザー基板2’を現像液に所定時間浸漬して、可溶化した部分B5のレジスト21eを除去して、図26(d)に示すレジストパターン21eを得る。その後ポストベークを行い、さらにp−ITO膜54a’に対してレジスト21eをマスクとしてエッチング処理を行うことにより、図27(e)に示すようにp−ITO膜54a’を得る。その後、図25の工程P44において、マスクとして使用したレジスト21eを剥離することにより、図27(f)に示す第1電極54a及び端子部55a(図24参照)の第1層56が形成される。そして、金属膜形成工程としての図25の工程P45において、図27(g)に示すように、第1層56及び第1電極54aを覆うように金属膜である材料層53’を、例えばCrを材料としてスパッタリングによって約2000Åの膜厚に成膜する。以上により、マザー基板2’の第1主面S1に対する図25の第1主面形成工程Q1が終了する。
Next, the
この後、第2主面形成工程Q2が実行される。この工程Q2では、工程P46〜工程P49において、図24に示す基板2の第2主面S2上に第1透光性電極4b及び端子部5bが形成される。工程P46〜工程P49は図5に示した先の実施形態における第2主面形成工程Q2(工程P8〜工程P11)に相当する工程である。図5の工程P8〜工程P11においては、図9(a)〜図10(f)を参照して説明したように、第2主面S2上に電極4b等といった導電パターンを形成する際に第1主面S1を第1保護手段としての樹脂製の保護膜25で覆って保護した。これに対して本実施形態における工程P46〜P49の工程は、図5の工程P8〜工程P11(図9(a)〜図10(f))における保護膜25に代えて上記の材料層53’を第1保護手段として形成するものであり、その他の処理は図5の工程P8〜工程P11と同じである。従って、図25の工程P46〜P49についての説明は省略することにする。
Thereafter, second main surface forming step Q2 is performed. In this step Q2, in steps P46 to P49, the first
図25の工程P49が終了すると、図5に示した先の実施形態における図10(e)と同様に、図27(m)に示すように、第2透光性電極4b及び端子部5bがマザー基板2’の第2主面S2上に形成される。その後、第3パターニング工程としての図25の工程P50において、材料層53’をパターニングする。具体的には、まず、図28(a)において材料層53’上にポジ型の感光性樹脂であるレジスト21fを一様な厚さに塗布し、プレベークを行ってレジスト21f内の溶媒を除去する。その後、図28(b)においてレジスト21fに対して露光マスク22Fを用いて露光処理が実施される。露光マスク22Fを用いて露光することにより、図28(b)の露光された部分B6が可溶化する。
When step P49 in FIG. 25 is completed, as shown in FIG. 27 (m), the second
次に、図28(c)において、マザー基板2’を現像液に所定時間浸漬して、可溶化した部分B6(図28(b)参照)のレジスト21fを除去する。その後、ポストベークを行い、さらに材料層53’に対してレジスト21fをマスクとしてエッチング処理を行うことにより、図28(d)に示すように材料層53’をパターニングする。その後、マスクとして使用したレジスト21fを図25の工程P51において剥離することにより、図28(e)に示す配線53及び端子部55aの第2層57が形成される。
Next, in FIG. 28 (c), the mother substrate 2 'is immersed in a developing solution for a predetermined time to remove the solubilized portion B6 (see FIG. 28 (b)) resist 21f. Thereafter, post-baking is performed, and the
以上により、マザー基板2’の第2主面S2に対する第2主面形成工程Q2が終了する。この後、先の第1実施形態と同様にして、図5に示す保護膜貼り付け工程P12を行い、分割工程Q3を行い、さらに、工程P15において焼成処理を行うことにより、図24の電極基板51が完成する。 Thus, the second main surface forming step Q2 for the second main surface S2 of the mother substrate 2 'is completed. Thereafter, in the same manner as in the first embodiment, the protective film attaching step P12 shown in FIG. 5 is performed, the dividing step Q3 is performed, and further, the baking treatment is performed in the step P15, whereby the electrode substrate of FIG. 51 is completed.
本実施形態における電極基板の製造方法では、図25のp−ITOパターニング工程P43の後に、金属膜形成工程であるCrスパッタ工程P45において、図27(g)の第1透光性電極54a及び第1層56を覆うように金属膜である材料層53’を形成する。マザー基板2’の第2主面S2に第2透光性電極4b及び端子部5bを形成する際には、第1主面S1がスパッタ装置等といった処理装置の基板支持面に接触するのであるが、本実施形態では、マザー基板2’の第1主面S1に形成された材料層53’によって第1透光性電極54a及び第1層56が保護されるので、マザー基板2’の第2主面S2に第2透光性電極4b及び端子部5bを形成する際に、第1主面S1の表面自体、第1透光性電極54a及び第1層56が処理装置の基板支持面に直接に触れることがなくなる。その結果、第1主面S1の表面自体、第1透光性電極54a及び第1層56に傷がついたり異物が付着したりすることを防止でき、第1透光性電極54a及び第1層56に不良が発生することを防止できる。
In the electrode substrate manufacturing method according to the present embodiment, after the p-ITO patterning step P43 in FIG. 25, in the Cr sputtering step P45, which is a metal film forming step, the first
また、図25のa−ITOパターニング工程P48の後に、Crパターニング工程P50において、図28(b)〜図28(e)に示すように、材料層53’をパターニングして導電部材としての配線53及び端子部55aの第2層57を形成することにした。すなわち、図27(m)のa−ITO膜4b’と異なるエッチングレートによって、図25の第2主面形成工程Q2において保護手段として用いた図28(c)の材料層53’をエッチングすることにより、図28(e)の配線53及び第2層57を形成することにした。こうすれば、製造工程を増やすことなく、マザー基板2’の第1主面S1上に保護手段を設けることができるので、製造コストを低く抑えることができる。
Also, after the a-ITO patterning step P48 in FIG. 25, in the Cr patterning step P50, as shown in FIGS. 28B to 28E, the
(電極基板の製造方法の第9実施形態)
次に、本発明に係る電極基板の製造方法の第9実施形態を図29を用いて説明する。これまでに説明した各実施形態では、1枚の透光性基板の両面に電極を形成する場合を例示した。これに対し、本実施形態では、片面に電極を形成した2枚の基板を貼り合わせることにより、両面に電極を有する1つの電極基板を形成する。以下、本実施形態を詳しく説明する。
(Ninth embodiment of electrode substrate manufacturing method)
Next, a ninth embodiment of the electrode substrate manufacturing method according to the present invention will be described with reference to FIG. In each embodiment described so far, the case where an electrode was formed on both surfaces of one translucent substrate was illustrated. On the other hand, in this embodiment, one electrode substrate having electrodes on both surfaces is formed by bonding two substrates having electrodes formed on one surface. Hereinafter, this embodiment will be described in detail.
本実施形態の製造方法によって製造する電極基板は図29(i)に符号1で示すように、接着材114によって互いに貼り合わされた第1基板102a及び第2基板103aを有する。互いに貼り合わされた第1基板102aと第2基板103aとによって1つの透光性基板が形成されている。この透光性基板の第1主面(すなわち、第1基板102aの表面)S1には、導電部材113及び第1電極104aが形成されている。一方、透光性基板の第2主面(すなわち、第2基板103aの表面)S2には第2電極104bが形成されている。
The electrode substrate manufactured by the manufacturing method of this embodiment has the 1st board |
上記構成の電極基板1を製造する際には、一方において第1基板形成工程Q4を実行し、他方において第2基板形成工程Q5を実行する。第1基板形成工程Q4では、図29(a)において第1基板102a上に第1の導電膜113’を成膜し、その導電膜をパターニングして図29(b)の導電部材113を形成し、図29(c)において第2の導電膜104a’を成膜し、その導電膜をパターニングして図29(d)の第1電極104aを形成し、そして、図29(e)において第1基板102aの厚さを研削、研磨、切削、エッチング等によって薄くする。
When manufacturing the
上記の第2基板形成工程Q5では、図29(f)において第2基板03a上に第3の導電膜104b’を成膜し、その導電膜をパターニングして図29(g)の第2電極104bを形成し、そして、図29(h)において第2基板103aの厚さを研削、研磨、切削、エッチング等によって薄くする。
In the second substrate forming step Q5, the third
その後、図29(i)において、第1基板102a又は第2基板103aのいずれか一方の裏面に接着材114を塗布、印刷等によって付着させ、第1基板102a又は第2基板103aの他方をその接着材114によって上記一方の基板に接着する。これにより、電極基板1が作製される。
Thereafter, in FIG. 29 (i), an adhesive 114 is applied to the back surface of either the
本実施形態に係る電極基板の製造方法によれば、個々の基板102a及び103aはそれぞれが単独で電極等の形成処理を受けるので、一方の基板に電極等を形成するための処理を行っている最中に他方の基板上に形成された電極等に傷が生じたり、異物が付着したりするという事態が起こり得ない。このため、図29(i)において出来上がった電極基板1の表裏両面には、常に、傷や異物付着の無い高品質の電極が形成されている。
According to the method for manufacturing an electrode substrate according to the present embodiment, each of the
(電極基板の製造方法の第10実施形態)
以下、本発明に係る電極基板の製造方法の第10実施形態を図30〜図32を用いて説明する。この第10実施形態は、図29に示した第9実施形態を、より現実に則して実施するものである。なお、図30は、本実施形態の製造方法で製造される電極基板61の側面図である。図31は、本実施形態に係る電極基板の製造方法を示す工程図である。図32は、図31の工程図に対応した構造変遷図である。
(10th Embodiment of the manufacturing method of an electrode substrate)
Hereinafter, 10th Embodiment of the manufacturing method of the electrode substrate which concerns on this invention is described using FIGS. 30-32. The tenth embodiment is a more realistic implementation of the ninth embodiment shown in FIG. FIG. 30 is a side view of the
まず、図30の電極基板61の構成について説明する。電極基板61は、第1電極基板62と、第2電極基板63とを有する。第1電極基板62は、第1基板としての第1透光性基板62aと、当該第1透光性基板62aの表面に形成された複数の導電パターンから構成されている。導電パターンは、第1電極としての第1透光性電極4aと、配線3と、端子部5aとを含んでいる。
First, the configuration of the
第2電極基板63は、第2基板としての第2透光性基板63aと、当該第2透光性基板63aの表面に形成された複数の導電パターンから構成されている。導電パターンは、第2電極としての第2透光性電極4bと、端子部5aとを含んでいる。これらの第1透光性基板62aと第2透光性基板63aとが接着材64によって互いに貼り合わされることにより、両面に導電パターンを備えた電極基板61が形成されている。第1透光性基板62aの接着面の反対面が電極基板61の第1主面S1である。また、第2透光性基板63aの接着面の反対面が電極基板61の第2主面S2である。
The
第1透光性基板62a及び第2透光性基板63aは、例えば透光性のガラス、透光性のプラスチック等を用いて形成されている。矢印Z3側から平面的に見た第1電極基板62上の導電パターンのパターン形状は図3に示した実施形態における透光性基板2の第1主面S1に形成された導電パターンのパターン形状と同じである。配線3は、Crを主とする金属から成る金属膜である。第1透光性電極4aはp−ITOによって形成されている。端子部5aは、Crを主成分とする金属にp−ITOを積層して成る積層構造として形成されている。
The first
矢印Z3側から平面的に見た第2電極基板63上の導電パターンのパターン形状は図3に示した実施形態における透光性基板2の第2主面S2に形成された導電パターンのパターン形状と同じである。第2透光性電極4bはp−ITOによって形成されている。端子部5bも、同じくp−ITOによって形成されている。
The pattern shape of the conductive pattern on the
以下、電極基板61を製造する方法について説明する。
本実施形態においても、上記各実施形態と同じく、電極基板61を多数個取りの手法に基づいて作製するものとする。従って、図32においては、第1透光性基板62aのマザー基板を62a’とし、第2透光性基板63aのマザー基板を63a’として示している。また、本実施形態において、図31の工程P61〜工程P66までの一連の工程は、図5に示した実施形態における工程P1〜工程P6までの一連の工程と同じである。また、図31の工程P71〜工程P74までの一連の工程は、図25に示した実施形態におけるP41〜P44に示す工程と同じである。従って、これらの工程の詳細な説明は省略する。
Hereinafter, a method for manufacturing the
Also in the present embodiment, as in the above-described embodiments, the
図31の第1基板製造工程において工程P66までが終了すると、図32(a)に示すように、第1マザー基板62a’の第1主面S1上に配線3、端子部5a及び第1透光性電極4aが形成される。この後、図31の工程P67において、図32(b)に示すように、第1マザー基板62a’の第2主面S3をエッチングして斜線で示す部分Y1を除去する。これにより、第1マザー基板62a’を薄くする。例えば、エッチング前の基板62a’の厚みt0=0.5mmを、エッチング後の基板62a’の厚みt1=0.2mmまで薄くする。以上により、第1電極基板62の製造工程が終了する。
When the process up to Step P66 is completed in the first substrate manufacturing process of FIG. 31, as shown in FIG. 32A, the
次に、図31の工程P74までが終了すると、図32(c)に示すように、第2マザー基板63a’の第1主面S2上に第2透光性電極4b及び端子部5bが形成される。この後、図31の工程P75において、図32(d)に示すように、第2マザー基板63a’の第2主面S4をエッチングして斜線で示す部分Y2を除去する。これにより、第2透光性基板63a’を薄くすることができる。例えば、エッチング前の基板63a’の厚みt2=0.5mmを、エッチング後の基板63a’の厚みt3=0.2mmまで薄くする。以上により、第2電極基板63の製造工程が終了する。
Next, when step P74 in FIG. 31 is completed, as shown in FIG. 32C, the second light-
次に、図31の工程P81において、図32(b)に示す第1電極基板62と図32(d)に示す第2電極基板63とを貼り合わせる。具体的には、図32(e)に示すように、第1透光性基板62a’の第2主面S3と第2透光性基板63a’の第2主面S4とを対向させた状態で、両基板を接着材64によって接着する。このとき、接着材64の厚みt4は、例えば0.1mmとする。この後、図5に示す実施形態の場合と同様にして、保護膜貼り付け工程P12が行われ、分割工程Q3が行われ、そして工程P15において焼成処理が行われて、図30に示す電極基板61が完成する。
Next, in step P81 of FIG. 31, the
本実施形態では、図32(a)において第1透光性基板62a’の第1主面S1に、配線3、第1透光性電極4a及び端子部5aを形成した。また、図32(c)において第2透光性基板63a’の第1主面S2に、第2透光性電極4b及び端子部5bを形成した。そして、図32(e)において、それらの第1透光性基板62a’と第2透光性基板63a’とを接着材64によって貼り合わせることにより、表裏両面に電極を有する電極基板61を形成するようにした。これにより、第1電極基板62又は第2電極基板63の表面に保護手段を設けなくても各基板に傷や異物付着が生じることを回避できる。このように保護手段を用いる必要がないので、製造コストを上げることなく、表裏両面に導電パターンを有する電極基板を形成できる。
In the present embodiment, the
また、図31の工程P67において、図32(b)に示すように、第1透光性基板62a’の第2主面S3の表面をエッチングにより除去した。また、図31の工程P75において、図32(d)に示すように、第2透光性基板63a’の第2主面S4の表面をエッチングにより除去した。これにより、図30の第1透光性基板62a’及び第2透光性基板63a’を薄く形成できるので、これらの基板62a’と63a’を貼り合わせて形成された電極基板61を薄く形成できる。
In step P67 of FIG. 31, as shown in FIG. 32B, the surface of the second main surface S3 of the first light-
なお、第1透光性基板62a’をエッチングする工程P67は、第1パターニング工程であるp−ITOパターニング工程P65より後に行い、第2透光性基板63a’をエッチングする工程P75は第2パターニング工程であるp−ITOパターニング工程P73より後に行うことにした。これにより、基板62a’の第1主面S1及び基板63a’の第1主面S2に導電パターンを形成する作業を、第1透光性基板62a’及び第2透光性基板63a’の厚みが十分に厚い状態で行うことができるので、第1透光性基板62a’及び第2透光性基板63a’が作業中に破損等することを防止できる。
The process P67 for etching the first light-
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、上記の各実施形態では、基板上に形成される導電パターンの1つである配線3(例えば図3参照)を、Crを主成分とする金属を用いて単層の膜として形成した。しかしながら、配線3は、Cr以外の材料、例えばAl(アルミニウム)系合金、Ag(銀)系合金又はCu(銅)系合金を用いて、単層の膜として形成することもできる。例えば、Cu系合金の添加材としてはMoを用いることができ、Ag系合金の添加材としてはPd、Cu、Ge等を用いることができる。Al系合金、Ag系合金、銅系合金では、いずれの場合でも、2000Åの膜厚に形成することで配線のシート抵抗値を0.3Ω程度にできる。
(Other embodiments)
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims.
For example, in each of the above embodiments, the wiring 3 (see, for example, FIG. 3), which is one of the conductive patterns formed on the substrate, is formed as a single layer film using a metal whose main component is Cr. However, the
また、配線3は、AlとMoとを積層して形成することもできる。また、配線3は、AlとMo以外の材料、例えば、AlとCrを積層して形成することもできる。また、配線3は、異なる種類の金属材料を2層より多く積層して形成することもできる。このように配線3を積層構造とする場合には、金属成膜とそれに続くフォトエッチングとを2回行うことによって配線3を形成できる。また、連続成膜を1回行って、1回のフォトエッチング処理でパターン形成することもできる。例えば、AlとMoを夫々2000Åと200Åで連続して成膜し、それらの膜を燐硝酢酸のエッチング液で同時にエッチングすれば、1回のフォトエッチング処理で2種類のパターンを形成でき、1回分フォトエッチング工程を省略でき、配線幅も狭くすることが可能である。
The
また、図8(m)において、保護膜25はポジ型の感光性樹脂をスピンコート等によって塗布することによって成膜した。しかしながら、保護膜25は、感光性樹脂のシートを貼り付ける(いわゆる、ラミネートする)ことによって設けることもできる。
In FIG. 8M, the
1,51、61.電極基板、 1’.パネル構造体、 2.透光性基板、
2a,2b,2c.端辺、 2’マザー透光性基板、 3,53.配線(金属膜)、
3’,53’.材料層、 4a、54a.第1透光性電極(第1電極)、
4a’,54a’.p−ITO膜(第1導電膜)、
4b.第2透光性電極(第2電極)、 4b’.a−ITO膜(第2導電膜)、
5a,55a.第1端子部(第1電極)、 5b.第2端子部(第2電極)、
6,56.端子部第1層、 7,57.端子部第2層、 L1,L2,L3.露光光、 A0.完全光透過領域、 A1.完全遮光領域、
B1,B2,B3,B4,B5,B6.可溶化領域、
21a,21b,21c,21d,21e,21f.レジスト(ポジ型感光性樹脂)、
22A,22B,22C,22D,22E,22F.露光マスク、
23.ガラス基板、 24A,24B,24C.遮光パターン、
25.保護膜(第1保護手段)、 26a,26b.保護膜、
35.保護膜(第2保護手段)、 45.ガラス体、 46.接着材、
62.第1電極基板、 62a.第1透光性基板(第1基板)、 63.第2電極基板、
63a.第2透光性基板(第2基板)、 64.接着材、 S1.第1主面、
S2.第2主面、 S3.第1透光性基板の第2主面、 S4.第2透光性基板の第2主面
1, 51, 61. Electrode substrate, 1 '. 1. Panel structure Translucent substrate,
2a, 2b, 2c. Edge, 2 'mother translucent substrate, 3,53. Wiring (metal film),
3 ', 53'. Material layer, 4a, 54a. A first translucent electrode (first electrode),
4a ', 54a'. p-ITO film (first conductive film),
4b. 2nd translucent electrode (2nd electrode), 4b '. a-ITO film (second conductive film),
5a, 55a. 1st terminal part (1st electrode), 5b. A second terminal portion (second electrode),
6,56. Terminal layer
B1, B2, B3, B4, B5, B6. Solubilized region,
21a, 21b, 21c, 21d, 21e, 21f. Resist (positive photosensitive resin),
22A, 22B, 22C, 22D, 22E, 22F. Exposure mask,
23. Glass substrate, 24A, 24B, 24C. Shading pattern,
25. Protective film (first protective means), 26a, 26b. Protective film,
35. Protective film (second protective means), 45. Glass body, 46. Adhesive,
62.
63a. 64. a second light transmitting substrate (second substrate); Adhesive, S1. 1st main surface,
S2. Second main surface, S3. A second main surface of the first translucent substrate, S4. Second main surface of second translucent substrate
Claims (18)
前記基板の前記第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、
前記基板の前記第2主面に第2導電膜を形成する第2導電膜形成工程と、
前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、を有し、
前記第2パターニング工程は、前記第1パターニング工程の後に行われると共に前記第1主面上に保護手段を設けた状態で行われる
ことを特徴とする電極基板の製造方法。 A method of manufacturing an electrode substrate having electrodes on both the first main surface and the second main surface of the substrate,
A first conductive film forming step of forming a first conductive film on the first main surface of the substrate;
A first patterning step of patterning the first conductive film to form a first electrode;
A second conductive film forming step of forming a second conductive film on the second main surface of the substrate;
A second patterning step of patterning the second conductive film to form a second electrode,
The method of manufacturing an electrode substrate, wherein the second patterning step is performed after the first patterning step and in a state in which a protective unit is provided on the first main surface.
前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、
前記第1電極を保護する第1保護手段を形成する第1保護手段形成工程と、
前記第1保護手段形成工程の後に前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、
前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、
前記第2パターニング工程の後に前記第1保護手段を除去する第1保護手段除去工程と
を有することを特徴とする電極基板の製造方法。 In the manufacturing method of the electrode substrate of Claim 1,
A first conductive film forming step of forming a first conductive film on the first main surface of the substrate;
A first patterning step of patterning the first conductive film to form a first electrode;
A first protection means forming step of forming a first protection means for protecting the first electrode;
A second conductive film forming step of forming a second conductive film on the second main surface of the substrate after the first protective means forming step;
A second patterning step of patterning the second conductive film to form a second electrode;
A method of manufacturing an electrode substrate comprising: a first protection means removing step of removing the first protection means after the second patterning step.
前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、
前記第1導電膜形成工程の後に前記第2導電膜上に第2の保護手段を形成する第2保護手段形成工程と、
前記第2保護手段形成工程の後に前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、
前記第1パターニング工程の後に前記第2保護手段を除去する第2保護手段除去工程と、
前記第2保護膜除去工程の後に前記第1電極上に第1の保護手段を形成する第1保護手段形成工程と、
前記第1保護手段形成工程の後に前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、
前記第2パターニング工程の後に前記第1保護手段を除去する第1保護手段除去工程と
を有することを特徴とする電極基板の製造方法。 In the manufacturing method of the electrode substrate of Claim 1,
A first conductive film forming step of forming a first conductive film on the first main surface of the substrate;
A second conductive film forming step of forming a second conductive film on the second main surface of the substrate;
A second protective means forming step of forming a second protective means on the second conductive film after the first conductive film forming step;
A first patterning step of patterning the first conductive film to form a first electrode after the second protection means forming step;
A second protection means removing step of removing the second protection means after the first patterning step;
A first protective means forming step of forming a first protective means on the first electrode after the second protective film removing step;
A second patterning step of patterning the second conductive film to form a second electrode after the first protection means forming step;
A method of manufacturing an electrode substrate comprising: a first protection means removing step of removing the first protection means after the second patterning step.
前記基板の第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、
前記基板の第1主面に前記第1電極を覆う金属膜を形成する金属膜形成工程と、
前記金属膜形成工程の後に前記基板の第2主面に第2導電膜を形成する第2導電膜形成工程と、
前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、
前記第2パターニング工程の後に前記金属膜をパターニングして導電部材を形成する第3パターニング工程と
を有することを特徴とする電極基板の製造方法。 In the manufacturing method of the electrode substrate of Claim 1,
A first conductive film forming step of forming a first conductive film on the first main surface of the substrate;
A first patterning step of patterning the first conductive film to form a first electrode;
Forming a metal film covering the first electrode on the first main surface of the substrate; and
A second conductive film forming step of forming a second conductive film on the second main surface of the substrate after the metal film forming step;
A second patterning step of patterning the second conductive film to form a second electrode;
And a third patterning step of forming a conductive member by patterning the metal film after the second patterning step.
第1基板の前記第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記第1導電膜をパターニングして第1電極を形成する第1パターニング工程と、
前記第1パターニング工程の後に前記第1基板を薄くする工程と、
第2基板の前記第1主面に第2導電膜を形成する第2導電膜形成工程と、
前記第2導電膜をパターニングして第2電極を形成する第2パターニング工程と、
前記第2パターニング工程の後に前記第2基板を薄くする工程と、
前記第1基板の第2主面と前記第2基板の第2主面とを貼り合わせる工程と
を有することを特徴とする電極基板の製造方法。 A method of manufacturing an electrode substrate having electrodes on both the first main surface and the second main surface of the substrate,
A first conductive film forming step of forming a first conductive film on the first main surface of the first substrate;
A first patterning step of patterning the first conductive film to form a first electrode;
Thinning the first substrate after the first patterning step;
A second conductive film forming step of forming a second conductive film on the first main surface of the second substrate;
A second patterning step of patterning the second conductive film to form a second electrode;
Thinning the second substrate after the second patterning step;
A method of manufacturing an electrode substrate, comprising: bonding a second main surface of the first substrate and a second main surface of the second substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264507A JP2008083496A (en) | 2006-09-28 | 2006-09-28 | Method for manufacturing electrode substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264507A JP2008083496A (en) | 2006-09-28 | 2006-09-28 | Method for manufacturing electrode substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008083496A true JP2008083496A (en) | 2008-04-10 |
Family
ID=39354423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006264507A Withdrawn JP2008083496A (en) | 2006-09-28 | 2006-09-28 | Method for manufacturing electrode substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008083496A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102005162A (en) * | 2009-08-27 | 2011-04-06 | 乐金显示有限公司 | Organic light emitting diode display and manufacturing method thereof |
JP2011207693A (en) * | 2010-03-30 | 2011-10-20 | Central Japan Railway Co | Method for producing metal oxide film pattern |
-
2006
- 2006-09-28 JP JP2006264507A patent/JP2008083496A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102005162A (en) * | 2009-08-27 | 2011-04-06 | 乐金显示有限公司 | Organic light emitting diode display and manufacturing method thereof |
US8759145B2 (en) | 2009-08-27 | 2014-06-24 | Lg Display Co., Ltd. | Organic light emitting diode display and manufacturing method thereof |
JP2011207693A (en) * | 2010-03-30 | 2011-10-20 | Central Japan Railway Co | Method for producing metal oxide film pattern |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5451443B2 (en) | Method for manufacturing electrical solid state device | |
US10969888B2 (en) | Touch panel manufacturing method, touch panel, and display device | |
US10600636B2 (en) | Touch substrate and fabrication method thereof, and electronic device | |
KR102265755B1 (en) | Touch control structure and manufacturing method thereof, and display device | |
JP5376461B2 (en) | Capacitive touch panel manufacturing method and capacitive touch panel | |
EP3291073B1 (en) | Flexible display device | |
TW201327304A (en) | Touch display panel | |
TW201237708A (en) | Sensor of cover glass of integrated type | |
KR20130003997A (en) | Separation-combination method of carrier substrate and slim glass | |
JP2008122964A (en) | Method of forming identification mark for display substrate, and display device using the same | |
JP2012088946A (en) | Method for manufacturing touch panel and decorated cover glass integral type touch panel manufactured by the same method | |
US20160306450A1 (en) | Method for manufacturing touch panel, touch panel and touch display device | |
JP5306256B2 (en) | Method for manufacturing electric solid device substrate and electric solid device | |
JP2011159094A (en) | Method for manufacturing electric solid state device | |
JP2008083495A (en) | Manufacturing method for substrate | |
US9268182B2 (en) | Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel | |
JP2008083496A (en) | Method for manufacturing electrode substrate | |
JP2011170485A (en) | Method for producing electrical solid-state device | |
TWI298807B (en) | ||
TWI773123B (en) | Touch sensing module, touch display device and manufacturing method thereof | |
WO2019047574A1 (en) | Array substrate and manufacturing method therefor and display device | |
CN113539127B (en) | Display substrate, preparation method thereof and display device | |
JP2008170840A (en) | Method for manufacturing substrate | |
JP2006202961A (en) | Processing method using printing pattern and printing pattern forming apparatus | |
JP2008020479A (en) | Method for manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |