JP2008083452A - Pixel circuit and display device - Google Patents
Pixel circuit and display device Download PDFInfo
- Publication number
- JP2008083452A JP2008083452A JP2006263973A JP2006263973A JP2008083452A JP 2008083452 A JP2008083452 A JP 2008083452A JP 2006263973 A JP2006263973 A JP 2006263973A JP 2006263973 A JP2006263973 A JP 2006263973A JP 2008083452 A JP2008083452 A JP 2008083452A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light emission
- light
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 239000011159 matrix material Substances 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 17
- 238000000295 emission spectrum Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、アクティブマトリクス型表示装置及びこれに集積形成される画素回路に関する。より詳しくは、電気光学素子として有機ＥＬ素子などの発光素子を駆動する画素回路の構成に関する。 The present invention relates to an active matrix display device and a pixel circuit integrated therewith. More specifically, the present invention relates to a configuration of a pixel circuit that drives a light emitting element such as an organic EL element as an electro-optical element.
近年フラットパネルディスプレイ（ＦＰＤ）として有機ＥＬ素子を画素に用いた有機ＥＬ表示装置に関心が高まっている。現在、ＦＰＤは液晶表示装置（ＬＣＤ）が主流を占めているが、これは自発光デバイスではないので、バックライトや偏光板などの追加部材を必要とするため、装置の厚みが増したり、画面輝度が不足するなどの欠点がある。一方有機ＥＬ表示装置は自発光デバイスであり、バックライトなど追加部材が原理的に不要で、薄型化可能であり、画面輝度も高いため、ＬＣＤと比較して有利である。特に、各画素に発光素子を駆動するためのスイッチング素子を形成したアクティブマトリクス型の有機ＥＬ表示装置は、各画素の発光素子をホールド点灯させることで、消費電流を低く抑えることが出来、大画面化及び高精細化が比較的容易に行えることから、開発が盛んに進められており、次世代ＦＰＤの主流になると期待されている。なおホールド点灯とは、画素容量に映像信号をサンプリングし、このサンプリングした映像信号に応じたゲート電圧を駆動トランジスタに印加することで、発光素子を映像信号に応じた輝度で発光させる方式である。基本的にホールド点灯を行う場合、駆動トランジスタは飽和領域で動作させる必要がある。 In recent years, interest in organic EL display devices using organic EL elements as pixels as flat panel displays (FPD) has increased. Currently, liquid crystal display devices (LCDs) are the mainstream of FPDs, but they are not self-luminous devices, so additional components such as backlights and polarizing plates are required. There are drawbacks such as insufficient brightness. On the other hand, an organic EL display device is a self-luminous device, which does not require an additional member such as a backlight in principle, can be reduced in thickness, and has a high screen luminance, and thus is advantageous compared to an LCD. In particular, an active matrix type organic EL display device in which a switching element for driving a light emitting element is formed in each pixel can hold down the light emitting element of each pixel to hold down a current consumption, thereby reducing a large screen. Development and high definition can be performed relatively easily, and development is being actively promoted, and it is expected to become the mainstream of next-generation FPD. Note that the hold lighting is a method in which a video signal is sampled in a pixel capacitor, and a gate voltage corresponding to the sampled video signal is applied to a driving transistor, so that the light emitting element emits light with luminance corresponding to the video signal. Basically, when hold lighting is performed, the driving transistor needs to be operated in a saturation region.
しかしながら有機ＥＬ素子は通電する駆動電流量に比例して劣化が進み、輝度が経時的に低下するという問題がある。このため、画像表示を継続的に行うと、絵柄により画面内で局部的に劣化状況が異なるようになる。この点につき、図３を参照して簡単に説明する。（Ａ）は従来の有機ＥＬ表示装置をテレビジョン受像機のモニタに用いた場合の画面表示の例を示している。例えば図示のように受信チャンネル情報「１２」を画面の上隅に明るい輝度で表示していると、その部分だけ劣化が早まる。 However, the organic EL element has a problem in that the deterioration progresses in proportion to the amount of drive current to be applied, and the luminance decreases with time. For this reason, when the image display is continuously performed, the deterioration state is locally different in the screen depending on the pattern. This point will be briefly described with reference to FIG. (A) has shown the example of the screen display at the time of using the conventional organic EL display apparatus for the monitor of a television receiver. For example, when the reception channel information “12” is displayed with bright brightness at the upper corner of the screen as shown in the figure, the deterioration is accelerated only by that portion.
（Ｂ）は（Ａ）に示したテレビジョン受像機で画面いっぱいに均一な明るい背景を表示した場合である。この様な表示では、画面右上で劣化が局部的に進行した部分の輝度が、他の部分に比べて低くなり、文字表示「１２」の影が暗く焼き付いた様に現れてしまう。 (B) shows a case where a uniform bright background is displayed on the entire screen of the television receiver shown in (A). In such a display, the brightness of the part where the deterioration has locally progressed in the upper right of the screen is lower than the other parts, and the shadow of the character display “12” appears darkly burned.
この焼き付き現象を緩和あるいは防止する技術として、従来から種々の提案がなされており、例えば以下の特許文献１〜３に記載がある。
特許文献１は、連続して固定的に表示される画像を、所定の周期で反転させて表示する方法を開示している。さらにはこの画像を所定の周期でずらして表示する方法も開示している。特許文献２は、表示領域外にダミー画素を設け、その劣化度合いをモニタして映像信号に補正をかけパネルの長寿命化を図る方法を開示している。ダミー画素に形成された有機ＥＬ素子の発光時の端子電圧を検出し、これに基づいて映像信号に補正をかける方式である。
しかしながら上述した従来の方式には解決すべき課題がある。例えば特許文献１に記載された方式のうち、表示画像を所定の周期で反転表示する方法はモノクロ表示には有効であるものの、カラー表示に適用すると反転画像がまったく異質な画像となるため、カラー表示装置への適用は困難である。さらに表示画像を所定の周期でずらす方式は表示位置にずれが生じるため静止画の表示には不向きである。
However, there are problems to be solved in the conventional system described above. For example, among the methods described in
特許文献２に記載された方法は、表示パネルの表示領域にある画素の発光情報ではなく、ダミー画素の発光情報に基づいて補正をかけているため、必ずしも正確な補正動作を行うことは出来ない。ダミー画素の情報に基づいて補正をかけているため、表示領域内の各画素を個別に補正することは不可能である。このため画面で局部的に生じる「焼き付き」を防止することは出来ない。
In the method described in
特許文献３に記載された方式は、外部回路を用いることなく個々の画素回路で焼き付き防止を可能にする方法である。この技術は、画素内の保持容量にサンプリングされた映像信号の電荷を光検出素子の出力に応じて放電するものである。各画素には有機ＥＬ素子などの発光素子とフォトダイオードなどの光検出素子がセットで形成されている。フォトダイオードは発光素子の出射光を受光し、その受光量に応じて映像信号保持容量の電荷を放電する。これにより有機ＥＬ素子の劣化を個々の画素ごとに補正することが出来る。しかしながらこの特許文献３の方式は、各画素に組み込まれるフォトダイオードが共通のサイズで共通の特性となっている。これに対し、各画素に形成された有機ＥＬ素子の劣化量は、その発光色（発光スペクトル）によって異なる。したがって特許文献３の技術では、ＲＧＢ三原色の各画素に対して同じような補正をかけるため、長期的に見るとホワイトバランスが崩れてしまう。 The method described in Patent Document 3 is a method that enables burn-in prevention in individual pixel circuits without using an external circuit. In this technique, the charge of the video signal sampled in the storage capacitor in the pixel is discharged according to the output of the light detection element. In each pixel, a light emitting element such as an organic EL element and a light detection element such as a photodiode are formed as a set. The photodiode receives the light emitted from the light emitting element, and discharges the charge of the video signal holding capacitor according to the amount of light received. Thereby, deterioration of the organic EL element can be corrected for each pixel. However, in the method of Patent Document 3, photodiodes incorporated in each pixel have a common size and common characteristics. On the other hand, the deterioration amount of the organic EL element formed in each pixel differs depending on the emission color (emission spectrum). Therefore, in the technique of Patent Document 3, since the same correction is applied to each pixel of the RGB three primary colors, the white balance is lost in the long term.
上述した従来の技術の課題に鑑み、本発明は長寿命で高画質のアクティブマトリクス表示装置を実現可能な画素回路を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、書き込みトランジスタと、初期化トランジスタと、駆動トランジスタと、発光期間制御トランジスタと、光検出素子と、発光素子と、少なくとも一つの容量とからなり、信号線と走査線の交わる部分に配されたアクティブマトリクス表示用の画素回路であって、前記書き込みトランジスタは、該走査線から供給された制御信号に応じてオンし、該信号線から供給された信号電位を該容量に書き込み、前記初期化トランジスタは、別の走査線から供給された別の制御信号に応じて動作し、該駆動トランジスタのゲートを初期化し、前記駆動トランジスタは、そのゲートが初期化された時からオンし駆動電流を該発光素子に流して発光を開始し、前記光検出素子は、該発光に応じて光電流を生成し信号電位が書き込まれた該容量を光電流で充電していき、前記発光期間制御トランジスタは、該容量の電位が閾電圧に到達した時動作して該駆動トランジスタをオフし、該発光素子の発光を停止することを特徴とする。 In view of the above-described problems of the conventional technology, an object of the present invention is to provide a pixel circuit capable of realizing an active matrix display device having a long life and high image quality. In order to achieve this purpose, the following measures were taken. That is, the present invention includes a writing transistor, an initialization transistor, a driving transistor, a light emission period control transistor, a light detection element, a light emitting element, and at least one capacitor, and at a portion where a signal line and a scanning line intersect. An active matrix display pixel circuit, wherein the write transistor is turned on in response to a control signal supplied from the scanning line, and a signal potential supplied from the signal line is written to the capacitor; The initialization transistor operates in response to another control signal supplied from another scanning line, and initializes the gate of the drive transistor. The drive transistor is turned on from the time when the gate is initialized, and the drive current is turned on. Is caused to flow through the light emitting element to start light emission, and the light detection element generates a photocurrent in response to the light emission, and the capacitance in which the signal potential is written is changed. Continue to charge at a current, the light emission period controlling transistor may operate when the potential of said capacitive reaches the threshold voltage off the driving transistor, characterized in that it stops the light emission of the light emitting element.
好ましくは前記光検出素子は、該発光素子の近傍に配され且つ逆バイアス状態に設定された光検出トランジスタからなり、該発光素子から出た発光を受光して受光量に応じた光電流を出力する。この場合前記光検出トランジスタは、そのチャネル層の膜厚が、該発光素子の発光スペクトルに応じて調整されている。或いは前記光検出トランジスタは、そのチャネル幅或いはチャネル長若しくはその両方が、該発光素子の発光スペクトルに応じて調整されている。好ましくは前記書き込みトランジスタ、初期化トランジスタ、駆動トランジスタ及び発光期間制御トランジスタを含め画素回路を構成するトランジスタが、全てＮチャネル型トランジスタである。又前記駆動トランジスタは、線形領域にてオンオフ動作する。 Preferably, the photodetecting element comprises a photodetecting transistor arranged in the vicinity of the light emitting element and set in a reverse bias state, receives light emitted from the light emitting element, and outputs a photocurrent corresponding to the amount of received light. To do. In this case, the thickness of the channel layer of the photodetection transistor is adjusted according to the emission spectrum of the light emitting element. Alternatively, the photodetection transistor has its channel width and / or channel length adjusted in accordance with the emission spectrum of the light emitting element. Preferably, all the transistors constituting the pixel circuit including the writing transistor, the initialization transistor, the driving transistor, and the light emission period control transistor are N-channel transistors. The drive transistor operates on and off in the linear region.
本発明によれば、駆動トランジスタはオンしてからオフするまでの期間（以下発光期間と呼ぶ場合がある）に、駆動電流を発光素子に流す。この発光期間は、基本的に容量に書き込まれた信号電位に依存している。信号電位の絶対値が大きいほど発光期間が長くなるため、画素の輝度高くなる。本発明は基本的に発光時間で画素の輝度を制御するＰＷＭ方式である。 According to the present invention, the drive current is supplied to the light emitting element during a period from when the drive transistor is turned on to when it is turned off (hereinafter sometimes referred to as a light emission period). This light emission period basically depends on the signal potential written in the capacitor. The larger the absolute value of the signal potential, the longer the light emission period, and the higher the luminance of the pixel. The present invention is basically a PWM method for controlling the luminance of a pixel by the light emission time.
本発明では、発光素子の近傍に光検出素子を配して、発光量をモニタしている。このモニタ結果を発光期間にフィードバックすることで、適切な補正を行っている。劣化の進行に伴って輝度が低下し発光量が少なくなると、これを補うように発光期間を延長する。この様にして経時劣化による輝度の低下を発光期間の延長で補い、以って長寿命化を実現している。 In the present invention, a light detection element is disposed in the vicinity of the light emitting element to monitor the light emission amount. An appropriate correction is performed by feeding back the monitor result to the light emission period. When the luminance decreases and the amount of light emission decreases with the progress of deterioration, the light emission period is extended to compensate for this. In this way, a reduction in luminance due to deterioration with time is compensated by extending the light emission period, thereby realizing a longer life.
本発明の一態様では、発光素子の発光色（発光スペクトル）に応じて対応する光検出素子の光電変換効率を調整している。この光電変換効率はフィードバックゲインに相当している。ＲＧＢ各発光色毎に劣化の進行度合いが異なる。これに対処するため、発光色毎にフィードバックゲインを変えて、ホワイトバランスが崩れないようにしている。 In one embodiment of the present invention, the photoelectric conversion efficiency of the corresponding light-detecting element is adjusted in accordance with the emission color (emission spectrum) of the light-emitting element. This photoelectric conversion efficiency corresponds to a feedback gain. The degree of progress of deterioration differs for each RGB emission color. In order to cope with this, the feedback gain is changed for each emission color so that the white balance is not lost.
本発明は基本的にＰＷＭで輝度調整を行うため、駆動トランジスタは単に発光期間に合わせてオンオフすればよく、線形領域で動作すればよい。従来のホールド点灯駆動方式では、駆動トランジスタが飽和領域で動作しなければならず、駆動トランジスタのドレイン／ソース間に印加する電源電圧が高くなってしまう。これに対し本発明の画素回路は駆動トランジスタが単にスイッチとして線形領域で動作すれば良く、ドレイン／ソース間電圧を高く設定する必要がなく、その分消費電力を節約することが出来る。 Since the present invention basically performs luminance adjustment by PWM, the drive transistor only needs to be turned on / off in accordance with the light emission period, and may operate in the linear region. In the conventional hold lighting drive method, the drive transistor must operate in a saturation region, and the power supply voltage applied between the drain / source of the drive transistor increases. In contrast, the pixel circuit of the present invention only needs to operate in the linear region as a driving transistor as a switch, and does not need to set a high drain / source voltage, thereby saving power.
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画素回路の実施形態を示す回路図である。図示するように本画素回路は、書き込みトランジスタＴｒ１と、初期化トランジスタＴｒ３と、駆動トランジスタＴｒ４と、発光期間制御トランジスタＴｒ２と、光検出トランジスタＰＤと、発光素子ＥＬと、２個の容量Ｃ１，Ｃ２とからなり、信号線ＳＬと走査線ＷＳの交わる部分に配されている。本実施形態では、すべてのトランジスタＴｒ１〜Ｔ４とＰＤがＮチャネル型となっているが、本発明はこれに限られるものではない。Ｎチャネル型とＰチャネル型のトランジスタを混在させて、画素回路を構成しても良い。但し全ての構成トランジスタをＮチャネル型とすることで、例えばアモルファスシリコントランジスタの製造プロセスを応用して画素回路を形成することが出来る。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of a pixel circuit according to the present invention. As shown in the figure, the pixel circuit includes a writing transistor Tr1, an initialization transistor Tr3, a driving transistor Tr4, a light emission period control transistor Tr2, a light detection transistor PD, a light emitting element EL, and two capacitors C1 and C2. And is arranged at the intersection of the signal line SL and the scanning line WS. In the present embodiment, all the transistors Tr1 to T4 and PD are N-channel type, but the present invention is not limited to this. A pixel circuit may be formed by mixing N-channel and P-channel transistors. However, if all the constituent transistors are N-channel type, a pixel circuit can be formed by applying, for example, an amorphous silicon transistor manufacturing process.
図示するように、書き込みトランジスタＴｒ１のゲートには走査線ＷＳが接続している。書き込みトランジスタＴｒ１のソースあるいはドレインの一方には、信号線ＳＬが接続し、そして信号線ＳＬと接続していないソースあるいはドレインの他方は光検出トランジスタＰＤのソース、第１保持容量Ｃ１の一端及び発光期間制御トランジスタＴｒ２のゲートが接続している。なお信号線ＳＬは図示しない信号ドライバから映像信号ＳＩＧが供給されている。 As shown in the drawing, the scanning line WS is connected to the gate of the writing transistor Tr1. The signal line SL is connected to one of the source and drain of the writing transistor Tr1, and the other of the source and drain not connected to the signal line SL is the source of the photodetection transistor PD, one end of the first holding capacitor C1, and light emission. The gate of the period control transistor Tr2 is connected. Note that the video signal SIG is supplied to the signal line SL from a signal driver (not shown).
発光期間制御トランジスタＴｒ２のドレインには、初期化トランジスタＴｒ３のドレインと、第２保持容量Ｃ２の一端と、駆動トランジスタＴｒ４のゲートとが接続されている。駆動トランジスタＴｒ４のドレインには電源配線Ｖｃｃが接続し、ソースには発光素子である有機ＥＬ素子のアノードが接続されている。また光検出トランジスタＰＤと初期化トランジスタＴｒ３のドレインには、初期化のための電源配線Ｖｈが接続されている。発光期間制御トランジスタＴｒ２のソースには、発光期間初期化のための電源配線Ｖｃｕｔが接続している。そして第１保持容量Ｃ１及び第２保持容量Ｃ２の他端は、容量電源配線Ｖｃｓに接続されている。また初期化トランジスタＴｒ３のゲートには別の走査線ＡＺが接続している。この走査線ＡＺは走査線ＷＳと並行に配されている。光検出トランジスタＰＤのゲートには所定の電圧Ｖｂが印加されている。このＶｂは光検出トランジスタＰＤを逆バイアス状態に置くものであり、光検出トランジスタＰＤは逆バイアス状態で受光量に応じた光リーク電流を生成する。 The drain of the light emission period control transistor Tr2 is connected to the drain of the initialization transistor Tr3, one end of the second storage capacitor C2, and the gate of the drive transistor Tr4. A power supply wiring Vcc is connected to the drain of the drive transistor Tr4, and an anode of an organic EL element as a light emitting element is connected to the source. A power supply wiring Vh for initialization is connected to the drains of the photodetection transistor PD and the initialization transistor Tr3. A power supply wiring Vcut for initializing the light emission period is connected to the source of the light emission period control transistor Tr2. The other ends of the first storage capacitor C1 and the second storage capacitor C2 are connected to the capacitor power supply wiring Vcs. Further, another scanning line AZ is connected to the gate of the initialization transistor Tr3. The scanning line AZ is arranged in parallel with the scanning line WS. A predetermined voltage Vb is applied to the gate of the photodetection transistor PD. This Vb places the photodetection transistor PD in a reverse bias state, and the photodetection transistor PD generates a light leakage current corresponding to the amount of received light in the reverse bias state.
図１に示した画素回路が正常に動作するため、各種電源電位を適切に設定する必要がある。そのための条件は、Ｖｈ＞Ｖｃｃ＞Ｖｃａｔ＞Ｖｃｕｔである。この設定により駆動トランジスタＴｒ４は線形領域で動作し、Ｖｈのレベルでオンする一方、Ｖｃｕｔのレベルでオフするようになっている。駆動トランジスタＴｒ４のソースとドレイン間に印加される電源電圧ＶｃｃやＶｃａｔは、ＶｈやＶｃｕｔを超えて設定する必要がない。 Since the pixel circuit shown in FIG. 1 operates normally, various power supply potentials need to be set appropriately. The condition for this is Vh> Vcc> Vcat> Vcut. With this setting, the drive transistor Tr4 operates in a linear region, and is turned on at the level of Vh, while being turned off at the level of Vcut. The power supply voltages Vcc and Vcat applied between the source and drain of the drive transistor Tr4 need not be set to exceed Vh and Vcut.
また別の条件としてＶｃｕｔ＞Ｖｓｉｇ＞Ｖｂに設定する必要がある。ここでＶｓｉｇは映像信号ＳＩＧの信号電位を表している。ＶｓｉｇよりもＶｂを低く設定することで、光検出トランジスタＰＤは逆バイアス状態となり、受光量に応じて光リーク電流を生成するようになる。なお残りの電源電圧Ｖｃｓは適当に設定することが出来る。例えばＶｃｓはＶｂと同一でも構わない。 As another condition, it is necessary to set Vcut> Vsig> Vb. Here, Vsig represents the signal potential of the video signal SIG. By setting Vb to be lower than Vsig, the photodetection transistor PD is in a reverse bias state, and generates a light leakage current according to the amount of received light. The remaining power supply voltage Vcs can be set appropriately. For example, Vcs may be the same as Vb.
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳと別の制御信号ＡＺの波形を表している。なお制御信号ＷＳは走査線ＷＳに印加される制御信号である。また制御信号ＡＺは別の走査線ＡＺに印加される制御信号である。これらの制御信号波形と同じ時間軸で、ノードＡとノードＢの電位変化を表してある。加えて発光素子ＥＬに流れる駆動電流ｉｅｌの電流波形も表してある。なおノードＡは図１に示した画素回路に含まれる光検出トランジスタＰＤの出力端子となっている。またノードＢは、駆動トランジスタＴｒ４のゲートになっている。なお図２のタイミングチャートで、劣化前の波形と劣化後の波形を（１）と（２）で区別してある。 FIG. 2 is a timing chart for explaining the operation of the pixel circuit shown in FIG. A waveform of the control signal WS and another control signal AZ along the time axis T is shown. Note that the control signal WS is a control signal applied to the scanning line WS. The control signal AZ is a control signal applied to another scanning line AZ. The potential change at node A and node B is represented on the same time axis as these control signal waveforms. In addition, the current waveform of the drive current iel flowing in the light emitting element EL is also shown. Note that the node A is an output terminal of the photodetection transistor PD included in the pixel circuit shown in FIG. The node B is the gate of the drive transistor Tr4. In the timing chart of FIG. 2, the waveform before deterioration and the waveform after deterioration are distinguished by (1) and (2).
このタイミングチャートでは、初期状態として有機ＥＬ発光素子が非発光状態にあるところから説明を始める。まずタイミングＴ１で走査線ＷＳを高電位にすることで、書き込みトランジスタＴｒ１をオン状態にし、アナログ映像信号の信号電位Ｖｓｉｇを第１保持容量Ｃ１に書き込む。これにより、ノードＡの電位はＶｓｉｇとなる。なおこのとき別の走査線ＡＺは低電位に設定しておくことで、ノードＢを低電位Ｖｃｕｔに保持しておく。 In this timing chart, the description starts from an initial state where the organic EL light emitting element is in a non-light emitting state. First, at the timing T1, the scanning line WS is set to a high potential, thereby turning on the writing transistor Tr1 and writing the signal potential Vsig of the analog video signal to the first holding capacitor C1. As a result, the potential of the node A becomes Vsig. At this time, another scanning line AZ is set to a low potential, so that the node B is held at the low potential Vcut.
続いてタイミングＴ２で走査線ＷＳを低電位にすることで、映像信号ＳＩＧの信号電位Ｖｓｉｇが第１保持容量Ｃ１に保持される。この映像信号電位Ｖｓｉｇは、全階調範囲で発行時間制御トランジスタＴｒ２をオン状態にしないような電圧範囲に設定されている。 Subsequently, the signal potential Vsig of the video signal SIG is held in the first holding capacitor C1 by setting the scanning line WS to a low potential at the timing T2. This video signal potential Vsig is set to a voltage range that does not turn on the issue time control transistor Tr2 in the entire gradation range.
タイミングＴ２で信号電位Ｖｓｉｇを保持した後、タイミングＴ３で制御信号ＡＺを高電位にすることで、初期化トランジスタＴｒ３はオン状態となり、ノードＢが初期化電位Ｖｈに設定される。この初期化電位Ｖｈは第２保持容量Ｃ２に保持される。この初期化電位Ｖｈは駆動トランジスタＴｒ４を線形動作させる範囲に設定されている。初期化電位Ｖｈが第２保持容量Ｃ２に保持されることで、駆動トランジスタＴｒ４はオン状態となり、駆動トランジスタＴｒ４を介して発光素子ＥＬのアノードに駆動電位Ｖｃｃが印加されることで、発光素子ＥＬは発光を始める。この後タイミングＴ４で制御信号ＡＺは低電位に戻るが、駆動トランジスタＴｒ４はオン状態を維持して発光状態が持続する。 After holding the signal potential Vsig at the timing T2, the initialization transistor Tr3 is turned on by setting the control signal AZ to a high potential at the timing T3, and the node B is set to the initialization potential Vh. This initialization potential Vh is held in the second holding capacitor C2. The initialization potential Vh is set in a range in which the drive transistor Tr4 is operated linearly. When the initialization potential Vh is held in the second holding capacitor C2, the drive transistor Tr4 is turned on, and the drive potential Vcc is applied to the anode of the light-emitting element EL via the drive transistor Tr4, whereby the light-emitting element EL. Begins to emit light. Thereafter, at timing T4, the control signal AZ returns to the low potential, but the drive transistor Tr4 maintains the on state and the light emission state continues.
発光素子ＥＬが発光すると、光検出トランジスタＴｒ２にこの発光が照射される。光検出トランジスタＰＤのゲートにはバイアス電位Ｖｂが印加されており、常に逆バイアス条件となるように設定されている。この光照射により光検出トランジスタＰＤでは光リークが発生し、ノードＡの電位がＶｓｉｇから徐々に上昇を始める。そしてノードＡの電位が発光期間制御トランジスタＴｒ２の閾電圧Ｖｔｈに到達すると、このタイミングＴ５で発光期間制御トランジスタＴｒ２はオン状態となり、ノードＢの電位が電位Ｖｃｕｔに落ちる。この電位Ｖｃｕｔは駆動トランジスタＴｒ４をカットオフする電位に設定されているので、発光素子ＥＬに対する駆動電流の供給が遮断され消灯する。 When the light emitting element EL emits light, the light detection transistor Tr2 is irradiated with this light emission. A bias potential Vb is applied to the gate of the photodetection transistor PD, and the reverse bias condition is always set. This light irradiation causes light leakage in the light detection transistor PD, and the potential of the node A starts to gradually increase from Vsig. When the potential of the node A reaches the threshold voltage Vth of the light emission period control transistor Tr2, the light emission period control transistor Tr2 is turned on at this timing T5, and the potential of the node B falls to the potential Vcut. Since this potential Vcut is set to a potential that cuts off the drive transistor Tr4, the supply of the drive current to the light emitting element EL is cut off and the light is turned off.
カーブ（１）で示すように、劣化前の状態では発光素子の輝度がまだ低下していないので、光検出トランジスタの受光量は比較的大きく、ノードＡの電位は比較的早く上昇する。この結果タイミングＴ５は比較的早く到来する。よって発光素子ＥＬの発光期間Ｔ３〜Ｔ５は比較的短い。これに対し劣化後では直線（２）で示すように、発光素子の輝度が低下するため、光検出トランジスタＰＤの受光量が少なくなり、ノードＡの上昇速度が緩やかになる。このため発光期間の終期を規定するタイミングＴ５が劣化後では後方にシフトし、タイミングＴ５´になる。したがって劣化後では発光期間Ｔ３〜Ｔ５´が劣化前に比べて長くなる。この様にしてフィードバックをかけることにより、劣化による発光素子ＥＬの輝度低下を発光期間の延長化で補うことが可能になる。劣化が進行しても輝度の低下を見かけ上防ぐことが出来、その分パネルの長寿命化が図れる。 As indicated by curve (1), since the luminance of the light emitting element has not yet decreased before the deterioration, the amount of light received by the photodetection transistor is relatively large, and the potential of the node A rises relatively quickly. As a result, the timing T5 arrives relatively early. Therefore, the light emission periods T3 to T5 of the light emitting element EL are relatively short. On the other hand, after degradation, as indicated by the straight line (2), the luminance of the light emitting element decreases, so that the amount of light received by the photodetection transistor PD decreases, and the rising speed of the node A becomes gentle. For this reason, the timing T5 that defines the end of the light emission period is shifted backward after the deterioration, and becomes the timing T5 ′. Therefore, after the deterioration, the light emission periods T3 to T5 ′ become longer than before the deterioration. By applying feedback in this manner, it is possible to compensate for a decrease in luminance of the light emitting element EL due to deterioration by extending the light emission period. Even if the deterioration progresses, the brightness can be apparently prevented, and the life of the panel can be extended accordingly.
ここで１フレーム内での発光期間Ｔ（Ｔ５−Ｔ３）は以下の式で表すことができる。
Ｔ∝Ｖｓｉｇ／（ηｐｄ×ηｅｌ×ｉｅｌ）
上記式でＶｓｉｇは映像信号電位を表し、ηｐｄは光検出トランジスタＰＤの光電変換効率を表し、ηｅｌは発光素子ＥＬの発光効率を表し、ｉｅｌは発光素子ＥＬに流れる駆動電流を表している。この式から発光期間Ｔは映像信号電位Ｖｓｉｇに比例し、光検出トランジスタＰＤの光電変換効率ηｐｄ、発光素子ＥＬの発光効率ηｅｌ、発光素子に流れる駆動電流ｉｅｌに反比例していることがわかる。本発明にかかる画素回路では、劣化が進行して発光効率ηｅｌが小さくなった画素の発光素子に対して、発光期間Ｔを延長するようにフィードバック動作するので、発光素子ＥＬの劣化を補償することが出来る。
Here, the light emission period T (T5-T3) within one frame can be expressed by the following equation.
T∝Vsig / (ηpd × ηel × iel)
In the above equation, Vsig represents the video signal potential, ηpd represents the photoelectric conversion efficiency of the light detection transistor PD, ηel represents the light emission efficiency of the light emitting element EL, and iel represents the drive current flowing through the light emitting element EL. From this equation, it can be seen that the light emission period T is proportional to the video signal potential Vsig, and inversely proportional to the photoelectric conversion efficiency ηpd of the light detection transistor PD, the light emission efficiency ηel of the light emitting element EL, and the drive current iel flowing in the light emitting element. In the pixel circuit according to the present invention, the feedback operation is performed so as to extend the light emission period T with respect to the light emitting element of the pixel whose light emission efficiency ηel is reduced due to the progress of deterioration, so that the deterioration of the light emitting element EL is compensated. I can do it.
また本発明にかかる画素回路は駆動トランジスタＴｒ４を線形領域でスイッチとして使用することにより、従来のように飽和領域で使用する場合に比べ、駆動電源電位Ｖｃｃを小さくすることが可能であり、低消費電力となる。 Further, the pixel circuit according to the present invention can reduce the drive power supply potential Vcc by using the drive transistor Tr4 as a switch in the linear region, and can reduce the drive power supply potential Vcc as compared with the case where the drive circuit is used in the saturation region. It becomes electric power.
また本発明にかかる画素回路は、発光素子ＥＬの発光色の違いによる劣化量の相違を吸収するために、光検出トランジスタＰＤの光電変換効率ηｐｄを発光色毎に変えることが出来る。光検出トランジスタの光電変換効率ηｐｄは前述したフィードバック動作のゲインに相当している。発光色別にフィードバックのかかり具合を調整することで、バランスの取れた補正を行うことが可能となり、長期にわたってホワイトバランスを維持することが出来る。光電変換効率ηｐｄを調整する手法としては、ＲＧＢ各発光色毎に光検出トランジスタのチャネル膜厚を変えることができる。あるいは光検出トランジスタのチャネル幅やチャネル長を変えることにより、各発光色毎の光電変換効率の差異を適切に設けることが出来る。この様に発光色別に光電変換効率ηｐｄを最適化することで、経時劣化によるホワイトバランスのずれも補償することが可能になる。 In addition, the pixel circuit according to the present invention can change the photoelectric conversion efficiency ηpd of the light detection transistor PD for each emission color in order to absorb the difference in the deterioration amount due to the difference in the emission color of the light emitting element EL. The photoelectric conversion efficiency ηpd of the photodetection transistor corresponds to the gain of the feedback operation described above. By adjusting the degree of feedback for each emission color, balanced correction can be performed, and white balance can be maintained over a long period of time. As a method of adjusting the photoelectric conversion efficiency ηpd, the channel film thickness of the photodetection transistor can be changed for each of the RGB emission colors. Alternatively, the difference in photoelectric conversion efficiency for each emission color can be appropriately provided by changing the channel width or channel length of the photodetection transistor. In this way, by optimizing the photoelectric conversion efficiency ηpd for each emission color, it is possible to compensate for a white balance shift due to deterioration over time.
以上説明したように、本発明にかかる画素回路は、基本的に書き込みトランジスタＴｒ１と、初期化トランジスタＴｒ３と、駆動トランジスタＴｒ４と、発光期間制御トランジスタＴｒ２と、光検出素子と、発光素子ＥＬと、少なくとも１つの容量Ｃ１とからなり、信号線ＳＬと走査線ＷＳの交わる部分に配されている。書き込みトランジスタＴｒ１は走査線ＷＳから供給された制御信号ＷＳに応じてオンし、信号線ＳＬから供給された映像信号ＳＩＧの信号電位Ｖｓｉｇを容量Ｃ１に書き込む。初期化トランジスタＴｒ３は、別の走査線ＡＺから供給された別の制御信号ＡＺに応じて動作し、駆動トランジスタＴｒ４のゲート（ノードＢ）を初期化する。駆動トランジスタＴｒ４は、そのゲートが初期化された時（タイミングＴ３）からオンし駆動電流ｉｅｌを発光素子ＥＬに流して発光を開始する。光検出素子は、発光に応じて光電流を生成し信号電位Ｖｓｉｇが書き込まれた容量Ｃ１を光電流で充電していく。発光期間制御トランジスタＴｒ２は、容量Ｃ１の電位が閾電圧Ｖｔｈに到達したとき（タイミングＴ５またはＴ５´）動作して駆動トランジスタＴｒ４をオフし、発光素子ＥＬの発光を停止する。光検出素子は発光素子ＥＬの近傍に配され且つ逆バイアス状態に設定された光検出トランジスタＰＤからなり、発光素子ＥＬから出た発光を受光して受光量に応じた光電流をノードＡに出力している。 As described above, the pixel circuit according to the present invention basically includes the write transistor Tr1, the initialization transistor Tr3, the drive transistor Tr4, the light emission period control transistor Tr2, the light detection element, the light emission element EL, It consists of at least one capacitor C1, and is arranged at the intersection of the signal line SL and the scanning line WS. The writing transistor Tr1 is turned on in response to the control signal WS supplied from the scanning line WS, and writes the signal potential Vsig of the video signal SIG supplied from the signal line SL to the capacitor C1. The initialization transistor Tr3 operates in response to another control signal AZ supplied from another scanning line AZ, and initializes the gate (node B) of the drive transistor Tr4. The drive transistor Tr4 is turned on when its gate is initialized (timing T3), and the drive current iel flows through the light emitting element EL to start light emission. The photodetection element generates a photocurrent in response to light emission and charges the capacitor C1 in which the signal potential Vsig is written with the photocurrent. The light emission period control transistor Tr2 operates when the potential of the capacitor C1 reaches the threshold voltage Vth (timing T5 or T5 ′), turns off the drive transistor Tr4, and stops the light emission of the light emitting element EL. The light detecting element is composed of a light detecting transistor PD arranged in the vicinity of the light emitting element EL and set to a reverse bias state. The light detecting element receives light emitted from the light emitting element EL and outputs a photocurrent corresponding to the amount of received light to the node A. is doing.
上述した本発明の画素回路はアクティブマトリクス型の表示装置に用いることができる。すなわち本発明にかかる表示装置は、一方向に配列した信号線ＳＬと、これと交差する方向に配列した走査線ＷＳと、各信号線ＳＬと各走査線ＷＳが交差する部分に対応して配された画素とを含み、各画素は書き込みトランジスタＴｒ１と、初期化トランジスタＴｒ３と、駆動トランジスタＴｒ４と、発光期間制御トランジスタＴｒ２と、光検出素子ＰＤと、発光素子ＥＬと、少なくとも一つの容量Ｃ１とからなる。書き込みトランジスタＴｒ１は、走査線ＷＳから供給された制御信号に応じてオンし、信号線ＳＬから供給された信号電位を容量Ｃ１に書き込み、初期化トランジスタＴｒ３は、別の走査線ＡＺから供給された別の制御信号に応じて動作し、駆動トランジスタＴｒ４のゲートを初期化し、駆動トランジスタＴｒ４は、そのゲートが初期化された時からオンし駆動電流を発光素子ＥＬに流して発光を開始し、光検出素子ＰＤは、該発光に応じて光電流を生成し信号電位が書き込まれた容量Ｃ１を光電流で充電していき、発光期間制御トランジスタＴｒ２は、容量Ｃ１の電位が閾電圧に到達した時動作して駆動トランジスタＴｒ４をオフし、発光素子ＥＬの発光を停止する。 The pixel circuit of the present invention described above can be used for an active matrix display device. That is, the display device according to the present invention is arranged corresponding to the signal lines SL arranged in one direction, the scanning lines WS arranged in the direction intersecting with the signal lines SL, and the portions where the signal lines SL and the scanning lines WS intersect. Each pixel includes a write transistor Tr1, an initialization transistor Tr3, a drive transistor Tr4, a light emission period control transistor Tr2, a light detection element PD, a light emission element EL, and at least one capacitor C1. Consists of. The writing transistor Tr1 is turned on in response to the control signal supplied from the scanning line WS, the signal potential supplied from the signal line SL is written to the capacitor C1, and the initialization transistor Tr3 is supplied from another scanning line AZ. In response to another control signal, the gate of the drive transistor Tr4 is initialized, and the drive transistor Tr4 is turned on from the time when the gate is initialized, and a drive current is supplied to the light emitting element EL to start light emission. The detection element PD generates a photocurrent according to the light emission and charges the capacitor C1 in which the signal potential is written with the photocurrent. When the potential of the capacitor C1 reaches the threshold voltage, the light emission period control transistor Tr2 It operates to turn off the drive transistor Tr4 and stop the light emission of the light emitting element EL.
Ｔｒ１・・・書き込みトランジスタ、Ｔｒ２・・・発光期間制御トランジスタ、Ｔｒ３・・・初期化トランジスタ、Ｔｒ４・・・駆動トランジスタ、ＰＤ・・・光検出トランジスタ、ＥＬ・・・発光素子、Ｃ１・・・容量、Ｃ２・・・容量、ＳＬ・・・信号線、ＷＳ・・・走査線、ＡＺ・・・走査線 Tr1 ... write transistor, Tr2 ... light emission period control transistor, Tr3 ... initialization transistor, Tr4 ... drive transistor, PD ... light detection transistor, EL ... light emitting element, C1 ... Capacitance, C2 ... Capacitance, SL ... Signal line, WS ... Scanning line, AZ ... Scanning line
Claims (7)
前記書き込みトランジスタは、該走査線から供給された制御信号に応じてオンし、該信号線から供給された信号電位を該容量に書き込み、
前記初期化トランジスタは、別の走査線から供給された別の制御信号に応じて動作し、該駆動トランジスタのゲートを初期化し、
前記駆動トランジスタは、そのゲートが初期化された時からオンし駆動電流を該発光素子に流して発光を開始し、
前記光検出素子は、該発光に応じて光電流を生成し信号電位が書き込まれた該容量を光電流で充電していき、
前記発光期間制御トランジスタは、該容量の電位が閾電圧に到達した時動作して該駆動トランジスタをオフし、該発光素子の発光を停止することを特徴とする画素回路。 An active matrix comprising a writing transistor, an initialization transistor, a driving transistor, a light emission period control transistor, a light detection element, a light emitting element, and at least one capacitor, and arranged at a portion where a signal line and a scanning line intersect A pixel circuit for display,
The writing transistor is turned on in response to a control signal supplied from the scanning line, and writes a signal potential supplied from the signal line to the capacitor.
The initialization transistor operates in response to another control signal supplied from another scanning line, initializes the gate of the driving transistor,
The driving transistor is turned on when its gate is initialized, and a driving current is supplied to the light emitting element to start light emission.
The photodetection element generates a photocurrent in response to the light emission and charges the capacitor in which the signal potential is written with the photocurrent,
The pixel circuit, wherein the light emission period control transistor operates when the potential of the capacitor reaches a threshold voltage, turns off the drive transistor, and stops light emission of the light emitting element.
前記書き込みトランジスタは、該走査線から供給された制御信号に応じてオンし、該信号線から供給された信号電位を該容量に書き込み、
前記初期化トランジスタは、別の走査線から供給された別の制御信号に応じて動作し、該駆動トランジスタのゲートを初期化し、
前記駆動トランジスタは、そのゲートが初期化された時からオンし駆動電流を該発光素子に流して発光を開始し、
前記光検出素子は、該発光に応じて光電流を生成し信号電位が書き込まれた該容量を光電流で充電していき、
前記発光期間制御トランジスタは、該容量の電位が閾電圧に到達した時動作して該駆動トランジスタをオフし、該発光素子の発光を停止することを特徴とする表示装置。 A signal line arranged in one direction, a scanning line arranged in a direction crossing the signal line, and a pixel arranged corresponding to a portion where each signal line and each scanning line intersect, each pixel being a writing transistor A display device comprising an initialization transistor, a drive transistor, a light emission period control transistor, a light detection element, a light emission element, and at least one capacitor,
The writing transistor is turned on in response to a control signal supplied from the scanning line, and writes a signal potential supplied from the signal line to the capacitor.
The initialization transistor operates in response to another control signal supplied from another scanning line, initializes the gate of the driving transistor,
The driving transistor is turned on when its gate is initialized, and a driving current is supplied to the light emitting element to start light emission.
The photodetection element generates a photocurrent in response to the light emission and charges the capacitor in which the signal potential is written with the photocurrent,
The display device characterized in that the light emission period control transistor operates when the potential of the capacitor reaches a threshold voltage to turn off the drive transistor and stop light emission of the light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006263973A JP2008083452A (en) | 2006-09-28 | 2006-09-28 | Pixel circuit and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006263973A JP2008083452A (en) | 2006-09-28 | 2006-09-28 | Pixel circuit and display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008083452A true JP2008083452A (en) | 2008-04-10 |
Family
ID=39354384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263973A Pending JP2008083452A (en) | 2006-09-28 | 2006-09-28 | Pixel circuit and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008083452A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016528537A (en) * | 2013-07-11 | 2016-09-15 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Pixel drive current extraction apparatus and pixel drive current extraction method |
| CN113990261A (en) * | 2021-11-15 | 2022-01-28 | 合肥维信诺科技有限公司 | Pixel circuit, driving method thereof and display panel |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535207A (en) * | 1991-08-02 | 1993-02-12 | Fuji Xerox Co Ltd | El driving device |
| JP2001147665A (en) * | 1999-10-27 | 2001-05-29 | Agilent Technol Inc | Active matrix light emitting diode display |
| JP2005507511A (en) * | 2001-10-31 | 2005-03-17 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Optical amplification mechanism provided in an optical integrated circuit and an amplification device integrated with the mechanism |
| JP2005538403A (en) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Electroluminescent display device |
| JP2006030317A (en) * | 2004-07-12 | 2006-02-02 | Sanyo Electric Co Ltd | Organic el display device |
| JP2006520490A (en) * | 2003-03-12 | 2006-09-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Luminescent active matrix display with timing effective optical feedback to combat aging |
| JP2006309260A (en) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | Pixel circuit, display device and electronic apparatus |
| JP2008501994A (en) * | 2004-06-05 | 2008-01-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix display device |
-
2006
- 2006-09-28 JP JP2006263973A patent/JP2008083452A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0535207A (en) * | 1991-08-02 | 1993-02-12 | Fuji Xerox Co Ltd | El driving device |
| JP2006309260A (en) * | 1997-03-12 | 2006-11-09 | Seiko Epson Corp | Pixel circuit, display device and electronic apparatus |
| JP2001147665A (en) * | 1999-10-27 | 2001-05-29 | Agilent Technol Inc | Active matrix light emitting diode display |
| JP2005507511A (en) * | 2001-10-31 | 2005-03-17 | ケンブリッジ ディスプレイ テクノロジー リミテッド | Optical amplification mechanism provided in an optical integrated circuit and an amplification device integrated with the mechanism |
| JP2005538403A (en) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Electroluminescent display device |
| JP2006520490A (en) * | 2003-03-12 | 2006-09-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Luminescent active matrix display with timing effective optical feedback to combat aging |
| JP2008501994A (en) * | 2004-06-05 | 2008-01-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix display device |
| JP2006030317A (en) * | 2004-07-12 | 2006-02-02 | Sanyo Electric Co Ltd | Organic el display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016528537A (en) * | 2013-07-11 | 2016-09-15 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | Pixel drive current extraction apparatus and pixel drive current extraction method |
| CN113990261A (en) * | 2021-11-15 | 2022-01-28 | 合肥维信诺科技有限公司 | Pixel circuit, driving method thereof and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411571B2 (en) | Organic light emitting display | |
| CN113053281B (en) | Pixel driving circuit and electroluminescent display device including the same | |
| JP5157467B2 (en) | Self-luminous display device and driving method thereof | |
| TWI490836B (en) | Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit | |
| KR100804529B1 (en) | Organic light emitting display apparatus and driving method thereof | |
| CN108986735B (en) | Control device for display panel, display device, and driving method for display panel | |
| JP2009223243A (en) | Display panel | |
| JP2005300897A (en) | Method for driving pixel circuit, pixel circuit, electro-optical device, and electronic equipment | |
| JP2006133542A (en) | Pixel circuit and display apparatus | |
| JP2007108381A (en) | Display device and driving method of same | |
| JP2010008521A (en) | Display device | |
| JP2010054746A (en) | Image display device | |
| US8217868B2 (en) | Display device and method of driving the same | |
| JP4274070B2 (en) | Display device and driving method thereof | |
| JP2009139820A (en) | Organic el display device | |
| KR20110071114A (en) | Display device with compensation for variations in pixel transistors mobility | |
| US8624801B2 (en) | Pixel structure having a transistor gate voltage set by a reference voltage | |
| JPWO2013076771A1 (en) | Driving method of display device | |
| KR102182382B1 (en) | Organic light emitting diode display and method of driving the same | |
| JP5545804B2 (en) | Display device | |
| JP2006078911A (en) | Active drive type display device and driving method thereof | |
| JP2006038967A (en) | Display device and driving method thereof | |
| JP2008145646A (en) | Display device and method of driving the same | |
| JP4747528B2 (en) | Pixel circuit and display device | |
| JP5789585B2 (en) | Display device and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |