JP2008034838A - ヒューズメモリを搭載した半導体装置 - Google Patents
ヒューズメモリを搭載した半導体装置 Download PDFInfo
- Publication number
- JP2008034838A JP2008034838A JP2007176896A JP2007176896A JP2008034838A JP 2008034838 A JP2008034838 A JP 2008034838A JP 2007176896 A JP2007176896 A JP 2007176896A JP 2007176896 A JP2007176896 A JP 2007176896A JP 2008034838 A JP2008034838 A JP 2008034838A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse element
- fuse
- memory
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】酸化物又は窒化物からなる第1の層と、窒化又は酸化することにより高抵抗化する第2の層により、第1の層と第2の層が接するヒューズ素子を作製する。例えば、第1の層としてインジウム錫酸化物、第2の層としてアルミニウムを用いてヒューズ素子を作製する。第1の層と第2の層に電圧をかけてジュール熱を発生させることで、インジウム錫酸化物中の酸素がアルミニウムに侵入し、アルミニウムが酸化アルミニウムに変化して絶縁性を発現する。該ヒューズ素子はTFT形成工程と同様の工程にて作製することができる。
【選択図】図1
Description
本発明の実施の形態の一例について図1を参照して説明する。図1(A)のヒューズ素子114は、基板110上に端子電極となる端子電極層111を有し、基板110及び端子電極層111上の一部又は全部を覆って設けられた第1ヒューズ層112を有し、第1ヒューズ層112上に第2ヒューズ層113を有する。端子電極層111は隔離されて設けられている。
本実施の形態では、ICタグ等の無線通信可能な半導体装置に本発明を適用したヒューズメモリ素子を搭載した形態について説明する。本発明の半導体装置の構成の一例について、図3を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路102、アンテナ103、電源回路104、復調回路105及び変調回路106を有する。
本発明を適用した半導体装置100は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵(図7(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図7(B)参照)、書籍類、容器類(シャーレ等、図7(C)参照)、包装用容器類(包装紙やボトル等、図7(E)(F)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図7(D)参照)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施の形態は、他の実施の形態と自由に組み合わせることができる。
101 演算処理回路
102 記憶回路
103 アンテナ
104 電源回路
105 復調回路
106 変調回路
107 リーダ/ライタのアンテナ
110 基板
111 端子電極層
112 第1ヒューズ層
113 第2ヒューズ層
114 ヒューズ素子
115 第2の層
116 絶縁性酸化物
200 基板
201 絶縁層
202 半導体層
203 絶縁層
204 第1の層
205 サイドウォール
206 チャネル形成領域
207 低濃度不純物領域
208 高濃度不純物領域
209 絶縁層
210 絶縁層
211 第2の層
212 端子電極
213 第1ヒューズ層
214 第2ヒューズ層
401 IDチップ
402 アンテナユニット
403 リーダ/ライタ
404 バッグ
502 TFT
503 TFT
504 TFT
506 記憶素子
507 記憶素子
508 記憶素子
1021 メモリセル
1023 メモリセルアレイ
1024 ビット線駆動回路
1025 カラムデコーダ
1026 回路
1027 セレクタ
1028 インターフェース
1029 ワード線駆動回路
1030 ロウデコーダ
1031 レベルシフタ
1032 TFT
1033 記憶素子
Claims (13)
- 第1の層と第2の層の一部又は全部が接して設けられたヒューズ素子であって、
前記第1の層は酸素又は窒素を含む化合物を主成分とし、
前記第2の層は導電性を有し、且つ酸化又は窒化により絶縁性を発現する物質を主成分とし、
前記第1の層と前記第2の層の一方又は双方に通電することで熱が発生し、前記第2の層の一部又は全部が酸化又は窒化されて第2の層の電気抵抗が高くなることを特徴とするヒューズ素子。 - 第1の層と、前記第1の層と一部又は全部が接して設けられた第2の層と、前記第1の層と一部が接するように設けられた第3の層と、を有するヒューズ素子であって、
前記第1の層は酸素又は窒素を含む化合物を主成分とし、
前記第2の層は導電性を有し、且つ酸化又は窒化により絶縁性を発現する物質を主成分とし、
前記第3の層は導電性を有し、且つ第1の電極と第2の電極を形成し、
前記第1の電極と前記第2の電極の間に通電することで熱が発生し、前記第2の層の一部又は全部が酸化又は窒化されて第2の層の電気抵抗が高くなることを特徴とするヒューズ素子。 - 第1の層と、前記第1の層と一部又は全部が接して設けられた第2の層と、前記第2の層と一部が接するように設けられた第3の層と、を有するヒューズ素子であって、
前記第1の層は酸素又は窒素を含む化合物を主成分とし、
前記第2の層は導電性を有し、且つ酸化又は窒化により絶縁性を発現する物質を主成分とし、
前記第3の層は導電性を有し、且つ第1の電極と第2の電極を形成し、
前記第1の電極と前記第2の電極の間に通電することで熱が発生し、前記第2の層の一部又は全部が酸化又は窒化されて第2の層の電気抵抗が高くなることを特徴とするヒューズ素子。 - 請求項1乃至請求項3のいずれか一項において、
前記酸素又は窒素を含む物質は、酸化物、窒化物又は酸化窒化物のいずれかであることを特徴とするヒューズ素子。 - 請求項1乃至請求項4のいずれか一項において、
前記第1の層が導電性であることを特徴とするヒューズ素子。 - 請求項1乃至請求項4のいずれか一項において、
前記第1の層は、インジウム錫酸化物、酸化珪素を含むインジウム錫酸化物又は酸化インジウム酸化亜鉛からなることを特徴とするヒューズ素子。 - 請求項1乃至請求項4のいずれか一項において、
前記第2の層は、アルミニウム、ビスマス又はスズからなることを特徴とするヒューズ素子。 - 請求項1乃至請求項4のいずれか一項において、
前記第1の層がインジウム錫酸化物を主成分とし、
前記第2の層がアルミニウムを主成分とすることを特徴とするヒューズ素子。 - 請求項1乃至請求項8のいずれか一項に記載のヒューズ素子を有する半導体装置。
- 請求項1乃至請求項8のいずれか一項に記載のヒューズ素子を有する記憶回路。
- 請求項10において、
前記ヒューズ素子がマトリクス状に配置されていることを特徴とする記憶回路。 - 請求項11において、
前記ヒューズ素子にはトランジスタが接続され、
前記トランジスタは一のヒューズ素子を選択することを特徴とする記憶回路。 - 請求項10乃至請求項12のいずれか一項に記載の記憶回路を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007176896A JP5364249B2 (ja) | 2006-07-07 | 2007-07-05 | ヒューズ素子、半導体装置、及び装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006188417 | 2006-07-07 | ||
JP2006188417 | 2006-07-07 | ||
JP2007176896A JP5364249B2 (ja) | 2006-07-07 | 2007-07-05 | ヒューズ素子、半導体装置、及び装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008034838A true JP2008034838A (ja) | 2008-02-14 |
JP2008034838A5 JP2008034838A5 (ja) | 2010-08-12 |
JP5364249B2 JP5364249B2 (ja) | 2013-12-11 |
Family
ID=39123895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007176896A Expired - Fee Related JP5364249B2 (ja) | 2006-07-07 | 2007-07-05 | ヒューズ素子、半導体装置、及び装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5364249B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009104343A1 (ja) * | 2008-02-21 | 2009-08-27 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
JP2010050456A (ja) * | 2008-08-20 | 2010-03-04 | Intel Corp | プログラマブル・リード・オンリ・メモリ |
JP2010079984A (ja) * | 2008-09-25 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置の駆動方法 |
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084835A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | ヒユ−ズ処理方法 |
JPH0661353A (ja) * | 1992-06-10 | 1994-03-04 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-07-05 JP JP2007176896A patent/JP5364249B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084835A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | ヒユ−ズ処理方法 |
JPH0661353A (ja) * | 1992-06-10 | 1994-03-04 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009104343A1 (ja) * | 2008-02-21 | 2009-08-27 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
JP5103666B2 (ja) * | 2008-02-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010050456A (ja) * | 2008-08-20 | 2010-03-04 | Intel Corp | プログラマブル・リード・オンリ・メモリ |
JP2010079984A (ja) * | 2008-09-25 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置の駆動方法 |
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5364249B2 (ja) | 2013-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6979499B2 (ja) | 半導体装置 | |
US8110893B2 (en) | Semiconductor device mounted with fuse memory | |
TWI492361B (zh) | 半導體記憶體裝置和半導體裝置 | |
US8045369B2 (en) | Semiconductor device and driving method of the same | |
JP4860160B2 (ja) | 半導体装置 | |
US8198666B2 (en) | Semiconductor device including a nonvolatile memory element having first, second and third insulating films | |
US8750022B2 (en) | Semiconductor memory device and semiconductor device | |
JP2008160095A (ja) | 記憶装置及び半導体装置並びにそれらの作製方法 | |
JP4865248B2 (ja) | 半導体装置 | |
JP5364249B2 (ja) | ヒューズ素子、半導体装置、及び装置の作製方法 | |
JP5537366B2 (ja) | 半導体装置の駆動方法 | |
JP5079163B1 (ja) | 半導体装置 | |
JP4954540B2 (ja) | 半導体装置 | |
US20100118620A1 (en) | Semiconductor Device | |
JP5027470B2 (ja) | 記憶装置 | |
JP5052055B2 (ja) | 記憶装置及び半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5364249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |