JP2008028647A - Receiving device - Google Patents

Receiving device Download PDF

Info

Publication number
JP2008028647A
JP2008028647A JP2006198305A JP2006198305A JP2008028647A JP 2008028647 A JP2008028647 A JP 2008028647A JP 2006198305 A JP2006198305 A JP 2006198305A JP 2006198305 A JP2006198305 A JP 2006198305A JP 2008028647 A JP2008028647 A JP 2008028647A
Authority
JP
Japan
Prior art keywords
gain control
data
unit
average value
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006198305A
Other languages
Japanese (ja)
Other versions
JP4843397B2 (en
Inventor
Norihisa Hasegawa
典央 長谷川
Yoshinari Kinoshita
能成 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006198305A priority Critical patent/JP4843397B2/en
Publication of JP2008028647A publication Critical patent/JP2008028647A/en
Application granted granted Critical
Publication of JP4843397B2 publication Critical patent/JP4843397B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To effectively perform gain control over a reception signal. <P>SOLUTION: The receiving device comprises a first gain control means of performing gain control over an analog reception signal according to first gain control data; a second gain control means of performing gain control over digital reception data according to second gain control data; one or more intensity data averaging means of generating intensity data showing the intensity of the reception data and calculating average values; a data selecting means of calculating a total average value and a minimum average value from the one or more average values of the intensity data calculated by the one or more intensity data averaging means, and selecting and outputting the total average value or minimum average value; a first gain calculating means of generating the first gain control data by using the selected data; and a second gain calculating means of generating the second gain control data by using the selected data. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、受信信号に対する利得制御を行う受信装置に関する。   The present invention relates to a receiving apparatus that performs gain control on a received signal.

例えば、特許文献1〜4は、1つ以上のアナログ信号およびデジタル信号に対する利得制御手段を備える受信装置を開示する。
これらのような受信装置における利得制御が、さらに効果的に行われるようになると、受信可能な信号のダイナミックレンジが拡大して、好ましい結果が得られる。
特開2001−127735公報 特開2004−260775公報 特開平8−307174公報 特開2005−318039公報
For example, Patent Documents 1 to 4 disclose receiving apparatuses including gain control means for one or more analog signals and digital signals.
When gain control in such a receiving apparatus is performed more effectively, a dynamic range of a receivable signal is expanded, and a preferable result is obtained.
JP 2001-127735 A JP 2004-260775 A JP-A-8-307174 JP 2005-318039 A

本発明は、上述した背景からなされたものであり、複数の受信信号に対する利得制御をさらに効果的に行うことができるように改良された受信装置を提供することを目的とする。   The present invention has been made from the above-described background, and an object of the present invention is to provide an improved receiving apparatus that can more effectively perform gain control on a plurality of received signals.

[受信装置]
上記目的を達成するために、本発明にかかる受信装置は、第1の利得制御データに従って、受信データを含むアナログ形式の受信信号に対する利得制御を行う第1の利得制御手段と、第2の利得制御データに従って、前記利得制御された受信信号を復調して得られるデジタル形式の受信データに対する利得制御を行う第2の利得制御手段と、前記受信データの強度を示す強度データを生成し、その平均値を算出する1つ以上の強度データ平均値算出手段と、前記1つ以上の強度データ平均値算出手段が算出した1つ以上の前記強度データの平均値から、総平均値および最小の平均化値を算出し、前記総平均値および前記最小の平均値のいずれかを選択して出力するデータ選択手段と、前記選択されたデータを用いて、前記第1の利得制御データを生成する第1の利得算出手段と、前記選択されたデータを用いて、前記第2の利得制御データを生成する第2の利得算出手段とを有する。
[Receiver]
In order to achieve the above object, a receiving apparatus according to the present invention includes a first gain control means for performing gain control on an analog received signal including received data, and a second gain according to the first gain control data. Second gain control means for performing gain control on received data in a digital format obtained by demodulating the gain-controlled received signal according to the control data, and generating intensity data indicating the intensity of the received data, and averaging One or more intensity data average value calculating means for calculating a value, and an average value of the one or more intensity data calculated by the one or more intensity data average value calculating means, and a minimum average value Data selection means for calculating a value and selecting and outputting either the total average value or the minimum average value; and using the selected data, the first gain control data. A first gain calculating means for generating a, using the selected data, and a second gain calculating means for generating the second gain control data.

好適には、前記利得制御された受信信号を、アナログ/デジタル変換するアナログ/デジタル変換手段と、前記デジタル形式に変換された受信信号から、前記受信データを復調する手段と、をさらに有する受信装置であって、前記データ選択手段は、指定されたタイミングで、前記1つ以上の強度データの平均値から、これらの平均値である総平均値を算出する算出手段と、前記1つ以上の強度データの平均値から、最小の平均値を選択する選択手段と、前記算出された総平均値および前記選択された最小の平均値のいずれかを選択して出力する選択手段とを有し、前記第1の利得算出手段は、前記選択されたデータと、前記受信データの強度の目標値との差分を示す差分データを算出する差分算出手段と、前記算出された差分データに基づいて、前記第1の利得制御データを算出する第1の利得制御データ算出手段とを有し、前記第2の利得算出手段は、前記選択されたデータに基づいて、前記第2の利得制御データを算出する第2の利得制御データ算出手段を有する。   Preferably, the receiving apparatus further comprises: analog / digital converting means for analog / digital converting the gain-controlled received signal; and means for demodulating the received data from the received signal converted into the digital format. The data selection means includes a calculation means for calculating a total average value that is an average value of the one or more intensity data from an average value of the one or more intensity data at a designated timing; Selection means for selecting the minimum average value from the average value of the data, and selection means for selecting and outputting either the calculated total average value or the selected minimum average value, The first gain calculating means is based on the difference calculating means for calculating difference data indicating a difference between the selected data and a target value of the intensity of the received data, and the calculated difference data. First gain control data calculating means for calculating the first gain control data, the second gain calculating means based on the selected data, the second gain control data 2nd gain control data calculation means for calculating.

本発明にかかる受信装置によれば、複数の受信信号に対する利得制御を効果的に行うことができ、受信可能な信号のダイナミックレンジを拡大することができる。   According to the receiving apparatus of the present invention, gain control for a plurality of received signals can be effectively performed, and the dynamic range of receivable signals can be expanded.

[本発明の背景]
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。
図1は、第1の受信装置1の構成を示す図である。
図1に示すように、第1の受信装置1は、アナログ信号処理部10、アナログ−デジタルコンバータ(A/Dコンバータ)12およびデジタル信号処理部14−1〜14−nを含む。
[Background of the invention]
In order to help understanding of the present invention, first, the background that led to the present invention will be described.
FIG. 1 is a diagram illustrating a configuration of the first receiving device 1.
As illustrated in FIG. 1, the first receiving device 1 includes an analog signal processing unit 10, an analog-digital converter (A / D converter) 12, and digital signal processing units 14-1 to 14-n.

さらに、アナログ信号処理部10は、アンテナ100、帯域制限フィルタ(BPF;Band Pass Filter)102、低雑音増幅部(LNA;Low Noise Amplifier)104、周波数変換部106、中間周波数帯フィルタ(IF−BPF;Intermediate Frequency BPF)108および中間周波数増幅部(IF−AMP;Intermediate Frequency Amplifier)110を含む。
さらに、デジタル信号処理部14−1〜14−nは、直交検波部(Q−DET)140―1〜140−n、ベースバンドフィルタ142−1〜142−n、デジタル利得制御部16−1〜16−n、ベースバンド信号処理部144−1〜144−nおよびメモリ146−1〜146−nを含む。
Further, the analog signal processing unit 10 includes an antenna 100, a band pass filter (BPF) 102, a low noise amplifier (LNA) 104, a frequency converter 106, an intermediate frequency band filter (IF-BPF). Intermediate Frequency BPF) 108 and an intermediate frequency amplifier (IF-AMP; Intermediate Frequency Amplifier) 110.
Further, the digital signal processing units 14-1 to 14-n include quadrature detection units (Q-DET) 140-1 to 140-n, baseband filters 142-1 to 142-n, and digital gain control units 16-1 to 16-1. 16-n, baseband signal processing units 144-1 to 144-n, and memories 146-1 to 146-n.

ただし、nは1以上の整数であって、全てのnが同じ数を示すとは限らない。
また、以下、複数存在しうるデジタル信号処理部14−1〜14−nなどのいずれかが、特定されずに示されるときには、単にデジタル信号処理部14などと略記されることがある。
第1の受信装置1は、図1に示した各構成部分により、例えば、移動局148から複数の信号を受信して利得制御を行い、受信した信号からデータを復調する。
なお、以下、各図面において、実質的に同じ構成部分には、同じ符号が付される。
However, n is an integer greater than or equal to 1, and all n does not necessarily show the same number.
In addition, hereinafter, when any of a plurality of digital signal processing units 14-1 to 14-n, etc., is indicated without being specified, the digital signal processing unit 14 may be simply abbreviated.
The first receiving apparatus 1 receives, for example, a plurality of signals from the mobile station 148 by each component shown in FIG. 1, performs gain control, and demodulates data from the received signals.
In the following, in each drawing, substantially the same components are denoted by the same reference numerals.

BPF102は、移動局148からアンテナ100を介して受信する複数の受信信号(変調されたキャリア信号)のうち、帯域外信号を減衰し、LNA104に対して出力する。
LNA104は、BPF102から入力される複数の受信信号に対して、出力信号レベルを上げ、周波数変換部106に対して出力する。
周波数変換部106は、LNA104から入力される複数の受信信号を局部発振(LO)信号と混合し、中間周波数(IF)信号に低下した信号をIF−BPF108に対して出力する。
The BPF 102 attenuates out-of-band signals among a plurality of received signals (modulated carrier signals) received from the mobile station 148 via the antenna 100 and outputs the attenuated signals to the LNA 104.
The LNA 104 increases the output signal level of the plurality of received signals input from the BPF 102 and outputs the increased signal to the frequency conversion unit 106.
The frequency conversion unit 106 mixes a plurality of reception signals input from the LNA 104 with a local oscillation (LO) signal, and outputs a signal reduced to an intermediate frequency (IF) signal to the IF-BPF 108.

IF−BPF108は、周波数変換部106から入力される複数の受信信号のうち、必要な帯域のみを、IF−AMP110に対して出力する。
IF−AMP110は、IF−BPF108から入力される複数の受信信号に対して、出力信号レベルを上げ、A/Dコンバータ12に対して出力する。
The IF-BPF 108 outputs only a necessary band to the IF-AMP 110 among a plurality of reception signals input from the frequency conversion unit 106.
The IF-AMP 110 increases the output signal level of the plurality of reception signals input from the IF-BPF 108 and outputs the signal to the A / D converter 12.

A/Dコンバータ12は、IF−AMP110から入力される複数の受信信号をデジタル信号に変換し、複数の変換した信号をQ−DET140−1〜140−nに対して出力する。
Q−DET140は、A/Dコンバータ12から入力される複数のデジタル信号を、対応するキャリア周波数に基づいて、それぞれ、実数成分のデジタルデータ(I成分データ)と虚数成分のデジタルデータ(Q成分データ)とに分解し、ベースバンドフィルタ142に対して出力する。
The A / D converter 12 converts a plurality of reception signals input from the IF-AMP 110 into digital signals, and outputs the plurality of converted signals to the Q-DETs 140-1 to 140-n.
The Q-DET 140 converts a plurality of digital signals input from the A / D converter 12 based on the corresponding carrier frequency, respectively, real component digital data (I component data) and imaginary component digital data (Q component data). And output to the baseband filter 142.

ベースバンドフィルタ142は、Q−DET140から入力されるI成分データおよびQ成分データに対して、所定の周波数領域において帯域制限を行い、デジタル利得制御部16に対して出力する。
デジタル利得制御部16は、ベースバンドフィルタ142から入力されるデータに対して、利得制御を行い、ベースバンド処理部144に対して出力する(詳細は、図2を参照して後述)。
ベースバンド信号処理部144は、デジタル利得制御部16から入力されるデータに対し、データの出力先である他の機器(例えば、上位ネットワークに接続するためのインターフェイス部)に応じた適切な処理を行った後、他の機器に対して出力する。
The baseband filter 142 performs band limitation on the I component data and Q component data input from the Q-DET 140 in a predetermined frequency region, and outputs the resultant to the digital gain control unit 16.
The digital gain control unit 16 performs gain control on the data input from the baseband filter 142 and outputs the data to the baseband processing unit 144 (details will be described later with reference to FIG. 2).
The baseband signal processing unit 144 performs an appropriate process on the data input from the digital gain control unit 16 according to another device (for example, an interface unit for connecting to a higher level network) that is the output destination of the data. After performing, output to other devices.

メモリ146は、ベースバンド信号処理部144における入力信号レベルの目標値を保持する。
メモリ146が保持する値は、適宜、デジタル利得制御部16によって読み出される。
なお、メモリ146は、第1の受信装置1内に設けても、第1の受信装置1外に設けてもよい(以下、他のメモリについても同様)。
The memory 146 holds a target value of the input signal level in the baseband signal processing unit 144.
The value held in the memory 146 is read by the digital gain control unit 16 as appropriate.
Note that the memory 146 may be provided inside the first receiving device 1 or outside the first receiving device 1 (hereinafter, the same applies to other memories).

図2は、デジタル利得制御部16の構成を例示する図である。
図2に示すように、デジタル利得制御部16は、電力演算部160、dBfs変換器162、減算回路164、真値変換部166および乗算器168を含む。
FIG. 2 is a diagram illustrating a configuration of the digital gain control unit 16.
As shown in FIG. 2, the digital gain control unit 16 includes a power calculation unit 160, a dBfs converter 162, a subtraction circuit 164, a true value conversion unit 166, and a multiplier 168.

電力演算部160は、ベースバンドフィルタ142(図1)から入力されたデータから、ベースバンドフィルタ142通過後における瞬時電力を算出した後、算出した瞬時電力を平均化して(例えば、W−CDMA信号の256チップごとに平均化して)、dBfs変換器162に対して出力する。
例えば、電力演算部160−i(0<i<n)は、ある一定期間に瞬時電力値w〜wを取得した後、以下の数1を用いて平均値Wを算出する。
他の電力演算部160−j(0<j<n)においても、同様に、平均値Wが算出される。

Figure 2008028647
The power calculation unit 160 calculates the instantaneous power after passing through the baseband filter 142 from the data input from the baseband filter 142 (FIG. 1), and then averages the calculated instantaneous power (for example, a W-CDMA signal). Are averaged every 256 chips) and output to the dBfs converter 162.
For example, the power calculation unit 160-i (0 <i <n) obtains the instantaneous power values w 1 to w i for a certain period, and then calculates the average value W i using the following formula 1.
Similarly, the average value W j is calculated in the other power calculation units 160-j (0 <j <n).
Figure 2008028647

dBfs変換器162は、電力演算部160から入力される平均化された瞬時電力の値をdBfs変換し、減算回路164に対して出力する。
dBfs変換器162は、0dBfsがベースバンド信号処理部144(図1)の入力信号レベルにおける最大値となるよう、変換を行うことができる。
The dBfs converter 162 performs dBfs conversion on the averaged instantaneous power value input from the power calculation unit 160 and outputs the result to the subtraction circuit 164.
The dBfs converter 162 can perform conversion so that 0 dBfs becomes the maximum value in the input signal level of the baseband signal processing unit 144 (FIG. 1).

減算回路164は、dBfs変換器162から入力される信号レベルと、メモリ146(図1)から読み出したベースバンド信号処理部144の入力信号レベルの目標値との差分を計算し、真値変換部166に対して出力する。
例えば、dBfs変換器162から入力される信号レベルが+20dBfsであり、A/Dコンバータの入力信号レベルが−15dBfsであるとき、減算回路164は、−15dBfs −(+20dBfs)= −35dB というデータを出力する。
The subtraction circuit 164 calculates a difference between the signal level input from the dBfs converter 162 and the target value of the input signal level of the baseband signal processing unit 144 read from the memory 146 (FIG. 1), and the true value conversion unit To 166.
For example, when the signal level input from the dBfs converter 162 is +20 dBfs and the input signal level of the A / D converter is −15 dBfs, the subtraction circuit 164 outputs data of −15 dBfs − (+ 20 dBfs) = − 35 dB. To do.

真値変換部166は、減算回路164から入力される差分データを真値に変換し、乗算器168に対して出力する。
乗算器168は、ベースバンドフィルタ142から出力されたデータと、真値変換部166から入力されたデータとを乗算することによって、ベースバンドフィルタ142から出力されたデータの利得制御を行う。
さらに、乗算器168は、利得制御されたデータを、ベースバンド信号処理部144に対して出力する。
The true value conversion unit 166 converts the difference data input from the subtraction circuit 164 into a true value and outputs it to the multiplier 168.
The multiplier 168 multiplies the data output from the baseband filter 142 and the data input from the true value conversion unit 166, thereby controlling the gain of the data output from the baseband filter 142.
Furthermore, the multiplier 168 outputs the gain-controlled data to the baseband signal processing unit 144.

図1に示した第1の受信装置1においては、受信信号の入力信号レベルに対するダイナミックレンジの拡大が望ましい。
このダイナミックレンジの拡大は、例えば、下記(1)、(2)に示すように行われる。
(1)A/Dコンバータ12の出力ビット数の増大および
(2)A/Dコンバータ12直前における、アナログ的な利得制御の性能向上。
In the first receiving apparatus 1 shown in FIG. 1, it is desirable to expand the dynamic range with respect to the input signal level of the received signal.
The expansion of the dynamic range is performed as shown in (1) and (2) below, for example.
(1) Increase in the number of output bits of the A / D converter 12 and (2) Improvement of analog gain control performance immediately before the A / D converter 12.

しかしながら、A/Dコンバータ12のビット数を増やせば増やすほど、A/Dコンバータ12のコストは高くなってしまう。
また、A/Dコンバータ12直前において、アナログ的な利得制御の性能を向上させるためには、A/Dコンバータ12直前に利得制御部が設けられ、利得制御部による信号の制御が行われる。
しかし、第1の受信装置1が複数の信号を受信する場合、受信レベルの低い信号に対しても減衰制御が行われるおそれがある。
However, as the number of bits of the A / D converter 12 increases, the cost of the A / D converter 12 increases.
In addition, in order to improve the performance of analog gain control immediately before the A / D converter 12, a gain control unit is provided immediately before the A / D converter 12, and signal control by the gain control unit is performed.
However, when the first receiving apparatus 1 receives a plurality of signals, attenuation control may be performed even for a signal having a low reception level.

[実施形態]
図3は、本願発明にかかる第2の受信装置2の構成を示す図である。
図3に示すように、第2の受信装置2は、アナログ信号処理部18、A/Dコンバータ12、デジタル信号処理部26−1〜26−nおよび計算部20を含む。
[Embodiment]
FIG. 3 is a diagram showing a configuration of the second receiving device 2 according to the present invention.
As illustrated in FIG. 3, the second reception device 2 includes an analog signal processing unit 18, an A / D converter 12, digital signal processing units 26-1 to 26 -n, and a calculation unit 20.

さらに、アナログ信号処理部18は、アンテナ100(図1)、BPF102(図1)、LNA104(図1)、周波数変換部106(図1)、IF−BPF108(図1)、アナログ利得制御部150を含む。
さらに、デジタル信号処理部26は、Q−DET140(図1)、ベースバンドフィルタ142(図1)、デジタル利得制御部28、ベースバンド信号処理部144(図1)およびメモリ146(図1)を含む。
さらに、計算部20は、電力演算部160−1〜160−n(図2)、有効キャリア設定部200、最大レンジ閾値設定部202、微分部204、メモリ206、選択部22およびアナログ利得算出部24を含む。
Further, the analog signal processing unit 18 includes an antenna 100 (FIG. 1), a BPF 102 (FIG. 1), an LNA 104 (FIG. 1), a frequency conversion unit 106 (FIG. 1), an IF-BPF 108 (FIG. 1), and an analog gain control unit 150. including.
Further, the digital signal processing unit 26 includes a Q-DET 140 (FIG. 1), a baseband filter 142 (FIG. 1), a digital gain control unit 28, a baseband signal processing unit 144 (FIG. 1), and a memory 146 (FIG. 1). Including.
Further, the calculation unit 20 includes power calculation units 160-1 to 160-n (FIG. 2), an effective carrier setting unit 200, a maximum range threshold setting unit 202, a differentiation unit 204, a memory 206, a selection unit 22, and an analog gain calculation unit. 24.

つまり、第2の受信装置2は、図1に示した第1の受信装置1において、アナログ信号処理部10をアナログ信号処理部18に置換し、デジタル信号処理部14をデジタル信号処理部26に置換して、計算部20を付加した構成を採る。
第2の受信装置2は、これらの構成部分により、第1の受信装置1と同様に、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。
That is, the second receiving device 2 replaces the analog signal processing unit 10 with the analog signal processing unit 18 and the digital signal processing unit 14 into the digital signal processing unit 26 in the first receiving device 1 shown in FIG. It replaces and takes the structure which added the calculation part 20. FIG.
The second receiving apparatus 2 receives signals from the mobile station, performs gain control, decodes the data, and decodes the data by using these components as in the first receiving apparatus 1. Perform predetermined processing.

図3に示すアナログ利得制御部150は、アナログ利得算出部24から入力される利得制御量に従った利得量で、IF−BPF108から入力される受信信号を増幅または減衰し、A/Dコンバータ12に対して出力する。
つまり、アナログ利得制御部150は、アナログ利得算出部24とともに、フィードバックループによる利得制御を構成する。
The analog gain control unit 150 illustrated in FIG. 3 amplifies or attenuates the reception signal input from the IF-BPF 108 by a gain amount according to the gain control amount input from the analog gain calculation unit 24, and the A / D converter 12. Output for.
That is, the analog gain control unit 150 configures gain control by the feedback loop together with the analog gain calculation unit 24.

デジタル信号処理部26において、ベースバンドフィルタ142は、Q−DET140から入力されるデジタルデータに対して帯域制限を行い、帯域制限したデジタルデータを計算部20に対して出力する。
計算部20において、有効キャリア設定部200は、第2の受信装置2が受信すべき変調キャリア信号と、その信号がいずれのデジタル信号処理部26に割り当てられるかというデータとを記憶し、これら記憶されたデータを選択部22に対して出力する。
In the digital signal processing unit 26, the baseband filter 142 performs band limitation on the digital data input from the Q-DET 140 and outputs the band-limited digital data to the calculation unit 20.
In the calculation unit 20, the effective carrier setting unit 200 stores a modulated carrier signal to be received by the second receiving device 2 and data indicating which digital signal processing unit 26 the signal is assigned to, and stores these data The processed data is output to the selection unit 22.

最大レンジ閾値設定部202は、あらかじめユーザがハードウエア構成に応じて設定した最大レンジ閾値を、選択部22に対して出力する。
なお、最大レンジ閾値とは、例えば、A/Dコンバータ12への入力に無視できないオーバーレンジが発生するレベルから、各キャリアのレベルが等しいと仮定して、キャリア合成数に相当するマージン(例えば、3キャリアの場合、10dB)を減じたレベルを示す値であり、絶対レベルで与えられる値である。
実際には、最大レンジ閾値設定部202において、最大レンジ閾値に比べて小さい値(例えば、受信レベルがアナログ信号処理部18のノイズフロアに近づき、弱いキャリアに対してS/N比を確保できなくなる値)が設定されうる。
The maximum range threshold setting unit 202 outputs a maximum range threshold set in advance by the user according to the hardware configuration to the selection unit 22.
Note that the maximum range threshold is, for example, a margin corresponding to the number of combined carriers (eg, for example, assuming that the level of each carrier is equal from the level at which an overrange that cannot be ignored in the input to the A / D converter 12 occurs. In the case of 3 carriers, the value indicates a level obtained by subtracting 10 dB), and is a value given as an absolute level.
Actually, the maximum range threshold setting unit 202 has a value smaller than the maximum range threshold (for example, the reception level approaches the noise floor of the analog signal processing unit 18 and the S / N ratio cannot be secured for a weak carrier. Value) can be set.

微分部204は、選択部22から入力される電力値を微分して、適切な利得制御量(以下、デジタル利得制御量と記述)を算出し、算出したデジタル利得制御量をデジタル利得制御部28に対して出力する。
メモリ206は、目標電力(A/Dコンバータ12における入力信号レベルの目標値)、乗算部244(図5を参照して後述)で乗算される定数などの情報を保持する(詳細は、図6を参照して後述)。
The differentiating unit 204 differentiates the power value input from the selection unit 22 to calculate an appropriate gain control amount (hereinafter referred to as a digital gain control amount), and the calculated digital gain control amount is used as the digital gain control unit 28. Output for.
The memory 206 holds information such as target power (target value of the input signal level in the A / D converter 12), a constant multiplied by a multiplier 244 (described later with reference to FIG. 5), and the like (for details, see FIG. 6). See below).

選択部22は、電力演算部160から入力される平均電力値の平均値(以下、総平均値と記述)を算出する他に、有効キャリア設定部200から入力される有効データの情報を用いて、電力演算部160から入力される平均電力値のうち、適切な平均電力値を選択する。
さらに、選択部22は、算出した総平均値から導出した値と、最大レンジ閾値設定部202から入力される値とを比較した後、適切な値をアナログ利得算出部24および微分部204に対して出力する(詳細は、図4を参照して後述)。
アナログ利得算出部24は、選択部22から入力される電力値に基づいて、適切な利得制御量を算出し、アナログ利得制御部150に対して出力する(詳細は、図5を参照して後述)。
The selection unit 22 calculates the average value of the average power values input from the power calculation unit 160 (hereinafter referred to as the total average value), and uses the information on the effective data input from the effective carrier setting unit 200. Then, an appropriate average power value is selected from the average power values input from the power calculation unit 160.
Further, the selection unit 22 compares the value derived from the calculated total average value with the value input from the maximum range threshold setting unit 202, and then determines an appropriate value for the analog gain calculation unit 24 and the differentiation unit 204. (The details will be described later with reference to FIG. 4).
The analog gain calculation unit 24 calculates an appropriate gain control amount based on the power value input from the selection unit 22 and outputs it to the analog gain control unit 150 (details will be described later with reference to FIG. 5). ).

図4は、選択部22の構成を示す図である。
選択部22は、最小値検出部220、合成部222、dBfs変換器224、加算器226、比較部228およびセレクタ230を含む。
FIG. 4 is a diagram illustrating a configuration of the selection unit 22.
The selection unit 22 includes a minimum value detection unit 220, a synthesis unit 222, a dBfs converter 224, an adder 226, a comparison unit 228, and a selector 230.

最小値検出部220は、有効キャリア設定部200から入力される有効キャリアの情報を用いて、電力演算部160−1〜160−nから入力される各キャリアの平均電力値のうち、有効データから算出された値であって、最も小さい値(以下、最小値と記述)を選択する。
さらに、最小値検出部220は、選択した最小値を、セレクタ230に対して出力する。
The minimum value detection unit 220 uses the effective carrier information input from the effective carrier setting unit 200 and uses the effective data among the average power values of the carriers input from the power calculation units 160-1 to 160-n. The calculated value and the smallest value (hereinafter referred to as the minimum value) is selected.
Further, the minimum value detection unit 220 outputs the selected minimum value to the selector 230.

合成部222は、電力演算部160−1〜160−nから入力される各キャリアの平均電力値W〜Wを用いて、総平均値を算出し、dBfs変換器224およびセレクタ230に対して出力する。
例えば、合成部222は、以下の数2を用いて、総平均値Wを算出する。

Figure 2008028647
The combining unit 222 calculates the total average value using the average power values W 1 to W n of the carriers input from the power calculation units 160-1 to 160 -n, and outputs the total average value to the dBfs converter 224 and the selector 230. Output.
For example, the synthesis unit 222 calculates the total average value W using the following formula 2.
Figure 2008028647

dBfs変換器224は、合成部222から入力される真値の総平均値(単位:W)を、(デジタル信号における)フルスケールレベルを基準として対数変換し、対数変換した総平均値(単位:dB)を加算器226に対して出力する。
例えば、dBfs変換器224は、変換テーブルを用いて、合成部222から入力される総平均値を対数変換する。
The dBfs converter 224 logarithmically converts the total average value (unit: W) of true values input from the synthesizer 222 with reference to the full scale level (in the digital signal), and the logarithmically converted total average value (unit: dB) is output to the adder 226.
For example, the dBfs converter 224 performs logarithmic conversion on the total average value input from the combining unit 222 using the conversion table.

加算器226は、dBfs変換器224から入力される総平均値と、アナログ利得制御部150から入力される利得制御量とを加算して、比較部228に対して出力する。
比較部228は、加算器226から入力される加算値と、最大レンジ閾値設定部202から入力される最大閾値とを比較して、比較結果をセレクタ230に対して出力する。
The adder 226 adds the total average value input from the dBfs converter 224 and the gain control amount input from the analog gain control unit 150 and outputs the result to the comparison unit 228.
The comparison unit 228 compares the addition value input from the adder 226 with the maximum threshold value input from the maximum range threshold setting unit 202, and outputs the comparison result to the selector 230.

セレクタ230は、比較部228から入力される比較結果を読み出して、比較結果(1)、(2)のいずれかに応じた出力を行う。
(1)加算器226の出力値≦最大閾値の場合
(2)加算器226の出力値>最大閾値の場合
The selector 230 reads the comparison result input from the comparison unit 228 and performs output according to either the comparison result (1) or (2).
(1) Output value of adder 226 ≦ maximum threshold value (2) Output value of adder 226> maximum threshold value

読み出した比較結果が(1)の場合、セレクタ230は、最小値検出部220から入力される電力値(最小値)を、アナログ利得算出部24および微分部204に対して出力する。
一方、読み出した比較結果が(2)の場合、セレクタ230は、合成部222から入力される電力値(総平均値)を、アナログ利得算出部24および微分部204に対して出力する。
When the read comparison result is (1), the selector 230 outputs the power value (minimum value) input from the minimum value detection unit 220 to the analog gain calculation unit 24 and the differentiation unit 204.
On the other hand, when the read comparison result is (2), the selector 230 outputs the power value (total average value) input from the synthesis unit 222 to the analog gain calculation unit 24 and the differentiation unit 204.

図5は、アナログ利得算出部24の構成を示す図である。
図5に示すように、アナログ利得算出部24は、dBfs変換器240、減算回路242、乗算部244、比較部246、セレクタ248、加算器250および遅延器252(複数可)を含む。
アナログ利得算出部24は、選択部22(図3)から入力される値とメモリ206(図3)から読み出した値との差分値に基づき、適切な利得制御量(以下、アナログ利得制御量と記述)を算出し、アナログ利得制御部150(図3)に対して出力する。
FIG. 5 is a diagram illustrating a configuration of the analog gain calculation unit 24.
As shown in FIG. 5, the analog gain calculation unit 24 includes a dBfs converter 240, a subtraction circuit 242, a multiplication unit 244, a comparison unit 246, a selector 248, an adder 250, and a delay unit 252 (a plurality of delay units).
The analog gain calculation unit 24 selects an appropriate gain control amount (hereinafter referred to as analog gain control amount) based on the difference value between the value input from the selection unit 22 (FIG. 3) and the value read from the memory 206 (FIG. 3). Description) is calculated and output to the analog gain controller 150 (FIG. 3).

dBfs変換器240は、電力演算部160(図3)から入力される電力値をdBfs変換し、減算回路242に対して出力する。
なお、dBfs変換器240は、0dBfsがA/Dコンバータ12(図3)の入力信号レベルにおける最大値となるよう、変換を行うことも可能である。
The dBfs converter 240 performs dBfs conversion on the power value input from the power calculation unit 160 (FIG. 3) and outputs the result to the subtraction circuit 242.
The dBfs converter 240 can also perform conversion so that 0 dBfs is the maximum value in the input signal level of the A / D converter 12 (FIG. 3).

減算回路242は、dBfs変換器240から入力される信号レベルと、メモリ206から読み出したA/Dコンバータ12の入力信号レベルの目標値との差分を計算し、乗算部244および比較部246もしくはセレクタ248に対して出力する。
例えば、dBfs変換器240から入力される信号レベルが−20dBfsであり、A/Dコンバータ12の目標入力信号レベルが−15dBfsであるとき、減算回路242は−15dBfs −(−20dBfs)= +5dB という差分データを出力する。
The subtraction circuit 242 calculates the difference between the signal level input from the dBfs converter 240 and the target value of the input signal level of the A / D converter 12 read from the memory 206, and the multiplication unit 244 and the comparison unit 246 or selector Output to H.248.
For example, when the signal level input from the dBfs converter 240 is −20 dBfs and the target input signal level of the A / D converter 12 is −15 dBfs, the subtraction circuit 242 has a difference of −15 dBfs − (− 20 dBfs) = + 5 dB. Output data.

乗算部244は、減算回路242から入力される差分データとメモリ206から読み出した乗算時定数とを乗算することで、差分データを適切に増減させ、セレクタ248に対して出力する。
また、乗算部244において、乗算時定数を調整することで、収束時間を制御することができる。
The multiplication unit 244 multiplies the difference data input from the subtraction circuit 242 by the multiplication time constant read from the memory 206 to appropriately increase or decrease the difference data, and outputs the difference data to the selector 248.
Further, in the multiplication unit 244, the convergence time can be controlled by adjusting the multiplication time constant.

比較部246は、減算回路242から入力される差分データと、メモリ206から読み出した目標値から導出される閾値とを比較することで、受信信号に含まれるバースト信号を検出する。
減算回路242から出力された差分データ≧閾値であるとき、比較部246は、受信信号にバースト信号が含まれると判定し、その情報をセレクタ248に対して出力する。
The comparison unit 246 detects the burst signal included in the received signal by comparing the difference data input from the subtraction circuit 242 and the threshold value derived from the target value read from the memory 206.
When the difference data output from the subtraction circuit 242 is equal to or greater than the threshold, the comparison unit 246 determines that the received signal includes a burst signal and outputs the information to the selector 248.

一方、減算回路242から入力される差分データ<閾値であるとき、比較部246は、受信信号にバースト信号が含まれないと判定し、その情報をセレクタ248に対して出力する。
このように、バースト信号が受信された場合であっても、利得制御は高速に動作することができる。
On the other hand, when difference data input from subtraction circuit 242 <threshold value, comparison unit 246 determines that the received signal does not include a burst signal, and outputs the information to selector 248.
Thus, even when a burst signal is received, gain control can operate at high speed.

セレクタ248は、比較部246から入力される判定結果を利用して、入力信号がバースト信号でないときは、乗算部244から出力された調整された差分データを選択し、バースト信号であるときは、減算回路242から出力された差分データを選択する。
さらに、セレクタ248は、選択した差分データを、加算器250に対して出力する。
The selector 248 uses the determination result input from the comparison unit 246 to select the adjusted difference data output from the multiplication unit 244 when the input signal is not a burst signal, and when the input signal is a burst signal, The difference data output from the subtraction circuit 242 is selected.
Further, the selector 248 outputs the selected difference data to the adder 250.

加算器250は、セレクタ248から入力される、選択された差分データと、遅延器252から出力された、前回設定を行った利得制御量とを加算することで累算動作を行い、今回設定を行う利得制御量を算出し、遅延器252に対して出力する。
遅延器252は、直前に入力された利得制御量を保持して、加算器250に、保持した利得制御量をフィードバックするとともに、加算器250から入力される利得制御量をアナログ利得制御部150に対して出力する。
The adder 250 performs an accumulation operation by adding the selected difference data input from the selector 248 and the previously set gain control amount output from the delay unit 252, and sets the current setting. A gain control amount to be performed is calculated and output to the delay unit 252.
The delay unit 252 holds the gain control amount input immediately before, feeds back the held gain control amount to the adder 250, and sends the gain control amount input from the adder 250 to the analog gain control unit 150. Output.

図6は、図3に示したメモリ206が保持する情報を示す図である。
図6に示すように、メモリ206は、目標電力(A/Dコンバータ12(図3)における入力信号レベルの目標値)、乗算部244で乗算される定数、および、閾値(A/Dコンバータ12における入力信号レベルの目標値から導出される値)を保持する。
メモリ206が保持する各値は、適宜、減算回路242、乗算部244および比較部246によって読み出される。
FIG. 6 is a diagram showing information held in the memory 206 shown in FIG.
As illustrated in FIG. 6, the memory 206 includes target power (target value of the input signal level in the A / D converter 12 (FIG. 3)), a constant multiplied by the multiplication unit 244, and a threshold (A / D converter 12). The value derived from the target value of the input signal level at.
Each value held in the memory 206 is read by the subtraction circuit 242, the multiplication unit 244, and the comparison unit 246 as appropriate.

図7は、図3に示したデジタル利得制御部28の構成を示す図である。
デジタル利得制御部28は、電力演算部160、dBfs変換器162、減算回路164、加算器280、真値変換部166および乗算器168を含む。
デジタル利得制御部28は、ベースバンドフィルタ142(図3)から入力されるデータに対し、微分部204(図3)から入力されるデジタル利得制御量に基づく利得制御を行い、ベースバンド信号処理部144(図3)に対して出力する。
FIG. 7 is a diagram showing a configuration of the digital gain control unit 28 shown in FIG.
The digital gain control unit 28 includes a power calculation unit 160, a dBfs converter 162, a subtraction circuit 164, an adder 280, a true value conversion unit 166 and a multiplier 168.
The digital gain control unit 28 performs gain control based on the digital gain control amount input from the differentiating unit 204 (FIG. 3) on the data input from the baseband filter 142 (FIG. 3), and the baseband signal processing unit 144 (FIG. 3).

加算器280は、減算回路164から入力された差分データに、微分部204から入力されたデジタル利得制御量を加算して、真値変換器166に対して出力する。
なお、デジタル利得制御部28における電力演算部160と、計算部20における電力演算部160とを共通化して、第2の受信装置2を構成することができる(以下、他の受信装置についても同様)。
The adder 280 adds the digital gain control amount input from the differentiation unit 204 to the difference data input from the subtraction circuit 164 and outputs the result to the true value converter 166.
The power calculation unit 160 in the digital gain control unit 28 and the power calculation unit 160 in the calculation unit 20 can be used in common to configure the second reception device 2 (the same applies to other reception devices hereinafter). ).

[全体動作]
以上説明したように、第2の受信装置2において、移動局148から受信された複数の信号は、BPF102、LNA104、周波数変換部106およびIF−BPF108による処理を経た後、アナログ利得制御部150において、アナログ利得制御量に基づく利得制御の対象となる。
利得制御された複数の信号は、それぞれ、A/Dコンバータ12によってデジタルデータに変換される。
[Overall operation]
As described above, in the second receiving device 2, the plurality of signals received from the mobile station 148 are processed by the BPF 102, LNA 104, frequency converter 106 and IF-BPF 108, and then the analog gain controller 150. The target of gain control based on the analog gain control amount.
Each of the plurality of gain-controlled signals is converted into digital data by the A / D converter 12.

さらに、変換された複数のデジタルデータは、Q−DET14によって適切な形式に分解された後、ベースバンドフィルタ142によってフィルタリングされる。
フィルタリングされた複数のデジタルデータは、それぞれ、デジタル利得制御部28において、デジタル利得制御量に基づく利得制御の対象となる。
Further, the converted digital data is decomposed into an appropriate format by the Q-DET 14 and then filtered by the baseband filter 142.
Each of the filtered digital data is subjected to gain control based on the digital gain control amount in the digital gain control unit 28.

利得制御された複数のデータは、ベースバンド信号処理部144によって、適切に処理される。
また、計算部20によって、複数のデータがベースバンドフィルタ142から出力される際の平均電力値がそれぞれ導出され、導出された複数の平均電力値に基づいて、アナログ利得制御量およびデジタル利得制御量が算出される。
The plurality of gain-controlled data are appropriately processed by the baseband signal processing unit 144.
The calculation unit 20 derives average power values when a plurality of pieces of data are output from the baseband filter 142, and the analog gain control amount and the digital gain control amount are calculated based on the derived plurality of average power values. Is calculated.

このように、第2の受信装置2は、計算部20において、複数の信号の情報に基づいて利得制御量を算出し、アナログ利得制御部150およびデジタル利得制御部28において、算出した利得制御量を用いた利得制御を行う。
このように、複数の信号の情報に基づいて利得制御量を算出し、これによる利得制御を行うことで、利得制御を効率的に行うことができる。
As described above, in the second receiving apparatus 2, the calculation unit 20 calculates the gain control amount based on the information of the plurality of signals, and the analog gain control unit 150 and the digital gain control unit 28 calculate the gain control amount. Gain control using
Thus, gain control can be efficiently performed by calculating a gain control amount based on information of a plurality of signals and performing gain control based thereon.

[変形例]
図8は、本願発明にかかる第3の受信装置3の構成を示す図である。
図8に示すように、第3の受信装置3は、アナログ信号処理部30、A/Dコンバータ12(図1)、デジタル信号処理部26(図3)、計算部20(図3)を含む。
さらに、アナログ信号処理部30は、アンテナ100(図1)、BPF102(図1)、LNA104(図1)およびアナログ利得制御部150(図3)を含む。
[Modification]
FIG. 8 is a diagram showing the configuration of the third receiving device 3 according to the present invention.
As shown in FIG. 8, the third receiving device 3 includes an analog signal processing unit 30, an A / D converter 12 (FIG. 1), a digital signal processing unit 26 (FIG. 3), and a calculation unit 20 (FIG. 3). .
Further, the analog signal processing unit 30 includes an antenna 100 (FIG. 1), a BPF 102 (FIG. 1), an LNA 104 (FIG. 1), and an analog gain control unit 150 (FIG. 3).

つまり、第3の受信装置3は、図3に示した第2の受信装置2において、アナログ信号処理部18をアナログ信号処理部30に置換した構成を採る。
第3の受信装置3は、これらの構成部分により、上述した各受信装置と同様、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。
That is, the third receiving device 3 adopts a configuration in which the analog signal processing unit 18 is replaced with the analog signal processing unit 30 in the second receiving device 2 shown in FIG.
The third receiving device 3 receives signals from the mobile station by performing these components and performs gain control by receiving a signal from the mobile station, decodes the data, and further performs a predetermined process on the decoded data. Process.

LNA104は、BPF102から入力される複数の受信信号に対して、出力信号レベルを上げ、アナログ利得制御部150に対して出力する。
つまり、第3の受信装置3は、LNA104から出力されたRF(Radio Frequency;高周波)信号を用いて利得制御を行う。
したがって、RF信号がサンプリングされる場合であっても、第3の受信装置3を使用することにより、第2の受信装置2と同様、利得制御を効率的に行うことができる。
The LNA 104 increases the output signal level of the plurality of received signals input from the BPF 102 and outputs the increased signal level to the analog gain control unit 150.
That is, the third receiving device 3 performs gain control using an RF (Radio Frequency) signal output from the LNA 104.
Therefore, even when the RF signal is sampled, the gain control can be efficiently performed by using the third receiving device 3 as in the second receiving device 2.

図9は、本願発明にかかる第4の受信装置4の構成を示す図である。
図9に示すように、第4の受信装置4は、アナログ信号処理部18、A/Dコンバータ12、デジタル信号処理部26および計算部32を含む。
さらに、計算部32は、電力演算部160(図3)、有効キャリア設定部200(図3)、最大レンジ閾値設定部202(図3)、微分部204(図3)、メモリ206(図3)、選択部22(図3)、アナログ利得算出部24(図3)および受信レベル測定部34を含む。
FIG. 9 is a diagram showing the configuration of the fourth receiving device 4 according to the present invention.
As shown in FIG. 9, the fourth receiving device 4 includes an analog signal processing unit 18, an A / D converter 12, a digital signal processing unit 26, and a calculation unit 32.
Furthermore, the calculation unit 32 includes a power calculation unit 160 (FIG. 3), an effective carrier setting unit 200 (FIG. 3), a maximum range threshold setting unit 202 (FIG. 3), a differentiation unit 204 (FIG. 3), and a memory 206 (FIG. 3). ), A selection unit 22 (FIG. 3), an analog gain calculation unit 24 (FIG. 3), and a reception level measurement unit 34.

つまり、第4の受信装置4は、図2に示した第2の受信装置2において、計算部20を計算部32に置換した構成を採る。
第4の受信装置4は、これらの構成部分により、上述した各受信装置と同様、移動局から信号を受信して利得制御を行い、データを復号し、さらに、復号したデータに対して所定の処理を行う。
That is, the fourth receiving device 4 employs a configuration in which the calculating unit 20 is replaced with the calculating unit 32 in the second receiving device 2 shown in FIG.
The fourth receiving device 4 receives signals from the mobile station by performing these components and performs gain control by receiving a signal from the mobile station, and decodes the data. Process.

受信レベル測定部34は、電力演算部160から入力される平均電力値およびアナログ利得制御部150から入力されるアナログ利得制御量の値に基づき、適切な受信レベルを算出し、ベースバンド信号処理部144に対して出力する。
したがって、第4の受信装置4は、受信信号ごとに受信レベルを算出することにより、利得制御を効率的に行うことができる。
The reception level measurement unit 34 calculates an appropriate reception level based on the average power value input from the power calculation unit 160 and the value of the analog gain control amount input from the analog gain control unit 150, and a baseband signal processing unit It outputs to 144.
Therefore, the fourth receiving apparatus 4 can efficiently perform gain control by calculating the reception level for each received signal.

図10は、受信レベル測定部34の構成を示す図である。
図10に示すように、受信レベル測定部34は、加算器340、平均化部342およびdBm変換部344を含む。
FIG. 10 is a diagram illustrating a configuration of the reception level measurement unit 34.
As shown in FIG. 10, the reception level measurement unit 34 includes an adder 340, an averaging unit 342, and a dBm conversion unit 344.

加算器340は、電力演算部160から入力される平均電力値と、アナログ利得制御部150から入力されるアナログ利得制御量の値とを加算して、平均化部342に対して出力する。
なお、受信信号のレベルに応じて精度が求められる場合等、必要に応じ、加算器340は、利得制御量に温度補正を行うことができる。
Adder 340 adds the average power value input from power calculation unit 160 and the value of the analog gain control amount input from analog gain control unit 150, and outputs the result to averaging unit 342.
Note that the adder 340 can perform temperature correction on the gain control amount as necessary, for example, when accuracy is required according to the level of the received signal.

平均化部342は、加算器340から入力されるデータを平均計算し、dBm変換部344に対して出力する。
dBm変換部344は、平均化部342から入力されるデータをdBm変換し、ベースバンド信号処理部144に対して出力する。
例えば、dBm変換部344は、平均化部342の出力データを対数演算回路に通し、平均化部342のデータを対数変換する。
The averaging unit 342 averages the data input from the adder 340 and outputs it to the dBm conversion unit 344.
The dBm conversion unit 344 performs dBm conversion on the data input from the averaging unit 342 and outputs the data to the baseband signal processing unit 144.
For example, the dBm conversion unit 344 passes the output data of the averaging unit 342 through a logarithmic arithmetic circuit, and logarithmically converts the data of the averaging unit 342.

このように、本発明に実施形態にかかる各受信装置は、複数の信号の情報に基づいて利得制御量を算出すること、および、複数の信号それぞれにおいて受信レベルを測定すること等によって、効率的な利得制御を行うことができる。
各受信装置は、効率的な利得制御を行うことで、ビット数の大きなA/Dコンバータを使用せずとも、A/Dコンバータにおけるダイナミックレンジを有効に活用することができる。
As described above, each receiving apparatus according to the embodiment of the present invention is efficient by calculating the gain control amount based on information of a plurality of signals and measuring the reception level in each of the plurality of signals. Gain control can be performed.
Each receiver can efficiently use the dynamic range in the A / D converter without using an A / D converter having a large number of bits by performing efficient gain control.

本発明の実施形態にかかる各受信装置は、上記の構成要素のほか、適切な構成要素を加えることによって、受信機、送信機または送受信機のいずれかに使用することができる。 なお、以上の説明は、単なる例示に過ぎず、本発明あるいはその応用または仕様を限定することを意図するものではない。
特に、ここに開示する受信装置は、セルラ電話通信システム以外の、その他システムに適用可能であり、ここに開示する構成要素もその他のシステムおよび用途に適用可能である。
Each receiving apparatus according to the embodiment of the present invention can be used in any one of a receiver, a transmitter, and a transceiver by adding an appropriate component in addition to the above-described components. Note that the above description is merely an example, and is not intended to limit the present invention or its application or specifications.
In particular, the receiving device disclosed herein can be applied to other systems other than the cellular telephone communication system, and the components disclosed herein can also be applied to other systems and applications.

本願発明にかかる第1の受信装置の構成を示す図である。It is a figure which shows the structure of the 1st receiver concerning this invention. デジタル利得制御部の構成を示す図である。It is a figure which shows the structure of a digital gain control part. 本願発明にかかる第2の受信装置の構成を示す図である。It is a figure which shows the structure of the 2nd receiver concerning this invention. 選択部の構成を示す図である。It is a figure which shows the structure of a selection part. アナログ利得算出部の構成を示す図である。It is a figure which shows the structure of an analog gain calculation part. メモリが保持する情報を示す図である。It is a figure which shows the information which a memory hold | maintains. デジタル利得制御部の構成を示す図である。It is a figure which shows the structure of a digital gain control part. 本願発明にかかる第3の受信装置の構成を示す図である。It is a figure which shows the structure of the 3rd receiver concerning this invention. 本願発明にかかる第4の受信装置の構成を示す図である。It is a figure which shows the structure of the 4th receiver concerning this invention. 受信レベル測定部の構成を示す図である。It is a figure which shows the structure of a reception level measurement part.

符号の説明Explanation of symbols

1・・・第1の受信装置
10・・・アナログ信号処理部
100・・・アンテナ
102・・・BPF
104・・・LNA
106・・・周波数変換部
108・・・IF−BPF
110・・・中間周波数増幅器
12・・・A/Dコンバータ
14・・・デジタル信号処理部
140・・・直交検波部
142・・・ベースバンドフィルタ
16・・・デジタル利得制御部
160・・・電力演算部
162・・・dBfs変換器
164・・・減算回路
166・・・真値変換器
168・・・乗算器
144・・・ベースバンド処理部
146・・・メモリ
148・・・移動局
150・・・アナログ利得制御部
2・・・第2の受信装置
20・・・計算部
200・・・有効キャリア設定部
202・・・最大レンジ閾値設定部
204・・・微分部
206・・・メモリ
22・・・選択部
220・・・最小値検出部
222・・・合成部
224・・・dBfs変換部
226・・・加算器
228・・・比較部
230・・・セレクタ
24・・・アナログ利得算出部
240・・・dBfs変換部
242・・・減算回路
244・・・乗算器
246・・・比較部
248・・・セレクタ
250・・・加算器
252・・・遅延器
26・・・デジタル信号処理部
28・・・デジタル利得制御部
280・・・加算器
3・・・第3の受信装置
30・・・アナログ信号処理部
4・・・第4の受信装置
32・・・計算部
34・・・受信レベル測定部
340・・・加算器
342・・・平均化部
344・・・dBm変換部
DESCRIPTION OF SYMBOLS 1 ... 1st receiver 10 ... Analog signal processing part 100 ... Antenna 102 ... BPF
104 ... LNA
106 ... Frequency converter 108 ... IF-BPF
DESCRIPTION OF SYMBOLS 110 ... Intermediate frequency amplifier 12 ... A / D converter 14 ... Digital signal processing part 140 ... Quadrature detection part 142 ... Baseband filter 16 ... Digital gain control part
160 ... Power calculation unit
162... DBfs converter
164... Subtraction circuit
166 ... True value converter
168 ... Multiplier 144 ... Baseband processing unit 146 ... Memory 148 ... Mobile station 150 ... Analog gain control unit 2 ... Second receiver 20 ... Calculation unit
200: Effective carrier setting section
202... Maximum range threshold setting unit
204... Differential part
206 ... Memory
22 ... selection part
220 ... Minimum value detector
222... Synthesis unit
224... DBfs converter
226 ... Adder
228 ... Comparison part
230 ... selector
24... Analog gain calculation unit
240... DBfs converter
242 ... Subtraction circuit
244 ... Multiplier
246: Comparison unit
248 ... Selector
250 ... Adder
252 ... Delay device 26 ... Digital signal processor
28: Digital gain controller
280 ... adder 3 ... third receiving device 30 ... analog signal processing unit 4 ... fourth receiving device 32 ... calculating unit 34 ... reception level measuring unit
340 ... Adder
342 ... Averaging unit
344 ... dBm converter

Claims (1)

第1の利得制御データに従って、受信データを含むアナログ形式の受信信号に対する利得制御を行う第1の利得制御手段と、
第2の利得制御データに従って、前記利得制御された受信信号を復調して得られるデジタル形式の受信データに対する利得制御を行う第2の利得制御手段と、
前記受信データの強度を示す強度データを生成し、その平均値を算出する1つ以上の強度データ平均値算出手段と、
前記1つ以上の強度データ平均値算出手段が算出した1つ以上の前記強度データの平均値から、総平均値および最小の平均値を算出し、前記総平均値および前記最小の平均値のいずれかを選択して出力するデータ選択手段と、
前記選択されたデータを用いて、前記第1の利得制御データを生成する第1の利得算出手段と、
前記選択されたデータを用いて、前記第2の利得制御データを生成する第2の利得算出手段と
を有する受信装置。
First gain control means for performing gain control on a reception signal in an analog format including reception data according to the first gain control data;
Second gain control means for performing gain control on received data in a digital format obtained by demodulating the gain-controlled received signal according to second gain control data;
One or more intensity data average value calculating means for generating intensity data indicating the intensity of the received data and calculating an average value thereof;
From the average value of the one or more intensity data calculated by the one or more intensity data average value calculating means, a total average value and a minimum average value are calculated, and any one of the total average value and the minimum average value Data selection means for selecting and outputting,
First gain calculating means for generating the first gain control data using the selected data;
And a second gain calculating means for generating the second gain control data using the selected data.
JP2006198305A 2006-07-20 2006-07-20 Receiver Active JP4843397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006198305A JP4843397B2 (en) 2006-07-20 2006-07-20 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198305A JP4843397B2 (en) 2006-07-20 2006-07-20 Receiver

Publications (2)

Publication Number Publication Date
JP2008028647A true JP2008028647A (en) 2008-02-07
JP4843397B2 JP4843397B2 (en) 2011-12-21

Family

ID=39118859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198305A Active JP4843397B2 (en) 2006-07-20 2006-07-20 Receiver

Country Status (1)

Country Link
JP (1) JP4843397B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050021A (en) * 2010-08-30 2012-03-08 Hitachi Kokusai Electric Inc Radio equipment
JP2013201600A (en) * 2012-03-26 2013-10-03 Nippon Telegr & Teleph Corp <Ntt> Automatic gain control circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04341027A (en) * 1991-05-17 1992-11-27 Fujitsu Ltd Radio receiver for multi-carrier signal
JP2000134133A (en) * 1998-10-23 2000-05-12 Matsushita Electric Ind Co Ltd Receiver
JP2000252868A (en) * 1999-03-01 2000-09-14 Toshiba Corp Cdma communication equipment and its automatic gain control circuit
JP2000261405A (en) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd Diversity transmitter-receiver
JP2001197139A (en) * 2000-01-11 2001-07-19 Fujitsu Ltd Agc circuit and data communication equipment
JP2004080455A (en) * 2002-08-20 2004-03-11 Sony Corp Reception circuit and wireless communication apparatus using same
WO2004071005A1 (en) * 2003-02-01 2004-08-19 Qualcomm Incorporated Method and apparatus for automatic gain control of a multi-carrier signal in a communication receiver
WO2005109632A1 (en) * 2004-05-03 2005-11-17 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04341027A (en) * 1991-05-17 1992-11-27 Fujitsu Ltd Radio receiver for multi-carrier signal
JP2000134133A (en) * 1998-10-23 2000-05-12 Matsushita Electric Ind Co Ltd Receiver
JP2000252868A (en) * 1999-03-01 2000-09-14 Toshiba Corp Cdma communication equipment and its automatic gain control circuit
JP2000261405A (en) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd Diversity transmitter-receiver
JP2001197139A (en) * 2000-01-11 2001-07-19 Fujitsu Ltd Agc circuit and data communication equipment
JP2004080455A (en) * 2002-08-20 2004-03-11 Sony Corp Reception circuit and wireless communication apparatus using same
WO2004071005A1 (en) * 2003-02-01 2004-08-19 Qualcomm Incorporated Method and apparatus for automatic gain control of a multi-carrier signal in a communication receiver
WO2005109632A1 (en) * 2004-05-03 2005-11-17 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012050021A (en) * 2010-08-30 2012-03-08 Hitachi Kokusai Electric Inc Radio equipment
JP2013201600A (en) * 2012-03-26 2013-10-03 Nippon Telegr & Teleph Corp <Ntt> Automatic gain control circuit

Also Published As

Publication number Publication date
JP4843397B2 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
US6993291B2 (en) Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter
CA2363400C (en) System and method for inverting automatic gain control (agc) and soft limiting
JP2012514943A (en) Circuit, system, and method for managing automatic gain control in a quadrature signal path of a receiver
EP1061643B1 (en) Receiver and gain control method of the same
JP2004531111A (en) Speed estimation apparatus and method
JP4706871B2 (en) Diversity receiving apparatus and gain adjusting method thereof
JP2009065312A (en) Radio receiver
JP3822163B2 (en) AGC system
US8804882B2 (en) Receiving apparatus, and computer readable memory medium that stores a program
JP2005086364A (en) Agc control method of radio communication mobile station
US8676140B2 (en) Efficient scheme for automatic gain control in communication systems
JP2007267357A (en) Gain control receiver
JP4843397B2 (en) Receiver
JP4574687B2 (en) RF receiver
JP4737458B2 (en) Reception amplitude correction circuit, reception amplitude correction method, and receiver using the same
JP2008053895A (en) Radio signal receiver, and gain control method thereof
JP3699026B2 (en) Radio receiver automatic gain control method and apparatus
WO2007098235A2 (en) Optimally adaptive receiver
JP2004134917A (en) Automatic gain control apparatus, wireless receiver, and automatic gain control method
JP4779523B2 (en) Received electric field strength detection circuit and method, and receiver using the same
JP2006109154A (en) Receiver, communication terminal device, and gain control method
JPH10107765A (en) Agc circuit for cdma
KR100326307B1 (en) Apparatus and method for symbol normalizing in cdma system
JP2003209450A (en) Automatic gain control circuit and automatic gain control method
JP2002141844A (en) Diversity receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250