JP2008028483A - 高周波回路装置,高周波モジュール及び無線通信装置 - Google Patents
高周波回路装置,高周波モジュール及び無線通信装置 Download PDFInfo
- Publication number
- JP2008028483A JP2008028483A JP2006196250A JP2006196250A JP2008028483A JP 2008028483 A JP2008028483 A JP 2008028483A JP 2006196250 A JP2006196250 A JP 2006196250A JP 2006196250 A JP2006196250 A JP 2006196250A JP 2008028483 A JP2008028483 A JP 2008028483A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- frequency circuit
- circuit device
- dielectric substrate
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Microwave Amplifiers (AREA)
Abstract
【課題】基板内を伝搬するPPM漏洩波を減衰させて、電力損失の低減と回路動作特性の向上と異常発振の防止を図った高周波回路装置,高周波モジュール及び無線通信装置を提供する。
【解決手段】高周波回路装置は、スロット線路1,2とFET200とを誘電体基板100の表面側に備え、スロット線路1,2と非対称なPDTLを構成するスロット線路3,4とを裏面側に備える。接地された導体板5−1,5−2が誘電体基板100の両側面部に取り付けられ、導体板5−1(5−2)の上面部52が表面側導体101に、下面部53が裏面側導体102にそれぞれ接触して、表面側導体101と裏面側導体102とを導体板5−1(5−2)で短絡している。そして、誘電体基板100の基板端100a(100b)と導体板5−1(5−2)の起立部51との間に空隙55を画成し、基板端100a(100b)を開放している。
【選択図】図1
【解決手段】高周波回路装置は、スロット線路1,2とFET200とを誘電体基板100の表面側に備え、スロット線路1,2と非対称なPDTLを構成するスロット線路3,4とを裏面側に備える。接地された導体板5−1,5−2が誘電体基板100の両側面部に取り付けられ、導体板5−1(5−2)の上面部52が表面側導体101に、下面部53が裏面側導体102にそれぞれ接触して、表面側導体101と裏面側導体102とを導体板5−1(5−2)で短絡している。そして、誘電体基板100の基板端100a(100b)と導体板5−1(5−2)の起立部51との間に空隙55を画成し、基板端100a(100b)を開放している。
【選択図】図1
Description
この発明は、PDTL(Planar Dielectric Transmission Line)を基本伝送線路とした高周波回路装置,高周波モジュール及び無線通信装置に関し、特に、非対称型のPDTLを有した高周波回路装置,高周波モジュール及び無線通信装置に関するものである。
マイクロ波やミリ波等の高周波信号を扱う高周波回路装置では、能動素子実装や特性インピーダンス設計等の容易さから、スロット線路を誘電体基板面に形成した回路を用いることが多い。そして、このようにスロット線路を用いた高周波回路装置において、高周波発振器の高Q値化や高周波増幅器の低損失化等を向上すべく、PDTLを基本伝送線路とした高周波回路装置が提案されている(特許文献1ないし特許文献3参照)。
PDTLのスロット線路とは、誘電体基板の両面のスロット線路を同形に設定して互いに対向させた線路をいう。例えば、図19に示すように、誘電体基板100の表面の導体101に形成された第1及び第2のスロット線路111,112と、裏面の導体102に形成された第3及び第4のスロット線路121,122とは同形をなし且つ互いに対向している場合に、これら第1及び第2のスロット線路111,112と第3及び第4のスロット線121,122とはPDTLであるという。より詳細には、第1のスロット線路111と第3のスロット線121とがPDTLであり、第2のスロット線路112と第4のスロット線122とがPDTLである。
図19に示すように、誘電体基板100を挟んで対向するスロット線路111,121(112,122)が同形の場合には、特に、この線路を対称なPDTLを呼んでいる。
スロット線路をこのようなPDTL構造にすることで、高周波信号M1,M1′(M2,M2′)を、誘電体基板100両側のスロット線路111,121(112,122)内を互いに同位相で伝搬させ、電磁界エネルギを、両スロット線路111,121(112,122)内と誘電体基板100内に集中させることができる。
PDTLのスロット線路とは、誘電体基板の両面のスロット線路を同形に設定して互いに対向させた線路をいう。例えば、図19に示すように、誘電体基板100の表面の導体101に形成された第1及び第2のスロット線路111,112と、裏面の導体102に形成された第3及び第4のスロット線路121,122とは同形をなし且つ互いに対向している場合に、これら第1及び第2のスロット線路111,112と第3及び第4のスロット線121,122とはPDTLであるという。より詳細には、第1のスロット線路111と第3のスロット線121とがPDTLであり、第2のスロット線路112と第4のスロット線122とがPDTLである。
図19に示すように、誘電体基板100を挟んで対向するスロット線路111,121(112,122)が同形の場合には、特に、この線路を対称なPDTLを呼んでいる。
スロット線路をこのようなPDTL構造にすることで、高周波信号M1,M1′(M2,M2′)を、誘電体基板100両側のスロット線路111,121(112,122)内を互いに同位相で伝搬させ、電磁界エネルギを、両スロット線路111,121(112,122)内と誘電体基板100内に集中させることができる。
このような対称なPDTLは、高周波回路装置におけるフィルタ等の受動回路部分に用いられる。しかし、増幅器等の能動回路部分では、FET等の能動素子を誘電体基板の片面にのみ設置し、誘電体基板の両面のスロット線路パターンを一部異ならしめた構造のPDTLが用いられる。例えば、図20に示すような能動回路では、二点鎖線で示すFET200を表面の第1及び第2のスロット線路111,112間に介在させ、第1のスロット線路111から入力した高周波信号M1をFET200で増幅し、その増幅した高周波信号M2を第2のスロット線路112に出力する。このような能動回路では、FET200の入出力部に近い第1及び第2のスロット線路111,112のスロット線路パターン111a,112aの幅を、第3及び第4のスロット線路121,122のスロット線路パターン121a,122aの幅よりも狭くして、電磁界エネルギをFET200側に集中させ、電力を効率よくFET200に供給するようにしている。
このように、誘電体基板を挟んで対向する同形のスロット線路の内、一方のスロット線路の少なくとも一部の線路幅を他方のスロット線路の対応部の線路幅よりも狭く設定したPDTLを、非対称なPDTLという。したがって、図20において、誘電体基板100を挟んで対向する第1及び第2のスロット線路111,112と第3及び第4のスロット線121,122との幅を異ならしめた場合に、第1及び第2のスロット線路111,112と第3及び第4のスロット線路121,122とは非対称なPDTLであるという。より詳細には、第1のスロット線路111と第3のスロット線121とが非対称なPDTLであり、第2のスロット線路112と第4のスロット線122とが非対称なPDTLである。
このように、誘電体基板を挟んで対向する同形のスロット線路の内、一方のスロット線路の少なくとも一部の線路幅を他方のスロット線路の対応部の線路幅よりも狭く設定したPDTLを、非対称なPDTLという。したがって、図20において、誘電体基板100を挟んで対向する第1及び第2のスロット線路111,112と第3及び第4のスロット線121,122との幅を異ならしめた場合に、第1及び第2のスロット線路111,112と第3及び第4のスロット線路121,122とは非対称なPDTLであるという。より詳細には、第1のスロット線路111と第3のスロット線121とが非対称なPDTLであり、第2のスロット線路112と第4のスロット線122とが非対称なPDTLである。
しかし、上記した従来の技術では、次のような問題がある。
非対称なPDTLを基本伝送線路とする高周波回路装置においては、図20で示したように、FET200の入出力部を形成するスロット線路パターン111a,112aの幅を、誘電体基板100裏面のスロット線路パターン121a,122aの幅よりも狭くして、電磁界エネルギをFET200側に集中させる構成を採るため、誘電体基板100の表面側導体101と裏面側導体102との間に、電界が生じる。そして、この電界に起因する電磁波Nが、破線で示すように、誘電体基板100内部を本来の高周波信号M1,M2の伝搬モードとは異なるモードで伝搬する。
すなわち、DCから全ての周波数範囲で伝搬可能な平衡平板モード(Parallel Plate Mode ;PPM)の電磁放射が、誘電体基板100内部で行われ、この電磁波Nがオープン状態の基板端100a,100bで反射を繰り返しながら誘電体基板100内を伝搬するのである。
このようなPPMの電磁波(以下、「PPM漏洩波」と記す。)Nは、FET200等の能動素子を有した高周波回路装置にとって損失となるばかりでなく、反射を繰り返している間に、スロット線路111,112を伝送する本来の高周波信号M1,M2と再結合して、高周波回路装置の動作特性に重大な影響を与えるおそれがある。例えば、PPM漏洩波Nがかかる再結合を行うことによって、本来の高周波信号M1,M2と相殺したり強調したりする。この結果、当該高周波回路装置の出力特性に大きなリプルを生じさせる。また、反射を繰り返すPPM漏洩波NがFET200等の能動素子の入力部にフィードバックされて、異常発振を起こす原因ともなる。
非対称なPDTLを基本伝送線路とする高周波回路装置においては、図20で示したように、FET200の入出力部を形成するスロット線路パターン111a,112aの幅を、誘電体基板100裏面のスロット線路パターン121a,122aの幅よりも狭くして、電磁界エネルギをFET200側に集中させる構成を採るため、誘電体基板100の表面側導体101と裏面側導体102との間に、電界が生じる。そして、この電界に起因する電磁波Nが、破線で示すように、誘電体基板100内部を本来の高周波信号M1,M2の伝搬モードとは異なるモードで伝搬する。
すなわち、DCから全ての周波数範囲で伝搬可能な平衡平板モード(Parallel Plate Mode ;PPM)の電磁放射が、誘電体基板100内部で行われ、この電磁波Nがオープン状態の基板端100a,100bで反射を繰り返しながら誘電体基板100内を伝搬するのである。
このようなPPMの電磁波(以下、「PPM漏洩波」と記す。)Nは、FET200等の能動素子を有した高周波回路装置にとって損失となるばかりでなく、反射を繰り返している間に、スロット線路111,112を伝送する本来の高周波信号M1,M2と再結合して、高周波回路装置の動作特性に重大な影響を与えるおそれがある。例えば、PPM漏洩波Nがかかる再結合を行うことによって、本来の高周波信号M1,M2と相殺したり強調したりする。この結果、当該高周波回路装置の出力特性に大きなリプルを生じさせる。また、反射を繰り返すPPM漏洩波NがFET200等の能動素子の入力部にフィードバックされて、異常発振を起こす原因ともなる。
この発明は、上述した課題を解決するためになされたもので、基板内を伝搬するPPM漏洩波を減衰させて、電力損失の低減と回路動作特性の向上と異常発振の防止を図った高周波回路装置,高周波モジュール及び無線通信装置を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、誘電体基板の表面の導体に形成された第1及び第2のスロット線路と、誘電体基板の表面に実装されて、これら第1及び第2のスロット線路との間に介在し、第1のスロット線路内に入力された帯域内信号を増幅して第2のスロット線路内に出力する能動素子と、誘電体基板の裏面の導体に形成された第3及び第4のスロット線路とを有し、第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTLである高周波回路装置であって、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部において、表面側の導体と裏面側の導体とを接地した導電部材で短絡し、この導電部材と両側面部の誘電体端面との間に所定幅の空隙を設けて、両側面部の端面を開放した構成とする。
かかる構成により、帯域内信号が第1のスロット線路に入力されると、第3のスロット線路にも同位相の帯域内信号が入力される。そして、第1のスロット線路内に入力された帯域内信号が、能動素子によって増幅され、第2のスロット線路内に出力される。第2のスロット線路に出力された信号と同位相の信号が第4のスロットからも出力される。このとき、第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTL構造を成しているので、電磁エネルギが第1のスロット内側に集中し、帯域信号が能動素子によって効率的に増幅されて、第2のスロット線路に出力されることとなる。ところが、第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTLであるため、誘電体基板の表面側導体と裏面側導体との間に電界が生じ、この電界に起因するPPM漏洩波が、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部で反射を繰り返しながら誘電体基板内を伝搬するおそれがある。しかしながら、この発明では、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部において、表面側の導体と裏面側の導体とを接地した導電部材で短絡し、しかも、この導電部材と両側面部の誘電体端面との間に所定幅の空隙を設けて、両側面部の端面を開放した構成を採っているので、両側面部の導電部材で反射したPPM漏洩波が位相を反転させて戻り、両側面部の誘電体端面で反射したPPM漏洩波が同位相で戻る。この結果、導電部材で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
かかる構成により、帯域内信号が第1のスロット線路に入力されると、第3のスロット線路にも同位相の帯域内信号が入力される。そして、第1のスロット線路内に入力された帯域内信号が、能動素子によって増幅され、第2のスロット線路内に出力される。第2のスロット線路に出力された信号と同位相の信号が第4のスロットからも出力される。このとき、第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTL構造を成しているので、電磁エネルギが第1のスロット内側に集中し、帯域信号が能動素子によって効率的に増幅されて、第2のスロット線路に出力されることとなる。ところが、第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTLであるため、誘電体基板の表面側導体と裏面側導体との間に電界が生じ、この電界に起因するPPM漏洩波が、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部で反射を繰り返しながら誘電体基板内を伝搬するおそれがある。しかしながら、この発明では、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部において、表面側の導体と裏面側の導体とを接地した導電部材で短絡し、しかも、この導電部材と両側面部の誘電体端面との間に所定幅の空隙を設けて、両側面部の端面を開放した構成を採っているので、両側面部の導電部材で反射したPPM漏洩波が位相を反転させて戻り、両側面部の誘電体端面で反射したPPM漏洩波が同位相で戻る。この結果、導電部材で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
請求項2の発明は、請求項1に記載の高周波回路装置において、空隙の幅を、誘電体基板内に生じるPPM漏洩波の波長以下に設定した構成とする。
請求項3の発明は、請求項1又は請求項2に記載の高周波回路装置において、空隙内に、誘電体基板の誘電体よりも低誘電率の誘電体を充填した構成とする。
請求項4の発明は、請求項1ないし請求項3のいずれかに記載の高周波回路装置において、導電部材は、導体板であり、この導体板の一方縁部を側面部の表面側導体に接続すると共に他方縁部を裏面側導体に接続して、当該表面側導体と裏面側導体とを側面部のほぼ全部に亘って短絡した構成とする。
かかる構成により、PPM漏洩波は、側面部のほぼ全部を短絡した導体板で反射し、位相を反転させて戻る。そして、当該側面部の誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体板で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
かかる構成により、PPM漏洩波は、側面部のほぼ全部を短絡した導体板で反射し、位相を反転させて戻る。そして、当該側面部の誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体板で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
請求項5の発明は、請求項1ないし請求項3のいずれかに記載の高周波回路装置において、導電部材は、線状又は帯状の導体であり、複数の導体をPPM漏洩波の波長の4分の1未満の間隔で側面部に配し、各導体を表面側導体と裏面側導体とに接続することで短絡した構成とする。
かかる構成により、PPM漏洩波は、側面部を短絡した線状又は帯状の複数の導体で反射し、位相を反転させて戻る。そして、当該側面部の誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。しかも、複数の導体がPPM漏洩波の波長の4分の1未満の間隔で側面部に配されているので、当該PPM漏洩波が複数の導体によって共振して異常発振を起こすこともない。
かかる構成により、PPM漏洩波は、側面部を短絡した線状又は帯状の複数の導体で反射し、位相を反転させて戻る。そして、当該側面部の誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。しかも、複数の導体がPPM漏洩波の波長の4分の1未満の間隔で側面部に配されているので、当該PPM漏洩波が複数の導体によって共振して異常発振を起こすこともない。
請求項6の発明は、請求項1ないし請求項3のいずれかに記載の高周波回路装置において、導電部材を、略U字状のパッケージプレートの接地された導電性の上端面と、起立部とこの起立部上の水平部とで形成されたパッケージサイドカバーの起立部の下面と内面と水平部の下面とに亘って設けられた導体とによって構成し、裏面側導体をパッケージプレートの上端面に接触させた状態で、誘電体基板をパッケージプレート上に載置し、パッケージサイドカバーを、起立部の下面をパッケージプレートの上端面に接触させると共に水平部の下面を誘電体基板の表面側導体に接触させ、起立部の内面を両側面部の端面から所定幅だけ離した状態で、誘電体基板の両側面部に配した構成とする。
かかる構成により、PPM漏洩波は、パッケージサイドカバーの起立部の下面と内面と水平部の下面とに亘って設けられた導体で反射し、位相を反転させて戻る。そして、パッケージサイドカバーが配された誘電体基板の側面部の誘電体端面で反射したPPM漏洩波が同位相で戻る。この結果、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
かかる構成により、PPM漏洩波は、パッケージサイドカバーの起立部の下面と内面と水平部の下面とに亘って設けられた導体で反射し、位相を反転させて戻る。そして、パッケージサイドカバーが配された誘電体基板の側面部の誘電体端面で反射したPPM漏洩波が同位相で戻る。この結果、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。
請求項7の発明は、請求項1ないし請求項3のいずれかに記載の高周波回路装置において、導電部材を、略U字状のパッケージプレートの接地された導電性の上端面と、PPM漏洩波の波長の4分の1未満の間隔で上端面に配され且つ一方端が上端面に接続された線状又は帯状の複数の導体とで構成し、裏面側導体をパッケージプレートの上端面に接触させた状態で、誘電体基板をパッケージプレート上に載置し、導体の他方端を、誘電体基板の表面側導体にそれぞれ接続した構成とする。
かかる構成により、PPM漏洩波は、パッケージプレートの上端面と誘電体基板の表面側導体とに接続された複数の線状又は帯状の複数の導体で反射し、位相を反転させて戻る。そして、誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。しかも、複数の導体がPPM漏洩波の波長の4分の1未満の間隔で配されているので、当該PPM漏洩波が複数の導体によって共振して異常発振を起こすこともない。
かかる構成により、PPM漏洩波は、パッケージプレートの上端面と誘電体基板の表面側導体とに接続された複数の線状又は帯状の複数の導体で反射し、位相を反転させて戻る。そして、誘電体端面で反射したPPM漏洩波が同位相で戻るので、導体で反射したPPM漏洩波と誘電体端面で反射したPPM漏洩波とが互いに相殺して減衰する。しかも、複数の導体がPPM漏洩波の波長の4分の1未満の間隔で配されているので、当該PPM漏洩波が複数の導体によって共振して異常発振を起こすこともない。
請求項8の発明に係る高周波モジュールは、アンテナ部と、このアンテナ部が接続された送信部又は受信部と、これら送信部内又は受信部内のミキサに所定周波数の局所信号を発振する発振部とを備える高周波モジュールであって、送信部又は受信部と発振部とが、請求項1ないし請求項7のいずれかに記載の高周波回路装置である構成とした。
請求項9の発明に係る無線通信装置は、請求項8に記載の高周波モジュールを備えた構成とする。
以上詳しく説明したように、この発明の高周波回路装置によれば、第1及び第2のスロット線路の両側に位置する誘電体基板の両側面部において、表面側の導体と裏面側の導体とを接地した導電部材で短絡すると共に、この導電部材と両側面部の誘電体端面との間に所定幅の空隙を設けて、両側面部の端面を開放し、誘電体基板の両側面部で反射するPPM漏洩波を減衰させるようにしたので、電力の損失を低減することができる。また、PPM漏洩波が、第1及び第2のスロット線路を伝搬する帯域内信号と再結合することがないので、装置の動作特性の向上を図ることができる。さらに、PPM漏洩波が能動素子によって増幅されて、異常発振の原因となることを防止することができるという優れた効果がある。
また、請求項3の発明に係る高周波回路装置によれば、誘電体を充填することにより、空隙を所望の大きさに調整することができる。
また、請求項8及び請求項9の発明によれば、低電力損失で動作特性に優れ、しかも異常発振が生じない高周波モジュール及び無線通信装置を提供することができるという効果がある。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係る高周波回路装置を示す分解斜視視図であり、図2は、図1に示す高周波回路装置の表面図であり、図3は、高周波回路装置の裏面図である。
図1及び図2に示すように、この実施例の高周波回路装置は、誘電体基板100の表面側に、第1のスロット線路としてのスロット線路1と第2のスロット線路としてのスロット線路2とこれらスロット線路1,2との間に実装された能動素子としてのFET200とを備えている。さらに、高周波回路装置は、図3に示すように、誘電体基板100の裏面側に、第3のスロット線路としてのスロット線路3と第4のスロット線路としてのスロット線路4とを備えている。そして、図1〜図3に示すように、この実施例の特徴である導電部材としての導体板5−1,5−2が誘電体基板100の両側面部に取り付けられている。
スロット線路1は、伝送する高周波信号M1をFET200に入力するための線路であり、誘電体基板100の表面側導体101を所定パターンの形状に削除することで形成される。
具体的には、図2に示すように、スロット線路1は、誘電体基板100の縁部で開口した長尺状のパターン10とこのパターン10から延出した幅狭のパターン11とで構成されている。また、パターン11の先端11aはショート状態にされており、この先端11aの前段には、湾曲部11bが形成されている。そして、この湾曲部11bの頂部が、高周波信号M1の波長の4分の1だけ先端11aから離れた位置に設定されている。また、このパターン11からは、一対のDC(直流)カット線路12,13が分岐され、ゲート電極部101Gが、これらDCカット線路12,13とスロット線路1とによって画成されている。
具体的には、図2に示すように、スロット線路1は、誘電体基板100の縁部で開口した長尺状のパターン10とこのパターン10から延出した幅狭のパターン11とで構成されている。また、パターン11の先端11aはショート状態にされており、この先端11aの前段には、湾曲部11bが形成されている。そして、この湾曲部11bの頂部が、高周波信号M1の波長の4分の1だけ先端11aから離れた位置に設定されている。また、このパターン11からは、一対のDC(直流)カット線路12,13が分岐され、ゲート電極部101Gが、これらDCカット線路12,13とスロット線路1とによって画成されている。
スロット線路2は、増幅された高周波信号M2をFET200から出力するための線路であり、スロット線路1と誘電体基板100の中心点Pに対して180°回転対称の形状を成している。
すなわち、スロット線路2は、誘電体基板100の縁部で開口した長尺状のパターン20と、このパターン20から誘電体基板100の中央側に延出した幅狭のパターン21とで構成されている。そして、ショート状態のパターン21の先端21aの後段に、湾曲部21bが形成されている。この湾曲部21bの頂部も、出力される高周波信号M2の波長の4分の1だけ先端21aから離れた位置に設定されている。また、このスロット線路2からも、一対のDCカット線路22,23が分岐され、ドレイン電極部101Dが、これらDCカット線路22,23とスロット線路2とによって画成されている。
したがって、ゲート電極部101G,ドレイン電極部101D以外の表面側導体101の部分がソース電極部101Sをなす。
すなわち、スロット線路2は、誘電体基板100の縁部で開口した長尺状のパターン20と、このパターン20から誘電体基板100の中央側に延出した幅狭のパターン21とで構成されている。そして、ショート状態のパターン21の先端21aの後段に、湾曲部21bが形成されている。この湾曲部21bの頂部も、出力される高周波信号M2の波長の4分の1だけ先端21aから離れた位置に設定されている。また、このスロット線路2からも、一対のDCカット線路22,23が分岐され、ドレイン電極部101Dが、これらDCカット線路22,23とスロット線路2とによって画成されている。
したがって、ゲート電極部101G,ドレイン電極部101D以外の表面側導体101の部分がソース電極部101Sをなす。
FET200は、スロット線路1からの高周波信号M1を増幅し、その増幅した高周波信号M2をスロット線路2に出力するための素子であり、端子がコプレーナ型に配列されている。すわなち、図1に示すように、ゲート端子Gとドレイン端子Dとを直列に配され、ソース端子Sがこれらゲート端子G,ドレイン端子Dの両側に平行に配されている。かかるFET200では、バンプ201を介して、ゲート端子Gが表面側導体101のゲート電極部101Gに、ドレイン端子Dがドレイン電極部101Dに、ソース端子Sがソース電極部101Sにフリップチップ実装されている。
スロット線路3は、図3に示すように、誘電体基板100の裏面側導体102に形成され、スロット線路1と非対称のPDTLを構成する。
すなわち、スロット線路3とスロット線路1とは、誘電体基板100を挟んで対向しており、スロット線路1のパターン10と同幅のパターン30と、パターン10,11よりも幅広のパターン31とを有している。
また、スロット線路4もスロット線路2と非対称なPDTLを構成している。すなわち、スロット線路4とスロット線路2とは、誘電体基板100を挟んで対向しており、スロット線路2のパターン20と同幅のパターン40と、パターン20,21よりも幅広のパターン41とを有している。
すなわち、スロット線路3とスロット線路1とは、誘電体基板100を挟んで対向しており、スロット線路1のパターン10と同幅のパターン30と、パターン10,11よりも幅広のパターン31とを有している。
また、スロット線路4もスロット線路2と非対称なPDTLを構成している。すなわち、スロット線路4とスロット線路2とは、誘電体基板100を挟んで対向しており、スロット線路2のパターン20と同幅のパターン40と、パターン20,21よりも幅広のパターン41とを有している。
導体板5−1,5−2は、誘電体基板100内に生じるPPM漏洩波を減衰するための部材であり、図1の二点鎖線で示すように、スロット線路1,2の両側に位置する両側面部(基板端100a,100b側の部分)に取り付けられている。
図4は、図2の矢視A−A断面図である。
図4及び図1に示すように、導体板5−1(5−2)は、断面コ字状に形成されており、その長さは、誘電体基板100の側面部の長さとほぼ等しく設定されている。そして、導体板5−1(5−2)の中途部には、ゲート電極部101G(ドレイン電極部101D)との干渉を避けるための切り欠き部50が形成されている。
このような導体板5−1(5−2)は、接地されており、一方縁部としての上面部52を表面側導体101に接触させると共に、他方縁部としての下面部53を裏面側導体102に接触させた状態で、誘電体基板100の側面部に取り付けられている。これにより、誘電体基板100の表面側導体101と裏面側導体102とが、側面部で短絡された状態になっている。
また、かかる導体板5−1(5−2)は、その起立部51を誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)と起立部51との間に距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。この実施例では、この空隙55の距離dを後述するPPM漏洩波の波長以下に設定している。
このように、導体板5−1(5−2)を誘電体基板100の側面部に取り付けることで、起立部51のショート状態と基板端100a(100b)のオープン状態との2種類の境界条件が近接した状態になる。
図4は、図2の矢視A−A断面図である。
図4及び図1に示すように、導体板5−1(5−2)は、断面コ字状に形成されており、その長さは、誘電体基板100の側面部の長さとほぼ等しく設定されている。そして、導体板5−1(5−2)の中途部には、ゲート電極部101G(ドレイン電極部101D)との干渉を避けるための切り欠き部50が形成されている。
このような導体板5−1(5−2)は、接地されており、一方縁部としての上面部52を表面側導体101に接触させると共に、他方縁部としての下面部53を裏面側導体102に接触させた状態で、誘電体基板100の側面部に取り付けられている。これにより、誘電体基板100の表面側導体101と裏面側導体102とが、側面部で短絡された状態になっている。
また、かかる導体板5−1(5−2)は、その起立部51を誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)と起立部51との間に距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。この実施例では、この空隙55の距離dを後述するPPM漏洩波の波長以下に設定している。
このように、導体板5−1(5−2)を誘電体基板100の側面部に取り付けることで、起立部51のショート状態と基板端100a(100b)のオープン状態との2種類の境界条件が近接した状態になる。
次に、この実施例の高周波回路装置が示す作用及び効果について説明する。
図2及び図3に示すように、ゲート電圧,ドレイン電圧をゲート電極部101G,ドレイン電極部101Dを通じてFET200に印加し、FET200の動作状態時において、帯域内の高周波信号M1をTE10モードでスロット線路1に入力すると、表面側の高周波信号M1が、スロット線路1のパターン10から幅狭のパターン11に入力され、FET200で増幅されて、その増幅された高周波信号M2がスロット線路2のパターン21に出力され、パターン20側に送られる。このとき、誘電体基板100の裏面側では、高周波信号M1と同位相の高周波信号M1′が、パターン30から幅広のパターン31に入力され、高周波信号M2と同位相の高周波信号M2′がパターン41からパターン40に出力される。
すなわち、スロット線路1,3とスロット線路2,4とがそれぞれ非対称なPDTLであり、スロット線路1のパターン11がスロット線路3のパターン31よりも幅狭に設定され、スロット線路2のパターン21がスロット線路4のパターン41よりも幅狭に設定されていることので、電磁界エネルギがスロット線路3,4よりもスロット線路1,2側に集中し、高周波信号M1,M2の電磁界エネルギが強くなる。
また、FET200のゲート端子G,ドレイン端子Dがパターン11,21の先端11a,21aから高周波信号M1,M2の波長の4分の1の箇所に接続されているので、高周波信号M1の最大電圧値がゲート端子Gに印加し、ドレイン端子Dから高周波信号M2の最大電圧値が出力されることとなる。
さらに、FET200のゲート端子G,ドレイン端子D,ソース端子Sがコプレーナ型に配列されているので、電界がスロット線路1の線幅方向を向くTE10モードの高周波信号M1は、これらの端子G,Sを通じてスムーズにFET200に入力し、TE10モードの高周波信号M2が、これらの端子D,Sを通じてスムーズにFET200から出力されることとなる。
このように、この実施例の高周波回路装置によれば、高周波信号M1,M2をFET200に対して効率よく入出力することができる。
図2及び図3に示すように、ゲート電圧,ドレイン電圧をゲート電極部101G,ドレイン電極部101Dを通じてFET200に印加し、FET200の動作状態時において、帯域内の高周波信号M1をTE10モードでスロット線路1に入力すると、表面側の高周波信号M1が、スロット線路1のパターン10から幅狭のパターン11に入力され、FET200で増幅されて、その増幅された高周波信号M2がスロット線路2のパターン21に出力され、パターン20側に送られる。このとき、誘電体基板100の裏面側では、高周波信号M1と同位相の高周波信号M1′が、パターン30から幅広のパターン31に入力され、高周波信号M2と同位相の高周波信号M2′がパターン41からパターン40に出力される。
すなわち、スロット線路1,3とスロット線路2,4とがそれぞれ非対称なPDTLであり、スロット線路1のパターン11がスロット線路3のパターン31よりも幅狭に設定され、スロット線路2のパターン21がスロット線路4のパターン41よりも幅狭に設定されていることので、電磁界エネルギがスロット線路3,4よりもスロット線路1,2側に集中し、高周波信号M1,M2の電磁界エネルギが強くなる。
また、FET200のゲート端子G,ドレイン端子Dがパターン11,21の先端11a,21aから高周波信号M1,M2の波長の4分の1の箇所に接続されているので、高周波信号M1の最大電圧値がゲート端子Gに印加し、ドレイン端子Dから高周波信号M2の最大電圧値が出力されることとなる。
さらに、FET200のゲート端子G,ドレイン端子D,ソース端子Sがコプレーナ型に配列されているので、電界がスロット線路1の線幅方向を向くTE10モードの高周波信号M1は、これらの端子G,Sを通じてスムーズにFET200に入力し、TE10モードの高周波信号M2が、これらの端子D,Sを通じてスムーズにFET200から出力されることとなる。
このように、この実施例の高周波回路装置によれば、高周波信号M1,M2をFET200に対して効率よく入出力することができる。
ところが、スロット線路1,2とスロット線路3,4が非対称のPDTLであるため、誘電体基板100の表面側導体101と裏面側導体102との間に電界が生じ、この電界によって、PPM漏洩波が誘電体基板100内に発生し、スロット線路1,2の両側に位置する両側面部(基板端100a,100b側の部分)で反射を繰り返しながら誘電体基板100内を伝搬するおそれがある。
図5は、PPM漏洩波の発生メカニズムを説明するための部分拡大断面図である。
スロット線路1(2)とスロット線路3(4)が非対称のPDTLであるため、図5に示すように、パターン11(21)の線幅がパターン31(41)の線幅よりも狭く設定されている。このため、パターン11(21)の幅方向に生じる高周波信号M1(M2)の電界成分E1は、パターン31(41)に幅方向に生じる高周波信号M1′(M2′)の電界成分E2よりも強い。この結果、この電界成分E1が図のようにソース電極部101S(ドレイン電極部101D)からゲート電極部101G(ソース電極部101S)側を向いている場合には、電界成分E2も同方向を向き、ソース電極部101S(ドレイン電極部101D)から導体102側を向く電界成分E3と、導体102からゲート電極部101G(ソース電極部101S)側を向く電界成分E4とが、誘電体基板100内に生成されることとなる。そして、これら電界成分E3,E4とこれらの電界成分の周りを回転する磁界成分とで成るPPM漏洩波N,Nが誘電体基板100の両側面部に向かって伝搬し、両側面部で反射を繰り返して異常発振等の原因となるおそれがある。
図5は、PPM漏洩波の発生メカニズムを説明するための部分拡大断面図である。
スロット線路1(2)とスロット線路3(4)が非対称のPDTLであるため、図5に示すように、パターン11(21)の線幅がパターン31(41)の線幅よりも狭く設定されている。このため、パターン11(21)の幅方向に生じる高周波信号M1(M2)の電界成分E1は、パターン31(41)に幅方向に生じる高周波信号M1′(M2′)の電界成分E2よりも強い。この結果、この電界成分E1が図のようにソース電極部101S(ドレイン電極部101D)からゲート電極部101G(ソース電極部101S)側を向いている場合には、電界成分E2も同方向を向き、ソース電極部101S(ドレイン電極部101D)から導体102側を向く電界成分E3と、導体102からゲート電極部101G(ソース電極部101S)側を向く電界成分E4とが、誘電体基板100内に生成されることとなる。そして、これら電界成分E3,E4とこれらの電界成分の周りを回転する磁界成分とで成るPPM漏洩波N,Nが誘電体基板100の両側面部に向かって伝搬し、両側面部で反射を繰り返して異常発振等の原因となるおそれがある。
しかしながら、この実施例の高周波回路装置は、図4に示したように、接地された導体板5−1,5−2をスロット線路1,2の両側に位置する両側面部(基板端100a,100b側の部分)に取り付けて、誘電体基板100の表面側導体101と裏面側導体102とを短絡すると共に、基板端100a(100b)を開放した構成となっているので、誘電体基板100内に発生したPPM漏洩波Nを減衰させることができる。
図6は、導体板5−1,5−2によるPPM漏洩波Nの減衰作用を説明するための概略断面図である。
図6の(a)に示すように、パターン11(21)に高周波信号M1(M2)の強い電界成分E1が生じ、パターン31(41)に高周波信号M1′(M2′)の弱い電界成分E2が生じると、破線で示すように、表面側導体101から裏面側導体102側を向く電界成分E3と裏面側導体102から表面側導体101側を向く電界成分E4とが発生し、これらの電界成分E3,E4によるPPM漏洩波N,Nが誘電体基板100内を基板端100b,100a側に向かって伝搬する。
そして、これらPPM漏洩波N,Nが、基板端100a,100bに至ると、図6の(b)に示すように、PPM漏洩波N,Nが基板端100a,100bによってそれぞれ反射される。このとき、これらの基板端100a,100bが開放端(オープン)であるので、基板端100a,100bからの反射PPM漏洩波N1,N1は入射PPM漏洩波N,Nとは同位相となる。
また、基板端100a,100bで反射されずに通過したPPM漏洩波N,Nが導体板5−1,5−2の起立部51,51に至ると、図6の(c)に示すように、起立部51,51によって反射されるが、導体板5−1,5−2の起立部51,51が短絡端(ショート)であるので、起立部51,51からの反射PPM漏洩波N2,N2は、入射PPM漏洩波N,Nと逆位相になる。
したがって、パターン11(21)及びパターン31(41)の部位で発生したPPM漏洩波N,Nがオープンの基板端100a,100bで反射して生じた反射PPM漏洩波N1,N1とショートの起立部51,51で反射した反射PPM漏洩波N2,N2とが、互いに相殺し、図6の(d)に示すように、結果的にPPM漏洩波N,Nが減衰することとなる。
図6は、導体板5−1,5−2によるPPM漏洩波Nの減衰作用を説明するための概略断面図である。
図6の(a)に示すように、パターン11(21)に高周波信号M1(M2)の強い電界成分E1が生じ、パターン31(41)に高周波信号M1′(M2′)の弱い電界成分E2が生じると、破線で示すように、表面側導体101から裏面側導体102側を向く電界成分E3と裏面側導体102から表面側導体101側を向く電界成分E4とが発生し、これらの電界成分E3,E4によるPPM漏洩波N,Nが誘電体基板100内を基板端100b,100a側に向かって伝搬する。
そして、これらPPM漏洩波N,Nが、基板端100a,100bに至ると、図6の(b)に示すように、PPM漏洩波N,Nが基板端100a,100bによってそれぞれ反射される。このとき、これらの基板端100a,100bが開放端(オープン)であるので、基板端100a,100bからの反射PPM漏洩波N1,N1は入射PPM漏洩波N,Nとは同位相となる。
また、基板端100a,100bで反射されずに通過したPPM漏洩波N,Nが導体板5−1,5−2の起立部51,51に至ると、図6の(c)に示すように、起立部51,51によって反射されるが、導体板5−1,5−2の起立部51,51が短絡端(ショート)であるので、起立部51,51からの反射PPM漏洩波N2,N2は、入射PPM漏洩波N,Nと逆位相になる。
したがって、パターン11(21)及びパターン31(41)の部位で発生したPPM漏洩波N,Nがオープンの基板端100a,100bで反射して生じた反射PPM漏洩波N1,N1とショートの起立部51,51で反射した反射PPM漏洩波N2,N2とが、互いに相殺し、図6の(d)に示すように、結果的にPPM漏洩波N,Nが減衰することとなる。
このように、この実施例によれば、PPM漏洩波N,Nを導体板5−1,5−2によって減衰させることができるので、電力の損失を低減することができる。また、PPM漏洩波N,Nが、スロット線路1,2を伝搬する高周波信号M1,M2と再結合することがないので、装置の動作特性の向上を図ることができる。さらに、PPM漏洩波N,NがFET200によって増幅されて、異常発振の原因となることもない。
次に、この発明の第2実施例について説明する。
図7は、この発明の第2実施例に係る高周波回路装置を示す断面図である。
図4に示したように、上記第1実施例では、誘電体基板100の基板端100a(100b)と導体板5−1(5−2)との間を距離dの空隙55とした。
これに対して、この実施例では、図7に示すように、幅dの誘電体60を基板端100a(100b)に貼り付けることにより、誘電体60を空隙55内に充填した状態にした。
この誘電体60の誘電率は、誘電体基板100の誘電率よりも極めて低く設定されている。例えば、誘電率が「24」の誘電体基板100に対して、誘電率が「10」の誘電体60を貼り付ける。
かかる構成により、誘電体60の幅を適宜設定することで、導体板5−1(5−2)の起立部51と基板端100a(100b)との距離dを正確に設定することができる。すなわち、空気層の空隙55に比べて、固体の誘電体60の幅の方が管理し易く、この結果、距離dの正確な設定が可能となる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図7は、この発明の第2実施例に係る高周波回路装置を示す断面図である。
図4に示したように、上記第1実施例では、誘電体基板100の基板端100a(100b)と導体板5−1(5−2)との間を距離dの空隙55とした。
これに対して、この実施例では、図7に示すように、幅dの誘電体60を基板端100a(100b)に貼り付けることにより、誘電体60を空隙55内に充填した状態にした。
この誘電体60の誘電率は、誘電体基板100の誘電率よりも極めて低く設定されている。例えば、誘電率が「24」の誘電体基板100に対して、誘電率が「10」の誘電体60を貼り付ける。
かかる構成により、誘電体60の幅を適宜設定することで、導体板5−1(5−2)の起立部51と基板端100a(100b)との距離dを正確に設定することができる。すなわち、空気層の空隙55に比べて、固体の誘電体60の幅の方が管理し易く、この結果、距離dの正確な設定が可能となる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
次に、この発明の第3実施例について説明する。
図8は、この発明の第3実施例に係る高周波回路装置を示す分解斜視図である。
この実施例は、導電部材の形状が、上記第1及び第2実施例の導体板の形状と異なる。
図8に示すように、この実施例の導電部材5′−1,5′−2は、複数の帯状導体56で構成されている。具体的には、起立部57と上面部58と下面部59とで形成される断面コ字状の帯状導体56を複数、間隔wで並べ、下面部59を連結部54に連結した構成になっている。かかる導電部材5′−1(5′−2)においても、ゲート電極部101G(ドレイン電極部101D)との干渉を避けるための切り欠き部50が設けられている。
この導電部材5′−1(5′−2)も接地されており、破線で示すように、ゲート電極部101G(ドレイン電極部101D)を切り欠き部50の間に位置させた状態で、上面部58を表面側導体101に接触させると共に、下面部59を裏面側導体102に接触させている。これにより、誘電体基板100の両側面部が起立部57で短絡される。また、この起立部57も、第1及び第2実施例における起立部51と同様に、誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)と起立部57との間に上記距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。この実施例においても、この空隙55の距離dを後述するPPM漏洩波の波長以下に設定している。また、帯状導体56間の間隔wは、PPM漏洩波の波長の4分の1未満の間隔に設定されている。
図8は、この発明の第3実施例に係る高周波回路装置を示す分解斜視図である。
この実施例は、導電部材の形状が、上記第1及び第2実施例の導体板の形状と異なる。
図8に示すように、この実施例の導電部材5′−1,5′−2は、複数の帯状導体56で構成されている。具体的には、起立部57と上面部58と下面部59とで形成される断面コ字状の帯状導体56を複数、間隔wで並べ、下面部59を連結部54に連結した構成になっている。かかる導電部材5′−1(5′−2)においても、ゲート電極部101G(ドレイン電極部101D)との干渉を避けるための切り欠き部50が設けられている。
この導電部材5′−1(5′−2)も接地されており、破線で示すように、ゲート電極部101G(ドレイン電極部101D)を切り欠き部50の間に位置させた状態で、上面部58を表面側導体101に接触させると共に、下面部59を裏面側導体102に接触させている。これにより、誘電体基板100の両側面部が起立部57で短絡される。また、この起立部57も、第1及び第2実施例における起立部51と同様に、誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)と起立部57との間に上記距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。この実施例においても、この空隙55の距離dを後述するPPM漏洩波の波長以下に設定している。また、帯状導体56間の間隔wは、PPM漏洩波の波長の4分の1未満の間隔に設定されている。
かかる構成により、誘電体基板100内部を基板端100a(100b)側に伝搬するPPM漏洩波は、基板端100a(100b)で反射し、入射PPM漏洩波と同位相の状態で戻る。また、基板端100a(100b)を通って導電部材5′−1(5′−2)側に至ったPPM漏洩波は、帯状導体56の起立部57で反射し、入射PPM漏洩波と逆位相の状態で戻り、基板端100a(100b)で反射した同位相のPPM漏洩波と相殺される。
なお、この実施例において、誘電体60を空隙55内に充填することもできる。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
なお、この実施例において、誘電体60を空隙55内に充填することもできる。
その他の構成、作用及び効果は、上記第1及び第2実施例と同様であるので、その記載は省略する。
次に、この発明の第4実施例について説明する。
図9は、この発明の第4実施例に係る高周波回路装置の外観図であり、図10は、高周波回路装置の分解斜視図であり、図11は、導体を示すパッケージサイドカバーの斜視図である。
この実施例の高周波回路装置は、図9に示すように、上記第1ないし第3実施例と同構造の誘電体基板100をパッケージに収納し、パッケージプレート6とパッケージサイドカバー7−1,7−2とでPPM漏洩波の減衰部分を構成した点が、上記第1ないし第3実施例と異なる。
図9は、この発明の第4実施例に係る高周波回路装置の外観図であり、図10は、高周波回路装置の分解斜視図であり、図11は、導体を示すパッケージサイドカバーの斜視図である。
この実施例の高周波回路装置は、図9に示すように、上記第1ないし第3実施例と同構造の誘電体基板100をパッケージに収納し、パッケージプレート6とパッケージサイドカバー7−1,7−2とでPPM漏洩波の減衰部分を構成した点が、上記第1ないし第3実施例と異なる。
すなわち、上記第1ないし第3実施例と同様に、スロット線路1,2とFET200とスロット線路3,4とゲート電極部101Gとドレイン電極部101Dとソース電極部101Sとを有した誘電体基板100をパッケージプレート6の上端面に載せ、パッケージサイドカバー7−1,7−2を誘電体基板100の両側部を覆うようにしてパッケージプレート6の両上端面に載置した。
パッケージプレート6は、図10に示すように、両側壁部61,62と底壁部63とを有した略U字状の絶縁体であり、接地された導体65が、側壁部61(62)の外面61a(62a)と上端面61b(62b)と内面61c(62c)と底壁部63の内面63aとに亘って設けられている。側壁部61(62)を覆う導体65の途中には、切り欠き部65aが設けられ、誘電体基板100のゲート電極部101G(ドレイン電極部101D)に所定の直流電圧を印加するための端子部66(67)が、導体65と分離された状態で切り欠き部65a内に形成されている。
パッケージサイドカバー7−1(7−2)は、起立部71とこの起立部71上の水平部72とを有した略L字状の絶縁体であり、導体73が、内面に設けられている。
具体的には、図11に示すように、導体73が起立部71の下端面71a及び内面71bと水平部72の内面72aとに亘って設けられている。そして、導体73の途中には、切り欠き部73aが設けられ、ゲート電極部101G(ドレイン電極部101D)と端子部66(67)とに接触可能な中継部74(75)がこの切り欠き部73a内に形成されている。
具体的には、図11に示すように、導体73が起立部71の下端面71a及び内面71bと水平部72の内面72aとに亘って設けられている。そして、導体73の途中には、切り欠き部73aが設けられ、ゲート電極部101G(ドレイン電極部101D)と端子部66(67)とに接触可能な中継部74(75)がこの切り欠き部73a内に形成されている。
誘電体基板100は、このようなパッケージプレート6とパッケージサイドカバー7−1,7−2とによって構成されるパッケージ内に収納されている。
図12は、図9の矢視B−B断面図であり、図13は、図9の矢視C−C断面図である。
すなわち、図12に示すように、誘電体基板100は、パッケージプレート6の側壁部61,62上に載置され、裏面側導体102が側壁部61,62の上端面61b,62b上の導体65と接触している。
そして、パッケージサイドカバー7−1,7−2が、側壁部61,62の上端面61b,62b上に載置され、起立部71,71の下端面71a下の導体73と側壁部61,62の上端面61b,62b上の導体65とが接触している。そして、起立部71の内面71bと水平部72の内面72aが、誘電体基板100の側面部側に向けられ、水平部72の内面72a下の導体73が表面側導体101に接触している。これにより、誘電体基板100の表面側導体101と裏面側導体102とがパッケージサイドカバー7−1(7−2)の導体73とパッケージプレート6の導体65とによって短絡されている。また、起立部71の内面71bは、基板端100a(100b)から距離dだけ離され、内面71b上の導体73と基板端100a(100b)との間に空隙55が形成されている。
なお、パッケージサイドカバー7−1(7−2)の導体73の切り欠き部73a内に配された中継部74(75)は、ゲート電極部101G(ドレイン電極部101D)に接触している。具体的には、図13に示すように、中継部74(75)の上面部74a(75a)をゲート電極部101G(ドレイン電極部101D)に接触させ、下面部74b(75b)を端子部66(67)に接触させている。
図12は、図9の矢視B−B断面図であり、図13は、図9の矢視C−C断面図である。
すなわち、図12に示すように、誘電体基板100は、パッケージプレート6の側壁部61,62上に載置され、裏面側導体102が側壁部61,62の上端面61b,62b上の導体65と接触している。
そして、パッケージサイドカバー7−1,7−2が、側壁部61,62の上端面61b,62b上に載置され、起立部71,71の下端面71a下の導体73と側壁部61,62の上端面61b,62b上の導体65とが接触している。そして、起立部71の内面71bと水平部72の内面72aが、誘電体基板100の側面部側に向けられ、水平部72の内面72a下の導体73が表面側導体101に接触している。これにより、誘電体基板100の表面側導体101と裏面側導体102とがパッケージサイドカバー7−1(7−2)の導体73とパッケージプレート6の導体65とによって短絡されている。また、起立部71の内面71bは、基板端100a(100b)から距離dだけ離され、内面71b上の導体73と基板端100a(100b)との間に空隙55が形成されている。
なお、パッケージサイドカバー7−1(7−2)の導体73の切り欠き部73a内に配された中継部74(75)は、ゲート電極部101G(ドレイン電極部101D)に接触している。具体的には、図13に示すように、中継部74(75)の上面部74a(75a)をゲート電極部101G(ドレイン電極部101D)に接触させ、下面部74b(75b)を端子部66(67)に接触させている。
かかる構成により、端子部66,67にゲート電圧,ドレイン電圧を印加すると、これらの直流電圧は、中継部74,75を介してゲート電極部101G,ドレイン電極部101Dに入力し、FET200のゲート端子G,ドレイン端子Dにそれぞれ印加される。
そして、誘電体基板100内部を基板端100a(100b)側に伝搬するPPM漏洩波は、基板端100a(100b)で反射し、入射PPM漏洩波と同位相の状態で戻る。また、基板端100a(100b)と通ってパッケージサイドカバー7−1(7−2)側に至ったPPM漏洩波は、起立部71の内面71bに位置する導体73で反射し、入射PPM漏洩波と逆位相の状態で戻り、基板端100a(100b)で反射した同位相のPPM漏洩波と相殺される。
そして、誘電体基板100内部を基板端100a(100b)側に伝搬するPPM漏洩波は、基板端100a(100b)で反射し、入射PPM漏洩波と同位相の状態で戻る。また、基板端100a(100b)と通ってパッケージサイドカバー7−1(7−2)側に至ったPPM漏洩波は、起立部71の内面71bに位置する導体73で反射し、入射PPM漏洩波と逆位相の状態で戻り、基板端100a(100b)で反射した同位相のPPM漏洩波と相殺される。
このように、この実施例の高周波回路装置によれば、誘電体基板100全体をカバーで覆わずに、誘電体基板100の表面側をパッケージサイドカバー7−1,7−2の間から露出させた構造になっているので、FET200の動作状態時にその特性変化をモニタしながら微調整することができる。
なお、この実施例では、絶縁体であるパッケージプレート6の表面に接地された導体65を設けた構成としたが、パッケージプレート6の材質を金属で形成しても良い。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
なお、この実施例では、絶縁体であるパッケージプレート6の表面に接地された導体65を設けた構成としたが、パッケージプレート6の材質を金属で形成しても良い。
その他の構成、作用及び効果は、上記第1ないし第3実施例と同様であるので、その記載は省略する。
次に、この発明の第5実施例について説明する。
図14は、この発明の第5実施例に係る高周波回路装置を示す斜視図である。
図14に示すように、この実施例は、パッケージサイドカバー7−1,7−2の代わりに、線状の導体であるワイヤ81,82を用いて導電部材8−1,8−2を構成した点が、上記第4実施例と異なる。
すなわち、複数のワイヤ81をパッケージプレート6の側壁部61(62)の上端面61b(62b)上の導体65上に間隔wで列設し、各ワイヤ81の一方端としての基端部81aをパッケージプレート6の導体65に接続すると共に、他方端としての先端部81bをパッケージプレート6上に載置された誘電体基板100の表面側導体101に接続した。これにより、複数のワイヤ81と導体65とによって導電部材8−1(8−2)を構成して、誘電体基板100の両側面部を短絡させた。また、ワイヤ82は、ゲート電極部101G(ドレイン電極部101D)と端子部66(67)との間に接続した。また、複数のワイヤ81も、第3実施例における帯状導体56と同様に、誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)とワイヤ81との間に上記距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。また、ワイヤ81間の間隔wは、第3実施例と同様に、PPM漏洩波の波長の4分の1未満の間隔に設定されている。
その他の構成、作用及び効果は、上記第3及び第4実施例と同様であるので、その記載は省略する。
図14は、この発明の第5実施例に係る高周波回路装置を示す斜視図である。
図14に示すように、この実施例は、パッケージサイドカバー7−1,7−2の代わりに、線状の導体であるワイヤ81,82を用いて導電部材8−1,8−2を構成した点が、上記第4実施例と異なる。
すなわち、複数のワイヤ81をパッケージプレート6の側壁部61(62)の上端面61b(62b)上の導体65上に間隔wで列設し、各ワイヤ81の一方端としての基端部81aをパッケージプレート6の導体65に接続すると共に、他方端としての先端部81bをパッケージプレート6上に載置された誘電体基板100の表面側導体101に接続した。これにより、複数のワイヤ81と導体65とによって導電部材8−1(8−2)を構成して、誘電体基板100の両側面部を短絡させた。また、ワイヤ82は、ゲート電極部101G(ドレイン電極部101D)と端子部66(67)との間に接続した。また、複数のワイヤ81も、第3実施例における帯状導体56と同様に、誘電体基板100の基板端100a(100b)から距離dだけ離した状態で、取り付けられており、これにより、誘電体基板100の基板端100a(100b)とワイヤ81との間に上記距離dの空隙55が画成され、基板端100a(100b)が開放された状態になっている。また、ワイヤ81間の間隔wは、第3実施例と同様に、PPM漏洩波の波長の4分の1未満の間隔に設定されている。
その他の構成、作用及び効果は、上記第3及び第4実施例と同様であるので、その記載は省略する。
次に、この発明の第6実施例について説明する。
図15は、この発明の第6実施例に係る無線通信装置のブロックであり、図16は、RF部のブロック図である。
この実施例の無線通信装置はレーダー装置であり、ミリ波帯の高周波を送信する送信機9−1と、ミリ波帯の高周波を受信する受信機9−2とで構成される。
図15に示すように、送信機9−1は、送信用のRF(高周波)部9TとBB(ベースバンド)部9Bとを有し、受信機9−2は、受信用のRF部9RとBB部9Bとを有する。
RF部9Tは、図16に示すように、発振器91とミキサ92と帯域フィルタ93と第1増幅器94と第2増幅器95とアンテナ96とを有している。
これにより、ミキサ92において、BB部9Bから入力した中間周波数のBB信号S1を発振器91からの例えば30GHzの局所信号でアップコンバートして、RF信号S2を生成し、帯域フィルタ93で帯域外のノイズを除去する。しかる後、このRF信号S2を第1及び第2増幅器94,95でパワーアップして、アンテナ96から電波として送信することができる。
図15は、この発明の第6実施例に係る無線通信装置のブロックであり、図16は、RF部のブロック図である。
この実施例の無線通信装置はレーダー装置であり、ミリ波帯の高周波を送信する送信機9−1と、ミリ波帯の高周波を受信する受信機9−2とで構成される。
図15に示すように、送信機9−1は、送信用のRF(高周波)部9TとBB(ベースバンド)部9Bとを有し、受信機9−2は、受信用のRF部9RとBB部9Bとを有する。
RF部9Tは、図16に示すように、発振器91とミキサ92と帯域フィルタ93と第1増幅器94と第2増幅器95とアンテナ96とを有している。
これにより、ミキサ92において、BB部9Bから入力した中間周波数のBB信号S1を発振器91からの例えば30GHzの局所信号でアップコンバートして、RF信号S2を生成し、帯域フィルタ93で帯域外のノイズを除去する。しかる後、このRF信号S2を第1及び第2増幅器94,95でパワーアップして、アンテナ96から電波として送信することができる。
このようなRF部9Tは、高周波モジュールとして形成されている。
図17は、モジュール化されたRF部の平面図であり、図18は、図17に示すRF部の正面図である。
図17及び図18に示すように、発振器91〜アンテナ96は、それぞれ分割された誘電体基板100上に形成されており、これら6枚の誘電体基板100が直列にパッケージプレート6′上に載置され、パッケージサイドカバー7′−1,7′−2が6枚全ての誘電体基板100の両側面部を覆うように配されている。
発振器91,ミキサ92,第1及び第2増幅器94,95は、FET200−1〜200−7を有した能動回路である。したがって、FET200−1〜200−7の入出力部分の表面側スロット線路とこれらのスロット線路に対応する裏面側スロット線路とは非対称なPDTLに形成されている。このため、RF信号S2の伝送方向(図17の上から下への方向)の両側にパッケージサイドカバー7′−1,7′−2を配した。
図17は、モジュール化されたRF部の平面図であり、図18は、図17に示すRF部の正面図である。
図17及び図18に示すように、発振器91〜アンテナ96は、それぞれ分割された誘電体基板100上に形成されており、これら6枚の誘電体基板100が直列にパッケージプレート6′上に載置され、パッケージサイドカバー7′−1,7′−2が6枚全ての誘電体基板100の両側面部を覆うように配されている。
発振器91,ミキサ92,第1及び第2増幅器94,95は、FET200−1〜200−7を有した能動回路である。したがって、FET200−1〜200−7の入出力部分の表面側スロット線路とこれらのスロット線路に対応する裏面側スロット線路とは非対称なPDTLに形成されている。このため、RF信号S2の伝送方向(図17の上から下への方向)の両側にパッケージサイドカバー7′−1,7′−2を配した。
パッケージプレート6′は、図18に示すように、上記第4実施例で適用されたパッケージプレート6とほぼ同構造の絶縁体であり、接地された導体65が、側壁部61,62と底壁部63とに亘って設けられている。
また、パッケージサイドカバー7′−1,7′−2も上記第4実施例のパッケージサイドカバー7−1,7−2とほぼ同構造の絶縁体であり、導体73が、起立部71と水平部72との内面に設けられている。
また、図示しないが、上記第4実施例と同様に、FET200−1〜200−7に直流電圧を印加するための端子部66(67)や中継部74(75)がパッケージプレート6′やパッケージサイドカバー7′−1,7′−2に設けられ、BB信号S1を外部からミキサ92に入力するための端子部や中継部がパッケージプレート6′やパッケージサイドカバー7′−1,7′−2に設けられていることは勿論である。
また、パッケージサイドカバー7′−1,7′−2も上記第4実施例のパッケージサイドカバー7−1,7−2とほぼ同構造の絶縁体であり、導体73が、起立部71と水平部72との内面に設けられている。
また、図示しないが、上記第4実施例と同様に、FET200−1〜200−7に直流電圧を印加するための端子部66(67)や中継部74(75)がパッケージプレート6′やパッケージサイドカバー7′−1,7′−2に設けられ、BB信号S1を外部からミキサ92に入力するための端子部や中継部がパッケージプレート6′やパッケージサイドカバー7′−1,7′−2に設けられていることは勿論である。
一方、受信機9−2のRF部9Rも、図示しないがRF部9Tとほぼ同構造を成し、アンテナ96で受信したRF信号S2を第1及び第2増幅器94,95で増幅した後、必要な帯域内のRF信号S2のみを帯域フィルタ93で抽出する。そして、帯域内のRF信号S2がミキサ92において発振器91からの30GHzの局所信号で中間数端数のBB信号S1にダウンコンバートして、BB部9Bに出力することができる。かかるRF部9RもRF部9Tと同様にモジュール化されている。
かかる構成により、低電力損失で動作特性に優れ、しかも異常発振が生じない高周波モジュール及び無線通信装置を提供することができる。
尚、この実施例では、発振器91という発振部を含んだRF部9TやRF部9Rをモジュール化した高周波モジュールを備えた無線通信装置を例示したが、高周波モジュールとしては、これに限定されるものではなく、発振部と送信部と受信部のいずれか又は全てをモジュール化した高周波モジュールを適用することができる。
その他の構成、作用及び効果は、上記第1ないし第5実施例と同様であるので、その記載は省略する。
尚、この実施例では、発振器91という発振部を含んだRF部9TやRF部9Rをモジュール化した高周波モジュールを備えた無線通信装置を例示したが、高周波モジュールとしては、これに限定されるものではなく、発振部と送信部と受信部のいずれか又は全てをモジュール化した高周波モジュールを適用することができる。
その他の構成、作用及び効果は、上記第1ないし第5実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第実施例では、能動素子として、FET200を例示したが、これに限定されるものでなく、FET以外のトランジスタやIC等、あらゆる能動素子をこの発明の範囲に含む。
例えば、上記第実施例では、能動素子として、FET200を例示したが、これに限定されるものでなく、FET以外のトランジスタやIC等、あらゆる能動素子をこの発明の範囲に含む。
1,2,3,4…スロット線路、 5−1,5−2…導体板、 5′−1,5′−2,8−1,8−2…導電部材、 6,6′…パッケージプレート、 7−1,7−2,7′−1,7′−2…パッケージサイドカバー、 9−1…送信機、 9−2…受信機、 9T,9R…RF部、 9B…BB部、 10,11,20,21,30,31,40,41…パターン、 11a,21a…先端、 11b,21b…湾曲部、 12,13,22,23…DCカット線路、 50,65a,73a…切り欠き部、 51,57,71…起立部、 52,58,74a,75a…上面部、 53,59,74b,75b…下面部、 54…連結部、 55…空隙、 56…帯状導体、 60…誘電体、 61,62…側壁部、 61a,62a…外面、 61b,62b…上端面、 61c,62c,63a,71b,72a…内面、 63…底壁部、 65,73…導体、 66,67…端子部、 71a…下端面、 72…水平部、 74,75…中継部、 81,82…ワイヤ、 81a…基端部、 81b…先端部、 91…発振器、 92…ミキサ、 93…帯域フィルタ、 94…第1増幅器、 95…第2増幅器、 96…アンテナ、 100…誘電体基板、 100a,100b…基板端、 101…表面側導体、 101D…ドレイン電極部、 101G…ゲート電極部、 101S…ソース電極部、 102…裏面側導体、 200…FET、 201…バンプ、 E1,E2,E3,E4…電界成分、 M1,M2…高周波信号、 N,N1,N2…PPM漏洩波。
Claims (9)
- 誘電体基板の表面の導体に形成された第1及び第2のスロット線路と、当該誘電体基板の表面に実装されて、これら第1及び第2のスロット線路との間に介在し、第1のスロット線路内に入力された帯域内信号を増幅して第2のスロット線路内に出力する能動素子と、上記誘電体基板の裏面の導体に形成された第3及び第4のスロット線路とを有し、上記第1及び第2のスロット線路と第3及び第4のスロット線とが非対称のPDTLである高周波回路装置であって、
上記第1及び第2のスロット線路の両側に位置する上記誘電体基板の両側面部において、表面側の導体と裏面側の導体とを接地した導電部材で短絡し、
この導電部材と当該両側面部の誘電体端面との間に所定幅の空隙を設けて、当該両側面部の端面を開放した、
ことを特徴とする高周波回路装置。 - 請求項1に記載の高周波回路装置において、
上記空隙の幅を、当該誘電体基板内に生じるPPM漏洩波の波長以下に設定した、
ことを特徴とする高周波回路装置。 - 請求項1又は請求項2に記載の高周波回路装置において、
上記空隙内に、上記誘電体基板の誘電体よりも低誘電率の誘電体を充填した、
ことを特徴とする高周波回路装置。 - 請求項1ないし請求項3のいずれかに記載の高周波回路装置において、
上記導電部材は、導体板であり、この導体板の一方縁部を上記側面部の表面側導体に接続すると共に他方縁部を裏面側導体に接続して、当該表面側導体と裏面側導体とを当該側面部のほぼ全部に亘って短絡した、
ことを特徴とする高周波回路装置。 - 請求項1ないし請求項3のいずれかに記載の高周波回路装置において、
上記導電部材は、線状又は帯状の導体であり、複数の当該導体を上記PPM漏洩波の波長の4分の1未満の間隔で上記側面部に配し、各導体を表面側導体と裏面側導体とに接続することで短絡した、
ことを特徴とする高周波回路装置。 - 請求項1ないし請求項3のいずれかに記載の高周波回路装置において、
上記導電部材を、略U字状のパッケージプレートの接地された導電性の上端面と、起立部とこの起立部上の水平部とで形成されたパッケージサイドカバーの当該起立部の下面と内面と水平部の下面とに亘って設けられた導体とによって構成し、
上記裏面側導体を上記パッケージプレートの上端面に接触させた状態で、誘電体基板を当該パッケージプレート上に載置し、
上記パッケージサイドカバーを、起立部の下面を上記パッケージプレートの上端面に接触させると共に水平部の下面を誘電体基板の表面側導体に接触させ、当該起立部の内面を上記両側面部の端面から上記所定幅だけ離した状態で、誘電体基板の当該両側面部に配した、
ことを特徴とする高周波回路装置。 - 請求項1ないし請求項3のいずれかに記載の高周波回路装置において、
上記導電部材を、略U字状のパッケージプレートの接地された導電性の上端面と、上記PPM漏洩波の波長の4分の1未満の間隔で上記上端面に配され且つ一方端が当該上端面に接続された線状又は帯状の複数の導体とで構成し、
上記裏面側導体を上記パッケージプレートの上端面に接触させた状態で、誘電体基板を当該パッケージプレート上に載置し、
上記導体の他方端を、当該誘電体基板の表面側導体にそれぞれ接続した、
ことを特徴とする高周波回路装置。 - アンテナ部と、このアンテナ部が接続された送信部又は受信部と、これら送信部内又は受信部内のミキサに所定周波数の局所信号を発振する発振部とを備える高周波モジュールであって、
上記送信部又は受信部と発振部とが、請求項1ないし請求項7のいずれかに記載の高周波回路装置である、
ことを特徴とする高周波モジュール。 - 請求項8に記載の高周波モジュールを備えた、
ことを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196250A JP2008028483A (ja) | 2006-07-18 | 2006-07-18 | 高周波回路装置,高周波モジュール及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196250A JP2008028483A (ja) | 2006-07-18 | 2006-07-18 | 高周波回路装置,高周波モジュール及び無線通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008028483A true JP2008028483A (ja) | 2008-02-07 |
Family
ID=39118723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196250A Pending JP2008028483A (ja) | 2006-07-18 | 2006-07-18 | 高周波回路装置,高周波モジュール及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008028483A (ja) |
-
2006
- 2006-07-18 JP JP2006196250A patent/JP2008028483A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017091993A1 (zh) | 一种多频通信天线以及基站 | |
US11063330B2 (en) | Filter | |
JP4029173B2 (ja) | 伝送線路接続構造および送受信装置 | |
JP4624401B2 (ja) | 高周波回路および受信装置 | |
Zhang et al. | A millimeter-wave sub-harmonic self-oscillating mixer using dual-mode substrate integrated waveguide cavity | |
JP2006191428A (ja) | マイクロストリップ線路導波管変換器 | |
KR100540933B1 (ko) | 고주파 회로 장치 및 송수신 장치 | |
KR100714048B1 (ko) | 고주파 회로장치 및 송수신 장치 | |
KR100759940B1 (ko) | 링형 공진기 및 이를 이용한 초고주파 발진기와 이의효율증대방법 | |
JP2008028483A (ja) | 高周波回路装置,高周波モジュール及び無線通信装置 | |
JP2009296306A (ja) | 配線基板 | |
US7365618B2 (en) | High-frequency circuit device, high-frequency module, and communication apparatus | |
WO2011115094A1 (ja) | ノイズ抑制構造 | |
US20070046402A1 (en) | Planar dielectric line, high-frequency active circuit, and transmitter-receiver | |
JP3334680B2 (ja) | 高周波回路装置および通信装置 | |
JP6184610B2 (ja) | 高周波装置及び高周波装置の製造方法 | |
JP2009246871A (ja) | 2倍高調波抑圧回路 | |
JP4211061B2 (ja) | 高周波能動装置 | |
JP2008236174A (ja) | Dcカット回路 | |
JPH1098311A (ja) | マイクロ波装置 | |
JP4356116B2 (ja) | 高周波回路デバイス,高周波モジュール及び通信装置 | |
JP2006086867A (ja) | 高周波能動装置,高周波モジュール及び通信装置 | |
JP5521089B2 (ja) | 高周波スイッチ及び受信回路 | |
JP2010226559A (ja) | 高周波スイッチ及び受信回路 | |
JP2002335106A (ja) | 高周波回路装置および通信装置 |