JP2008020769A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2008020769A
JP2008020769A JP2006193715A JP2006193715A JP2008020769A JP 2008020769 A JP2008020769 A JP 2008020769A JP 2006193715 A JP2006193715 A JP 2006193715A JP 2006193715 A JP2006193715 A JP 2006193715A JP 2008020769 A JP2008020769 A JP 2008020769A
Authority
JP
Japan
Prior art keywords
video data
precharge
display signal
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006193715A
Other languages
Japanese (ja)
Inventor
Susumu Uekuri
將 植栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006193715A priority Critical patent/JP2008020769A/en
Publication of JP2008020769A publication Critical patent/JP2008020769A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce power consumption, in a display device having a precharge circuit for setting the display signal line to a precharge potential. <P>SOLUTION: The device comprises an arithmetic circuit 50 for performing arithmetic processing to video data R, G, and B prior to D/A conversion, and a second D/A converter DAC2 for converting the result of the arithmetic operation by the arithmetic circuit 50 so that the precharge potential Vdsd is generated by the second D/A converter DAC2. The arithmetic circuit 50 calculates the mean value of the video data R, G, and B, provided to a plurality of pixels 10 beforehand, in order to estimate the size of the video data R, G, and B. For example, the device calculates the mean value of the video data R, G, and B for a single horizontal period corresponding to a single horizontal line of a display part 1A. The mean value of the video data R, G, and B may be the mean value of all the bits, or the mean value of a part of the bits. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、表示装置に関し、特に、表示信号線をプリチャージ電位に設定するプリチャージ回路を備えた表示装置に関するものである。   The present invention relates to a display device, and more particularly to a display device including a precharge circuit that sets a display signal line to a precharge potential.

近年、携帯電話やデジタルカメラ等の携帯型電子機器の普及に伴い、液晶表示装置等の表示装置の需要が益々高まっている。液晶表示装置の1つとして、アクティブマトリクス型の液晶表示装置が知られている。   In recent years, with the spread of portable electronic devices such as mobile phones and digital cameras, the demand for display devices such as liquid crystal display devices has been increasing. As one of liquid crystal display devices, an active matrix type liquid crystal display device is known.

この種の液晶表示装置では、TFTを備えた複数の画素がマトリクス状に配置され、各画素のTFTのゲートには、画素選択信号が供給される走査線が接続され、TFTのドレインには表示信号線が接続されている。   In this type of liquid crystal display device, a plurality of pixels having TFTs are arranged in a matrix, a scanning line to which a pixel selection signal is supplied is connected to the TFT gate of each pixel, and a display is provided to the drain of the TFT. The signal line is connected.

そして、外部から入力されるビデオデータをD/A変換器でD/A変換して表示信号を生成し、その表示信号を増幅器で増幅して、容量性負荷を有した表示信号線を通して各画素に供給するようにしている。   Then, externally input video data is D / A converted by a D / A converter to generate a display signal, the display signal is amplified by an amplifier, and each pixel is passed through a display signal line having a capacitive load. To supply.

また、表示信号線は、プリチャージ回路により、表示信号が供給される前に、1水平期間毎に一定のプリチャージ電位に設定される。これにより、増幅器の負荷を軽減して、消費電力の低減を図っている。   Further, the display signal line is set to a constant precharge potential every horizontal period by the precharge circuit before the display signal is supplied. As a result, the load on the amplifier is reduced to reduce power consumption.

なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
特開2006−154088号公報
In addition, the following patent documents are mentioned as technical documents relevant to the present application.
JP 2006-154088 A

しかしながら、従来例の液晶表示装置では、プリチャージ電位は一定の直流電位であった。そのため、表示信号の大小によっては、表示信号とプリチャージ電位の差が大きくなり、増幅器の負荷が大きくなることから、消費電力が十分に低減されないという問題があった。   However, in the conventional liquid crystal display device, the precharge potential is a constant DC potential. Therefore, depending on the size of the display signal, the difference between the display signal and the precharge potential becomes large, and the load on the amplifier becomes large, so that there is a problem that power consumption is not sufficiently reduced.

そこで本発明は、表示信号線をプリチャージ電位に設定するプリチャージ回路を備えた表示装置において、表示信号に応じてプリチャージ電位を最適に設定できるようにして、表示信号の増幅器の負荷を減らし、消費電力の更なる低減を図るものである。   Therefore, the present invention reduces the load on the display signal amplifier in a display device having a precharge circuit for setting the display signal line to the precharge potential so that the precharge potential can be optimally set according to the display signal. The power consumption is further reduced.

即ち、本発明の表示装置は、複数の画素と、複数の画素が接続された表示信号線と、ビデオデータをD/A変換して表示信号を生成する第1のD/A変換器と、表示信号線にプリチャージ電位を供給するとともに、プリチャージ電位をビデオデータに応じて可変に設定するプリチャージ回路と、を備えること特徴とするものである。   That is, the display device of the present invention includes a plurality of pixels, a display signal line to which the plurality of pixels are connected, a first D / A converter that generates a display signal by D / A converting video data, And a precharge circuit that supplies a precharge potential to the display signal line and variably sets the precharge potential according to video data.

本発明の表示装置によれば、表示信号線をプリチャージ電位に設定するプリチャージ回路を備えた表示装置において、消費電力を更に低減することができる。   According to the display device of the present invention, power consumption can be further reduced in a display device including a precharge circuit that sets a display signal line to a precharge potential.

本発明の実施の形態について説明する。図1は、本発明の実施形態に係る液晶表示装置の等価回路図である。   Embodiments of the present invention will be described. FIG. 1 is an equivalent circuit diagram of a liquid crystal display device according to an embodiment of the present invention.

ガラス基板等の透明基板からなる表示パネル1上の液晶表示部(以降、「表示部1A」と略称する)に、複数の画素10がマトリクス状に配置されている。各画素10は、赤色、緑色、青色、あるいはそれ以外の色の表示に対応した画素である。   A plurality of pixels 10 are arranged in a matrix on a liquid crystal display unit (hereinafter, abbreviated as “display unit 1A”) on a display panel 1 made of a transparent substrate such as a glass substrate. Each pixel 10 is a pixel corresponding to display of red, green, blue, or other colors.

表示部1Aにおいて、行方向に延びた走査線GL1,GL2,・・・と列方向に延びた表示信号線DL1,DL2,・・・の各交差点の付近に、各画素10の画素選択薄膜トランジスタ(Thin Film Transistor;以降、「TFT」と略称する)11が配置されている。   In the display unit 1A, a pixel selection thin film transistor (10) of each pixel 10 is located in the vicinity of each intersection of the scanning lines GL1, GL2,... Extending in the row direction and the display signal lines DL1, DL2,. Thin Film Transistor (hereinafter abbreviated as “TFT”) 11 is disposed.

この画素選択TFT11のゲートは、各走査線GL1,GL2,・・・に接続されており、そのドレインは、各表示信号線DL1,DL2,・・・に接続されている。走査線GL1,GL2,・・・には、垂直駆動回路20から出力される画素選択信号Vg1,Vg2,・・・がそれぞれ印加され、画素選択信号Vg1,Vg2,・・・に応じて画素選択TFT11のオンまたはオフが制御される。   The gate of the pixel selection TFT 11 is connected to each scanning line GL1, GL2,..., And its drain is connected to each display signal line DL1, DL2,. To the scanning lines GL1, GL2,..., Pixel selection signals Vg1, Vg2,... Output from the vertical drive circuit 20 are respectively applied, and pixel selection is performed according to the pixel selection signals Vg1, Vg2,. On / off of the TFT 11 is controlled.

画素選択TFT11のドレインには、画素電極12が接続されている。画素電極12と共通電極13との間には液晶層14が設けられている。画素電極12には、表示信号Vsigを1垂直期間保持する保持容量15が接続されている。   A pixel electrode 12 is connected to the drain of the pixel selection TFT 11. A liquid crystal layer 14 is provided between the pixel electrode 12 and the common electrode 13. A storage capacitor 15 that holds the display signal Vsig for one vertical period is connected to the pixel electrode 12.

外部から入力されるビデオデータR,G,Bは、赤色、緑色、青色等に対応したデジタルデータであり、これらが第1のD/A変換器DAC1によってD/A変換され、アナログの表示信号Vsigが生成される。その表示信号Vsigは増幅器32で増幅される。増幅された表示信号Vsigは水平駆動回路30の水平スイッチ31を通して、表示信号線DL1,DL2,・・・に出力され、各画素の画素選択TFT11を通して、各画素の画素電極12に印加される。   The video data R, G, B input from the outside is digital data corresponding to red, green, blue, etc., and these are D / A converted by the first D / A converter DAC1 to provide an analog display signal. Vsig is generated. The display signal Vsig is amplified by the amplifier 32. The amplified display signal Vsig is output to the display signal lines DL1, DL2,... Through the horizontal switch 31 of the horizontal drive circuit 30, and is applied to the pixel electrode 12 of each pixel through the pixel selection TFT 11 of each pixel.

また、プリチャージ回路40は、表示信号線DL1,DL2,・・・に接続され、プリチャージ制御信号DSGに応じてスイッチングし、バッファBFを通してプリチャージ電位Vdsdを表示信号線DL1,DL2,・・・に供給するプリチャージスイッチ41を備えている。   Further, the precharge circuit 40 is connected to the display signal lines DL1, DL2,..., And is switched according to the precharge control signal DSG, and the precharge potential Vdsd is supplied to the display signal lines DL1, DL2,. A precharge switch 41 for supplying to

プリチャージスイッチ41は、表示信号線DL1,DL2,・・・に表示信号Vsigが出力される前の水平帰線期間にオンして、表示信号線DL1,DL2,・・・をプリチャージ電位Vdsdに設定し、水平帰線期間が終了するとオフするように制御されている。   The precharge switch 41 is turned on in a horizontal blanking period before the display signal Vsig is output to the display signal lines DL1, DL2,..., And the display signal lines DL1, DL2,. And is controlled to turn off when the horizontal blanking period ends.

本発明は、表示信号Vsigとプリチャージ電位Vdsdとの差によって増幅器32の負荷が変化することに着目し、そのプリチャージ電位Vdsdを表示信号Vsigの大小に応じて切り換え、増幅器32の消費電力を低減したものである。即ち、図2(A)に示すように、増幅器32から表示信号線DL1,DL2,・・・に出力される表示信号Vsigの目標電位とプリチャージ電位Vdsdとの差Vamp1が大きければ、増幅器32の負荷が重くなり、増幅器32の消費電力は大きい。一方、図2(B)に示すように、プリチャージ電位Vdsdを表示信号Vsigの目標電位に近づければ、即ち、プリチャージ電位Vdsdと表示信号Vsigの目標電位との差Vamp2を小さくできれば、増幅器32の負荷が軽くなり、増幅器32の消費電力は低減される。   The present invention pays attention to the fact that the load of the amplifier 32 changes depending on the difference between the display signal Vsig and the precharge potential Vdsd. The precharge potential Vdsd is switched according to the magnitude of the display signal Vsig, and the power consumption of the amplifier 32 is reduced. Reduced. That is, as shown in FIG. 2A, if the difference Vamp1 between the target potential of the display signal Vsig output from the amplifier 32 to the display signal lines DL1, DL2,... And the power consumption of the amplifier 32 is large. On the other hand, as shown in FIG. 2B, if the precharge potential Vdsd is brought close to the target potential of the display signal Vsig, that is, if the difference Vamp2 between the precharge potential Vdsd and the target potential of the display signal Vsig can be reduced, the amplifier The load of 32 is lightened, and the power consumption of the amplifier 32 is reduced.

そこで、D/A変換前のビデオデータR,G,Bに対して演算処理を行う演算回路50と、この演算回路50の演算結果をD/A変換する第2のD/A変換器DAC2を設け、第2のD/A変換器DAC2によりプリチャージ電位Vdsdを生成するようにした。   Therefore, an arithmetic circuit 50 that performs arithmetic processing on video data R, G, and B before D / A conversion, and a second D / A converter DAC2 that performs D / A conversion on the arithmetic result of the arithmetic circuit 50 are provided. And the precharge potential Vdsd is generated by the second D / A converter DAC2.

演算回路50は、ビデオデータR,G,Bの大きさを見積もるために、複数の画素10に供給されるビデオデータR,G,Bの平均値を予め計算する。例えば、表示部1Aの1水平ラインに対応した1水平期間分のビデオデータR,G,Bの平均値を算出する。ビデオデータR,G,Bの平均値は、全ビットの平均値でもよいし、一部のビットの平均値でもよい。また、1水平期間分のビデオデータR,G,Bの中から適当な方法でサンプリングしたデータを平均してもよい。   The arithmetic circuit 50 calculates in advance the average value of the video data R, G, B supplied to the plurality of pixels 10 in order to estimate the size of the video data R, G, B. For example, an average value of video data R, G, B for one horizontal period corresponding to one horizontal line of the display unit 1A is calculated. The average value of the video data R, G, B may be an average value of all bits or an average value of some bits. Further, data sampled by an appropriate method from video data R, G, B for one horizontal period may be averaged.

ビデオデータR,G,Bの最上位ビットは、画素電極12に印加される表示信号Vsigの約半分を決定してしまう。そこで、ビデオデータR,G,Bの全ビットではなく、最上位ビットの平均値を計算することで、演算回路50の回路規模を小さくすることができる。   The most significant bit of the video data R, G, B determines about half of the display signal Vsig applied to the pixel electrode 12. Therefore, the circuit scale of the arithmetic circuit 50 can be reduced by calculating the average value of the most significant bits, not all the bits of the video data R, G, B.

したがって、プリチャージ電位Vdsdは、表示信号Vsigの目標電位とプリチャージ電位Vdsdとの差が小さくなるように、1水平期間毎に切り換えられる。   Therefore, the precharge potential Vdsd is switched every horizontal period so that the difference between the target potential of the display signal Vsig and the precharge potential Vdsd becomes small.

次に、上述した液晶表示装置の動作例について図3の動作タイミング図を参照して説明する。図3では、複数の表示信号線DL1,DL2,・・・の中から、例として表示信号線DL1の電位を示している。まず、演算回路50は、1水平期間分のビデオデータR,G,Bの平均値を算出し、それに応じて第2のD/A変換器DAC2によりプリチャージ電位Vdsdが生成される。   Next, an operation example of the above-described liquid crystal display device will be described with reference to an operation timing chart of FIG. FIG. 3 shows the potential of the display signal line DL1 as an example from among the plurality of display signal lines DL1, DL2,. First, the arithmetic circuit 50 calculates the average value of the video data R, G, B for one horizontal period, and the precharge potential Vdsd is generated by the second D / A converter DAC2 accordingly.

そして、水平帰線期間中に、プリチャージ制御信号DSGがハイレベルになり、プリチャージスイッチ41がオンすると、表示信号線DL1はそのプリチャージ電位Vdsdにプリチャージされる。その後、プリチャージ制御信号DSGがロウレベルになり、プリチャージスイッチ41はオフする。   During the horizontal blanking period, when the precharge control signal DSG becomes high level and the precharge switch 41 is turned on, the display signal line DL1 is precharged to the precharge potential Vdsd. Thereafter, the precharge control signal DSG becomes low level, and the precharge switch 41 is turned off.

そして、水平帰線期間が終了し、1水平期間がスタートすると、第1行目の走査線GL1に供給される画素選択信号Vg1がハイレベルとなって、第1行目の画素10が選択される。そして、ビデオデータR,G,Bが第1のD/A変換器DAC1によりD/A変換されて、表示信号Vsigが生成される。表示信号Vsigは、増幅器32で増幅された後、水平駆動回路30の水平スイッチ31を通して、表示信号線DL1,DL2,・・・に出力され、各画素10の画素選択TFT11を通して、各画素10の画素電極12に印加される。   When the horizontal blanking period ends and one horizontal period starts, the pixel selection signal Vg1 supplied to the scanning line GL1 in the first row becomes high level, and the pixel 10 in the first row is selected. The Then, the video data R, G, B are D / A converted by the first D / A converter DAC1, and the display signal Vsig is generated. The display signal Vsig is amplified by the amplifier 32 and then output to the display signal lines DL1, DL2,... Through the horizontal switch 31 of the horizontal drive circuit 30, and the pixel selection TFT 11 of each pixel 10 passes through the pixel selection TFT 11. Applied to the pixel electrode 12.

このとき、表示信号Vsigの目標電位とプリチャージ電位Vdsdとの差は小さくなっており、増幅器32の消費電力が低減される。   At this time, the difference between the target potential of the display signal Vsig and the precharge potential Vdsd is small, and the power consumption of the amplifier 32 is reduced.

次の水平帰線期間では、表示信号線DL1,DL2,・・・は、別のプリチャージ電位Vdsdにプリチャージされる。演算回路50は、次の1水平期間分のビデオデータR,G,Bの平均値を算出し、それに応じて、第2のD/A変換器DAC2により、そのプリチャージ電位Vdsdが生成される。   In the next horizontal blanking period, the display signal lines DL1, DL2,... Are precharged to another precharge potential Vdsd. The arithmetic circuit 50 calculates the average value of the video data R, G, B for the next one horizontal period, and accordingly, the precharge potential Vdsd is generated by the second D / A converter DAC2. .

そして、次の1水平期間がスタートすると、第2行目の走査線GL2に供給される画素選択信号Vg2がハイレベルとなって、第2行目の画素10が選択され、同様にして、表示信号Vsigは増幅器32で増幅された後、水平駆動回路30の水平スイッチ31を通して、表示信号線DL1,DL2,・・・に出力される。このときも、表示信号Vsigの目標電位とプリチャージ電位Vdsdとの差は小さくなっており、増幅器32の消費電力が低減される。   Then, when the next one horizontal period starts, the pixel selection signal Vg2 supplied to the second row scanning line GL2 becomes high level, the second row pixels 10 are selected, and display is performed in the same manner. The signal Vsig is amplified by the amplifier 32 and then output to the display signal lines DL1, DL2,... Through the horizontal switch 31 of the horizontal drive circuit 30. Also at this time, the difference between the target potential of the display signal Vsig and the precharge potential Vdsd is small, and the power consumption of the amplifier 32 is reduced.

このようにして、本発明によれば、ビデオデータR,G,Bの大小に応じて、プリチャージ電位Vdsdが1水平期間毎に最適化されるので、増幅器32の消費電力が低減される。   In this way, according to the present invention, the precharge potential Vdsd is optimized for each horizontal period in accordance with the magnitude of the video data R, G, B, so that the power consumption of the amplifier 32 is reduced.

なお、上記実施形態において、第1のD/A変換器DAC1、増幅器32、演算回路50、第2のD/A変換器DAC2、及びバッファBFを、SOG(System on Glass)技術により表示パネル1上に形成しようとすると、大きな回路面積が必要となり、表示パネル1のサイズが大きくなってしまう。そこで、本発明の他の実施形態として、図4に示すように、第1のD/A変換器DAC1及び増幅器32を半導体集積回路チップIC1として構成し、演算回路50、第2のD/A変換器DAC2、及びバッファBFを半導体集積回路チップIC2として構成し、それらの半導体集積回路チップIC1,IC2を、COG(Chip on Glass)技術により表示パネル1上に実装してもよい。   In the above embodiment, the first D / A converter DAC1, the amplifier 32, the arithmetic circuit 50, the second D / A converter DAC2, and the buffer BF are connected to the display panel 1 by SOG (System on Glass) technology. If it is to be formed above, a large circuit area is required, and the size of the display panel 1 becomes large. Therefore, as another embodiment of the present invention, as shown in FIG. 4, the first D / A converter DAC1 and the amplifier 32 are configured as a semiconductor integrated circuit chip IC1, and the arithmetic circuit 50, the second D / A The converter DAC2 and the buffer BF may be configured as the semiconductor integrated circuit chip IC2, and the semiconductor integrated circuit chips IC1 and IC2 may be mounted on the display panel 1 by COG (Chip on Glass) technology.

また、本発明は液晶表示装置だけでなく、表示信号線をプリチャージ電位に設定するプリチャージ回路を備えた表示装置であれば、他の表示装置、例えば、有機EL表示装置にも適用することができる。   The present invention can be applied not only to a liquid crystal display device but also to other display devices such as an organic EL display device as long as the display device includes a precharge circuit for setting display signal lines to a precharge potential. Can do.

本発明の実施形態に係る液晶表示装置の等価回路図である。1 is an equivalent circuit diagram of a liquid crystal display device according to an embodiment of the present invention. 表示信号とプリチャージ電位との関係を示す図である。It is a figure which shows the relationship between a display signal and a precharge electric potential. 本発明の実施形態に係る液晶表示装置の動作タイミング図である。FIG. 5 is an operation timing chart of the liquid crystal display device according to the embodiment of the present invention. 本発明の他の実施形態に係る液晶表示装置の等価回路図である。FIG. 6 is an equivalent circuit diagram of a liquid crystal display device according to another embodiment of the present invention.

符号の説明Explanation of symbols

1 表示パネル 1A 表示部 10 画素
11 画素選択TFT 12 画素電極 13 共通電極
14 液晶層 15 保持容量 20 垂直駆動回路
30 水平駆動回路 31 水平スイッチ 41 プリチャージスイッチ
32 増幅器 40 プリチャージ回路 50 演算回路
DESCRIPTION OF SYMBOLS 1 Display panel 1A Display part 10 Pixel 11 Pixel selection TFT 12 Pixel electrode 13 Common electrode 14 Liquid crystal layer 15 Retention capacity 20 Vertical drive circuit 30 Horizontal drive circuit 31 Horizontal switch 41 Precharge switch 32 Amplifier 40 Precharge circuit 50 Arithmetic circuit

Claims (5)

複数の画素と、
前記複数の画素が接続された表示信号線と、
ビデオデータをD/A変換して表示信号を生成する第1のD/A変換器と、
前記表示信号線にプリチャージ電位を供給するとともに、前記プリチャージ電位を前記ビデオデータに応じて可変に設定するプリチャージ回路と、を備えること特徴とする表示装置。
A plurality of pixels;
A display signal line to which the plurality of pixels are connected;
A first D / A converter that D / A converts video data to generate a display signal;
A display device comprising: a precharge circuit that supplies a precharge potential to the display signal line and variably sets the precharge potential according to the video data.
前記プリチャージ回路は、前記ビデオデータに対して演算処理を施す演算回路と、前記演算回路の演算結果に応じて前記プリチャージ電位を生成する第2のD/A変換器と、を備えることを特徴とする請求項1記載の表示装置。 The precharge circuit includes: an arithmetic circuit that performs arithmetic processing on the video data; and a second D / A converter that generates the precharge potential according to an arithmetic result of the arithmetic circuit. The display device according to claim 1, characterized in that: 前記演算回路は、複数の前記画素に対応した前記ビデオデータの平均値を算出することを特徴とする請求項2記載の表示装置。 The display device according to claim 2, wherein the arithmetic circuit calculates an average value of the video data corresponding to the plurality of pixels. 前記演算回路は、複数の前記画素に対応した前記ビデオデータの最上位ビットの平均値を算出することを特徴とする請求項2記載の表示装置。 The display device according to claim 2, wherein the arithmetic circuit calculates an average value of the most significant bits of the video data corresponding to the plurality of pixels. 前記演算回路及び前記第2のD/A変換器は、半導体集積回路チップとして構成されていることを特徴とする請求項2、3、4のいずれかに記載の表示装置。
5. The display device according to claim 2, wherein the arithmetic circuit and the second D / A converter are configured as a semiconductor integrated circuit chip.
JP2006193715A 2006-07-14 2006-07-14 Display device Withdrawn JP2008020769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006193715A JP2008020769A (en) 2006-07-14 2006-07-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006193715A JP2008020769A (en) 2006-07-14 2006-07-14 Display device

Publications (1)

Publication Number Publication Date
JP2008020769A true JP2008020769A (en) 2008-01-31

Family

ID=39076720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006193715A Withdrawn JP2008020769A (en) 2006-07-14 2006-07-14 Display device

Country Status (1)

Country Link
JP (1) JP2008020769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514675B2 (en) 2008-12-30 2016-12-06 Samsung Electronics Co., Ltd. Method and device for controlling power of active matrix organic light-emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514675B2 (en) 2008-12-30 2016-12-06 Samsung Electronics Co., Ltd. Method and device for controlling power of active matrix organic light-emitting diode

Similar Documents

Publication Publication Date Title
CN105741736B (en) Display device and its driving method
US11238776B2 (en) Pixel circuit and driving method thereof, display device and driving method thereof
JP5086766B2 (en) Display device
JP2013513132A (en) Power saving system and method for AMOLED pixel driver
TWI436343B (en) System and method of driving a liquid crystal display
JP3800831B2 (en) Display device and electronic device
JP2013178311A (en) Pixel circuit and driving method of the same
JP2004252409A (en) Image display device
KR20200067473A (en) Pixel Sensing Device And Organic Light Emitting Display Device Including The Same And Method For Controlling Sensing Output Of The Organic Light Emitting Display Device
WO2019037172A1 (en) Display panel and pre-charging switch method of pixel unit thereof
JP5775284B2 (en) Display device drive device
WO2023024169A1 (en) Display panel, driving method for display panel, and electronic device
US20130249885A1 (en) Display devices, sensing circuits and methods for sensing and compensating for threshold voltage shift of transistor
CN105976761B (en) A kind of image element driving method and display panel
TWI709951B (en) Driving method for source driver and related display system
US20230177647A1 (en) Image processing apparatus, image processing method, and display apparatus based on the same
US20020113762A1 (en) Data driving circuit of liquid crystal display device
JP2008020769A (en) Display device
KR20230091554A (en) Electroluminescent Display Device and Driving Device thereof
JP2008026342A (en) Display device
KR20190080269A (en) Organic Light Emitting Display and Driving Method thereof
JP4612349B2 (en) Liquid crystal display device
JP6131289B2 (en) Display device
JP2005328352A (en) Input-sensor incorporated display device and driving method thereof
KR20090088629A (en) Liquid crystal display device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080725

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006