JP2008005115A - Lsi for communication and radio access system - Google Patents

Lsi for communication and radio access system Download PDF

Info

Publication number
JP2008005115A
JP2008005115A JP2006171381A JP2006171381A JP2008005115A JP 2008005115 A JP2008005115 A JP 2008005115A JP 2006171381 A JP2006171381 A JP 2006171381A JP 2006171381 A JP2006171381 A JP 2006171381A JP 2008005115 A JP2008005115 A JP 2008005115A
Authority
JP
Japan
Prior art keywords
radar wave
signal
circuit
determination
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006171381A
Other languages
Japanese (ja)
Inventor
Keisuke Matsuda
圭介 松田
Jinichi Hori
仁一 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006171381A priority Critical patent/JP2008005115A/en
Publication of JP2008005115A publication Critical patent/JP2008005115A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To shorten the time for radar wave detection for dynamic frequency control of a radio access system and to improve the precision of the radar wave detection. <P>SOLUTION: In an LSI for communication which has a radar wave detector (7) for detecting a radar wave and makes it possible to perform the dynamic frequency control based upon the detection result of the radar wave detector, the radar wave detector is provided with a frequency analysis processing function of analyzing the frequency of a reception signal and a judgement processing function of judging whether the received signal is a multi-carrier signal or a single-carrier signal based upon the frequency analysis result, and when it is judged through judgement processing that the reception signal is a single-carrier signal, it is recognized that the reception signal is a radar wave. Consequently, misdetection of the radar wave due to a failure in detecting, for example, a preamble pattern is eliminated. Further, detected pulses are correlated and then the radar wave does not require such long-time reception information as in a detection system. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、無線アクセス技術、さらにはそれにおける動的周波数制御技術に関し、例えば無線LAN(Local-Area Network)に適用して有効な技術に関する。   The present invention relates to a radio access technique, and further to a dynamic frequency control technique therefor, for example, a technique effective when applied to a wireless LAN (Local-Area Network).

2003年7月、WRC−03における決議229により、5150MHz〜5350MHz帯及び5470MHz〜5725MHz帯が、無線LANを含む無線アクセスシステム(WAC)に割り当てられた。しかしながら、5250MHz〜5350MHz帯及び5470MHz〜5725MHz帯は、無線標定や海上無線航行と共用され、その条件として、無線アクセスシステムに動的周波数選択(DFS:Dynamic Frequency Selection)が義務付けられている。国内においては、2005年5月に電波法が改正され、IEEE802.11aに対応するシステムの国内使用周波数帯が、それまでの5150MHz〜5250MHzから5150MHz〜5350MHzに拡大されるとともに、上記動的周波数選択機能を備えることが必要となった。   In July 2003, according to resolution 229 in WRC-03, the 5150 MHz to 5350 MHz band and the 5470 MHz to 5725 MHz band were allocated to a wireless access system (WAC) including a wireless LAN. However, the 5250 MHz to 5350 MHz band and the 5470 MHz to 5725 MHz band are commonly used for radio orientation and marine radio navigation, and as a condition thereof, dynamic frequency selection (DFS) is required for the radio access system. In Japan, the Radio Law was revised in May 2005, and the domestic use frequency band of the system corresponding to IEEE 802.11a was expanded from 5150 MHz to 5250 MHz so far to 5150 MHz to 5350 MHz. It became necessary to have a function.

上記電波法によれば、総務省公示580号に示されている信号強度のレーダ波を検出する必要があるものの、レーダ波検出方法については特に規定されていない。   According to the radio wave law, it is necessary to detect a radar wave having the signal intensity shown in the Ministry of Internal Affairs and Communications Publication No. 580, but the radar wave detection method is not particularly defined.

平成16年11月29日総務省・情報通信審議会・情報通信技術分科会・5GHz帯無線アクセスシステム委員会報告によれば、IEEE802.11aに対応する無線LANを対象としたレーダ波検出方法として以下の検出例が挙げられている。   November 29, 2004 According to the Ministry of Internal Affairs and Communications, Information and Communication Council, Information and Communication Technology Subcommittee, and the 5 GHz band wireless access system committee report, as a radar wave detection method for wireless LANs compatible with IEEE802.11a The following detection examples are given.

(a)−62dBm又は−64dBm以上の受信波検出から20μs以内に受信電力が落ち、且つ、IEEE802.11aのショートプリアンブルパターンの検出ができない場合、レーダ波とみなす。   (A) When the received power drops within 20 μs after detection of a received wave of −62 dBm or −64 dBm or more and the short preamble pattern of IEEE802.11a cannot be detected, it is regarded as a radar wave.

(b)想定される最大パケット長よりプリアンブルパターンが無いパルスを受信したときレーダ波とみなす。   (B) When a pulse having no preamble pattern is received from the assumed maximum packet length, it is regarded as a radar wave.

(c)上記(b)で検出されたパルス数をある期間積算し、予め決められた数より多いパルスを検出したときレーダ波とみなす。   (C) The number of pulses detected in the above (b) is integrated for a certain period, and when more pulses than a predetermined number are detected, it is regarded as a radar wave.

(d)一般のパルスレーダ波は一定のパルス幅と周期的なパルスの繰り返しがあることから、検出されたパルスの相関をとることによりレーダ波を検出する。   (D) Since a general pulse radar wave has a constant pulse width and cyclic repetition, a radar wave is detected by correlating the detected pulses.

尚、検出イベントの長さを利用してレーダパルスを特定するシステムについて記載された文献の例として、特許文献1を挙げることができる。   Patent Document 1 can be cited as an example of a document that describes a system that identifies a radar pulse by using the length of a detection event.

特表2005−512436号公報JP 2005-512436 A

レーダ波が検出された場合、当該チャネルでの通信が長時間に渡って規制されるため、レーダの誤検出は極力抑える必要がある。また、実際にレーダ波を受信した場合には、それを確実に検出する必要がある。   When a radar wave is detected, communication on the channel is restricted for a long time, and therefore it is necessary to suppress erroneous detection of the radar as much as possible. Moreover, when a radar wave is actually received, it is necessary to detect it reliably.

上記(a),(b),(c)の方式について本願発明者が検討したところ、一般的なレーダ波を受信した場合は有効であるが、IEEE802.11a以外の5GHz帯無線アクセスシステムの信号等、プリアンブルパターンが検出できない場合には誤ってレーダ波と判定してしまう可能性があることが見いだされた。また、上記(d)の方式では、一般にレーダ波の周期はIEEE802.11aのパケット長に比べて長いため、相関をとるために長時間の受信情報が必要とされ、動的周波数制御に時間がかかることが見いだされた。   The inventors of the present invention have studied the above methods (a), (b), and (c), and are effective when a general radar wave is received, but signals of a 5 GHz band wireless access system other than IEEE802.11a. It has been found that there is a possibility that a radar wave is erroneously determined when the preamble pattern cannot be detected. In the method (d), since the radar wave cycle is generally longer than the packet length of IEEE802.11a, long-time reception information is required for correlation, and time is required for dynamic frequency control. This was found.

本発明の目的は、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を図るための技術を提供することにある。   An object of the present invention is to provide a technique for shortening radar wave detection time and improving radar wave detection accuracy for dynamic frequency control in a radio access system.

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

〔1〕レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づく動的周波数制御を可能とする通信用LSIにおいて、上記レーダ波検出部は、受信信号の周波数解析を行う周波数解析処理機能と、上記周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別する判別処理機能とを設け、上記判別処理でシングルキャリアと判断された場合に上記受信信号がレーダ波と認識される。   [1] In a communication LSI including a radar wave detection unit for detecting a radar wave and enabling dynamic frequency control based on a detection result of the radar wave detection unit, the radar wave detection unit includes a received signal A frequency analysis processing function for performing frequency analysis of the signal and a determination processing function for determining whether the received signal is a multicarrier signal or a single carrier signal based on the frequency analysis result. When it is determined, the received signal is recognized as a radar wave.

上記のように受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別することにより、レーダ波検出を行うようにしているので、例えばプリアンブルパターンが検出できないためにレーダ波の誤検出が行われるということは無くなる。また、検出されたパルスの相関をとることによってレーダ波を検出方式のように、長い時間の受信情報を必要としない。   As described above, radar wave detection is performed by determining whether the received signal is a multicarrier signal or a single carrier signal. For example, a preamble pattern cannot be detected, and thus a radar wave is erroneously detected. That won't happen. Further, by taking the correlation of the detected pulses, the reception information for a long time is not required unlike the radar wave detection method.

上記の手段によれば、受信信号の周波数解析が行われ、この周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かの判別が行われ、上記判別処理でシングルキャリアと判断された場合に上記受信信号がレーダ波と認識される。このことが、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を達成する。   According to the above means, frequency analysis of the received signal is performed, and based on the frequency analysis result, it is determined whether the received signal is a multi-carrier signal or a single carrier signal. When it is determined that the received signal is a radar wave. This achieves reduction of radar wave detection time for dynamic frequency control in the radio access system and improvement of accuracy of radar wave detection.

〔2〕また、直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用LSIにおいて、上記受信部は、上記直交周波数分割多重方式で変調されたパケット信号の同期検出を行う同期検出回路を含み、上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、上記同期検出回路で同期検出が行われない状態で、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路とを設けることができる。   [2] A receiving unit for receiving a packet signal modulated by the orthogonal frequency division multiplexing system and a radar wave detecting unit for detecting a radar wave are provided. Based on the detection result of the radar wave detecting unit. In the communication LSI enabling dynamic frequency control, the receiving unit includes a synchronization detection circuit that performs synchronization detection of the packet signal modulated by the orthogonal frequency division multiplexing method, and the radar wave detection unit Based on the processing result of the Fast Fourier Transform circuit that performs Fast Fourier Transform processing on the received signal captured via the receiver, whether the received signal is a multicarrier signal or a single carrier signal A carrier determination circuit for discriminating between a single carrier and the carrier determination circuit in a state where synchronization detection is not performed by the synchronization detection circuit. The received signal can be provided with radar wave detection circuit recognizes that the radar wave when it is disconnected.

〔3〕更に、直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用LSIにおいて、上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、上記高速フーリエ変換回路での処理結果に基づいて、受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を設けることができる。   [3] Furthermore, a receiving unit for receiving a packet signal modulated by the orthogonal frequency division multiplexing system and a radar wave detecting unit for detecting a radar wave are provided, and based on the detection result of the radar wave detecting unit. In the communication LSI that enables dynamic frequency control, the radar wave detection unit includes a fast Fourier transform circuit that performs a fast Fourier transform process on a received signal captured via the receiver, and the fast Fourier transform circuit. And a carrier determination circuit for determining whether the received signal is a multicarrier signal or a single carrier signal based on the processing result in step (b), and when the carrier determination circuit determines that the received signal is a single carrier, the received signal is converted into a radar wave. And a radar wave detection circuit that recognizes.

〔4〕上記〔2〕又は〔3〕において、上記レーダ波検出部でレーダ波検出が行われる期間に、上記受信部において上記レーダ波検出に関与されない回路への電源供給又はクロック信号の供給を停止可能な制御部を設けることができる。これにより、消費電力の低減を図ることができる。   [4] In the above [2] or [3], power supply or clock signal supply to a circuit not involved in the radar wave detection is performed in the receiving unit during a period in which the radar wave detection unit performs radar wave detection. A control unit that can be stopped can be provided. Thereby, power consumption can be reduced.

〔5〕上記〔2〕又は〔3〕において、受信信号が所定の信号強度を越える場合にのみ、レーダ波検出を行うようにするため、上記レーダ波検出部には、受信信号の強度を判定するための信号強度判定回路を設けることができる。   [5] In the above [2] or [3], the radar wave detection unit determines the intensity of the received signal so that the radar wave is detected only when the received signal exceeds a predetermined signal intensity. A signal strength determination circuit for doing so can be provided.

〔6〕上記〔6〕において、上記レーダ波検出部には、信号強度の閾値を設定可能な第1レジスタと、パルス幅測定の基準となる時間情報を設定可能な第2レジスタとを更に設け、上信号強度判定回路には、上記受信信号の強度が上記第1レジスタの設定値を越えているか否かの第1判定と、上記第1判定から上記第2レジスタの設定時間経過後に、上記受信信号の強度が上記第1レジスタの設定値よりも小さいか否かの第2判定とを行うための比較器を設けることができる。   [6] In the above [6], the radar wave detection unit further includes a first register capable of setting a threshold value of signal intensity and a second register capable of setting time information serving as a reference for pulse width measurement. The upper signal strength determination circuit includes a first determination as to whether or not the strength of the received signal exceeds a setting value of the first register, and after the set time of the second register has elapsed since the first determination. A comparator can be provided for performing a second determination as to whether the intensity of the received signal is smaller than the set value of the first register.

〔7〕また、上記〔5〕において、上記レーダ波検出部には、信号強度の閾値を設定可能な第1レジスタと、パルス幅測定の基準となる時間情報を設定可能な第2レジスタとを更に設け、上信号強度判定回路には、上記受信信号の強度を示す信号を遅延するために直列接続された複数の遅延回路と、上記複数の遅延回路の出力信号の和を求める加算器と、上記加算器の出力信号を、上記遅延回路の数で除算する除算器と、上記除算器の出力信号が上記第1レジスタの設定値を越えているか否かの第1判定と、上記第1判定から上記第2レジスタの設定時間経過後に、上記受信信号の強度が上記第1レジスタの設定値よりも小さいか否かの第2判定とを行うための比較器とを設けることができる。上記加算器及び除算器で加算平均処理が行われることでノイズが低減され、上記信号強度の判定を正確に行うことができる。   [7] In the above [5], the radar wave detection unit includes a first register capable of setting a threshold of signal intensity and a second register capable of setting time information serving as a reference for pulse width measurement. In addition, the upper signal strength determination circuit includes a plurality of delay circuits connected in series to delay a signal indicating the strength of the received signal, and an adder that calculates a sum of output signals of the plurality of delay circuits, A divider for dividing the output signal of the adder by the number of the delay circuits; a first determination as to whether the output signal of the divider exceeds a set value of the first register; and the first determination. And a comparator for making a second determination as to whether or not the intensity of the received signal is smaller than the set value of the first register after the set time of the second register has elapsed. Noise is reduced by performing the averaging process by the adder and the divider, and the signal strength can be accurately determined.

〔8〕上記〔7〕において、上記レーダ波検出部には、キャリアの本数を設定可能な第3レジスタを更に設け、上記キャリア判定回路は、上記第3レジスタの出力情報を参照してマルチキャリアかシングルキャリアかを判別するように構成することができる。上記第3レジスタの設定情報は、必要に応じて書き換え可能とされる。   [8] In the above [7], the radar wave detection unit is further provided with a third register capable of setting the number of carriers, and the carrier determination circuit refers to the output information of the third register to Or a single carrier. The setting information of the third register can be rewritten as necessary.

〔9〕上記〔8〕において、上記レーダ波検出部には、上記受信信号の高速フーリエ変換処理を行う高速フーリエ変換回路を更に設け、上記キャリア判定回路には、上記高速フーリエ変換回路の出力信号を取り込んで、周波数軸情報から各キャリアの電力を演算するための電力計算回路と、上記電力計算回路での電力演算結果をキャリア毎に保持可能な複数のデータ保持回路と、上記複数のデータ保持回路の出力信号の平均値を求めるための平均値計算回路と、上記平均値計算回路で求められた平均値と、上記複数のデータ保持回路の出力信号とから偏差を求めるための複数の減算器と、上記複数の減算器の出力信号と、上記第3レジスタの出力情報とを比較することによってキャリア判定を行うキャリア判定部とを設けることができる。   [9] In the above [8], the radar wave detection unit is further provided with a fast Fourier transform circuit for performing a fast Fourier transform process on the received signal, and the carrier determination circuit has an output signal of the fast Fourier transform circuit. Power calculation circuit for calculating the power of each carrier from frequency axis information, a plurality of data holding circuits capable of holding the power calculation result in the power calculation circuit for each carrier, and the plurality of data holding An average value calculation circuit for calculating an average value of output signals of the circuit, and a plurality of subtractors for calculating a deviation from the average value obtained by the average value calculation circuit and the output signals of the plurality of data holding circuits And a carrier determination unit that performs carrier determination by comparing the output signals of the plurality of subtractors with the output information of the third register.

〔10〕上記通信用LSIを含んで無線アクセスシステムを構成することができる。   [10] A wireless access system can be configured including the communication LSI.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、受信信号の周波数解析結果に基づいて、マルチキャリアかシングルキャリアかを判別し、シングルキャリアと判断された場合に上記受信信号をレーダ波と認識することにより、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮と検出精度の向上を図ることができる。   That is, based on the frequency analysis result of the received signal, it is determined whether it is a multicarrier or a single carrier, and when it is determined to be a single carrier, the received signal is recognized as a radar wave, thereby enabling dynamic frequency control in the radio access system. For this reason, it is possible to shorten the radar wave detection time and improve the detection accuracy.

図9には、本発明にかかる無線アクセスシステムの一例とされる無線LAN装置が示される。   FIG. 9 shows a wireless LAN device as an example of a wireless access system according to the present invention.

図9に示される無線LAN装置は、特に制限されないが、高周波(RF)部92、及び通信用LSI(半導体集積回路)93を含み、図示されない他の無線LAN装置との間で、IEEE802.11aに対応する無線通信を可能とする。   The wireless LAN device shown in FIG. 9 is not particularly limited, but includes a radio frequency (RF) unit 92 and a communication LSI (semiconductor integrated circuit) 93, and is connected to other wireless LAN devices not shown in the IEEE 802.11a. Wireless communication corresponding to is possible.

上記高周波(RF)部92は、アンテナ91を介して無線周波数帯(5GHz帯)での送受信を行う。特に制限されないが、この高周波部92は、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。   The high frequency (RF) unit 92 performs transmission and reception in the radio frequency band (5 GHz band) via the antenna 91. Although not particularly limited, the high-frequency portion 92 is formed on one semiconductor substrate such as a single crystal silicon substrate by a known semiconductor integrated circuit manufacturing technique.

上記通信用LSI93は、上記高周波部92に結合され、無線LANにおける通信プロトコル制御を行う。この通信用LSI93は、特に制限されないが、ベースバンドモデム1、MAC(Media Access Control)2、AD変換器群3、DA変換器群4、DTCP(Digital Transmission Content Protection)回路94、CPU(Central Processing Unit)95、インタフェース(I/F)96、及び周辺回路97を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。   The communication LSI 93 is coupled to the high frequency unit 92 and performs communication protocol control in a wireless LAN. The communication LSI 93 is not particularly limited, but includes a baseband modem 1, MAC (Media Access Control) 2, AD converter group 3, DA converter group 4, DTCP (Digital Transmission Content Protection) circuit 94, CPU (Central Processing). Unit) 95, interface (I / F) 96, and peripheral circuit 97, which are formed on one semiconductor substrate such as a single crystal silicon substrate by a known semiconductor integrated circuit manufacturing technique.

ベースバンドモデム1は、無線LANで送信すべきデータを変調したり、受信された信号を復調する機能を有する。変調されたデータは、DA変換器群4でディジタル信号に変換されてから上記高周波部92に出力される。また、上記高周波部92を介して受信された信号は、AD変換器群3でディジタル信号に変換された後にベースバンドモデム1に取り込まれて復調される。MAC2は、媒体アクセス制御、すなわち、すべてのネットワークインタフェースに固有の番号(MACアドレス)をもとにして媒体でのデータ送受信が衝突しないように送受信のタイミング制御を行う。また、本例におけるMAC2は、動的周波数選択機能を備えており、レーダが検出された場合に、使用周波数の変更が行われる。   The baseband modem 1 has a function of modulating data to be transmitted by a wireless LAN and demodulating a received signal. The modulated data is converted into a digital signal by the DA converter group 4 and then output to the high frequency unit 92. A signal received via the high frequency unit 92 is converted into a digital signal by the AD converter group 3 and then taken into the baseband modem 1 and demodulated. The MAC 2 performs medium access control, that is, transmission / reception timing control so that data transmission / reception on the medium does not collide based on a number (MAC address) unique to all network interfaces. In addition, the MAC 2 in this example has a dynamic frequency selection function, and the frequency used is changed when a radar is detected.

DTCP回路94は、コンテンツ保護を行う。ディジタル化されたコンテンツは、劣化がない点やコピーが容易であるなどのメリットがある反面、非合法なコンテンツのコピーも劣化無しで容易に可能であるため、DTCP回路94による著作権保護が重要となる。CPU95は、予め設定されたプログラムに従って通信用LSI93の全体的な動作制御を行う。インタフェース96は、外部に配置されたコンピュータシステムとの間で各種データのやり取りを可能とする。周辺回路97は、タイマやシリアルコミュニケーションインタフェースなどとされ、上記CPU95によってアクセス可能とされる。   The DTCP circuit 94 performs content protection. The digitized content has advantages such as no deterioration and easy copying, but illegal content can be easily copied without deterioration, so copyright protection by the DTCP circuit 94 is important. It becomes. The CPU 95 performs overall operation control of the communication LSI 93 according to a preset program. The interface 96 allows various data to be exchanged with an external computer system. The peripheral circuit 97 is a timer, a serial communication interface, or the like, and is accessible by the CPU 95.

上記MAC2、DTCP回路94、CPU95、インタフェース96、及び周辺回路97は、バスBUSによって各種信号のやり取りが可能に結合される。   The MAC2, the DTCP circuit 94, the CPU 95, the interface 96, and the peripheral circuit 97 are coupled by a bus BUS so that various signals can be exchanged.

図1には、上記通信用LSI93における主要部の構成例が示される。   FIG. 1 shows a configuration example of a main part in the communication LSI 93.

上記AD変換器群3は、3個のAD変換器3A,3B,3Cを含む。AD変換器3Aは、高周波部92から伝達されたRSSI(received signal strength indication)信号をディジタル信号に変換する。AD変換器3Bは、高周波部92から伝達された受信信号RXI(実数部)をディジタル信号に変換する。AD変換器3Cは、高周波部92から伝達された受信信号RXQ(虚数部)をディジタル信号に変換する。上記DA変換器群4は2個のDA変換器4A,4Bを含む。DA変換器4Aは、ベースバンドモデム1からの送信信号TXI(実数部)をアナログ信号に変換し、それを高周波部92に出力する。DA変換器4Bは、ベースバンドモデム1からの送信信号TXQ(虚数部)をアナログ信号に変換し、それを高周波部92に出力する。   The AD converter group 3 includes three AD converters 3A, 3B, 3C. The AD converter 3A converts a received signal strength indication (RSSI) signal transmitted from the high frequency unit 92 into a digital signal. The AD converter 3B converts the received signal RXI (real part) transmitted from the high frequency unit 92 into a digital signal. The AD converter 3C converts the reception signal RXQ (imaginary part) transmitted from the high frequency unit 92 into a digital signal. The DA converter group 4 includes two DA converters 4A and 4B. The DA converter 4A converts the transmission signal TXI (real part) from the baseband modem 1 into an analog signal and outputs it to the high frequency unit 92. The DA converter 4B converts the transmission signal TXQ (imaginary part) from the baseband modem 1 into an analog signal and outputs it to the high frequency unit 92.

ベースバンドモデム1は、特に制限されないが、送信部5、受信部6、レーダ波検出部7、インタフェース(I/F)部8及び制御部9を含む。上記RSSI信号は、受信信号の信号強度を示しており、上記AD変換器3Aを介してレーダ波検出部7及び受信部6に伝達される。上記受信信号RXIは、上記AD変換器3Bを介して受信部6に伝達される。上記受信信号RXQは、上記AD変換器3Cを介して受信部6に伝達される。受信部6は、上記RSSI信号、及び上記受信信号RXI,RXQを取り込んで、OFDM(Orthogonal Frequency Division Multiplexing)復調処理を行う。OFDM復調処理は、IEEE802.11aで用いられている直交周波数分割多重伝送方式による信号を復調する処理である。レーダ波検出部7は、上記受信部6の出力信号及び上記AD変換器3Aの出力信号(RSSI信号)に基づいてレーダの検出を行う。レーダ波検出結果は、インタフェース部8を介してMAC2に伝達される。インタフェース部8は、MAC2との間で各種信号のやり取りを可能とする。制御部9は、このベースバンドモデム1の動作を制御する。   The baseband modem 1 includes, but is not limited to, a transmission unit 5, a reception unit 6, a radar wave detection unit 7, an interface (I / F) unit 8, and a control unit 9. The RSSI signal indicates the signal strength of the received signal, and is transmitted to the radar wave detecting unit 7 and the receiving unit 6 via the AD converter 3A. The reception signal RXI is transmitted to the reception unit 6 via the AD converter 3B. The reception signal RXQ is transmitted to the reception unit 6 via the AD converter 3C. The receiving unit 6 takes in the RSSI signal and the received signals RXI and RXQ, and performs OFDM (Orthogonal Frequency Division Multiplexing) demodulation processing. The OFDM demodulation process is a process of demodulating a signal using an orthogonal frequency division multiplex transmission system used in IEEE 802.11a. The radar wave detection unit 7 performs radar detection based on the output signal of the reception unit 6 and the output signal (RSSI signal) of the AD converter 3A. The radar wave detection result is transmitted to the MAC 2 via the interface unit 8. The interface unit 8 can exchange various signals with the MAC 2. The control unit 9 controls the operation of the baseband modem 1.

MAC2は、インタフェース(I/F)部11、レーダ波判定部12、及びMAC制御部10を含む。レーダ波判定部12は、上記ベースバンドモデム1からのレーダ波検出結果に基づいてレーダ判定を行う。MAC制御部10は、すべてのネットワークインタフェースに固有の番号(MACアドレス)をもとにして媒体でのデータ送受信が衝突しないように送受信のタイミング制御を行う。また、レーダが検出された場合には使用周波数チャネルの変更を行う。レーダ波判定部12により、レーダ波であることが認識された場合、MAC制御部10の制御により、送信部5を介して行われる送信が停止される。また、レーダ波判定部12でのレーダ波判定結果がインタフェース部11を介してCPU95(図9参照)に伝達されると、このCPU95の制御により、高周波部92で行われる送受信の周波数チャネルの変更が行われる。そして、上記周波数チャネルが変更される毎に、上記レーダ波検出が行われることにより、レーダ波との干渉が回避される。   The MAC 2 includes an interface (I / F) unit 11, a radar wave determination unit 12, and a MAC control unit 10. The radar wave determination unit 12 performs radar determination based on the radar wave detection result from the baseband modem 1. The MAC control unit 10 performs transmission / reception timing control based on numbers (MAC addresses) unique to all network interfaces so that data transmission / reception on the medium does not collide. When a radar is detected, the used frequency channel is changed. When the radar wave determination unit 12 recognizes that the wave is a radar wave, transmission performed via the transmission unit 5 is stopped under the control of the MAC control unit 10. When the radar wave determination result in the radar wave determination unit 12 is transmitted to the CPU 95 (see FIG. 9) via the interface unit 11, the transmission / reception frequency channel change performed in the high frequency unit 92 is controlled by the CPU 95. Is done. Then, every time the frequency channel is changed, the radar wave detection is performed, thereby avoiding interference with the radar wave.

図2には、上記受信部6及び上記レーダ波検出部7の構成例が示される。   FIG. 2 shows a configuration example of the receiving unit 6 and the radar wave detecting unit 7.

上記受信部6は、FIR(Finite Impulse Response:有限インパルス応答型)フィルタ61、同期検出回路62、及び高速フーリエ変換(Fast Fourier Transform:FFT)回路63を含む。   The receiver 6 includes a FIR (Finite Impulse Response) filter 61, a synchronization detection circuit 62, and a Fast Fourier Transform (FFT) circuit 63.

FIRフィルタ6は、受信信号RXI,RXQから帯域外の信号を除去する。このFIRフィルタ6の出力信号は、後段の同期検出回路62及びレーダ検出部7に伝達される。同期検出回路62は、上記FIRフィルタ6の出力信号からIEEE802.11aのOFDM信号のプリアンブルパターンを検出することによって同期検出を行う。この同期検出結果は、後段のFFT回路63に伝達される。FFT回路63はIEEE802.11aのOFDM信号を復号する。この復号処理結果は、図示しない内部回路に供給され、各種信号処理に供される。   The FIR filter 6 removes out-of-band signals from the received signals RXI and RXQ. The output signal of the FIR filter 6 is transmitted to the synchronization detection circuit 62 and the radar detection unit 7 at the subsequent stage. The synchronization detection circuit 62 detects synchronization by detecting the preamble pattern of the IEEE802.11a OFDM signal from the output signal of the FIR filter 6. This synchronization detection result is transmitted to the subsequent FFT circuit 63. The FFT circuit 63 decodes the IEEE802.11a OFDM signal. The decoding processing result is supplied to an internal circuit (not shown) and used for various signal processing.

レーダ波検出部7は、レジスタ71,72,73、キャリア判定回路75、信号強度判定回路76、高速フーリエ変換(Fast Fourier Transform:FFT)回路77、及びレーダ波検出回路78を含む。   The radar wave detection unit 7 includes registers 71, 72, 73, a carrier determination circuit 75, a signal intensity determination circuit 76, a fast Fourier transform (FFT) circuit 77, and a radar wave detection circuit 78.

上記レジスタ71には、受信信号の信号強度検出のための閾値が設定される。上記レジスタ72には、上記信号強度判定回路76において信号強度の判定が行われた後に再び信号強度判定が行われるまでの時間情報が設定される。レジスタ73には、キャリア判定の基準とされるキャリア本数が設定される。上記レジスタ71,72,73への情報設定は、CPU95によりMAC2を介して行うことができる。   In the register 71, a threshold for detecting the signal strength of the received signal is set. The register 72 is set with time information until the signal strength determination is performed again after the signal strength determination circuit 76 determines the signal strength. In the register 73, the number of carriers used as a reference for carrier determination is set. Information setting in the registers 71, 72, 73 can be performed by the CPU 95 via the MAC2.

RSSI信号は、上記高周波部92からの受信信号の信号強度を示す信号とされる。信号強度判定回路76は、受信信号の信号強度(RSSI信号)と、上記レジスタ71の出力とを比較し、上記信号強度が検出閾値以上になったことを検出するための第1判定を行う。また、信号強度判定回路76は、受信信号の信号強度(RSSI信号)と、上記レジスタ71の出力とを比較開始から、上記レジスタ72に設定されている時間だけ経過した後に、再び受信信号の信号強度(RSSI信号)と、上記レジスタ71の出力とを比較することによって第2信号判定を行う。   The RSSI signal is a signal indicating the signal strength of the received signal from the high frequency unit 92. The signal strength determination circuit 76 compares the signal strength of the received signal (RSSI signal) with the output of the register 71, and performs a first determination for detecting that the signal strength is equal to or greater than a detection threshold. The signal strength determination circuit 76 again receives the signal strength of the received signal after the time set in the register 72 has elapsed from the start of comparison of the received signal strength (RSSI signal) and the output of the register 71. The second signal determination is performed by comparing the intensity (RSSI signal) and the output of the register 71.

上記FFT回路77は、上記FIRフィルタ61の出力信号に基づいて、高速フーリエ変換処理を行う。この高速フーリエ変換処理は、上記FIRフィルタ61の出力信号の時間軸情報の信号列を、x[n](n=0,…,N)、周波数軸情報の信号列をX[k](k=0,…,N)とすると、次式によって示される。   The FFT circuit 77 performs a fast Fourier transform process based on the output signal of the FIR filter 61. In this fast Fourier transform process, the signal sequence of the time axis information of the output signal of the FIR filter 61 is x [n] (n = 0,..., N), and the signal sequence of the frequency axis information is X [k] (k = 0, ..., N), it is expressed by the following equation.

Figure 2008005115
Figure 2008005115

Figure 2008005115
Figure 2008005115

キャリア判定回路75は、レジスタ73の設定情報(キャリア本数)に基づいて、上記FFT回路77での周波数解析結果がマルチキャリアかシングルキャリアかを判定する。この判定結果はレーダ波検出回路78に供給される。   Based on the setting information (number of carriers) in the register 73, the carrier determination circuit 75 determines whether the frequency analysis result in the FFT circuit 77 is a multicarrier or a single carrier. The determination result is supplied to the radar wave detection circuit 78.

レーダ波検出回路78は、上記信号強度判定回路76での判定結果に基づいて、受信信号のパルス幅を把握することができる。そしてレーダ波検出回路78は、上記受信信号のパルス幅が適切であれば、同期検出回路62の同期検出結果や上記キャリア判定回路75のキャリア判定結果に基づいてレーダ波検出を行う。この検出結果は、インタフェース8を介してMAC2に伝達される。   The radar wave detection circuit 78 can grasp the pulse width of the received signal based on the determination result in the signal intensity determination circuit 76. If the pulse width of the received signal is appropriate, the radar wave detection circuit 78 performs radar wave detection based on the synchronization detection result of the synchronization detection circuit 62 and the carrier determination result of the carrier determination circuit 75. This detection result is transmitted to the MAC 2 via the interface 8.

制御部9は、各ブロックを動作させるための電源、或いはクロック信号供給の有無を制御することができる。具体的には、受信部6を動作をさせないで、レーダ検出のみ行う場合には、受信部6において、FIRフィルタ61、及び同期検出回路62以外への電源電圧の供給、或いはクロック信号の供給を停止させることで消費電力を低減させることができる。また、逆にレーダ検出を行わない場合は、レーダ検出部7への電源電圧の供給、或いはクロック信号の供給を停止させることによって、消費電力を低減させることができる。   The controller 9 can control the power supply for operating each block or the presence or absence of clock signal supply. Specifically, when only the radar detection is performed without operating the receiving unit 6, the receiving unit 6 supplies the power supply voltage to other than the FIR filter 61 and the synchronization detection circuit 62 or supplies the clock signal. Power consumption can be reduced by stopping. Conversely, when radar detection is not performed, power consumption can be reduced by stopping supply of power supply voltage to the radar detection unit 7 or supply of a clock signal.

図3には、上記信号強度判定回路76の構成例が示される。   FIG. 3 shows a configuration example of the signal strength determination circuit 76.

図3に示されるように上記信号強度判定回路76は、複数の遅延回路(D)31、加算器34、除算器32、及び比較器33を含む。   As shown in FIG. 3, the signal strength determination circuit 76 includes a plurality of delay circuits (D) 31, an adder 34, a divider 32, and a comparator 33.

上記複数の遅延回路31は、互いに直列接続されており、上記受信信号の強度を示すRSSI信号を遅延する。上記、複数の遅延回路31の出力信号は、加算器34に供給され、そこで加算されるようになっている。上記加算器34での加算結果は、後段の除算器32に供給され、そこで、上記複数の遅延回路31の数(これを「M」で示す)で除算されることによってノイズの除去が行われ、レーダ波の検出精度の向上が図られる。   The plurality of delay circuits 31 are connected in series with each other, and delay the RSSI signal indicating the strength of the received signal. The output signals of the plurality of delay circuits 31 are supplied to an adder 34 where they are added. The addition result in the adder 34 is supplied to a subsequent divider 32 where noise is removed by dividing by the number of the plurality of delay circuits 31 (indicated by “M”). Radar wave detection accuracy can be improved.

比較器33は、上記除算器32の出力信号と、レジスタ71の出力値(閾値)との比較が行われる。この比較は、受信信号のパルス幅測定のため、レジスタ72の出力信号による所定時間経過後に再び行われる。比較器33での比較結果はレーダ波検出回路78へ伝達される。   The comparator 33 compares the output signal of the divider 32 with the output value (threshold value) of the register 71. This comparison is performed again after a predetermined time from the output signal of the register 72 in order to measure the pulse width of the received signal. The comparison result in the comparator 33 is transmitted to the radar wave detection circuit 78.

図4には、上記キャリア判定回路75の構成例が示される。   FIG. 4 shows a configuration example of the carrier determination circuit 75.

図4に示されるように上記キャリア判定回路75は、電力計算回路41、複数のデータ保持部42、平均値計算回路43、複数の減算回路45、及びキャリア判定回路46を含む。   As shown in FIG. 4, the carrier determination circuit 75 includes a power calculation circuit 41, a plurality of data holding units 42, an average value calculation circuit 43, a plurality of subtraction circuits 45, and a carrier determination circuit 46.

上記電力計算回路41は、上記FFT回路77での高速フーリエ変換処理によって得られた周波数軸情報のデータX[k]から各キャリアの電力を求める。ここで、周波数軸情報のデータI(実数)成分、Q(虚数)成分をそれぞれi[k],q[k]とすると、上記周波数軸情報のデータX[k]は、X[k]=i[k]+jq[k]と表せる。また、その電力P[k]を、P[k]=(i[k])2+(q[k])2とする。電力計算回路41の電力計算結果は、後段のデータ保持部42にキャリア毎に保持される。 The power calculation circuit 41 obtains the power of each carrier from the frequency axis information data X [k] obtained by the fast Fourier transform process in the FFT circuit 77. Here, if the data I (real number) component and the Q (imaginary number) component of the frequency axis information are i [k] and q [k], respectively, the data X [k] of the frequency axis information is X [k] = i [k] + jq [k]. The power P [k] is set to P [k] = (i [k]) 2 + (q [k]) 2 . The power calculation result of the power calculation circuit 41 is held for each carrier in the subsequent data holding unit 42.

平均値計算回路43は、データ保持部42の出力データの平均を求める。この平均値をAveとすると、平均値Aveは次式によって示される。   The average value calculation circuit 43 calculates the average of the output data from the data holding unit 42. When this average value is Ave, the average value Ave is expressed by the following equation.

Figure 2008005115
Figure 2008005115

上記複数の減算回路45は、上記複数のデータ保持部42の出力データから、上記平均値計算回路43で得られた平均値を差し引くことにより偏差を求める。この偏差をD[k]とすると、偏差D[k]は次式によって示される。   The plurality of subtracting circuits 45 obtain a deviation by subtracting the average value obtained by the average value calculating circuit 43 from the output data of the plurality of data holding units 42. When this deviation is D [k], the deviation D [k] is expressed by the following equation.

Figure 2008005115
Figure 2008005115

IEEE802.11aのOFDM信号はマルチキャリアの信号であり、それを周波数軸上で表すと、図5(A)のようになる。レーダ波はパルス信号であり、それを周波数軸上で表すと、図5(B)に示されるようにシングルキャリアの信号となる。また、それは整形された波形とは限らず、IEEE802.11aで使用する中心周波数(DC)と必ずしも同一ではないため、図5(C)に示されるように、中心周波数(DC)からずれた位置に現れる場合も考えられる。従って、キャリア判定回路46においては、減算回路45の出力である偏差が、閾値(「D」で示す)より大きい場合(D[K]>D)は、そのキャリアに信号があるものとされ、その場合に、キャリアの数と、レジスタ73に設定された値(キャリア数)とが比較されることで、受信信号がマルチキャリアの信号でるか、シングルキャリアの信号であるかの判定が行われる。その判定結果はレーダ波検出回路78に伝達される。上記のようにレーダ波はシングルシングルキャリアの信号であるため、シングルシングルキャリアの信号を検出することによってレーダ波の検出が可能とされる。   An IEEE802.11a OFDM signal is a multi-carrier signal, which is represented on the frequency axis as shown in FIG. The radar wave is a pulse signal, and when it is represented on the frequency axis, it becomes a single carrier signal as shown in FIG. Further, it is not necessarily a shaped waveform, and is not necessarily the same as the center frequency (DC) used in IEEE802.11a. Therefore, as shown in FIG. 5C, a position shifted from the center frequency (DC). It is also possible to appear in Therefore, in the carrier determination circuit 46, when the deviation that is the output of the subtraction circuit 45 is larger than the threshold value (indicated by “D”) (D [K]> D), it is determined that there is a signal in the carrier. In this case, by comparing the number of carriers with the value (number of carriers) set in the register 73, it is determined whether the received signal is a multicarrier signal or a single carrier signal. . The determination result is transmitted to the radar wave detection circuit 78. Since the radar wave is a single single carrier signal as described above, the radar wave can be detected by detecting the single single carrier signal.

図6には、上記構成による通信用LSI93における主要動作の流れが示される。   FIG. 6 shows a flow of main operations in the communication LSI 93 configured as described above.

パケット検出待ち(601)の状態で信号強度判定回路76において、RSSI信号の強度が、レジスタ71に設定された閾値よりも大きいか否かの判別が行われる(602)。この判別において、RSSI信号の強度が、レジスタ71に設定された閾値よりも大きい(Yes)と判断された場合には、レジスタ72に設定された時間だけ待った後に(603)、RSSI信号の強度が、レジスタ71に設定された閾値よりも小さいか否かの判別が行われる(604)。この判別において、RSSI信号の強度が、レジスタ71に設定された閾値よりも小さくない(No)と判断された場合には、同期検出回路62でのIEEE802.11a同期検出や、FFT回路77での高速フーリエ変換処理が行われ(605)、上記IEEE802.11aの同期が検出されたか否かの判別が行われる(606)。この判別において、IEEE802.11aの同期が検出された場合には、受信部6ではIEEE802.11aの信号受信が行われ(607)、上記ステップ601のパケット待ちに遷移される。尚、上記ステップ602の判別において、RSSI信号の強度が、レジスタ71に設定された閾値よりも大きくない(No)と判断された場合や、上記ステップ604の判別において、RSSI信号の強度が、レジスタ71に設定された閾値よりも小さい(Yes)と判断された場合には、受信信号の強度不足や、パルス幅不足とされ、そのような受信信号ではレーダ波検出を精度良く行うことができないため、上記ステップ601のパケット待ちに遷移される。   While waiting for packet detection (601), the signal strength determination circuit 76 determines whether the strength of the RSSI signal is greater than a threshold value set in the register 71 (602). In this determination, when it is determined that the strength of the RSSI signal is larger than the threshold set in the register 71 (Yes), after waiting for the time set in the register 72 (603), the strength of the RSSI signal is increased. Then, it is determined whether or not the threshold value is smaller than the threshold value set in the register 71 (604). In this determination, when it is determined that the strength of the RSSI signal is not smaller than the threshold value set in the register 71 (No), the IEEE 802.11a synchronization detection in the synchronization detection circuit 62 or the FFT circuit 77 A fast Fourier transform process is performed (605), and it is determined whether or not the IEEE 802.11a synchronization is detected (606). In this determination, if the IEEE 802.11a synchronization is detected, the reception unit 6 receives the IEEE 802.11a signal (607), and transitions to the step 601 waiting for the packet. In the determination of step 602, when it is determined that the strength of the RSSI signal is not larger than the threshold set in the register 71 (No), or in the determination of step 604, the strength of the RSSI signal is If it is determined that the threshold is smaller than the threshold value set to 71 (Yes), it is determined that the received signal is insufficient in intensity or pulse width is insufficient, and such a received signal cannot accurately detect radar waves. Then, the process goes to the step 601 for waiting for a packet.

上記ステップ606の判別において、IEEE802.11aの同期が検出されない場合には、キャリア判定回路75において、FFT回路77の出力信号と、レジスタ73の出力値との比較により、キャリア判定が行われる(608)。このキャリア判定において、マルチキャリアであると判定された場合には、受信部6においてマルチキャリアの受信が行われる(609)。しかし、上記ステップ608の判別において、シングルキャリアであると判定された場合には、レーダ波であると判定される(611)。この判定結果は、MAC2に伝達される。このMAC2では、レーダ波検出回路78でレーダ波が検出された場合には、CPU95の制御下で、現在の受信周波数が別の周波数チャネルに変更される。このように上記レーダ検出回路78によりレーダ波が検出されなくなるまで、上記の処理が繰返されることによってレーダ波との干渉が回避される。   If the IEEE802.11a synchronization is not detected in the determination in step 606, the carrier determination circuit 75 performs carrier determination by comparing the output signal of the FFT circuit 77 and the output value of the register 73 (608). ). If it is determined in this carrier determination that the carrier is a multicarrier, the reception unit 6 receives the multicarrier (609). However, if it is determined in step 608 that the carrier is a single carrier, it is determined to be a radar wave (611). This determination result is transmitted to MAC2. In this MAC2, when a radar wave is detected by the radar wave detection circuit 78, the current reception frequency is changed to another frequency channel under the control of the CPU 95. In this way, until the radar wave is no longer detected by the radar detection circuit 78, the above process is repeated to avoid interference with the radar wave.

上記例によれば、以下の作用効果を得ることができる。   According to the above example, the following operational effects can be obtained.

(1)IEEE802.11aで用いられている直交周波数分割多重伝送方式は、互いに直交する複数のキャリアを用いるディジタル変調方式であるため、受信信号を周波数軸情報に変換すると各キャリアで信号を検出することができる。一方、レーダ波は一般に単純なパルス波形であり、その受信信号を周波数軸情報に変換すると一つの周波数でピークをとる信号或いはOFDM信号とは異なる帯域幅を持つ信号として検出される。このようにマルチキャリアの信号かシングルキャリアの信号かを判別することによりレーダ波検出を行うことができるので、例えばプリアンブルパターンが検出できないためにレーダ波の誤検出が行われるということは無くなる。また、検出されたパルスの相関をとることによってレーダ波を検出方式のように、長い時間の受信情報を必要としない。それによって、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を達成することができる。   (1) Since the orthogonal frequency division multiplex transmission system used in IEEE 802.11a is a digital modulation system using a plurality of carriers orthogonal to each other, when a received signal is converted into frequency axis information, a signal is detected on each carrier. be able to. On the other hand, a radar wave is generally a simple pulse waveform, and when the received signal is converted into frequency axis information, it is detected as a signal having a peak at one frequency or a signal having a bandwidth different from that of an OFDM signal. Radar wave detection can be performed by discriminating between a multi-carrier signal and a single carrier signal in this way, so that no erroneous detection of a radar wave occurs because, for example, a preamble pattern cannot be detected. Further, by taking the correlation of the detected pulses, the reception information for a long time is not required unlike the radar wave detection method. Accordingly, it is possible to shorten the time for radar wave detection for dynamic frequency control in the radio access system and improve the accuracy of radar wave detection.

(2)IEEE802.11aプリアンブル信号の同期検出の判定を行うことで、IEEE802.11aの信号と、それ以外の信号との識別が可能となる。   (2) By determining the synchronization detection of the IEEE802.11a preamble signal, it is possible to distinguish between the IEEE802.11a signal and other signals.

(3)信号強度判定回路76において、複数の遅延回路31の出力信号は、加算器34に供給され、そこで加算されるようになっている。上記加算器34での加算結果は、後段の除算器32に供給され、そこで、上記複数の遅延回路31の数(これを「M」で示す)で除算されることにより、ノイズの除去が行われることからレーダ波の検出精度向上が図られる。   (3) In the signal strength determination circuit 76, the output signals of the plurality of delay circuits 31 are supplied to the adder 34 where they are added. The addition result in the adder 34 is supplied to the subsequent divider 32, where noise is removed by dividing by the number of the plurality of delay circuits 31 (indicated by "M"). Therefore, the radar wave detection accuracy can be improved.

以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   Although the invention made by the present inventor has been specifically described above, the present invention is not limited thereto, and it goes without saying that various changes can be made without departing from the scope of the invention.

例えば、図2に示される構成では、キャリア判定にレジスタ73の出力値を使用し、レーダ波判定に同期検出部62の検出結果を使用したが、それを省略することができる。図7には、この場合のレーダ波検出部7の構成が示される。図7においてキャリア判定回路75は、FFT回路77によって得られる周波数軸情報から受信信号がOFDM信号などのマルチキャリアの信号であるか、あるいはレーダ波のシングルキャリアの信号であるかを判定する機能を有する。この判定結果は、レーダ波検出回路78に伝達され、レーダ波検出に供される。かかる構成においても、受信信号に対してFFT処理を行い、その結果の各キャリアの平均及び偏差を求めて信号が存在するキャリア本数を判定し、マルチキャリアの信号かシングルキャリアの信号かを識別することでレーダ波を検出することができる。   For example, in the configuration shown in FIG. 2, the output value of the register 73 is used for carrier determination and the detection result of the synchronization detection unit 62 is used for radar wave determination, but this can be omitted. FIG. 7 shows the configuration of the radar wave detection unit 7 in this case. In FIG. 7, a carrier determination circuit 75 has a function of determining whether the received signal is a multicarrier signal such as an OFDM signal or a single carrier signal of a radar wave from the frequency axis information obtained by the FFT circuit 77. Have. This determination result is transmitted to the radar wave detection circuit 78 and used for radar wave detection. Even in such a configuration, the received signal is subjected to FFT processing, the average and deviation of each result are obtained, the number of carriers in which the signal exists is determined, and whether the signal is a multicarrier signal or a single carrier signal Thus, radar waves can be detected.

また、図7においては、レーダ波判定に同期検出部62の検出結果が使用されない。これにより、同期検出部62がレーダ波判定に関与されないため、レーダ波判定期間において、FFT回路63に加えて同期検出部62への電源電圧の供給やクロック信号の供給を停止することができ、それによってレーダ波判定期間における消費電力の更なる低下を図ることができる。   In FIG. 7, the detection result of the synchronization detection unit 62 is not used for radar wave determination. Thereby, since the synchronization detection unit 62 is not involved in the radar wave determination, it is possible to stop the supply of the power supply voltage and the supply of the clock signal to the synchronization detection unit 62 in addition to the FFT circuit 63 in the radar wave determination period. Thereby, it is possible to further reduce the power consumption in the radar wave determination period.

図8には、図7に示される構成を使用する場合の通信用LSI93における主要動作の流れが示される。図6に示される主要動作の流れと比較すると、IEEE802.11aの同期検出や、その検出結果の判定が省略されているため、その分、レーダ波検出部7での処理が軽減される。   FIG. 8 shows a flow of main operations in the communication LSI 93 when the configuration shown in FIG. 7 is used. Compared with the flow of main operations shown in FIG. 6, IEEE 802.11a synchronization detection and determination of the detection result are omitted, and accordingly, processing in the radar wave detection unit 7 is reduced.

また、図2に示される構成では、受信部6内のFFT回路63と、レーダ検出部7内のFFT回路77とが別個に設けられているが、受信部6での高速フーリエ変換処理と、レーダ検出部7での高速フーリエ変換処理とを、単一のFFT回路で実行するようにしても良い。そのようにすることで、通信用LSI93の回路規模の縮小を図ることができる。   In the configuration shown in FIG. 2, the FFT circuit 63 in the reception unit 6 and the FFT circuit 77 in the radar detection unit 7 are provided separately, but fast Fourier transform processing in the reception unit 6, The fast Fourier transform process in the radar detection unit 7 may be executed by a single FFT circuit. By doing so, the circuit scale of the communication LSI 93 can be reduced.

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線LAN装置に適用した場合について説明したが、本発明はそれに限定されるものではなく、無線アクセスシステムに広く適用することができる。   In the above description, the case where the invention made mainly by the present inventor is applied to the wireless LAN device which is the field of use behind the present invention has been described. However, the present invention is not limited to this and is widely applied to a wireless access system. Can be applied.

本発明は、少なくとも無線アクセスを行うことを条件に適用することができる。   The present invention can be applied on condition that at least wireless access is performed.

本発明にかかる無線アクセスシステムに適用される通信用LSIにおける主要部の構成例ブロック図である。FIG. 3 is a block diagram illustrating a configuration example of a main part in a communication LSI applied to the wireless access system according to the present invention. 図1における主要部の詳細な構成例ブロック図である。FIG. 2 is a block diagram illustrating a detailed configuration example of a main part in FIG. 1. 図2における主要部の詳細な構成例ブロック図である。FIG. 3 is a block diagram illustrating a detailed configuration example of a main part in FIG. 2. 図2における主要部の詳細な構成例ブロック図である。FIG. 3 is a block diagram illustrating a detailed configuration example of a main part in FIG. 2. 上記通信用LSIに取り込まれる受信信号の周波数領域での信号配置の説明図である。It is explanatory drawing of the signal arrangement | positioning in the frequency domain of the received signal taken in into the said communication LSI. 上記通信用LSIにおける主要処理のフローチャートである。It is a flowchart of the main processes in the said LSI for communication. 図1における主要部の別の詳細な構成例ブロック図である。It is another detailed structural example block diagram of the principal part in FIG. 図7に示される構成を採用した場合の主要処理のフローチャートである。It is a flowchart of the main processing at the time of employ | adopting the structure shown by FIG. 上記通信用LSIを含む無線LAN装置の構成例ブロック図である。It is a block diagram of a configuration example of a wireless LAN device including the communication LSI.

符号の説明Explanation of symbols

1 ベースバンドモデム
2 MAC
3 AD変換器群
4 DA変換器群
5 送信部
6 受信部
7 レーダ波検出部
8 インタフェース部
9 制御部
10 MAC制御部
11 インタフェース部
12 レーダ波判定部
31 遅延回路
32 除算器
33 比較器
34 加算器
41 電力計算回路
42 遅延回路
43 平均値計算回路
45 減算回路
61 FIRフィルタ
62 同期検出回路
63 高速フーリエ変換回路
71,72,73 レジスタ
75 キャリア判定回路
76 信号強度判定回路
77 高速フーリエ変換回路
78 レーダ波検出回路
91 アンテナ
92 高周波部
93 通信用LSI
94 DTCP回路
95 CPU
96 インタフェース
97 周辺回路
1 Baseband modem 2 MAC
DESCRIPTION OF SYMBOLS 3 AD converter group 4 DA converter group 5 Transmission part 6 Reception part 7 Radar wave detection part 8 Interface part 9 Control part 10 MAC control part 11 Interface part 12 Radar wave determination part 31 Delay circuit 32 Divider 33 Comparator 34 Addition 41 Power calculation circuit 42 Delay circuit 43 Average value calculation circuit 45 Subtraction circuit 61 FIR filter 62 Synchronization detection circuit 63 Fast Fourier transform circuit 71, 72, 73 Register 75 Carrier judgment circuit 76 Signal strength judgment circuit 77 Fast Fourier transform circuit 78 Radar Wave detection circuit 91 Antenna 92 High frequency section 93 Communication LSI
94 DTCP circuit 95 CPU
96 interface 97 peripheral circuit

Claims (10)

レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づく動的周波数制御を可能とする通信用LSIであって、
上記レーダ波検出部は、受信信号の周波数解析を行う周波数解析処理機能と、
上記周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別する判別処理機能と、を含み、
上記判別処理でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識することを特徴とする通信用LSI。
A communication LSI including a radar wave detection unit for detecting a radar wave and enabling dynamic frequency control based on a detection result of the radar wave detection unit,
The radar wave detection unit includes a frequency analysis processing function for performing frequency analysis of a received signal;
A determination processing function for determining whether the received signal is a multicarrier signal or a single carrier signal based on the frequency analysis result,
A communication LSI characterized by recognizing the received signal as a radar wave when it is determined as a single carrier in the determination process.
直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用LSIであって、
上記受信部は、上記直交周波数分割多重方式で変調されたパケット信号の同期検出を行う同期検出回路を含み、
上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、
上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、
上記同期検出回路で同期検出が行われない状態で、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を含んで成ることを特徴とする通信用LSI。
A receiver for receiving a packet signal modulated by orthogonal frequency division multiplexing and a radar wave detector for detecting a radar wave, and dynamic frequency control based on the detection result of the radar wave detector A communication LSI capable of
The receiver includes a synchronization detection circuit that performs synchronization detection of a packet signal modulated by the orthogonal frequency division multiplexing method,
The radar wave detection unit includes a fast Fourier transform circuit that performs a fast Fourier transform process on a reception signal captured via the reception unit;
A carrier determination circuit for determining whether the received signal is a multicarrier signal or a single carrier signal based on a processing result in the fast Fourier transform circuit;
A radar wave detection circuit that recognizes the received signal as a radar wave when the carrier determination circuit determines that the carrier signal is a single carrier in a state where synchronization detection is not performed by the synchronization detection circuit. LSI for communication.
直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用LSIであって、
上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、
上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、
上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を含んで成ることを特徴とする通信用LSI。
A receiver for receiving a packet signal modulated by orthogonal frequency division multiplexing and a radar wave detector for detecting a radar wave, and dynamic frequency control based on the detection result of the radar wave detector A communication LSI capable of
The radar wave detection unit includes a fast Fourier transform circuit that performs a fast Fourier transform process on a reception signal captured via the reception unit;
A carrier determination circuit for determining whether the received signal is a multicarrier signal or a single carrier signal based on a processing result in the fast Fourier transform circuit;
A communication LSI comprising: a radar wave detection circuit that recognizes the received signal as a radar wave when the carrier determination circuit determines a single carrier.
上記レーダ波検出部でレーダ波検出が行われる期間に、上記受信部において上記レーダ波検出に関与されない回路への電源電圧の供給又はクロック信号の供給を停止可能な制御部を含む請求項2又は3記載の通信用LSI。   A control unit capable of stopping supply of a power supply voltage or supply of a clock signal to a circuit not involved in the radar wave detection in the reception unit during a period in which radar wave detection is performed by the radar wave detection unit. 3. The communication LSI according to 3. 上記レーダ波検出部は、受信信号の強度を判定するための信号強度判定回路を更に含む請求項2又は3記載の通信用LSI。   4. The communication LSI according to claim 2, wherein the radar wave detection unit further includes a signal strength determination circuit for determining the strength of the received signal. 上記レーダ波検出部は、信号強度の閾値を設定可能な第1レジスタと、
パルス幅測定の基準となる時間情報を設定可能な第2レジスタと、を更に含み、
上信号強度判定回路は、上記受信信号の強度が上記第1レジスタの設定値を越えているか否かの第1判定と、上記第1判定から上記第2レジスタの設定時間経過後に、上記受信信号の強度が上記第1レジスタの設定値よりも小さいか否かの第2判定とを行うための比較器を含んで成る請求項5記載の通信用LSI。
The radar wave detection unit includes a first register capable of setting a threshold value of signal strength,
A second register capable of setting time information as a reference for pulse width measurement;
The upper signal strength determination circuit performs the first determination as to whether the strength of the received signal exceeds the set value of the first register, and after the set time of the second register elapses from the first determination. 6. The communication LSI according to claim 5, further comprising a comparator for making a second determination as to whether or not the intensity of the second is less than a set value of the first register.
上記レーダ波検出部は、信号強度の閾値を設定可能な第1レジスタと、
パルス幅測定の基準となる時間情報を設定可能な第2レジスタと、を更に含み、
上信号強度判定回路は、上記受信信号の強度を示す信号を遅延するために直列接続された複数の遅延回路と、
上記複数の遅延回路の出力信号の和を求める加算器と、
上記加算器の出力信号を、上記遅延回路の数で除算する除算器と、
上記除算器の出力信号が上記第1レジスタの設定値を越えているか否かの第1判定と、上記第1判定から上記第2レジスタの設定時間経過後に、上記受信信号の強度が上記第1レジスタの設定値よりも小さいか否かの第2判定とを行うための比較器と、を含んで成る請求項5記載の通信用LSI。
The radar wave detection unit includes a first register capable of setting a threshold value of signal strength,
A second register capable of setting time information as a reference for pulse width measurement;
The upper signal strength determination circuit includes a plurality of delay circuits connected in series to delay a signal indicating the strength of the received signal,
An adder for calculating a sum of output signals of the plurality of delay circuits;
A divider for dividing the output signal of the adder by the number of the delay circuits;
The first determination as to whether the output signal of the divider exceeds the set value of the first register, and after the set time of the second register elapses from the first determination, the intensity of the received signal is the first 6. A communication LSI according to claim 5, further comprising a comparator for making a second determination as to whether or not the value is smaller than a set value of the register.
上記レーダ波検出部は、キャリアの本数を設定可能な第3レジスタを更に含み、
上記キャリア判定回路は、上記第3レジスタの出力情報を参照してマルチキャリアかシングルキャリアかを判別する請求項7記載の通信用LSI。
The radar wave detection unit further includes a third register capable of setting the number of carriers,
8. The communication LSI according to claim 7, wherein the carrier determination circuit determines whether the carrier is a multicarrier or a single carrier with reference to output information of the third register.
上記レーダ波検出部は、上記受信信号の高速フーリエ変換処理を行う高速フーリエ変換回路を更に含み、
上記キャリア判定回路は、上記高速フーリエ変換回路の出力信号を取り込んで、周波数軸情報から各キャリアの電力を演算するための電力計算回路と、
上記電力計算回路での電力演算結果をキャリア毎に保持可能な複数のデータ保持回路と、
上記複数のデータ保持回路の出力信号の平均値を求めるための平均値計算回路と、
上記平均値計算回路で求められた平均値と、上記複数のデータ保持回路の出力信号とから偏差を求めるための複数の減算器と、
上記複数の減算器の出力信号と、上記第3レジスタの出力情報とを比較することによってキャリア判定を行うキャリア判定部と、を含んで成る請求項8記載の通信用LSI。
The radar wave detection unit further includes a fast Fourier transform circuit that performs a fast Fourier transform process on the received signal,
The carrier determination circuit captures an output signal of the fast Fourier transform circuit, and calculates a power of each carrier from frequency axis information;
A plurality of data holding circuits capable of holding the power calculation result in the power calculation circuit for each carrier;
An average value calculating circuit for calculating an average value of output signals of the plurality of data holding circuits;
A plurality of subtractors for obtaining a deviation from the average value obtained by the average value calculation circuit and the output signals of the plurality of data holding circuits;
9. The communication LSI according to claim 8, further comprising a carrier determination unit that performs carrier determination by comparing output signals of the plurality of subtractors and output information of the third register.
請求項1乃至9のいずれか1項記載の通信用LSIと、無線周波数による送受信を可能とする高周波部とを含み、上記通信用LSIと上記高周波部とは各種信号やり取りが可能に結合されて成る無線アクセスシステム。   A communication LSI according to any one of claims 1 to 9, and a high-frequency unit capable of transmitting and receiving at a radio frequency, wherein the communication LSI and the high-frequency unit are coupled so as to exchange various signals. Wireless access system consisting of.
JP2006171381A 2006-06-21 2006-06-21 Lsi for communication and radio access system Pending JP2008005115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006171381A JP2008005115A (en) 2006-06-21 2006-06-21 Lsi for communication and radio access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006171381A JP2008005115A (en) 2006-06-21 2006-06-21 Lsi for communication and radio access system

Publications (1)

Publication Number Publication Date
JP2008005115A true JP2008005115A (en) 2008-01-10

Family

ID=39009163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171381A Pending JP2008005115A (en) 2006-06-21 2006-06-21 Lsi for communication and radio access system

Country Status (1)

Country Link
JP (1) JP2008005115A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284354A (en) * 2008-05-23 2009-12-03 Sony Corp Receiver, and receiving method
JP2013187844A (en) * 2012-03-09 2013-09-19 Toshiba Corp Signal identification device
CN111684296A (en) * 2019-01-08 2020-09-18 深圳市大疆创新科技有限公司 Radar access detection method, circuit and movable platform
JP2022539438A (en) * 2019-09-12 2022-09-08 サイプレス セミコンダクター コーポレーション Radar detection in wireless LAN

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044316A1 (en) * 1998-02-26 1999-09-02 Sony Corporation Communication system, base station apparatus, communication terminal apparatus and communication method
JP2005512436A (en) * 2001-12-06 2005-04-28 アセロス コミュニケーションズ インク. Radar detection and dynamic frequency selection in wireless local area networks
JP2005223865A (en) * 2004-02-09 2005-08-18 Sony Corp Wireless communication system, wireless communication apparatus, wireless communication method, and computer program
JP2007274659A (en) * 2006-03-31 2007-10-18 Key Stream Kk Radar interference wave detection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044316A1 (en) * 1998-02-26 1999-09-02 Sony Corporation Communication system, base station apparatus, communication terminal apparatus and communication method
JP2005512436A (en) * 2001-12-06 2005-04-28 アセロス コミュニケーションズ インク. Radar detection and dynamic frequency selection in wireless local area networks
JP2005223865A (en) * 2004-02-09 2005-08-18 Sony Corp Wireless communication system, wireless communication apparatus, wireless communication method, and computer program
JP2007274659A (en) * 2006-03-31 2007-10-18 Key Stream Kk Radar interference wave detection circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284354A (en) * 2008-05-23 2009-12-03 Sony Corp Receiver, and receiving method
JP4582193B2 (en) * 2008-05-23 2010-11-17 ソニー株式会社 Receiving apparatus and receiving method
US8411653B2 (en) 2008-05-23 2013-04-02 Sony Corporation Receiving apparatus and receiving method
JP2013187844A (en) * 2012-03-09 2013-09-19 Toshiba Corp Signal identification device
US9071469B2 (en) 2012-03-09 2015-06-30 Kabushiki Kaisha Toshiba Signal identification device
CN111684296A (en) * 2019-01-08 2020-09-18 深圳市大疆创新科技有限公司 Radar access detection method, circuit and movable platform
JP2022539438A (en) * 2019-09-12 2022-09-08 サイプレス セミコンダクター コーポレーション Radar detection in wireless LAN
JP7204996B2 (en) 2019-09-12 2023-01-16 サイプレス セミコンダクター コーポレーション Radar detection in wireless LAN
US11796627B2 (en) 2019-09-12 2023-10-24 Cypress Semiconductor Corporation Radar detection in a wireless LAN

Similar Documents

Publication Publication Date Title
JP4250875B2 (en) Alarm device, alarm generation method used therefor, and program thereof
US11177993B2 (en) Apparatus for radio frequency receiver with improved timing recovery and frequency offset estimation and associated methods
US8159932B1 (en) Initial timing estimation in a wireless network receiver
US7869529B2 (en) System, method and computer-readable medium for detection and avoidance (DAA) of victim services in ultra-wideband systems (UWB)
Yang et al. Taming cross-technology interference for Wi-Fi and ZigBee coexistence networks
US11838866B2 (en) Wake-up signal management
US20160330640A1 (en) Systems and methods for wireless scanning
GB2413740A (en) Carrier detecting circuit in a wireless receiver
JP2005303691A (en) Device and method for detecting synchronization
TW200303675A (en) Threshold detector for detecting synchronization signals at correlator output during packet acquisition
WO2007125846A1 (en) Signal detection device and signal detection method
JP2020507977A (en) Transmission of wake-up signal
JP2005229570A (en) Data receiving apparatus
WO2015009499A1 (en) Dynamic channel bonding in multicarrier wireless networks
JP2008005115A (en) Lsi for communication and radio access system
JP4991815B2 (en) Radar detection apparatus and method
JP5185233B2 (en) Wireless communication device
US7349499B2 (en) Accurate signal detection in a wireless environment
JP3946932B2 (en) OFDM receiver
WO2013136774A1 (en) Signal detector device and signal detection method
US10804957B1 (en) Preamble detection during acquisition
JP2003115817A (en) Ofdm signal receiver
CN113067607B (en) Systems, apparatuses, and methods for performing antenna diversity selection
JP2012129866A (en) Radio communication device and radio communication method
JP2007166571A (en) Symbol synchronous acquisition circuitry

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111013