JP2008004094A - Computer implemented method for implementation of thermal throttling logic, data processing system, and processor (implementation of thermal throttling logic) - Google Patents

Computer implemented method for implementation of thermal throttling logic, data processing system, and processor (implementation of thermal throttling logic)

Info

Publication number
JP2008004094A
JP2008004094A JP2007160727A JP2007160727A JP2008004094A JP 2008004094 A JP2008004094 A JP 2008004094A JP 2007160727 A JP2007160727 A JP 2007160727A JP 2007160727 A JP2007160727 A JP 2007160727A JP 2008004094 A JP2008004094 A JP 2008004094A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
thermal
temperature
throttling
lt
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007160727A
Other languages
Japanese (ja)
Other versions
JP4884311B2 (en )
Inventor
Charles Ray Johns
Michael Fan Wang
チャールズ・レイ・ジョンズ
マイケル・ファン・ワン
Original Assignee
Internatl Business Mach Corp <Ibm>
インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thermal management solution for guaranteeing real-time use nature even in a temperature condition which requires throttling of a processor. <P>SOLUTION: A computer implemented method, a data processing system and the processor are provided for thermal throttling logic. A sensed temperature value representing a current temperature of a unit associated with a digital thermal sensor in an integrated circuit is received from the digital thermal sensor. The sensed temperature is reported as the current temperature in a status register. The unit in the integrated circuit is throttled in response to the current temperature exceeding a first predetermined value. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本出願は、2005年11月29日に出願された米国特許出願第11/289,088号の部分係属出願である。 This application is a part-pending U.S. Patent Application No. 11 / 289,088, filed November 29, 2005.

本出願は、一般に、温度管理の使用に関する。 The present application relates generally to the use of thermal management. 更に具体的には、本出願は、サーマル・スロットリング・ロジック(thermal throttling)を実施するための、コンピュータによって実施される方法、データ処理システム、およびプロセッサに関する。 More specifically, the present application is to implement a thermal throttling logic (thermal throttling), a computer-implemented method, data processing system, and a processor.

第1世代の異種Cell Broadband Engine(BE)プロセッサは、1つの64ビットPower PCプロセッサ・コアおよび8つの単一命令多重データ(SMID:single instruction multiple data)・シナジェスティック・プロセッサ・コア(synergistic processor cores)から成るマルチコア・チップであり、大量の浮動小数点処理を行うことができ、コンピュータによる計算を集約的に用いる作業負荷および広帯域を多く用いる媒体の用途向けに最適化されている。 Heterologous Cell Broadband Engine (BE) processors of the first generation, one 64-bit Power PC processor core and eight single instruction multiple data (SMID: single instruction multiple data) · Synergetic stick processor cores (synergistic processor a multicore chip consisting of cores to), it is possible to perform a large number of floating point processing, which is optimized for applications of medium used more workloads and broadband using a calculation by computer intensive. また、高速メモリ・コントローラおよび高帯域幅バス・インタフェースもチップ上に統合されている。 Moreover, it is also integrated on the chip high-speed memory controller and high bandwidth bus interface. CellBEの画期的なマルチコア・アーキテクチャおよび超高速通信機能によって、著しく向上したリアルタイム応答が可能となり、これは最新のPCプロセッサの性能の10倍にもなることが多い。 The breakthrough multi-core architecture and ultra high-speed communication function Cell BE, it enables significantly improved real-time response, which is often also becomes 10 times the performance of the latest PC processors. CellBEは、オペレーティング・システムに対して中立であり、同時に多数のオペレーティング・システムをサポートする。 CellBE is neutral to the operating system, to support a large number of operating systems at the same time. このタイプのプロセッサ向けの用途の範囲は、臨場感が劇的に向上した次世代のゲーム・システムから、家庭用のデジタル・メディアおよびストリーミング・コンテンツのためのハブを形成するシステム、デジタル・コンテンツを開発し流通させるために用いられるシステム、および、映像化およびスーパーコンピューティング・アプリケーションを加速化するためのシステムにまで及ぶ。 Use of the scope of this type for the processor, from the next-generation game system that realism is dramatically improved, system for forming a hub for digital media and streaming content for the home, digital content system used to develop distributed, and extends to a system for accelerating the imaging and supercomputing applications.

今日のマルチコア・プロセッサは、温度に関する問題点によって制限されることが多い。 Today's multi-core processor, it is often limited by problems related to temperature. 通常の解決策として、冷却および電力管理が挙げられる。 As usual solutions include cooling and power management. 冷却は、費用が高く、あるいはパッケージに含むのが難しく、またはそれら両方である場合がある。 Cooling may costly, or difficult to include in the package, or both. 電力管理は、一般に精密でない粗い措置であり、温度制限に反応するプロセッサの全てが制限に達していなくても、著しく「スロットルする(抑制する)」。 Power management is generally a rough measure not precise, even if not all of the processors in response to temperature limits reached the limit significantly the "throttle (suppressing)". 温度管理等の他の技法では、これらの粗い措置に対処するために、単に所与の温度を超えたユニットを抑制するだけである。 In other techniques the temperature control and the like, in order to deal with these rough measures merely suppressing unit exceeds the given temperature. しかしながら、ほとんどの温度管理技法は、リアルタイムの使用保証に影響を及ぼす。 However, most of the temperature management techniques, affect the real-time use guarantee. 従って、プロセッサの抑制を必要とする温度状況の場合であってもリアルタイム使用の性質を保証するための方法をプロセッサに提供する温度管理解決策があれば有用であろう。 It would therefore be useful if there is a temperature management solutions even when temperature conditions in need of inhibition of the processor to provide a method for ensuring the properties of the real-time use in a processor. リアルタイム保証を満足することができない場合には、使用管理者に通知して、是正措置を実施することができる。 If it is not possible to satisfy the real-time guarantees, it is possible to notify the administrator, to implement corrective measures.

例示的な実施形態の異なる態様は、集積回路において最大温度を記録するための、コンピュータによって実施される方法、データ処理システム、およびプロセッサを提供する。 Aspect of exemplary embodiments differ, for recording the maximum temperature in an integrated circuit, a computer-implemented method, providing a data processing system, and a processor. 例示的な実施形態では、集積回路においてデジタル熱センサに関連付けたユニットの現在温度を表す検知温度値を、デジタル熱センサから受信する。 In an exemplary embodiment, the detected temperature value representing the current temperature of the units associated with the digital thermal sensor in an integrated circuit, receives the digital thermal sensor. 例示的な実施形態は、検知温度を、ステータス・レジスタにおいて現在の温度として報告する。 Exemplary embodiments reports the detected temperature as the current temperature in the status register. 例示的な実施形態では、現在の温度が第1の所定値を超えたことに応答して、集積回路における少なくとも1つのユニットを抑制する。 In an exemplary embodiment, in response to the current temperature exceeds a first predetermined value, inhibits at least one unit in an integrated circuit.

例示的な実施形態の新規な特徴であると考えられるものは、特許請求の範囲に明記する。 What it is considered to be novel features of the exemplary embodiments are specified in the claims. しかしながら、例示的な実施形態そのものは、その好適な使用形態、更に別の目的および利点と共に、例示的な実施形態の以下の詳細な説明を添付図面と関連付けて読んで参照することによって、最も良く理解されよう。 However, exemplary embodiments themselves, the preferred mode of use, together with further objects and advantages, by reference read in association with the following detailed description when read with the accompanying drawings of an exemplary embodiment, best it will be appreciated.

例示的な実施形態は、サーマル・スロットリング・ロジックの実施に関する。 Exemplary embodiment relates to the implementation of thermal throttling logic. 図1から図2は、例示的な実施形態を実施することができるデータ処理環境の例示的な図として与える。 FIGS. 1-2, provided as exemplary diagrams of data processing environments capable of implementing an exemplary embodiment. 図1から図2は、単に例示的なものであり、態様または実施形態を実施することができる環境に関して何らかの限定を主張したり暗示したりすることを意図しないことは認められよう。 FIGS. 1-2 are merely exemplary and is not intended or to imply or assert any limitation as to the environment capable of implementing aspects or embodiments will be appreciated. 例示的な実施形態の精神および範囲から逸脱することなく、図示する実施形態に多くの変更を加えることも可能である。 Without departing from the spirit and scope of the exemplary embodiments, it is also possible to make numerous modifications to the embodiments illustrated.

ここで図面を参照すると、図1は、例示的な実施形態の態様を実施することができるデータ処理システムのネットワークを図で表したものである。 Referring now to the drawings, FIG. 1 is a representation of a network of data processing system capable of implementing aspects of the exemplary embodiment in FIG. ネットワーク・データ処理システム100は、例示的な実施形態を実施することができるコンピュータ・ネットワークである。 Network data processing system 100 is a computer network capable of implementing an exemplary embodiment. ネットワーク・データ処理システム100は、ネットワーク102を含む。 Network data processing system 100 includes a network 102. これは、ネットワーク・データ処理システム100内で接続されている様々なデバイスおよびコンピュータ間の通信リンクを提供するために用いられる媒体である。 Which is the medium used to provide communications links between various devices and computers connected within network data processing system 100. ネットワーク102は、有線通信リンク、無線通信リンク、または光ファイバ・ケーブル等の接続を含むことができる。 Network 102 may include a wired communications link, a wireless communication link or connection, such as fiber optic cables.

図示する例において、サーバ104およびサーバ106は、ストレージ・ユニット108と同様に、ネットワーク102に接続する。 In the depicted example, server 104 and server 106, like the storage unit 108, connected to the network 102. 更に、クライアント110、112、および114がネットワーク102に接続する。 Moreover, clients 110, 112, and 114 are connected to the network 102. これらのクライアント110、112、および114は、例えばパーソナル・コンピュータまたはネットワーク・コンピュータとすることができる。 These clients 110, 112, and 114 may be, for example, personal computers or network computers. 図示する例では、サーバ104は、ブート・ファイル、オペレーティング・システム画像、およびアプリケーション等のデータを、クライアント110、112、および114に供給する。 In the depicted example, server 104, boot files, operating system images, and data such as an application, and supplies the client 110, 112, and 114. この例では、クライアント110、112、および114は、サーバ104に対するクライアントである。 In this example, clients 110, 112, and 114 are clients to server 104. ネットワーク・データ処理システム100は、追加のサーバ、クライアント、および他の図示しないデバイスを含む場合がある。 Network data processing system 100 may include additional servers, clients, and other unillustrated devices.

図示する例において、ネットワーク・データ処理システム100はインターネットであり、ネットワーク102は全世界に広がるネットワークおよびゲートウエイの集合を表し、TCP/IP(Transmission Control Protocol/Internet Protocol)プロトコル・スイートを用いて互いに通信を行う。 In the depicted example, network data processing system 100 is the Internet with network 102 represents a collection of networks and gateways spread worldwide, communicate with each other using TCP / IP (Transmission Control Protocol / Internet Protocol) protocol suite I do. インターネットの中心部には、メジャー・ノードまたはホスト・コンピュータ間の高速データ通信線のバックボーンがあり、データおよびメッセージをルーティングする何千もの民生用、官公庁用、教育用、および他のコンピュータ・システムから成る。 At the heart of the Internet, there is a backbone of high-speed data communication lines between major nodes or host computers, thousands of consumer that route data and messages, for government, educational, and other computer systems Become. むろん、ネットワーク・データ処理システム100は、例えばイントラネット、ローカル・エリア・ネットワーク(LAN)、またはワイド・エリア・ネットワーク(WAN)等、多数の異なるタイプのネットワークとして実施することも可能である。 Of course, network data processing system 100, for example, an intranet, such as a local area network (LAN) or wide area network, (WAN), can also be implemented as a number of different types of networks. 図1は、異なる例示的な実施形態のために、アーキテクチャを限定するものではなく、一例として意図されるものである。 1, for different exemplary embodiments are not intended to limit the architecture, it is contemplated as an example.

ここで図2を参照すると、例示的な実施形態の態様を実施することができるデータ処理システムのブロック図が示されている。 Referring to Figure 2, a block diagram of a data processing system capable of implementing aspects of the exemplary embodiment is shown. データ処理システム200は、図1のサーバ104またはクライアント110等のコンピュータの一例であり、例示的な実施形態のためのプロセスを実施するコンピュータ使用可能コードまたは命令を配置することができる。 Data processing system 200 is an example of a computer, such as server 104 or client 110 in Figure 1, it is possible to arrange the computer usable code or instructions implementing the processes for illustrative embodiment.

図示する例において、データ処理システム200が用いるハブ・アーキテクチャは、ノース・ブリッジおよびメモリ・コントローラ・ハブ(MCH)202およびサウス・ブリッジおよび入出力(I/O)コントローラ・ハブ(ICH)204を含む。 In the example shown, the hub architecture data processing system 200 is used include north bridge and memory controller hub (MCH) 202 and south bridge and input-output (I / O) controller hub (ICH) 204 . ノース・ブリッジおよびメモリ・コントローラ・ハブ202には、処理ユニット206、メイン・メモリ208、およびグラフィック・プロセッサ210が接続されている。 The north bridge and memory controller hub 202, the processing unit 206, main memory 208 and graphics processor 210 are connected. グラフィック・プロセッサ210は、アクセラレーテッド・グラフィック・ポート(AGP:accelerated graphics port)を介してノース・ブリッジおよびメモリ・コントローラ・ハブ202に接続することも可能である。 Graphics processor 210, an accelerated graphics port: It is also possible (AGP accelerated graphics port) via a connecting to north bridge and memory controller hub 202.

図示する例において、LANアダプタ212がサウス・ブリッジおよびI/Oコントローラ・ハブ204に接続する。 In the illustrated example, LAN adapter 212 connects to south bridge and I / O controller hub 204. オーディオ・アダプタ216、キーボードおよびマウス・アダプタ220、モデム222、リード・オンリ・メモリ(ROM)224、ハード・ディスク・ドライブ(HDD)226、CD−ROMドライブ230、ユニバーサル・シリアル・バス(USB)・ポートおよび他の通信ポート232、およびPCI/PCIeデバイス234が、バス238およびバス240を介して、サウス・ブリッジおよびI/Oコントローラ・ハブ204に接続する。 Audio adapter 216, keyboard and mouse adapter 220, modem 222, read only memory (ROM) 224, hard disk drive (HDD) 226, CD-ROM drive 230, universal serial bus (USB), ports and other communications ports 232, and PCI / PCIe devices 234 and, via bus 238 and bus 240 connects to south bridge and I / O controller hub 204. PCI/PCIeデバイスは、例えば、ノートブック・コンピュータのためのイーサネット・アダプタ、アドイン・カード、およびPCカードを含むことができる。 PCI / PCIe devices, for example, an Ethernet adapter for notebook computers, add-in cards, and can include a PC card. PCIはカード・バス・コントローラを用いるが、PCIeは用いない。 PCI uses a card bus controller, PCIe is not used. ROM224は、例えば、フラッシュ・バイナリ入出力システム(BIOS)とすることが可能である。 ROM224, for example, may be a flash binary input output system (BIOS).

ハード・ディスク・ドライブ226およびCD−ROMドライブ230は、バス240を介してサウス・ブリッジおよびI/Oコントローラ・ハブ204に接続する。 Hard disk drive 226 and CD-ROM drive 230 is connected via a bus 240 to the south bridge and I / O controller hub 204. ハード・ディスク・ドライブ226およびCD−ROMドライブ230は、例えば、IDE(Integrated drive electronics)またはSTA(serial advanced technology attachment)インタフェースを用いることができる。 Hard disk drive 226 and CD-ROM drive 230, for example, can be used IDE (Integrated drive electronics) or STA (serial advanced technology attachment) interface. サウス・ブリッジおよびI/Oコントローラ・ハブ204に、スーパーI/O(SIO)デバイス236を接続することができる。 To south bridge and I / O controller hub 204 may be connected to the super I / O (SIO) device 236.

処理ユニット206上でオペレーティング・システムが動作し、図2のデータ処理システム200内の様々なコンポーネントを調整してそれらを制御する。 The operating system on processing unit 206 operates to control them by adjusting the various components within data processing system 200 of FIG. クライアントとして、オペレーティング・システムは、Microsoft社のWindowsXP等の市販のオペレーティング・システムとすることができる。 As a client, the operating system, can be with Microsoft commercially available operating system of WindowsXP, etc.. オペレーティング・システムと関連付けて、Javaプログラミング・システム等のオブジェクト指向プログラミング・システムが動作することができ、Javaプログラムまたはデータ処理システム200上で実行しているアプリケーションからオペレーティング・システムへの呼を行う(Javaは、SunMicrosystems, Inc.の商標)。 In association with the operating system, can be an object oriented programming system such as Java programming system operates, performing a call to the operating system from an application running on a Java program or data processing system 200 (Java is, SunMicrosystems, trademark of Inc.).

サーバとして、データ処理システム200は、例えば、IBM eServer pSeriesコンピュータ・システムとすることができ、Advanced Interactive Executive(AIX)オペレーティング・システムまたはLINUXオペレーティング・システムを実行する(eServer、pSeries、およびAIXは、International Business Machines Corporationの商標であり、Linuxは、Linux Torvaldsの商標である)。 As a server, data processing system 200 may be a IBM eServer pSeries computer system, Advanced Interactive Executive (AIX) operating system or LINUX operating system to run (eServer, pSeries, and AIX are International it is a trademark of the Business Machines Corporation, Linux is a trademark of Linux Torvalds). データ処理システム200は、処理ユニット206に複数のプロセッサを含む対称型マルチプロセッサ(SMP:symmetric multiprocessor)・システムとすることができる。 Data processing system 200, symmetric multi-processor including a plurality of processors in processing unit 206: it is possible to (SMP symmetric multiprocessor) · system. あるいは、シングル・プロセッサ・システムを用いることも可能である。 Alternatively, it is also possible to use a single processor system.

オペレーティング・システム、オブジェクト指向プログラミング・システム、およびアプリケーションまたはプログラムのための命令は、ハード・ディスク・ドライブ226等のストレージ・デバイス上に配置し、処理ユニット206によって実行するためにメイン・メモリ208にロードすることができる。 Operating system, the object-oriented programming system, and applications or programs are located on storage devices, such as hard disk drive 226, the main memory 208 for execution by processing unit 206 loads can do. 例示的な実施形態のプロセスは、処理ユニット206がコンピュータ使用可能プログラム・コードを用いることによって実行される。 Process exemplary embodiment, the processing unit 206 is performed by using a computer usable program code. このコードは、例えば、メイン・メモリ208やリード・オンリ・メモリ224等のメモリ、または1つ以上の周辺デバイス226および230に配置することができる。 This code, for example, may be located in the memory or one or more peripheral devices 226 and 230, such as main memory 208 and read only memory 224.

図1から図2のハードウェアは実施状況に応じて変動し得ることは、当業者には認められよう。 That the hardware in Figure 2 from Figure 1 may vary depending on the implementation, it will be appreciated by those skilled in the art. 図1から図2に示したハードウェアに加えて、またはその代わりに、フラッシュ・メモリ、同等の不揮発性メモリ、または光ディスク・ドライブ等の他の内部ハードウェアまたは周辺デバイスを用いることも可能である。 In addition to the hardware shown in FIGS. 1 to 2, or alternatively, it is also possible to use other internal hardware or peripheral devices, such as flash memory, equivalent non-volatile memory or optical disk drives, . また、例示的な実施形態のプロセスをマルチプロセッサ・データ処理システムに適用することも可能である。 It is also possible to apply the process of the exemplary embodiment to a multiprocessor data processing system.

いくつかの説明のための例において、データ処理システム200をパーソナル・デジタル・アシスタント(PDA)とすることができる。 In the example for some explanation, it can be a data processing system 200 and a personal digital assistant (PDA). これは、オペレーティング・システム・ファイルあるいはユーザによって発生したデータまたはその両方をストアするための不揮発性メモリを提供するフラッシュ・メモリを用いて構成される。 It is constructed of a flash memory to provide non-volatile memory for storing data, or both generated by the operating system file or the user.

図2に示すように、バス238またはバス240等の1つ以上のバスによって、バス・システムを構成することができる。 As shown in FIG. 2, by one or more buses, such as bus 238 or bus 240, it is possible to configure the bus system. むろん、バス・システムは、通信構造またはアーキテクチャに接続された異なるコンポーネントまたはデバイス間のデータ転送を実行することができるならば、いかなるタイプの通信構造またはアーキテクチャを用いても実施可能である。 Of course, the bus system, if it is possible to perform data transfer between different components or devices attached to the communication structure or architecture can be implemented even with a communications structure or architecture of any type. 通信ユニットは、図2のモデム222またはネットワーク・アダプタ212等、データを送信および受信するために用いる1つ以上のデバイスを含むことができる。 A communications unit, etc. modem 222 or network adapter 212 of Figure 2, may include one or more devices used to transmit and receive data. メモリは、例えば、メイン・メモリ208、リード・オンリ・メモリ224、または、図2のノース・ブリッジおよびメモリ・コントローラ・ハブ202に見られるもの等のキャッシュとすることができる。 Memory, for example, may be a cache such as those found main memory 208, or read only memory 224, the north bridge and memory controller hub 202 in FIG. 図1から図2に示した例および上述の例は、アーキテクチャの限定を暗示することを意図していない。 And examples described above shown in FIGS. 1-2 is not intended to imply architectural limitations. 例えば、データ処理システム200は、PDAの形態を取ることに加えて、タブレット・コンピュータ、ラップトップ・コンピュータ、または電話装置とすることも可能である。 For example, data processing system 200, in addition to taking the form of a PDA, it is also possible to tablet computer, laptop computer, or telephone device.

図3は、例示的な実施形態の態様を実施することができるCellBEチップの例示的な図を示す。 Figure 3 shows an exemplary diagram of CellBE chip capable of implementing aspects of the exemplary embodiments. CellBEチップ300は、ゲーム・コンソール、デスクトップ・システム、およびサーバ等、メディア・リッチな用途向けの分散型処理を対象としたシングル・チップ・マルチプロセッサの実施である。 CellBE chip 300, game console, a desktop system, and a server, etc., which is implementation of the single chip multiprocessor intended for distributed processing of media-rich applications.

CellBEチップ300は、以下の機能コンポーネントに論理的に分けることができる。 CellBE chip 300 can be divided logically into the following functional components. すなわち、Power PCプロセッサ要素(PPE)301、シナジェスティック・プロセッサ・ユニット(SPU)310、311、および312、メモリ・フロー・コントローラ(MFC)305、306、および307である。 That, Power PC processor element (PPE) 301, Synergetic stick processor unit (SPU) 310, 311, and 312, a memory flow controller (MFC) 305 and 306, and is 307. 一例としてシナジェスティック・プロセッサ要素(SPE)302、303、および304を示すが、いかなるタイプのプロセッサ要素もサポートすることができる。 It shows the Synergetic stick processor elements (SPE) 302 and 303, and 304 as an example, but can also support the processor elements of any type. 例示的なCellBEチップ300の実施は、1つのPPE301および8つのSPEを含むが、図3はSPE302、303、および304の3つのみを示す。 Implementation of the exemplary CellBE chip 300, including one PPE301 and eight SPE, Figure 3 shows only three SPE302,303, and 304. CELLプロセッサのSPEは、媒体およびデータ・ストリーミング作業負荷を迅速化するために設計された新しいプロセッサ・アーキテクチャの第1の実施である。 SPE of CELL processor is a first embodiment of the new processor architecture designed to speed the media and data streaming workload.

CellBEチップ300は、チップ上システムとし、図3に示す要素の各々を単一のマルチプロセッサ・チップ上に設けるようにすることができる。 CellBE chip 300, a chip on the system, it is possible to provided the respective elements shown in FIG. 3 on a single multiprocessor chip. 更に、CellBEチップ300は異種(heterogeneous)処理環境であり、SPU310、311、および312の各々はシステム内の他のSPUから異なる命令を受信することができる。 Additionally, Cell BE chip 300 is heterologous (heterogeneous) processing environment, each of SPU310,311, and 312 may receive different instructions from other SPU in the system. 更に、SPU310、311、および312のための命令セットは、PowerPCプロセッサ・ユニット(PPU)308のものとは異なる。 Furthermore, SPU310,311, and instruction set for the 312 is different from that of the PowerPC processor unit (PPU) 308. 例えば、PPU308は、Power(商標)アーキテクチャのRISC(Reduced Instruction Set Computer)ベースの命令を実行することができるが、SPU310、311、および312は、ベクトル化命令(vectorized instructions)を実行する。 For example, PPU308 is capable of executing instructions RISC (Reduced Instruction Set Computer) based of Power (TM) architecture, SPU310,311, and 312 performs vectorization instruction (vectorized Instructions).

各SPEは、1つのSPU310、311、または312を含み、それ自身のローカル・ストア(LS)・エリア313、314、または315、および、専用のMFC305、306、または307を有する。 Each SPE includes one SPU310,311 or 312, its own local store (LS), the area 313, 314 or 315, and has a dedicated MFC305,306 or 307,. MFC305、306、または307は、関連するメモリ管理ユニット(MMU)316、317、または318を有し、メモリ保護およびアクセス許可情報を保持し処理する。 MFC305,306 or 307, has an associated memory management unit (MMU) 316, 317 or 318, to process and hold the memory protection and access permission information. ここでも、例としてSPUを示すが、いかなるタイプのプロセッサ・ユニットもサポートすることができる。 Again, show SPU Examples may also support processor unit of any type. 更に、CellBEチップ300は、エレメント相互接続バス(EIB:element interconnect bus)319および他のI/O構造を実施して、オンチップおよび外部のデータ・フローを容易にする。 Additionally, Cell BE chip 300, the element interconnect bus (EIB: element interconnect bus) 319 and to perform other I / O structure, to facilitate on-chip and external data flow.

EIB319は、PPE301およびSPE302、303および304のための主要オンチップ・バスとして機能する。 EIB319 functions as the primary on-chip bus for PPE301 and SPE302,303 and 304. 更に、EIB319は、オフチップ・アクセス専用の他のオンチップ・インタフェース・コントローラに対するインタフェースとなる。 Furthermore, EIB319 becomes interface to off-chip access only other on-chip interface controller. オンチップ・インタフェース・コントローラは、2つのXIO(extreme data rate I/O)メモリ・チャネル321および322を提供するメモリ・インタフェース・コントローラ(MIC)320と、2つの高速外部I/OチャネルおよびCellBE300のための内部割込み制御を提供するCellBEインタフェース・ユニット(BEI)323とを含む。 On-chip interface controller, two XIO (extreme data rate I / O) and memory interface controller (MIC) 320 to provide a memory channel 321 and 322, two high-speed external I / O channels and CellBE300 and a CellBE interface unit (BEI) 323 to provide an internal interrupt control for. BEI323は、バス・インタフェース・コントローラ(BIC。BIC0およびBIC1と標示する)324および325ならびにI/Oインタフェース・コントローラ(IOC)326として実施される。 BEI323 is implemented as a bus interface controller (to labeled BIC.BIC0 and BIC1) 324 and 325 and I / O interface controller (IOC) 326. 2つの高速外部I/Oチャネルは、Redwood Rambus(登録商標)Asic Cell(RRAC)インタフェースの極性に接続して、CellBE300にフレキシブル入力および出力(FlexIO_0およびFlexIO_2)353を提供する。 Two high-speed external I / O channels, Redwood Rambus connected to the polarity of the (R) Asic Cell (RRAC) interface, provides a flexible input and output (FlexIO_0 and FlexIO_2) 353 to CellBE300.

各SPU310、311、または312は、対応するLS領域313、314、または315およびシナジェスティック実行ユニット(SXU)354、355、または356を有する。 Each SPU310,311 or 312, has a corresponding LS area 313, 314 or 315 and Synergetic sticks execution unit (SXU) 354, 355, or 356,,. 各SPU310、311、または312は、その関連するLS領域313、314、または315内からの命令のみを実行することができる(データ・ロードおよびストア動作を含む)。 Each SPU310,311 or 312, (including data load and store operations) its associated LS area 313, 314 or only instructions from within 315, may be performed. このため、SPU310、311、および312に専用のMFC305、306、および307を介したMFC直接メモリ・アクセス(DMA)動作は、システム内のどこか他にあるストレージとの間で必要なデータ転送を全て実行する。 Therefore, SPU310,311, and dedicated to 312 MFC305,306, and MFC direct memory access through 307 (DMA) operations, the necessary data transfer between the storage somewhere other in the system all to run.

SPU310、311、または312上で実行するプログラムは、LSアドレスを用いて、それ自身のLSエリア313、314、または315を単に参照する。 SPU310,311 or program running on 312, using the LS address, simply refer to its own LS area 313, 314 or 315,. しかしながら、各SPUのLSエリア313、314、または315には、全システムのメモリ・マップ内の実アドレス(RA)が割り当てられている。 However, the LS area 313, 314 or 315, of the SPU, the real address in the memory map of the entire system (RA) is assigned. RAは、デバイスが応答するアドレスである。 RA is an address device responds. PowerPC(登録商標)では、アプリケーションは、有効アドレス(EA)によってメモリ位置(またはデバイス)を参照し、これはメモリ位置(またはデバイス)のための仮想アドレス(VA)内にマッピングされ、これはRAにマッピングされる。 In PowerPC (TM), an application refers to the memory location (or device) by the effective address (EA), which is mapped into virtual address (VA) for the memory location (or devices), which RA It is mapped to. EAは、アプリケーションがメモリあるいはデバイスまたは両方を参照するために用いるアドレスである。 EA is an address used for the application to refer to a memory or device or both. このマッピングによって、オペレーティング・システムは、システム内に物理的に存在するよりも多くのメモリを割り当てることができる(すなわち、仮想メモリという言葉がVAによって参照される)。 This mapping, the operating system may allocate more memory than is physically present in the system (i.e., the word virtual memory referenced by VA). メモリ・マップは、システム内の全てのデバイス(メモリを含む)およびそれらの対応するRAのリスト化である。 Memory map is a list of all the devices (including memory) and their corresponding RA in the system. メモリ・マップは、デバイスまたはメモリが応答するRAを識別する実アドレス空間のマップである。 Memory map is a map of the real address space identifying the RA of the device or memory responds.

これによって、特権ソフトウェア(privileged software)は、LSエリアをプロセスのEAにマッピングして、あるSPUのLSと別のSPUのLSエリアとの間の直接メモリ・アクセス転送を容易にすることができる。 Thus, the privileged software (privileged software) can map the LS area EA process to facilitate direct memory access transfer between LS area LS with another SPU of a SPU. また、PPE301は、EAを用いてあらゆるSPUのLSエリアに直接アクセスすることができる。 Further, PPE301 can access directly to the LS area of ​​any SPU using EA. PowerPC(登録商標)においては、3つの状態がある(すなわち、問題あり、特権あり、およびハイパーバイザ)。 PowerPC In (TM), there are three states (i.e., there is a problem, there privileges, and hypervisor). 特権ソフトウェアは、特権ありまたはハイパーバイザのいずれかの状態で実行しているソフトウェアである。 Privileged software is software running on any state privileges with or hypervisor. これらの状態は、異なるアクセス特権を有する。 These states have different access privileges. 例えば、特権ソフトウェアは、実メモリをアプリケーションのEAにマッピングするために、データ構造レジスタに対するアクセスを有することができる。 For example, privileged software to map the real memory to the application of EA, it is possible to have access to the data structure registers. 問題あり状態は、プロセッサがアプリケーションを実行している際に通常入る状態であり、一般にシステム管理リソースへのアクセス(リアル・メモリをマッピングするためのデータ構造等)は禁止される。 Problematic state, the processor is usually enters state when running the application, typically access the system management resources (data structures for mapping real memory, etc.) is prohibited.

MFC DMAデータ・コマンドは、常に1つのLSアドレスおよび1つのEAを含む。 MFC DMA data commands, always including one LS address and one EA. DMAコマンドは、ある位置から別の位置へとメモリをコピーする。 DMA command to copy memory from one location to another. この場合、MFC DMAコマンドは、EAとLSアドレスとの間でデータをコピーする。 In this case, MFC DMA command to copy data between EA and LS address. LSアドレスは、MFCコマンド・キューに対応して、関連するSPU310、311、または312のLSエリア313、314、または315を直接アドレス指定する。 LS address, corresponding to the MFC command queue, LS area 313, 314 of the associated SPU310,311 or 312, or 315 to directly address. コマンド・キューは、MFCコマンドのキューである。 Command queue is a queue of MFC command. SPUからのコマンドを保持するために1つのキューがあり、PXUまたは他のデバイスからのコマンドを保持するために1つのキューがある。 There is one queue to hold commands from the SPU, there is one queue to hold commands from the PXU or other devices. しかしながら、EAは、他のSPE302、303、または304のLSエリア313、314、および315を含むシステム内のいずれかの他のメモリ・ストレージ・エリアにアクセスするために配置またはマッピングすることができる。 However, EA may be located or mapped to access any other memory storage area in the system including the LS area 313, 314, and 315 of other SPE302,303 or 304,.

メイン・ストレージ(図示せず)は、PPU308、PPE301、SPE302、303、および304、図2に示すシステム等のシステム内のI/Oデバイス(図示せず)によって共有される。 Main storage (not shown), PPU308, PPE301, SPE302,303, and 304, are shared by the I / O devices in the system such as the system shown in FIG. 2 (not shown). メイン・メモリに保持される全ての情報は、システム内の全てのプロセッサおよびデバイスに可視的である。 All information held in main memory is visible to all processors and devices in the system. プログラムは、EAを用いてメイン・メモリを参照する。 Program refers to the main memory using the EA. MFCプロキシ・コマンド・キュー、制御、およびステータス機構がRAを有し、RAはEAを用いてマッピングされるので、パワー・プロセッサ要素は、メイン・ストレージと関連するSPE302、303、および304のローカル・ストレージとの間でEAを用いてDMA動作を開始することができる。 MFC proxy command queue, control, and status mechanism has a RA, since RA is mapped with EA, power processor element, local of SPE302,303, and 304 associated with the main storage It may initiate a DMA operation using the EA with the storage.

一例として、SPU310、311、または312上で実行しているプログラムがメイン・メモリにアクセスする必要がある場合、SPUプログラムは、適切なEAおよびLSアドレスを有するDMAコマンドを発生させて、そのMFC305、306、または307コマンド・キューに配置する。 As an example, SPU310,311 or if the program running on 312 needs to access main memory,, SPU program, by generating DMA command with the appropriate EA and LS address, the MFC305, 306, or be placed in 307 command queue. SPUプログラムによってコマンドをキューに配置した後、MFC305、306、または307はコマンドを実行して、LSエリアとメイン・メモリとの間で必要なデータを転送する。 After placing the commands in a queue by the SPU program, MFC305,306, or 307 executes the command, and transfers the necessary data between the LS area and the main memory. MFC305、306、または307は、PPE301等の他のデバイスが発生したコマンドのための第2のプロキシ・コマンド・キューを提供する。 MFC305,306 or 307, provides the second proxy command queue for commands other devices such as PPE301 occurs. MFCプロキシ・コマンド・キューは、通常、SPUを開始する前にローカル・ストレージにプログラムをストアするために用いられる。 MFC proxy command queue is typically used to store the program to local storage before you start the SPU. また、MFCプロキシ・コマンドは、文脈ストア動作のために用いることができる。 Also, MFC proxy command can be used for context store operation.

EAアドレスがMFCに提供するアドレスは、MMUによってRAに変換することができる。 Address EA address provides the MFC can be converted into RA by MMU. 変換プロセスによって、システム・メモリを仮想化し、実アドレス空間においてメモリおよびデバイスのアクセス保護を行うことができる。 The conversion process, virtualize system memory, it is possible to perform access protection memory and devices in the real address space. LSエリアは実アドレス空間にマッピングされるので、EAは全てのSPU LSエリアをアドレス指定することができる。 Since LS area is mapped to the real address space, EA can address all the SPU LS area.

CellBE300上のPPE301は、64ビットのPPU308およびPowerPCストレージ・サブシステム(PPSS)309から成る。 PPE301 on CellBE300 consists 64-bit PPU308 and PowerPC storage subsystem (PPSS) 309. PPU308は、プロセッサ実行ユニット(PXU)329、レベル1(L1)キャッシュ330、MMU331、および置換管理テーブル(RMT)332を含む。 PPU308 includes a processor execution unit (PXU) 329, Level 1 (L1) cache 330, MMU331, and Replacement Management Table (RMT) 332. PPSS309は、キャッシュ可能インタフェース・ユニット(CIU)333、非キャッシュ可能ユニット(NCU)334、レベル2(L2)キャッシュ328、RMT335、およびバス・インタフェース・ユニット(BIU)327から成る。 PPSS309 consists cacheable interface unit (CIU) 333, a non-cacheable unit (NCU) 334, Level 2 (L2) cache 328, RMT335, and bus interface unit (BIU) 327. BIU327は、PPSS309をEIB319に接続する。 BIU327 connects the PPSS309 to EIB319.

SPU310、311、または312およびMFC305、306、および307は、容量を有する一方向チャネルを介して互いに通信を行う。 SPU310,311 or 312 and MFC305,306, and 307, may communicate with each other through a one-way channel having a capacity. チャネルは実質的にFIFOであり、34のSPU命令の1つを用いてアクセスされる。 Channels are substantially FIFO, is accessed using one of the SPU instruction 34. すなわち、読み取りチャネル(RDCH)、書き込みチャネル(WRCH)、および読み取りチャネル・カウント(RDCHCNT)である。 That is, a read channel (RDCH), a write channel (wrch), and read channel count (RDCHCNT). RDCHCNTは、チャネル内の情報量を戻す。 RDCHCNT returns the amount of information in the channel. 容量は、FIFOの深さである。 Capacity is the depth of the FIFO. チャネルは、MFC305、306、および307、SPU310、311、および312との間でデータを送信する。 Channel, MFC305,306, and 307, to transmit data between the SPU310,311, and 312. BIU339、340、および341は、MFC305、306、および307をEIB319に接続する。 BIU339,340, and 341 are connected MFC305,306, and 307 to EIB319.

MFC305、306、および307は、SPU310、311、および312に2つの主要な機能を提供する。 MFC305,306 and 307, provide two main functions in SPU310,311, and 312. MFC305、306、および307は、SPU310、311、または312、LSエリア313、314、または315、およびメイン・メモリとの間でデータを移動させる。 MFC305,306 and 307, is, SPU310,311, or 312, LS area 313, 314, or 315, and move data between the main memory. 更に、MFC305、306、および307は、SPU310、311、および312、およびシステム内の他のデバイス間の同期機能を提供する。 Furthermore, MFC305,306, and 307 provides a synchronization function between other devices SPU310,311, and 312, and the system.

MFC305、306、および307の実施は、4つの機能ユニットを有する。 MFC305,306, and 307 exemplary has four functional units. すなわち、直接メモリ・アクセス・コントローラ(DMAC)336、337、および338、MMU316、317、および318、原子ユニット(ATO)342、343、および344、RMT345、346、および347、ならびにBIU339、340、および341である。 That is, direct memory access controller (DMAC) 336 and 337, and 338, MMU316,317, and 318, atomic unit (ATO) 342 and 343, and 344, RMT345,346, and 347, as well as BIU339,340, and is 341. DMAC336、337、および338は、MFCコマンド・キュー(MFC CMDQ)(図示せず)を維持して処理する。 DMAC336,337, and 338 process to maintain the MFC command queue (MFC CMDQ) (not shown). このキューは、MFC SPUコマンド・キュー(MFC SPUQ)およびMFCプロキシ・コマンド・キュー(MFC PrxyQ)から成る。 The queue consists of the MFC SPU command queue (MFC SPUQ) and MFC proxy command queue (MFC PrxyQ). 16入力のMFC SPUQは、SPUチャネル・インタフェースから受信したMFCコマンドを処理する。 16 MFC SPUQ inputs, processes the MFC command received from the SPU channel interface. 8入力のMFC PrxyQは、メモリ・マップド入出力(MMIO:memory mapped input and output)のロードおよびストア動作によって、PPE301またはSPE302、303、および304等の他のデバイスから入来するMFCコマンドを処理する。 8 inputs MFC PrxyQ are memory-mapped input-output: the load and store operation (MMIO memory mapped input and output), processing the MFC command coming from other devices such as PPE301 or SPE302,303, and 304 . 通常の直接メモリ・アクセス・コマンドは、LSエリア313、314、または315およびメイン・メモリの間でデータを移動させる。 Normal direct memory access command moves data between the LS area 313, 314 or 315 and the main memory. MFC DMAコマンドのEAパラメータを用いて、メイン・メモリを含むメイン・ストレージ、ローカル・ストレージ、およびRAを有する全てのデバイスをアドレス指定する。 Using EA parameters of MFC DMA command, main storage, including a main memory, addressing all the devices having a local storage, and RA. MFC DMAコマンドのローカル・ストレージ・パラメータを用いて、関連するローカル・ストレージをアドレス指定する。 Using a local storage parameters of MFC DMA commands relevant to address the local storage.

仮想モードにおいて、MMU316、317、および318は、アドレス変換およびメモリ保護機能を提供して、DMAC336、337、および338からのEA変換要求を処理し、変換したアドレスを返信する。 In virtual mode, MMU316,317, and 318, provides address translation and memory protection, processes the EA conversion request from DMAC336,337, and 338, and returns the converted address. 各SPEのMMUは、セグメント・ルックアサイド・バッファ(SLB:segment lookaside buffer)およびトランスレーション・ルックアサイド・バッファ(TLB:translation lookaside buffer)を維持する。 MMU of each SPE, the segment lookaside buffer (SLB: segment lookaside buffer) and translation lookaside buffer (TLB: translation lookaside buffer) to maintain. SLBはEAをVAに変換し、TLBはSLBから来たVAをRAに変換する。 SLB converts the EA to VA, TLB converts the VA came from SLB to RA. EAは、アプリケーションによって用いられ、通常32または64ビットのアドレスである。 EA is used by the application, it is usually 32 or 64-bit address. 異なるアプリケーションまたは1つのアプリケーションの多数のコピーが、同一のEAを用いて、異なるストレージ位置を参照することができる(例えば、同一のEAを用いるアプリケーションの2つのコピーは、2つの異なる物理的メモリ位置を必要とする)。 Multiple copies of different applications or one application, using the same EA, it is possible to refer to the different storage locations (e.g., two copies of the application using the same EA two different physical memory locations require). これを達成するために、EAは最初に、オペレーティング・システムのもとで動作している全てのアプリケーションに共通した、はるかに大きいVA空間に変換される。 To achieve this, EA is initially were common to all applications running under the operating system, is converted to a much larger VA space. EAからVAへの変換は、SLBによって実行される。 Conversion from EA to VA is performed by SLB. 次いで、VAは、TLBを用いてRAに変換される。 Then, VA is converted to RA using TLB. TLBは、ページ・テーブルまたはVAからRAへのマッピングを含むマッピング・テーブルのキャッシュである。 TLB is from page table or VA of the mapping table, including the mapping of the RA cache. このテーブルは、オペレーティング・システムによって維持されている。 This table is maintained by the operating system.

ATO342、343、および344は、システム内の他の処理ユニットとの同期を維持するために必要なレベルのデータ・キャッシングを提供する。 ATO342,343, and 344 provide data caching level required to maintain synchronization with other processing units in the system. 原子直接メモリ・アクセス・コマンドは、シナジェスティック・プロセッサ要素が他のユニットと同期を取るための手段を提供する。 Atomic direct memory access commands, Synergetic stick processor element provides a means for synchronizing with other units.

BIU339、340、および341の主要な機能は、SPE302、303、および304に、EIBに対するインタフェースを提供することである。 BIU339,340, and primary function of 341, SPE302,303, and 304 is to provide an interface to EIB. EIB319は、CellBEチップ300上の全てのプロセッサ・コアとEIB319に接続された外部インタフェース・コントローラとの間の通信経路を提供する。 EIB319 provides a communication path between the external interface controller connected to all of the processor core and EIB319 on CellBE chip 300.

MIC320は、EIB319とXIO321および322の1つ以上との間のインタフェースを提供する。 MIC320 provides an interface between the EIB319 and XIO321 and 322 one or more. XDR(商標)(extreme data rate)ダイナミック・ランダム・アクセス・メモリ(DRAM)は、Rambusが提供する高速で高度にシリアルなメモリである。 XDR (TM) (extreme data rate) dynamic random access memory (DRAM) is a highly serial memory at high speed Rambus provides. Rambusが提供するマクロは、本明細書中ではXIO321および322と示す最大データ・レートのダイナミック・ランダム・アクセス・メモリにアクセスする。 Macro Rambus provides refers herein to access the dynamic random access memory of the maximum data rate indicated as XIO321 and 322.

MIC320は、単にEIB319上のスレーブである。 MIC320 is simply a slave on EIB319. MIC320は、サポートされるハブにおけるメモリに対応して、その設定されたアドレス範囲(複数の範囲)内のコマンドを承認する。 MIC320, corresponding to a memory at the hub that is supported, to approve the commands in the set address range (multiple ranges).

BIC324および325は、EIB319から2つの外部デバイスのいずれかに対するオンチップおよびオフチップのデータ転送を管理する。 BIC324 and 325 manages the transfer of data on-chip and off-chip to either of the two external devices from EIB319. BIC324および325は、I/Oデバイスを用いて非コヒーレントなトラヒックを交換することができ、または、EIB319を別のデバイスに拡張することも可能である。 BIC324 and 325 may exchange noncoherent traffic using I / O device, or, it is also possible to extend the EIB319 to another device. 別のデバイスは、別のCellBEチップである場合がある。 Another device may be a separate CellBE chip. EIB319を拡張するために用いる場合、バス・プロトコルは、CellBEチップ300内のキャッシュと接続された外部デバイス内のキャッシュとの間の一貫性を維持する。 When used to extend the EIB319, bus protocol, to maintain consistency between the cache in the external device connected to the cache CellBE chip 300. 外部デバイスは、別のCellBEチップである場合がある。 External device may be a separate CellBE chip.

IOC326は、I/Oインタフェース・デバイスにおいて生じコヒーレントなEIB319に宛てられたコマンドを処理する。 IOC326 processes the commands addressed to coherent EIB319 occurs in I / O interface device. I/Oインタフェース・デバイスは、多数のI/Oデバイスに接続するI/Oブリッジ・チップまたは非コヒーレントな方法でアクセスされる別のCellBEチップ300等のI/Oインタフェースに接続するいずれかのデバイスとすることができる。 I / O interface devices, any of the devices connected to the I / O interface such as another CellBE chip 300 is accessed in I / O bridge chip or non-coherent way to connect to a number of I / O devices it can be. また、IOC326は、I/Oブリッジ・チップまたは非コヒーレントなCellBEチップ300内またはその陰にあるメモリ・マップド・レジスタに宛てられたEIB319上のアクセスを傍受し、それらを適切なI/Oインタフェースへとルーティングする。 Further, IOC326 intercepts accesses on EIB319 destined for the memory-mapped registers in the I / O bridge chip or incoherent CellBE chip 300 or a shade them to the appropriate I / O interfaces to routing. また、IOC326は、内部割込みコントローラ(IIC)349およびI/Oアドレス変換ユニット(I/OTrans)350を含む。 Further, IOC326 includes an internal interrupt controller (IIC) 349 and I / O address translation unit (I / OTrans) 350.

一般的な(pervasive)ロジック351は、クロック管理、テスト機構、および電源投入シーケンスをCellBEチップ300に提供するコントローラである。 General (pervasive The) logic 351, clock management, a controller for providing testing mechanism, and a power-on sequence to CellBE chip 300. 一般的なロジックは、プロセッサに温度管理システムを提供することができる。 Common logic may provide a thermal management system to the processor. 一般的なロジックは、当技術分野において一般的に既知であるJTAG(Joint Test Action Group)またはSPI(Serial Peripheral Interface)インタフェースによる、システム内の他のデバイスに対する接続を含む。 General logic is by generally known JTAG (Joint Test Action Group) or SPI (Serial Peripheral Interface) interface in the art, including connections to other devices in the system.

様々なコンポーネントをどのように実施可能であるかということの具体的な例を示したが、これは、例示的な実施形態の態様を実施することができるアーキテクチャを限定することを意図したものではない。 Although a specific example of that how it is possible carrying out the various components, this is the intended to limit the architecture capable of implementing aspects of the exemplary embodiments Absent. 例示的な実施形態の態様は、いかなるマルチコア・プロセッサ・システムと共に用いることも可能である。 Aspect of the exemplary embodiment may also be used with any multi-core processor system.

アプリケーションまたはソフトウェアの実行中に、CellBEチップ内の領域の温度が上昇する場合がある。 During application or software running, the temperature of the region of CellBE the chip is increased. 検査されないまま放置されると、温度は指定された最高接合部温度を超えて上昇し、不適切な動作または物理的な損傷に至る恐れがある。 When left unchecked, the temperature rise above a specified maximum junction temperature, which may lead to improper operation or physical damage. こういった状況を避けるために、CellBEチップのデジタル温度管理ユニットは、動作中のCellBEチップ内の温度を監視し制御しようとする。 To avoid this situation, digital temperature control unit CellBE chip to be controlled by monitoring the temperature of CellBE chip during operation. デジタル温度管理ユニットは、本明細書中に記載する温度管理制御ユニット(TMCU)および10個の分散型デジタル熱センサ(DTS)から成る。 Digital temperature control unit consists of a temperature management control unit described herein (TMCU) and 10 distributed digital thermal sensor (DTS).

センサは、8個のSPEの各々に1つずつ配置され、PPEに1つ配置され、線形熱ダイオードに隣接して1つ配置されている。 Sensors are arranged one on each of the eight SPE, disposed one on PPE, they are arranged one adjacent to the linear thermal diode. 線形熱ダイオードは、温度を計算するオンチップ・ダイオードである。 Linear thermal diode is an on-chip diodes to calculate the temperature. これらのセンサは、ほとんどの用途の実行中に最大の温度上昇を通常経験する関連ユニット内の領域に隣接して配置されている。 These sensors are located adjacent to the region in the associated units normally experience the maximum temperature rise in most applications run. 温度制御ユニットは、これらのセンサの各々からのフィードバックを監視する。 Temperature control unit monitors feedback from each of these sensors. センサの温度がプログラム可能なポイントを超えて上昇すると、温度制御ユニットは、PPEまたはSPEの1つ以上に割込みを生じさせ、関連するPPEまたはSPE(複数のSPE)の実行を動的に抑制するように構成することができる。 When the temperature of the sensor rises above a programmable points, the temperature control unit may cause an interrupt to one or more of PPE or SPE, dynamically suppresses execution of the associated PPE or SPE (more SPE) it can be configured to.

PPEまたはSPEをプログラム可能サイクル数だけ停止および実行させることによって、必要な抑制を行う。 By stopping and running the PPE or SPE only programmable number of cycles and performs the necessary suppression. 割込みによって、特権ソフトウェアは是正措置を取ることができ、一方で、動的な抑制により、ソフトウェアの介入なしで広帯域エンジン・チップ内の温度をプログラム可能なレベル未満に維持しようとする。 Interrupt the privileged software can take corrective action, while the dynamic suppression, attempts to maintain the temperature at no software intervention broadband engine chip below a programmable level. 特権ソフトウェアは、抑制レベルを、アプリケーションが提供する推奨設定以下にセットする。 Privileged software suppression level is set below the recommended settings provided by the application. これは、各アプリケーションごとに異なる場合がある。 This may be different for each application.

PPEまたはSPEを抑制しても効果的に温度が管理されず、温度が上昇し続ける場合、温度が熱的過負荷温度(プログラム可能な構成データによって規定される)に達したときに、一般的なロジック351はCellBEチップのクロックを停止させる。 Even to suppress PPE or SPE not effectively managed temperature, if the temperature continues to rise, when the temperature reaches a thermal overload temperature (defined by a programmable configuration data), the general a logic 351 stops the clock CellBE chip. 熱的過負荷機構によって、CellBEチップを物理的な損傷から保護する。 The thermal overload mechanism, to protect against physical damage and CellBE chip. この状態からの回復にはハード・リセットが必要である。 The recovery from this state there is a need for a hard reset. DTSが監視する領域の温度は、必ずしも関連するPPEまたはSPE内の最も温度の高い箇所ではない。 Temperature regions DTS monitors are not necessarily the highest temperature point in the associated PPE or SPE.

図4は、例示的な実施形態に従った一例としての温度管理システムを示す。 Figure 4 illustrates a thermal management system as an example in accordance with an exemplary embodiment. 温度管理システムは、図3の一般的なロジック・ユニット351が提供するもの等の集積回路として実施可能である。 Thermal management system may be implemented as an integrated circuit, such as those common logic unit 351 of FIG. 3 provides. 温度管理システムは、特定用途向け集積回路、プロセッサ、マルチプロセッサ、または異種マルチコア・プロセッサとすることができる。 Thermal management system may be an application specific integrated circuit, a processor, a multiprocessor, or heterogeneous multi-core processor. 温度管理システムは、10個の分散型DTS(簡略化のためにDTS404、406、408、および410のみを示す)と温度管理制御ユニット(TMCU)402との間で分割されている。 Thermal management system is divided between ten distributed DTS (shown DTS404,406,408, and 410 only for simplicity) and a temperature management control unit (TMCU) 402. SPUセンサ440内にあるDTS404および406の各々、PPUセンサ442内にあるDTS408、および線形熱ダイード(図示せず)に隣接したセンサ444内にあるDTS410が、現在温度の検出信号を供給する。 Each DTS404 and 406 within SPU sensor 440, DTS408 is within PPU sensor 442, and linear thermal Daido located in the sensor 444 adjacent to (not shown) DTS410 supplies a detection signal of the current temperature. この信号は、温度がTMCU402によってセットされた現在温度検出範囲以下であることを示す。 This signal indicates that the temperature is less than or equal to the current temperature detection range set by TMCU402. TMCU402は、DTS404、406、408、および410からの信号の状態を用いて、各PPEまたはSPEのDTS404、406、408、または410の温度を連続的に追跡する。 TMCU402 is, DTS404,406,408, and using the state of the signal from 410 to track the temperature of DTS404,406,408 or 410, each PPE or SPE continuously. 温度を追跡しながら、TMCU402は、現在の温度を、関連するPPEまたはSPE内の温度を表す数値として供給する。 While tracking the temperature, TMCU402 supplies the current temperature, as a numerical value representing the temperature within the associated PPE or SPE. 個々のセンサを較正するための製造過程により、内部構成ストレージ428をセットする。 The manufacturing process for calibrating the individual sensors, sets an internal configuration storage 428.

上述したTMCU402の要素に加えて、TMCU402は、マルチプレクサ446および450、ワーク・レジスタ448、比較器452および454、シリアライザ(serializer)456、温度管理制御状態マシン458、およびデータ・フロー(DF)・ユニット460も含む。 In addition to the elements of TMCU402 described above, TMCU402 includes a multiplexer 446 and 450, work register 448, comparators 452 and 454, a serializer (serializer) 456, a temperature management control state machine 458, and data flow (DF) - Unit 460 also be included. マルチプレクサ446および450は、単一の媒体上で伝送を行うために様々な出立および入来信号を組み合わせる。 Multiplexers 446 and 450, combining various outgoing and incoming signals in order to perform transmission over a single medium. ワーク・レジスタ448は、TMCU402において実行される乗算の結果を保持する。 Work register 448 holds the result of multiplication performed in TMCU402. 比較器452および454は、2つの入力の比較機能を提供する。 Comparators 452 and 454, provides a comparison function for two inputs. 比較器452は、「〜以上」を調べる比較器である。 The comparator 452 is a comparator to examine the "more ...". 比較器454は、「大なり」を調べる比較器である。 The comparator 454 is a comparator to examine the "greater than". シリアライザ456は、ソースからの低速並列データを、伝送のための高速シリアル・データに変換する。 Serializer 456, a low-speed parallel data from the source, into a high-speed serial data for transmission. シリアライザ456は、SPUセンサ440上のデシリアライザ(deserializer)462および464と組み合わせて動作する。 Serializer 456 operates in conjunction with deserializer (deserializer) 462 and 464 on the SPU sensor 440. デシリアライザ462および464は、受信した高速シリアル・データを低速並列データに変換する。 Deserializer 462 and 464, converts the high-speed serial data received to the low speed parallel data. 温度管理制御状態マシン458は、TMCU402の内部初期化を開始する。 Temperature management control state machine 458 starts the internal initialization of TMCU402. DFユニット460は、温度管理制御状態マシン458へのデータおよび状態マシン458からのデータを制御する。 DF unit 460 controls the data from the data and the state machine 458 to the thermal management control state machine 458.

TMCU402は、割込みロジック416を用いてPPEに対する割込みを生じ、スロットリング・ロジック418を用いてPPEまたはSPEの実行を動的に抑制するように構成することができる。 TMCU402 is caused an interrupt to the PPE with the interrupt logic 416 may be configured to dynamically suppress execution of PPE or SPE using throttling logic 418.

TMCU402は、温度を表す数値を、プログラム可能な割込み温度およびプログラム可能なスロットル(抑制)・ポイントと比較する。 TMCU402 is a number that represents the temperature is compared with a programmable interrupt temperature and programmable throttle (inhibition) point. 各DTSは、独立したプログラム可能割込み温度を有する。 Each DTS has a separate programmable interrupt temperature. 温度がプログラムされた割込み温度範囲内である場合、TMCU402は、イネーブルされている場合、PPEに対する割込みを発生する。 If the temperature is within the interrupt temperature range programmed, TMCU402 is if enabled, it generates an interrupt to the PPE. 割込みを発生させるのは、後述する方向ビットに応じて、プログラミングされたレベルよりも温度が高いかまたは低い場合である。 To generate an interrupt, depending on the direction bit to be described later, a case temperature than programmed level is higher or lower. 更に、第2のプログラム可能割込み温度によって、システム・コントローラに対する注意信号をアサートすることができる。 Furthermore, the second programmable interrupt temperature may assert the attention signal to the system controller. システム・コントローラはシステム・プレーナ上にあり、SPIポート上でCellBEに接続されている。 The system controller located on the system planar and connected to CellBE on SPI port.

PPEまたはSPEに関連したDTSによって検知された温度がスロットル・ポイント以上である場合、TMCU402は、PPEまたは1つ以上のSPEを個別に開始および停止させることによって、そのPPEまたはSPEの実行を抑制する。 If PPE or temperature sensed by the DTS associated with the SPE is throttle point above, TMCU402, by causing the PPE or one or more SPE individually started and stopped, inhibits execution of the PPE or SPE . 温度管理停止時間レジスタおよび温度管理スケール・レジスタ等の温度管理レジスタを用いて、ソフトウェアが抑制の率および頻度を制御することができる。 With temperature control registers, such as thermal management stop time registers and thermal management scale register, software may control the rate and frequency of suppression.

図5は、例示的な実施形態に従った、割込みおよび動的抑制を行うことができる温度および様々なポイントのグラフを示す。 Figure 5 shows a graph of exemplary accordance with embodiments, the temperature and various points which can perform interrupts and dynamic suppression. 図5において、ライン500は、PPEまたはSPEの温度を表すことができる。 5, line 500 may represent the temperature of the PPE or SPE. PPEまたはSPEが正常に動作している場合、「N」で標示された領域において抑制は行われない。 If PPE or SPE is operating properly, it suppressed in the region, labeled "N" is not performed. PPEまたはSPEの温度がスロットル・ポイントに達すると、TMCUは、関連するPPEまたはSPEの実行の抑制を開始する。 When the temperature of the PPE or SPE reaches the throttle point, TMCU starts suppression of execution of the associated PPE or SPE. 抑制が行われる領域は「T」で標示されている。 Area suppression is performed is labeled by "T". PPEまたはSPEの温度がスロットル終了ポイントよりも低い場合、実行は正常動作に戻る。 If the temperature of the PPE or SPE is lower than the throttle end point, execution returns to normal operation.

いずれかの理由で、温度が上昇し続けて、フル・スロットル・ポイント以上の温度に達すると、TMCU402は、温度がフル・スロットル・ポイント未満に下がるまでPPEまたはSPEを停止させる。 For any reason, it continues to rise the temperature reaches the above temperatures full throttle point, TMCU402 the temperature stops the PPE or SPE down to less than full throttle point. PPEまたはSPEを停止させる領域は、「S」で標示されている。 Region for stopping the PPE or SPE is labeled with "S". 温度がフル・スロットル・ポイント以上である場合にPPEまたはSPEを停止させることを、コア・ストップ安全策と呼ぶ。 Halting the PPE or SPE when the temperature is full throttle point or is referred to as the core stop safety measures.

この典型的な例では、割込み温度は、スロットル・ポイントよりも高く設定する。 In this exemplary embodiment, interrupt temperature is set higher than the throttle point. 従って、TMCU402が発生した割込みは、温度がコア・ストップ温度を超えていたか、または今も超えているという理由で対応するPPEまたはSPEを停止させていることをソフトウェアに通知するものである。 Thus, interrupts TMCU402 occurs is to notify that the temperature is a corresponding PPE or SPE is stopped for being exceeded or not exceeded the core stop temperature, or still in software. これは、温度割込みマスク・レジスタ(TM_ISR)(図4の422を参照のこと)がアクティブに設定されていることを前提とし、PPEまたはSPEは待ち状態の割込みの間に再開することができる。 This (see 422 in FIG. 4) Temperature interrupt mask register (TM_ISR) is assumed that it is set to active, PPE or SPE can resume during the pending interrupt. 動的抑制がディスエーブルされている場合、特権ソフトウェアが温度状況を管理する。 If the dynamic suppression is disabled, privileged software to manage the temperature conditions. 温度状況を管理しないと、結果として、関連するPPEまたはSPEが不適切に動作したり、または熱的過負荷機能によって熱的シャットダウンが起こったりする可能性がある。 Failure to manage the temperature conditions, as a result, there is a possibility that occurs or is thermally shutdown or operate improperly is associated PPE or SPE, or by thermal overload function.

図4に戻ると、熱センサ・ステータス・レジスタは、熱センサ現在温度ステータス・レジスタ412および熱センサ最大温度ステータス・レジスタ414から成る。 Returning to FIG. 4, the heat sensor status register consists of thermal sensor current temperature status registers 412 and thermal sensor maximum temperature status register 414. これらのレジスタによって、ソフトウェアは、各DTSの現在の温度を読み取り、ある時間期間中に到達した最高温度を求め、温度がプログラム可能温度に達した場合に割込みを発生させることができる。 These registers, software reads the current temperature of each DTS, the maximum temperature reached during a period of time determined, the temperature can generate an interrupt when it reaches a programmable temperature. 熱センサ・ステータス・レジスタには、ハイパーバイザ特権と標示することができる実アドレス・ページが関連付けられている。 The thermal sensor status register is associated with the real address page that can be labeled as hypervisor privileged.

熱センサ現在温度ステータス・レジスタ412は、各DTSの現在温度についての符号化またはデジタル値を含む。 Thermal sensor current temperature status register 412 includes an encoding or digital value for the current temperature of each DTS. センサの温度検出における待ち時間、これらのレジスタを読み取る際の待ち時間、および正常な温度変動のため、これらのレジスタにおいて報告される温度は、最も早い時点のものであり、ソフトウェアがデータを受信したときの実際の温度を反映していない場合がある。 Latency in the temperature detection sensor, for latency in reading these registers, and normal temperature fluctuations, temperature reported in these registers are of the earliest point in time, the software receives the data there is a case that does not reflect the actual temperature of the time. 各センサが専用の制御ロジックを有するので、DTS404、406、408、および410内の制御ロジックは、全てのセンサを並列にサンプリングする。 Since each sensor has its own control logic, the control logic of DTS404,406,408, and 410 will sample all sensors in parallel. TMCU402は、サンプル期間の終了時に、熱センサ現在温度ステータス・レジスタ412の内容を更新する。 TMCU402, at the time of the sample period ended, and updates the contents of the thermal sensor current temperature status register 412. TMCU402は、熱センサ現在温度ステータス・レジスタ412内の値を現在の温度に変更する。 TMCU402 changes thermal sensor current temperature values ​​status register 412 to the current temperature. TMCU402は、SenSampTime期間ごとに、新しい現在の温度についてポーリングする。 TMCU402, for each SenSampTime period, polling for new current temperature. SenSampTime構成フィールドは、サンプル期間の長さを制御する。 SenSampTime configuration field controls the length of the sample period.

熱センサ最大温度ステータス・レジスタ414は、熱センサ最大温度ステータス・レジスタ414が最後に読み取られた時から、各センサが達したデジタル符号化最大温度を含む。 Thermal sensor maximum temperature status register 414, since the thermal sensor maximum temperature status register 414 is read last, including digital coded maximum temperature the sensor has reached. ソフトウェア、または、オフチップ・デバイス472もしくオフチップI/Oデバイス474等のいずれかのオフチップ・デバイスによって、これらのレジスタを読み取ると、TMCU402は、各センサごとの現在の温度をレジスタにコピーする。 Copy software or by any off-chip devices, such as off-chip devices 472 Moshiku off-chip I / O devices 474, and reading these registers, TMCU402 is the current temperature of each sensor to register to. 読み取りの後、TMCU402は、この時点から開始して、最大温度の追跡を続ける。 After the reading, TMCU402, starting from this point, keep track of the maximum temperature. 各レジスタの読み取りは独立している。 Reading of the registers is independent. 1つのレジスタの読み取りは、他のものの内容に影響を与えない。 Reading one of the registers does not affect the contents of the others.

各センサは専用の制御ロジックを有するので、DTS404、406、408、および410内の制御ロジックは、全てのセンサを並列にサンプリングする。 Each sensor has its own control logic, the control logic of DTS404,406,408, and 410 will sample all sensors in parallel. TMCU402は、熱センサ最大温度ステータス・レジスタ414内の値を、現在の温度に変更する。 TMCU402 the value of the thermal sensor maximum temperature status register 414 is changed to the current temperature. TMCU402は、SenSampTime期間ごとに、新しい現在の温度についてポーリングする。 TMCU402, for each SenSampTime period, polling for new current temperature. SenSampTime構成フィールドは、サンプル期間の長さを制御する。 SenSampTime configuration field controls the length of the sample period.

割込みロジック416内の熱センサ割込みレジスタは、PPEに対する温度管理割込みの発生を制御する。 Thermal sensor interrupt registers in the interrupt logic 416 controls the generation of the thermal management interrupt to PPE. このレジスタ・セットは、熱センサ割込み温度レジスタ420(TS_ITR1およびTS_ITR2)、熱センサ割込みステータス・レジスタ422(TS_ISR)、熱センサ割込みマスク・レジスタ424(TS_IMR)、および熱センサ・グローバル割込み温度レジスタ426(TS_GITR)から成る。 The register set, thermal sensor interrupt temperature register 420 (TS_ITR1 and TS_ITR2), thermal sensor interrupt status register 422 (TS_ISR), thermal sensor interrupt mask register 424 (TS_IMR), and the thermal sensor global interrupt temperature register 426 ( consisting of TS_GITR). 熱センサ割込み温度レジスタ420および熱センサ・グローバル割込み温度レジスタ426は、PPEに対する温度管理割込みを発生させる温度のための符号化を含む。 Thermal sensor interrupt temperature register 420 and the thermal sensor global interrupt temperature register 426 includes coding for temperature to generate a thermal management interrupt to the PPE.

熱センサ現在温度ステータス・レジスタ412において、デジタル形式に符号化されたあるセンサについての温度が、熱センサ割込み温度レジスタ420において符号化された対応するセンサの割込み温度以上である場合、TMCU402は、熱センサ割込みステータス・レジスタ412に、対応するステータス・ビットをセットする(TS_ISR[Sx])。 In thermal sensor current temperature status registers 412, if the temperature for a certain sensor has been encoded into digital form, is thermal sensor interrupt temperature register 420 corresponding sensor interrupt temperature above that are encoded in, TMCU402 is heat the sensor interrupt status register 412 and sets the appropriate status bit (TS_ISR [Sx]). 熱センサ現在温度ステータス・レジスタ412において符号化されたいずれかのセンサについての温度が、熱センサ・グローバル割込み温度レジスタ426において符号化されたグローバル割込み温度以上である場合、TMCU402は、熱センサ割込みステータス・レジスタ422に、対応するステータス・ビットをセットする(TS_ISR[Gx])。 If the temperature for any of the sensors encoded in thermal sensor current temperature status register 412 is a global interrupt temperature above that are encoded in the thermal sensor global interrupt temperature register 426, TMCU402 the thermal sensor interrupt status the register 422 and sets the appropriate status bit (TS_ISR [Gx]).

いずれかの熱センサ割込み温度ステータス・レジスタ422のビット(TS_ISR[Sx])がセットされ、熱センサ割込みマスク・レジスタ424における対応するマスク・ビット(TS_IMR[Mx])もセットされた場合、TMCU402は、PPEに対する温度管理割込み信号をアサートする。 Any bit of thermal sensor interrupt temperature status register 422 (TS_ISR [Sx]) is set, the corresponding mask bit in the thermal sensor interrupt mask register 424 (TS_IMR [Mx]) case that is set, the TMCU402 asserts a thermal management interrupt signal to the PPE. いずれかの熱センサ割込みステータス・レジスタ422(TS_ISR[Gx])のビットがセットされ、熱センサ割込みマスク・レジスタ424における対応するマスク・ビット(TS_IMR[Cx])もセットされた場合、TMCU402は、PPEに対する温度管理割込み信号をアサートする。 If the bit is set in one of the thermal sensor interrupt status register 422 (TS_ISR [Gx]), the corresponding mask bit in the thermal sensor interrupt mask register 424 (TS_IMR [Cx]) also being set, is TMCU402, asserting temperature management interrupt signal to the PPE.

割込み状況をクリアするためには、特権ソフトウェアは、熱センサ割込みマスク・レジスタにおけるいずれかの対応するマスク・ビットを「0」にセットしなければならない。 In order to clear the interrupt situation, privileged software must be set to either the corresponding mask bit in the thermal sensor interrupt mask register to "0". 温度管理割込みをイネーブルするためには、特権ソフトウェアは、温度が対応するセンサについての割込み温度未満であることを保証し、次いで以下のシーケンスを実行する。 To enable the thermal management interrupt, privileged software, ensures that the temperature is below the interrupt temperature for the corresponding sensor, then performs the following sequence. 温度が割込み温度未満でない場合に割込みをイネーブルすると、結果として、即座に温度管理割込みが発生する場合がある。 When the temperature enabling the interrupt if it is not less than the interrupt temperature, as a result, there is a case where real thermal management interrupt occurs.

1. 1. 熱センサ割込みステータス・レジスタ422において対応するステータス・ビットに「1」を書き込む。 The corresponding status bit in the thermal sensor interrupt status register 422 writes "1".
2. 2. 熱センサ割込みマスク・レジスタ424において対応するマスク・ビットに「1」を書き込む。 The mask bits corresponding in the thermal sensor interrupt mask register 424 writes "1".

熱センサ割込み温度レジスタ420は、SPE、PPEに位置するセンサ、および線形熱ダイオードに隣接したセンサのための割込み温度レベルを含む。 Thermal sensor interrupt temperature register 420 includes SPE, sensor located PPE, and the interrupt temperature level for the sensor adjacent to the linear thermal diode. TMCU402は、このレジスタにおける符号化された割込み温度レベルを、熱センサ現在温度ステータス・レジスタ412内の対応する割込み温度符号化と比較する。 TMCU402 may interrupt temperature levels encoded in this register is compared with the corresponding interrupt temperature encoding in thermal sensor current temperature status register 412. これらの比較の結果、温度管理割込みが発生する。 The results of these comparisons, thermal management interrupt is generated. 各センサの割込み温度レベルは独立している。 Interrupt temperature level of each sensor is independent.

独立した割込み温度レベルが熱センサ割込み温度レジスタ420にセットされることに加えて、熱センサ・グローバル割込み温度レジスタ426が、第2の割込み温度レベルを含む。 In addition to independent interrupt temperature level is set to the thermal sensor interrupt temperature register 420, the thermal sensor global interrupt temperature register 426 comprises a second interrupt temperature level. このレベルは、CellBEチップにおける全てのセンサに適用される。 This level applies to all sensors in CellBE chip. TMCU402は、このレジスタ内の符号化されたグローバル割込み温度レベルを、各センサごとの現在温度符号化と比較する。 TMCU402 is a global interrupt temperature levels encoded within the register, it compares the current temperature encoding for each sensor. これらの比較の結果、温度管理割込みが発生する。 The results of these comparisons, thermal management interrupt is generated.

グローバル割込み温度の目的は、CellBEチップにおける温度上昇に対して早めに指示を与えることである。 The purpose of the global interrupt temperature is to give instructions earlier with respect to the temperature rise in CellBE chip. 特権ソフトウェアおよびシステム・コントローラは、この情報を用いて、例えば、ファン速度を上げたり、ユニット間でのアプリケーション・ソフトウェアのバランスを取り戻したりする等、温度を制御するための措置を開始することができる。 Privileged software and system controller uses this information, for example, raising the fan speed, etc. to or regain balance of application software between units can initiate measures to control the temperature .

熱センサ割込みステータス・レジスタ422は、どのセンサが割込み条件を満たすかを識別する。 Thermal sensor interrupt status register 422, which sensor identifies whether the interrupt condition is satisfied. 割込み条件とは、各熱センサ割込みステータス・レジスタ422のビットが、これを満たすと割込みを発生させることができる特定の状況を指す。 The interrupt condition is, bits of each thermal sensor interrupt status register 422, points to a particular situation which can generate an interrupt when satisfy this. 実際の割込みは、対応するマスク・ビットがセットされた場合にPPEに対して提示されるだけである。 Actual interrupt is only presented to PPE if the corresponding mask bit is set.

熱センサ割込みステータス・レジスタ422は、3組のステータス・ビットを含む。 Thermal sensor interrupt status register 422 includes three sets status bit. すなわち、デジタル・センサ・グローバル閾値割込みステータス・ビット(TS_ISR[Gx])、デジタル・センサ閾値割込みステータス・ビット(TS_ISR[Sx])、および、デジタル・センサ・グローバル未満閾値割込みステータス・ビット(TS_ISR[Gb])である。 That is, the digital sensor global threshold interrupt status bit (TS_ISR [Gx]), a digital sensor threshold interrupt status bit (TS_ISR [Sx]), and, digital sensor global below threshold interrupt status bit (TS_ISR [ is a Gb]).

熱センサ現在温度ステータス・レジスタ412内のあるセンサについての温度符号化が、熱センサ割込み温度レジスタ420における対応するセンサ割込み温度符号化以上である場合、TMCU402は、熱センサ割込みステータス・レジスタ422(TS_ISR[Sx])にステータス・ビットをセットし、対応する方向ビット熱センサ割込みマスク・レジスタ424をTM_IMR[Bx]=「0」とする。 If the temperature coding for the sensor with a thermal sensor current temperature status register 412 is the corresponding sensor interrupt temperature encoding or more in the thermal sensor interrupt temperature register 420, TMCU402 the thermal sensor interrupt status register 422 (TS_ISR setting the status bits in [Sx]), the corresponding direction bit thermal sensor interrupt mask register 424 TM_IMR [Bx] = "0". 更に、熱センサ現在温度ステータス・レジスタ412内のあるセンサについての温度符号化が、熱センサ割込み温度レジスタ420における対応するセンサ割込み温度符号化未満である場合、TMCU402は、熱センサ割込みステータス・レジスタ422TS_ISR[Sx]をセットし、対応する方向ビット熱センサ割込みマスク・レジスタ424をTM_IMR[Bx]=「1」とする。 Furthermore, the temperature coding for the sensor with a thermal sensor current temperature status register 412, is less than the corresponding sensor interrupt temperature encoding in thermal sensor interrupt temperature register 420, TMCU402 the thermal sensor interrupt status register 422TS_ISR set the [Sx], the corresponding direction bit thermal sensor interrupt mask register 424 TM_IMR [Bx] = a "1".

いずれかの関与しているセンサの現在温度が、熱センサ・グローバル割込み温度レジスタ426のもの以上である場合、TMCU402は、熱センサ割込みステータス・レジスタ422TS_ISR[Gb]をセットし、熱センサ割込みマスク・レジスタ424TS_IMR[B G ]を「0」にする。 Current temperature of any involvement to have sensors, when it is thermal sensor global interrupt temperature register 426 also more of, TMCU402 sets the thermal sensor interrupt status register 422TS_ISR [Gb], thermal sensor interrupt mask register 424TS_IMR [B G] to "0". 個々の熱センサ割込みステータス・レジスタ422TS_ISR[Gx]のビットは、個々のセンサのうちどれがこれらの条件を満たすかを示す。 Bits of each thermal sensor interrupt status register 422TS_ISR [Gx] is which of the individual sensors indicate these conditions are satisfied.

熱センサ割込みマスク・レジスタ424内の関与しているセンサが全て、熱センサ・グローバル割込み温度レジスタ426のもの未満の現在温度を有する場合、TMSU402は、熱センサ割込みステータス・レジスタ422TS_ISR[Gb]をセットし、熱センサ割込みマスク・レジスタ424TS_IMR[B G ]を「1」にする。 All involved in that the sensor of the thermal sensor interrupt mask register 424, if having a current temperature below that of the thermal sensor global interrupt temperature register 426, sets the TMSU402, the thermal sensor interrupt status register 422TS_ISR [Gb] and, a thermal sensor interrupt mask register 424TS_IMR [B G] to "1". 全ての関与しているセンサは、熱センサ・グローバル割込み温度レジスタ426のもの未満の現在温度を有するので、グローバル未満閾値割込み条件については、1つのみのステータス・ビット熱センサ割込みステータス・レジスタ422(TS_ISR[Gb])が存在する。 Sensors are all involved, because it has a current temperature below that of the thermal sensor global interrupt temperature register 426, for global below threshold interrupt condition, only one status bit thermal sensor interrupt status register 422 ( TS_ISR [Gb]) is present.

いったん、熱センサ割込みステータス・レジスタ422におけるステータス・ビット(TS_ISR[Sx]、[Gx]、または[Gb])が「1」にセットされると、TMCU402は、特権ソフトウェアによって「0」にリセットされるまで、この状態を維持する。 Once the status bit in the thermal sensor interrupt status register 422 (TS_ISR [Sx], [Gx], or [Gb]) If set to "1", TMCU402 is reset to "0" by the privileged software until, to maintain this state. 特権ソフトウェアは、熱センサ割込みステータス・レジスタ422における対応ビットに「1」を書き込むことによって、ステータス・ビットを「0」にリセットする。 Privileged software by writing a '1' to the corresponding bit in the thermal sensor interrupt status register 422 and resets the status bits to "0".

熱センサ割込みマスク・レジスタ424は、個々のセンサのための2つのフィールド、および、グローバル割込み条件のための多数のフィールドを含む。 Thermal sensor interrupt mask register 424, two fields for individual sensors, and includes a number of fields for global interrupt condition. 割込み条件とは、各熱センサ割込みステータス・レジスタ422のビットが、これを満足すると割込みを発生させることができる特定の状況を指す。 The interrupt condition is, bits of each thermal sensor interrupt status register 422, points to a particular situation, which can generate an interrupt to satisfy this. 実際の割込みは、対応するマスク・ビットがセットされた場合にPPEに対して提示されるだけである。 Actual interrupt is only presented to PPE if the corresponding mask bit is set.

個々のセンサのための2つの熱センサ割込みマスク・レジスタのデジタル温度閾値割込みフィールドは、TS_IMR[Mx]およびTS_IMR[Bx]である。 Two digital temperature threshold interrupt field of the thermal sensor interrupt mask register for the individual sensors are TS_IMR [Mx] and TS_IMR [Bx]. 熱センサ割込みマスク・レジスタ424TS_IMR[Mx]のマスク・ビットは、割込みステータス・ビットが、PPEに対する温度管理割込みを発生することを防ぐ。 Mask bits in thermal sensor interrupt mask register 424TS_IMR [Mx] prevents the interrupt status bit, generates a thermal management interrupt to the PPE. 熱センサ割込みマスク・レジスタ424TS_IMR[Bx]の方向ビットは、熱センサ割込み温度レジスタ420における対応する温度よりも高いかまたは低いかという割込み条件のための温度方向をセットする。 Direction bit of the thermal sensor interrupt mask register 424TS_IMR [Bx] sets the temperature direction for the interrupt condition that is higher or lower than the corresponding temperature in the thermal sensor interrupt temperature register 420. 熱センサ割込みマスク・レジスタ424TS_IMR[Bx]を「1」にセットすると、割込み条件の温度は、熱センサ割込み温度レジスタ420における対応する温度未満に設定される。 Setting the thermal sensor interrupt mask register 424TS_IMR [Bx] to "1", the temperature of the interrupt condition is set to be less than the corresponding temperature in thermal sensor interrupt temperature register 420. 熱センサ割込みマスク・レジスタ424TS_IMR[Bx]を「0」にセットすると、割込み条件の温度は、熱センサ割込み温度レジスタ420における対応する温度以上に設定される。 Setting the thermal sensor interrupt mask register 424TS_IMR [Bx] to "0", the temperature of the interrupt condition is set above the corresponding temperature of the thermal sensor interrupt temperature register 420.

グローバル割込み条件のための熱センサ割込みマスク・レジスタ424のフィールドは、TS_IMR[Cx]、TS_IMR[B G ]、およびTS_IMR[A]である。 Field of the thermal sensor interrupt mask register 424 for global interrupt conditions, TS_IMR [Cx], a TS_IMR [B G], and TS_IMR [A]. 熱センサ割込みマスク・レジスタ424、TS_IMR[Cx]のマスク・ビットは、グローバル閾値割込みを防ぎ、どのセンサがグローバル未満閾値割込み条件に関与するかを選択する。 Thermal sensor interrupt mask register 424, mask bit TS_IMR [Cx] is to prevent global threshold interrupt selects which sensor is involved in global below threshold interrupt condition. 熱センサ割込みマスク・レジスタ424、TS_IMR[B G ]の方向ビットは、グローバル割込み条件のための温度方向を選択する。 Thermal sensor interrupt mask register 424, direction bit TS_IMR [B G] selects the temperature direction for global interrupt condition. 熱センサ割込みマスク・レジスタ424、TS_IMR[Cgb]のマスク・ビットは、グローバル未満閾値割込みを防ぐ。 Thermal sensor interrupt mask register 424, the mask bit TS_IMR [Cgb], prevent global below threshold interrupt. 熱センサ割込みマスク・レジスタ424、TS_IMR[A]は、システム・コントローラに対する注意をアサートする。 Thermal sensor interrupt mask register 424, TS_IMR [A] asserts attention to the system controller. 注意とは、システム・コントローラに対する信号であり、一般的なロジックが注意を必要とするか、またはシステム・コントローラのためのステータスを有することを示す。 Attention and is a signal to the system controller, indicates that the general logic has a status for either or system controller, needs attention. 注意は、システム・コントローラにおいて割込みにマッピングすることができる。 Caution can be mapped to interrupt in the system controller. システム・コントローラは、システム・プレーナ上にあり、SPIポート上でCellBEに接続されている。 System controller is on the system planar and connected to CellBE on SPI port.

熱センサ割込みマスク・レジスタ424、TS_IMR[B G ]を「1」にセットすると、熱センサ割込みマスク・レジスタ424、TS_IMR[Cx]にセットされた全ての関与センサの温度がグローバル割込み温度レベル未満である場合に、グローバル割込み条件が発生するための温度範囲が設定される。 Thermal sensor interrupt mask register 424, setting TS_IMR [B G] to "1", the thermal sensor interrupt mask register 424, the temperature of all participating sensors set in TS_IMR [Cx] is less than the global interrupt temperature level in some cases, the temperature range for global interrupt condition occurs is set. 熱センサ割込みマスク・レジスタ424、TS_IMR[B G ]を「0」にセットすると、関与しているセンサのいずれかの温度が熱センサ・グローバル割込み温度レジスタ426における対応する温度以上である場合に、グローバル割込み条件が発生するための温度範囲が設定される。 Thermal sensor interrupt mask register 424, setting TS_IMR [B G] to "0", when any of the temperature of the sensor involved is the corresponding temperature or higher in thermal sensor global interrupt temperature register 426, temperature range for global interrupt condition occurs is set. 熱センサ割込みマスク・レジスタ424、TS_IMR[A]が「1」にセットされると、いずれかの熱センサ割込みマスク・レジスタ424、TS_IMR[Cx]のビット、およびその対応する熱センサ割込みステータス・レジスタ422のステータス・ビット(TS_ISR[Gx])が双方とも「1」にセットされている場合、TMCU402は注意をアサートする。 Thermal sensor interrupt mask register 424, TS_IMR the [A] is set to "1", one of the thermal sensor interrupt mask register 424, TS_IMR [Cx] bits, and the corresponding thermal sensor interrupt status register that If the 422 status bits (TS_ISR [Gx]) is set to both "1", TMCU402 asserts attention. 更に、熱センサ割込みマスク・レジスタ424、TS_IMR[Cgb]、および熱センサ割込みステータス・レジスタ422、TS_ISR[Gb]が双方とも「1」にセットされている場合、TMCU402は注意をアサートする。 Furthermore, the thermal sensor interrupt mask register 424, TS_IMR [Cgb], and when the heat sensor interrupt status register 422, TS_ISR [Gb] is set to both "1", TMCU402 asserts attention.

いずれかの熱センサ割込みマスク・レジスタ424、TS_IMR[Mx]ビット、およびその対応する熱センサ割込みステータス・レジスタ422のステータス・ビット(TS_ISR[Sx])が双方とも「1」にセットされている場合、TMCU402は熱管理割込みをPPEに提示する。 Either thermal sensor interrupt mask register 424, TS_IMR [Mx] bits, and if the status bit of the corresponding thermal sensor interrupt status register 422 (TS_ISR [Sx]) is set to both "1" , TMCU402 presents a thermal management interrupt to the PPE. いずれかの熱センサ割込みマスク・レジスタ424、TS_IMR[Cx]ビット、およびその対応する熱センサ割込みステータス・レジスタ424のステータス・ビットTS_ISR[Gx]が双方とも「1」にセットされている場合、TMCU402は熱管理割込みを発生させる。 Either thermal sensor interrupt mask register 424, TS_IMR [Cx] bits, and if the status bit TS_ISR the corresponding thermal sensor interrupt status register 424 [Gx] is set to both "1", TMCU402 It generates a thermal management interrupt. 更に、熱センサ割込みマスク・レジスタ424、TS_IMR[Cgb]、および熱センサ割込みステータス・レジスタ422、TS_ISR[Gb]が双方とも「1」にセットされていると、TMCU402は熱管理割込みをPPEに提示する。 Furthermore, the thermal sensor interrupt mask register 424, TS_IMR [Cgb], and the thermal sensor interrupt status register 422, when TS_ISR [Gb] is set to both "1", TMCU402 presents a thermal management interrupt to PPE to.

スロットリング・ロジック418における動的温度管理レジスタは、PPEまたはSPEの実行抑制を制御するためのパラメータを含む。 Dynamic thermal management registers in throttling logic 418 includes parameters for controlling the execution inhibition of PPE or SPE. 動的温度管理レジスタは、1組のレジスタであり、温度管理制御レジスタ430(TS_CR1およびTM_CR2)、温度管理スロットル・ポイント・レジスタ432(TM_TPR)、温度管理停止時間レジスタ434(TM_STR1およびTM_STR2)、温度管理抑制スケール・レジスタ436(TM_TSR)、および温度管理システム割込みマスク・レジスタ438(TM_SIMR)を含む。 Dynamic thermal management register is a set of registers, the temperature management control register 430 (TS_CR1 and TM_CR2), thermal management throttle point register 432 (TM_TPR), thermal management stop time registers 434 (TM_STR1 and TM_STR2), Temperature management throttle scale register 436 (TM_TSR), and thermal management system interrupt mask register 438 (TM_SIMR).

温度管理スロットル・ポイント・レジスタ432は、センサのためのスロットル温度ポイントをセットする。 Thermal management throttle point register 432 sets the throttle temperature point for the sensor. 温度管理スロットル・ポイント・レジスタ432には、2つの独立したスロットル温度ポイントをセットすることができる。 The thermal management throttle point register 432 may be set two separate throttle temperature point. すなわち、ThrottlePPEおよびThrottleSPEであり、1つはPPEのためであり、1つはSPEのためのものである。 That is ThrottlePPE and ThrottleSPE, 1 single is for PPE, 1 single is for SPE. また、このレジスタには、PPEまたはSPEの抑制のディスエーブルおよび停止のための温度ポイントが含まれている。 Also, this register contains the disable and stop temperature points for the PPE or SPE suppression. PPEまたはSPEの実行抑制は、温度がスロットル・ポイント以上になった場合に開始する。 Run inhibition of PPE or SPE begins when the temperature is equal to or higher than the throttle point. 抑制が終了するのは、抑制をディスエーブルする温度未満に下がった場合である(TM_TPR[EndThrottlePPE/EndThrottleSPE])。 Suppression to finish is when drops below the temperature at which disables the suppression (TM_TPR [EndThrottlePPE / EndThrottleSPE]). 温度がフル・スロットルまたは停止温度に達すると(TM_TPR[FullThrottlePPE/FullThrottleSPE])、TMCU402は、PPEまたはSPEの実行を停止する。 And the temperature reaches the full throttle or stop temperature (TM_TPR [FullThrottlePPE / FullThrottleSPE]), TMCU402 stops execution of PPE or SPE. 温度管理制御レジスタ430は、抑制挙動を制御する。 Temperature management control register 430 controls the suppression behavior.

温度管理停止時間レジスタ434および温度管理抑制スケール・レジスタ436は、抑制の頻度および量を制御する。 Thermal management stop time registers 434 and thermal management throttle scale register 436, controls the frequency and quantity of inhibition. 温度がスロットル・ポイントに達すると、TMCU402は、温度管理停止時間レジスタ434内の対応する値に温度管理スケール・レジスタ436内の対応するスケール値を乗算した停止時間によって指定されるクロック数だけ、対応するPPEまたはSPEを停止させる。 When the temperature reaches the throttle point, TMCU402, only the number of clocks specified by stopping time multiplied by the corresponding scale value of thermal management scale register 436 to the corresponding value of the thermal management stop time register 434, the corresponding stopping the PPE or SPE to. 次いで、TMCU402は、対応するスケール値で乗算した実行時間によって指定されるクロック数だけ、PPEまたはSPEを実行することができる。 Then, TMCU402, only the number of clocks specified by the execution time is multiplied by the corresponding scale value, it is possible to perform the PPE or SPE. ここで、実行時間は、実施に依存した固定時間量と停止時間との間の差である。 Here, execution time is the difference between the stop time and a fixed amount of time depending on the implementation. スケール値は、プログラム可能であり、温度管理スケール・レジスタ436において、停止時間および実行時間の双方のための乗数である。 Scale value is programmable, in thermal management scale register 436, a multiplier for both downtime and running time. 一例として、(Stop x Scale)/(Run x Scale)とすることができる。 As an example, it is possible to (Stop x Scale) / (Run x Scale). コアが停止する時間の割合は同じままであるが、期間は長くなるか、または頻度が下がる。 The proportion of time that the core is stopped remains the same, the period is or frequency is lowered long. このシーケンスは、温度がディスエーブル・スロットリング(TM_TPR[EndThrottlePPE/EndThrottleSPE])未満に下がるまで継続する。 This sequence continues until the temperature drops below the disable throttling (TM_TPR [EndThrottlePPE / EndThrottleSPE]).

温度管理システム割込みマスク・レジスタ438は、どのPPE割込みによってTMCU402に抑制をディスエーブルさせるかを選択する。 Thermal management system interrupt mask register 438, selects whether to disable suppression TMCU402 by any PPE interrupt. これらの割込みが待ち状態のままであり、マスクが待ち状態の割込みを選択したままである間は、TMCU402は抑制を阻止し続ける。 Remains of these interrupt wait state, while it is still selected interrupt state mask is WAITING, TMCU402 continues to block the inhibition. マスクが選択解除されるか、または割込みが待ち状態でなくなると、TMCU402は抑制を阻止しなくなる。 Or mask is deselected, or an interrupt is no longer waiting state, TMCU402 will not prevent inhibition.

温度管理制御レジスタ430は、各PPEまたはSPEごとに独立して抑制モードを設定する。 Temperature management control register 430 sets a suppression mode independently for each PPE or SPE. 制御ビットは2つのレジスタ間で分割される。 Control bits are divided between the two registers. 以下は、各PPEまたはSPEごとに独立して設定することができる5つの異なるモードである。 The following are five different modes that can be set independently for each PPE or SPE.

動的抑制ディスエーブル(コア・ストップ安全策を含む)。 Dynamic suppression disabled (including the core stop safety measures).
正常動作(動的抑制およびコア・ストップ安全策はイネーブルされる)。 Normal operation (dynamic suppression and core stop safety measures are enabled).
PPEまたはSPEが常に抑制される(コア・ストップ安全策はイネーブルされる)。 PPE or SPE is always suppressed (core stop safety measures are enabled).
コア・ストップ安全策ディセーブル(動的抑制はイネーブル、コア・ストップ安全策はディスエーブルされる)。 Core stop safety measures disabled (dynamic suppression is enabled, the core stop safety measures is disabled).
PPEまたはSPEが常に抑制され、コア・ストップ安全策はディスエーブルされる。 PPE or SPE is always suppressed, the core stop safety measures is disabled.

特権ソフトウェアは、アプリケーションまたはオペレーティング・システムを実行しているPPEまたはSPEについて、制御ビットを正常動作にセットしなければならない。 Privileged software for PPE or SPE running an application or operating system must set the control bits to normal operation. PPEまたはSPEがアプリケーション・コードを実行していない場合、特権ソフトウェアは制御ビットをディスエーブルにセットしなければならない。 If the PPE or SPE is not running the application code, privileged software must set the control bit to the disabled. 「PPEまたはSPEが常に抑制される」モードは、アプリケーション開発のためのものである。 Mode "PPE or SPE is always suppressed" is for application development. これらのモードは、アプリケーションが最大抑制条件のもとで動作可能であるか否かを判定するのに有用である。 These modes are useful for applications to determine whether it is possible to operate under maximum suppression condition. 動的抑制またはコア・ストップ安全策ディスエーブルのいずれかでPPEまたはSPEを実行可能とすることは、特権ソフトウェアがアクティブに熱的イベントを管理する場合にのみ許されなければならない。 Be executable to PPE or SPE either dynamic suppression or core stop safety measures disabled, privileged software must be allowed only to administer active thermal event.

温度管理システム割込みマスク・レジスタ438は、どのPPE割込みによって温度管理ロジックがPPEの抑制を一時的に停止するかを制御する。 Thermal management system interrupt mask register 438, the temperature management logic by which PPE interrupt controls whether to temporarily stop suppressing PPE. TMCU402は、割込みが待ち状態である間、割込みが対象とするスレッドには無関係に、双方のスレッドについて抑制を一時的に停止する。 TMCU402 during interrupt is a wait state, regardless of the thread interruption is intended, to temporarily stop suppression for both threads. 割込みが待ち状態でなくなると、抑制条件が存在する限り、抑制を再開することができる。 When the interrupt is no longer waiting state, as long as the suppression condition is present, it is possible to resume the suppression. SPEの抑制は、システム割込み条件に基づいてディスエーブルされない。 SPE suppression is not disabled based on a system interrupt condition. 抑制条件に優先することができるPPE割込み条件は、以下のものである。 PPE interrupt conditions that can override the inhibiting conditions are as follows.

外部 デクリメンタ(Decrementer) External decrementer (Decrementer)
ハイパーバイザ・デクリメンタ システム・エラー 温度管理 Hypervisor Decrementer system error temperature management

温度管理スロットル・ポイント・レジスタ432は、PPEまたはSPEの実行抑制が開始および終了する符号化温度ポイントを含む。 Thermal management throttle point register 432, including the encoded temperature points PPE or SPE execution suppression is entered and exited. また、このレジスタは、PPEまたはSPEの実行が完全に抑制される符号化温度ポイントを含む。 Also, this register contains the encoded temperature points execution of PPE or SPE is completely suppressed.

ソフトウェアは、温度管理スロットル・ポイント・レジスタ内の値を用いて、3つの温度管理状態間で切り替えるための3つの温度ポイントを設定する。 Software, using the value of thermal management throttle point register, to set three temperature points for switching between the three temperature management conditions. すなわち、正常実行(N)、PPEまたはSPE抑制(T)、およびPPEまたはSPE停止(S)である。 That is, normal execution (N), PPE or SPE inhibited (T), and PPE or SPE stop (S). TMCU402は、PPEまたはSPEについて独立した温度ポイントをサポートする。 TMCU402 supports the temperature point at which independent for the PPE or SPE.

熱センサ現在温度ステータス・レジスタ412におけるセンサの符号化現在温度が抑制温度(ThrottlePPE/ThrottleSPE)以上である場合、対応するPPEまたはSPEがイネーブルされている場合、その実行抑制が開始する。 When coding the current temperature of the sensor in the thermal sensor current temperature status register 412 is inhibited temperature (ThrottlePPE / ThrottleSPE) above, if the corresponding PPE or SPE is enabled, the execution suppression is started. 実行抑制は、対応するセンサの符号化現在温度が抑制を終了するための符号化温度(EndThrottolePPE/EndThrottleSPE)未満になるまで継続する。 Execution suppression is continued until less than coding temperature for encoding the current temperature of the corresponding sensor is completed inhibition (EndThrottolePPE / EndThrottleSPE). 安全対策のため、符号化現在温度がフル・スロットル・ポイント(FullThrottlePPE/FullThrottleSPE)以上である場合、TMCU402は対応するPPEまたはSPEを停止させる。 For safety measures, if coding the current temperature is full throttle point (FullThrottlePPE / FullThrottleSPE) above, TMCU402 stops the corresponding PPE or SPE.

温度管理停止時間レジスタ432は、温度管理抑制状態において特定のPPEまたはSPEに適用される抑制量を制御する。 Thermal management stop time register 432, controls the suppression amount to be applied to a particular PPE or SPE at a temperature management throttle state. 温度管理停止時間レジスタ434において、ソフトウェアによってセットされるこの値は、コアが実行することができる時間量に対するコアが停止する時間量(停止/実行)、またはコアが停止する時間の割合を表す。 In thermal management stop time register 434, the value set by the software represents the percentage of time that the amount of time that the core is stopped for the amount of time that can be the core runs (stop / run), or core stops. 温度管理抑制スケール・レジスタ436は、PPEまたはSPEが停止および実行する実際のクロック数(NClks)を制御する。 Thermal management throttle scale register 436 controls the actual number of clocks PPE or SPE is stopped and executed (NClks).

温度管理抑制スケール・レジスタ436は、温度管理抑制状態の間にPPEまたはSPEが停止および実行する実際のサイクル数を制御する。 Thermal management throttle scale register 436 controls the number of actual cycles PPE or SPE is stopped and executed during the thermal management throttle state. このレジスタ内の値は、構成リング設定TM_Config[MinStopSPE]の乗数である。 The value in this register is a multiplier configuration ring setting TM_Config [MinStopSPE]. 以下の式は、実際の停止および実行サイクル数を計算する。 The following equation to calculate the actual stop and the number of execution cycles.

SPE実行および停止時間: SPE run and stop time:
SPE_StopTime = (TM_STR1[StopCore(x)] * SPE_StopTime = (TM_STR1 [StopCore (x)] *
TM_Config[MinStopSPE]) * TM_TSR[ScaleSPE] TM_Config [MinStopSPE]) * TM_TSR [ScaleSPE]
SPE_RunTime = (32_TM_STR1[StopCore(x)]) * SPE_RunTime = (32_TM_STR1 [StopCore (x)]) *
TM_Config[MinStopSPE]) * TM_TSR[ScaleSPE] TM_Config [MinStopSPE]) * TM_TSR [ScaleSPE]
PowerPC(登録商標)要素の実行および停止時間: PowerPC (R) elements of the run and stop time:
PPE_StopTime = (TM_STR2[StopCore(8)] * PPE_StopTime = (TM_STR2 [StopCore (8)] *
TM_Config[MinStopPPE]) * TM_TSR[ScalePPE] TM_Config [MinStopPPE]) * TM_TSR [ScalePPE]
PPE_RunTime = (32_TM_STR2[StopCore(8)]) * PPE_RunTime = (32_TM_STR2 [StopCore (8)]) *
TM_Config[MinStopPPE]) * TM_TSR[ScalePPE] TM_Config [MinStopPPE]) * TM_TSR [ScalePPE]

実行および停止時間は、割込みおよび特権ソフトウェアが様々な熱管理レジスタを書き込むことによって変更することができる。 Execution and stop time can be changed by interruption and privileged software writes various thermal management registers.

オンチップ性能モニタ466は、DTS404、406、408、および410等の温度検知デバイスによって与えられる温度データを追跡可能な性能モニタリングを提供することができる。 On-chip performance monitor 466 can provide a traceable performance monitoring temperature data provided by temperature sensing device such as DTS404,406,408, and 410. 温度データは、メモリ470にストアするか、図2のメイン・メモリ208等のオフチップ・デバイス472、または、図2のサウス・ブリッジおよび入出力(I/O)コントローラ・ハブ(ICH)204等のオフチップI/Oデバイス474に書き込むことができる。 Temperature data can either be stored in memory 470, off-chip devices 472, such as main memory 208 of FIG. 2, or south bridge and input and output of FIG. 2 (I / O) controller hub (ICH) 204, etc. it can be written to off-chip I / O device 474. 性能モニタ466に配置されたコントローラ468は、温度データをどこに送信するかの決定を制御する。 Controller 468 disposed in the performance monitor 466 controls whether the decision to transmit the temperature data anywhere.

以下の説明は、1つの命令ストリームおよび1つのプロセッサを対象とするが、命令ストリームは1組の命令ストリームとすることができ、プロセッサは1組のプロセッサとすることができる。 The following description is directed to a single instruction stream and one processor instruction stream may be a set of instruction stream, the processor may be a set of processors. すなわち、1組とは、単一の命令ストリームおよび単一のプロセッサ、または、2つ以上の命令ストリームおよびプロセッサとすることができる。 In other words, one set is a single instruction stream and a single processor or, can be a two or more instruction streams and a processor.

上述のアーキテクチャを用いて、CellBEチップの温度管理および温度抑制のために、多くの改良および追加のプログラミング性が達成される。 Using the above architecture, for thermal management and temperature suppression CellBE chips, many modifications and additional programming of is achieved. これらの改良および追加のプログラマビリティの一部は、なぜ他のものが有用性を高めるかの重要な特徴を可能とする。 Some of these improvements and additional programmability, why allow the important features of the or enhance the usefulness others.

図6は、例示的な実施形態に従った、最大温度を記録ための動作のフロー図を示す。 6, in accordance with an illustrative embodiment shows a flow diagram of operations for recording the maximum temperature. 動作が開始すると、図3のCellBEチップ300等のCellBEチップを含むコンピュータ・システムは、開始またはリセットする(ステップ602)。 When the operation is started, the computer system including a CellBE chip such CellBE chip 300 in FIG. 3, the start or reset (step 602). 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 温度管理システムは、図4のDTS404、406、408、および410等の各DTSごとに、図4の最大温度ステータス・レジスタ414および現在温度ステータス・レジスタ412等の1組の最大温度ステータス・レジスタおよび1組の現在温度ステータス・レジスタを含む。 Thermal management system, for each DTS of DTS404,406,408, and 410 like in FIG. 4, a set of maximum temperature status register, such as the maximum temperature status register 414 and the current temperature status register 412 of FIG. 4 and 1 set of current including the temperature status register. 現在温度ステータス・レジスタは、図4の温度管理制御状態マシン458等の温度管理制御状態マシンが最後にDTSを検知した後の、そのターゲットDTSの現在温度をストアする。 Current temperature status register, temperature management control state machine, such as thermal management control state machine 458 of FIG. 4 is the end of after detecting the DTS, stores the current temperature of the target DTS. 最大温度ステータス・レジスタは、コンピュータ・システムが最後に最大温度ステータス・レジスタを読み取るか、またはコンピュータ・システムがリセットした後の、そのターゲットDTSの最大温度をストアする。 Maximum temperature status register, the computer system of the last read or maximum temperature status register, or after the computer system has reset, stores the maximum temperature of the target DTS. 最大温度ステータス・レジスタの読み取りは、プロセッサ、集積回路等のデバイスをいずれかの数だけ用いて、または、SPI(Serial Peripheral Interface)ポートまたはJTAG(Joint Test Action Group)ポートを用いたデバイスによって行うことができる。 Reading of the maximum temperature status register, a processor, a device such as an integrated circuit using the number of either, or be performed by a device with a SPI (Serial Peripheral Interface) port or JTAG (Joint Test Action Group) port can. しかしながら、JTAGポートによってレジスタを読むと、リセットは起こらない。 However, reading the register by the JTAG port, reset does not occur.

例示的に、以下の考察は1つのDTSに限定し、コンピュータ・システムが開始またはリセットした(ステップ602)後の最大温度はゼロである。 Illustratively, the following discussion is limited to a single DTS, the maximum temperature after the computer system is started or reset (step 602) is zero. いったん温度管理制御状態マシンがDTSの温度を検知すると、温度管理制御状態マシンは、DTSの検知温度を、図4の比較器454等の比較器に送信する(ステップ604)。 Once the thermal management control state machine detects the temperature of the DTS, the temperature management control state machine, the detected temperature of the DTS, and transmits to the comparator such as comparator 454 of FIG. 4 (step 604). 比較器は、検知温度を、そのDTSのための最大温度ステータス・レジスタにストアされた現在最大温度と比較する(ステップ606)。 Comparator the detected temperature is compared with a maximum temperature status register the stored current maximum temperatures for the DTS (step 606). ステップ606において、検知温度が、最大温度ステータス・レジスタにストアされた現在最大温度よりも高い場合、検知温度は新しい最大温度になり、温度管理制御状態マシンは新しい最大温度を最大温度ステータス・レジスタに記録する(ステップ608)。 In step 606, the detected temperature is higher than the current maximum temperature which is stored in the maximum temperature status register, the detected temperature becomes the new maximum temperature, a new maximum temperature to the maximum temperature status register thermal management control state machine recorded (step 608). すなわち、温度管理制御状態マシンは、最大温度ステータス・レジスタにストアされた現在最大温度を上書きするかまたは置換する。 That is, the temperature management control state machine, or to replace overwritten with the current maximum temperature which is stored in the maximum temperature status register. ステップ606において、検知温度が最大温度ステータス・レジスタにストアされた現在最大温度以下である場合、最大温度ステータス・レジスタは最大温度ステータス・レジスタ内にある現在最大温度を保持する(ステップ610)。 In step 606, if the detected temperature is now up to the temperature below which is stored in the maximum temperature status register, the maximum temperature status register holds the current maximum temperature in the maximum temperature status register (step 610).

コンピュータ・システムが最大温度ステータス・レジスタを読み取り要求の形態で読み取る(ステップ612)まで、またはコンピュータ・システムがリセットするまで、最大温度ステータス・レジスタ内の現在最大温度は、最大温度にとどまる。 Computer system reads the maximum temperature status register in the form of a read request until (step 612), or until the computer system is reset, the current maximum temperature of a maximum temperature status register remains in the maximum temperature. 現在最大温度が読み取られない場合、動作はステップ604に戻る。 If the current maximum temperature is not read, the operation returns to step 604. ステップ612において、コンピュータ・システムが現在最大温度を読み取ると、温度管理制御状態マシンは、現在最大温度を現在温度ステータス・レジスタの現在温度にリセットし(ステップ614)、動作はステップ604に戻る。 In step 612, the computer system reads the current maximum temperatures, the temperature management control state machine currently resets the maximum temperature to the current temperature of the current temperature status register (step 614), the operation returns to step 604.

この動作の一例として、プロセッサのコアまたはプロセッサ自体等の特定のユニットのDTSが、ある時間期間、67℃、70℃、75℃、72℃、および74℃の温度を検知した場合、最大温度ステータス・レジスタの最大温度は75℃となる。 As an example of this behavior, DTS is, a period of time of a particular unit of the core or the processor itself like a processor, 67 ° C., 70 ° C., 75 ° C., when detecting a temperature of 72 ° C., and 74 ° C., maximum temperature status • the maximum temperature of the register will be 75 ℃. DTSの4回目の検知の後、コンピュータ・システムが読み取り要求を発すると、最大温度が戻るのは75℃である。 After the fourth detection DTS, issues a read request is a computer system, the maximum temperature returns is 75 ° C.. しかしながら、この時点で、温度管理制御状態マシンは最大温度を現在温度にリセットし、DTSによって実行される最後の検知の後、最大温度ステータス・レジスタの最大温度は74℃となる。 However, at this point, the temperature management control state machine resets the maximum temperature to the current temperature, after the last detection executed by DTS, the maximum temperature of the maximum temperature status register becomes 74 ° C..

このため、最大温度ステータス・レジスタの目的は、最大温度レジスタが最後に読み取られた後にDTSが達した最大温度を記録することである。 Therefore, the purpose of a maximum temperature status register is to record the maximum temperature DTS reached after the maximum temperature register was last read. この最大温度情報は、現在温度レジスタを連続的にポーリングすることなく、アプリケーションまたはプログラムの実行中にDTSが達した最大温度をオペレーティング・システムが求める際に役立つ。 The maximum temperature information without continuously polling the current temperature register, serve a maximum temperature DTS reached during the execution of an application or program when required by the operating system. 連続的なポーリングを行うことは、システムの性能に影響を与え、従って最大温度に影響を与える恐れがある。 To perform continuous polling, affect the performance of the system, thus may affect the maximum temperature. 更に、現在温度をポーリングすることは、最大温度を読み取ることを保証しない。 Additionally, polling the current temperature does not guarantee to read the maximum temperature. これは、現在温度の読み取り間に最大温度が発生した場合に当てはまる。 This is the case when the maximum temperature occurs between reading the current temperature.

図7は、別の例示的な実施形態に従った、性能モニタリングによって温度データを追跡するための動作のフロー図を示す。 7, in accordance with another exemplary embodiment, it shows a flow diagram of the operation for tracking the temperature data by the performance monitoring. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 性能モニタリングは、図4の性能モニタ466等の性能モニタによって行うことができる。 Performance monitoring can be performed by the performance monitor, such as a performance monitor 466 of FIG. 性能モニタリングは、図4のメモリ470等のその内部メモリにおいて、図4のDTS404、406、408、および410等の温度検知デバイスによって提供される温度データを追跡することができ、図2のメイン・メモリ208等のメイン・メモリまたは図4のオフチップ・デバイス472、または、図2のサウス・ブリッジおよび入出力(I/O)コントローラ・ハブ(ICH)204または図4のオフチップI/Oデバイス474等のI/Oデバイスに書き込むことができる。 Performance monitoring, in its internal memory, such as memory 470 of FIG. 4, it is possible to track the temperature data provided by temperature sensing device DTS404,406,408, and 410 like in FIG. 4, the main of FIG. 2 off-chip devices 472 of the main memory or Figure 4 such as a memory 208 or a south bridge and input and output of FIG. 2 (I / O) controller hub (ICH) 204 or FIG. 4 off-chip I / O device it can be written to I / O devices 474, and the like.

性能モニタリングは、2つの主な追跡モードをサポートする。 Performance monitoring, to support the two main tracking mode. すなわち、固定時間期間の追跡または連続的な追跡である。 That is, track or continuous track of a fixed time period. 熱性能のトレースは、図5のトレース500等のトレースとすることができる。 Trace thermal performance may be a trace of the trace 500, etc. FIG. また、性能モニタリングでは、2つの連続サンプル間の時間期間を制御するためのサンプリング周波数の設定を行うことができる。 Further, in the performance monitoring, it is possible to set the sampling frequency for controlling the time period between two consecutive samples. 更に、温度情報の圧縮を用いて、サンプリング間隔を増すことができる。 Furthermore, by using the compression of the temperature information, it is possible to increase the sampling interval. 1つの圧縮技法は、変更が生じた場合に温度情報をストアのみすることである。 One compression technique is to only store the temperature information when changes occur. 温度情報と共に、同一であった温度サンプル数のカウントもストアすることができる。 With temperature information, identical a temperature samples counts can also be stored. 通常、温度情報は変化が遅いので、これは有用な技法である。 Usually, the temperature information may change is slow, this is a useful technique.

性能モニタによって温度データを追跡するための動作が開始すると、図4の温度管理制御状態マシン458等の温度管理制御状態マシンは、性能モニタを追跡モードにセットする(ステップ702)。 When the operation for tracking the temperature data by the performance monitor is started, the temperature management control state machine, such as thermal management control state machine 458 of FIG. 4 sets a performance monitor in tracking mode (step 702). 例示的に、以下の考察は1つのDTSに制限する。 Illustratively, the following discussion is limited to a single DTS. 温度管理制御状態マシンは、DTSの温度を検知して(ステップ704)、DTSの検知温度を現在温度ステータス・レジスタあるいは他のデータ構造またはその両方にストアするために送信する(ステップ706)。 Temperature management control state machine senses the temperature of the DTS (step 704), and transmits the detected temperature of the DTS current temperature status register or other data structure or to store both (step 706). この時点で、温度管理制御状態マシンは、性能モニタが引き続き動作しているか否かを判定する(ステップ708)。 At this point, the temperature management control state machine determines whether the performance monitor is still running (step 708). いったんステップ702において性能モニタが開始すると、性能モニタはユーザが指定した時間期間だけ動作するか、またはユーザ入力を用いてユーザによって停止されるまで動作する。 Once the performance monitor is started at step 702, the performance monitor operates until stopped by the user using either only work time period specified by the user, or a user input. しかしながら、性能モニタは、特定の温度条件に基づいて停止する場合もある。 However, the performance monitor may also be stopped on the basis of a specific temperature conditions. 特定の温度条件はトリガと呼ばれ、ロジック・アナライザが1組の信号上で特定の条件を探す等である。 Specific temperature condition is referred to as the trigger, the logic analyzer is like looking for a specific condition on the set of signals. トリガの使用は、ソフトウェア・デバッグにおいて有用である場合がある。 Use of the trigger may be useful in software debugging. 例えば、ユーザは、ある温度条件に達した場合にシステムを停止またはチェックストップ(checkstop)させるように性能モニタを設定することができる。 For example, the user can set the performance monitor to stop the system or check stop (checkstop) when it reaches a certain temperature condition. これによって、ユーザは、どのコードまたはどのコードの組み合わせが温度条件を引き起こしているかを正確に判定することができる。 Thus, the user, which combination of code or which code is causing the temperature conditions can be determined accurately. 性能モニタがステップ708において引き続き動作している場合、動作はステップ704に戻る。 If the performance monitor is still running in step 708, operation returns to step 704.

ステップ708に戻ると、性能モニタがもはや動作していない場合、温度管理制御状態マシンは、メモリにストアされた温度情報を読み取り、ストアされた情報をユーザのために図で表示し(ステップ710)、その後、動作は終了する。 Returning to step 708, if the performance monitor is no longer operating, thermal management control state machine reads the temperature information stored in the memory, to display the stored information in Figure for the user (step 710) and thereafter the operation is completed. また、ステップ706において、検知した温度を現在温度ステータス・レジスタあるいは他のデータ構造またはそれら両方に送信し、追跡が終了するのを待つのではなく、矢印712によって示されるように動作が進行中である間にこれを表示することも可能である(ステップ710)。 Further, in step 706, the sensed temperature current transmitted to both temperature status register or other data structure or they, rather than waiting for tracking is completed, the operation as shown by arrow 712 is in progress it is also possible to display it between some (step 710).

従って、性能モニタは、DTSによって提供される温度データを追跡する。 Therefore, the performance monitor tracks the temperature data provided by the DTS. 自動的に温度データを追跡することで、ソフトウェアが現在温度レジスタを連続的にポーリングする必要性がなくなる。 Automatically by tracking the temperature data, the software eliminates the need to continuously poll the current temperature register. 性能モニタリングは、作業負荷の温度データを収集するために重要である、なぜなら性能モニタリングは、作業負荷の挙動を変化させる恐れがある温度データのポーリングのための追加コード挿入を必要としないからである。 Performance monitoring is important to collect temperature data workload because performance monitoring and does not require additional code insertion for polling the temperature data that could alter the behavior of the workload . 換言すると、性能モニタリングは、リアルタイムでソフトウェア・アプリケーションの熱的プロファイルを追跡するための非侵襲的な方法を提供する。 In other words, performance monitoring, provides a non-invasive method for tracking thermal profile of a software application in real time. 温度情報を性能モニタに送信することの付加的な利点は、予め指定した温度条件に関する温度情報の記録をトリガまたは停止することができることである。 An additional advantage of sending the temperature information to the performance monitor is that it can be triggered or stop recording the temperature information regarding the temperature condition specified in advance. 更に、性能モニタを用いて、温度条件が満足された場合にシステムを停止させる(またはチェックストップさせる)ことができる。 Furthermore, using a performance monitor, system can be stopped (or to check stop) when the temperature condition is satisfied. そうすることによって、ユーザは、どのコード・セグメントまたはどのコード・セグメントの組み合わせが温度条件を引き起こしているかを判定することができる。 By doing so, the user can any combination of code segment or which code segment to determine whether the cause temperature conditions. ユーザは、次いで、コード・セグメントを書き直すか、または特定の組み合わせを回避し、これによって熱イベントを回避することができる。 The user, then, rewritten or code segments, or to avoid certain combinations, thereby avoiding the thermal event.

図8および図9は、追加の例示的な実施形態に従った、改良型の温度割込み発生のための動作のフロー図を示す。 8 and 9, in accordance with an additional exemplary embodiment, a flow diagram of the operation for temperature interrupt generation improved. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって与えられる温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by the common logic unit 351 of FIG. 改良型の温度割込み発生は、オペレーティング・システムが熱イベントを処理するのに役立つ別の機構である。 Temperature interrupt generation of the improved type, is another mechanism that the operating system helps to handle the heat event. 改良型の温度割込みロジックは、図4のTMCU402等の温度管理制御ユニットの一部である。 Improved temperature interrupt logic is part of the thermal management control unit TMCU402 etc. FIG. 温度割込みは、温度条件が存在する場合(すなわちチップ温度がある閾値を超えて上昇した場合)、オペレーティング・システムに警告を与える。 Temperature interrupts (if elevated ie beyond a certain threshold chip temperature) when the temperature condition exists, providing a warning to the operating system. かかる場合、オペレーティング・システムは、チップ温度を下げるための是正措置を取らなければならない。 In such a case, the operating system must take corrective measures to reduce the chip temperature. 是正措置は、ソフトウェア割込みハンドラによって処理することができる。 Corrective action can be processed by a software interrupt handler. これは、温度条件を処理し是正措置を開始するコードである。 This is a code to initiate corrective action to process temperature conditions. 次いで、オペレーティング・システムは、温度条件が存在しなくなるのを待ってから正常動作を再開する。 Next, the operating system resumes normal operation from waiting for the temperature condition is no longer present. このためには、通常、オペレーティング・システムが特定の時間量だけ待つ必要があり、次いでプロセッサの温度をポーリングして、正常動作を再開するのが安全であるか否かを判定しなければならない。 For this purpose, usually, it is necessary that the operating system waits a certain amount of time, then polls the temperature of the processor, is to resume normal operation must determine whether it is safe. 改良型の温度割込み発生によって、オペレーティング・システムは、温度がある閾値未満に下がったときを検出するように割込みを設定し、これによって現在温度レジスタをポーリングする必要をなくす。 The temperature interrupt generation of the improved, the operating system sets the interrupt to detect when falls below a certain threshold temperature, thereby eliminating the need to poll the current temperature register. 図4の熱センサ割込みマスク・レジスタ424(TS_IMR)および熱センサ割込みステータス・レジスタ422(TS_ISR)の組み合わせにより、オペレーティング・システムは熱イベントの処理を極めて容易に行うことができる。 The combination of thermal sensor interrupt mask register 424 of FIG. 4 (TS_IMR) and thermal sensor interrupt status register 422 (TS_ISR), the operating system can execute the process of thermal events very easily.

改良型の温度割込み発生は、ローカル・レベルおよびグローバル・レベルで実行することができる。 Temperature interrupt generation of the improved can be executed at the local level and global level. すなわち、改良型の温度割込み発生は、特定のDTS上で個別に(ローカル)、または、図4のDTS4040、406、408、および410等の全てのDTSで(グローバル)、行うことができる。 That is, the temperature interrupt generation of the improved type, individually on specific DTS (local), or, in all DTS of DTS4040,406,408, and 410 like in FIG. 4 (global) can be carried out. 熱センサ割込みマスク・レジスタの方向ビットはB GおよびB Xである。 Direction bit of the thermal sensor interrupt mask register is a B G and B X. 割込み方向は、割込みを発生させる条件を規定する。 The interrupt direction defines a condition for generating an interrupt. 割込みを発生させることができるのは、温度が割込み温度から割込み温度以上まで変化した場合、または、温度が割込み温度以上から割込み温度未満まで変化した場合である。 It is able to generate an interrupt, when the temperature changes from the interrupt temperature to above interrupt temperature, or a case where the temperature is changed from the above interrupt temperature to below the interrupt temperature. 温度管理制御状態マシンは、割込みマスク・レジスタにおける方向ビットB GおよびB Xによって条件を識別する。 Temperature management control state machine identifies the conditions depending on the direction bit B G and B X in the interrupt mask register. Gはグローバル方向ビットである。 B G is the global direction bits. Gが「0」にセットされている場合、温度管理制御状態マシンは、いずれかのDTSの温度がグローバル割込み温度以上である場合に割込みを発生させる。 If B G is set to "0", the thermal management control state machine generates an interrupt when the temperature of any of the DTS is global interrupt temperature or higher. Gが「1」にセットされている場合、温度管理制御状態マシンは、全てのDTSの温度がグローバル割込み温度未満である場合に割込みを発生させる。 If B G is set to "1", the thermal management control state machine generates an interrupt when the temperature of all the DTS is less than the global interrupt temperature. Xはローカル方向ビットであり、Xは個別の関連するDTSの番号である。 B X is a local direction bit, X is the number of individual associated DTS. Xが「0」にセットされている場合、温度管理制御状態マシンは、個々のDTSの温度がDTS割込み温度以上である場合に割込みを発生させる。 If B X is set to "0", the thermal management control state machine generates an interrupt when the temperature of individual DTS is DTS interrupt temperature or more. Xが「1」にセットされている場合、温度管理制御状態マシンは、個々のDTSの温度がDTS割込み温度未満である場合に割込みを発生させる。 If B X is set to "1", the thermal management control state machine generates an interrupt when the temperature of individual DTS is less than DTS interrupt temperature. 温度割込みステータス・レジスタ(TS_ISR)は、どのセンサが改良型の温度割込みを発生させたかを記録する。 Temperature Interrupt Status Register (TS_ISR), what sensor to record or caused the temperature interrupt improved. ソフトウェアは、このレジスタを読み取って、どの条件が生じたか、および、どのセンサまたは複数のセンサが割込みを発生させたかを判定する。 Software determines whether reads this register, which condition occurs, and, which sensor or sensors caused the interrupt. 温度管理制御状態マシンは、いったんソフトウェアによって読み取られると、温度割込みステータス・レジスタのステータス・ビットをリセットする。 Temperature management control state machine, once read by software, resets the status bits in the Temperature Interrupt Status Register.

従って、改良型の温度割込み発生のための動作を、グローバルおよびローカルな視点から示すことができる。 Thus, the operation for temperature interrupt generation of the improved can be shown from the global and local perspective. 図8は、グローバル改良型温割込み発生を示し、図9は、ローカル改良型温度割込み発生を示す。 Figure 8 shows a global improved temperature interrupt generation, Figure 9 shows a local improved temperature interrupt. 図8のグローバル改良型温度割込み発生において動作が開始すると、温度管理制御状態マシンは、グローバル割込み温度Tを温度T1にセットし、グローバル割込み方向B Gを「0」にセットする(ステップ802)。 When operating in the global improved temperature interrupt generation in FIG. 8 starts, the temperature management control state machine sets the global interrupt temperature T to the temperature T1, and sets the global interrupt direction B G to "0" (step 802). 温度管理制御状態マシンは、DTSの温度を検知する(ステップ804)。 Temperature management control state machine senses the temperature of the DTS (step 804). 温度管理制御状態マシンは、DTSからのいずれかの検知温度が温度T1以上であるか否かを判定する(ステップ806)。 Thermal management control state machine, one of the detection temperature from the DTS is equal to or temperature T1 or higher (step 806). どの検知温度もT1以上ではない場合、動作はステップ804に戻る。 What if the detected temperature is also not a T1 or more, the operation returns to step 804. ステップ806において、検知温度のいずれか1つが温度T1以上である場合、温度管理制御状態マシンは、割込みを発生し、温度割込みステータス・レジスタにおける対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する(ステップ808)。 In step 806, if any one of the detected temperature is the temperature T1 or higher, the thermal management control state machine generates an interrupt, and sets the status bit corresponding in temperature interrupt status register, which sensor or sensor records whether caused the interrupt (step 808). 次いで、オペレーティング・システムは、割込みを処理し、プロセッサ上の作業負荷を減速させるか、または、プロセッサの作業負荷の一部を軽減してシステム内の別のプロセッサへ割り当てることができる。 Then, the operating system handles interrupts or slows down the workload on the processor, or can be assigned to another processor in the system to reduce the portion of the processor workload.

割込みを発生させた後、温度管理制御状態マシンは、グローバル割込み温度Tを温度T2にセットして、グローバル割込み方向B Gは「1」にセットされる(ステップ810)。 After generating the interrupt, the thermal management control state machine sets the global interrupt temperature T to the temperature T2, the global interrupt direction B G is set to "1" (step 810). 温度T2は、温度T2以下に設定しなければならない。 Temperature T2 must be set to a temperature T2 below. 温度管理制御状態マシンは、再びDTSの温度を検知する(ステップ812)。 Temperature management control state machine senses the temperature of the DTS again (step 812). 温度管理制御状態マシンは、TSからの全ての検知温度が温度T2未満であるか否かを判定する(ステップ814)。 Thermal management control state machine, all detected temperature from the TS is equal to or less than the temperature T2 (step 814). どの温度も温度T2未満でない場合、動作はステップ812に戻る。 If any temperature not lower than the temperature T2, the operation returns to step 812. ステップ814において、全ての検知温度が温度T2未満である場合、温度管理制御状態マシンは割込みを発生し、温度割込みステータス・レジスタ内の対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する(ステップ816)。 In step 814, if all of the detected temperature is lower than temperature T2, the temperature management control state machine generates an interrupt, sets the appropriate status bit in temperature interrupt status register, which sensor or sensors There is recorded or caused the interrupt (step 816). この時点で、オペレーティング・システムが正常動作を再開するのは安全である。 At this point, it is safe for the operating system to resume normal operation. 次いで、オペレーティング・システムは、割込みを処理して、システムを正常動作に復元する。 Then, the operating system processes the interrupt and restore the system to normal operation. 次に、動作はステップ802に戻り、グローバル割込み温度Tを温度T1にセットし、グローバル割込み方向B Gを「0」にセットする。 Then, the operation returns to step 802, it sets the global interrupt temperature T to the temperature T1, and sets the global interrupt direction B G to "0".

この動作の一例は、DTSの全てでグローバル割込み温度が80℃であり、グローバル割込み方向が「0」の場合である。 An example of this behavior, the global interrupt temperature in all DTS is is 80 ° C., is the case global interrupt direction is "0". プロセッサのコアまたはプロセッサ自体等、関連ユニットのいずれかのDTSがいったん80℃以上の温度を検知すると、温度管理制御状態マシンは割込みを発生し、温度割込みステータス・レジスタにおける対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する。 Core or processor itself like the processor, set upon detection of any of the DTS once 80 ° C. above the temperature of the associated unit, the thermal management control state machine generates an interrupt, the status bits corresponding at temperatures Interrupt Status Register and, which sensor or sensors to record or caused the interrupt. 次いで、オペレーティング・システムは割込みを処理し、プロセッサ上の作業負荷を減速するか、または、プロセッサの作業負荷の一部を軽減してシステム内の別のプロセッサへと割り当てることができる。 Then, the operating system handles an interrupt or slow down the work load on the processor, or can be assigned to another processor in the system to reduce the portion of the processor workload. また、この時点で、温度管理制御状態マシンは、グローバル割込み温度を例示的な77℃にリセットし、グローバル割込み方向を「1」にセットすることができる。 Further, at this time, the temperature management control state machine resets the global interrupt temperature exemplary 77 ° C., it is possible to set the global interrupt direction to "1". 作業負荷は、低速モードで動作し続けるか、またはDTSが全てのDTSについて77℃未満の温度を検知するまで、プロセッサをオフのままとする。 Workload or continue to operate in the low-speed mode, or until DTS detects the temperature of 77 below ℃ for all DTS, and remain off the processor. いったん、検知温度が77℃未満であることを温度管理制御状態マシンが判定すると、温度管理制御状態マシンは別の割込みを発生する。 Once the thermal management control state machine determines that the detected temperature is lower than 77 ° C., a temperature management control state machine generates another interrupt. 温度管理制御状態マシンは、グローバル割込み温度を80℃にセットし、グローバル割込み方向を「0」にセットし、次いでオペレーティング・システムは作業負荷の正常動作を再開する。 Temperature management control state machine sets the global interrupt temperature 80 ° C., to set the global interrupt direction to "0", then the operating system resumes normal operation workload.

図9に移ると、例示的な実施形態は1つのDTSに限られているが、この例は各DTSについて同一である。 Turning to FIG. 9, but the exemplary embodiment is limited to a single DTS, this example is the same for each DTS. ローカル改良型温度割込み発生のための動作が開始すると、温度管理制御状態マシンは、ローカル割込み温度Tを温度T3にセットし、ローカル割込み方向B Xを「0」にセットする(ステップ852)。 When the operation for the local improved temperature interrupt generation is started, the temperature management control state machine sets the local interrupt temperature T to the temperature T3, and sets the local interrupt direction B X to "0" (step 852). 温度管理制御状態マシンは、DTSの温度を検知する(ステップ854)。 Temperature management control state machine senses the temperature of the DTS (step 854). 温度管理制御状態マシンは、DTSからの検知温度が温度T3以上であるか否かを判定する(ステップ856)。 Thermal management control state machine detects the temperature of the DTS is equal to or temperature T3 or higher (step 856). 検知温度が温度T3以上でない場合、動作はステップ854に戻る。 If the sensed temperature is not the temperature T3 or more, the operation returns to step 854. 検知温度が温度T3以上である場合、温度管理制御状態マシンは割込みを発生し、温度割込みステータス・レジスタ内の対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する(ステップ858)。 If the sensed temperature is a temperature equal to or higher than T3, or thermal management control state machine generates an interrupt, sets the appropriate status bit in temperature interrupt status register, which sensor or sensors caused the interrupt It is recorded (step 858). 次いで、オペレーティング・システムは、割込みを処理し、プロセッサ上の作業負荷を減速するか、または、作業負荷の一部を軽減してプロセッサ内の他のユニットまたはシステム内の別のプロセッサへ割り当てることができる。 Then, the operating system processes the interrupt or slow down the work load on the processor, or, be allocated to another processor in another unit or system in the processor to reduce the portion of the workload it can.

温度管理制御状態マシンが割込みを発生した後、温度管理制御状態マシンはローカル割込み温度Tを温度T4にセットして、ローカル割込み方向B Xを「1」にセットする(ステップ860)。 After the temperature management control state machine has generated the interrupt, the thermal management control state machine sets the local interrupt temperature T to the temperature T4, and sets the local interrupt direction B X to "1" (step 860). 温度T4は、温度T3以下に設定しなければならない。 Temperature T4 must be set to a temperature T3 below. 温度制御状態マシンは、再びDTSの温度を検知する(ステップ862)。 Temperature control state machine senses the temperature of the DTS again (step 862). 温度管理制御状態マシンは、DTSからの検知温度が温度T4未満であるか否かを判定する(ステップ864)。 Thermal management control state machine detects the temperature of the DTS is equal to or less than the temperature T4 (step 864). 検知温度が温度T4未満でない場合、動作はステップ862に戻る。 If the sensed temperature is not lower than the temperature T4, the operation returns to step 862. 検知温度が温度T4未満である場合、温度管理制御状態マシンは割込みを発生し、温度割込みステータス・レジスタ内の対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する(ステップ866)。 If the sensed temperature is lower than temperature T4, or thermal management control state machine generates an interrupt, sets the appropriate status bit in temperature interrupt status register, which sensor or sensors caused the interrupt It is recorded (step 866). この時点で、オペレーティング・システムが正常動作を開始するのは安全である。 At this point, it is safe operating system begins normal operation. 次いで、オペレーティング・システムは割込みを処理し、システムを正常動作に復元する。 Then, the operating system processes the interrupt and restore the system to normal operation. 次に、動作はステップ852に戻り、温度管理制御状態マシンは、ローカル割込み温度Tを温度T3にセットし、ローカル割込み方向B Xを「0」にセットする。 Then, the operation returns to step 852, the temperature management control state machine sets the local interrupt temperature T to the temperature T3, and sets the local interrupt direction B X to "0".

この動作の一例は、所与のDTSのローカル割込み温度が80℃であり、ローカル割込み方向が「0」の場合である。 An example of this operation is the local interrupt temperature given DTS is 80 ° C., is when local interrupt direction is "0". 関連ユニットのDTSがいったん80℃以上の温度を検知すると、温度管理制御状態マシンは割込みを発生し、温度割込みステータス・レジスタ内の対応するステータス・ビットをセットして、どのセンサまたは複数のセンサが割込みを発生させたかを記録する。 When DTS Related units once to detect the 80 ° C. or higher, the temperature management control state machine generates an interrupt, sets the appropriate status bit in temperature interrupt status register, how the sensor or sensors to record or caused the interrupt. 次いで、オペレーティング・システムは割込みを処理し、プロセッサ上の作業負荷を減速するか、または、プロセッサの作業負荷の一部を軽減してシステム内の別のプロセッサへ割り当てることができる。 Then, the operating system handles an interrupt or slow down the work load on the processor, or can be assigned to another processor in the system to reduce the portion of the processor workload. また、この時点で、温度管理制御状態マシンは、ローカル割込み温度を例示的な77℃にリセットし、ローカル割込み方向を「1」にセットすることができる。 Further, at this time, the temperature management control state machine resets the local interrupt temperature exemplary 77 ° C., it is possible to set the local interrupt direction to "1". 作業負荷は低速モードで動作し続けるか、またはDTSが77℃未満の温度を検知するまで、温度条件を経験しているプロセッサのユニットまたはプロセッサをオフのままとする。 Workload or continue to operate in slow mode, or DTS until detecting the temperature below 77 ° C., and remain off the unit or processor of the processor experiencing temperature conditions. いったん、検知温度が77℃未満であることを温度管理制御状態マシンが判定すると、温度管理制御状態マシンは別の割込みを発生する。 Once the thermal management control state machine determines that the detected temperature is lower than 77 ° C., a temperature management control state machine generates another interrupt. 温度管理制御状態マシンは、ローカル割込み温度を80℃にセットし、ローカル割込み方向を「0」にセットし、次いでオペレーティング・システムは作業負荷の正常動作を再開する。 Temperature management control state machine sets the local interrupt temperature to 80 ° C., and sets the local interrupt direction to "0", then the operating system resumes normal operation workload.

このため、改良型の温度割込み発生によって、オペレーティング・システムは、温度変更の方向に従うように割込み発生をプログラムすることができ、温度割込みの場合に割込みハンドラが現在温度を連続的にポーリングする必要性がなくなる。 Therefore, the temperature interrupt generation of the improved, the operating system may program the interrupt generation to follow the direction of the temperature change, the need to continuously poll the interrupt handler current temperature when the temperature interrupt It is eliminated.

図10は、追加の例示的な実施形態に従って、温度管理システムにおいて顕著な省電力モード(deep power savings mode)および一部良好(partial good)をサポートするための動作のフロー図を示す。 10, according to additional exemplary embodiments, a flow diagram of the operation to support a significant power saving mode (deep power savings mode) and some good (partials good) in the temperature control system. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 図3のCellBEチップ300においては、多数の省電力モードが存在する。 In CellBE chip 300 in Figure 3, a number of power-saving modes exist. 省電力モードの各々の実施に応じて、いくつかは、図4のDTS404、406、408、および410等のDTSのアクセス可能性を制限する場合がある。 Depending on the implementation of each of the power saving mode, some may limit the accessibility of the DTS of DTS404,406,408, and 410 like in FIG. 例えば、図3のSPU310、311、および312等のSPUは、クロックがオフになる省電力モードである場合、図4のデシリアライザ462等のデシリアライザはディスエーブルされ、図4のシリアライザ456等のシリアライザと、図4のDTS404等のDTSとの間の経路は機能しない。 For example, SPU of SPU310,311, and 312 like in FIG. 3, when the clock is in a power saving mode that turns off, deserializer such deserializer 462 of Figure 4 are disabled, and the serializer such serializer 456 of FIG. 4 , the path between the DTS of DTS404 etc. Figure 4 does not function. 省電力モードの別の例は、電力供給がオフである場合が挙げられる。 Another example of the power saving mode include when the power supply is off. この場合、実際のDTSはディスエーブルされる可能性がある。 In this case, the actual DTS is likely to be disabled. 別の例は、温度管理制御状態マシンが、製造試験中に遮断されるプロセッサ内のセンサまたはユニットを決定する。 Another example is the thermal management control state machine determines the sensor or units in the processor to be interrupted during production testing. センサまたはユニットが冗長である場合、製造はセンサまたはユニットを不良と標示し、限られた数のユニットまたはセンサによって機能し続ける一部良好なプロセッサを生成することができる。 If the sensor or units are redundant, manufacture a sensor or unit is labeled defective, it is possible to generate some good processors continue to function by a limited number of units or sensor. いずれの場合にも、図4の温度管理制御状態マシン458等の温度管理制御状態マシンは、これらの電力モードのステータスを監視し、機能しないDTS(複数のDTS)が温度管理タスク(例えば抑制、割込み等)に関与することを阻止する(mask off)必要がある。 In either case, temperature management control state machine, such as thermal management control state machine 458 of FIG. 4 monitors the status of these power modes do not function DTS (multiple DTS) temperature control tasks (e.g. suppression, It prevents involved in interrupt or the like) (mask off) is required.

図10に戻ると、これは、温度検知および温度管理システムにおいて顕著な省電力モードおよび一部良好をサポートするための動作のフロー図を示す。 Returning to FIG. 10, which shows a flow diagram of the operation to support good significant power saving mode and some in the temperature sensing and temperature control system. 動作が開始すると、温度管理制御状態マシンは、様々なDTSからのデータを用いて、DTSのステータスを追跡する(ステップ902)。 When the operation is started, the temperature management control state machine, using the data from various DTS, track the status of the DTS (step 902). 温度管理制御状態マシンは、図4の内部較正ストレージ428等の内部較正ストレージにデータをストアする。 Thermal management control state machine, stores the data in the internal calibration storage such as internal calibration storage 428 of FIG. 前述したように、特定のDTSの動作は、省電力モード、不良のDTS、またはSPUによって禁止される場合があり、これは、図4のデータ・フロー460等のデータ・フローを介して温度管理制御状態マシンに伝達される。 As described above, the operation of a particular DTS, may be inhibited by the power saving mode, failure of DTS or SPU,, which is temperature control over the data flow, such as data flow 460 in FIG. 4 It is transmitted to the control state machine. 製造プロセスによって報告される一部良好状態の効果は省電力モードと同様であるが、異なる点は、一部良好が永久的な状態であり、DTSを永久的に阻止しなければならないことである。 The effect of some favorable conditions reported by the manufacturing process is the same as the power saving mode, is different from a part good a permanent condition, is the need to prevent the DTS permanently . SPUが不良と標示された場合、温度管理制御状態マシンはSPU全体をオフし、シリアライザをディスエーブルする。 If the SPU is labeled defective, temperature management control state machine turns off the entire SPU, disabling the serializer. DTSが不良と標示された場合、温度管理制御状態マシンはそのDTSを阻止する。 If the DTS is labeled defective, temperature management control state machine block its DTS. 温度管理制御状態マシンは、DTSまたはSPUが不良であるか機能しているかを判定する(ステップ904)。 Temperature management control state machine determines whether DTS or SPU is functioning or is faulty (step 904). DTSまたはSPUが不良である場合、温度管理制御状態マシンはDTSを阻止し(ステップ906)、その後、動作は終了する。 If DTS or SPU is faulty, the thermal management control state machine prevents DTS (step 906), then the operation terminates.

電力管理状態にあるDTSを阻止するため、温度管理制御状態マシンは、図4の現在温度ステータス・レジスタ412等、現在温度ステータス・レジスタの関連する現在温度ステータス・レジスタを、最低の温度設定値である0x0にリセットする。 To prevent the DTS in the power management state, the thermal management control state machine, the current temperature status registers 412 etc. in FIG. 4, the associated current temperature status register of the current temperature status register, a temperature setpoint of the lowest to reset to a 0x0. また、他に選択可能な方法は、ステータス・ビットをセットすることによって、関連する現在温度ステータス・レジスタの符号化を確保し、DTSの阻止を示すことである。 Further, the method can be selected in another, by setting a status bit to ensure coding of the associated current temperature status register, it is to show the inhibition of DTS. これは、センサ読み取りを単にリセットするよりも正確であり得る。 This may be more accurate than simply reset the sensor readings. 次いで、温度管理制御状態マシンは、DTSとの間の現在温度ステータス・レジスタからの通信を停止する。 Then, the temperature management control state machine stops communication from the current temperature status register between the DTS. 通信の停止は、主に省電力のための任意のステップであり、不要なオーバーヘッド作業は実行しない。 Stopping communication is an optional step for the main power saving, unnecessary overhead work is not executed. 次いで、温度管理制御状態マシンは、DTSは現在阻止されており、温度管理タスクに関与してはならないことを示す信号を発生する。 Then, the temperature management control state machine, DTS is currently blocked, generates a signal indicating that should not be involved in the thermal management tasks. 最後に、温度管理制御状態マシンは、DTSの状態をリセットする。 Finally, the temperature management control state machine resets the state of the DTS. DTSに関連したプロセッサのコアまたはプロセッサ自体等のユニットが省電力モードから出ると、温度管理制御状態マシンはDTSへの通信を再開し、現在温度ステータス・レジスタの更新を再開し、DTSが温度管理タスクに関与可能であることを示す信号を送信する。 When units of the core or the processor itself, such as a processor associated with the DTS exits the power saving mode, the temperature management control state machine resumes communication to DTS, now resumes updating the temperature status register, DTS temperature control It transmits a signal indicating that it is capable of participating in the task.

ステップ904に戻ると、DTSおよびSPUが双方とも機能している場合、温度管理制御状態マシンはDTSへの通信を開始する(ステップ908)。 Returning to step 904, if the DTS and SPU are functioning both, temperature management control state machine starts communication to DTS (step 908). 温度管理制御状態マシンは、SPUの電力管理状態を監視して、SPUが省電力モードに入ったときを判定する(ステップ910)。 Temperature management control state machine monitors the power management state of the SPU, determines when the SPU enters the power saving mode (step 910). SPUが省電力モードに入るまで、動作はステップ908に戻る。 SPU until enters the power saving mode, the operation returns to step 908. SPUが省電力モードに入り、DTSがディスエーブルされると、温度管理制御状態マシンは、ステップ906に関連付けて上述した方法でDTSを阻止する(ステップ912)。 SPU enters the power saving mode, the DTS is disabled, the thermal management control state machine prevents DTS in the manner described above in relation to step 906 (step 912). DTSはディスエーブルされていると示され、機能しているので、温度管理制御状態マシンはSPUの電力管理状態の監視を続ける(ステップ914)。 DTS is shown to have been disabled, since the function, the temperature management control state machine continues to monitor the power management state of the SPU (step 914). SPUが省電力モードから出るまで、動作はステップ912に戻る。 SPU is until it exits from the power-saving mode, the operation returns to step 912. SPUが省電力モードから出ると、DTSはもはやディスエーブルされず、温度制御状態マシンはDTSへの通信を開始し、現在温度ステータス・レジスタの更新を再開し、DTSが温度管理タスクに関与可能であることを示す信号を送信し(ステップ916)、動作はステップ908に戻る。 When the SPU exits from the power-saving mode, DTS is no longer disabled, the temperature control state machine to start the communication to the DTS, current resume the update of the temperature status register, DTS is be involved in the temperature management tasks It transmits a signal indicating that (step 916), the operation returns to step 908.

このため、一部良好、不良、または省電力モードにあるDTSの温度読み取りの阻止によって、機能してないまたはディスエーブルされたDTSが温度管理タスクに関与することを防ぐ。 Accordingly, some better, by the blocking temperature readings bad, or the power saving mode DTS, prevent the function not or the disabled DTS are involved in thermal management tasks.

図11は、追加の例示的な実施形態に従って、温度とは無関係に温度認識ソフトウェア・アプリケーションのリアルタイム試験を可能とする温度抑制制御機構のための動作のフロー図を示す。 11, according to additional exemplary embodiments, a flow diagram of the operation for the temperature suppression control mechanism that enables real-time testing of the temperature recognition software application independent of the temperature. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 図4の温度管理制御レジスタ430等の温度管理制御レジスタは、様々な温度抑制制御機構にアクセスおよび機器構成を提供する。 Thermal management control registers, such as thermal management control registers 430 of FIG. 4 provides access and device configuration in various temperature suppression control mechanism. 温度抑制は、抑制を用いて熱イベントの場合に性能を縮小することによって温度を下げるように設計されている。 Temperature suppression is designed to lower the temperature by reducing the performance in the case of thermal events using suppression.

図4の温度管理停止時間レジスタ434等の温度管理停止時間レジスタ、および、図4の温度管理抑制スケール・レジスタ436等の温度管理抑制スケール・レジスタは、共に、抑制の量および抑制の挙動を設定する。 Thermal management stop time registers, such as thermal management stop time register 434 of FIG. 4, and the temperature management throttle scale register such as temperature management throttle scale register 436 of Figure 4 are both set the behavior of the amount and suppression of inhibition to. リアルタイム・システムにおいては、リアルタイム期限を保証する必要がある。 In the real-time system, it is necessary to ensure the real-time deadline. ソフトウェア開発者および品質保証チームは、最大抑制量を把握してこれを試験することが重要である。 Software developers and quality assurance team, it is important to test this to understand the maximum suppression amount. これは、プログラムまたはコード・セグメントによって許容でき、リアルタイム・システムのリアルタイム期限を保証することができる温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの最大設定値である。 This is unacceptable by the program or code segments, which is the maximum setting value of the thermal management stop time registers and thermal management throttle scale register which can ensure real-time deadline for real-time systems. ハードウェアの実際の温度を調節して熱イベントを引き起こし、これによって抑制条件をトリガする代わりに、温度管理制御状態マシンは、温度には無関係に常に抑制を行うモードを提供する。 Causing a thermal event by adjusting the actual temperature of the hardware, instead of this by triggering the suppression condition, the thermal management control state machine, the temperature to provide a mode for independently always suppressed. 温度管理制御状態マシンは、温度管理制御レジスタにおいてこのモードをセットし、チップを一定の抑制状態に設定する。 Temperature management control state machine sets the mode in a temperature management control registers, sets the chip to a certain suppression state. この機構は、ソフトウェア開発者がリアルタイム規格を満足させるためにコードを試験し認定する際に役立つ。 This mechanism is useful when testing the code certification for software developers to satisfy real-time standard.

動作が開始すると、温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定値を受信する(ステップ1002)。 When the operation is started, receives a temperature control set point of the temperature management stop time registers and thermal management throttle scale register (Step 1002). 温度管理制御状態マシンは、温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの設定値を用いて、どのように抑制が行われるかを決定する。 Temperature management control state machine uses the set value of the temperature management stop time registers and thermal management throttle scale register, to determine how the suppression is performed. 次いで、温度管理制御状態マシンは、試験モードを設定し、温度管理制御レジスタを常時抑制設定にセットする(ステップ1004)。 Then, the temperature management control state machine sets the test mode, set to always suppress the temperature set management control register (step 1004). 次いで、プログラムは、温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定のもとでソフトウェアまたはプログラムがリアルタイム期限を満足させることのリアルタイム検証を行うように動作する(ステップ1006)。 Then, the program operates to perform real-time verification that the software or program to satisfy the real-time deadlines under temperature control settings thermal management stop time registers and thermal management throttle scale register (Step 1006). 試験モードは、常時抑制またはランダム抑制等のいずれかのタイプの抑制モードとすれば良い。 Test mode may be any type suppression mode such as a normally suppressed or random suppressed. 次いで、温度管理制御状態マシンは、リアルタイム期限が満足されたか否かを判定する(ステップ1008)。 Then, the thermal management control state machine determines whether the real-time deadlines are met (step 1008). リアルタイム期限が満足されなかった場合、温度管理制御状態マシンは、現在の温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定を不合格と記録する(ステップ1010)。 If the real-time period has not been satisfied, the temperature management control state machine records the temperature control settings of the current thermal management stop time registers and thermal management throttle scale register failed (step 1010). 温度管理制御状態マシンは、次いで、抑制量を低減させるいずれかの新しい温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定があるか否かを判定する(ステップ112)。 Thermal management control state machine then determines whether there is a temperature control set any new thermal management stop time registers and thermal management throttle scale register to reduce the suppression amount (step 112). 新しい温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定がある場合、動作はステップ1002に戻る。 If there is a new thermal management stop time registers and thermal management Temperature control settings throttle scale register, the operation returns to step 1002. ステップ1012において、新しい温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定がない場合、動作は終了する。 In step 1012, if there is no temperature control settings of the new thermal management stop time registers and thermal management throttle scale register, operation ends.

ステップ1008に戻ると、リアルタイム期限が満足された場合、温度管理制御状態マシンは、現在の温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定を合格と記録する(ステップ1014)。 Returning to step 1008, if the real-time deadlines are met, the thermal management control state machine records as acceptable temperature control settings of the current thermal management stop time registers and thermal management throttle scale register (Step 1014). 温度管理制御状態マシンは、抑制量を増大させるいずれかの温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定があるか否かを判定する(ステップ1016)。 Thermal management control state machine determines whether there are any thermal management stop time registers and thermal management Temperature control settings throttle scale register to increase the suppression amount (step 1016). 新しい温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定がある場合、動作はステップ1002に戻る。 If there is a new thermal management stop time registers and thermal management Temperature control settings throttle scale register, the operation returns to step 1002. ステップ1016において、新しい温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタの温度制御設定がない場合、動作は終了する。 In step 1016, if there is no temperature control settings of the new thermal management stop time registers and thermal management throttle scale register, operation ends.

このため、常に抑制を行う動作モードを提供することで、コードが最悪の場合の温度条件のもとでリアルタイム期限を満足することをソフトウェア開発者が試験し認定するのに役立つ。 For this reason, always to provide a mode of operation to perform the suppression, code help software developers to certification testing to meet the real-time time limit under the temperature conditions of the worst case. また、ソフトウェア開発者および品質保証チームは、この機構を用いて、プログラムまたはコード・セグメントによって許容可能でありリアルタイム・システムのリアルタイム期限を満たすことが保証されるスロットルの最大量を求めることができる。 Also, software developers and quality assurance team, using this mechanism, it is possible to determine the maximum amount of the throttle that is guaranteed to meet real-time deadlines in is real-time system acceptable by the program or code segments. いったん温度管理制御状態マシンがスロットルの最大量を求めて検証すると、ソフトウェアは、フル・スロットリングが生じた条件で割込みが起こるように設定することができる。 Once the thermal management control state machine verifies seeking maximum amount of the throttle, the software can be configured to interrupt occurs under conditions in which the full-throttling occurs. 温度管理制御状態マシンがこの割込みを発生させると、温度管理制御状態マシンは、リアルタイム保証が守られていないか満足されていない可能性があることをアプリケーションに通知する。 When the temperature management control state machine generates the interrupt, the thermal management control state machine notifies that there is a possibility that the real-time guarantees are not satisfied or not followed the application.

常時抑制制御設定に加えて、ソフトウェアの抑制および実行のいっそう実際的なインタラクションをシミュレートするためにランダムな熱イベントまたは指示されたランダムな熱イベントを挿入するモードを提供する実施も可能である。 In addition to constantly suppress control setting, performed to provide a mode of inserting the random thermal event or indicated random thermal events to simulate a more practical interaction suppression and execution of the software are also possible. この技法は、エラー回復コードの試験を行うためにランダムにエラーを挿入することに似ている。 This technique is similar to randomly inserting an error for testing the error recovery code.

図12は、追加の例示的な実施形態に従って、割込み待ち時間に対する影響を最小限に抑えた温度抑制制御の実施の動作フロー図である。 12, according to additional exemplary embodiment, an operation flow chart of the implementation of the temperature suppression control with minimal effect on the interrupt latency. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって与えられる温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by the common logic unit 351 of FIG. コンピュータ・システムのいずれかの部分が抑制状況に置かれると、抑制状況はシステム全体の性能を低下させる。 If any part of the computer system is placed in inhibiting conditions, suppression status reduces the overall system performance. 割込みをどのくらい迅速に処理することができるか、および割込みを処理するのにどのくらい時間がかかるかという点で、性能の低下は割込みの待ち時間を増す。 Or can be processed interrupt how quickly, and interrupts in that how long it takes to process, reduction in performance increases the latency of interrupt. 割込み待ち時間の増大は、全体としてシステムに重大な意味を持ち、従って、割込み待ち時間に対する温度抑制の影響を最小限に抑えることが望まれ、必要とされる。 Increase interrupt latency has a critical system as a whole, therefore, it is desirable to minimize the effect of temperature suppression for interrupt latency is required. 割込み待ち時間に対する温度抑制の影響を最小限に抑えることは、図3のPPU308等によるPPU抑制制御を対象とする機構である。 Minimizing the effect of temperature suppression for interrupt latency is a mechanism to target the PPU suppression control by PPU308 etc. FIG. 図3のSPU310、311、および312等のSPUは、割込みを行わず、従ってこの機構による影響は受けない。 SPU of SPU310,311, and 312 like in FIG. 3, without interruption, thus not affected by this mechanism.

動作が開始すると、図4の温度管理制御状態マシン等の温度管理制御状態マシンは、全てのPPU割込みステータス・ビット、および図4の温度管理システム割込みマスク・レジスタ438等の温度管理システム割込みマスク・レジスタを監視する(ステップ1102)。 When the operation is started, the temperature management control state machine, such as thermal management control state machine of FIG. 4, thermal management system interrupt mask such as thermal management system interrupt mask register 438 for all PPU interrupt status bits, and 4 register to monitor (step 1102). 温度管理システム割込みマスク・レジスタは、割込みの阻止を制御する。 Thermal management system interrupt mask register controls the interrupt inhibition. 温度管理制御状態マシンは、阻止されていないいずれかの割込みが待ち状態であるか否かを判定する(ステップ1104)。 Thermal management control state machine determines whether a wait state any interrupt that is not blocked (step 1104). 待ち状態の割込みがない場合、または待ち状態の割込みがあるが阻止されている場合、動作はステップ1102に戻る。 If the absence interrupt pending, or an interrupt pending has been blocked, the operation returns to step 1102.

ステップ1104において、割込みが待ち状態で阻止されていない場合、温度管理制御状態マシンは、部分的スロットルまたはフル・スロットル状態に関わらず、一時的に抑制モードをディスエーブルする(ステップ1106)。 In step 1104, if the interrupt is not blocked by waiting state, the thermal management control state machine, irrespective of the part throttle or full throttle state, temporary suppression mode disabled (step 1106). 抑制モードをディスエーブルすることによって、PPUは一時的にフル性能で動作し、温度抑制の効果によって引き起こされる遅延を伴うことなく待ち状態の割込みを処理することができる。 By disabling suppression mode, PPU operate temporarily at full performance, it is possible to process the interrupt wait state without delay caused by the effect of temperature suppression. 再び、温度管理制御状態マシンは、全てのPPU割込みステータスおよび温度管理システム割込みマスク・レジスタを監視する(ステップ1108)。 Again, the thermal management control state machine monitors all PPU interrupt status and thermal management system interrupt mask register (step 1108). 温度管理制御状態マシンは、阻止されていない待ち状態の割込みがあるか否かを判定する(ステップ1110)。 Thermal management control state machine determines whether there is an interrupt pending not blocked (step 1110). 待ち状態の割込みがない場合、または、待ち状態の割込みがあるが阻止されている場合、動作はステップ1108に戻る。 If no interrupts pending, or, if there is an interrupt pending has been blocked, the operation returns to step 1108. ステップ1110において、割込みステータスがクリアすると、温度管理制御状態マシンはPPUを元の抑制モードに復元させ(ステップ1112)、動作はステップ1102に戻る。 In step 1110, the interrupt status is cleared, the temperature management control state machine is restored to PPU to the original suppression mode (step 1112), the operation returns to step 1102.

割込みハンドラは、割込み処理ルーチンの開始時またはルーチンの終了時に、割込みステータス・ビットをクリアする選択を有する。 The interrupt handler, at the end of the beginning or routine of the interrupt handling routine has the option to clear the interrupt status bits. 割込みハンドラは、図3のパワー・プロセッサ要素301等のパワー・プロセッサ要素、またはパワー・プロセッサ要素が実行するソフトウェアに配置することができる。 The interrupt handler may be arranged in software power processor elements such as power processor element 301 in FIG. 3 or power processor element for execution. 割込みハンドラが開始時に割込みステータス・ビットをクリアすることを選択してPPUの性能劣化を回避したい場合、割込みハンドラは、割込みステータス・ビットをクリアする前に温度抑制をディスエーブルすることができる。 If you choose to interrupt handler clears the interrupt status bit at the start you want to avoid performance degradation of PPU, the interrupt handler, it is possible to disable the temperature suppression before clearing the interrupt status bits. すなわち、割込みは制御レジスタにおいて変化を引き起こさない。 That is, the interrupt does not cause a change in the control register. 従って、抑制は引き続きイネーブルされるが、阻止されていない割込みが存在する場合、図4のTMCU402等の温度管理制御ユニットによって一時停止される。 Therefore, suppression is subsequently enabled, when an interrupt that is not blocked is present, is suspended by a temperature management control unit TMCU402 etc. FIG. 割込みハンドラが割込み処理の前に割込みステータスをリセットしなければならない場合、ハンドラは抑制をディスエーブルする(または抑制量を許容可能レベルまで低減させる)ように制御レジスタを設定し、割込みをリセットし、割込みを処理し、次いで抑制を再びイネーブルするか、または抑制量の設定を以前のレベルに戻す。 If the interrupt handler has to reset the interrupt status before the interrupt processing, the handler sets the way control register disables the suppression (reduced to or suppressed amount to acceptable levels), and resets the interrupt, processing the interrupt, then back again or enable suppressing or inhibiting amount of setting the previous level. 例示的な温度抑制ディスエーブルは、図4の温度管理制御レジスタ430等の温度管理制御レジスタを0XXにセットすることによって行うことができる。 Exemplary temperatures suppression disabled, can be carried out by setting the temperature management control registers, such as thermal management control registers 430 of FIG. 4 in 0XX. Xは重要得ない(does not care)。 X is not obtained important (does not care). 割込みルーチンの終了時に、割込みハンドラは、温度管理制御レジスタの設定をその元の値に戻す。 At the end of the interrupt routine, the interrupt handler returns the setting of the temperature management control register to its original value. 割込みハンドラが割込みルーチンの終了時に割込みステータス・ビットをクリアした場合、追加の作業は必要なく、割込みステータス・ビットがアクティブである限り温度管理制御状態マシンはPPUを抑制モードには設定しない。 If the interrupt handler clears the interrupt status bit at the end of the interrupt routine, additional work is not required, temperature management control state machine as long as the interrupt status bit is active is not set to inhibit mode the PPU.

図13は、追加の例示的な実施形態に従った、温度抑制におけるヒステリシスのための動作のフロー図である。 13, according to additional exemplary embodiment, a flow diagram of operations for hysteresis in the temperature suppression. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 温度抑制におけるヒステリシスは、抑制および抑制終了等の変化と、その変化の応答または効果との間の時間のずれである。 Hysteresis in the temperature suppression, the change of control and suppression finished like a time lag between the response or effect of the change. 例えば、スロットリング・ポイントが75℃にセットされ、スロットリング終了ポイントが72℃にセットされている場合、ヒステリシスは75℃から72℃の範囲である。 For example, it is set to throttling point 75 ° C., if throttling end point is set to 72 ° C., hysteresis is in the range of 72 ° C. from 75 ° C.. 図5は温度抑制ヒステリシスを示す。 Figure 5 shows the temperature suppression hysteresis.

図4の温度管理スロットル・ポイント・レジスタ432等の温度管理スロットル・ポイント・レジスタは、2つの温度設定値を提供する。 Thermal management throttle point register such thermal management throttle point register 432 of Figure 4 provides two temperature setpoint. すなわち、抑制温度および抑制終了温度である。 That is suppression temperature and suppression end temperature. 抑制温度は、抑制終了温度よりも高く設定しなければならない。 Suppression temperature must be set higher than the suppression end temperature. 温度差は、抑制温度と抑制終了温度との間のヒステリシス量を規定し、このため、プログラム可能なヒステリシス量を規定する。 Temperature difference defines the amount of hysteresis between the suppression temperature and suppression end temperature, Therefore, to define the programmable hysteresis amount.

例示的に、以下の考察は1つのDTSに限定する。 Illustratively, the following discussion is limited to a single DTS. ヒステリシス温度抑制の動作が開始すると、温度管理制御状態マシンは、温度管理スロットル・ポイント・レジスタにおける抑制温度および抑制終了温度をセットする(ステップ1202)。 When the operation of the hysteresis temperature suppression is started, the temperature management control state machine sets a suppressed temperature and suppression end temperature in the thermal management throttle point register (step 1202). 温度管理制御状態マシンは、DTSの温度を検知する(ステップ1204)。 Temperature management control state machine senses the temperature of the DTS (step 1204). 温度管理制御状態マシンは、DTSからの検知温度が抑制温度以上であるか否かを判定する(ステップ1206)。 Thermal management control state machine determines whether the detected temperature of the DTS is suppressed temperature or higher (step 1206). 検知温度が抑制温度以上でない場合、動作はステップ1204に戻る。 If the sensed temperature is not suppressed temperature above, the operation returns to step 1204. ステップ1206において、検知温度が抑制温度以上である場合、温度管理制御状態マシンは抑制モードを開始する(ステップ1208)。 In step 1206, if the sensed temperature is suppressed temperature or higher temperature management control state machine starts suppression mode (step 1208).

再び、温度管理制御状態マシンは、DTSの温度を検知する(ステップ1210)。 Again, the thermal management control state machine senses the temperature of the DTS (step 1210). 温度管理制御状態マシンは、DTSからの検知温度が抑制温度以上であるか否かを判定する(ステップ1212)。 Thermal management control state machine determines whether the detected temperature of the DTS is suppressed temperature or higher (step 1212). 検知温度が抑制終了温度未満である場合、動作はステップ1210に戻る。 If the sensed temperature is lower than inhibiting finishing temperature, the operation returns to step 1210. ステップ1212において、検知温度が抑制終了温度未満である場合、温度管理制御状態マシンは抑制モードをディスエーブルし(ステップ1214)、動作はステップ1204に戻る。 In step 1212, if the detected temperature is lower than suppressing end temperature, temperature management control state machine disables the suppression mode (step 1214), the operation returns to step 1204.

このため、温度が抑制温度以上に上昇すると、温度管理制御状態マシンは、温度管理制御レジスタが抑制モードを可能とするように適正に構成されていると想定して、ユニットを抑制モードに置く。 Therefore, when the temperature rises above suppressing temperature, the thermal management control state machine assumes that the temperature management control register is properly configured to allow suppression mode, place the unit in suppression mode. 温度管理制御状態マシンは、温度が抑制終了温度未満に下がるまで、ユニットを抑制モードのままとする。 Thermal management control state machine until the temperature drops below suppression end temperature, and leaves the unit of suppression mode. 抑制終了温度が抑制温度より低い場合、識別されたヒステリシスによって、スロットル・モードがディスエーブルされる前にユニットは充分に冷えることができる。 If suppression termination temperature is lower than the suppression temperature, the identified hysteresis unit can cool sufficiently before the throttle mode is disabled. ヒステリシスがないと、ユニットは極めて頻繁に抑制モードに出たり入ったりし、全体的な抑制の効率およびプロセッサの効率が下がる可能性がある。 Without hysteresis, the unit in and out very frequently suppression mode, it is possible that the efficiency of the efficiency and the processor of the overall suppression decreases.

プロセッサの抑制の例示的な方法は、命令の送出を妨害することによって達成することができる。 Exemplary methods suppression processor can be achieved by interfering with the delivery of instruction. 抑制が極めて頻繁にイネーブルおよびディスエーブルされると、プロセッサのパイプラインで極めて頻繁に情報が送られ、このため処理性能が低下する恐れがある。 When suppression is enabled and disabled very frequent, extremely frequent information in the pipeline processor is sent, the order processing performance may be lowered. プロセッサの抑制の別の例示的な方法は、クロック周波数を減速することによって達成することができる。 Another exemplary method of suppressing the processor may be achieved by slowing down the clock frequency.

図14は、追加の例示的な実施形態に従ったサーマル・スロットリング・ロジックの実施の動作のフロー図を示す。 Figure 14 shows a flow diagram of the operation of the embodiment of the thermal throttling logic in accordance with an additional exemplary embodiment. 図14は、上述の図において説明したような完全な温度管理解決策を表す。 Figure 14 represents the complete temperature control solutions as described in the preceding figures. 前述のように、CellBEチップは、図3の一般的なロジック・ユニット351によって提供される温度管理システムを含む。 As described above, Cell BE chip includes a thermal management system provided by common logic unit 351 of FIG. 図4のTMCU402等のTMCUは、多数の動的温度管理レジスタを含む。 TMCU such TMCU402 in Figure 4, includes a number of dynamic thermal management registers. 動的温度管理レジスタは、温度管理制御レジスタ、温度管理スロットル・ポイント・レジスタ、温度管理停止時間レジスタ、温度管理抑制スケール・レジスタ、および温度管理システム割込みマスク・レジスタであり、図4の温度管理制御レジスタ430(TS_CR1およびTM_CR2)、温度管理スロットル・ポイント・レジスタ432(TM_TPR)、温度管理停止時間レジスタ434(TM_STR1およびTM_STR2)、温度管理抑制スケール・レジスタ436(TM_TSR)、および温度管理システム割込みマスク・レジスタ438(TM_SIMR)等である。 Dynamic thermal management registers, thermal management control registers, thermal management throttle point register, thermal management stop time registers, thermal management throttle scale register, and a thermal management system interrupt mask register, the temperature management control in FIG. 4 register 430 (TS_CR1 and TM_CR2), thermal management throttle point register 432 (TM_TPR), thermal management stop time registers 434 (TM_STR1 and TM_STR2), thermal management throttle scale register 436 (TM_TSR), and thermal management system interrupt mask a register 438 (TM_SIMR) or the like.

温度管理スロットル・ポイント・レジスタは、DTSのためのスロットル・ポイントを設定する。 Thermal management throttle point register sets the throttle point for DTS. 温度管理スロットル・ポイント・レジスタには、2つの独立したスロットル・ポイントをセットすることができる。 The thermal management throttle point register can be set two separate throttle point. すなわち、1つはPPEのためであり、1つはSPEのためのものである。 That is, one for the PPE, one is for the SPE. また、このレジスタには、PPEまたはSPEの抑制のイネーブルおよび抑制のディスエーブルまたは停止のための温度ポイントが含まれている。 Also, this register, the temperature point for a disabled or stop enable and control of PPE or SPE suppression are included. PPEまたはSPEの実行抑制は、温度がスロットル・ポイント以上になった場合に開始する。 Run inhibition of PPE or SPE begins when the temperature is equal to or higher than the throttle point. 抑制が終了するのは、温度が、抑制をディスエーブルする温度未満に下がった場合である。 Suppression to finish is when the temperature, falls below a temperature which disables the suppression. 温度がフル・スロットルまたは停止温度に達すると、PPEまたはSPEの実行を停止する。 When the temperature reaches the full throttle or stop temperature, to stop the execution of PPE or SPE.

温度管理制御状態マシンは、温度管理停止時間レジスタおよび温度管理抑制スケール・レジスタを用いて、抑制の頻度および量を制御する。 Temperature management control state machine uses the thermal management stop time registers and thermal management throttle scale register, controls the frequency and quantity of inhibition. 温度がスロットル・ポイントに達すると、温度管理制御状態マシンは、温度管理スケール・レジスタ内の対応するスケール値によって指定されるクロック数だけ、対応するPPEまたはSPEを停止させる。 When the temperature reaches the throttle point, the thermal management control state machine, number of clocks specified by the corresponding scale value of thermal management scale register, and stops the corresponding PPE or SPE. 次いで、温度管理制御状態マシンは、対応するスケール値で乗算した温度管理停止時間レジスタ内の実行値によって指定されるクロック数だけ、PPEまたはSPEを実行することができる。 Then, the temperature management control state machine, number of clocks specified by the execution of the temperature management stop time register multiplied by the corresponding scale value, it is possible to perform the PPE or SPE. このシーケンスは、温度がディスエーブル・スロットリング未満に下がるまで継続する。 This sequence, the temperature continues to fall below the disable throttling.

温度管理制御状態マシンは、温度管理システム割込みマスク・レジスタを用いて、割込みが待ち状態の間にどの割込みがPPEの抑制をディスエーブルするかを選択する。 Temperature management control state machine uses the thermal management system interrupt mask register, which interrupts between interrupt waiting state choose to disable the suppression of PPE.

温度管理制御レジスタは、各PPEまたはSPEごとに独立して抑制モードを独立して設定する。 Temperature management control register set independently the suppression mode independently for each PPE or SPE. 以下は、各PPEまたはSPEごとに独立して設定することができる5つの異なるモードである。 The following are five different modes that can be set independently for each PPE or SPE.

動的抑制ディスエーブル(コア・ストップ安全策を含む)。 Dynamic suppression disabled (including the core stop safety measures).
正常動作(動的抑制およびコア・ストップ安全策はイネーブルされる)。 Normal operation (dynamic suppression and core stop safety measures are enabled).
PPEまたはSPEが常に抑制される(コア・ストップ安全策はイネーブルされる)。 PPE or SPE is always suppressed (core stop safety measures are enabled).
コア・ストップ安全策ディセーブル(動的抑制はイネーブル、コア・ストップ安全策はディスエーブルされる)。 Core stop safety measures disabled (dynamic suppression is enabled, the core stop safety measures is disabled).
PPEまたはSPEが常に抑制され、コア・ストップ安全策はディスエーブルされる。 PPE or SPE is always suppressed, the core stop safety measures is disabled.

サーマル・スロットリング・ロジックを実施するための動作として、温度管理制御状態マシンは、温度管理スロットル・ポイント・レジスタにおいて抑制温度および抑制終了温度をセットする(ステップ1302)。 As an operation for implementing the thermal throttling logic, thermal management control state machine sets a suppressed temperature and suppression end temperature in the thermal management throttle point register (step 1302). 温度管理制御状態マシンは、DTSの温度を検知する(ステップ1304)。 Temperature management control state machine senses the temperature of the DTS (step 1304). 温度管理制御状態マシンは、DTSからの検知温度が抑制温度以上であるか否かを判定する(ステップ1306)。 Thermal management control state machine determines whether the detected temperature of the DTS is suppressed temperature or higher (step 1306). 検知温度が抑制温度以上でない場合、動作はステップ1340に戻る。 If the sensed temperature is not suppressed temperature above, the operation returns to step 1340. 検知温度が抑制温度以上である場合、温度管理制御状態マシンは抑制モードを開始する(ステップ1308)。 If the sensed temperature is suppressed temperature or higher temperature management control state machine starts suppression mode (step 1308).

次いで、温度管理制御状態マシンは、温度管理制御レジスタにおいて示される値が示す通りに、抑制のタイプによって抑制を制御する(ステップ1310)。 Then, the temperature management control state machine, as indicated by the values ​​shown in the temperature management control register controls the suppression by the type of inhibition (step 1310). いったん抑制タイプが示されると、温度管理制御状態マシンは、温度管理停止時間レジスタにおいて示される抑制量によって抑制を制限する(ステップ1312)。 Once suppression type is shown, the thermal management control state machine limits suppressed by suppressing the amount indicated in the thermal management stop time register (step 1312). 停止時間レジスタは、プロセッサが停止される時間とプロセッサが実行することができる時間との間の比すなわち抑制率をセットする。 Stop time register sets the ratio i.e. inhibition rate between time that can be time and processor processor is stopped is executed. 最後に、温度管理制御状態マシンは、温度管理スケール・レジスタにおいて指定された値によって、停止および実行の持続時間を調整する(ステップ1314)。 Finally, the thermal management control state machine, by the specified value in thermal management scale register, adjusts the duration of the stop and execution (step 1314). この時点で、動作は同時動作すなわちステップ1316および1322に分かれる。 At this point, the operation is divided into co-operation or step 1316 and 1322. ステップ1316において、温度管理制御状態マシンはDTSの温度を検知する。 In step 1316, the thermal management control state machine detects the temperature of the DTS. 温度管理制御状態マシンは、DTSからの検知温度が抑制温度以上であるか否かを判定する(ステップ1318)。 Thermal management control state machine determines whether the detected temperature of the DTS is suppressed temperature or higher (step 1318). 検知温度が抑制終了温度以上である場合、動作はステップ1316に戻る。 If the sensed temperature is suppressed completion temperature or higher, the operation returns to step 1316. DTSが抑制終了温度未満である場合、温度管理制御状態マシンは抑制モードをディスエーブルし(ステップ1320)、動作はステップ1304に戻る。 If DTS is below suppression end temperature, temperature management control state machine disables the suppression mode (step 1320), the operation returns to step 1304.

ステップ1314に戻ると、最後の抑制制限が実施された後、温度管理制御状態マシンは同時に、待ち状態である割り込みについて全てのPPU割込みステータスを監視する(ステップ1322)。 Returning to step 1314, after the last suppression limit has been performed, the temperature management control state machine at the same time, monitors all PPU interrupt status for the interrupt is a waiting state (step 1322). 抑制が実施されている間に割込みが発生すると、この割込みが処理されるまで、温度管理制御状態マシンは一時的にいかなる抑制モードもディスエーブルする。 When an interrupt occurs while the inhibition is performed until the interrupt is processed, the temperature management control state machine also disabled temporarily any suppression mode. その後、部分的スロットルであるかフル・スロットルであるかには無関係に、抑制はイネーブルされ、動作はステップ1308に戻る。 Then, regardless of whether the full throttle is partially throttle, suppression is enabled, operation returns to step 1308. 割込みステータスの監視に関する詳細な考察は、図12に関連付けて述べた。 Detailed discussion of the monitoring of the interrupt status, said in connection with FIG. 12.

従って、CellBEチップに含まれる温度管理システムの温度割込みロジックは、CellBEチップの温度条件を管理すると共にCellBEチップおよびその構成要素を保護するための動的な手段を提供する。 Therefore, the temperature interrupt logic temperature control system included in CellBE chip provides a dynamic means for protecting CellBE chip and its components as well as managing the temperature of CellBE chip.

例示的な実施形態は、全体的にハードウェアの実施形態、全体的にソフトウェアによる実施形態、またはハードウェアおよびソフトウェア要素の双方を含む実施形態という形を取ることができる。 Exemplary embodiments may take the form of embodiment that includes both embodiments of entirely hardware embodiment by entirely software or hardware and software elements. 例示的な実施形態はソフトウェアにおいて具現化され、これはファームウェア、常駐ソフトウェア、マイクロコード等を含むがこれらには限定されない。 Exemplary embodiments are implemented in software, which is firmware, resident software, including microcode, etc. are not limited to these.

更に、例示的な実施形態は、コンピュータまたはいずれかの命令実行システムによって用いるかまたはこれと組み合わせて用いるプログラム・コードを提供するコンピュータ使用可能媒体またはコンピュータ読み取り可能媒体からアクセス可能なコンピュータ・プログラム製品の形態を取ることができる。 Furthermore, the illustrative embodiments, a computer or any instruction execution system from a computer-usable or computer readable medium providing program code for use or in combination with using the accessible computer program products it can take the form. この説明の目的のため、コンピュータ使用可能媒体またはコンピュータ読み取り可能媒体は、命令実行システム、装置、またはデバイスによって用いるかまたはこれと組み合わせて用いるプログラムを含有、ストア、伝達、伝搬、または転送することができるいずれかの有形の装置とすれば良い。 For the purposes of this description, a computer-usable or computer-readable medium, the instruction execution system, apparatus, or containing a program used or in combination with using the device, store, communicate, propagate, or be transferred It can may be set to any of the property, plant and equipment of the device.

この媒体は、電子、磁気、光学、電磁気、赤外線、または半導体システム(または装置またはデバイス)または伝搬媒体とすることができる。 The medium can be an electronic, magnetic, optical, electromagnetic, infrared, or semiconductor system (or apparatus or device) or a propagation medium. コンピュータ読み取り可能媒体の例は、半導体または固体メモリ、磁気テープ、着脱可能コンピュータ・ディスケット、ランダム・アクセス・メモリ(RAM)、リード・オンリ・メモリ(ROM)、固定磁気ディスク、および光ディスクを含む。 Examples of computer readable media include a semiconductor or solid state memory, magnetic tape, a removable computer diskette, a random access memory (RAM), read only memory (ROM), a rigid magnetic disk and an optical disk. 光ディスクの現在の例は、コンパクト・ディスク−リード・オンリ・メモリ(CD−ROM)、コンパクト・ディスク−読み取り/書き込み(CDR/W)およびDVDを含む。 Current examples of optical disks include compact disk - read only memory (CD-ROM), compact disk - including read / write (CDR / W) and DVD.

プログラム・コードのストアあるいは実行またはその両方に適したデータ処理システムは、システム・バスを介してメモリ要素に直接的または間接的に結合された少なくとも1つのプロセッサを含む。 Store or executing data processing system suitable for program code will include at least one processor coupled directly or indirectly to memory elements through a system bus. メモリ要素は、プログラム・コードの実際の実行中に用いられるローカル・メモリ、バルク・ストレージ、および、少なくとも一部のプログラム・コードの一時的なストレージを提供するキャッシュ・メモリを含んで、実行中にバルク・ストレージからコードを検索する回数を減らすことができる。 The memory elements can include local memory employed during actual execution of the program code, bulk storage, and includes a cache memory which provide temporary storage of at least some program code during execution it is possible to reduce the number to retrieve the code from the bulk storage.

システムには、直接的に、またはI/Oコントローラを介入させて、入出力すなわちI/Oデバイス(キーボード、ディスプレイ、ポインティング・デバイス等を含むがこれらには限定されない)を結合することができる。 The system, either directly or by intervening I / O controllers, input-output or I / O devices (keyboards, displays, these include a pointing device such as, but not limited to) can be coupled.

また、システムにネットワーク・アダプタを結合して、構内ネットワークまたは公衆ネットワークを介入させてデータ処理システムを他のデータ処理システムまたは遠隔プリンタまたはストレージ・デバイスに結合可能とすることも可能である。 Further, by combining the network adapter to the system, it is also possible to allow coupling the data processing system to other data processing systems or remote printers or storage devices by intervening private or public networks. 現在利用可能なタイプのネットワーク・アダプタの例として、モデム、ケーブル・モデム、およびイーサネット・カードが挙げられる。 Examples of the currently available types of network adapters, modems, cable modems, and Ethernet cards and the like.

例示的な実施形態の記載は、例示および説明の目的のために提示したものであり、網羅的であったり、本発明を開示する形態に限定したりすることは意図していない。 Description of illustrative embodiments has been presented for purposes of illustration and description, or be exhaustive, or to limit the embodiments to disclose the present invention is not intended. 当業者には、多くの変更および変形が明らかであろう。 The person skilled in the art, many modifications and variations will be apparent. 実施形態は、想定される具体的な用途に適した様々な変更を有する様々な実施形態の代わりに、例示的な実施形態の原理、実際の用途を最も適切に説明するため、および、当業者が例示的な実施形態を理解することができるように、選択し記載した。 Embodiment, instead of the various embodiments with various modifications as are suited to the particular use contemplated, the principles of the exemplary embodiments, in order to most appropriately describe the practical application, and those skilled in the art so we can understand the exemplary embodiments have been described selected.

例示的な実施形態の態様を実施することができるデータ処理システムのネットワークを表す図である。 It is a diagram illustrating a network of data processing system capable of implementing aspects of the exemplary embodiments. 例示的な実施形態の態様を実施することができるデータ処理システムのブロック図である。 It is a block diagram of a data processing system capable of implementing aspects of the exemplary embodiments. 例示的な実施形態の態様を実施することができるCellBEチップの例示的な図である。 It is an exemplary diagram of CellBE chip capable of implementing aspects of the exemplary embodiments. 例示的な実施形態に従った典型的な温度管理システムを示す。 It shows a typical temperature management system in accordance with an illustrative embodiment. 例示的な実施形態に従った、割込みおよび動的抑制を行うことができる温度および様々なポイントを示すグラフである。 According to an exemplary embodiment, it is a graph showing the temperature and various points which can perform interrupts and dynamic suppression. 例示的な実施形態に従った、最大温度を記録するための動作のフロー図である。 According to an exemplary embodiment, a flow diagram of the operation for recording the maximum temperature. 別の例示的な実施形態に従った、性能モニタリングによって温度データを追跡するための動作のフロー図である。 In accordance with another exemplary embodiment, a flow diagram of operations for tracking the temperature data by the performance monitoring. 追加の例示的な実施形態に従った、改良型の温度割込み発生のための動作のフロー図である。 In accordance with additional exemplary embodiment, a flow diagram of operations for temperature interrupt generation improved. 追加の例示的な実施形態に従った、改良型の温度割込み発生のための動作のフロー図である。 In accordance with additional exemplary embodiment, a flow diagram of operations for temperature interrupt generation improved. 追加の例示的な実施形態に従った、温度管理システムにおいて顕著な省電力モードおよび一部良好をサポートするための動作のフロー図である。 In accordance with additional exemplary embodiment, a flow diagram of the operation to support good significant power saving mode and some in a temperature management system. 追加の例示的な実施形態に従った、温度には無関係に温度認識ソフトウェア・アプリケーションのリアルタイム試験を可能とする温度抑制制御機構のための動作のフロー図である。 In accordance with additional exemplary embodiment, a flow diagram of operations for temperature suppression control mechanism that enables real-time testing of independent temperature recognition software application temperature. 追加の例示的な実施形態に従った、割込み待ち時間に対する影響を最小限に抑えた温度抑制制御を実施するための動作フロー図である。 In accordance with additional exemplary embodiment, an operational flow diagram for implementing a temperature suppression control with minimal effect on the interrupt latency. 追加の例示的な実施形態に従った、温度抑制におけるヒステリシスのための動作のフロー図である。 In accordance with additional exemplary embodiment, a flow diagram of operations for hysteresis in the temperature suppression. 追加の例示的な実施形態に従った、サーマル・スロットリング・ロジックの実施の動作フロー図である。 In accordance with additional exemplary embodiment, an operation flow chart of the implementation of a thermal throttling logic.

符号の説明 DESCRIPTION OF SYMBOLS

100 ネットワーク・データ処理システム102 ネットワーク104、106 サーバ108 ストレージ・ユニット110、112、114 クライアント200 データ処理システム202 ノース・ブリッジおよびメモリ・コントローラ・ハブ(MCH) 100 Network data processing system 102 network 104 server 108 storage unit 110, 112, 114 the client 200 data processing system 202 north bridge and memory controller hub (MCH)
204 サウス・ブリッジおよび入出力(I/O)コントローラ・ハブ(ICH) 204 south bridge and input-output (I / O) controller hub (ICH)
206 処理ユニット208 メイン・メモリ210 グラフィック・プロセッサ212 LANアダプタ216 オーディオ・アダプタ220 キーボードおよびマウス・アダプタ222 モデム223 リード・オンリ・メモリ(ROM) 206 processing unit 208 main memory 210 the graphics processor 212 LAN adapter 216 audio adapter 220 keyboard and mouse adapter 222 modem 223 read only memory (ROM)
226 ハード・ディスク・ドライブ(HDD) 226 hard disk drive (HDD)
230 CD−ROMドライブ232 ユニバーサル・シリアル・バス(USB)ポートおよび他の通信ポート234 PCI/PCIeデバイス234が238、240 バス300 CellBEチップ301 Power PC(登録商標)プロセッサ要素(PPE) 230 CD-ROM drive 232 universal serial bus (USB) ports and other communications ports 234 PCI / PCIe devices 234 238, 240 buses 300 Cell BE chip 301 Power PC (R) processor element (PPE)
302、303、304 シナジェスティック・プロセッサ要素(SPE) 302, 303, 304, Synergetic stick-processor element (SPE)
305、306、307 メモリ・フロー・コントローラ(MFC) 305, 306, 307 memory flow controller (MFC)
308 PowerPC(登録商標)プロセッサ・ユニット309 PowerPC(登録商標)ストレージ・サブシステム310、311、312 シナジェスティック・プロセッサ・ユニット(SPU) 308 PowerPC (TM) processor unit 309 PowerPC (TM) storage subsystem 310, 311, 312 Synergetic stick processor unit (SPU)
319 エレメント相互接続バス(EIB) 319 element interconnect bus (EIB)
320 メモリ・インタフェース・コントローラ(MIC) 320 memory interface controller (MIC)
323 CellBEインタフェース・ユニット(BEI) 323 CellBE interface unit (BEI)
404、406、408、410 分散型DTS 404, 406, 408, 410 distributed DTS
402 温度管理制御ユニット416 割込みロジック418 スロットリング・ロジック 402 Temperature management control unit 416 interrupt logic 418 throttling logic

Claims (20)

  1. 集積回路においてサーマル・スロットリング・ロジックを実施するためのコンピュータによって実施される方法であって、 In the integrated circuit A method implemented by a computer for implementing the thermal throttling logic,
    少なくとも1つのデジタル熱センサから検知された温度値を受信するステップであって、前記検知温度値が、前記集積回路における前記デジタル熱センサに関連した少なくとも1つのユニットの現在温度を表す、ステップと、 And receiving a sensed temperature value from at least one digital thermal sensor, the detected temperature value, representing the current temperature of at least one unit associated with said digital thermal sensor in the integrated circuit, comprising the steps,
    前記検知温度を前記現在温度としてステータス・レジスタにおいて報告するステップと、 A step of reporting the status register the detected temperature said as the current temperature,
    前記現在温度が第1の所定値を超えたことに応答して、前記集積回路における前記少なくとも1つのユニットを抑制するステップと、 In response to the current temperature exceeds a first predetermined value, and step of suppressing said at least one unit in the integrated circuit,
    を含む、方法。 Including, method.
  2. 前記受信ステップ、前記報告ステップ、および前記抑制ステップが、前記集積回路内に存在する温度管理制御状態マシンによって実行される、請求項1に記載の方法。 Said receiving step, said report step, and the suppressing step is performed by a thermal management control state machine present in the integrated circuit, the method according to claim 1.
  3. 前記第1の所定値が抑制温度のための設定値である、請求項1に記載の方法。 It said first predetermined value is a set value for the inhibition temperature The method of claim 1.
  4. 前記デジタル熱センサから新しい検知された温度を受信するステップと、 Receiving a new sensed temperature from the digital thermal sensor,
    前記新しい検知温度が第2の所定値未満であるか否かを判定するステップと、 Determining whether or not the new detected temperature is less than the second predetermined value,
    前記新しい検知温度が前記第2の所定値に合致していることに応答して、前記集積回路において抑制モードをディスエーブルするステップと、 In response to the new detection temperature meets the second predetermined value, a step of disabling the suppression mode in the integrated circuit,
    を更に含む、請求項1に記載の方法。 Further comprising the method of claim 1.
  5. 前記第2の所定値がディスエーブル抑制温度についての設定値である、請求項4に記載の方法。 The second predetermined value is a set value for the disabled suppressing temperature The method of claim 4.
  6. 前記抑制モードが、開始される抑制モードのタイプ、開始される抑制の量、および開始される前記抑制モードの持続時間を含む、請求項4に記載の方法。 The suppression mode, the type of inhibition mode is started, the amount of suppression to be started, and is started including the duration of the suppression mode, the method of claim 4.
  7. 前記抑制モードのタイプが、動的抑制ディスエーブル、正常動作、パワー・プロセッサ要素またはシナジェスティック・プロセッサ要素が常に抑制される、コア・ストップ安全策ディセーブル、または、パワー・プロセッサ要素もしくはシナジェスティック・プロセッサ要素が常に抑制されコア・ストップ安全策はディスエーブルされる、の少なくとも1つである、請求項6に記載の方法。 Type of the suppression mode, the dynamic suppression disabled, normal operation, power processor element or Synergetic stick processor element is always suppressed, the core stop safety measures disable or power processor element or Shinaje core stop safety measures stick processor element is always suppressed is disabled, at least one of the method of claim 6.
  8. 前記開始される抑制量が、前記少なくとも1つのユニットを停止する時間対前記少なくとも1つのユニットを動作させる時間の割合である、請求項6に記載の方法。 Inhibiting amount of the initiated is the percentage of time for operating the time to the stop at least one unit at least one unit, The method of claim 6.
  9. 前記開始する抑制モードの持続時間が、前記少なくとも1つのユニットが停止および動作する実際のクロック・サイクル数である、請求項6に記載の方法。 The duration of suppression mode to the start, the actual number of clock cycles the at least one unit is stopped and the operation method of claim 6.
  10. 割込みの発行を監視するステップと、 The method comprising the steps of: monitoring the issuance of interrupt,
    前記割込みを処理することができるように前記抑制するモードをディスエーブルするステップと、 A step of disabling the inhibit mode to be able to process the interrupt,
    前記割込みが処理されたことに応答して前記抑制モードをイネーブルするステップと、 A step of enabling the suppression mode in response to the interrupt has been processed,
    を更に含む、請求項1に記載の方法。 Further comprising the method of claim 1.
  11. 前記集積回路が異種マルチコア・プロセッサである、請求項1に記載の方法。 It said integrated circuit is a heterogeneous multi-core processor, the method according to claim 1.
  12. 前記デジタル熱センサが前記異種マルチコア・プロセッサのコアの1つ内に存在する、請求項11に記載の方法。 The digital thermal sensor is present within one of the core of the heterogeneous multi-core processor, the method according to claim 11.
  13. 前記デジタル熱センサが、コア内ではないが前記異種マルチコア・プロセッサ内に存在する、請求項11に記載の方法。 The digital thermal sensor, but not in the core is present in the heterogeneous multi-core processor, the method according to claim 11.
  14. データ処理システムであって、 A data processing system,
    バスと、 And a bus,
    前記バスに結合されたメモリであって、1組の命令を含む、メモリと、 A memory coupled to said bus, comprising a set of instructions, and a memory,
    前記バスに結合された集積回路であって、前記1組の命令を実行して、少なくとも1つのデジタル熱センサから検知された温度値を受信し、前記検知温度値が前記集積回路における前記デジタル熱センサに関連した少なくとも1つのユニットの現在温度を表し、更に、前記検知温度を前記現在温度としてステータス・レジスタにおいて報告し、前記現在温度が第1の所定値を超えたことに応答して前記集積回路における前記少なくとも1つのユニットを抑制する、集積回路と、 An integrated circuit coupled to the bus, and executing the set of instructions to receive the sensed temperature values ​​from at least one digital thermal sensor, the digital thermal said detected temperature value in the integrated circuit sensor represents the current temperature of at least one unit associated, further, the reports in the status register to detect temperature Examples current temperature, said integrated in response to the current temperature exceeds a first predetermined value inhibiting said at least one unit in a circuit, an integrated circuit,
    を含む、データ処理システム。 Including, data processing system.
  15. 前記集積回路が前記1組の命令を実行して、前記デジタル熱センサから新しい検知された温度を受信し、前記新しい検知温度が第2の所定値未満であるか否かを判定し、前記新しい検知温度が前記第2の所定値に合致していることに応答して、前記集積回路において抑制モードをディスエーブルする、請求項14に記載のシステム。 Said integrated circuit to execute the set of instructions, said receive new sensed temperature from a digital thermal sensor, the new detected temperature is equal to or less than the second predetermined value, said new in response to the sensed temperature meets the second predetermined value, disabling suppression mode in the integrated circuit system of claim 14.
  16. 前記第1の所定値が抑制温度のための設定値であり、前記第2の所定値がディスエーブル抑制温度についての設定値である、請求項15に記載のシステム。 The first is a set value for the predetermined value is suppressed temperature, the second predetermined value is a set value for the disabled suppressing temperature, the system according to claim 15.
  17. 前記集積回路が前記1組の命令を実行して、割込みの発行を監視し、前記割込みを処理することができるように前記抑制モードをディスエーブルし、前記割込みが処理されたことに応答して前記抑制するモードをイネーブルする、請求項14に記載のシステム。 Said integrated circuit to execute the set of instructions to monitor the issuance of the interrupt, the suppression mode to be able to process the interrupt disabling, in response to the interrupt has been processed enabling the inhibiting mode, the system according to claim 14.
  18. プロセッサであって、 And a processor,
    少なくとも1つの処理コアと、 At least one processing core,
    温度管理制御状態マシンと、 And temperature management control state machine,
    比較器と、 A comparator,
    デジタル熱センサと、 A digital thermal sensor,
    を含み、前記プロセッサが1組の命令を実行して、少なくとも1つのデジタル熱センサから検知された温度値を受信し、前記検知温度値が集積回路における前記デジタル熱センサに関連した少なくとも1つのユニットの現在温度を表し、更に、前記状態マシンを用いて前記検知温度を前記現在温度としてステータス・レジスタにおいて報告し、前記現在温度が第1の所定値を超えたことに応答して前記状態マシンを用いて前記集積回路における前記少なくとも1つのユニットを抑制する、プロセッサ。 Hints, the processor then executes a set of instructions to receive a temperature value detected from at least one digital thermal sensor, at least one unit of the detected temperature value is associated with said digital thermal sensor in an integrated circuit currently it represents the temperature, further, the above-reported in the status register the detected temperature Examples current temperature, the said state machine in response to the current that the temperature has exceeded the first predetermined value by using the state machine of inhibiting said at least one unit in the integrated circuit with the processor.
  19. 前記プロセッサが前記1組の命令を実行して、前記デジタル熱センサから新しい検知された温度を受信し、前記状態マシンを用いて前記新しい検知温度が第2の所定値未満であるか否かを判定し、前記新しい検知温度が前記第2の所定値に合致していることに応答して前記状態マシンを用いて前記集積回路において前記抑制するモードをディスエーブルする、請求項18に記載のプロセッサ。 And wherein the processor executes the set of instructions to receive a temperature which is a new detected from the digital thermal sensor, whether the new sensed temperature is less than the second predetermined value by using the state machine judgment, the inhibit mode disabled in the integrated circuit using the state machine in response to the new detection temperature meets the second predetermined value, the processor of claim 18 .
  20. 前記プロセッサが前記1組の命令を実行して、前記状態マシンを用いて割込みの発行を監視し、前記割込みを処理することができるように前記状態マシンを用いて前記抑制するモードをディスエーブルし、前記割込みが処理されたことに応答して前記状態マシンを用いて前記抑制モードをイネーブルする、請求項18に記載のプロセッサ。 It said processor by executing said set of instructions to monitor the issuance of an interrupt using the state machine, disabling the inhibit mode using the state machine to be able to process the interrupt , enabling the suppression mode using the state machine in response to the interrupt has been processed, the processor of claim 18.
JP2007160727A 2005-11-29 2007-06-18 For implementing thermal throttling logic, a computer-implemented method, data processing system, and a processor (exemplary thermal throttling logic) Active JP4884311B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/425472 2006-06-21
US11425472 US7721128B2 (en) 2005-11-29 2006-06-21 Implementation of thermal throttling logic

Publications (2)

Publication Number Publication Date
JP2008004094A true true JP2008004094A (en) 2008-01-10
JP4884311B2 JP4884311B2 (en) 2012-02-29

Family

ID=38991697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160727A Active JP4884311B2 (en) 2005-11-29 2007-06-18 For implementing thermal throttling logic, a computer-implemented method, data processing system, and a processor (exemplary thermal throttling logic)

Country Status (2)

Country Link
JP (1) JP4884311B2 (en)
CN (1) CN100517176C (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757233B2 (en) 2008-07-10 2010-07-13 International Business Machines Corporation Controlling a computer system having a processor including a plurality of cores
JP2013546070A (en) * 2010-10-29 2013-12-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Method and apparatus for thermal control of the processing node
US8645718B2 (en) 2008-08-22 2014-02-04 Fujitsu Limited Apparatus and method for sampling power consumption
JP2015164045A (en) * 2010-01-28 2015-09-10 カビウム・インコーポレーテッド Power control method and power control apparatus
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198564A (en) * 1996-12-23 1998-07-31 Motorola Inc Data processor and its operating method
JPH11161378A (en) * 1997-12-01 1999-06-18 Nec Niigata Ltd Cpu temperature control circuit
JPH11167434A (en) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd Device and method for controlling heat generation of cpu, and medium storing control method
JP2002529806A (en) * 1998-10-30 2002-09-10 インテル・コーポレーション Apparatus and method for power throttling in the microprocessor using a closed loop feedback system
WO2005119402A1 (en) * 2004-06-04 2005-12-15 Sony Computer Entertainment Inc. Processor, processor system, temperature estimation device, information processing device, and temperature estimation method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153563A (en) 1995-04-21 1997-07-02 文鲁奈克斯技术公司 Temp. management for integrated circuits
US5870267A (en) 1996-07-25 1999-02-09 Konami Co., Ltd. Semiconductor integrated circuit device with overheating protector and method of protecting semiconductor integrated circuit against overheating
EP1182538B1 (en) 2000-08-21 2010-04-07 Texas Instruments France Temperature field controlled scheduling for processing systems
KR100413761B1 (en) 2001-05-31 2003-12-31 삼성전자주식회사 Semiconductor memory device capable of controlling refresh cycle by variation of temperature and process and method thereof
US7360102B2 (en) 2004-03-29 2008-04-15 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processor manipulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198564A (en) * 1996-12-23 1998-07-31 Motorola Inc Data processor and its operating method
JPH11161378A (en) * 1997-12-01 1999-06-18 Nec Niigata Ltd Cpu temperature control circuit
JPH11167434A (en) * 1997-12-04 1999-06-22 Matsushita Electric Ind Co Ltd Device and method for controlling heat generation of cpu, and medium storing control method
JP2002529806A (en) * 1998-10-30 2002-09-10 インテル・コーポレーション Apparatus and method for power throttling in the microprocessor using a closed loop feedback system
WO2005119402A1 (en) * 2004-06-04 2005-12-15 Sony Computer Entertainment Inc. Processor, processor system, temperature estimation device, information processing device, and temperature estimation method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757233B2 (en) 2008-07-10 2010-07-13 International Business Machines Corporation Controlling a computer system having a processor including a plurality of cores
US8645718B2 (en) 2008-08-22 2014-02-04 Fujitsu Limited Apparatus and method for sampling power consumption
JP2015164045A (en) * 2010-01-28 2015-09-10 カビウム・インコーポレーテッド Power control method and power control apparatus
US9703351B2 (en) 2010-01-28 2017-07-11 Cavium, Inc. Method and apparatus for power control
JP2013546070A (en) * 2010-10-29 2013-12-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated Method and apparatus for thermal control of the processing node
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip

Also Published As

Publication number Publication date Type
CN100517176C (en) 2009-07-22 grant
JP4884311B2 (en) 2012-02-29 grant
CN101093412A (en) 2007-12-26 application

Similar Documents

Publication Publication Date Title
US20110113199A1 (en) Prefetch optimization in shared resource multi-core systems
US20080052483A1 (en) Thermal control of memory modules using proximity information
US20020143488A1 (en) Method and apparatus for optimizing thermal solutions
US7039737B1 (en) Method and apparatus for resource arbitration
US20110320860A1 (en) Managing processing associated with hardware events
US7400945B2 (en) On-die temperature monitoring in semiconductor devices to limit activity overload
US20070006048A1 (en) Method and apparatus for predicting memory failure in a memory system
US7454631B1 (en) Method and apparatus for controlling power consumption in multiprocessor chip
US20050283561A1 (en) Method, system, and apparatus to decrease CPU temperature through I/O bus throttling
US20080005383A1 (en) Computer-implemented method, apparatus, and computer program product for stalling dma operations during memory migration
US20070220495A1 (en) Method and apparatus for profiling execution of code using multiple processors
US20080244227A1 (en) Design structure for asymmetrical performance multi-processors
US20080140824A1 (en) Partial link-down status for virtual ethernet adapters
US20070002760A1 (en) Virtualization of pin functionality in a point-to-point interface
US20090276605A1 (en) Retaining an Association Between a Virtual Address Based Buffer and a User Space Application that Owns the Buffer
US20120159198A1 (en) Processor power limit management
US20100049995A1 (en) Enhanced Thermal Management for Improved Module Reliability
US20060294149A1 (en) Method and apparatus for supporting memory hotplug operations using a dedicated processor core
US20140089688A1 (en) Sharing Power Between Domains In A Processor Package
US20080071955A1 (en) Livelock Resolution Method and Apparatus
US20080162858A1 (en) Hardware-based memory initialization with software support
US20130191651A1 (en) Memory address translation-based data encryption with integrated encryption engine
US20110302450A1 (en) Fault tolerant stability critical execution checking using redundant execution pipelines
US7596430B2 (en) Selection of processor cores for optimal thermal performance
US20110320664A1 (en) Controlling a rate at which adapter interruption requests are processed

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111004

TRDD Decision of grant or rejection written
RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111206

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3