JP2008003006A - Signal generating device, testing device, and pll circuit - Google Patents

Signal generating device, testing device, and pll circuit Download PDF

Info

Publication number
JP2008003006A
JP2008003006A JP2006174374A JP2006174374A JP2008003006A JP 2008003006 A JP2008003006 A JP 2008003006A JP 2006174374 A JP2006174374 A JP 2006174374A JP 2006174374 A JP2006174374 A JP 2006174374A JP 2008003006 A JP2008003006 A JP 2008003006A
Authority
JP
Japan
Prior art keywords
amplitude
signal
voltage
unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006174374A
Other languages
Japanese (ja)
Other versions
JP4714094B2 (en
Inventor
Shusuke Sakai
秀典 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006174374A priority Critical patent/JP4714094B2/en
Publication of JP2008003006A publication Critical patent/JP2008003006A/en
Application granted granted Critical
Publication of JP4714094B2 publication Critical patent/JP4714094B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device for generating signals highly accurately controlling amplitude. <P>SOLUTION: A signal generating device for generating output signals having preset amplitude values comprises: an amplitude control part for outputting to control the amplitude of an input signal in response to a voltage value of a given control signal; an amplification part for generating the output signal by amplifying at an amplifying ratio presetting the signals output by the amplitude control part; an amplitude detection part for detecting the amplitude of the output signal; an amplitude comparison part for supplying a control signal of the voltage value corresponding to a difference between an amplitude value detected by the amplitude detection part and the preset amplitude to the amplitude control part; and a correction part for correcting the voltage value of the control signal based on the amplitude of the output signal detected by the amplitude detection part. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、信号を発生する信号発生装置、被試験デバイスを試験する試験装置、及びPLL回路に関する。特に本発明は、振幅を略一定に制御した信号を発生する信号発生装置に関する。   The present invention relates to a signal generator for generating a signal, a test apparatus for testing a device under test, and a PLL circuit. In particular, the present invention relates to a signal generator that generates a signal whose amplitude is controlled to be substantially constant.

従来、RF信号等の信号を略一定に制御して出力する回路として、ALC(Automatic Level Control)回路が知られている。ALC回路は、出力信号の振幅を検出し、検出結果をフィードバックすることにより、出力信号の振幅を略一定に制御する回路である。   2. Description of the Related Art Conventionally, an ALC (Automatic Level Control) circuit is known as a circuit that controls and outputs a signal such as an RF signal substantially constant. The ALC circuit is a circuit that controls the amplitude of the output signal to be substantially constant by detecting the amplitude of the output signal and feeding back the detection result.

図6は、従来のALC回路400の構成を示す図である。ALC回路400は、電圧可変減衰器410、アンプ420、結合回路430、検波回路440、及び比較器450を備え、高周波の入力信号の振幅を制御する。   FIG. 6 is a diagram showing a configuration of a conventional ALC circuit 400. The ALC circuit 400 includes a voltage variable attenuator 410, an amplifier 420, a coupling circuit 430, a detection circuit 440, and a comparator 450, and controls the amplitude of a high-frequency input signal.

電圧可変減衰器410は、入力信号の振幅を所定の減衰率で減衰して出力する。また、アンプ420は、電圧可変減衰器410の出力を所定の増幅率で増幅した出力信号を出力する。検波回路440は、結合回路430を介して受け取った出力信号の振幅を検出し、出力信号の振幅値に応じたレベルの直流電圧を出力する。高周波の信号の振幅を検出する場合、検波回路440としてダイオード検波回路が用いられる。   The voltage variable attenuator 410 attenuates the amplitude of the input signal with a predetermined attenuation factor and outputs the attenuated signal. The amplifier 420 outputs an output signal obtained by amplifying the output of the voltage variable attenuator 410 with a predetermined amplification factor. The detection circuit 440 detects the amplitude of the output signal received via the coupling circuit 430 and outputs a DC voltage of a level corresponding to the amplitude value of the output signal. When detecting the amplitude of the high frequency signal, a diode detection circuit is used as the detection circuit 440.

比較器450は、検波回路440が出力する直流電圧のレベルと、予め設定された参照値とを比較し、比較結果に応じて電圧可変減衰器410における減衰率を制御する。このような構成により、振幅が略一定の出力信号を生成している。関連する特許文献等は、現在認識していないので、その記載を省略する。   The comparator 450 compares the level of the DC voltage output from the detection circuit 440 with a preset reference value, and controls the attenuation rate in the voltage variable attenuator 410 according to the comparison result. With such a configuration, an output signal having a substantially constant amplitude is generated. Since related patent documents and the like are not currently recognized, the description thereof is omitted.

しかし、検波回路440としてダイオード検波回路を用いた場合、出力信号の振幅に対する、検波回路440の出力電圧のゲインは、出力信号の振幅によって異なる。一般に、ダイオード検波回路のゲインは、出力信号の振幅に対して指数関数で変化する。このため、出力信号の振幅を精度よく制御することができなかった。   However, when a diode detection circuit is used as the detection circuit 440, the gain of the output voltage of the detection circuit 440 with respect to the amplitude of the output signal varies depending on the amplitude of the output signal. In general, the gain of the diode detection circuit varies exponentially with respect to the amplitude of the output signal. For this reason, the amplitude of the output signal cannot be accurately controlled.

これに対し、検波回路440と比較器450との間に、ログアンプを設ける形態が考えられる。ログアンプのゲインは、検波回路440の出力レベルに対して対数関数で変化するので、検波回路440における指数関数の特性を相殺し、フィードバックのループ帯域を略一定にすることができる。しかし、ログアンプの特性は、温度変化によって大きく変化してしまう。このため、ログアンプを用いた場合であっても、出力信号の振幅を精度よく制御することは困難である。また、ALC回路400を、電子デバイスの試験装置に用いた場合、電子デバイスを精度よく試験することが困難である。   On the other hand, a configuration in which a log amplifier is provided between the detection circuit 440 and the comparator 450 is conceivable. Since the gain of the log amplifier changes with a logarithmic function with respect to the output level of the detection circuit 440, the characteristic of the exponential function in the detection circuit 440 can be canceled and the feedback loop band can be made substantially constant. However, the characteristics of the log amp change greatly with changes in temperature. For this reason, even when a log amplifier is used, it is difficult to accurately control the amplitude of the output signal. In addition, when the ALC circuit 400 is used in an electronic device test apparatus, it is difficult to accurately test the electronic device.

このため、本発明は上記の課題を解決する信号発生装置、試験装置、及びPLL回路を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Therefore, an object of the present invention is to provide a signal generator, a test apparatus, and a PLL circuit that solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記課題を解決するために、本発明の第1形態においては、予め設定された振幅値を有する出力信号を生成する信号発生装置であって、入力信号の振幅を、与えられる制御信号の電圧値に応じて制御して出力する振幅制御部と、振幅制御部が出力する信号を予め設定される増幅率で増幅し、出力信号を生成する増幅部と、出力信号の振幅を検出する振幅検出部と、振幅検出部が検出した振幅値と、予め設定された振幅値との差分に応じた電圧値の制御信号を振幅制御部に供給する振幅比較部と、振幅検出部が検出した出力信号の振幅に基づいて、制御信号の電圧値を補正する補正部とを備える信号発生装置を提供する。   In order to solve the above-described problem, according to a first aspect of the present invention, there is provided a signal generator for generating an output signal having a preset amplitude value, wherein the amplitude of the input signal is set to the voltage value of the given control signal. An amplitude control unit that controls and outputs the signal according to the signal, an amplification unit that amplifies a signal output from the amplitude control unit at a preset amplification factor and generates an output signal, and an amplitude detection unit that detects the amplitude of the output signal An amplitude comparison unit that supplies a control signal having a voltage value corresponding to a difference between the amplitude value detected by the amplitude detection unit and a preset amplitude value to the amplitude control unit, and an output signal detected by the amplitude detection unit Provided is a signal generation device including a correction unit that corrects a voltage value of a control signal based on an amplitude.

振幅検出部は、増幅部の出力信号の振幅毎に異なるゲインで、出力信号の振幅に応じたレベルの直流電圧を出力し、補正部は、振幅検出部におけるゲイン差を補正すべく、振幅検出部が出力する直流電圧のレベルに基づいて制御信号の電圧値を補正してよい。   The amplitude detection unit outputs a DC voltage of a level corresponding to the amplitude of the output signal with a gain that differs for each amplitude of the output signal of the amplification unit, and the correction unit detects the amplitude in order to correct the gain difference in the amplitude detection unit. The voltage value of the control signal may be corrected based on the level of the DC voltage output from the unit.

振幅検出部は、出力信号の振幅に応じて前記ゲインがほぼ指数関数で変化し、補正部は、出力信号の振幅に応じてほぼ対数関数で値が変化する補正係数で、制御信号の電圧値を補正してよい。   The amplitude detection unit is a correction coefficient whose value changes approximately exponentially according to the amplitude of the output signal, and the correction unit is a correction coefficient whose value changes approximately logarithmically according to the amplitude of the output signal. May be corrected.

振幅検出部は、出力信号を検波するダイオードを有し、補正部は、振幅比較部及び振幅制御部の接続点と、接地電位との間に設けられたトランジスタと、振幅検出部が出力する直流電圧のレベルに応じてトランジスタに与えるゲート電圧を制御し、接続点と接地電位との間のインピーダンスを制御するゲイン変換回路とを有してよい。   The amplitude detection unit has a diode for detecting the output signal, and the correction unit is a transistor provided between the connection point of the amplitude comparison unit and the amplitude control unit and the ground potential, and the direct current output from the amplitude detection unit. A gain conversion circuit for controlling a gate voltage applied to the transistor in accordance with the voltage level and controlling an impedance between the connection point and the ground potential may be provided.

ゲイン変換回路は、直流電圧のレベルを、予め定められた係数で補正したレベルのゲート電圧を出力してよい。信号発生装置は、振幅検出部における、出力信号の振幅に対するゲインの特性を測定するダイオード特性測定部と、トランジスタにおける、ゲート電圧のレベルに対するインピーダンスの特性を測定するトランジスタ特性測定部と、ゲインの特性と、インピーダンスの特性とに基づいて、ゲイン変換回路に設定すべき係数を算出し、ゲイン変換回路に設定する補正係数算出部とを更に備えてよい。   The gain conversion circuit may output a gate voltage at a level obtained by correcting the level of the DC voltage with a predetermined coefficient. The signal generator includes a diode characteristic measurement unit that measures a gain characteristic with respect to an amplitude of an output signal in an amplitude detection unit, a transistor characteristic measurement unit that measures an impedance characteristic with respect to a gate voltage level in a transistor, and a gain characteristic. And a correction coefficient calculation unit that calculates a coefficient to be set in the gain conversion circuit based on the impedance characteristics and sets the coefficient in the gain conversion circuit.

補正部は、トランジスタと接続点との間に設けられた抵抗と、抵抗と接続点との間に設けられたコンデンサとを更に有してよい。   The correction unit may further include a resistor provided between the transistor and the connection point, and a capacitor provided between the resistor and the connection point.

本発明の第2の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに予め設定された振幅値の試験信号を入力する信号発生器と、被試験デバイスが出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号発生器は、入力信号の振幅を、与えられる制御信号の電圧値に応じて制御して出力する振幅制御部と、振幅制御部が出力する信号を予め設定される増幅率で増幅し、試験信号を生成する増幅部と、試験信号の振幅を検出する振幅検出部と、振幅検出部が検出した振幅値と、予め設定された振幅値との差分に応じた電圧値の制御信号を前記振幅制御部に供給する振幅比較部と、振幅検出部が出力する試験信号の振幅に基づいて、制御信号の電圧値を補正する補正部とを有する試験装置を提供する。   In the second embodiment of the present invention, a test apparatus for testing a device under test, a signal generator for inputting a test signal having an amplitude value set in advance in the device under test, and a signal output from the device under test The signal generator includes an amplitude control unit that controls and outputs the amplitude of the input signal according to the voltage value of the given control signal, and an amplitude. Amplifying the signal output by the control unit at a preset amplification factor to generate a test signal, an amplitude detection unit for detecting the amplitude of the test signal, an amplitude value detected by the amplitude detection unit, and a preset value An amplitude comparison unit that supplies a control signal having a voltage value corresponding to the difference from the measured amplitude value to the amplitude control unit, and a voltage value of the control signal is corrected based on the amplitude of the test signal output from the amplitude detection unit. A test apparatus having a correction unit. Subjected to.

本発明の第3の形態においては、基準信号に同期した発振信号を生成するPLL回路であって、与えられる制御電圧に応じた周波数の発振信号を生成する電圧制御発振器と、発振信号を分周した分周信号を生成する分周器と、基準信号と分周信号との位相差を検出し、位相差に応じた制御電圧を出力する位相比較器と、制御電圧の所定の周波数成分を通過させるループフィルタと、設定される周波数に応じた重畳電圧を、ループフィルタが出力する制御電圧に加算し、発振信号の周波数を予め調整する周波数調整部と、重畳電圧のレベルに基づいて、ループフィルタが出力する制御電圧の電圧値を補正する補正部とを備えるPLL回路を提供する。   In a third aspect of the present invention, a PLL circuit that generates an oscillation signal synchronized with a reference signal, a voltage-controlled oscillator that generates an oscillation signal having a frequency according to a given control voltage, and a frequency division of the oscillation signal A frequency divider that generates the divided signal, a phase comparator that detects a phase difference between the reference signal and the divided signal, and outputs a control voltage according to the phase difference, and passes a predetermined frequency component of the control voltage A loop filter to be added, a superposition voltage corresponding to the set frequency to be added to a control voltage output from the loop filter, a frequency adjustment unit for preliminarily adjusting the frequency of the oscillation signal, and a loop filter based on the level of the superposition voltage A PLL circuit is provided that includes a correction unit that corrects the voltage value of the control voltage output from the control circuit.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.

図1は、本発明の実施形態に係る信号発生装置100の構成の一例を示す図である。信号発生装置100は、予め設定された振幅値を有する出力信号を生成する回路であって、振幅制御部10、増幅部20、振幅検出部30、振幅比較部40、DAC50、及び補正部60を備える。   FIG. 1 is a diagram illustrating an example of a configuration of a signal generation device 100 according to an embodiment of the present invention. The signal generator 100 is a circuit that generates an output signal having a preset amplitude value, and includes an amplitude control unit 10, an amplification unit 20, an amplitude detection unit 30, an amplitude comparison unit 40, a DAC 50, and a correction unit 60. Prepare.

振幅制御部10は、入力信号を受け取り、入力信号の振幅を制御する。例えば入力信号は、RF信号等の高周波の信号である。また、振幅制御部10は、与えられる制御信号の電圧値に応じて、入力信号の振幅を制御する。振幅制御部10は、入力信号の振幅を所定の減衰率で減衰させる可変電圧減衰器(Voltage controlled Variable Attenuator)であってよい。この場合、振幅制御部10は、例えば入力信号を伝送する経路のインピーダンスを、制御信号の電圧値に応じて制御することにより、入力信号を減衰させてよい。増幅部20は、振幅制御部10が出力する信号を予め設定される増幅率で増幅し、出力信号を生成する。   The amplitude control unit 10 receives an input signal and controls the amplitude of the input signal. For example, the input signal is a high-frequency signal such as an RF signal. Further, the amplitude control unit 10 controls the amplitude of the input signal according to the voltage value of the given control signal. The amplitude controller 10 may be a variable voltage attenuator that attenuates the amplitude of the input signal at a predetermined attenuation rate. In this case, the amplitude control unit 10 may attenuate the input signal, for example, by controlling the impedance of the path for transmitting the input signal according to the voltage value of the control signal. The amplification unit 20 amplifies the signal output from the amplitude control unit 10 with a preset amplification factor, and generates an output signal.

振幅検出部30は、増幅部20が出力する出力信号の振幅を検出する。本例における振幅検出部30は、結合部32及び検波部34を有する。結合部32は、増幅部20の出力端と、信号発生装置100の出力端との間で出力信号を伝送する伝送経路と結合し、当該出力信号に応じた信号を検波部34に供給する。結合部32は、例えば誘導性結合により、当該伝送経路と結合してよい。   The amplitude detection unit 30 detects the amplitude of the output signal output from the amplification unit 20. The amplitude detection unit 30 in this example includes a coupling unit 32 and a detection unit 34. The coupling unit 32 is coupled to a transmission path that transmits an output signal between the output end of the amplification unit 20 and the output end of the signal generation device 100, and supplies a signal corresponding to the output signal to the detection unit 34. The coupling unit 32 may be coupled to the transmission path by, for example, inductive coupling.

検波部34は、出力信号に応じて与えられる信号を検波する。つまり、検波部34は、与えられる信号の振幅に応じたレベルの直流電圧を出力する。本例における検波部34は、与えられる信号を整流することにより、当該信号の振幅に応じたレベルの直流電圧を出力するダイオードを有するダイオード検波回路である。   The detector 34 detects a signal given according to the output signal. That is, the detection unit 34 outputs a DC voltage having a level corresponding to the amplitude of a given signal. The detection unit 34 in this example is a diode detection circuit having a diode that rectifies a given signal and outputs a DC voltage having a level corresponding to the amplitude of the signal.

振幅比較部40は、振幅検出部30が検出した振幅値と、予め設定された振幅値との差分に応じた電圧値の制御信号を、振幅制御部10に供給する。本例において、振幅検出部30が出力する直流電圧のレベルが、振幅検出部30が検出した振幅値として与えられ、DAC50が出力する直流電圧のレベルが、予め設定された振幅値として与えられる。DAC50は、出力信号が有するべき振幅を規定したデジタルデータが与えられ、当該デジタルデータに応じた直流電圧を出力する。   The amplitude comparison unit 40 supplies a control signal having a voltage value corresponding to a difference between the amplitude value detected by the amplitude detection unit 30 and a preset amplitude value to the amplitude control unit 10. In this example, the level of the DC voltage output by the amplitude detector 30 is given as the amplitude value detected by the amplitude detector 30, and the level of the DC voltage output by the DAC 50 is given as a preset amplitude value. The DAC 50 is supplied with digital data that defines the amplitude that the output signal should have, and outputs a DC voltage corresponding to the digital data.

本例における振幅比較部40は、差動回路42、抵抗44、及びコンデンサ46を有する。差動回路42は、振幅検出部30が出力する直流電圧と、DAC50が出力する直流電圧とが入力され、これらの直流電圧の差分に応じたレベルの制御電圧を出力する。また抵抗44は、差動回路42の出力端と、振幅制御部10の制御信号入力端との間に設けられ、コンデンサ46は、差動回路42の入力端と出力端との間に設けられる。   The amplitude comparison unit 40 in this example includes a differential circuit 42, a resistor 44, and a capacitor 46. The differential circuit 42 receives the DC voltage output from the amplitude detector 30 and the DC voltage output from the DAC 50, and outputs a control voltage at a level corresponding to the difference between these DC voltages. The resistor 44 is provided between the output terminal of the differential circuit 42 and the control signal input terminal of the amplitude control unit 10, and the capacitor 46 is provided between the input terminal and the output terminal of the differential circuit 42. .

補正部60は、振幅検出部30が検出した出力信号の振幅に基づいて、制御信号の電圧値を補正する。振幅検出部30は、増幅部20の出力信号の振幅毎に異なるゲインで、出力信号の振幅に応じたレベルの直流電圧を出力する。これに対し補正部60は、振幅検出部30におけるゲイン差を補正すべく、振幅検出部30が出力する直流電圧のレベルに基づいて、制御信号の電圧値を補正する。   The correction unit 60 corrects the voltage value of the control signal based on the amplitude of the output signal detected by the amplitude detection unit 30. The amplitude detection unit 30 outputs a DC voltage having a level corresponding to the amplitude of the output signal with a gain that differs for each amplitude of the output signal of the amplification unit 20. On the other hand, the correction unit 60 corrects the voltage value of the control signal based on the level of the DC voltage output from the amplitude detection unit 30 in order to correct the gain difference in the amplitude detection unit 30.

本例において検波部34はダイオード検波回路であるので、検波部34のゲインは出力信号の振幅に応じてほぼ指数関数で変化する。これに対し、補正部60は、出力信号の振幅に応じてほぼ対数関数で値が変化する補正係数で、制御信号の電圧値を補正する。本例における補正部60は、コンデンサ62、抵抗64、トランジスタ66、及びゲイン変換回路68を有する。ここで、出力信号の振幅とは、結合部32が検波部34に入力する信号の振幅であってよく、また増幅部20が出力する信号の振幅であってもよい。   In this example, since the detection unit 34 is a diode detection circuit, the gain of the detection unit 34 changes substantially in an exponential function according to the amplitude of the output signal. On the other hand, the correction unit 60 corrects the voltage value of the control signal with a correction coefficient whose value changes approximately in a logarithmic function according to the amplitude of the output signal. The correction unit 60 in this example includes a capacitor 62, a resistor 64, a transistor 66, and a gain conversion circuit 68. Here, the amplitude of the output signal may be the amplitude of the signal input from the coupling unit 32 to the detection unit 34, or may be the amplitude of the signal output from the amplification unit 20.

コンデンサ62は、振幅比較部40の出力端子及び振幅制御部10の制御信号入力端子の接続点と、接地電位との間に設けられる。また抵抗64は、コンデンサ62と接地電位との間に直列に設けられ、トランジスタ66は、抵抗64と接地電位との間に直列に設けられる。例えば抵抗44、コンデンサ62、抵抗64、及びトランジスタ66は、ラグリードフィルタを構成してよい。   The capacitor 62 is provided between the connection point between the output terminal of the amplitude comparison unit 40 and the control signal input terminal of the amplitude control unit 10 and the ground potential. The resistor 64 is provided in series between the capacitor 62 and the ground potential, and the transistor 66 is provided in series between the resistor 64 and the ground potential. For example, the resistor 44, the capacitor 62, the resistor 64, and the transistor 66 may constitute a lag lead filter.

ゲイン変換回路68は、振幅検出部30が出力する直流電圧のレベルに応じて、トランジスタ66に与えるゲート電圧を制御し、上述した接続点と接地電位との間のインピーダンスを制御する。例えばゲイン変換回路68は、オペアンプであって、振幅検出部30が出力する直流電圧のレベルを予め定められた増幅率で増幅し、トランジスタ66のゲート端子に入力する。トランジスタ66のインピーダンスは、与えられるゲート電圧に応じてほぼ対数関数で値が変化する。このため、振幅検出部30におけるゲインの特性を相殺することができ、フィードバックのループゲインを、出力信号のレベルによらず略一定とすることができる。ループゲインを略一定とすることにより、フィードバックのループ帯域を、出力信号のレベルによらず略一定とすることができる。   The gain conversion circuit 68 controls the gate voltage applied to the transistor 66 according to the level of the DC voltage output from the amplitude detector 30, and controls the impedance between the connection point and the ground potential. For example, the gain conversion circuit 68 is an operational amplifier, which amplifies the level of the DC voltage output from the amplitude detector 30 with a predetermined amplification factor and inputs it to the gate terminal of the transistor 66. The value of the impedance of the transistor 66 changes approximately in a logarithmic function according to a given gate voltage. Therefore, the gain characteristic in the amplitude detector 30 can be canceled out, and the feedback loop gain can be made substantially constant regardless of the level of the output signal. By making the loop gain substantially constant, the feedback loop band can be made substantially constant regardless of the level of the output signal.

図2は、出力信号のレベルに対する、振幅検出部30のゲイン特性、トランジスタ66のインピーダンス特性、及びフィードバックのループ帯域特性の一例を示す図である。図2(a)は、振幅検出部30のゲイン特性の一例を示し、図2(b)は、トランジスタ66のインピーダンス特性の一例を示し、図2(c)は、ループ帯域特性の一例を示す。   FIG. 2 is a diagram illustrating an example of the gain characteristic of the amplitude detector 30, the impedance characteristic of the transistor 66, and the loop band characteristic of feedback with respect to the level of the output signal. 2A shows an example of the gain characteristic of the amplitude detector 30, FIG. 2B shows an example of the impedance characteristic of the transistor 66, and FIG. 2C shows an example of the loop band characteristic. .

上述したように、振幅検出部30はダイオードを用いて出力信号を検波するので、振幅検出部30のゲイン特性は図2(a)に示すように、出力信号の電圧に応じてほぼ指数関数で変化する。   As described above, since the amplitude detection unit 30 detects the output signal using a diode, the gain characteristic of the amplitude detection unit 30 is substantially an exponential function according to the voltage of the output signal as shown in FIG. Change.

これに対し、トランジスタ66を等価抵抗とみなした場合のインピーダンスは、与えられるゲート電圧に応じてほぼ対数関数で変化する。トランジスタ66は、例えばJFETであってよい。ゲイン変換回路68が出力するゲート電圧は、出力信号のレベルに応じて変化するので、トランジスタ66のインピーダンスは、図2(b)に示すように、出力信号のレベルに応じてほぼ対数関数で変化する。   On the other hand, when the transistor 66 is regarded as an equivalent resistance, the impedance changes approximately in a logarithmic function according to a given gate voltage. The transistor 66 may be a JFET, for example. Since the gate voltage output from the gain conversion circuit 68 changes according to the level of the output signal, the impedance of the transistor 66 changes approximately in a logarithmic function according to the level of the output signal, as shown in FIG. To do.

トランジスタ66のインピーダンスに応じて制御電圧が減衰されるので、ラグリードフィルタのゼロ点が変化する。このため、フィードバックのループゲインは、出力信号のレベルによらず略一定となり、フィードバックのループ帯域は、図2(c)に示すように略一定となる。   Since the control voltage is attenuated according to the impedance of the transistor 66, the zero point of the lag lead filter changes. For this reason, the feedback loop gain is substantially constant regardless of the level of the output signal, and the feedback loop band is substantially constant as shown in FIG.

但し、振幅検出部30のゲイン特性と、トランジスタ66のインピーダンス特性とにより、振幅検出部30のゲイン特性が必ずしも完全に相殺されるとは限らない。ゲイン変換回路68は、所定の範囲の出力信号のレベルに対するループゲインが最も均一となるように、ゲート電圧のレベルを調整してよい。例えばゲイン変換回路68は、入力される直流電圧のレベルに対して所定の演算を行って、ゲート電圧のレベルを調整してもよい。またゲイン変換回路68は、入力される直流電圧のレベル毎に、同一の係数を用いて当該演算を行ってよく、異なる係数を用いて当該演算を行ってもよい。また、ゲイン変換回路68は、入力される直流電圧のレベルを所定の増幅率で増幅して調整してよく、直流電圧のレベルに所定のオフセット値を加減算してもよい。ゲイン変換回路68は、当該増幅率及び/又はオフセット値を、直流電圧のレベル毎に変更してもよい。   However, the gain characteristic of the amplitude detection unit 30 is not necessarily completely canceled out by the gain characteristic of the amplitude detection unit 30 and the impedance characteristic of the transistor 66. The gain conversion circuit 68 may adjust the level of the gate voltage so that the loop gain with respect to the level of the output signal within a predetermined range is the most uniform. For example, the gain conversion circuit 68 may adjust the gate voltage level by performing a predetermined calculation on the level of the input DC voltage. The gain conversion circuit 68 may perform the calculation using the same coefficient for each level of the input DC voltage, or may perform the calculation using a different coefficient. The gain conversion circuit 68 may amplify and adjust the level of the input DC voltage with a predetermined amplification factor, and may add or subtract a predetermined offset value to or from the DC voltage level. The gain conversion circuit 68 may change the amplification factor and / or the offset value for each DC voltage level.

信号発生装置100は、ゲイン変換回路68における演算に用いるべき係数を、振幅検出部30のゲイン特性及びトランジスタ66のインピーダンス特性に基づいて算出し、ゲイン変換回路68に設定する手段を更に備えてよい。   The signal generator 100 may further include means for calculating a coefficient to be used for the calculation in the gain conversion circuit 68 based on the gain characteristic of the amplitude detector 30 and the impedance characteristic of the transistor 66 and setting the coefficient in the gain conversion circuit 68. .

図3は、信号発生装置100の構成の他の例を示す図である。本例における信号発生装置100は、図1に関連して説明した信号発生装置100の構成に加え、ダイオード特性測定部70、トランジスタ特性測定部80、及び補正係数算出部90を更に備える。他の構成要素については、図1において同一の符号を付した構成要素と同一であってよい。   FIG. 3 is a diagram illustrating another example of the configuration of the signal generation device 100. The signal generating apparatus 100 in this example further includes a diode characteristic measuring unit 70, a transistor characteristic measuring unit 80, and a correction coefficient calculating unit 90 in addition to the configuration of the signal generating apparatus 100 described with reference to FIG. Other constituent elements may be the same as those given the same reference numerals in FIG.

ダイオード特性測定部70は、振幅検出部30における、出力信号の振幅に対するゲインの特性を測定する。例えばダイオード特性測定部70は、振幅検出部30に、振幅を順次変化させた測定信号を入力し、それぞれの測定信号に対して振幅検出部30が出力する直流電圧のレベルを測定することにより、当該ゲイン特性を測定してよい。   The diode characteristic measurement unit 70 measures the gain characteristic with respect to the amplitude of the output signal in the amplitude detection unit 30. For example, the diode characteristic measurement unit 70 inputs the measurement signals whose amplitudes are sequentially changed to the amplitude detection unit 30, and measures the level of the DC voltage output from the amplitude detection unit 30 for each measurement signal. The gain characteristic may be measured.

トランジスタ特性測定部80は、トランジスタ66における、ゲート電圧のレベルに対するインピーダンスの特性を測定する。例えばトランジスタ特性測定部80は、トランジスタ66に、レベルを順次変化させたゲート電圧を入力し、それぞれのゲート電圧に対するトランジスタ66のインピーダンスを測定することにより、当該インピーダンス特性を測定してよい。例えばトランジスタ特性測定部80は、抵抗64の両端の電圧を検出することによりトランジスタ66に流れる電流値を測定し、トランジスタ66のソースエミッタ間電圧を測定することによりトランジスタ66のインピーダンスを算出してよい。   The transistor characteristic measurement unit 80 measures the characteristic of impedance with respect to the level of the gate voltage in the transistor 66. For example, the transistor characteristic measuring unit 80 may measure the impedance characteristic by inputting the gate voltage whose level is sequentially changed to the transistor 66 and measuring the impedance of the transistor 66 with respect to each gate voltage. For example, the transistor characteristic measurement unit 80 may measure the value of the current flowing through the transistor 66 by detecting the voltage across the resistor 64 and calculate the impedance of the transistor 66 by measuring the voltage between the source and emitter of the transistor 66. .

補正係数算出部90は、振幅検出部30のゲイン特性と、トランジスタ66のインピーダンス特性とに基づいて、フィードバックのループゲインが略一定となるように、ゲイン変換回路68に設定すべき係数を算出する。   Based on the gain characteristic of the amplitude detector 30 and the impedance characteristic of the transistor 66, the correction coefficient calculator 90 calculates a coefficient to be set in the gain conversion circuit 68 so that the loop gain of the feedback becomes substantially constant. .

またトランジスタ特性測定部80は、振幅検出部30に、振幅を順次変化させた測定信号を入力し、それぞれの測定信号に対してトランジスタ66のインピーダンスを測定することにより、トランジスタ66のインピーダンス特性を測定してもよい。この場合、振幅検出部30のゲイン特性と、トランジスタ66のインピーダンス特性とが、共に測定信号の振幅に対して測定できるので、ゲイン変換回路68に設定すべき係数を容易に求めることができる。   In addition, the transistor characteristic measurement unit 80 measures the impedance characteristic of the transistor 66 by inputting the measurement signal whose amplitude is sequentially changed to the amplitude detection unit 30 and measuring the impedance of the transistor 66 with respect to each measurement signal. May be. In this case, since both the gain characteristic of the amplitude detector 30 and the impedance characteristic of the transistor 66 can be measured with respect to the amplitude of the measurement signal, the coefficient to be set in the gain conversion circuit 68 can be easily obtained.

また、補正係数算出部90は、振幅検出部30に、振幅を順次変化させた測定信号を入力し、それぞれの測定信号に対して振幅制御部10に入力される制御信号を測定し、測定信号の振幅に対する制御信号のゲインが略均一となるように、ゲイン変換回路68に設定すべき係数を算出してもよい。   Further, the correction coefficient calculation unit 90 inputs measurement signals whose amplitudes are sequentially changed to the amplitude detection unit 30, measures the control signals input to the amplitude control unit 10 for the respective measurement signals, and measures the measurement signals. The coefficient to be set in the gain conversion circuit 68 may be calculated so that the gain of the control signal with respect to the amplitude of the gain becomes substantially uniform.

補正係数算出部90は、測定信号のそれぞれの振幅に対して同一の係数を算出してよい。この場合、補正係数算出部90は、測定信号のそれぞれの振幅毎の制御信号のゲインの分散が最小となるように、ゲイン変換回路68に設定すべき係数を算出してよい。また、補正係数算出部90は、測定信号のそれぞれの振幅毎に、当該係数を算出してもよい。この場合、補正係数算出部90は、測定信号のそれぞれの振幅毎の制御信号のゲインが、略同一となるように、測定信号のそれぞれの振幅に対する係数を算出してよい。   The correction coefficient calculation unit 90 may calculate the same coefficient for each amplitude of the measurement signal. In this case, the correction coefficient calculation unit 90 may calculate a coefficient to be set in the gain conversion circuit 68 so that the variance of the gain of the control signal for each amplitude of the measurement signal is minimized. Further, the correction coefficient calculation unit 90 may calculate the coefficient for each amplitude of the measurement signal. In this case, the correction coefficient calculation unit 90 may calculate a coefficient for each amplitude of the measurement signal so that the gain of the control signal for each amplitude of the measurement signal is substantially the same.

図4は、本発明の実施形態に係る試験装置200の構成の一例を示す図である。試験装置200は、半導体回路等の被試験デバイス500を試験する装置であって、パターン発生器210、波形成形器220、信号発生装置100、タイミング発生器230、比較器240、及び判定器250を備える。   FIG. 4 is a diagram illustrating an example of the configuration of the test apparatus 200 according to the embodiment of the present invention. The test apparatus 200 is an apparatus for testing a device under test 500 such as a semiconductor circuit, and includes a pattern generator 210, a waveform shaper 220, a signal generator 100, a timing generator 230, a comparator 240, and a determiner 250. Prepare.

パターン発生器210は、被試験デバイス500を試験すべき試験パターンを生成する。例えばパターン発生器210は、被試験デバイス500に入力すべき試験信号の論理パターンを含む試験パターンを生成する。   The pattern generator 210 generates a test pattern for testing the device under test 500. For example, the pattern generator 210 generates a test pattern including a logical pattern of a test signal to be input to the device under test 500.

波形成形器220は、試験パターンに基づいて、被試験デバイス500に入力する試験信号を生成する。例えば波形成形器220は、与えられるタイミング信号の周期に応じて、論理パターンに応じた電圧値を示す試験信号を生成する。   The waveform shaper 220 generates a test signal to be input to the device under test 500 based on the test pattern. For example, the waveform shaper 220 generates a test signal indicating a voltage value corresponding to the logical pattern according to the period of the given timing signal.

タイミング発生器230は、タイミング信号を生成する。例えばタイミング発生器230は、試験信号のデータレートを規定するタイミング信号を生成し、波形成形器220に供給する。   The timing generator 230 generates a timing signal. For example, the timing generator 230 generates a timing signal that defines the data rate of the test signal and supplies the timing signal to the waveform shaper 220.

信号発生装置100は、波形成形器220が出力する試験信号を受け取り、当該試験信号の振幅を予め設定された振幅値に調整し、被試験デバイス500に入力する。信号発生装置100は、図1から図3に関連して説明した信号発生装置100と同一の機能及び構成を有する。   The signal generator 100 receives the test signal output from the waveform shaper 220, adjusts the amplitude of the test signal to a preset amplitude value, and inputs the test signal to the device under test 500. The signal generator 100 has the same function and configuration as the signal generator 100 described with reference to FIGS.

比較器240は、被試験デバイス500が試験信号に応じて出力する出力信号を受け取る。また比較器240は、当該出力信号のレベルと、予め設定される閾値とを比較することにより得られる出力信号の論理パターンを出力する。   The comparator 240 receives an output signal that the device under test 500 outputs in response to the test signal. The comparator 240 outputs a logic pattern of the output signal obtained by comparing the level of the output signal with a preset threshold value.

判定器250は、比較器240が出力する論理パターンと、所定の期待値パターンとを比較することにより、被試験デバイス500の良否を判定する。例えば当該期待値パターンは、パターン発生器210が生成してよい。   The determiner 250 determines the pass / fail of the device under test 500 by comparing the logic pattern output from the comparator 240 with a predetermined expected value pattern. For example, the pattern generator 210 may generate the expected value pattern.

係る構成により、被試験デバイス500の試験を行うことができる。また、信号発生装置100により、試験信号の振幅を精度よく制御することができるので、被試験デバイス500の試験を精度よく行うことができる。   With this configuration, the device under test 500 can be tested. Further, since the signal generator 100 can control the amplitude of the test signal with high accuracy, the device under test 500 can be tested with high accuracy.

図5は、本発明の実施形態に係るPLL回路300の構成の一例を示す図である。PLL回路300は、与えられる基準信号に同期した発振信号を生成する回路であって、位相比較器310、ループフィルタ320、DAC360、加算器340、電圧制御発振器350、及び分周器370を備える。   FIG. 5 is a diagram showing an example of the configuration of the PLL circuit 300 according to the embodiment of the present invention. The PLL circuit 300 is a circuit that generates an oscillation signal synchronized with a given reference signal, and includes a phase comparator 310, a loop filter 320, a DAC 360, an adder 340, a voltage control oscillator 350, and a frequency divider 370.

電圧制御発振器350は、与えられる制御電圧に応じて周波数の発振信号を生成する。分周器370は、発振信号を所定の分周比で分周した分周信号を生成し、位相比較器310に入力する。   The voltage controlled oscillator 350 generates an oscillation signal having a frequency according to a given control voltage. The frequency divider 370 generates a frequency-divided signal obtained by dividing the oscillation signal by a predetermined frequency dividing ratio, and inputs the frequency-divided signal to the phase comparator 310.

位相比較器310は、基準信号と分周信号との位相差を検出し、位相差に応じた制御電圧を出力する。ループフィルタ320は、位相比較器310が出力する制御電圧の所定の周波数成分を通過させ、電圧制御発振器350に供給する。このような構成により、基準信号に同期した発振信号を生成することができる。   The phase comparator 310 detects a phase difference between the reference signal and the divided signal and outputs a control voltage corresponding to the phase difference. The loop filter 320 passes a predetermined frequency component of the control voltage output from the phase comparator 310 and supplies it to the voltage controlled oscillator 350. With such a configuration, an oscillation signal synchronized with the reference signal can be generated.

また、DAC360は、発振信号の発振周波数に応じたデジタルデータが与えられ、当該デジタルデータをアナログ電圧に変換して出力する。加算部340は、電圧制御発振器350に入力される制御電圧に、当該アナログ電圧を重畳する。このような構成により、DAC360及び加算部340は、発振信号の周波数を予め調整(プリチューン)する周波数調整部として機能する。   The DAC 360 receives digital data corresponding to the oscillation frequency of the oscillation signal, converts the digital data into an analog voltage, and outputs the analog voltage. The adder 340 superimposes the analog voltage on the control voltage input to the voltage controlled oscillator 350. With such a configuration, the DAC 360 and the addition unit 340 function as a frequency adjustment unit that preliminarily adjusts (pretunes) the frequency of the oscillation signal.

しかし、電圧制御発振器350における、制御電圧の変化に対する周波数の変化は、必ずしも線形に変化しない。特に、DAC360が出力するアナログ電圧は、制御電圧のオフセット電圧となるので、当該アナログ電圧のレベルによって、位相比較器310が出力する制御電圧のレベルに対する、電圧制御発振器350の周波数の変動のゲインが大きく変動する場合がある。   However, the change in frequency with respect to the change in control voltage in the voltage controlled oscillator 350 does not necessarily change linearly. In particular, since the analog voltage output from the DAC 360 is an offset voltage of the control voltage, the gain of fluctuation in the frequency of the voltage controlled oscillator 350 with respect to the level of the control voltage output from the phase comparator 310 depends on the level of the analog voltage. May vary greatly.

このため、本例におけるループフィルタ320は、DAC360が出力するアナログ電圧のレベルに基づいてループフィルタ320を通過する制御電圧の電圧値を補正し、電圧制御発振器350のゲインの変動を補償する。ループフィルタ320は、抵抗322、326、330、オペアンプ328、コンデンサ324、及び補正部60を有する。   For this reason, the loop filter 320 in this example corrects the voltage value of the control voltage passing through the loop filter 320 based on the level of the analog voltage output from the DAC 360, and compensates for the fluctuation in the gain of the voltage controlled oscillator 350. The loop filter 320 includes resistors 322, 326, 330, an operational amplifier 328, a capacitor 324, and a correction unit 60.

抵抗322は、位相比較器310の出力端と、オペアンプ328の負入力端子との間に接続される。コンデンサ324及び抵抗326は、オペアンプ328の負入力端子と出力端子との間に直列に設けられる。抵抗330は、オペアンプ328の出力端子と加算部340との間に設けられる。このような構成により、位相比較器310が出力する制御電圧を積分する。   The resistor 322 is connected between the output terminal of the phase comparator 310 and the negative input terminal of the operational amplifier 328. The capacitor 324 and the resistor 326 are provided in series between the negative input terminal and the output terminal of the operational amplifier 328. The resistor 330 is provided between the output terminal of the operational amplifier 328 and the adder 340. With such a configuration, the control voltage output from the phase comparator 310 is integrated.

補正部60は、オペアンプ328が出力する信号の所定の周波数成分を除去するフィルタとしても機能してよい。本例における補正部60は、コンデンサ62、抵抗64、トランジスタ66、及びゲイン変換回路68を有する。コンデンサ62は、オペアンプ328の出力端子と接地電位との間に設けられる。抵抗64は、コンデンサ62と接地電位との間に設けられ、トランジスタ66は、抵抗64と接地電位との間に設けられる。このような構成により、コンデンサ62、抵抗330、抵抗64、及びトランジスタ66は、ラグリードフィルタとして機能する。   The correction unit 60 may function as a filter that removes a predetermined frequency component of the signal output from the operational amplifier 328. The correction unit 60 in this example includes a capacitor 62, a resistor 64, a transistor 66, and a gain conversion circuit 68. The capacitor 62 is provided between the output terminal of the operational amplifier 328 and the ground potential. The resistor 64 is provided between the capacitor 62 and the ground potential, and the transistor 66 is provided between the resistor 64 and the ground potential. With such a configuration, the capacitor 62, the resistor 330, the resistor 64, and the transistor 66 function as a lag lead filter.

ゲイン変換回路68は、DAC360が出力するアナログ電圧に応じたゲート電圧を、トランジスタ66に供給する。このような構成により、DAC360が出力するアナログ電圧による、電圧制御発振器350におけるゲインの差を補償して、PLL回路300のループ帯域を一定にすることができる。   The gain conversion circuit 68 supplies a gate voltage corresponding to the analog voltage output from the DAC 360 to the transistor 66. With such a configuration, the gain difference in the voltage controlled oscillator 350 due to the analog voltage output from the DAC 360 can be compensated, and the loop band of the PLL circuit 300 can be made constant.

図1から図3において説明したゲイン変換回路68は、振幅検出部30の特性とトランジスタ66の特性とに基づく係数を用いてゲート電圧を生成したが、本例におけるゲイン変換回路68は、電圧制御発振器350の特性とトランジスタ66の特性とに基づく係数を用いてゲート電圧を生成してよい。本例においては、図2及び図3において説明した構成及び方法と同様の構成及び方法により、ゲイン変換回路68に設定すべき係数を算出してよい。   The gain conversion circuit 68 described with reference to FIGS. 1 to 3 generates a gate voltage using a coefficient based on the characteristics of the amplitude detection unit 30 and the characteristics of the transistor 66. However, the gain conversion circuit 68 in this example uses voltage control. The gate voltage may be generated using a coefficient based on the characteristics of the oscillator 350 and the characteristics of the transistor 66. In this example, the coefficient to be set in the gain conversion circuit 68 may be calculated by the same configuration and method as those described in FIGS.

本例におけるPLL回路300によれば、電圧制御発振器350におけるゲインのばらつきを低減することができ、高精度の発振信号を生成することができる。   According to the PLL circuit 300 in this example, gain variation in the voltage controlled oscillator 350 can be reduced, and a highly accurate oscillation signal can be generated.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

以上から明らかなように、本発明によれば、振幅を高精度に制御した信号を生成することができる。また高精度の発振信号を生成することができる。また被試験デバイスを精度よく試験することができる。   As can be seen from the above, according to the present invention, a signal whose amplitude is controlled with high accuracy can be generated. In addition, a highly accurate oscillation signal can be generated. In addition, the device under test can be tested with high accuracy.

本発明の実施形態に係る信号発生装置100の構成の一例を示す図である。It is a figure which shows an example of a structure of the signal generator 100 which concerns on embodiment of this invention. 出力信号のレベルに対する、振幅検出部30のゲイン特性、トランジスタ66のインピーダンス特性、及びフィードバックのループ帯域特性の一例を示す図である。図2(a)は、振幅検出部30のゲイン特性の一例を示し、図2(b)は、トランジスタ66のインピーダンス特性の一例を示し、図2(c)は、ループ帯域特性の一例を示す。It is a figure which shows an example of the gain characteristic of the amplitude detection part 30, the impedance characteristic of the transistor 66, and the loop band characteristic of feedback with respect to the level of an output signal. 2A shows an example of the gain characteristic of the amplitude detector 30, FIG. 2B shows an example of the impedance characteristic of the transistor 66, and FIG. 2C shows an example of the loop band characteristic. . 信号発生装置100の構成の他の例を示す図である。6 is a diagram illustrating another example of the configuration of the signal generation device 100. FIG. 本発明の実施形態に係る試験装置200の構成の一例を示す図である。It is a figure which shows an example of a structure of the test apparatus 200 which concerns on embodiment of this invention. 本発明の実施形態に係るPLL回路300の構成の一例を示す図である。It is a figure which shows an example of a structure of the PLL circuit 300 which concerns on embodiment of this invention. 従来のALC回路400の構成を示す図である。It is a figure which shows the structure of the conventional ALC circuit 400. FIG.

符号の説明Explanation of symbols

10・・・振幅制御部、20・・・増幅部、30・・・振幅検出部、32・・・結合部、34・・・検波部、40・・・振幅比較部、42・・・差動回路、44・・・抵抗、46・・・コンデンサ、60・・・補正部、62・・・コンデンサ、64・・・抵抗、66・・・トランジスタ、68・・・ゲイン変換回路、70・・・ダイオード特性測定部、80・・・トランジスタ特性測定部、90・・・補正係数算出部、100・・・信号発生装置、200・・・試験装置、210・・・パターン発生器、220・・・波形成形器、230・・・タイミング発生器、240・・・比較器、250・・・判定器、300・・・被試験デバイス、300・・・PLL回路、310・・・位相比較器、320・・・ループフィルタ、322・・・抵抗、324・・・コンデンサ、326・・・抵抗、328・・・オペアンプ、330・・・抵抗、340・・・加算器、350・・・電圧制御発振器、360・・・DAC、370・・・分周器、400・・・従来のALC回路、410・・・電圧可変減衰器、420・・・アンプ、430・・・結合回路、440・・・検波回路、450・・・比較器、500・・・被試験デバイス DESCRIPTION OF SYMBOLS 10 ... Amplitude control part, 20 ... Amplification part, 30 ... Amplitude detection part, 32 ... Coupling part, 34 ... Detection part, 40 ... Amplitude comparison part, 42 ... Difference Moving circuit, 44... Resistor, 46 .. capacitor, 60... Correction unit, 62 .. capacitor, 64 .. resistor, 66 .. transistor, 68. .. Diode characteristic measuring unit, 80... Transistor characteristic measuring unit, 90... Correction coefficient calculating unit, 100... Signal generator, 200. ..Waveformer, 230 ... Timing generator, 240 ... Comparator, 250 ... Determiner, 300 ... Device under test, 300 ... PLL circuit, 310 ... Phase comparator 320 ... Loop filter, 322 ... Resistance 324: capacitor, 326 ... resistor, 328 ... operational amplifier, 330 ... resistor, 340 ... adder, 350 ... voltage controlled oscillator, 360 ... DAC, 370 ... minute Circulator 400 ... Conventional ALC circuit 410 ... Voltage variable attenuator 420 ... Amplifier 430 ... Coupling circuit 440 ... Detection circuit 450 ... Comparator 500 ..Devices under test

Claims (9)

予め設定された振幅値を有する出力信号を生成する信号発生装置であって、
入力信号の振幅を、与えられる制御信号の電圧値に応じて制御して出力する振幅制御部と、
前記振幅制御部が出力する信号を予め設定される増幅率で増幅し、前記出力信号を生成する増幅部と、
前記出力信号の振幅を検出する振幅検出部と、
前記振幅検出部が検出した振幅値と、前記予め設定された振幅値との差分に応じた電圧値の前記制御信号を前記振幅制御部に供給する振幅比較部と、
前記振幅検出部が検出した前記出力信号の振幅に基づいて、前記制御信号の電圧値を補正する補正部と
を備える信号発生装置。
A signal generator for generating an output signal having a preset amplitude value,
An amplitude controller that controls and outputs the amplitude of the input signal according to the voltage value of the given control signal;
Amplifying the signal output by the amplitude control unit with a preset amplification factor, and generating the output signal;
An amplitude detector for detecting the amplitude of the output signal;
An amplitude comparison unit that supplies the amplitude control unit with the control signal having a voltage value corresponding to a difference between the amplitude value detected by the amplitude detection unit and the preset amplitude value;
A signal generator comprising: a correction unit that corrects the voltage value of the control signal based on the amplitude of the output signal detected by the amplitude detection unit.
前記振幅検出部は、前記増幅部の前記出力信号の振幅毎に異なるゲインで、前記出力信号の振幅に応じたレベルの直流電圧を出力し、
前記補正部は、前記振幅検出部におけるゲイン差を補正すべく、前記振幅検出部が出力する前記直流電圧のレベルに基づいて前記制御信号の電圧値を補正する
請求項1に記載の信号発生装置。
The amplitude detection unit outputs a DC voltage of a level corresponding to the amplitude of the output signal, with a gain that is different for each amplitude of the output signal of the amplification unit,
The signal generator according to claim 1, wherein the correction unit corrects the voltage value of the control signal based on a level of the DC voltage output from the amplitude detection unit in order to correct a gain difference in the amplitude detection unit. .
前記振幅検出部は、前記出力信号の振幅に応じて前記ゲインがほぼ指数関数で変化し、
前記補正部は、前記出力信号の振幅に応じてほぼ対数関数で値が変化する補正係数で、前記制御信号の電圧値を補正する
請求項2に記載の信号発生装置。
In the amplitude detection unit, the gain changes approximately in an exponential function according to the amplitude of the output signal,
The signal generation apparatus according to claim 2, wherein the correction unit corrects the voltage value of the control signal with a correction coefficient whose value changes approximately in a logarithmic function according to the amplitude of the output signal.
前記振幅検出部は、前記出力信号を検波するダイオードを有し、
前記補正部は、
前記振幅比較部及び前記振幅制御部の接続点と、接地電位との間に設けられたトランジスタと、
前記振幅検出部が出力する前記直流電圧のレベルに応じて前記トランジスタに与えるゲート電圧を制御し、前記接続点と前記接地電位との間のインピーダンスを制御するゲイン変換回路と
を有する請求項3に記載の信号発生装置。
The amplitude detector includes a diode that detects the output signal;
The correction unit is
A transistor provided between a connection point of the amplitude comparison unit and the amplitude control unit, and a ground potential;
The gain conversion circuit which controls the gate voltage given to the transistor according to the level of the direct-current voltage which the amplitude detection part outputs, and controls the impedance between the connection point and the ground potential. The signal generator of description.
前記ゲイン変換回路は、前記直流電圧のレベルを、予め定められた係数で補正したレベルの前記ゲート電圧を出力する
請求項4に記載の信号発生装置。
The signal generating device according to claim 4, wherein the gain conversion circuit outputs the gate voltage at a level obtained by correcting the level of the DC voltage with a predetermined coefficient.
前記振幅検出部における、前記出力信号の振幅に対する前記ゲインの特性を測定するダイオード特性測定部と、
前記トランジスタにおける、前記ゲート電圧のレベルに対する前記インピーダンスの特性を測定するトランジスタ特性測定部と、
前記ゲインの特性と、前記インピーダンスの特性とに基づいて、前記ゲイン変換回路に設定すべき前記係数を算出し、前記ゲイン変換回路に設定する補正係数算出部と
を更に備える請求項5に記載の信号発生装置。
In the amplitude detection unit, a diode characteristic measurement unit that measures the gain characteristic with respect to the amplitude of the output signal;
A transistor characteristic measuring unit for measuring a characteristic of the impedance with respect to a level of the gate voltage in the transistor;
6. The correction coefficient calculation unit according to claim 5, further comprising: a correction coefficient calculation unit configured to calculate the coefficient to be set in the gain conversion circuit based on the gain characteristic and the impedance characteristic, and to set the coefficient in the gain conversion circuit. Signal generator.
前記補正部は、
前記トランジスタと前記接続点との間に設けられた抵抗と、
前記抵抗と前記接続点との間に設けられたコンデンサと
を更に有する請求項4に記載の信号発生装置。
The correction unit is
A resistor provided between the transistor and the connection point;
The signal generator according to claim 4, further comprising a capacitor provided between the resistor and the connection point.
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに予め設定された振幅値の試験信号を入力する信号発生器と、
前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号発生器は、
入力信号の振幅を、与えられる制御信号の電圧値に応じて制御して出力する振幅制御部と、
前記振幅制御部が出力する信号を予め設定される増幅率で増幅し、前記試験信号を生成する増幅部と、
前記試験信号の振幅を検出する振幅検出部と、
前記振幅検出部が検出した振幅値と、前記予め設定された振幅値との差分に応じた電圧値の前記制御信号を前記振幅制御部に供給する振幅比較部と、
前記振幅検出部が出力する前記試験信号の振幅に基づいて、前記制御信号の電圧値を補正する補正部と
を有する試験装置。
A test apparatus for testing a device under test,
A signal generator for inputting a test signal having a preset amplitude value to the device under test;
A determination unit that determines the quality of the device under test based on a signal output from the device under test;
The signal generator is
An amplitude controller that controls and outputs the amplitude of the input signal according to the voltage value of the given control signal;
An amplifier for amplifying the signal output from the amplitude controller at a preset amplification factor and generating the test signal;
An amplitude detector for detecting the amplitude of the test signal;
An amplitude comparison unit that supplies the amplitude control unit with the control signal having a voltage value corresponding to a difference between the amplitude value detected by the amplitude detection unit and the preset amplitude value;
A test apparatus comprising: a correction unit that corrects the voltage value of the control signal based on the amplitude of the test signal output from the amplitude detection unit.
基準信号に同期した発振信号を生成するPLL回路であって、
与えられる制御電圧に応じた周波数の前記発振信号を生成する電圧制御発振器と、
前記発振信号を分周した分周信号を生成する分周器と、
前記基準信号と前記分周信号との位相差を検出し、前記位相差に応じた前記制御電圧を出力する位相比較器と、
前記制御電圧の所定の周波数成分を通過させるループフィルタと、
設定される周波数に応じた重畳電圧を、前記ループフィルタが出力する前記制御電圧に加算し、前記発振信号の周波数を予め調整する周波数調整部と、
前記重畳電圧のレベルに基づいて、前記ループフィルタが出力する前記制御電圧の電圧値を補正する補正部と
を備えるPLL回路。
A PLL circuit that generates an oscillation signal synchronized with a reference signal,
A voltage controlled oscillator that generates the oscillation signal having a frequency according to a given control voltage;
A frequency divider that generates a divided signal obtained by dividing the oscillation signal;
A phase comparator that detects a phase difference between the reference signal and the divided signal and outputs the control voltage according to the phase difference;
A loop filter that passes a predetermined frequency component of the control voltage;
A frequency adjustment unit that preliminarily adjusts the frequency of the oscillation signal by adding a superimposed voltage corresponding to a set frequency to the control voltage output by the loop filter;
A PLL circuit comprising: a correction unit that corrects the voltage value of the control voltage output from the loop filter based on the level of the superimposed voltage.
JP2006174374A 2006-06-23 2006-06-23 Signal generator and test device Expired - Fee Related JP4714094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006174374A JP4714094B2 (en) 2006-06-23 2006-06-23 Signal generator and test device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006174374A JP4714094B2 (en) 2006-06-23 2006-06-23 Signal generator and test device

Publications (2)

Publication Number Publication Date
JP2008003006A true JP2008003006A (en) 2008-01-10
JP4714094B2 JP4714094B2 (en) 2011-06-29

Family

ID=39007508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174374A Expired - Fee Related JP4714094B2 (en) 2006-06-23 2006-06-23 Signal generator and test device

Country Status (1)

Country Link
JP (1) JP4714094B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793832B1 (en) * 2006-08-30 2008-01-11 한국원자력연구원 Smash device for spent nuclear fuel rods
KR100802485B1 (en) * 2004-08-04 2008-02-12 세이코 엡슨 가부시키가이샤 Electronic display system, electronic paper writing device, electronic paper display device and method for manufacturing the same
KR100814439B1 (en) * 2006-11-03 2008-03-17 삼성전자주식회사 Circuit and method of alerting power-up time and power-down time
KR100816812B1 (en) * 2007-05-30 2008-03-26 (주)디지탈아이티에스 Frame for lightning plate
KR100817009B1 (en) * 2007-08-07 2008-03-27 주식회사 소디프신소재 Anode active material for lithium secondary battery
KR100819088B1 (en) * 2007-07-04 2008-04-03 한국과학기술원 Load measuring device having magnetic and sliding structure
KR100819365B1 (en) * 2007-10-31 2008-04-04 주식회사 광인에스피 Led substrate assembly and backlighting sign board having the same
KR100822781B1 (en) * 2006-09-01 2008-04-17 원광대학교산학협력단 A composition comprising novel 6'-O-vanillyloxypaeoniflorin isolated from an extract of Moutan Cortex Radicis having Antibacterial effect
KR100847542B1 (en) * 2007-09-17 2008-07-22 (주)디코인 Wireless communication apparatus providing conference call service and navigation apparatus providing conference call service and system and method for providing interpretaion service using it
KR100853346B1 (en) * 2005-02-28 2008-08-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Display and method of manufacturing the same
KR100853737B1 (en) * 2005-06-10 2008-08-25 지엠 글로벌 테크놀러지 오퍼레이션스, 인코포레이티드 Photocatalyst and use thereof
JP2009296571A (en) * 2008-06-08 2009-12-17 Advantest Corp Oscillator and method of correcting loop bandwidth of phase-locked circuit
WO2013002388A1 (en) * 2011-06-30 2013-01-03 日本電信電話株式会社 Automatic gain adjusting circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60131881A (en) * 1983-12-19 1985-07-13 日本特殊陶業株式会社 Glaze composition for ceramic substrate
JPH04196622A (en) * 1990-11-26 1992-07-16 Saitama Nippon Denki Kk Transmitter with transmission power control function
JPH07212132A (en) * 1994-01-20 1995-08-11 Advantest Corp Output level stabilization circuit for signal generator to perform frequency sweep
JPH118813A (en) * 1997-06-18 1999-01-12 Sony Corp Phase locked loop circuit
JPH11186863A (en) * 1997-12-24 1999-07-09 Advantest Corp Alc circuit
JPH11274918A (en) * 1998-03-19 1999-10-08 Advantest Corp High frequency signal generator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60131881U (en) * 1984-02-10 1985-09-03 株式会社アドバンテスト Current applied voltage measuring device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60131881A (en) * 1983-12-19 1985-07-13 日本特殊陶業株式会社 Glaze composition for ceramic substrate
JPH04196622A (en) * 1990-11-26 1992-07-16 Saitama Nippon Denki Kk Transmitter with transmission power control function
JPH07212132A (en) * 1994-01-20 1995-08-11 Advantest Corp Output level stabilization circuit for signal generator to perform frequency sweep
JPH118813A (en) * 1997-06-18 1999-01-12 Sony Corp Phase locked loop circuit
JPH11186863A (en) * 1997-12-24 1999-07-09 Advantest Corp Alc circuit
JPH11274918A (en) * 1998-03-19 1999-10-08 Advantest Corp High frequency signal generator

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802485B1 (en) * 2004-08-04 2008-02-12 세이코 엡슨 가부시키가이샤 Electronic display system, electronic paper writing device, electronic paper display device and method for manufacturing the same
KR100853346B1 (en) * 2005-02-28 2008-08-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Display and method of manufacturing the same
KR100853737B1 (en) * 2005-06-10 2008-08-25 지엠 글로벌 테크놀러지 오퍼레이션스, 인코포레이티드 Photocatalyst and use thereof
KR100793832B1 (en) * 2006-08-30 2008-01-11 한국원자력연구원 Smash device for spent nuclear fuel rods
KR100822781B1 (en) * 2006-09-01 2008-04-17 원광대학교산학협력단 A composition comprising novel 6'-O-vanillyloxypaeoniflorin isolated from an extract of Moutan Cortex Radicis having Antibacterial effect
KR100814439B1 (en) * 2006-11-03 2008-03-17 삼성전자주식회사 Circuit and method of alerting power-up time and power-down time
KR100816812B1 (en) * 2007-05-30 2008-03-26 (주)디지탈아이티에스 Frame for lightning plate
KR100819088B1 (en) * 2007-07-04 2008-04-03 한국과학기술원 Load measuring device having magnetic and sliding structure
KR100817009B1 (en) * 2007-08-07 2008-03-27 주식회사 소디프신소재 Anode active material for lithium secondary battery
KR100847542B1 (en) * 2007-09-17 2008-07-22 (주)디코인 Wireless communication apparatus providing conference call service and navigation apparatus providing conference call service and system and method for providing interpretaion service using it
KR100819365B1 (en) * 2007-10-31 2008-04-04 주식회사 광인에스피 Led substrate assembly and backlighting sign board having the same
JP2009296571A (en) * 2008-06-08 2009-12-17 Advantest Corp Oscillator and method of correcting loop bandwidth of phase-locked circuit
WO2013002388A1 (en) * 2011-06-30 2013-01-03 日本電信電話株式会社 Automatic gain adjusting circuit
US9143110B2 (en) 2011-06-30 2015-09-22 Nippon Telegraph And Telephone Corporation Automatic gain control circuit

Also Published As

Publication number Publication date
JP4714094B2 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4714094B2 (en) Signal generator and test device
JP5143320B2 (en) Offset voltage cancellation system for radio frequency power controller
US8427232B2 (en) Self-calibrating gain control system
US7772931B2 (en) Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop
JP2001292189A (en) Gain adjuster
JP2007515120A (en) Apparatus and method for compensating for interference in a voltage controlled frequency generator
US7782153B2 (en) Timing adjusting method and timing adjusting apparatus
CN106953600A (en) A kind of rearmounted mixing type numeral ALC control system devices based on DDS
US10141887B2 (en) Oscillator for detecting temperature of atmosphere
CN103891135A (en) Time and amplitude alignment in envelope tracking amplification stage
EP2680437B1 (en) Photoelectric sensor and method for controlling amplification of received light intensity in photoelectric sensor
CN101079600B (en) Regulator for high frequency amplifier
JPWO2009008458A1 (en) Correction circuit and test apparatus
US9190974B2 (en) Method and a device for controlling the level of a pulsed high-frequency signal
US7672649B2 (en) Controller for a radio-frequency amplifier
US6819188B2 (en) Phase-locked loop oscillator with loop gain compensation
US20070168142A1 (en) Jitter detection and reduction
CN205883177U (en) Digifax combines AGC circuit
JP3456202B2 (en) Receive level monitor circuit
AU2009322804B2 (en) Hybrid power control for a power amplifier
CN113138619B (en) Signal processing method and system
CN110768639A (en) Wide-temperature-range high-precision amplitude control method
JP2007124477A (en) Level detection apparatus and level control apparatus
JP2008092529A (en) Modulation circuit, signal generator, testing device, and semiconductor chip
JP2005189180A (en) Testing system, output level setting device and test method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees