JP2007324088A - Capacitance detector device - Google Patents

Capacitance detector device Download PDF

Info

Publication number
JP2007324088A
JP2007324088A JP2006156120A JP2006156120A JP2007324088A JP 2007324088 A JP2007324088 A JP 2007324088A JP 2006156120 A JP2006156120 A JP 2006156120A JP 2006156120 A JP2006156120 A JP 2006156120A JP 2007324088 A JP2007324088 A JP 2007324088A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
capacitance
detection device
detection
frequency signal
electrostatic capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006156120A
Other languages
Japanese (ja)
Inventor
Mikio Fujimura
幹雄 藤村
Original Assignee
Tokai Rika Co Ltd
株式会社東海理化電機製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitance detection device capable of reducing parasitic capacitance and of improving detection precision of the capacitance. <P>SOLUTION: The capacitance detection device has a sensor electrode 14 to form the capacitance between a ground electrode, an oscillator 22 mounted on a printing board 10, an inner wiring (wiring 24, electrode pad 26) to supply a high frequency signal generated in the oscillator 22 to the sensor electrode 14, and a substrate 21 in which the oscillator 22 and the inner wiring are installed, and detects the capacitance based on a detection signal a in which the high frequency signal is fluctuated according to the capacitance. The capacitance detection device is installed between the interior wiring and the substrate 21, and provided with shield layers 31, 32 to which a shield signal b of the same phase and the same amplitude as those of the detection signal a is supplied. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、静電容量検出装置に関するものである。 The present invention relates to an electrostatic capacitance detection device.

従来、静電容量検出装置として、センサ電極に高周波信号を供給するとともに、該センサ電極がグランド電極との間に形成する静電容量に応じて変動する検出信号に基づいて当該静電容量を検出し得るものが提案されている(例えば特許文献1など)。 Conventionally, as an electrostatic capacitance detection device, it supplies the radio frequency signal to the sensor electrodes, detecting the electrostatic capacity based on the detection signal the sensor electrode is varied in response to the capacitance formed between the ground electrode those which may have been proposed (e.g. Patent Document 1). こうした静電容量検出装置では、センサ電極に高周波信号を供給等するための検出用集積回路がプリント基板に実装されるとともに、センサ電極と検出用集積回路とがプリント基板上の配線パターンで接続されることが一般的である。 In this electrostatic capacitance detection device, detection integrated circuit for supplying such a high-frequency signal while being mounted on a printed circuit board, the sensor electrode and the detection integrated circuit is connected with the wiring pattern on the printed circuit board to the sensor electrode Rukoto is common.

また、このような静電容量検出装置において、配線パターンの寄生容量を低減するために、プリント基板と配線パターンとの間にシールド層を設けるとともに、該シールド層に検出信号と同位相、且つ、同振幅のシールド信号を供給するものが提案されている。 Further, in such an electrostatic capacitance detection device, in order to reduce the parasitic capacitance of the wiring pattern, provided with a shield layer between the printed circuit board and the wiring pattern, the shield layer on the detection signal and the same phase, and, It supplies a shield signals having the same amplitude is proposed. この場合、配線パターンの寄生容量が低減されることで、静電容量の検出精度が向上される。 In this case, since the parasitic capacitance of the wiring pattern is reduced, the detection accuracy of the electrostatic capacity is improved.
特開2001−264194号公報 JP 2001-264194 JP

ところで、静電容量の検出精度に影響を及ぼす寄生容量は、配線パターンのみならず、検出用集積回路内部の電極パッドや配線にも生じる。 Incidentally, it influences parasitic capacitance in the detection accuracy of the capacitance, not only the wiring pattern, resulting in detection integrated circuit inside of the electrode pad and wiring. 従って、検出用集積回路内部の電極パッド及び配線の寄生容量によって、静電容量の検出精度が低下する可能性がある。 Therefore, the parasitic capacitance of the detection integrated circuit inside the electrode pads and wiring, the detection accuracy of the capacitance may be reduced. 特に、数pF程度の微小な静電容量を検出する場合には、このような内部の寄生容量が静電容量の検出精度に著しい影響を及ぼすことになる。 Particularly, in the case of detecting a small capacitance of several pF, such internal parasitic capacitance becomes a significant effect on the detection accuracy of the electrostatic capacity.

本発明の目的は、寄生容量を低減して、静電容量の検出精度を向上することができる静電容量検出装置を提供することにある。 An object of the present invention is to reduce the parasitic capacitance is to provide a capacitance detection device that can improve the detection accuracy of the electrostatic capacity.

上記問題点を解決するために、請求項1に記載の発明は、グランド電極との間に静電容量を形成するセンサ電極と、プリント基板に実装され、高周波信号源、該高周波信号源で発生した高周波信号を前記センサ電極に供給する内部配線、並びにこれら高周波信号源及び内部配線の設けられる基板を有し、前記静電容量に応じて前記高周波信号の変動された検出信号に基づいて当該静電容量を検出する検出用集積回路とを備える静電容量検出装置において、前記内部配線及び前記基板の間に設けられ、前記検出信号と同位相、且つ、同振幅のシールド信号が供給されるシールド層を備えたことを要旨とする。 In order to solve the above problems, the invention according to claim 1, and a sensor electrode for forming a capacitance between the ground electrode is mounted on a printed board, high-frequency signal source, generated by the high-frequency signal source high-frequency signal internal wiring supplied to the sensor electrode, and comprises a substrate provided with these high-frequency signal source and the internal wiring, the static based on the variation detection signal of the high frequency signal according to the capacitance in the electrostatic capacitance detection device and a detection integrated circuit for detecting the capacitance, it is provided between the internal wiring and the substrate, the detection signal and the same phase, and, shield shielding signals having the same amplitude are supplied and summarized in that with a layer.

請求項2に記載の発明は、請求項1に記載の静電容量検出装置において、前記内部配線は、外部接続用の電極パッド及び該電極パッドと前記高周波信号源とを接続する配線の少なくとも一方であることを要旨とする。 According to a second aspect of the invention, in the electrostatic capacitance detection device according to claim 1, wherein the internal wiring is at least one of the wiring for connecting the electrode pads and the electrode pads for external connection high-frequency signal source and summary that is.

上記各構成によれば、前記内部配線及び前記基板の間に設けられたシールド層に、前記検出信号と同位相、且つ、同振幅のシールド信号が供給されることで、前記内部配線の寄生容量を低減し、静電容量の検出精度を向上することができる。 According to the above arrangement, the shield layer provided between said internal wiring and the substrate, the detection signal and the same phase, and, by shielding the signal of the same amplitude are supplied, the parasitic capacitance of the internal wiring reduced, it is possible to improve the detection accuracy of the electrostatic capacity.

請求項3に記載の発明は、請求項1又は2に記載の静電容量検出装置において、前記シールド層の少なくとも一部は、前記基板の表面に垂直な視線で見たときに、前記内部配線を内包することを要旨とする。 According to a third aspect of the invention, in the electrostatic capacitance detection device according to claim 1 or 2, wherein at least a portion of the shield layer, when viewed in vertical gaze to the surface of the substrate, the internal wiring and summarized in that the encapsulating.

同構成によれば、前記シールド層の少なくとも一部は、前記内部配線を内包し得るに十分な面積が確保されていることで、前記内部配線の寄生容量をより確実に低減することができる。 According to this configuration, at least a portion of the shield layer, by sufficient area capable of enclosing the internal wiring is secured, it is possible to more reliably reduce the parasitic capacitance of the internal wiring.

請求項4に記載の発明は、請求項1〜3のいずれか1項に記載の静電容量検出装置において、前記検出用集積回路は、前記静電容量との間でローパスフィルタを構成する抵抗を備え、前記検出信号は、前記静電容量に応じて減衰された前記高周波信号であることを要旨とする。 Invention according to claim 4, in the electrostatic capacitance detection device according to claim 1, wherein the detection integrated circuit constitutes a low-pass filter between the capacitive resistance wherein the detection signal is summarized in that the which is the high-frequency signal attenuated according to the electrostatic capacitance.

同構成によれば、前記静電容量を検出するための前記検出用集積回路の構成を極めて簡易なものにできる。 According to the configuration, it is possible the construction of the detection integrated circuit for detecting the electrostatic capacitance in a very simple ones.

請求項1乃至4に記載の発明では、寄生容量を低減して、静電容量の検出精度を向上することができる静電容量検出装置を提供することができる。 In the invention according to claims 1 to 4, to reduce the parasitic capacitance, it is possible to provide an electrostatic capacitance detection device that can improve the detection accuracy of the electrostatic capacity.

以下、本発明を具体化した一実施形態を図1〜図2に従って説明する。 Hereinafter, an embodiment embodying the present invention in accordance with Figures 1-2. なお、図1は、例えばタッチパネルなどにおいて、その操作の検出に供される静電容量検出装置の電気的構成を示す平面図であり、図2は、図1のA−A線に沿った断面図である。 Incidentally, FIG. 1, for example, in a touch panel is a plan view showing an electrical configuration of the electrostatic capacitance detection device is subjected to the detection of the operation, FIG. 2 is a cross section along a line A-A of FIG. 1 it is a diagram. 図1では、四角板状をなすプリント基板10の実装面であるその表面に垂直な視線で見た状態を模式的に示している。 1 shows a state viewed in vertical gaze to the mounting surface at which the surface of the printed circuit board 10 which forms a rectangular plate schematically. 同図に示したように、プリント基板10には、四角板状をなす検出用集積回路11が平面視において該プリント基板10に内包される態様で実装されるとともに、該検出用集積回路11の外側(図1においてハッチングを描画した四角枠状の領域)において、長尺状をなす複数(本実施形態では、2つ)のシールド層12が外側に向かって延出成形され、更に各シールド層12の長手方向に沿ってその表面上に成形される態様で配線パターン13が設けられている。 As shown in the figure, the printed circuit board 10, along with the detection integrated circuit 11 forming a rectangular plate is mounted in a manner that is included in the printed board 10 in a plan view, of the detection integrated circuit 11 in the outer (rectangular frame shaped region drawn hatching in FIG. 1), (in the present embodiment, two) more the elongate shield layer 12 is extended molded outwardly, and each shield layer wiring pattern 13 is provided in a manner to be molded on the surface along the longitudinal direction of 12. なお、これらシールド層12及び配線パターン13は、例えば銅などの導体にて成形されており、各シールド層12上の配線パターン13は、図示しない絶縁膜を介して該シールド層12と電気的に絶縁されている。 Note that these shield layers 12 and the wiring pattern 13, for example, is molded by conductors such as copper, a wiring pattern 13 on the shield layer 12, and electrically the shield layer 12 through the insulating film (not shown) It is insulated. 上記検出用集積回路11は、これら配線パターン13を介してプリント基板10外部に配設された複数(2つ)の平板状のセンサ電極14にそれぞれ電気的に接続されている。 The detection integrated circuit 11 are respectively electrically connected to the plate-shaped sensor electrode 14 of the plurality disposed on the printed circuit board 10 outside through these wiring patterns 13 (2). 各センサ電極14は、所定の電位を有するグランド電極(例えば接地導体)との間に静電容量を形成するとともに、例えば人体(手指など)の近接又は接触に伴い該人体との間に静電容量を形成する。 Each sensor electrodes 14, the electrostatic between to form a capacitance between the ground electrode (for example, ground conductor), for example, the person body due to proximity or contact of a human body (such as a finger) having a predetermined potential to form a capacitor. つまり、人体を通してグランド電極に接地される各センサ電極14は、人体との距離に応じて該人体との間に形成する静電容量が変動される。 That is, each sensor electrode 14 is grounded to the ground electrode through a human body, the capacitance formed between the said human body in accordance with the distance between the human body is varied.

前記検出用集積回路11は、例えば半導体からなる基板21を備えるとともに、該基板21には、高周波信号源としての発振器22が設置されている。 The detection integrated circuit 11, for example provided with a substrate 21 made of a semiconductor, the substrate 21, an oscillator 22 as a high-frequency signal source is installed. 上記発振器22には、抵抗23の一端が電気的に接続されるとともに、該抵抗23の他端には、例えばアルミニウムやポリシリコンなどの導体にて成形された配線24の一端が電気的に接続されている。 The above oscillator 22 has one end of the resistor 23 is electrically connected, said the other end of the resistor 23, for example, aluminum and one end of wire 24 which is formed by conductor such as polysilicon electrically connected It is. なお、上記配線24の他端は、セレクタ25を介して前記センサ電極14と同数(2つ)に分岐された互いに独立の配線部24aを形成するとともに、各配線部24aにおいて、例えばアルミニウムやポリシリコンなどの導体にて成形された外部接続用の複数(2つ)の電極パッド26の1つと電気的に接続されている。 The other end of the wire 24, to form a mutually independent wire portion 24a is branched into the same number and the sensor electrode 14 through the selector 25 (2), in each of the wiring portions 24a, such as aluminum and poly one of the electrode pads 26 of a plurality (two) for external connection which is molded by conductor such as silicon are electrically connected. これら配線24及び電極パッド26は、検出用集積回路11の内部配線を構成する。 These wires 24 and the electrode pad 26, constituting the internal wiring of the detection integrated circuit 11. そして、前記検出用集積回路11は、各電極パッド26において、対応する配線パターン13、即ちセンサ電極14と電気的に接続されている。 Then, the detecting integrated circuit 11, in each of the electrode pads 26 are corresponding wiring pattern 13, i.e. the sensor electrode 14 and electrically connected. これにより、発振器22で発生した高周波信号は、セレクタ25において選択されたいずれか1つの電極パッド26(配線部24a)及び配線パターン13を介して対応するセンサ電極14に供給される。 Thus, the high-frequency signal generated by the oscillator 22 is supplied to the sensor electrode 14 corresponding via any one of the electrode pads 26 (the wiring portion 24a) and the wiring pattern 13 selected by the selector 25.

また、各電極パッド26(配線部24a)は、セレクタ25を介して個別に増幅器27の入力端子に電気的に接続されるとともに、該増幅器27の出力端子は、信号処理回路28と電気的に接続されている。 Further, the electrode pads 26 (the wiring part 24a) is connected electrically to the input terminals of the individual amplifier 27 through the selector 25, the output terminal of the amplifier 27, the signal processing circuit 28 and the electrically It is connected. 前記各センサ電極14の形成する静電容量は、前記抵抗23との間でローパスフィルタを構成しており、当該静電容量に応じて減衰された前記発振器22からの高周波信号が検出信号aとして前記増幅器27へと出力される。 Capacitance forming of the respective sensor electrode 14 constitutes a low-pass filter between the resistor 23, the high-frequency signal from the oscillator 22 which is attenuated in accordance with the capacitance as a detection signal a is output to the amplifier 27. そして、増幅器27において増幅等された検出信号aは、前記信号処理回路28において、例えば整流等の処理が施されることで、前記静電容量に応じた出力レベルを有する信号に変換されるとともに、各センサ電極14の形成する静電容量が検出される。 The detection signal a such as amplification in the amplifier 27, in the signal processing circuit 28, for example, by treatment of the rectifier or the like is subjected, while being converted into a signal having an output level corresponding to the capacitance , the capacitance formed by the respective sensor electrodes 14 is detected.

図2に示したように、本実施形態では、配線24及び基板21間、並びに各電極パッド26及び基板21間に、例えばアルミニウムやポリシリコンなどの導体にて成形されたシールド層31,32が配設されている。 As shown in FIG. 2, in the present embodiment, between the wiring 24 and the substrate 21, and between the electrode pads 26 and the substrate 21, the shielding layers 31 and 32 which is formed by conductors such as aluminum or polysilicon It is disposed. 基板21上のシールド層31,32は、これら基板21及びシールド層31,32間に介装された、例えばSiO からなる絶縁膜33にて該基板21と電気的に絶縁されるとともに、シールド層31,32上の内部配線(配線24、電極パッド26)は、これらシールド層31,32及び内部配線間に介装された、例えばSiO からなる絶縁膜34にてシールド層31,32と電気的に絶縁されている。 Shielding layers 31, 32 on the substrate 21, interposed between the substrates 21 and the shield layers 31 and 32, for example, while being electrically insulated from the substrate 21 by an insulating film 33 made of SiO 2, the shield internal wiring on layer 31 (wiring 24, the electrode pads 26) is interposed between the shield layers 31 and 32 and internal wiring, for example, the shield layers 31 and 32 by an insulating film 34 made of SiO 2 electrically insulated. つまり、これらシールド層31,32及び内部配線は、絶縁膜33,34により絶縁される態様で基板21上に順次積層されている。 In other words, these shielding layers 31, 32 and internal wiring are sequentially stacked on the substrate 21 in a manner that is insulated by the insulating films 32 and 34. 図1にドットのパターンで示したように、これらシールド層31,32は、前記基板21(プリント基板10)の表面に垂直な視線で見たときに、前記配線24及び電極パッド26をそれぞれ内包する。 As shown in the pattern of dots in FIG. 1, containing these shield layers 31 and 32, when viewed in vertical gaze to the surface of the substrate 21 (printed circuit board 10), the wiring 24 and the electrode pads 26 respectively to.

図1に示すように、前記増幅器27の出力端子は、増幅器35の入力端子に電気的に接続されるとともに、該増幅器35の出力端子は、電極パッド36を介して前記複数のシールド層12及びシールド層32の全てと電気的に接続されている。 As shown in FIG. 1, the output terminal of the amplifier 27 is electrically connected to the input terminal of the amplifier 35, the output terminal of the amplifier 35, the via electrode pads 36 a plurality of shield layers 12 and all of the shield layer 32 is electrically connected to the. なお、増幅器27において増幅等された検出信号aは、増幅器35及び電極パッド36を介して、前記検出信号aと同位相、且つ、同振幅のシールド信号bとして前記複数のシールド層12及びシールド層31,32に供給される。 The detection signal a such as amplification in the amplifier 27 via the amplifier 35 and the electrode pads 36, the detection signal a and the same phase, and the plurality of shield layers 12 and the shield layer as a shield signal b having the same amplitude It is supplied to the 31 and 32. この増幅器35は、増幅器27において増幅等された検出信号aに影響を及ぼすこととなく検出信号aと同位相、且つ、同振幅のシールド信号bとしてシールド層12,31,32に供給するためのものである。 The amplifier 35 is to affect the detection signal a such as amplification and no detection signal a and the same phase in the amplifier 27, and, to be supplied to the shield layer 12,31,32 as a shield signal b having the same amplitude it is intended. このシールド信号bが前記シールド層12に供給されることで前記配線パターン13の寄生容量が低減され、前記シールド層31,32に供給されることで内部配線(配線24、電極パッド26)の寄生容量が低減される。 Parasitic capacitance of the wiring pattern 13 by the shield signal b is supplied to the shield layer 12 is reduced, the parasitic internal wirings by being supplied to the shield layers 31 and 32 (wire 24, the electrode pads 26) capacity is reduced. 従って、前記信号処理回路28では、前記配線パターン13のみならず、内部配線の寄生容量が低減された検出信号aに基づいて、各センサ電極14の形成する静電容量がより高精度に検出される。 Therefore, the said signal processing circuit 28, not only the wiring pattern 13 only, on the basis of the detection signal a parasitic capacitance of the internal wiring is reduced, the capacitance formed by the respective sensor electrodes 14 is detected more accurately that. この検出された静電容量は、各センサ電極14への人体の近接又は接触の検出に供され、例えばタッチパネルなどにおいてその操作の検出に供される。 The detected electrostatic capacitance is subjected to the detection of the human body proximity or contact with the sensor electrode 14, for example, it is subjected to the detection of the operation in the touch panel.

以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。 As described above in detail, according to the present embodiment, the following effects can be obtained.
(1)本実施形態では、内部配線(配線24、電極パッド26)及び基板21の間に設けられたシールド層31,32に、前記検出信号aと同位相、且つ、同振幅のシールド信号bが供給されることで、前記内部配線の寄生容量を低減し、静電容量の検出精度を向上することができる。 (1) In the present embodiment, the internal wiring (wiring 24, the electrode pad 26) to the shield layers 31 and 32 provided between the and the substrate 21, the detection signal a and the same phase, and, the same amplitude shield signal b by but supplied, to reduce the parasitic capacitance of the internal wiring, it is possible to improve the detection accuracy of the electrostatic capacity. 特に、数pF程度の微小な静電容量を検出する場合において、内部配線の微小な寄生容量を好適に低減することができる。 Particularly, in the case of detecting a small capacitance of several pF, it is possible to suitably reduce the small parasitic capacitance of the internal wiring.

(2)本実施形態では、前記シールド層31,32は、前記基板21の表面に垂直な視線で見たときに、前記内部配線を内包し得るに十分な面積が確保されていることで、前記内部配線の寄生容量をより確実に低減することができる。 In (2) In the present embodiment, the shield layer 31 and 32, when viewed in vertical gaze to the surface of the substrate 21, that sufficient area capable of enclosing the internal wiring is secured, it is possible to more reliably reduce the parasitic capacitance of the internal wiring.

(3)本実施形態では、前記検出用集積回路11は、各センサ電極14の形成する静電容量及び抵抗23の間でローパスフィルタを構成し、該静電容量に応じて減衰された前記高周波信号を前記検出信号aとするため、当該静電容量を検出するための検出用集積回路11の構成を極めて簡易なものにできる。 (3) In the present embodiment, the detection integrated circuit 11, the high frequency to a low-pass filter between the capacitance and the resistance 23 forming the respective sensor electrodes 14, it is attenuated in accordance with the electrostatic capacitance to the signal and the detection signal a, possible construction of the detection integrated circuit 11 for detecting the electrostatic capacitance in a very simple ones.

なお、上記実施形態は以下のように変更してもよい。 The above embodiment may be modified as follows.
・前記実施形態において、シールド層31,32のいずれか一方を割愛してもよい。 In the embodiment, it may be omitted either the shield layers 31 and 32.
・前記実施形態において、セレクタ25と増幅器27の入力端子とを接続する信号線L1(図1参照)及び基板21の間にシールド層を設けてもよい。 In the embodiment, the shielding layer may be provided between the signal line L1 (see FIG. 1) and the substrate 21 for connecting the input terminal of the selector 25 and amplifier 27.

・前記実施形態において、センサ電極14及び対応する配線パターン13等は、1つ又は3つ以上であってもよい。 In the embodiment, the wiring pattern 13 such that the sensor electrode 14 and the corresponding may also be one or three or more.
・前記実施形態において、静電容量を検出するための検出用集積回路11の回路構成は一例である。 In the embodiment, the circuit configuration of the detection integrated circuit 11 for detecting an electrostatic capacitance is an example.

・本発明は、人体の近接又は接触を検出する適宜のタッチセンサや自動車などの車両に搭載される乗員検知センサに適用してもよい。 - The present invention may be applied to an occupant detection sensor mounted on a vehicle such as an appropriate touch sensor and automobile for detecting a human body proximity or contact.

本発明の一実施形態の電気的構成を示す平面図。 Plan view illustrating an electrical configuration of an embodiment of the present invention. 図1のA−A線に沿った断面図。 Sectional view taken along the line A-A of FIG.

符号の説明 DESCRIPTION OF SYMBOLS

10…プリント基板、11…検出用集積回路、14…センサ電極、21…基板、22…高周波信号源としての発振器、23…抵抗、24…内部配線を構成する配線、26…内部配線を構成する電極パッド、28…信号処理回路、31,32…シールド層。 10 ... printed circuit board, 11 ... detection integrated circuit, 14 ... sensor electrode, 21 ... substrate, 22 ... oscillator as a high frequency signal source, 23 ... resistors, wiring constituting a 24 ... internal wiring, constituting 26 ... internal wiring electrode pads, 28 ... signal processing circuit, 31, 32 ... shielding layer.

Claims (4)

  1. グランド電極との間に静電容量を形成するセンサ電極と、 A sensor electrode for forming a capacitance between the ground electrode,
    プリント基板に実装され、高周波信号源、該高周波信号源で発生した高周波信号を前記センサ電極に供給する内部配線、並びにこれら高周波信号源及び内部配線の設けられる基板を有し、前記静電容量に応じて前記高周波信号の変動された検出信号に基づいて当該静電容量を検出する検出用集積回路とを備える静電容量検出装置において、 Mounted on the printed circuit board, high-frequency signal source, said high-frequency signal source internally supplying a high frequency signal generated in the sensor electrode wiring, and has a substrate provided with these high-frequency signal source and the internal wiring, the capacitance in the electrostatic capacitance detection device and a detection integrated circuit for detecting the electrostatic capacity based on the variation detection signal of the high frequency signal in response,
    前記内部配線及び前記基板の間に設けられ、前記検出信号と同位相、且つ、同振幅のシールド信号が供給されるシールド層を備えたことを特徴とする静電容量検出装置。 The provided internal wiring and between the substrate, the detection signal and the same phase, and the electrostatic capacitance detection device, characterized in that it comprises a shield layer shielding the signal of the same amplitude are supplied.
  2. 請求項1に記載の静電容量検出装置において、 In the electrostatic capacitance detection device according to claim 1,
    前記内部配線は、外部接続用の電極パッド及び該電極パッドと前記高周波信号源とを接続する配線の少なくとも一方であることを特徴とする静電容量検出装置。 Said internal wiring, the electrostatic capacitance detection device, wherein the electrode pads and the electrode pads for external connection wherein at least one of a wire connecting the high-frequency signal source.
  3. 請求項1又は2に記載の静電容量検出装置において、 In the electrostatic capacitance detection device according to claim 1 or 2,
    前記シールド層の少なくとも一部は、前記基板の表面に垂直な視線で見たときに、前記内部配線を内包することを特徴とする静電容量検出装置。 At least a portion of the shielding layer, when viewed in a perpendicular line of sight to the surface of the substrate, the electrostatic capacitance detection device, characterized by containing the internal wiring.
  4. 請求項1〜3のいずれか1項に記載の静電容量検出装置において、 In the electrostatic capacitance detection device according to any one of claims 1 to 3,
    前記検出用集積回路は、 The detection integrated circuit,
    前記静電容量との間でローパスフィルタを構成する抵抗を備え、 Comprising a resistor which constitutes a low pass filter between said capacitance,
    前記検出信号は、前記静電容量に応じて減衰された前記高周波信号であることを特徴とする静電容量検出装置。 The detection signal, an electrostatic capacitance detection device, characterized in that said that said high-frequency signal attenuated according to the electrostatic capacitance.
JP2006156120A 2006-06-05 2006-06-05 Capacitance detector device Pending JP2007324088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006156120A JP2007324088A (en) 2006-06-05 2006-06-05 Capacitance detector device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156120A JP2007324088A (en) 2006-06-05 2006-06-05 Capacitance detector device

Publications (1)

Publication Number Publication Date
JP2007324088A true true JP2007324088A (en) 2007-12-13

Family

ID=38856691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156120A Pending JP2007324088A (en) 2006-06-05 2006-06-05 Capacitance detector device

Country Status (1)

Country Link
JP (1) JP2007324088A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122627A1 (en) * 2008-03-31 2009-10-08 三菱自動車工業株式会社 Capacitive touch sensor
WO2011143260A3 (en) * 2010-05-10 2012-02-23 Pure Imagination Llc One sided thin film capacitive touch sensors
US8378203B2 (en) 2010-07-27 2013-02-19 Pure Imagination, LLC Simulated percussion instrument
US8471138B2 (en) 2010-06-17 2013-06-25 Pure Imagination, LLC Musical instrument with one sided thin film capacitive touch sensors
US9092096B2 (en) 2010-07-26 2015-07-28 Pure Imagination, LLC Low-cost mass-produced touch sensors

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122627A1 (en) * 2008-03-31 2009-10-08 三菱自動車工業株式会社 Capacitive touch sensor
JP2009246907A (en) * 2008-03-31 2009-10-22 Mitsubishi Motors Corp Electrostatic capacitive touch sensor apparatus
KR101141452B1 (en) * 2008-03-31 2012-07-12 미쯔비시 지도샤 고교 가부시끼가이샤 Capacitive touch sensor
RU2467474C2 (en) * 2008-03-31 2012-11-20 Мицубиси Дзидося Когио Кабусики Кайся Electrostatic capacitive sensor device
US8654097B2 (en) 2008-03-31 2014-02-18 Mitsubishi Jidosha Kogyo Kabushiki Kaisha Electrostatic capacitive touch sensor device
DE112008003793B4 (en) * 2008-03-31 2015-04-30 Mitsubishi Jidosha Kogyo K.K. Electrostatic capacitive touch sensor device
WO2011143260A3 (en) * 2010-05-10 2012-02-23 Pure Imagination Llc One sided thin film capacitive touch sensors
US8373672B2 (en) 2010-05-10 2013-02-12 Pure Imagination, LLC One sided thin film capacitive touch sensors
CN102971635A (en) * 2010-05-10 2013-03-13 普尔想象力有限责任公司 One sided thin film capacitive touch sensors
US8471138B2 (en) 2010-06-17 2013-06-25 Pure Imagination, LLC Musical instrument with one sided thin film capacitive touch sensors
US9092096B2 (en) 2010-07-26 2015-07-28 Pure Imagination, LLC Low-cost mass-produced touch sensors
US8378203B2 (en) 2010-07-27 2013-02-19 Pure Imagination, LLC Simulated percussion instrument

Similar Documents

Publication Publication Date Title
US20050270273A1 (en) Sensor for capacitive touch pad pointing device
WO2003075210A2 (en) Sensor module for measuring surfaces
US20120256877A1 (en) Two-dimensional capacitive touch panel with single sensor layer
WO2007060609A2 (en) Biometric sensor
US5231308A (en) Control device for controlling functions in a motor vehicle
JP2001094408A (en) Static capacitance type sensor, static capacitance type parts and article mount body
US7397233B2 (en) Voltage measuring device
JP2000048694A (en) Capacitance type proximity sensor
US6775122B1 (en) Circuit board with added impedance
US6794581B2 (en) Method and apparatus for distributing power to integrated circuits
US20080030207A1 (en) Miniature sensor chip, especially for finger print sensors
JP2006084318A (en) Static capacitance type distance sensor
JP2007018839A (en) Capacitive type proximity sensor
JPH0961456A (en) Semiconductor device
JP2007242571A (en) Capacitance type switch
US20130194759A1 (en) Touch sensor with integrated signal bus extensions
JP2003092475A (en) Plastic laminated printed substrate
JPH07297188A (en) Semiconductor integrated circuit device
US20070222031A1 (en) Capacitor structure
JP2001237505A (en) Multilayer printed circuit board
JP2003536085A (en) In particular sensor for fingerprint sensor chip
CN201467098U (en) Touch-key sensing equipment, electronic device, rainfall amount sensor and vehicle
US20110068776A1 (en) Position detecting device
CN102169377A (en) Matrix type touch panel and designing method thereof
US20080003846A1 (en) Circuit board unit