JP2007310680A - Nonvolatile storage device and its data transfer method - Google Patents
Nonvolatile storage device and its data transfer method Download PDFInfo
- Publication number
- JP2007310680A JP2007310680A JP2006139470A JP2006139470A JP2007310680A JP 2007310680 A JP2007310680 A JP 2007310680A JP 2006139470 A JP2006139470 A JP 2006139470A JP 2006139470 A JP2006139470 A JP 2006139470A JP 2007310680 A JP2007310680 A JP 2007310680A
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- controller
- nonvolatile
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Description
本発明は、複数の半導体メモリチップを集積して一つのパッケージに収めた、いわゆるマルチチップパッケージを記憶媒体として用いた不揮発性記憶装置およびそのデータ転送方法に関し、更に詳しくは、半導体メモリチップ間のデータの転送を高速で行うことによって、コピー処理を高速で行えるようにした不揮発性記憶装置に関する。 The present invention relates to a non-volatile storage device using a so-called multi-chip package as a storage medium, in which a plurality of semiconductor memory chips are integrated and housed in a single package, and a data transfer method thereof, and more particularly, between semiconductor memory chips The present invention relates to a nonvolatile storage device that can perform copy processing at high speed by transferring data at high speed.
近年、不揮発性メモリを搭載したメモリーカードは、デジタルカメラや携帯電話のメモリーカードとして市場を拡大している。デジタルカメラでは、より高画質化・高速記録が市場の要望としてあり、それに対応するために、より大容量のメモリーカードや、より高速で動作するメモリーカードが望まれている。 In recent years, a memory card equipped with a non-volatile memory has been expanded as a memory card for digital cameras and mobile phones. In digital cameras, higher image quality and high-speed recording are demands on the market, and in order to meet these demands, larger capacity memory cards and memory cards that operate at higher speeds are desired.
小さなメモリーカードの中にできるだけ大容量の不揮発性メモリを実装するために、複数のチップを一つのパッケージに封入するMCP(マルチチップパッケージ)等の方法がある。一方、メモリーカードを高速で動作させるため、代表的な不揮発性メモリであるNANDタイプのフラッシュメモリには、フラッシュメモリチップ内でデータをコピーする機能を備えたものがある。 In order to mount a non-volatile memory having as large a capacity as possible in a small memory card, there is a method such as MCP (multi-chip package) in which a plurality of chips are enclosed in one package. On the other hand, in order to operate a memory card at high speed, some NAND type flash memories, which are typical nonvolatile memories, have a function of copying data in a flash memory chip.
以下、図11〜図16を用いて、フラッシュメモリを用いたメモリーカードの内部構成および基本的な動作について説明する。 Hereinafter, the internal configuration and basic operation of a memory card using a flash memory will be described with reference to FIGS.
図11は一般的なメモリーカードの構成を示すブロック図である。図11において、100はメモリーカード、200はメモリーカード100に対してデータの書き込みや読み出しを行うホストである。メモリーカード100は、ホスト200から送られてきたデータを記憶する、不揮発性メモリの一種であるフラッシュメモリ110と、ホスト200とのI/Fを行い、フラッシュメモリ110へのデータ書き込みおよび、フラッシュメモリ110からのデータ読み出しを制御するコントローラ120から構成されている。
FIG. 11 is a block diagram showing a configuration of a general memory card. In FIG. 11,
図12は、メモリーカード100内部における、フラッシュメモリ110とコントローラ120の間の信号線の詳細を示した図である。コントローラ120からフラッシュメモリ110への信号としては、フラッシュメモリ110の選択・非選択状態を示すチップイネーブル信号、コマンド入力サイクルであることを示すコマンドラッチイネーブル信号、アドレス入力サイクルであることを示すアドレスラッチイネーブル信号、コマンド入力時のコマンド、アドレス入力時のアドレス、更にデータの書き込み・読み出し時のデータの転送を行うバスであるコマンド/データバス、コマンド入力、アドレス入力および書き込みのデータ転送を行う際のクロックであるライトイネーブル信号、読み出しのデータ転送を行う際のクロックであるリードイネーブル信号、更にフラッシュメモリ110に対し書き込みや消去の動作を禁止するライトプロテクト信号がある。一方、フラッシュメモリ110からコントローラ120への信号としては、書き込みや消去等の動作中であることを示すレディ/ビジー信号がある。
FIG. 12 is a diagram showing details of signal lines between the
図13はコマンド入力サイクルのタイミングチャートを示した図である。コントローラ120は、チップイネーブル信号を”L”(アクティブ)にするとともにコマンドラッチイネーブル信号を”H”(アクティブ)にし、コマンド/データバスに有効なコマンドを出力した状態で、コマンド入力のクロックであるライトイネーブル信号を”H”→”L”→”H”とトグルし、フラッシュメモリ110にライトイネーブル信号の立ち上がりエッジを印加することでコマンドを入力する。
FIG. 13 is a timing chart of the command input cycle. The
図14はアドレス入力サイクルのタイミングチャートを示した図である。コントローラ120は、チップイネーブル信号を”L”(アクティブ)にするとともにアドレスラッチイネーブル信号を”H”(アクティブ)にし、コマンド/データバスに有効なアドレスを出力した状態で、アドレス入力のクロックであるライトイネーブル信号を”H”→”L”→”H”とトグルし、フラッシュメモリ110にライトイネーブル信号の立ち上がりエッジを印加することでアドレスを入力する。
FIG. 14 is a timing chart of the address input cycle. The
一方、図15は書き込みデータの転送のタイミングチャートを示した図である。コントローラ120はチップイネーブル信号を”L”(アクティブ)にし、コマンド/データバスに有効なデータを出力した状態で、書き込みデータ転送のクロックであるライトイネーブル信号を”H”→”L”→”H”とトグルし、フラッシュメモリ110にライトイネーブル信号の立ち上がりエッジを印加することでフラッシュメモリ110にデータを転送する。なおタイミングチャートには表記していないが、コマンドラッチイネーブル信号およびアドレスラッチイネーブル信号はともに”L”(インアクティブ)である。
On the other hand, FIG. 15 is a timing chart of write data transfer. The
図16は読み出しデータの転送のタイミングチャートを示した図である。コントローラ120はチップイネーブル信号を”L”(アクティブ)にし、コマンド/データバスに有効なデータを出力した状態で、読み出しデータ転送のクロックであるリードイネーブル信号を”H”→”L”→”H”とトグルし、フラッシュメモリ110にリードイネーブル信号の”L”状態を印加することでフラッシュメモリ110からデータの出力を要求する。フラッシュメモリ110はリードイネーブル信号の”L”状態をうけて一定の遅延の後に読み出しデータをコマンド/データバスに出力する。タイミングチャートには表記していないが、ここでもコマンドラッチイネーブル信号およびアドレスラッチイネーブル信号はともに”L”(インアクティブ)である。
FIG. 16 is a timing chart of read data transfer. The
次に、図17(A)はフラッシュメモリ110の内部構成を簡単に示した図である。図中111はメモリセルアレイであり、複数の物理ブロック114から構成されている。物理ブロック114はフラッシュメモリ110におけるデータの消去単位である。112は書き込みデータや読み出しデータを一時的に保持するためのページバッファ、113はフラッシュメモリ110全体を制御する制御回路である。
Next, FIG. 17A is a diagram simply showing the internal configuration of the
一方、図17(B)は物理ブロック114の内部構成を示した図である。物理ブロック114は複数の物理ページ115からなる。物理ページ115はフラッシュメモリ110におけるデータの書き込み単位である。物理ページ115の容量はフラッシュメモリの種類によって異なるが、ここではデータ領域の2KBと管理領域の64Bの合計2112Bの容量値を使用する。
On the other hand, FIG. 17B is a diagram showing the internal configuration of the
図18はフラッシュメモリチップ内においてデータのコピー処理を行う状況を説明した図である。物理ブロック#aの全ての物理ページにデータが書き込み済みの状態において、ホスト200から物理ページ1ページ分のデータが書き込みされるとき、フラッシュメモリ110においてはデータの上書きは出来ない。このため、消去済みの物理ブロック、ここでは物理ブロック#bの(矢印で示す)先頭の物理ページ#0にホスト200からのデータを書き込む。ホスト200からの書き込みデータが1ページだけの場合には、この後、物理ブロック#aの物理ページ#1から物理ページ#Mまでの(M−1)ページ分のデータを、物理ブロック#bの物理ページ#1から物理ページ#Mにコピーする必要がある。
FIG. 18 is a diagram illustrating a situation where data copy processing is performed in the flash memory chip. When data for one physical page is written from the
フラッシュメモリ110内データをコピーする際、基本的には、一旦フラッシュメモリ110からコントローラ120にデータを読み出し、その後、コントローラ120のデータをフラッシュメモリ110に書き込みを行う。
When copying the data in the
図19(A)、(B)は、それぞれフラッシュメモリ110からのデータの読み出しと、フラッシュメモリ110へのデータの書き込みを示したタイミングチャートである。図中、制御信号線群は、チップイネーブル信号、コマンドラッチイネーブル信号、アドレスラッチイネーブル信号、コマンド/データバス、ライトイネーブル信号、リードイネーブル信号からなる。
FIGS. 19A and 19B are timing charts showing data reading from the
図19(A)に示すデータ読み出しにおいては、ホスト200はフラッシュメモリ110に読み出しのコマンド(リードコマンド)と読み出し対象のアドレス(リードアドレス)を転送する。それを受けてフラッシュメモリ110はデータ読み出しに必要な一定時間のビジー状態をレディ/ビジー信号に出力する。その後、フラッシュメモリ110がレディ状態になってから、フラッシュメモリ110からデータを読み出す(リードデータ)。
In the data reading shown in FIG. 19A, the
この処理に要する時間は約152μsである。内訳は、フラッシュメモリ110のビジー期間が25μs、データの読み出しに要する時間が約127μsである。ここでデータは(2KB+64B)でサイクルタイムを60nsとして算出している。なお読み出しのコマンド(リードコマンド)と読み出し対象のアドレス(リードアドレス)の処理時間は無視できる程度の時間である。
The time required for this processing is about 152 μs. The breakdown is that the busy period of the
次に、図19(B)に示すデータ書き込みにおいては、ホスト200はフラッシュメモリ110に書き込みを開始するコマンド(ライト開始コマンド)と書き込み対象のアドレス(ライトアドレス)を転送する。その後、フラッシュメモリ110に書き込みデータを転送し(ライトデータ)、最後に書き込みを実行するコマンド(ライト実行コマンド)を転送する。それを受けてフラッシュメモリ110はデータ書き込みに必要な一定時間のビジー状態をレディ/ビジー信号に出力する。
Next, in the data write shown in FIG. 19B, the
この処理に要する時間は約327μsである。内訳は、フラッシュメモリ110のビジー期間が200μs、書き込みデータの転送に要する時間が約127μsである。ここでデータは(2KB+64B)でサイクルタイムを60nsとして算出している。なお書き込みを開始するコマンド(ライト開始コマンド)と書き込み対象のアドレス(ライトアドレス)と書き込みを実行するコマンド(ライト実行コマンド)の処理時間は無視できる程度の時間である。
The time required for this processing is about 327 μs. The breakdown is that the busy period of the
その結果、フラッシュメモリ110からコントローラ120にデータを読み出し、その後、コントローラ120のデータをフラッシュメモリ110に書き込むのに要する時間は約479μs(=152μs+327μs)である。
As a result, it takes about 479 μs (= 152 μs + 327 μs) to read data from the
この処理をフラッシュメモリチップ内で行うため、データのコピー機能がある。フラッシュメモリチップ内のデータのコピーは、ページバッファ112に読み出したデータをホスト200に読み出した後もそのまま保持しておき、それを書き込み用のデータとして使用することで実現する。データのコピー機能を用いたときのタイミングチャートを図20に示す。
Since this process is performed in the flash memory chip, there is a data copy function. Copying data in the flash memory chip is realized by holding the data read to the
まず読み出しで、コントローラ120は、フラッシュメモリ110にコピー元データの読み出しのコマンド(コピーリードコマンド)とコピー元データの対象アドレス(コピーリードアドレス)を転送する。それを受けてフラッシュメモリ110にデータ読み出しに必要な一定時間のビジー状態をレディ/ビジー信号に出力する。このときに読み出し対象のデータはページバッファ112に格納される。その後フラッシュメモリ110がレディ状態になってからフラッシュメモリ110からデータを読み出す(コピーリードデータ)。この読み出しは、読み出したデータの中にビット誤り等が発生している場合に、それを検出するために行う。この処理後もページバッファ112に格納されているデータはそのまま保持されている。
First, in reading, the
次に書き込みにおいては、コントローラ120は、フラッシュメモリ110にコピー書き込みを開始するコマンド(コピーライト開始コマンド)とコピー先の書き込み対象アドレス(コピーライトアドレス)を転送する。その後フラッシュメモリ110に書き込みデータを転送する(ライトデータ)。このデータは管理領域部のデータや、先に読み出したデータに誤りが発生していた場合の誤り訂正データであり、ページバッファ112の一部のみを更新する。最後にコピー書き込みを実行するコマンド(コピーライト実行コマンド)を転送する。それを受けてフラッシュメモリ110はデータ書き込みに必要な一定時間のビジー状態をレディ/ビジー信号に出力して、データのコピー処理を終了する。
Next, in writing, the
この処理に有する時間は約352μsである。内訳は、フラッシュメモリ110の読み出しのビジー期間が25μs、データの読み出しに要する時間が約127μs、フラッシュメモリ110の書き込みのビジー期間が200μsである。ここでデータは(2KB+64B)でサイクルタイムを60nsとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。
The time for this treatment is about 352 μs. The breakdown is that the read busy period of the
つまり、フラッシュメモリ110のデータのコピー機能を使用すると処理時間は約約352μsになり、一旦データをコントローラ120に転送した後、フラッシュメモリ110に書き込む場合の処理時間約479μsに比べ、30%近く高速に処理できる。
In other words, when the data copy function of the
上述したデータのコピー処理はフラッシュメモリチップ内部でのみ行える処理であり、複数のフラッシュメモリチップを制御する場合には使用できない。例えば図21に示すように、1つのコントローラ120でフラッシュメモリ110Aとフラッシュメモリ110Bの2つのフラッシュメモリ110Aを制御する場合には、コントローラ120はチップイネーブル信号をチップイネーブル1とチップイネーブル2の2本設けることで個別に制御する。チップイネーブル信号以外の制御信号はフラッシュメモリ110Aとフラッシュメモリ2で共有して使用する。
The data copying process described above can be performed only inside the flash memory chip, and cannot be used when controlling a plurality of flash memory chips. For example, as shown in FIG. 21, when the two
図22は図21に示した構成におけるフラッシュメモリ110Aからフラッシュメモリ110Bへのデータのコピー処理を示したタイミングチャートである。まずチップイネーブル1を”L”(アクティブ)にした状態で図19(A)と同様の読み出しの処理を行い、その後チップイネーブル1を”H”(インアクティブ)にチップイネーブル2を”L”(アクティブ)にして図19(B)と同様の書き込みの処理を行う。
メモリーカード100を大容量化するために、メモリーカード100に搭載するフラッシュメモリ110の数を増やすことが有効である。フラッシュメモリの数を増やすため1つのパッケージに複数のフラッシュメモリチップを封止したマルチチップパッケージ(MCP)がある。図23(A)および(B)はその一例である。
In order to increase the capacity of the
図23(A)はフラッシュメモリチップ110を同じ向きに複数重ねたパッケージの断面図であり、図23(B)は2つのフラッシュメモリチップ110を背中合わせにして封じるパッケージの断面図である。なお、図中、140はフラッシュメモリチップ110を固定する基板、150は絶縁性の接着剤、160は封止樹脂、170はリード線である。
23A is a cross-sectional view of a package in which a plurality of
図23(A)、(B)のいずれの場合においても、パッケージ外部に出すチップイネーブル信号の本数により分類でき、図24(A)に示すようにパッケージ180の内部に存在するフラッシュメモリチップ110A、110Bのそれぞれに対応するチップイネーブル信号を個別にパッケージ外部に出しているタイプと、図24(B)に示すようにパッケージ180の内部に存在するフラッシュメモリチップのチップイネーブル信号を共有して1本だけ外部に出しておき、パッケージ180の内部では、コントローラ120が指定するアドレスによって2つのフラッシュメモリ110A、110Bの動作を切り替えるように設定されているタイプがある。
In either case of FIGS. 23A and 23B, it can be classified by the number of chip enable signals output to the outside of the package, and as shown in FIG. 24A, the
図24(B)のタイプでは、チップイネーブルを2つのフラッシュメモリチップで共有していることを示す端子設定であるマルチチップ端子に”H”を、さらにどのアドレス領域について対応するかを示すバンク端子には、それぞれ別の極性となる”H”と”L”を印加している。 In the type of FIG. 24B, a bank terminal indicating which address area corresponds to “H” for a multi-chip terminal which is a terminal setting indicating that a chip enable is shared by two flash memory chips. Are applied with “H” and “L” having different polarities.
図24(A)の構成におけるデータのコピー処理は、図22のタイミングチャートと同様に行われる。また図24(B)の構成におけるデータのコピー処理は図25のタイミングチャートで行われる。図25のタイミングチャートは、チップイネーブル信号を除き図22のタイミングチャートと同様であるため、説明は省略する。 Data copy processing in the configuration of FIG. 24A is performed in the same manner as the timing chart of FIG. The data copy processing in the configuration of FIG. 24B is performed according to the timing chart of FIG. The timing chart of FIG. 25 is the same as the timing chart of FIG. 22 except for the chip enable signal, and thus description thereof is omitted.
図24(A)、(B)のいずれの構成においても、複数のフラッシュメモリチップを制御するコントローラ120は、データのコピー処理を行う際に、一旦フラッシュメモリ110Aからデータを読み出してコントローラ120に転送し、その後、改めてコントローラ120からデータを転送してフラッシュメモリ110Bに書き込む必要がある。
24A and 24B, the
このように、大容量のメモリーカードを実現するMCPにおいては、複数の不揮発性メモリを制御する必要があるために、高速書込みのためのデータのコピー機能を有効に活用することができず、データのコピー処理が必要なときには、一旦不揮発性メモリからデータを読み出してコントローラに転送した後に、改めて不揮発性メモリにデータを転送して書き込む必要があり、処理に余分な時間がかかるという課題があった。 As described above, in the MCP that realizes a large-capacity memory card, it is necessary to control a plurality of nonvolatile memories. Therefore, the data copy function for high-speed writing cannot be used effectively, and the data When copy processing is required, it is necessary to read data from the non-volatile memory and transfer it to the controller, and then transfer and write the data to the non-volatile memory again, which requires extra time for processing. .
本発明は上記課題を解決し、データのコピー処理が高速で行える不揮発性記憶装置を提供することを目的とする。 An object of the present invention is to solve the above-described problems and provide a nonvolatile memory device capable of performing data copy processing at high speed.
上記課題を解決するために、本発明の第1の不揮発性記憶装置は、
データを記憶する第1および第2の不揮発性メモリと、
前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第1不揮発性メモリまたは前記第2の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスとを備え、
前記コントローラと前記第1の不揮発性メモリ間のバスおよび、前記コントローラと前記第2の不揮発性メモリ間のバスを共有し、
かつ前記コントローラは、前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを、前記バスを介して前記第2の不揮発性メモリに転送することを特徴とする。
In order to solve the above problem, the first nonvolatile memory device of the present invention provides:
First and second nonvolatile memories for storing data;
A controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories;
A bus for transferring a command, an address or data between the controller and the first nonvolatile memory or the second nonvolatile memory;
Sharing a bus between the controller and the first nonvolatile memory and a bus between the controller and the second nonvolatile memory;
The controller reads the data read from the first non-volatile memory via the bus during the copy process of reading the data from the first non-volatile memory and writing the data to the second non-volatile memory. Transfer to the second non-volatile memory.
本発明の第1の不揮発性記憶装置において、前記コントローラは、コピー処理の際、前記第1の不揮発性メモリに対してデータを読み出す制御と、前記第2の不揮発性メモリに対してデータを書き込む制御とを同時に行うことが好ましい。 In the first nonvolatile memory device of the present invention, the controller controls to read data from the first nonvolatile memory and writes data to the second nonvolatile memory during the copy process. It is preferable to perform the control simultaneously.
また本発明の不揮発性記憶装置において、前記コントローラは、コピー処理の際、前記バスで転送されるデータを取得して前記第1の不揮発性メモリから読み出されるデータのECC演算を行うことが好ましい。同様に、前記コントローラは、さらにECC演算結果を基に、前記第2の不揮発性メモリに対する書き込みデータの訂正を行うことが好ましい。 In the nonvolatile memory device of the present invention, it is preferable that the controller obtains data transferred by the bus and performs ECC calculation of data read from the first nonvolatile memory during a copy process. Similarly, it is preferable that the controller further corrects write data for the second nonvolatile memory based on the ECC calculation result.
また本発明の第1の不揮発性記憶装置において、前記第1の不揮発性メモリと前記第2の不揮発性メモリが同一のパッケージ内に封止されていてもよい。この場合、前記第1の不揮発性メモリおよび前記第2の不揮発性メモリにおける書き込みの制御線および読み出しの制御線が、個別に前記パッケージの外部に出力されて前記コントローラと接続される。 In the first nonvolatile memory device of the present invention, the first nonvolatile memory and the second nonvolatile memory may be sealed in the same package. In this case, the write control line and the read control line in the first nonvolatile memory and the second nonvolatile memory are individually output to the outside of the package and connected to the controller.
もしくは、前記第1の不揮発性メモリと前記第2の不揮発性メモリが異なるパッケージに封止されていてもよい。 Alternatively, the first nonvolatile memory and the second nonvolatile memory may be sealed in different packages.
次に本発明の第2の不揮発性記憶装置は、
データを記憶する第1および第2の不揮発性メモリと、
前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第1不揮発性メモリまたは前記第2の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスと、
前記第1および第2の不揮発性メモリ間で直接データを転送する内部I/Fとを備え、
前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを前記内部I/Fを介して前記第2の不揮発性メモリに転送することを特徴とする。
Next, the second nonvolatile memory device of the present invention is
First and second nonvolatile memories for storing data;
A controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories;
A bus for transferring a command, address or data between the controller and the first nonvolatile memory or the second nonvolatile memory;
An internal I / F that directly transfers data between the first and second nonvolatile memories,
During a copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory, the data read from the first nonvolatile memory is transferred to the first nonvolatile memory via the internal I / F. It transfers to 2 non-volatile memory, It is characterized by the above-mentioned.
本発明の第2の不揮発性記憶装置において、前記内部I/Fは、前記第1の不揮発性メモリおよび前記第2の不揮発性メモリのいずれからも制御可能なことが好ましい。
また本発明の第2の不揮発性記憶装置において、前記内部I/Fを介しての前記第1の不揮発性メモリから前記第2の不揮発性メモリへのデータの転送と、前記バスを介しての前記第1の不揮発性メモリから前記コントローラへのデータの読み出しを同時に行うことが好ましい。同様に、前記内部I/Fを介しての前記第1の不揮発性メモリから前記第2の不揮発性メモリへのデータの転送と、前記バスを介しての前記コントローラから前記第2の不揮発性メモリへのデータの書き込みを同時に行うことが好ましい。
In the second nonvolatile memory device of the present invention, it is preferable that the internal I / F can be controlled from either the first nonvolatile memory or the second nonvolatile memory.
In the second nonvolatile memory device of the present invention, data transfer from the first nonvolatile memory to the second nonvolatile memory via the internal I / F, and via the bus It is preferable to simultaneously read data from the first nonvolatile memory to the controller. Similarly, data transfer from the first nonvolatile memory to the second nonvolatile memory via the internal I / F, and the controller to the second nonvolatile memory via the bus It is preferable to write data to the memory simultaneously.
更に、本発明の第2の不揮発性記憶装置において、前記第1の不揮発性メモリと前記第2の不揮発性メモリとが同一のパッケージ内に封止されていてもよい。この場合、 前記コントローラによる前記第1の不揮発性メモリと前記第2の不揮発性メモリの選択はアドレスを指定する。ことで行うことを特徴とする請求項12に記載の不揮発性記憶装置。同様に、前記内部I/Fが前記パッケージ内だけで接続され、前記パッケージの外部には出力されないようにする。 Furthermore, in the second nonvolatile memory device of the present invention, the first nonvolatile memory and the second nonvolatile memory may be sealed in the same package. In this case, selection of the first nonvolatile memory and the second nonvolatile memory by the controller designates an address. The nonvolatile memory device according to claim 12, wherein Similarly, the internal I / F is connected only within the package and is not output to the outside of the package.
もしくは、前記第1の不揮発性メモリと前記第2の不揮発性メモリが異なるパッケージに封止されていてもよい。 Alternatively, the first nonvolatile memory and the second nonvolatile memory may be sealed in different packages.
次に、本発明の第1の不揮発性記憶装置のデータ転送方法は、
データを記憶する第1および第2の不揮発性メモリと、前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを制御するコントローラとを備え、前記コントローラと前記第1不揮発性メモリ間のバスおよび、前記コントローラと前記第2の不揮発性メモリ間のバスを共有する不揮発性記憶装置のデータ転送方法であって、
前記コントローラは、前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを、前記バスを介して前記第2の不揮発性メモリに転送することを特徴とする。
Next, a data transfer method of the first nonvolatile memory device of the present invention is as follows.
A first and second nonvolatile memory for storing data; a controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories; A data transfer method for a nonvolatile storage device that shares a bus between the controller and the first nonvolatile memory and a bus between the controller and the second nonvolatile memory,
The controller reads data from the first nonvolatile memory via the bus during the copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory. The data is transferred to the second non-volatile memory.
また本発明の第2の不揮発性記憶装置のデータ転送方法は、
データを記憶する第1および第2の不揮発性メモリと、前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを行うコントローラと、前記第1および第2の不揮発性メモリ間で直接データを転送する内部I/Fとを備えた不揮発性記憶装置のデータ転送方法であって、
前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを前記内部I/Fを介して前記第2の不揮発性メモリに転送することを特徴とする。
The data transfer method of the second nonvolatile memory device of the present invention is as follows:
A first and second nonvolatile memory for storing data, a controller for writing data to the first and second nonvolatile memories, and reading data from the first and second nonvolatile memories; A data transfer method for a nonvolatile storage device comprising an internal I / F that directly transfers data between the first and second nonvolatile memories,
During the copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory, the data read from the first nonvolatile memory is transferred to the first nonvolatile memory via the internal I / F. It transfers to 2 non-volatile memory, It is characterized by the above-mentioned.
本発明の不揮発性記憶装置によれば、データのコピー処理において、装置内部に搭載されている複数の不揮発性メモリチップ間におけるデータの転送が、同一チップ内におけるデータの転送と同等レベルで行えることから、高速でデータの書き込みが行える不揮発性記憶装置を提供することができる。 According to the nonvolatile memory device of the present invention, in data copy processing, data transfer between a plurality of nonvolatile memory chips mounted in the device can be performed at the same level as data transfer within the same chip. Thus, a nonvolatile memory device capable of writing data at high speed can be provided.
以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態1における不揮発性記憶装置の内部構成を示した図である。2つの不揮発性メモリであるフラッシュメモリ110A、110Bを制御するために、チップイネーブル信号とライトイネーブル信号とリードイネーブル信号とをそれぞれチップ別に出力する。それ以外のコマンド/データバスを始めとする信号線は2つのフラッシュメモリで共有する。このような構成をとることで、データバスを共有したまま、フラッシュメモリからの読み出しとフラッシュメモリへの書き込みを同時に行うことが可能となる。
(Embodiment 1)
FIG. 1 is a diagram showing an internal configuration of a nonvolatile memory device according to Embodiment 1 of the present invention. In order to control the
図2は図1の構成において、一方のフラッシュメモリからもう一方のフラッシュメモリにデータを転送する際の1サイクル分のタイミングチャートである。図2はあくまでもデータ転送に関する部分だけを取り出している。実際には、データを読み出すフラッシュメモリに対しては、この前に読み出しコマンドと読み出し対象アドレスを入力する必要があり、データを書き込むフラッシュメモリに対しては、この前に書き込み開始コマンドと書き込み対象アドレスを入力し、更にその後に書き込み実行コマンドを入力する必要がある。 FIG. 2 is a timing chart for one cycle when data is transferred from one flash memory to the other flash memory in the configuration of FIG. FIG. 2 shows only the part related to data transfer. Actually, it is necessary to input a read command and a read target address before this for a flash memory that reads data, and a write start command and a write target address before this for a flash memory that writes data. And then a write execution command must be input.
ここでは、フラッシュメモリ110Aからフラッシュメモリ110Bにデータを転送する場合について示している。データ転送において、コントローラ120は、まずチップイネーブル1とチップイネーブル2をともに”L”(アクティブ)にする。そしてリードイネーブル1を”L”(アクティブ)にすることで、フラッシュメモリ110Aからの読み出しデータの出力を要求する。フラッシュメモリ110Aは、リードイネーブル1の”L”(アクティブ)を受けてコマンド/データバス130に有効データを出力する。コントローラ120は、フラッシュメモリ110Aからデータが出力されている期間にライトイネーブル信号2を”H”→”L”→”H”とトグルすることで、フラッシュメモリ110Bに対して、コマンド/データバス130を介してフラッシュメモリ110Aが出力している有効なデータを書き込みデータとして入力する。コントローラ120はリードイネーブル信号1を”H”(インアクティブ)にすることで、フラッシュメモリ110Aからコマンド/データバス130へのデータの出力を終える。
Here, a case where data is transferred from the
以上のようにして、コントローラ120はフラッシュメモリ110Aからフラッシュメモリ110Bにデータを転送する。
As described above, the
図3は図1の構成において、図2のタイミングチャートに示した期間における制御信号の印加状態やデータの流れを示した図である。太い矢印で示すように、コントローラ120は、データの転送元であるフラッシュメモリ110Aとデータの転送先であるフラッシュメモリ110Bの両方のチップイネーブル信号(チップイネーブル1とチップイネーブル2)をアクティブな状態とし、コピー元であるフラッシュメモリ110Aのリードイネーブル1をアクティブにすることで、フラッシュメモリ110Aからデータを読み出してコマンド/データバス130に出力させる。その状態で、コピー先であるフラッシュメモリ110Bのライトイネーブル信号をトグルすることで、フラッシュメモリ110Aから読み出したデータをフラッシュメモリ110Bに書き込み転送する。
FIG. 3 is a diagram showing a control signal application state and data flow in the period shown in the timing chart of FIG. 2 in the configuration of FIG. As indicated by the thick arrows, the
図4は図2のデータ転送を利用してフラッシュメモリ110Aからフラッシュメモリ110Bへデータをコピーする際のタイミングチャートである。まず、コントローラ120は、コピー元のフラッシュメモリであるフラッシュメモリ110Aのチップイネーブル1だけを”L”(アクティブ)にし、チップイネーブル2は”H”(インアクティブ)の状態で、読み出しのコマンド(リードコマンド)とコピー元データの対象アドレス(リードアドレス)を転送する。それを受けてフラッシュメモリ110Aは、データ読み出しに必要な一定時間のビジー状態をレディ/ビジー信号に出力する。
FIG. 4 is a timing chart when data is copied from the
次に、コントローラ120はフラッシュメモリ110Aのチップイネーブル1を”H”(インアクティブ)にし、コピー先のフラッシュメモリ110Bのチップイネーブル2を”L”(アクティブ)の状態で、書き込み開始のコマンド(ライト開始コマンド)とコピー先データの対象アドレス(ライトアドレス)を転送する。
Next, the
コントローラ120は、フラッシュメモリのレディ/ビジー信号が”H”(レディ状態)になるのを待ってチップイネーブル1を”L”(アクティブ)にして、つまりフラッシュメモリ110Aもフラッシュメモリ110Bもともに選択状態として、フラッシュメモリ110Aからフラッシュメモリ110Bへのデータ転送(リードデータ/ライトデータ)を行う。これは図2で示したタイミングチャートに基づいて必要サイクル数だけ行われる。フラッシュメモリ110Aに対してはリードイネーブル1をトグルすることで、またフラッシュメモリ110Bに対してはライトイネーブル信号2をトグルすることで実行する。
The
この際に、コントローラ120は、コマンド/データバス130を通じてフラッシュメモリ110Aから読み出したデータのECC演算を併せて行う。つまり、この期間にフラッシュメモリ110Aから出力されるデータは、フラッシュメモリ110Bに対して書き込みデータとして転送されるとともに、ECC演算のためにコントローラ120に送られる。
At this time, the
この後、コントローラ120は、フラッシュメモリ110Bだけにデータを転送するためにチップイネーブル1を”H”(インアクティブ)にして、フラッシュメモリ110Bだけを選択した状態で、管理情報等の書き込みデータの転送とECCの訂正を行う(ライトデータ)。つまり、フラッシュメモリ110Aから読み出したデータのECC演算の結果をフラッシュメモリ110Bへの書き込みデータに反映させることになる。なおECCの訂正に要する書き込みデータの転送は訂正能力分なので数バイト程度である。最後に、フラッシュメモリ110Bに対して書き込みの実行のコマンドを発行して処理を終える。
Thereafter, the
この処理に有する時間は約352μsである。内訳は、フラッシュメモリの読み出しのビジー期間が25μs、データの読み出しに要する時間が約127μs、フラッシュメモリの書き込みのビジー期間が200μsである。ここでデータは(2KB+64B)でサイクルタイムを60nsとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。 The time for this treatment is about 352 μs. The breakdown is that the flash memory read busy period is 25 μs, the data read time is approximately 127 μs, and the flash memory write busy period is 200 μs. Here, the data is (2 KB + 64 B) and the cycle time is calculated as 60 ns. Processing time for command input and address input is negligible.
この時間は、単一のフラッシュメモリチップにおいてコピー機能を使用してデータをコピーする際に要する時間と同等である。つまり、チップイネーブル信号だけでなく、制御する複数のフラッシュメモリの読み出しと書き込みを独立に制御することにより、コマンド/データバス130を共有した状態でフラッシュメモリ間のデータのコピーを高速で行うことができる。
This time is equivalent to the time required to copy data using the copy function in a single flash memory chip. That is, not only the chip enable signal but also the reading and writing of a plurality of flash memories to be controlled are independently controlled, so that data can be copied between the flash memories at a high speed while the command /
なお、図5に示すように1つのフラッシュメモリパッケージ180に2つのフラッシュメモリ110A、110Bを封止してコマンド/データバス130を共有した構成においても、チップイネーブル、ライトイネーブル、リードイネーブルを独立に制御することで、複数のフラッシュメモリチップ間でデータを高速でコピーすることが可能である。
As shown in FIG. 5, even in a configuration in which two
(実施の形態2)
図6は、本発明の実施の形態2における不揮発性記憶装置の内部構成を示した図である。不揮発性記憶装置であるメモリーカード100の内部にはコントローラ120とフラッシュメモリパッケージ180がそれぞれ1つづつあり、パッケージ180内部には2つの不揮発性メモリであるフラッシュメモリ110A、110Bが封止されている。従来のメモリーカードを示した図24(B)と構成が異なる箇所は、パッケージ180に封止された2つのフラッシュメモリ間にまたがる内部I/F190を有するところである。内部I/F190はフラッシュメモリパッケージの外部には出力されていない。
(Embodiment 2)
FIG. 6 is a diagram showing an internal configuration of the nonvolatile memory device according to Embodiment 2 of the present invention. Inside the
図7は図6の内部I/F190の詳細図である。フラッシュメモリ110A、110Bは内部I/F用の信号として、出力である送信クロックと開始パルス、入力である受信クロックとカウンタリセット、また入出力としてデータの転送を行う内部バスを備えている。
FIG. 7 is a detailed view of the internal I /
フラッシュメモリ110Aとフラッシュメモリ110Bを内部I/F190で接続する場合、フラッシュメモリ110Aの送信クロック出力はフラッシュメモリ110Bの受信クロックに、フラッシュメモリ110Aの開始パルス出力はフラッシュメモリ110Bのカウンタリセット入力に、フラッシュメモリ110Bの送信クロック出力はフラッシュメモリ110Aの受信クロックに、フラッシュメモリ110Bの開始パルス出力はフラッシュメモリ110Aのカウンタリセット入力にそれぞれ接続され、フラッシュメモリ110Aの内部バスはフラッシュメモリ110Bの内部バスに接続される。
When the
フラッシュメモリ110Aからフラッシュメモリ110Bにデータを転送する場合、フラッシュメモリ110Aはフラッシュメモリ110Bに対して開始パルスを出力する。開始パルスを出力したフラッシュメモリ110Aは内部バスを駆動する出力状態とし、フラッシュメモリ110Aの開始パルスによりカウンタリセットを受け取ったフラッシュメモリ110Bは内部バスを入力状態とする。この状態で、フラッシュメモリ110Aは内部バスにデータを出力しながら送信クロックをトグルしていく。このときのタイミングチャートを図8に示す。転送データが有効なデータである期間に転送クロック出力の立ち上がりエッジを出力する。
When transferring data from the
内部I/F190を使用したデータ転送では、転送元のフラッシュメモリ110Aのページバッファ112から転送先のフラッシュメモリ110Bのページバッファ112へとデータの転送が行われる。フラッシュメモリのメモリアレイからのデータの読み出しや、フラッシュメモリのメモリアレイへのデータの書き込みは行われない。
In data transfer using the internal I /
このように内部バス構成をパッケージ内部に設けることにより、コントローラ120からのコマンド/データバス130の制御とは独立に複数のフラッシュメモリ間でのデータ転送が可能になる。
By providing the internal bus configuration in the package as described above, data transfer between a plurality of flash memories can be performed independently of the control of the command /
図9は図6の構成において、図8のタイミングチャートに示した期間における制御信号の印加状態やデータの流れを示した図である。太い矢印で示すように、フラッシュメモリ110Aをデータの転送元、フラッシュメモリ110Bをデータの転送先としてパッケージ180の内部だけでデータの転送が行われる。
FIG. 9 is a diagram showing a control signal application state and data flow during the period shown in the timing chart of FIG. 8 in the configuration of FIG. As indicated by the thick arrows, data is transferred only within the
図10は、内部I/F190を利用してフラッシュメモリ110Aからフラッシュメモリ110Bへデータをコピーする際のタイミングチャートである。まず、コントローラ120は、チップイネーブルを”L”(アクティブ)にして読み出しのコマンド(コピーリードコマンド)とフラッシュメモリ110Aに対応するアドレスであるコピー元データの対象アドレス(コピーリードアドレス)を転送する。それを受けてフラッシュメモリ110Aは、データ読み出しに必要な一定時間のビジー状態をレディ/ビジー信号に出力する。このときフラッシュメモリ110Bはアドレスが対象外であるので動作しない。
FIG. 10 is a timing chart when data is copied from the
フラッシュメモリ110Aは、内部のページバッファ112に読み出しデータを転送した後にレディ/ビジー信号を”H”(レディ)にするとともに、内部I/F190を使用してフラッシュメモリ110Aからフラッシュメモリ110Bへのデータ転送(データ転送)を開始する。このデータ転送は通常の読み出しコマンドでは実行されないが、コピーリードコマンドが発行されていることを受けて、フラッシュメモリ110Aがコントローラ120の制御とは独立してフラッシュメモリ110Bへとデータ転送する。
The
同時にコントローラ120は、フラッシュメモリのレディ/ビジー信号が”H”(レディ状態)になるのを待って読み出しデータの転送を開始する(コピーリードデータ)。
At the same time, the
この際に、コントローラ120は、ECC演算を行うためにデータを読み出す。つまりコントローラ120は、この期間にフラッシュメモリ110Aからフラッシュメモリ110Bへ転送されているデータのECC演算を行う。ただし、ECC演算に使用されるデータは、フラッシュメモリ110Aから内部I/F190を介してフラッシュメモリ110Bへ転送されたデータではなく、別の経路であるフラッシュメモリ110Aからコマンド/データバス130を介してコントローラ120へ読み出されたデータである。
At this time, the
コントローラ120はデータの読み出しを追えた後、コピー先への書き込み開始のコマンド(コピーライト開始コマンド)とフラッシュメモリ110Bに対応するアドレスであるコピー先の対象アドレス(コピーライトアドレス)を転送する。それを受けてフラッシュメモリ110Bはコントローラ120からのデータを受け付けられる状態となる。フラッシュメモリ110Aはアドレスが対象外であるので動作しない。
After tracking the data read, the
そうして管理情報等の書き込みデータの転送とECCの訂正を行う(コピーライトデータ)。つまり、フラッシュメモリ110Aから読み出したデータのECC演算の結果をフラッシュメモリ110Bへの書き込みデータに反映させることになる、なお、ECCの訂正に要する書き込みデータの転送は訂正能力分なので数バイト程度である。最後に、書き込みの実行のコマンドを発行して処理を終える。書き込み実行のコマンドを受けてフラッシュメモリ110Bでは、ページバッファ112のデータをメモリアレイの対象のアドレスに書き込む。
Then, write data such as management information is transferred and ECC is corrected (copyright data). That is, the result of the ECC calculation of the data read from the
この処理に有する時間は約352μsである。内訳は、フラッシュメモリの読み出しのビジー期間が25μs、データの読み出しに要する時間が約127μs、フラッシュメモリの書き込みのビジー期間が200μsである。ここでデータは(2KB+64B)でサイクルタイムを60nsとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。 The time for this treatment is about 352 μs. The breakdown is that the flash memory read busy period is 25 μs, the data read time is approximately 127 μs, and the flash memory write busy period is 200 μs. Here, the data is (2 KB + 64 B) and the cycle time is calculated as 60 ns. Processing time for command input and address input is negligible.
この時間は単一のフラッシュメモリチップにおいてコピー機能を使用してデータをコピーする際に要する時間と同等である。つまりコントローラ120を介した信号ではなく、フラッシュメモリ110A、110B間に内部I/F190を設けることで、フラッシュメモリ間のデータのコピーを高速で行うことができる。
This time is equivalent to the time required to copy data using the copy function in a single flash memory chip. That is, by providing the internal I /
以上のように、本発明の不揮発性記憶装置は、装置内部に複数の半導体チップを実装しているにもかかわらず、単一の半導体チップで構成されているものと同様に取り扱うことができるため、大容量を要望されるメモリーカードに適している。 As described above, the nonvolatile memory device of the present invention can be handled in the same manner as a single semiconductor chip despite the fact that a plurality of semiconductor chips are mounted inside the device. Suitable for memory cards that require large capacity.
100 メモリーカード
110 フラッシュメモリ
112 ページバッファ
113 制御回路
114 物理ブロック
115 物理ページ
120 コントローラ
130 コマンド/データバス
190 内部I/F
200 ホスト
100
200 hosts
Claims (22)
前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第1不揮発性メモリまたは前記第2の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスとを備え、
前記コントローラと前記第1の不揮発性メモリ間のバスおよび、前記コントローラと前記第2の不揮発性メモリ間のバスを共有し、
かつ前記コントローラは、前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを、前記バスを介して前記第2の不揮発性メモリに転送することを特徴とする不揮発性記憶装置。 First and second nonvolatile memories for storing data;
A controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories;
A bus for transferring a command, an address or data between the controller and the first nonvolatile memory or the second nonvolatile memory;
Sharing a bus between the controller and the first nonvolatile memory and a bus between the controller and the second nonvolatile memory;
The controller reads the data read from the first non-volatile memory via the bus during the copy process of reading the data from the first non-volatile memory and writing the data to the second non-volatile memory. And transferring the data to the second nonvolatile memory.
前記第1および第2の不揮発性メモリへのデータ書き込みならびに、前記第1および第2の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第1不揮発性メモリまたは前記第2の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスと、
前記第1および第2の不揮発性メモリ間で直接データを転送する内部I/Fとを備え、
前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを前記内部I/Fを介して前記第2の不揮発性メモリに転送することを特徴とする不揮発性記憶装置。 First and second nonvolatile memories for storing data;
A controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories;
A bus for transferring a command, address or data between the controller and the first nonvolatile memory or the second nonvolatile memory;
An internal I / F that directly transfers data between the first and second nonvolatile memories,
During the copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory, the data read from the first nonvolatile memory is transferred to the first nonvolatile memory via the internal I / F. A non-volatile memory device, wherein the non-volatile memory device is transferred to a non-volatile memory.
前記コントローラは、前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを、前記バスを介して前記第2の不揮発性メモリに転送することを特徴とする不揮発性記憶装置のデータ転送方法。 A first and second nonvolatile memory for storing data; a controller for controlling data writing to the first and second nonvolatile memories and data reading from the first and second nonvolatile memories; A data transfer method for a nonvolatile storage device that shares a bus between the controller and the first nonvolatile memory and a bus between the controller and the second nonvolatile memory,
The controller reads data from the first nonvolatile memory via the bus during the copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory. A data transfer method for a nonvolatile memory device, wherein the data is transferred to the second nonvolatile memory.
前記第1の不揮発性メモリからデータを読み出して前記第2の不揮発性メモリにデータを書き込むコピー処理の際、前記第1の不揮発性メモリから読み出したデータを前記内部I/Fを介して前記第2の不揮発性メモリに転送することを特徴とする不揮発性記憶装置のデータ転送方法。 A first and second nonvolatile memory for storing data, a controller for writing data to the first and second nonvolatile memories, and reading data from the first and second nonvolatile memories; A data transfer method for a nonvolatile storage device comprising an internal I / F that directly transfers data between the first and second nonvolatile memories,
During the copy process of reading data from the first nonvolatile memory and writing the data to the second nonvolatile memory, the data read from the first nonvolatile memory is transferred to the first nonvolatile memory via the internal I / F. A method for transferring data in a nonvolatile memory device, wherein the data is transferred to a nonvolatile memory of 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139470A JP2007310680A (en) | 2006-05-18 | 2006-05-18 | Nonvolatile storage device and its data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139470A JP2007310680A (en) | 2006-05-18 | 2006-05-18 | Nonvolatile storage device and its data transfer method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007310680A true JP2007310680A (en) | 2007-11-29 |
Family
ID=38843467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139470A Pending JP2007310680A (en) | 2006-05-18 | 2006-05-18 | Nonvolatile storage device and its data transfer method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007310680A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011520188A (en) * | 2008-04-30 | 2011-07-14 | アップル インコーポレイテッド | Memory system copyback optimization |
KR20110094289A (en) * | 2008-10-25 | 2011-08-23 | 쌘디스크 3디 엘엘씨 | Page buffer program command and methods to reprogram pages without re-inputting data to a memory device |
JP2011243193A (en) * | 2010-05-13 | 2011-12-01 | Micron Technology Inc | Memory buffer having information that can be accessed after program has failed |
JP2015056105A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Nonvolatile semiconductor storage device |
WO2016143009A1 (en) * | 2015-03-06 | 2016-09-15 | 株式会社 東芝 | Memory device control method, and memory device |
KR20200051174A (en) * | 2018-11-05 | 2020-05-13 | 에스케이하이닉스 주식회사 | Memory system |
-
2006
- 2006-05-18 JP JP2006139470A patent/JP2007310680A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011520188A (en) * | 2008-04-30 | 2011-07-14 | アップル インコーポレイテッド | Memory system copyback optimization |
KR101579555B1 (en) | 2008-10-25 | 2015-12-22 | 쌘디스크 3디 엘엘씨 | Page buffer program command and methods to reprogram pages without re-inputting data to a memory device |
JP2012507070A (en) * | 2008-10-25 | 2012-03-22 | サンディスク スリーディー,エルエルシー | Page buffer program command and method for programming a page without re-entering data into the memory device |
KR20110094289A (en) * | 2008-10-25 | 2011-08-23 | 쌘디스크 3디 엘엘씨 | Page buffer program command and methods to reprogram pages without re-inputting data to a memory device |
USRE46154E1 (en) | 2008-10-25 | 2016-09-20 | Sandisk Technologies Llc | Page buffer program command and methods to reprogram pages without re-inputting data to a memory device |
JP2011243193A (en) * | 2010-05-13 | 2011-12-01 | Micron Technology Inc | Memory buffer having information that can be accessed after program has failed |
US9208901B2 (en) | 2010-05-13 | 2015-12-08 | Micron Technology, Inc. | Memory buffer having accessible information after a program-fail |
JP2015056105A (en) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | Nonvolatile semiconductor storage device |
WO2016143009A1 (en) * | 2015-03-06 | 2016-09-15 | 株式会社 東芝 | Memory device control method, and memory device |
JPWO2016143009A1 (en) * | 2015-03-06 | 2017-11-30 | 東芝メモリ株式会社 | Memory device control method and memory device |
US10725909B2 (en) | 2015-03-06 | 2020-07-28 | Toshiba Memory Corporation | Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals |
US11500770B2 (en) | 2015-03-06 | 2022-11-15 | Kioxia Corporation | Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals |
KR20200051174A (en) * | 2018-11-05 | 2020-05-13 | 에스케이하이닉스 주식회사 | Memory system |
KR102513919B1 (en) | 2018-11-05 | 2023-03-27 | 에스케이하이닉스 주식회사 | Memory system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10725909B2 (en) | Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals | |
US7411859B2 (en) | Multi-port memory device for buffering between hosts | |
KR101425957B1 (en) | Ecc control circuit and multi channel memory system icluding the same | |
US7409473B2 (en) | Off-chip data relocation | |
US8111562B2 (en) | Semiconductor storage device and method of reading data therefrom | |
TWI744632B (en) | Semiconductor apparatus and method for performing operations on a memory device | |
KR101626084B1 (en) | Multi-chip memory system and data transfer method thereof | |
JP2009510656A (en) | Multiple independent serial link memories | |
US11442664B2 (en) | Memory system and method of operating the same | |
JP2007310680A (en) | Nonvolatile storage device and its data transfer method | |
US8055978B2 (en) | Semiconductor memory system performing data error correction using flag cell array of buffer memory | |
US20070047308A1 (en) | Memory controller, flash memory system and control method for flash memory | |
US8296692B2 (en) | Read strobe feedback in a memory system | |
JP2006040497A (en) | Semiconductor memory device, nonvolatile semiconductor memory device | |
US10521157B2 (en) | Jump page cache read method in NAND flash memory and NAND flash memory | |
US11281406B2 (en) | Memory system | |
KR102242957B1 (en) | High speed NAND memory system and high speed NAND memory package device | |
KR101093620B1 (en) | Memory device having a NAND flash memory and read operation method thereof, Memory device having a NAND flash memory | |
KR101175250B1 (en) | NAND Flash Memory device and controller thereof, Write operation method | |
JP2004178620A (en) | Flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |