JP2007309914A - Method of manufacturing physical quantity sensor - Google Patents

Method of manufacturing physical quantity sensor Download PDF

Info

Publication number
JP2007309914A
JP2007309914A JP2007009904A JP2007009904A JP2007309914A JP 2007309914 A JP2007309914 A JP 2007309914A JP 2007009904 A JP2007009904 A JP 2007009904A JP 2007009904 A JP2007009904 A JP 2007009904A JP 2007309914 A JP2007309914 A JP 2007309914A
Authority
JP
Japan
Prior art keywords
physical quantity
film
silicon
semiconductor layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007009904A
Other languages
Japanese (ja)
Inventor
Ryuichiro Abe
竜一郎 阿部
Takeshi Fukada
毅 深田
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007009904A priority Critical patent/JP2007309914A/en
Publication of JP2007309914A publication Critical patent/JP2007309914A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Pressure Sensors (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
  • Measuring Volume Flow (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a physical quantity sensor capable of preventing a membrane from breaking because of becoming too thin. <P>SOLUTION: The buried layer of the SOI substrate (Silicon On Insulator) used for forming a thermal flowrate sensor is not only constituted with one layer of SiO<SB>2</SB>but also a silicon nitride membrane 11 arranged on the surface 10b of the silicon substrate 10. Thereby, at the time of etching the silicon substrate 10, the silicon nitrate membrane 11 is functioned as an etching stopper, therefore the silicon oxide membrane 12 is prevented from being eliminated. Thereby, the thinning of the membrane caused by the being etched of the silicon oxide membrane 12 can be prevented, and breakage caused by the too much thinning the membrane can be prevented. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、数層の膜からなるメンブレンが設けられた物理量センサの製造方法に関するものである。   The present invention relates to a method of manufacturing a physical quantity sensor provided with a membrane composed of several layers of films.

従来、特許文献1において、発熱抵抗体と測温抵抗体を用いた熱式流量センサが開示されている。熱式流量センサは、発熱抵抗体を被測定流体中に設置し、被測定流体によって奪われる発熱抵抗体の放熱量を測温抵抗体により検出して、被測定流体の流量を検出する。このような熱式流量センサでは、基板に凹部や空洞部を形成することにより、基板との接触を減らし、基板への熱伝達を抑制できるようにした薄膜部としてのメンブレンが設けられる。このメンブレンの上に発熱抵抗体と測温抵抗体を配置することで、熱式流量センサの応答性を高めている。   Conventionally, Patent Document 1 discloses a thermal flow sensor using a heating resistor and a resistance temperature detector. The thermal flow sensor detects the flow rate of the fluid to be measured by installing a heating resistor in the fluid to be measured and detecting the amount of heat released from the heating resistor taken by the fluid to be measured by the temperature measuring resistor. In such a thermal flow sensor, a membrane is provided as a thin film portion that can reduce contact with the substrate and suppress heat transfer to the substrate by forming a recess or a cavity in the substrate. The responsiveness of the thermal flow sensor is enhanced by arranging a heating resistor and a resistance temperature detector on the membrane.

この特許文献1に示される熱式流量センサは、SOI(Silicon on insulator)基板を用いて製造されており、メンブレンの最下層をSOI基板における埋め込み層(BOX層)を構成するSiO2により構成している。
特開2001−12985号公報
The thermal flow sensor disclosed in Patent Document 1 is manufactured using an SOI (Silicon on insulator) substrate, and the lowermost layer of the membrane is made of SiO 2 that constitutes a buried layer (BOX layer) in the SOI substrate. ing.
Japanese Patent Laid-Open No. 2001-12985

しかしながら、特許文献1に記載された熱式流量センサにおいては、メンブレンの最下層をSOI基板の埋め込み層を構成するSiO2一層のみにより構成しているため、支持基板を構成するシリコン基板に対して凹部を形成するためにKOH等などを用いて異方性エッチングを行うと、SiO2もエッチングされてしまう。したがって、メンブレンが薄くなり過ぎて割れてしまうという問題が発生する。 However, in the thermal flow sensor described in Patent Document 1, the lowermost layer of the membrane is composed of only one SiO 2 layer constituting the buried layer of the SOI substrate. When anisotropic etching is performed using KOH or the like to form the recess, SiO 2 is also etched. Therefore, there arises a problem that the membrane becomes too thin and breaks.

なお、ここでは上記の問題について、熱式流量センサを例に挙げて説明したが、メンブレンを用いた他の物理量センサに関しても上記と同様の問題が発生する。   Here, the above problem has been described by taking a thermal flow sensor as an example, but the same problem as described above also occurs with respect to other physical quantity sensors using a membrane.

本発明は上記点に鑑みて、メンブレンが薄くなり過ぎて割れてしまうことを防止できる物理量センサの製造方法を提供することを目的とする。   An object of this invention is to provide the manufacturing method of the physical quantity sensor which can prevent that a membrane becomes thin too much and breaks in view of the said point.

上記目的を達成するため、本発明では、シリコン基板(10)を支持基板、絶縁膜(13)を埋め込み層、半導体層(14)をSOI層としたSOI基板を用いて形成され、シリコン基板(10)における空洞部(10a)に形成された絶縁膜(13)をメンブレンとして構成されてなる物理量センサの製造方法において、SOI基板として、絶縁膜(13)がシリコン窒化膜(11)と該シリコン窒化膜(11)よりも半導体層(14)側に配置されたシリコン酸化膜(12)の少なくとも2層を含む積層構造となるものを用意する工程と、SOI基板におけるシリコン基板(10)をエッチングすることで、該シリコン基板(10)に空洞部(10a)を形成する工程と、を含んでいることを特徴としている。   In order to achieve the above object, in the present invention, a silicon substrate (10) is formed using an SOI substrate having a supporting substrate, an insulating film (13) as a buried layer, and a semiconductor layer (14) as an SOI layer. 10) In the method of manufacturing a physical quantity sensor in which the insulating film (13) formed in the cavity (10a) in 10) is used as a membrane, the insulating film (13) is formed of a silicon nitride film (11) and the silicon as an SOI substrate. Preparing a layered structure including at least two silicon oxide films (12) disposed on the semiconductor layer (14) side of the nitride film (11), and etching the silicon substrate (10) in the SOI substrate; Thus, the method includes a step of forming a cavity (10a) in the silicon substrate (10).

このように、熱式流量センサを形成するために用いるSOI基板の埋め込み層をシリコン酸化膜(12)の一層のみによって構成せずに、シリコン酸化膜(12)よりもシリコン基板(10)側に配置したシリコン窒化膜(11)も備えた構成としている。このため、シリコン基板(10)をエッチングする際に、シリコン窒化膜(11)がエッチングストッパとして機能し、シリコン酸化膜(12)が除去されないようにすることができる。このため、シリコン酸化膜(12)がエッチングされることによるメンブレンの薄厚化を防止することができ、メンブレンが薄くなり過ぎて割れてしまうことを防止することが可能となる。   In this manner, the buried layer of the SOI substrate used for forming the thermal flow sensor is not formed by only one layer of the silicon oxide film (12), but closer to the silicon substrate (10) side than the silicon oxide film (12). The silicon nitride film (11) is also provided. Therefore, when the silicon substrate (10) is etched, the silicon nitride film (11) functions as an etching stopper, and the silicon oxide film (12) can be prevented from being removed. For this reason, it is possible to prevent the membrane from being thinned due to the etching of the silicon oxide film (12), and it is possible to prevent the membrane from becoming too thin and cracking.

例えば、Si34もしくはSiリッチのSixyを用いて絶縁膜(13)に含まれるシリコン窒化膜(11)を形成することができる。 For example, the silicon nitride film (11) included in the insulating film (13) can be formed using Si 3 N 4 or Si-rich Si x N y .

また、このようなシリコン窒化膜(11)は、引っ張り応力を有する膜として形成されると好ましい。このようにすることで、メンブレンを構成する膜全体の平均応力が引っ張り応力となるようにすることが可能となり、メンブレンが挫屈して破損し難くなるようにできる。   Such a silicon nitride film (11) is preferably formed as a film having tensile stress. By doing in this way, it becomes possible to make the average stress of the whole film | membrane which comprises a membrane become a tensile stress, and it can make it difficult for a membrane to buckle and to be damaged.

なお、シリコン窒化膜(11)の形成に関しては、シリコン基板(10)の表面(10b)にシリコン窒化膜(11)を形成することにより行っても良いし、シリコン基板(10)の表面(10b)から窒素イオンをイオン注入したのち、熱処理を行うことで、シリコン基板(10)の決められた深さの位置にシリコン窒化膜(11)を形成することにより行っても良い。   The silicon nitride film (11) may be formed by forming the silicon nitride film (11) on the surface (10b) of the silicon substrate (10) or the surface (10b) of the silicon substrate (10). ) May be performed by forming a silicon nitride film (11) at a predetermined depth in the silicon substrate (10) by performing heat treatment after ion implantation of nitrogen ions.

一方、例えば、SiO2、Nを微小に含んだSiOxyおよびポーラスシリカのいずれかを用いて絶縁膜(13)に含まれるシリコン酸化膜(12)を形成することができる。 On the other hand, for example, it is possible to form a silicon oxide film contained in the insulating film (13) using any of SiO x N y and porous silica containing SiO 2, N minutely (12).

この場合、シリコン酸化膜(12)を形成に関しては、シリコン基板(10)の表面(10b)に形成したシリコン窒化膜(11)の上面、もしくは、SOI層を形成するためのシリコン基板(30)の表面(30a)にシリコン酸化膜(12)を形成することにより行っても良いし、シリコン基板(10)の表面(10b)から酸素イオンをイオン注入したのち、熱処理を行うことで、シリコン基板(10)の決められた深さの位置にシリコン酸化膜(12)を形成することにより行っても良い。   In this case, regarding the formation of the silicon oxide film (12), the upper surface of the silicon nitride film (11) formed on the surface (10b) of the silicon substrate (10) or the silicon substrate (30) for forming the SOI layer. This may be performed by forming a silicon oxide film (12) on the surface (30a) of the silicon substrate, or by performing heat treatment after ion implantation of oxygen ions from the surface (10b) of the silicon substrate (10). This may be performed by forming a silicon oxide film (12) at a position of the depth determined in (10).

例えば、SOI基板を用意する工程は、支持基板となるシリコン基板(10)の表面(10b)にシリコン窒化膜(11)を形成する工程と、SOI層を形成するためのSOI層用シリコン基板(30)を用意し、該SOI層用シリコン基板(30)の表面(30a)にシリコン酸化膜(12)を形成する工程と、シリコン窒化膜(11)とシリコン酸化膜(12)とを貼り合わせることにより、支持基板となるシリコン基板(10)とSOI層用シリコン基板(30)を一体化させる工程と、SOI層用シリコン基板(30)を薄厚化させることで、SOI層を形成する工程と、を含んだ工程により行われる。   For example, the step of preparing an SOI substrate includes a step of forming a silicon nitride film (11) on the surface (10b) of a silicon substrate (10) to be a support substrate, and a silicon substrate for an SOI layer for forming an SOI layer ( 30), and a step of forming the silicon oxide film (12) on the surface (30a) of the SOI layer silicon substrate (30) and the silicon nitride film (11) and the silicon oxide film (12) are bonded together. Thus, a step of integrating the silicon substrate (10) serving as the support substrate and the silicon substrate for SOI layer (30), and a step of forming the SOI layer by thinning the silicon substrate for SOI layer (30). It is performed by the process including.

この場合、SOI層用シリコン基板(30)の表面(30a)からSOI層の膜厚相当分の深さの位置に水素イオンを注入しておき、その後、熱処理を行うことにより、水素イオンを注入した位置においてSOI層用シリコン基板(30)を割ることで、SOI層を形成することができる。   In this case, hydrogen ions are implanted at a depth corresponding to the thickness of the SOI layer from the surface (30a) of the SOI layer silicon substrate (30), and then heat treatment is performed to implant hydrogen ions. By dividing the SOI layer silicon substrate (30) at the position, the SOI layer can be formed.

以上説明した物理量センサの製造方法は、例えば、メンブレン内に配置される半導体層(14)をヒータ(15a、15b)とし、流体の流動に伴うヒータ(15a、15b)の温度変化に基づき、物理量として流体の流量の検出を行う熱式流量センサ(S1)の製造方法として適用することができる。   In the physical quantity sensor manufacturing method described above, for example, the semiconductor layer (14) disposed in the membrane is the heater (15a, 15b), and the physical quantity is based on the temperature change of the heater (15a, 15b) due to the fluid flow. It can apply as a manufacturing method of the thermal type flow sensor (S1) which detects the flow volume of fluid.

また、半導体層(14)の上層に配置されると共に半導体層(14)との接触点となる複数の接点を有した配線層(41)と、メンブレン内において配線層(41)よりも上層に配置された赤外線吸収膜(43)とを有し、配線層(41)と半導体層(14)との接点のうちメンブレン内の接点を温接点とし、メンブレン外の接点を冷接点として、赤外線吸収膜(43)に赤外線が照射されたときに、赤外線吸収膜(43)の温度上昇に伴い発生する温接点と冷接点との温度差に起因する起電力に基づき、物理量として赤外線の量を検出する赤外線センサ(S2)の製造方法として適用することもできる。   In addition, the wiring layer (41) is disposed above the semiconductor layer (14) and has a plurality of contacts serving as contact points with the semiconductor layer (14), and in the membrane above the wiring layer (41). An infrared absorption film (43) disposed, and of the contacts between the wiring layer (41) and the semiconductor layer (14), a contact in the membrane is a hot contact, and a contact outside the membrane is a cold contact, absorbing infrared rays. When the film (43) is irradiated with infrared rays, the amount of infrared rays is detected as a physical quantity based on the electromotive force caused by the temperature difference between the hot junction and the cold junction generated as the temperature of the infrared absorption film (43) rises. It can also be applied as a manufacturing method of the infrared sensor (S2).

また、半導体層(14)の上層に配置された配線層(51)と、メンブレン内において配線層(51)よりも上層に配置された測定対象ガスとの反応により抵抗値を変化させる感ガス膜(53)とを有し、配線層(51)のうち感ガス膜(53)に電気的に接続されるパッド部(51a、51b)を通じて感ガス膜(53)の抵抗値を検出できると共に、配線層(51)のうち半導体層(14)に電気的に接続されるパッド部(51c、51d)を通じて半導体層(14)に電流が流せるように構成され、半導体層(14)に電流を流して加熱することでメンブレン内の感ガス膜(53)の温度を上げ、感ガス膜(53)を対象ガスと反応させて該感ガス膜(53)の抵抗値を変化させることで、物理量として対象ガスの量を検出するガスセンサ(S3)の製造方法として適用することもできる。   Moreover, the gas sensitive film which changes resistance value by reaction with the wiring layer (51) arrange | positioned in the upper layer of a semiconductor layer (14), and the measurement object gas arrange | positioned in the membrane above the wiring layer (51). The resistance value of the gas sensitive film (53) can be detected through the pad portions (51a, 51b) electrically connected to the gas sensitive film (53) in the wiring layer (51). The wiring layer (51) is configured to allow current to flow through the semiconductor layer (14) through the pad portions (51c, 51d) electrically connected to the semiconductor layer (14), and allows current to flow through the semiconductor layer (14). As a physical quantity, the temperature of the gas sensitive film (53) in the membrane is increased by heating and the gas sensitive film (53) reacts with the target gas to change the resistance value of the gas sensitive film (53). Gas cell that detects the amount of target gas It can also be applied as a method for manufacturing a support (S3).

また、半導体層(14)の上層に配置されると共に半導体層(14)と電気的に接続された配線層(61)と、シリコン基板(10)の裏面に配置されることで空洞部(10a)を圧力基準室とする台座(63)とを有し、メンブレン内に配置された半導体層(14)をゲージ抵抗とし、圧力によるメンブレンの変位に伴う半導体層(14)の抵抗値変化に基づき、物理量として圧力を検出する圧力センサ(S4)の製造方法として適用することもできる。   In addition, the wiring layer (61) disposed on the semiconductor layer (14) and electrically connected to the semiconductor layer (14), and the cavity (10a) are disposed on the back surface of the silicon substrate (10). ) As a pressure reference chamber, and the semiconductor layer (14) disposed in the membrane is used as a gauge resistance, based on a change in the resistance value of the semiconductor layer (14) due to the displacement of the membrane due to the pressure. It can also be applied as a manufacturing method of a pressure sensor (S4) that detects pressure as a physical quantity.

また、半導体層(14)の上層に配置されて該半導体層(14)と電気的に接続された配線層(61)を有すると共に、空洞部(10a)に形成された絶縁膜(13)に備えられた錘部(10e)を有し、メンブレン内に配置された半導体層(14)をゲージ抵抗とし、加速度によるメンブレンの変位に伴う半導体層(14)の抵抗値変化に基づき、物理量として加速度を検出する加速度センサ(S5)の製造方法として適用することもできる。   The wiring layer (61) is disposed above the semiconductor layer (14) and electrically connected to the semiconductor layer (14), and the insulating film (13) formed in the cavity (10a) is provided on the insulating layer (13). The semiconductor layer (14) having a weight portion (10e) provided therein and having a semiconductor layer (14) disposed in the membrane as a gauge resistance, and acceleration as a physical quantity based on a change in resistance value of the semiconductor layer (14) due to the displacement of the membrane due to acceleration. It can also be applied as a method of manufacturing an acceleration sensor (S5) that detects

さらに、半導体層(14)の上層に配置されると共に半導体層(14)と電気的に接続された配線層(61)と、シリコン基板(10)の裏面に配置されることで空洞部(10a)を圧力基準室とする台座(63)と、空洞部(10a)に形成された絶縁膜(13)に台座(63)から離間するように備えられた錘部(10e)とを有し、メンブレン内に配置された半導体層(14)をゲージ抵抗とし、圧力もしくは加速度によるメンブレンの変位に伴う半導体層(14)の抵抗値変化に基づき、物理量として圧力もしくは加速度を検出する複合センサ(S6)の製造方法として適用することもできる。   Further, the wiring layer (61) disposed on the semiconductor layer (14) and electrically connected to the semiconductor layer (14), and disposed on the back surface of the silicon substrate (10), the cavity (10a) ) As a pressure reference chamber, and a weight portion (10e) provided to be separated from the pedestal (63) in the insulating film (13) formed in the hollow portion (10a), A composite sensor (S6) that uses the semiconductor layer (14) disposed in the membrane as a gauge resistance and detects pressure or acceleration as a physical quantity based on a change in resistance of the semiconductor layer (14) due to displacement of the membrane due to pressure or acceleration. It can also be applied as a manufacturing method.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

(第1実施形態)
図1は、本発明の実施形態を適用した物理量センサとしての熱式流量センサS1の概略平面構成を示す図であり、図2は、図1中のA−A線に沿った熱式流量センサS1の概略断面構成を示す図である。
(First embodiment)
FIG. 1 is a diagram showing a schematic plan configuration of a thermal flow sensor S1 as a physical quantity sensor to which an embodiment of the present invention is applied, and FIG. 2 is a thermal flow sensor along the line AA in FIG. It is a figure which shows schematic sectional structure of S1.

熱式流量センサS1は、例えば板厚が400μmまたは600μmとされたシリコン基板10をベースに形成されている。このシリコン基板10には、空洞部10aが形成されており、この空洞部10aが形成された部位においてメンブレンが構成される。   The thermal flow sensor S1 is formed based on, for example, a silicon substrate 10 having a plate thickness of 400 μm or 600 μm. A cavity 10a is formed in the silicon substrate 10, and a membrane is formed at a site where the cavity 10a is formed.

図2に示されるように、空洞部10aは、シリコン基板10の表面10bと裏面10cを貫通するように形成されている。具体的には、空洞部10aは、シリコン基板10の裏面10c側を開口部10dとし、シリコン基板10の裏面10c側から表面10b側へ向かって凹ませた凹部として構成されている。   As shown in FIG. 2, the cavity 10 a is formed so as to penetrate the front surface 10 b and the back surface 10 c of the silicon substrate 10. Specifically, the cavity 10a is configured as a recess that is recessed from the back surface 10c side of the silicon substrate 10 toward the front surface 10b side with the back surface 10c side of the silicon substrate 10 being an opening 10d.

また、図2に示されるように、シリコン基板10の表面10b上には、シリコン窒化膜11、シリコン酸化膜12が積層された絶縁膜13が形成されている。ここでいうシリコン窒化膜11は、SiとNを有する膜のことを意味しており、例えばSi34やSiリッチのSixyが該当する。このシリコン窒化膜11は、引っ張り応力を有する膜となっており、例えば、0.05〜0.5μm程度の膜厚とされている。また、シリコン酸化膜12は、SiとOを有する膜のことを意味しており、例えばSiO2、Nを微小に含んだSiOxy、ポーラスシリカなどが該当する。このシリコン酸化膜12は、圧縮応力を有する膜となっており、例えば、0.01〜1μm程度の膜厚とされている。 Further, as shown in FIG. 2, an insulating film 13 in which a silicon nitride film 11 and a silicon oxide film 12 are stacked is formed on the surface 10 b of the silicon substrate 10. The silicon nitride film 11 here means a film containing Si and N, and corresponds to, for example, Si 3 N 4 or Si-rich Si x N y . The silicon nitride film 11 is a film having tensile stress, and has a thickness of, for example, about 0.05 to 0.5 μm. Further, the silicon oxide film 12 means a film containing Si and O. For example, SiO 2 , SiO x N y containing minute amounts of N, porous silica, and the like are applicable. The silicon oxide film 12 is a film having a compressive stress, and has a thickness of about 0.01 to 1 μm, for example.

この絶縁膜13の表面には、シリコン層に不純物を熱拡散させたことによって形成された半導体層14がパターニングされており、この半導体層14により、ヒータ15a、15bと環境温度を測定するための温度計16a、16bおよび配線層17a〜17fを構成する抵抗体が形成されている。   A semiconductor layer 14 formed by thermally diffusing impurities in the silicon layer is patterned on the surface of the insulating film 13, and the semiconductor layer 14 is used to measure the heaters 15a and 15b and the environmental temperature. Resistors constituting the thermometers 16a and 16b and the wiring layers 17a to 17f are formed.

このように構成されたシリコン基板10と絶縁膜13および半導体層14は、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成されたものである。   The silicon substrate 10, the insulating film 13, and the semiconductor layer 14 thus configured are formed using an SOI substrate in which the silicon substrate 10 is a supporting substrate, the insulating film 13 is a buried layer, and the semiconductor layer 14 is an SOI layer. It is.

さらに、半導体層14は、BPSG等からなる絶縁膜18によって覆われ、この絶縁膜18の所定部位に形成されたコンタクトホールを通じて、アルミニウムなどで構成されたパッド19a〜19fに電気的に接続されている。   Further, the semiconductor layer 14 is covered with an insulating film 18 made of BPSG or the like, and is electrically connected to pads 19a to 19f made of aluminum or the like through contact holes formed in predetermined portions of the insulating film 18. Yes.

また、絶縁膜18の表面において、シリコン基板10のほぼ全域を覆うようにシリコン窒化膜20が形成され、熱式流量センサS1の表面が保護されている。このシリコン窒化膜20におけるパッド19a〜19fと対応する部位には、開口部が形成されており、この開口部を通じてパッド19a〜19fに対してワイヤ21a〜21fがボンディングされることで、熱式流量センサS1の外部に備えられる制御回路に電気的に接続されるようになっている。   Further, a silicon nitride film 20 is formed on the surface of the insulating film 18 so as to cover almost the entire area of the silicon substrate 10, and the surface of the thermal flow sensor S1 is protected. Openings are formed in portions of the silicon nitride film 20 corresponding to the pads 19a to 19f, and wires 21a to 21f are bonded to the pads 19a to 19f through the openings, so that a thermal flow rate is obtained. It is electrically connected to a control circuit provided outside the sensor S1.

そして、シリコン基板10における裏面側には、シリコン窒化膜21が形成されている。このシリコン窒化膜21には開口部が形成されており、この開口部を通じてシリコン基板10の開口部10dが形成されている。   A silicon nitride film 21 is formed on the back side of the silicon substrate 10. An opening is formed in the silicon nitride film 21, and an opening 10d of the silicon substrate 10 is formed through the opening.

このような構造により、熱式流量センサS1が構成されている。   With such a structure, the thermal flow sensor S1 is configured.

続いて、このような熱式流量センサS1で被測定流体である空気の流量検出を行うときの動作の一例について説明する。   Next, an example of the operation when the flow rate of air, which is the fluid to be measured, is detected by such a thermal flow sensor S1 will be described.

ヒータ15a、15bは、図示しない制御回路によって駆動され、例えば温度計16a、16bで測定される環境温度よりも200℃高い温度となるように制御される。具体的には、制御回路からワイヤ21b、21c、パッド19b、19cおよび配線層17b、17cを通じてヒータ15aに電流が流されると共に、ワイヤ21d、21c、パッド19d、19eおよび配線層17d、17eを通じてヒータ15bに電流が流される。これにより、所定の線幅で構成された各ヒータ15a、15bが加熱される。   The heaters 15a and 15b are driven by a control circuit (not shown) and controlled so as to be 200 ° C. higher than the environmental temperature measured by the thermometers 16a and 16b, for example. Specifically, current flows from the control circuit to the heater 15a through the wires 21b and 21c, the pads 19b and 19c and the wiring layers 17b and 17c, and the heater through the wires 21d and 21c, the pads 19d and 19e and the wiring layers 17d and 17e. A current is passed through 15b. Thereby, each heater 15a, 15b comprised by the predetermined | prescribed line | wire width is heated.

環境温度の測定は各温度計16a、16bの抵抗値が環境温度に応じて変動するので、温度計16aの抵抗値変化に伴う電流量変化がワイヤ21a、21bやパッド19a、19bおよび配線層17a、17bを通じて、また、温度計16bの抵抗値変化に伴う電流量変化がワイヤ21e、21fやパッド19e、19fおよび配線層17e、17fを通じて、それぞれ制御回路に入力されることになる。これにより、制御回路側で、各温度計16a、16bそれぞれの位置の温度が検出される。   In the measurement of the environmental temperature, the resistance value of each thermometer 16a, 16b varies according to the environmental temperature. , 17b, and a change in the amount of current accompanying a change in the resistance value of the thermometer 16b is input to the control circuit through the wires 21e, 21f, the pads 19e, 19f, and the wiring layers 17e, 17f, respectively. Thereby, the temperature of each position of each thermometer 16a, 16b is detected by the control circuit side.

したがって、制御回路側で、各温度計16a、16bで検出される環境温度よりも200℃高い温度となるように、各ヒータ15a、15bに流す電流量がフィードバック制御される。   Therefore, on the control circuit side, the amount of current flowing through each heater 15a, 15b is feedback-controlled so that the temperature becomes 200 ° C. higher than the environmental temperature detected by each thermometer 16a, 16b.

例えば、図1中の白抜き矢印方向から空気が流れてくるとする。ここで、上述したように、加熱されたヒータ15a、15bは空気が流れることにより、熱を奪われて温度が下がるが、空気の流れの下流側のヒータ15bは、上流側のヒータ15aを通過する時に加熱された空気が下流側のヒータ15bに接するために、熱が少ししか奪われず、温度の下がりは小さい。そして、このように各ヒータ15a、15bの熱の奪われ方は、空気の流量に応じたものとなる。   For example, assume that air flows from the direction of the white arrow in FIG. Here, as described above, the heated heaters 15a and 15b are deprived of heat due to the flow of air, and the temperature is lowered, but the heater 15b on the downstream side of the air flow passes through the heater 15a on the upstream side. When heated, the heated air contacts the downstream heater 15b, so that only a little heat is taken away and the temperature drop is small. In this way, the way in which the heaters 15a and 15b are deprived of heat depends on the air flow rate.

したがって、制御回路は、ヒータ15aおよびヒータ15bが常に環境温度よりも200℃高い温度になるように各ヒータ15a、15bへの通電量をそれぞれ大きくし、それらの通電量に基づいて、空気の流量および流れの方向を検出することが可能となる。   Therefore, the control circuit increases the energization amount to each of the heaters 15a and 15b so that the heater 15a and the heater 15b are always 200 ° C. higher than the environmental temperature, and based on the energization amount, the air flow rate is increased. And the direction of flow can be detected.

続いて、本実施形態で示される熱式流量センサS1の製造方法について、図3に示す製造工程図を参照して説明する。   Next, a manufacturing method of the thermal flow sensor S1 shown in the present embodiment will be described with reference to a manufacturing process diagram shown in FIG.

〔図3(a)に示す工程〕
まず、単結晶シリコンで構成された支持基板となるシリコン基板10を用意する。例えば、シリコン基板10として、面方位が(100)で、400μmまたは600μm程度の板厚を有する6インチウェハを用いる。このときのシリコン基板10には、まだ空洞部10aが形成されていないものとなっている。
[Step shown in FIG. 3 (a)]
First, a silicon substrate 10 serving as a supporting substrate made of single crystal silicon is prepared. For example, a 6-inch wafer having a plane orientation of (100) and a thickness of about 400 μm or 600 μm is used as the silicon substrate 10. At this time, the cavity 10a is not yet formed in the silicon substrate 10.

〔図3(b)に示す工程〕
シリコン基板10における表面10bおよび裏面10c上に、LP−CVD(減圧CVD)法によってシリコン窒化膜11およびシリコン窒化膜21を例えば0.05〜0.5μm程度デポジションにより形成する。このとき、シリコン窒化膜11およびシリコン窒化膜21が引っ張り応力を有する膜となるように、これらの成膜条件を設定する。メンブレンを構成するシリコン窒化膜11、シリコン酸化膜12、絶縁膜18、シリコン窒化膜20のうちの多くが圧縮応力を有する膜として構成されるが、圧縮応力が働くとメンブレンが挫屈して破損しやすくなることが知られている。このため、シリコン窒化膜11が引っ張り応力を有する膜となるようにすることで、メンブレンが挫屈して破損し難くなるようにしている。
[Step shown in FIG. 3B]
A silicon nitride film 11 and a silicon nitride film 21 are formed by deposition on the front surface 10b and the back surface 10c of the silicon substrate 10 by LP-CVD (low pressure CVD), for example, about 0.05 to 0.5 μm. At this time, these film formation conditions are set so that the silicon nitride film 11 and the silicon nitride film 21 become films having tensile stress. Most of the silicon nitride film 11, silicon oxide film 12, insulating film 18, and silicon nitride film 20 constituting the membrane are configured as films having compressive stress, but when the compressive stress is applied, the membrane is bent and damaged. It is known to be easier. For this reason, by making the silicon nitride film 11 a film having a tensile stress, the membrane is bent and hardly damaged.

また、このときシリコン窒化膜11をSi34で構成しても良いが、SiリッチのSixyにすると好ましい。すなわち、Si34は引張り応力が大凡1200MPaと高すぎるため、厚く形成するとSi34で構成されたシリコン窒化膜11自身にクラックが発生する可能性がある。よって、Si34は厚くても1回のデポジションでは0.2μm程度、複数回のデポジションでは0.5μm程度までしか形成できない(Si34を複数回のデポジションで形成することによって厚く形成してもクラックの発生を抑制できるので、0.2μm以上の厚さでデポジションする場合には複数回で行うのが好適である)。また、Si34を厚く形成すると、シリコン窒化膜11の引っ張り応力が大きくなるシリコン基板10の外縁近傍において表面10bにスリップが発生するという問題もある。それに対して、SiリッチのSixyはSi34より引張り応力を低くすることができるので、Si34より厚く形成できる。このため、メンブレンのトータル膜厚を厚くしても、膜全体の平均応力を引張り応力にすることができる。このようなSiリッチのSixyは、例えばLP−CVD法で形成され、形成温度(700〜900℃)やガス流量比(SiH2Cl2/NH3比≒0.3〜8)によって、Siリッチ量をコントロールでき、所望の引張り応力を得ることができる。 At this time, the silicon nitride film 11 may be made of Si 3 N 4 , but is preferably Si-rich Si x N y . That is, since the tensile stress of Si 3 N 4 is too high as about 1200 MPa, if it is formed thick, cracks may occur in the silicon nitride film 11 itself made of Si 3 N 4 . Therefore, even if Si 3 N 4 is thick, it can be formed only up to about 0.2 μm in one deposition and up to about 0.5 μm in a plurality of depositions (forming Si 3 N 4 by a plurality of depositions). The generation of cracks can be suppressed even if the film is formed thick, so that it is preferable to carry out the deposition multiple times when depositing at a thickness of 0.2 μm or more. In addition, when Si 3 N 4 is formed thick, there is a problem that slip occurs on the surface 10b in the vicinity of the outer edge of the silicon substrate 10 where the tensile stress of the silicon nitride film 11 increases. In contrast, Si x N y of Si-rich it is possible to reduce the tensile stress from the Si 3 N 4, it thicker than Si 3 N 4. For this reason, even if the total film thickness of the membrane is increased, the average stress of the entire film can be made the tensile stress. Such Si-rich Si x N y is formed by the LP-CVD method, for example, and depends on the formation temperature (700 to 900 ° C.) and the gas flow rate ratio (SiH 2 Cl 2 / NH 3 ratio≈0.3 to 8). The amount of Si rich can be controlled, and a desired tensile stress can be obtained.

なお、メンブレンを構成する膜全体の平均応力が引っ張り応力(望ましくは20MPa以上の引っ張り応力)となるように、シリコン窒化膜をLP−CVD法によって形成しているが、シリコン窒化膜が形成される表面に段差があると、シリコン窒化膜が剥離したり、割れたりするなどの問題がある。しかしながら、ここで説明したように、シリコン窒化膜11を平面となっているシリコン基板10の表面10bに形成することで、シリコン窒化膜11が剥離したり、割れたりするということはない。   The silicon nitride film is formed by the LP-CVD method so that the average stress of the entire film constituting the membrane becomes a tensile stress (preferably a tensile stress of 20 MPa or more), but the silicon nitride film is formed. If there is a step on the surface, there are problems such as peeling or cracking of the silicon nitride film. However, as described here, by forming the silicon nitride film 11 on the planar surface 10b of the silicon substrate 10, the silicon nitride film 11 is not peeled off or cracked.

〔図3(c)、(d)に示す工程〕
一方、単結晶シリコンで構成されたSOI層を構成するシリコン基板30を用意する。例えば、シリコン基板10と同じものを用いることができる。そして、シリコン基板30における表面30a(および裏面30b)上に、熱酸化によってシリコン酸化膜12を例えば0.01〜1μm程度形成する。
[Steps shown in FIGS. 3C and 3D]
On the other hand, a silicon substrate 30 constituting an SOI layer made of single crystal silicon is prepared. For example, the same silicon substrate 10 can be used. Then, the silicon oxide film 12 is formed on the front surface 30a (and the back surface 30b) of the silicon substrate 30 by thermal oxidation, for example, about 0.01 to 1 μm.

このとき、シリコン酸化膜12をSiO2で構成することもできるが、SiOxy(シリコンオキシナイトライド)にすると、SiO2より圧縮応力を低くすることができる。上述したように、メンブレンを構成する膜全体の平均応力が引張り応力である必要があり、シリコン酸化膜12をSiOxyとすることにより、SiO2とした場合と比べて圧縮応力の膜を厚くすることができる。これにより、メンブレンのトータル膜厚を厚くすることができ、気体中に混ざったダストがメンブレンに衝突したときのメンブレンの破損を防止できると共に、空気の圧力変動に対するメンブレンの変形を抑制できるため、計測精度の悪化も防止できる。このようなSiOxyは、例えばプラズマCVD法で形成される。 At this time, the silicon oxide film 12 may be composed of SiO 2, when the SiO x N y (silicon oxynitride), it is possible to lower the compressive stress than SiO 2. As described above, the average stress of the entire film constituting the membrane needs to be a tensile stress. By using the silicon oxide film 12 as SiO x N y , a film having a compressive stress as compared with the case of using SiO 2 can be obtained. Can be thicker. This makes it possible to increase the total film thickness of the membrane, prevent damage to the membrane when dust mixed in the gas collides with the membrane, and suppress deformation of the membrane due to air pressure fluctuations. The deterioration of accuracy can also be prevented. Such SiO x N y is formed by, for example, a plasma CVD method.

また、シリコン酸化膜12をSiO2ではなくポーラスシリカで構成しても、SiO2より圧縮応力を低くすることができる。さらに、ポーラスシリカにすると熱伝導率も小さくすることができるため、上記効果に加えて発熱抵抗体を構成するヒータ15a、15bを少ない電力で同じ温度に制御することができ、省電力化が可能となる。このようなポーラスシリカは、例えば有機SOG(Spin On Glass)をO2アッシングすると形成される。なお、有機SOGとは、メインのネットワークのSi−O結合の一部をメチル基で終端したもののことを指す。 Even if the silicon oxide film 12 is made of porous silica instead of SiO 2 , the compressive stress can be made lower than that of SiO 2 . Furthermore, since the thermal conductivity can be reduced by using porous silica, in addition to the above effects, the heaters 15a and 15b constituting the heating resistor can be controlled to the same temperature with a small amount of power, and power saving can be achieved. It becomes. Such porous silica is formed by, for example, organic SOG (Spin On Glass) O 2 ashing. Note that the organic SOG indicates that a part of the Si—O bond of the main network is terminated with a methyl group.

〔図3(e)に示す工程〕
シリコン基板10における表面10b側のシリコン窒化膜11とシリコン基板30における表面30a側のシリコン酸化膜12を貼り合わせることで、2枚のシリコン基板10、30を一体化させる。具体的には、シリコン窒化膜11とシリコン酸化膜12をこれらの間にボイド(空孔)が形成されないように重ね合わせ、1000℃以上の高温での熱処理を行う。これにより、埋め込み層を構成する絶縁膜13がシリコン窒化膜11およびシリコン酸化膜12によって構成されたSOI基板が形成される。
[Step shown in FIG. 3 (e)]
By bonding the silicon nitride film 11 on the surface 10b side of the silicon substrate 10 and the silicon oxide film 12 on the surface 30a side of the silicon substrate 30, the two silicon substrates 10 and 30 are integrated. Specifically, the silicon nitride film 11 and the silicon oxide film 12 are overlapped so that voids (voids) are not formed between them, and heat treatment is performed at a high temperature of 1000 ° C. or higher. As a result, an SOI substrate in which the insulating film 13 constituting the buried layer is formed by the silicon nitride film 11 and the silicon oxide film 12 is formed.

〔図3(f)に示す工程〕
CMP(Chemical Mechanical polishing)等により、シリコン基板30を研磨し、例えば0.2〜2μmの膜厚となるまで薄厚化することでSOI層を形成する。この後、必要に応じてSOI層の表面を酸化したのち、SOI層に対してドナー不純物(例えば、P、As、Sbなど)もしくはアクセプタ不純物(例えば、B、Al)を例えば1×1019〜1×1021cm-3程度の濃度となるようにイオン注入したのち、活性化熱処理を行うことにより、半導体層14を形成する。活性化熱処理に関しては、後で熱処理工程が行われる場合に、その熱処理では不純物の拡散と電気的な活性化が不十分な場合にのみ行うようにしても良い。
[Step shown in FIG. 3 (f)]
The SOI substrate is formed by polishing the silicon substrate 30 by CMP (Chemical Mechanical polishing) or the like and reducing the thickness to, for example, 0.2 to 2 μm. Thereafter, after oxidizing the surface of the SOI layer as necessary, donor impurities (for example, P, As, Sb, etc.) or acceptor impurities (for example, B, Al), for example, 1 × 10 19 to After ion implantation so as to have a concentration of about 1 × 10 21 cm −3 , the semiconductor layer 14 is formed by performing activation heat treatment. As for the activation heat treatment, when a heat treatment step is performed later, it may be performed only when the diffusion of impurities and the electrical activation are insufficient in the heat treatment.

なお、ここでは不純物をイオン注入によりドーピングしているが、リンデポのようなイオン注入を行わないドーピング方法を用いても良いし、元々、シリコン基板30を形成する際のシリコン結晶成長時にドナー不純物(例えば、P、As、Sbなど)やアクセプタ不純物(例えば、B、Al)がドーピングされる雰囲気としておけば、ここでのイオン注入を行わなくても良くなり、製造工程の簡略化を図れるという効果も得られる。   Although the impurity is doped here by ion implantation, a doping method that does not perform ion implantation, such as a phosphorus deposit, may be used, or a donor impurity (originally during silicon crystal growth when the silicon substrate 30 is formed). For example, if the atmosphere is doped with P, As, Sb, etc. or acceptor impurities (for example, B, Al), the ion implantation is not necessary here, and the manufacturing process can be simplified. Can also be obtained.

〔図4(a)に示す工程〕
不純物をイオン注入する前に半導体層14の表面に形成されたシリコン酸化膜を除去する工程等を行ったのち、半導体層14をパターニングする。これにより、ヒータ15a、15bと環境温度を測定するための温度計16a、16bおよび配線層17a〜17fが構成される。このとき、ヒータ15a、15bに関しては、例えば、線幅が10μm程度となるようにする。なお、この半導体層14のパターニングは、エッチングによって行うことになるが、SOI層の下地としてシリコン酸化膜12が形成されているため、エッチング時にシリコン窒化膜11までエッチングされてしまうことを防止することができる。このため、後に形成されるメンブレンの強度を低下させないようにすることができる。
[Step shown in FIG. 4 (a)]
After performing a step of removing the silicon oxide film formed on the surface of the semiconductor layer 14 before ion-implanting impurities, the semiconductor layer 14 is patterned. Thus, the heaters 15a and 15b, the thermometers 16a and 16b for measuring the environmental temperature, and the wiring layers 17a to 17f are configured. At this time, for the heaters 15a and 15b, for example, the line width is set to about 10 μm. The patterning of the semiconductor layer 14 is performed by etching. However, since the silicon oxide film 12 is formed as a base of the SOI layer, the silicon nitride film 11 is prevented from being etched during etching. Can do. For this reason, the strength of the membrane to be formed later can be prevented from being lowered.

〔図4(b)に示す工程〕
半導体層14の表面の安定化のために、必要に応じて半導体層14の表面を微少量酸化させたのち、BPSG層をデポジションにより形成することで絶縁膜18を形成する。続いて、アニール処理を行うことで表面の段差を平坦化したのち、フォトエッチング工程によって絶縁膜18にコンタクトホールを形成する。そして、アルミニウムをデポジションにより形成したのち、フォトエッチング工程によってアルミニウムをパターニングすることでパッド19a〜19fを形成する。なお、ここではアルミニウムをパターニングしてパッド19a〜19fとしたが、引き出し配線を構成するようにしても良い。
[Step shown in FIG. 4B]
In order to stabilize the surface of the semiconductor layer 14, the surface of the semiconductor layer 14 is slightly oxidized as necessary, and then the BPSG layer is formed by deposition to form the insulating film 18. Subsequently, an annealing process is performed to flatten the surface level difference, and then a contact hole is formed in the insulating film 18 by a photoetching process. And after forming aluminum by deposition, the pads 19a-19f are formed by patterning aluminum by a photo-etching process. Here, aluminum is patterned to form the pads 19a to 19f. However, the lead wiring may be configured.

〔図4(c)に示す工程〕
シリコン基板10の表面10b側の全面に、プラズマCVD法等によって例えば3.2μm程度の膜厚で保護膜となるシリコン窒化膜20をデポジションにより形成する。これにより、アルミニウムで構成されたパッド19a〜19fを保護できると共に、メンブレンの厚膜化を図ることができ、空気中に混ざったダストがメンブレンに衝突したときの破損を防止できると共に、空気の圧力変動に対するメンブレンの変形を抑制できるため、計測精度の悪化も防止できる。なお、ここではシリコン窒化膜20と絶縁膜18の両方を形成する場合について説明したが、これらのうちの一方でもあれば、保護膜として機能する。
[Step shown in FIG. 4 (c)]
A silicon nitride film 20 serving as a protective film is formed by deposition on the entire surface of the silicon substrate 10 on the surface 10b side by a plasma CVD method or the like with a film thickness of about 3.2 μm, for example. As a result, the pads 19a to 19f made of aluminum can be protected, the membrane can be made thicker, damage when dust mixed in the air collides with the membrane, and the pressure of the air can be prevented. Since the deformation of the membrane with respect to fluctuations can be suppressed, deterioration of measurement accuracy can also be prevented. Although the case where both the silicon nitride film 20 and the insulating film 18 are formed has been described here, one of these functions as a protective film.

そして、フォトエッチング工程によってシリコン窒化膜20の所定位置を開口させることで各パッド19a〜19fを露出させる。その後、パッシベーションアニール処理を行う。   Then, the pads 19a to 19f are exposed by opening predetermined positions of the silicon nitride film 20 by a photoetching process. Thereafter, a passivation annealing process is performed.

〔図4(d)に示す工程〕
フォトエッチング工程によってシリコン窒化膜21の所定部位を開口させる。そして、シリコン窒化膜21をマスクとしてシリコン基板10を露出部分から異方性エッチングすることで、シリコン基板10に開口部10dを形成することにより、空洞部10aを構成する。このとき、シリコン基板10の面方位が(100)とされているため、図1に示すような形状に開口部10dが形成される。これにより、図1、図2に示される本実施形態の熱式流量センサS1が完成する。
[Step shown in FIG. 4 (d)]
A predetermined portion of the silicon nitride film 21 is opened by a photoetching process. Then, the silicon substrate 10 is anisotropically etched from the exposed portion using the silicon nitride film 21 as a mask to form the opening 10d in the silicon substrate 10, thereby forming the cavity 10a. At this time, since the plane orientation of the silicon substrate 10 is (100), the opening 10d is formed in a shape as shown in FIG. Thereby, the thermal flow sensor S1 of this embodiment shown in FIGS. 1 and 2 is completed.

以上説明したように、本実施形態の熱式流量センサS1では、熱式流量センサS1を形成するために用いるSOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。このため、シリコン酸化膜12がエッチングされることによるメンブレンの薄厚化を防止することができ、メンブレンが薄くなり過ぎて割れてしまうことを防止することが可能となる。 As described above, in the thermal flow sensor S1 of the present embodiment, the buried layer of the SOI substrate used for forming the thermal flow sensor S1 is not composed of only one layer of SiO 2 , but the surface of the silicon substrate 10 The silicon nitride film 11 arranged at 10b is also provided. For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. For this reason, it is possible to prevent the membrane from being thinned by etching the silicon oxide film 12, and it is possible to prevent the membrane from being too thin and cracking.

(第2実施形態)
本発明の第2実施形態について説明する。上記第1実施形態では、図3(b)に示す工程において、シリコン基板10の表面10bのシリコン窒化膜11だけでなく裏面10cのシリコン窒化膜21も同時に形成するようにしているが、後の工程で形成しても良い。例えば、図4(b)の工程の後にシリコン窒化膜21を形成しても良い。
(Second Embodiment)
A second embodiment of the present invention will be described. In the first embodiment, in the process shown in FIG. 3B, not only the silicon nitride film 11 on the front surface 10b of the silicon substrate 10 but also the silicon nitride film 21 on the back surface 10c is formed at the same time. You may form in a process. For example, the silicon nitride film 21 may be formed after the step of FIG.

ただし、シリコン窒化膜11は、上述したように引っ張り応力を有した膜とされるため、シリコン窒化膜11の引っ張り応力によってシリコン基板10に反りが発生する可能性もある。このため、上記第1実施形態のように、シリコン窒化膜11の形成時にシリコン窒化膜21を同時に形成するようにしておけば、シリコン基板10の反りを抑制することも可能である。また、このようにシリコン窒化膜11とシリコン窒化膜21を別々に形成する場合と比べて、上述した第1実施形態のようにこれらを同一工程で形成した方が製造工程の簡略化を図れるという効果も得られる。   However, since the silicon nitride film 11 has a tensile stress as described above, the silicon substrate 10 may be warped by the tensile stress of the silicon nitride film 11. For this reason, if the silicon nitride film 21 is formed simultaneously with the formation of the silicon nitride film 11 as in the first embodiment, warping of the silicon substrate 10 can be suppressed. Further, as compared with the case where the silicon nitride film 11 and the silicon nitride film 21 are separately formed as described above, it is possible to simplify the manufacturing process by forming them in the same process as in the first embodiment described above. An effect is also obtained.

(第3実施形態)
本発明の第3実施形態について説明する。本実施形態の熱式流量センサS1は、第1実施形態に対して絶縁膜13の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Third embodiment)
A third embodiment of the present invention will be described. The thermal flow sensor S1 of the present embodiment is obtained by changing the configuration of the insulating film 13 with respect to the first embodiment, and is otherwise the same as that of the first embodiment, and therefore only different parts will be described.

図5(a)は、本実施形態の熱式流量センサS1の断面図であり、図5(b)は、図5(a)の熱式流量センサS1の形成に用いるSOI基板の断面図である。図5(a)、(b)に示されるように、シリコン基板10の表面10bとシリコン窒化膜11との間に例えば0.02〜1μmの膜厚のシリコン酸化膜22を配置しており、SOI基板における埋め込み層に相当する絶縁膜13をシリコン酸化膜22、シリコン窒化膜11およびシリコン酸化膜12により構成している。シリコン酸化膜22は、SiとOを有する膜のことを意味しており、例えばSiO2、Nを微小に含んだSiOxy、ポーラスシリカなどが該当する。 5A is a cross-sectional view of the thermal flow sensor S1 of this embodiment, and FIG. 5B is a cross-sectional view of an SOI substrate used for forming the thermal flow sensor S1 of FIG. 5A. is there. As shown in FIGS. 5A and 5B, a silicon oxide film 22 having a thickness of, for example, 0.02 to 1 μm is disposed between the surface 10b of the silicon substrate 10 and the silicon nitride film 11, An insulating film 13 corresponding to a buried layer in the SOI substrate is composed of a silicon oxide film 22, a silicon nitride film 11, and a silicon oxide film 12. The silicon oxide film 22 means a film containing Si and O. For example, SiO 2 , SiO x N y containing minute amounts of N, porous silica, and the like are applicable.

このように、絶縁膜13をシリコン酸化膜22、シリコン窒化膜11およびシリコン酸化膜12の三層構造としても構わない。さらに、シリコン窒化膜11が引っ張り応力を有する膜であるため、シリコン基板10の表面10bにシリコン窒化膜11を直接形成すると、シリコン窒化膜11の引っ張り応力が大きくなるシリコン基板10の外縁近傍において表面10bにスリップが発生することがあるが、シリコン窒化膜11の下地にシリコン酸化膜22を形成することにより、そのようなスリップの発生を防止することも可能となる。   Thus, the insulating film 13 may have a three-layer structure of the silicon oxide film 22, the silicon nitride film 11, and the silicon oxide film 12. Further, since the silicon nitride film 11 is a film having a tensile stress, when the silicon nitride film 11 is directly formed on the surface 10b of the silicon substrate 10, the surface of the silicon nitride film 11 near the outer edge where the tensile stress increases. Although slip may occur in 10b, the formation of such a slip can be prevented by forming the silicon oxide film 22 under the silicon nitride film 11.

ただし、このような構造の場合、図5(b)に示されるように、シリコン基板10に開口部10dを形成するためのエッチング時にシリコン酸化膜22もエッチングされることになるが、その上にシリコン窒化膜11があるため、エッチングされ過ぎてメンブレンが破損することはない。   However, in the case of such a structure, as shown in FIG. 5B, the silicon oxide film 22 is also etched during the etching for forming the opening 10d in the silicon substrate 10. Since the silicon nitride film 11 is present, it is not etched too much and the membrane is not damaged.

図6は、本実施形態の熱式流量センサS1の製造工程を示した断面図である。なお、本実施形態の熱式流量センサS1の製造工程のうち、SOI基板を形成する前の工程に関しては第1実施形態と異なっているが、SOI基板を形成した後の工程に関しては第1実施形態と全く同じであるため、ここではSOI基板を形成する前の工程に関してのみ示してある。   FIG. 6 is a cross-sectional view showing the manufacturing process of the thermal flow sensor S1 of the present embodiment. In the manufacturing process of the thermal flow sensor S1 of this embodiment, the process before forming the SOI substrate is different from the first embodiment, but the process after forming the SOI substrate is the first implementation. Since the configuration is exactly the same, only the process before forming the SOI substrate is shown here.

図6(a)に示す工程において、上述した図3(a)に示す工程で説明したシリコン基板10を用意したのち、続く図6(b)に示す工程において、熱酸化等により、シリコン基板10の表面10bにシリコン酸化膜22を形成する。そして、上述した図3(b)に示す工程と同様の方法により、シリコン酸化膜22の上面およびシリコン基板10の裏面10cに対してシリコン窒化膜11、21を形成する。   In the step shown in FIG. 6A, after the silicon substrate 10 described in the step shown in FIG. 3A is prepared, the silicon substrate 10 is formed by thermal oxidation or the like in the subsequent step shown in FIG. 6B. A silicon oxide film 22 is formed on the surface 10b. Then, silicon nitride films 11 and 21 are formed on the upper surface of the silicon oxide film 22 and the back surface 10c of the silicon substrate 10 by a method similar to the process shown in FIG.

また、図6(c)、(d)に示す工程では、上述した図3(c)、(d)に示す工程と同様の方法により、シリコン基板30の表面30aにシリコン酸化膜12を形成する。そして、図6(e)に示す工程において、図3(e)に示す工程と同様の手法により、シリコン基板10におけるシリコン酸化膜22の上面に形成されたシリコン窒化膜11とシリコン基板30における表面30a側のシリコン酸化膜12を貼り合わせる。その後、図6(f)に示す工程において、シリコン基板30を研磨して薄くすることで半導体層14を構成する。   In the steps shown in FIGS. 6C and 6D, the silicon oxide film 12 is formed on the surface 30a of the silicon substrate 30 by the same method as the steps shown in FIGS. 3C and 3D described above. . 6E, the silicon nitride film 11 formed on the upper surface of the silicon oxide film 22 in the silicon substrate 10 and the surface in the silicon substrate 30 by the same method as the process shown in FIG. The silicon oxide film 12 on the 30a side is bonded. Thereafter, in the step shown in FIG. 6F, the semiconductor layer 14 is formed by polishing and thinning the silicon substrate 30.

なお、図6(b)に示す工程においてシリコン酸化膜22を熱酸化で形成する場合には、シリコン基板10の裏面10cにもシリコン酸化膜が形成されることになるが、このシリコン酸化膜はシリコン窒化膜21で覆われた状態となり、後工程で行われるシリコン基板10に開口部10dを形成するためのエッチングを行ってもあまり除去されないため、形成されていても問題ない。   When the silicon oxide film 22 is formed by thermal oxidation in the process shown in FIG. 6B, a silicon oxide film is also formed on the back surface 10c of the silicon substrate 10. Even if etching is performed to form the opening 10d in the silicon substrate 10 to be performed in a later step, the silicon nitride film 21 is not removed so much.

(第4実施形態)
上記第3実施形態では、図6(b)に示す工程において、シリコン基板10の表面10bにシリコン酸化膜22およびシリコン窒化膜11が形成されるようにしている。しかしながら、図6(d)に示す工程において、シリコン酸化膜12、シリコン窒化膜11およびシリコン酸化膜22を順に積層しておき、シリコン基板10における表面10bとシリコン酸化膜22を貼り合わせるようにすることも可能である。このようにした場合、シリコン基板30の裏面30bにもシリコン窒化膜やシリコン酸化膜が形成されることになるが、これらは図6(f)に示す工程で行われる研磨によって除去されるため、問題ない。
(Fourth embodiment)
In the third embodiment, the silicon oxide film 22 and the silicon nitride film 11 are formed on the surface 10b of the silicon substrate 10 in the step shown in FIG. 6B. However, in the step shown in FIG. 6D, the silicon oxide film 12, the silicon nitride film 11, and the silicon oxide film 22 are laminated in order, and the surface 10b of the silicon substrate 10 and the silicon oxide film 22 are bonded together. It is also possible. In this case, a silicon nitride film or a silicon oxide film is also formed on the back surface 30b of the silicon substrate 30, but these are removed by polishing performed in the step shown in FIG. no problem.

(第5実施形態)
本発明の第5実施形態について説明する。上記第1実施形態では、図3(f)に示す工程において、シリコン基板30を研磨することによって薄厚化しているが、本実施形態では、第1実施形態と異なる方法によってシリコン基板30を薄厚化する。
(Fifth embodiment)
A fifth embodiment of the present invention will be described. In the first embodiment, the silicon substrate 30 is thinned by polishing in the step shown in FIG. 3F. However, in the present embodiment, the silicon substrate 30 is thinned by a method different from the first embodiment. To do.

図7は、本実施形態の熱式流量センサS1の製造工程を示した断面図である。なお、本実施形態の熱式流量センサS1の製造工程のうち、SOI基板を形成する前の工程に関しては第1実施形態と異なっているが、SOI基板を形成した後の工程に関しては第1実施形態と全く同じであるため、ここではSOI基板を形成する前の工程に関してのみ示してある。   FIG. 7 is a cross-sectional view showing the manufacturing process of the thermal flow sensor S1 of the present embodiment. In the manufacturing process of the thermal flow sensor S1 of this embodiment, the process before forming the SOI substrate is different from the first embodiment, but the process after forming the SOI substrate is the first implementation. Since the configuration is exactly the same, only the process before forming the SOI substrate is shown here.

図7(a)、(b)に示す工程では、上述した図3(a)、(b)に示す工程と同様の手法により、シリコン基板10の表面10bおよび裏面10cにシリコン窒化膜11、21を形成する。   In the steps shown in FIGS. 7A and 7B, silicon nitride films 11 and 21 are formed on the front surface 10b and the back surface 10c of the silicon substrate 10 by the same method as the steps shown in FIGS. Form.

一方、図7(c)に示す工程では、上述した図3(c)に示す工程と同様にシリコン基板30を用意し、続く図7(d)に示す工程において、シリコン基板30の表面30aにシリコン酸化膜12を形成したのち、シリコン酸化膜12の上方から水素イオンのイオン注入を行う。このときのイオン注入による水素イオンの注入深さは、SOI層(半導体層14)の厚みと同等となるようにしており、SOI層を例えば1μmの厚みとするのであれば、水素イオンの注入深さも1μmとなるようにしている。   On the other hand, in the step shown in FIG. 7C, the silicon substrate 30 is prepared similarly to the step shown in FIG. 3C, and in the subsequent step shown in FIG. 7D, the surface 30a of the silicon substrate 30 is formed. After the silicon oxide film 12 is formed, hydrogen ions are implanted from above the silicon oxide film 12. The implantation depth of hydrogen ions by ion implantation at this time is made equal to the thickness of the SOI layer (semiconductor layer 14). If the SOI layer has a thickness of 1 μm, for example, the implantation depth of hydrogen ions The thickness is also set to 1 μm.

その後、図7(e)に示す工程において、図3(e)に示す工程と同様の手法により、シリコン基板10におけるシリコン酸化膜22の上面に形成されたシリコン窒化膜11とシリコン基板30における表面30a側のシリコン酸化膜12を貼り合わせる。このとき、貼り合わせの為に行う熱処理を1000℃以上にしているため、水素イオンが注入された深さの位置でシリコン基板30が割れる(スマートカット)。このようにすることで、研磨によらなくても所望膜厚のSOI層を形成することができる。   Thereafter, in the step shown in FIG. 7E, the silicon nitride film 11 formed on the upper surface of the silicon oxide film 22 in the silicon substrate 10 and the surface in the silicon substrate 30 by the same method as the step shown in FIG. The silicon oxide film 12 on the 30a side is bonded. At this time, since the heat treatment performed for bonding is set to 1000 ° C. or higher, the silicon substrate 30 is cracked at the position where the hydrogen ions are implanted (smart cut). Thus, an SOI layer having a desired film thickness can be formed without using polishing.

(第6実施形態)
本発明の第6実施形態について説明する。上記第1実施形態では、基本的に、シリコン基板10とシリコン基板30とを絶縁膜13を介して貼り合わせることでSOI基板を構成しているが、本実施形態では、第1実施形態と異なる方法によってSOI基板を形成する。
(Sixth embodiment)
A sixth embodiment of the present invention will be described. In the first embodiment, the SOI substrate is basically configured by bonding the silicon substrate 10 and the silicon substrate 30 through the insulating film 13, but this embodiment is different from the first embodiment. An SOI substrate is formed by the method.

図8は、本実施形態の熱式流量センサS1の製造工程を示した断面図である。なお、本実施形態の熱式流量センサS1の製造工程のうち、SOI基板を形成する前の工程に関しては第1実施形態と異なっているが、SOI基板を形成した後の工程に関しては第1実施形態と全く同じであるため、ここではSOI基板を形成する前の工程に関してのみ示してある。   FIG. 8 is a cross-sectional view showing the manufacturing process of the thermal flow sensor S1 of the present embodiment. In the manufacturing process of the thermal flow sensor S1 of this embodiment, the process before forming the SOI substrate is different from the first embodiment, but the process after forming the SOI substrate is the first implementation. Since the configuration is exactly the same, only the process before forming the SOI substrate is shown here.

図8(a)に示す工程において、上述した図3(a)に示すようなシリコン基板10を用意する。その後、シリコン基板10の表面10b側から酸素イオンと窒素イオンをイオン注入する。このとき、酸素イオンに関しては、SOI層の膜厚分を考慮して、例えば、表面10bから1μmの深さの位置からシリコン酸化膜12の厚さ分深い位置まで注入されるようにしている。窒素イオンに関しては、酸素イオンの注入位置の最も深い位置からシリコン窒化膜11の厚さ分深い位置まで注入されるようにしている。   In the step shown in FIG. 8A, the silicon substrate 10 as shown in FIG. 3A is prepared. Thereafter, oxygen ions and nitrogen ions are implanted from the surface 10 b side of the silicon substrate 10. At this time, oxygen ions are implanted from the position 10 μm deep from the surface 10 b to the position deeper than the silicon oxide film 12 in consideration of the film thickness of the SOI layer. Nitrogen ions are implanted from the deepest position where oxygen ions are implanted to a position deeper than the thickness of the silicon nitride film 11.

図8(b)に示す工程において、この後、シリコン基板10における表層部、具体的にはSOI層相当の深さの位置までドナー不純物(例えば、P、As、Sbなど)もしくはアクセプタ不純物(例えば、B、Al)を例えば1×1019〜1×1021cm-3程度の濃度となるようにイオン注入したのち、1000℃以上の高温で熱処理を行うことにより、不純物の活性化を行うと共に、酸素イオンと窒素イオンをシリコン基板10中のシリコンと反応させる。これにより、シリコン窒化膜11およびシリコン酸化膜12が形成されると共に、SOI層が形成され、SOI基板が完成する。 In the step shown in FIG. 8B, thereafter, a donor impurity (for example, P, As, Sb, etc.) or an acceptor impurity (for example, P, As, Sb, etc.) up to a surface layer portion in the silicon substrate 10, specifically, a depth corresponding to the SOI layer. , B, Al) are ion-implanted to a concentration of about 1 × 10 19 to 1 × 10 21 cm −3, for example, and then heat treatment is performed at a high temperature of 1000 ° C. or more to activate the impurities. Then, oxygen ions and nitrogen ions are reacted with silicon in the silicon substrate 10. Thereby, the silicon nitride film 11 and the silicon oxide film 12 are formed, and the SOI layer is formed, thereby completing the SOI substrate.

このように、一枚のシリコン基板10を用いてSOI基板を形成することも可能である。このようにすれば、シリコン基板枚数を少なくできると共に、SOI基板を形成するための製造工程の簡略化を図ることが可能となるため、センサ製造コストを低減できる。



(第7実施形態)
本発明の第7実施形態について説明する。上記第1〜第6実施形態では、物理量センサとして熱式流量センサS1に本発明の一実施形態を適用する場合について説明したが、本実施形態では、サーモパイル型赤外線センサに本発明の一実施形態を適用する場合について説明する。
Thus, it is possible to form an SOI substrate using a single silicon substrate 10. In this way, the number of silicon substrates can be reduced and the manufacturing process for forming the SOI substrate can be simplified, so that the sensor manufacturing cost can be reduced.



(Seventh embodiment)
A seventh embodiment of the present invention will be described. In the first to sixth embodiments, the case where one embodiment of the present invention is applied to the thermal flow sensor S1 as a physical quantity sensor has been described. However, in the present embodiment, one embodiment of the present invention is applied to a thermopile infrared sensor. The case of applying will be described.

図9は、本実施形態のサーモパイル型赤外線センサS2の断面図である。この図に示すように、第1〜第6実施形態と同様、本実施形態のサーモパイル型赤外線センサS2も、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成され、シリコン基板10には、空洞部10aが形成されており、この空洞部10aが形成された部位においてメンブレンが構成される。   FIG. 9 is a sectional view of the thermopile type infrared sensor S2 of the present embodiment. As shown in this figure, similarly to the first to sixth embodiments, the thermopile infrared sensor S2 of this embodiment also has a silicon substrate 10 as a supporting substrate, an insulating film 13 as a buried layer, and a semiconductor layer 14 as an SOI layer. The silicon substrate 10 is formed using an SOI substrate, and a cavity 10a is formed in the silicon substrate 10. A membrane is formed at a site where the cavity 10a is formed.

本実施形態でも、半導体層14は、シリコン層に不純物を熱拡散させたことによって形成されている。この半導体層14の上層に、例えばBPSGからなる層間絶縁膜40が形成されていると共に、例えばAlにて構成された配線層41が形成され、配線層41が層間絶縁膜40に形成されたコンタクトホールを通じて半導体層14と接触させられている。   Also in this embodiment, the semiconductor layer 14 is formed by thermally diffusing impurities in the silicon layer. An interlayer insulating film 40 made of, for example, BPSG is formed above the semiconductor layer 14, and a wiring layer 41 made of, for example, Al is formed. The contact in which the wiring layer 41 is formed on the interlayer insulating film 40 The semiconductor layer 14 is brought into contact with the hole.

また、配線層41および層間絶縁膜40の上層には、例えばTEOSからなる保護膜42が形成されている。この保護膜42には、配線層41を部分的に露出させることでパッドを構成するための開口部42aが形成されている。   A protective film 42 made of, for example, TEOS is formed on the wiring layer 41 and the interlayer insulating film 40. In the protective film 42, an opening 42a for forming a pad by partially exposing the wiring layer 41 is formed.

さらに、メンブレン内のみにおいて、保護膜42の上層には、例えばカーボンペーストにより構成された赤外線吸収膜43が形成されている。なお、上述したように、配線層41は半導体層14に接触させられているが、具体的には、配線層41はメンブレン内における赤外線吸収膜43の下方とメンブレン外それぞれにおいて半導体層14と接触させられている。これらの接点のうち赤外線吸収膜43の下方に位置するものが温接点、メンブレン外のものが冷接点となる。   Furthermore, an infrared absorption film 43 made of, for example, carbon paste is formed on the protective film 42 only in the membrane. As described above, the wiring layer 41 is in contact with the semiconductor layer 14. Specifically, the wiring layer 41 is in contact with the semiconductor layer 14 below the infrared absorption film 43 inside the membrane and outside the membrane. It has been made. Of these contacts, the one located below the infrared absorption film 43 is a hot contact, and the one outside the membrane is a cold junction.

このような構成のサーモパイル型赤外線センサS2では、赤外線が照射されると赤外線吸収膜43が赤外線を吸収し、発熱する。その熱が温接点に伝わり、温接点の温度が上るため、冷接点との間に熱起電力が発生する。このため、サーモパイル型赤外線センサS2は、温接点と冷接点との間に発生した熱起電力により、赤外線量を検出することが可能となる。このとき、温接点はメンブレン内にあり、冷接点がメンブレン外にあるため、温接点に関しては効率よく温度が上昇し、冷接点に関しては温接点の温度上昇に伴う温度上昇を少なくすることが可能となる。また、半導体層14が多結晶シリコンではなく単結晶シリコンで構成されているため、同じ不純物濃度でも、低い抵抗値と高い熱起電力を得ることができ、さらに、粒界がなくなるので特性のばらつきも少なくなるという効果も得られる。   In the thermopile infrared sensor S2 having such a configuration, when infrared rays are irradiated, the infrared absorption film 43 absorbs the infrared rays and generates heat. The heat is transferred to the hot junction, and the temperature of the hot junction rises, so that a thermoelectromotive force is generated between the cold junction. For this reason, the thermopile type infrared sensor S2 can detect the amount of infrared rays based on the thermoelectromotive force generated between the hot junction and the cold junction. At this time, since the hot junction is inside the membrane and the cold junction is outside the membrane, the temperature rises efficiently for the hot junction, and the temperature rise associated with the temperature rise of the hot junction can be reduced for the cold junction It becomes. In addition, since the semiconductor layer 14 is made of single crystal silicon instead of polycrystalline silicon, a low resistance value and a high thermoelectromotive force can be obtained even with the same impurity concentration, and further, there are no grain boundaries, resulting in variation in characteristics. It is also possible to obtain an effect of reducing the amount of material.

続いて、本実施形態のサーモパイル型赤外線センサS2の製造方法について、図10に示すサーモパイル型赤外線センサS2の製造工程図を参照して説明する。   Then, the manufacturing method of thermopile type infrared sensor S2 of this embodiment is demonstrated with reference to the manufacturing-process figure of thermopile type infrared sensor S2 shown in FIG.

〔図10(a)に示す工程〕
まず、上記第1〜第6実施形態で説明したSOI基板、例えば、第1実施形態の図3の工程により形成したSOI基板を用意したのち、半導体層14を所望の抵抗値にするために、ドナー不純物(P、As、Sb)やアクセプタ不純物(B、Al)をイオン注入してドーピングし、不純物濃度としては大凡1×1016〜1×1021/cm3にする。このときの手法は、図3(f)に示した工程と同様で良い。
[Step shown in FIG. 10A]
First, after preparing the SOI substrate described in the first to sixth embodiments, for example, the SOI substrate formed by the process of FIG. 3 of the first embodiment, in order to make the semiconductor layer 14 have a desired resistance value, Donor impurities (P, As, Sb) and acceptor impurities (B, Al) are ion-implanted and doped so that the impurity concentration is about 1 × 10 16 to 1 × 10 21 / cm 3 . The technique at this time may be the same as the process shown in FIG.

〔図10(b)に示す工程〕
半導体層14をエッチングによりパターニングする。これにより、配線層41と接点とされる部分、つまり温接点や冷接点が構成されるように、半導体層14がメンブレン内からメンブレン外に至るように延設される。
[Step shown in FIG. 10B]
The semiconductor layer 14 is patterned by etching. Thus, the semiconductor layer 14 is extended from the inside of the membrane to the outside of the membrane so that a portion that is a contact point with the wiring layer 41, that is, a hot contact point or a cold contact point is formed.

〔図10(c)に示す工程〕
半導体層14を必要に応じて熱酸化したのち、CVD法によりBPSGからなる層間絶縁膜40を形成し、熱処理を行う。これにより半導体層14の段差を平滑化できる。なお、ここではBPSGにて層間絶縁膜40を形成しているが、BPSG以外の酸化膜で形成しても良い。その後、層間絶縁膜40をエッチングしてコンタクトホールを開ける。さらに、層間絶縁膜40上にAlを成膜したのち、Alをパターニングすることにより、温接点や冷接点およびパッドとなる部分を含む配線層41を形成する。
[Step shown in FIG. 10 (c)]
After the semiconductor layer 14 is thermally oxidized as necessary, an interlayer insulating film 40 made of BPSG is formed by a CVD method, and heat treatment is performed. Thereby, the level | step difference of the semiconductor layer 14 can be smoothed. Here, the interlayer insulating film 40 is formed of BPSG, but may be formed of an oxide film other than BPSG. Thereafter, the interlayer insulating film 40 is etched to open a contact hole. Furthermore, after Al is formed on the interlayer insulating film 40, the wiring layer 41 including a hot contact point, a cold contact point, and a portion to be a pad is formed by patterning the Al.

〔図10(d)に示す工程〕
配線層41および層間絶縁膜40の上に、TEOSからなる保護膜42を成膜する。そして、保護膜42のうち配線層41のパッドとなる部分と対応する箇所に開口部42aを形成する。なお、ここではTEOSにより保護膜42を形成しているが、TEOS以外の酸化膜や窒化膜で形成しても良い。
[Step shown in FIG. 10 (d)]
A protective film 42 made of TEOS is formed on the wiring layer 41 and the interlayer insulating film 40. Then, an opening 42 a is formed at a location corresponding to the portion of the protective film 42 that becomes the pad of the wiring layer 41. Although the protective film 42 is formed here by TEOS, it may be formed by an oxide film or a nitride film other than TEOS.

そして、SOI基板の裏面にCVD法によりシリコン窒化膜20を形成する。この膜はシリコン酸化膜であっても構わないが、KOHによるエッチングのマスクとして機能するので、シリコン窒化膜20の方が好ましい。このシリコン窒化膜20のうちシリコン基板10の空洞部10aの形成予定領域をエッチングにより開口させたのち、シリコン窒化膜20をマスクとしたKOHによる異方性エッチングを行うことで、空洞部10aを形成する。これにより、メンブレンが構成される。そして、最後に保護膜42の上にカーボンペーストからなる赤外線吸収膜43を形成したのち、これをパターニングしてメンブレン内にのみ残す。これにより、図9に示したサーモパイル型赤外線センサS2が完成する。   Then, a silicon nitride film 20 is formed on the back surface of the SOI substrate by a CVD method. This film may be a silicon oxide film, but the silicon nitride film 20 is preferred because it functions as a mask for etching with KOH. After a region where the cavity 10a of the silicon substrate 10 is to be formed is opened by etching in the silicon nitride film 20, the cavity 10a is formed by performing anisotropic etching with KOH using the silicon nitride film 20 as a mask. To do. Thereby, a membrane is comprised. Finally, an infrared absorption film 43 made of carbon paste is formed on the protective film 42, and this is then patterned and left only in the membrane. Thereby, the thermopile type infrared sensor S2 shown in FIG. 9 is completed.

以上説明した本実施形態のサーモパイル型赤外線センサS2においても、SOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。これにより、第1実施形態と同様の効果を得ることが可能となる。 The thermopile infrared sensor S2 of the present embodiment described above also includes a silicon nitride film 11 disposed on the surface 10b of the silicon substrate 10 without forming the buried layer of the SOI substrate by only one layer of SiO 2. Yes. For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. Thereby, it is possible to obtain the same effect as in the first embodiment.

(第8実施形態)
本発明の第8実施形態について説明する。本実施形態では、物理量センサとしてガスセンサに対して本発明の一実施形態を適用した場合について説明する。なお、ガスセンサの構造は、上記第7実施形態で説明したサーモパイル型赤外線センサS2とほぼ同様であるため、主に異なる部分について説明する。
(Eighth embodiment)
An eighth embodiment of the present invention will be described. This embodiment demonstrates the case where one Embodiment of this invention is applied with respect to a gas sensor as a physical quantity sensor. The structure of the gas sensor is substantially the same as that of the thermopile type infrared sensor S2 described in the seventh embodiment, and therefore, different parts will be mainly described.

図11、図12は、本実施形態のガスセンサS3を示した図であり、図11は、ガスセンサS3の断面図、図12は、ガスセンサS3の上面レイアウト図である。図11に示すように、第1〜第7実施形態と同様、本実施形態のガスセンサS3も、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成され、シリコン基板10には、空洞部10aが形成されており、この空洞部10aが形成された部位においてメンブレンが構成される。   11 and 12 are views showing the gas sensor S3 of the present embodiment, FIG. 11 is a sectional view of the gas sensor S3, and FIG. 12 is a top layout view of the gas sensor S3. As shown in FIG. 11, as in the first to seventh embodiments, the gas sensor S3 of this embodiment also includes an SOI substrate in which the silicon substrate 10 is a supporting substrate, the insulating film 13 is a buried layer, and the semiconductor layer 14 is an SOI layer. The silicon substrate 10 is formed with a cavity 10a, and a membrane is formed at the site where the cavity 10a is formed.

半導体層14の上層に、例えばBPSGからなる層間絶縁膜50が形成されていると共に、例えばAlにて構成された配線層51が形成され、配線層51が層間絶縁膜50に形成されたコンタクトホールを通じて半導体層14と接触させられている。   An interlayer insulating film 50 made of, for example, BPSG is formed above the semiconductor layer 14, and a wiring layer 51 made of, for example, Al is formed, and a contact hole in which the wiring layer 51 is formed in the interlayer insulating film 50. Through the semiconductor layer 14.

また、配線層51および層間絶縁膜50の上層には、例えばTEOSからなる保護膜52が形成されている。この保護膜52には、配線層51を部分的に露出させることでパッドを構成するための開口部52aや後述する感ガス膜53とのコンタクトを可能にするための開口部52bが形成されている。さらに、メンブレン内を含むように保護膜52の上層には、例えば酸化スズ(CO、NOx、水素などを感知可能)により構成された感ガス膜53が形成されている。図12に示すように、この感ガス膜53はメンブレンを覆うように形成されており、感ガス膜53の下方の半導体層14を挟んだ両側において配線層51と電気的に接続され、パッド部51a、51bに外部端子を接続することで、配線層51を通じて電流を流し、感ガス膜53の抵抗値を検出できる構造とされている。また、半導体層14にも配線層51の一部で構成したパッド部51c、51dが接続されており、このパッド部51a、51bに外部端子を接続することで、半導体層14に電流を流し、半導体層14のうちメンブレン内の細くされた部分を加熱できるようになっている。 A protective film 52 made of, for example, TEOS is formed on the wiring layer 51 and the interlayer insulating film 50. The protective film 52 is formed with an opening 52a for forming a pad by partially exposing the wiring layer 51 and an opening 52b for allowing contact with a gas sensitive film 53 described later. Yes. Further, a gas sensitive film 53 made of, for example, tin oxide (which can detect CO, NO x , hydrogen, etc.) is formed on the upper layer of the protective film 52 so as to include the inside of the membrane. As shown in FIG. 12, the gas-sensitive film 53 is formed so as to cover the membrane, and is electrically connected to the wiring layer 51 on both sides of the semiconductor layer 14 below the gas-sensitive film 53, and the pad portion. By connecting external terminals to 51a and 51b, a current can be passed through the wiring layer 51, and the resistance value of the gas sensitive film 53 can be detected. In addition, pad portions 51c and 51d constituted by a part of the wiring layer 51 are also connected to the semiconductor layer 14, and by connecting an external terminal to the pad portions 51a and 51b, a current is passed through the semiconductor layer 14, A thinned portion in the membrane of the semiconductor layer 14 can be heated.

このような構成のガスセンサS3では、配線層51を通じて半導体層14に電流を流すことによってメンブレン内に形成された感ガス膜53の温度を上げ、大気中の対象ガスとの酸化または還元反応を引き起こさせる。これにより、感ガス膜53の抵抗値が変わるため、配線層51のパッド部を通じて感ガス膜53の抵抗値を検出することで、対象ガスの量を検出することが可能となる。このとき、感ガス膜53がメンブレン内にあるため、効率よく温度を上昇させられる。なお、上昇する温度の管理は、半導体層14の抵抗値に基づいて行うことになるが、半導体層14を多結晶シリコンではなく単結晶シリコンで構成しているため、高い抵抗温度係数(TCR)を得ることができ、正確に温度測定を行うことが可能となる。また、高温時に起きる抵抗値の経時変化に対しても単結晶シリコンの方が多結晶シリコンよりも少なく、安定して使用できるガスセンサS3を得ることができ、さらに、粒界がなくなるので特性のばらつきも少なくなるという効果も得られる。   In the gas sensor S3 having such a configuration, a current is passed through the semiconductor layer 14 through the wiring layer 51 to raise the temperature of the gas sensitive film 53 formed in the membrane, thereby causing an oxidation or reduction reaction with the target gas in the atmosphere. Make it. Thereby, since the resistance value of the gas sensitive film 53 is changed, the amount of the target gas can be detected by detecting the resistance value of the gas sensitive film 53 through the pad portion of the wiring layer 51. At this time, since the gas sensitive film 53 is in the membrane, the temperature can be increased efficiently. Note that the temperature rise is managed based on the resistance value of the semiconductor layer 14, but since the semiconductor layer 14 is made of single crystal silicon instead of polycrystalline silicon, a high resistance temperature coefficient (TCR) Thus, temperature measurement can be performed accurately. In addition, even with respect to the change in resistance over time that occurs at high temperatures, it is possible to obtain a gas sensor S3 in which single crystal silicon is less stable than polycrystalline silicon and can be used stably. It is also possible to obtain an effect of reducing the amount of material.

図13は、本実施形態のガスセンサS3の製造工程図である。図13(a)〜(d)に示す工程は、基本的に、上述したサーモパイル型赤外線センサS2と同様であり、層間絶縁膜40の代わりに層間絶縁膜50、配線層41の代わりに配線層51、保護膜42の代わりに配線層52、赤外線吸収膜43の代わりに感ガス膜53を形成することが異なっており、さらに各膜のパターンレイアウトが異なっている。なお、感ガス膜43と配線層51とのコンタクト抵抗を下げるためやミキシングを防止するために、必要に応じて配線層52の上層に薄膜を形成しても良い。   FIG. 13 is a manufacturing process diagram of the gas sensor S3 of the present embodiment. The processes shown in FIGS. 13A to 13D are basically the same as those of the thermopile type infrared sensor S2 described above. The interlayer insulating film 50 instead of the interlayer insulating film 40 and the wiring layer instead of the wiring layer 41 are used. 51, the wiring layer 52 instead of the protective film 42, and the gas sensitive film 53 instead of the infrared absorption film 43 are formed, and the pattern layout of each film is different. In order to reduce the contact resistance between the gas sensitive film 43 and the wiring layer 51 or to prevent mixing, a thin film may be formed on the wiring layer 52 as necessary.

以上説明した本実施形態のガスセンサS3においても、SOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。これにより、第1実施形態と同様の効果を得ることが可能となる。 The gas sensor S3 of the present embodiment described above is also configured to include the silicon nitride film 11 disposed on the surface 10b of the silicon substrate 10 without forming the buried layer of the SOI substrate by only one layer of SiO 2 . For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. Thereby, it is possible to obtain the same effect as in the first embodiment.

なお、ここでは感ガス膜53の抵抗値変化を検出するガスセンサの例を記載したが、他の検出原理のガスセンサにも適用可能である。   In addition, although the example of the gas sensor which detects the resistance value change of the gas sensitive film | membrane 53 was described here, it is applicable also to the gas sensor of another detection principle.

(第9実施形態)
本発明の第9実施形態について説明する。本実施形態では、物理量センサとして圧力センサに対して本発明の一実施形態を適用した場合について説明する。なお、圧力センサの構造は、上記第7実施形態で説明したサーモパイル型赤外線センサS2とほぼ同様であるため、主に異なる部分について説明する。
(Ninth embodiment)
A ninth embodiment of the present invention will be described. This embodiment demonstrates the case where one Embodiment of this invention is applied with respect to a pressure sensor as a physical quantity sensor. Note that the structure of the pressure sensor is substantially the same as that of the thermopile type infrared sensor S2 described in the seventh embodiment, and therefore, different parts will be mainly described.

図14、図15は、本実施形態の圧力センサS4を示した図であり、図14は、圧力センサS4の断面図、図15は、圧力センサS4の模式的な上面レイアウト図である。図11に示すように、第1〜第8実施形態と同様、本実施形態の圧力センサS4も、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成され、シリコン基板10には、空洞部10aが形成されており、この空洞部10aが形成された部位においてメンブレンが構成される。   14 and 15 are views showing the pressure sensor S4 of the present embodiment, FIG. 14 is a sectional view of the pressure sensor S4, and FIG. 15 is a schematic top view layout diagram of the pressure sensor S4. As shown in FIG. 11, as in the first to eighth embodiments, the pressure sensor S4 of this embodiment is also an SOI substrate in which the silicon substrate 10 is a supporting substrate, the insulating film 13 is a buried layer, and the semiconductor layer 14 is an SOI layer. A cavity 10a is formed in the silicon substrate 10, and a membrane is formed at the site where the cavity 10a is formed.

半導体層14は、図15に示すように、面方位が(001)の単結晶シリコンにて構成され、半導体層14のうちメンブレン内に配置される部分により圧力検出に用いられる複数のゲージ抵抗が構成される。複数のゲージ抵抗は、例えばホイートストンブリッジ接続されるが、各ゲージ抵抗の長手方向が<110>方向とされ、その長手方向がゲージ抵抗に対する電流の流れる向き(つまり抵抗値を測定する向き)とされる。また、各ゲージ抵抗は、メンブレンのエッジに配置されている。   As shown in FIG. 15, the semiconductor layer 14 is made of single crystal silicon having a (001) plane orientation, and a plurality of gauge resistors used for pressure detection are provided by a portion of the semiconductor layer 14 disposed in the membrane. Composed. For example, a plurality of gauge resistors are connected to a Wheatstone bridge, and the longitudinal direction of each gauge resistor is a <110> direction, and the longitudinal direction is a direction in which current flows to the gauge resistor (that is, a direction in which a resistance value is measured). The Each gauge resistor is arranged at the edge of the membrane.

また、半導体層14の上層に、例えばBPSGからなる層間絶縁膜60が形成されていると共に、例えばAlにて構成された配線層61が形成され、配線層61が層間絶縁膜60に形成されたコンタクトホールを通じて半導体層14と接触させられている。   Further, an interlayer insulating film 60 made of, for example, BPSG is formed above the semiconductor layer 14, and a wiring layer 61 made of, for example, Al is formed. The wiring layer 61 is formed on the interlayer insulating film 60. The semiconductor layer 14 is brought into contact with the contact hole.

また、配線層61および層間絶縁膜60の上層には、例えばTEOSからなる保護膜62が形成されている。この保護膜62には、配線層61を部分的に露出させることでパッドを構成するための開口部62aが形成されている。さらに、SOI基板の裏面には、メンブレン下方の空洞部10aを閉塞した基準圧力室を構成するための台座ガラス63が陽極接合により接合されている。   A protective film 62 made of, for example, TEOS is formed on the wiring layer 61 and the interlayer insulating film 60. In the protective film 62, an opening 62a for forming a pad by partially exposing the wiring layer 61 is formed. Furthermore, a base glass 63 for constituting a reference pressure chamber that closes the cavity 10a below the membrane is joined to the back surface of the SOI substrate by anodic bonding.

このような構成の圧力センサS4では、メンブレンに測定対象となる圧力が印加されたときに、メンブレンが印加された圧力と基準圧力室内の圧力との差圧に応じて変位し、それに伴ってゲージ抵抗の抵抗値がピエゾ抵抗効果により変化するため、配線層61のパッド部を通じてゲージ抵抗の抵抗値を検出することで、圧力を検出することが可能となる。このとき、本実施形態のようにシリコン基板10が残らない空洞部10aによってメンブレンを構成できるため、極めて低い圧力測定も可能(例えば、フルスケールで1気圧以下)となる。また、小型化にも適している。また、半導体層14を多結晶シリコンではなく単結晶シリコンにすることで、高いピエゾ抵抗効果を得ることができ、さらに、粒界がなくなるので特性のばらつき(オフセット電圧など)も少なくなるという効果を得ることもできる。   In the pressure sensor S4 having such a configuration, when a pressure to be measured is applied to the membrane, the membrane is displaced according to a differential pressure between the applied pressure and the pressure in the reference pressure chamber, and accordingly, the gauge Since the resistance value of the resistance changes due to the piezoresistance effect, the pressure can be detected by detecting the resistance value of the gauge resistance through the pad portion of the wiring layer 61. At this time, since the membrane can be constituted by the cavity 10a where the silicon substrate 10 does not remain as in the present embodiment, extremely low pressure measurement is possible (for example, 1 atm or less at full scale). It is also suitable for downsizing. Further, by making the semiconductor layer 14 a single crystal silicon instead of a polycrystalline silicon, a high piezoresistance effect can be obtained, and furthermore, since there are no grain boundaries, variation in characteristics (such as an offset voltage) is reduced. It can also be obtained.

図16は、本実施形態の圧力センサS4の製造工程図である。図16(a)〜(e)に示す工程は、基本的に、上述したサーモパイル型赤外線センサS2と同様であり、層間絶縁膜40の代わりに層間絶縁膜60、配線層41の代わりに配線層61、保護膜42の代わりに配線層62を形成することが異なっている。そして、シリコン窒化膜20をマスクとして空洞部10aを形成したのち(図16(e)の工程)、シリコン窒化膜20を除去し、陽極接合により台座ガラス63をSOI基板の裏面に接合することで圧力センサS4が完成する。   FIG. 16 is a manufacturing process diagram of the pressure sensor S4 of the present embodiment. The processes shown in FIGS. 16A to 16E are basically the same as those of the thermopile type infrared sensor S2 described above. The interlayer insulating film 60 is used instead of the interlayer insulating film 40, and the wiring layer is used instead of the wiring layer 41. 61, forming a wiring layer 62 instead of the protective film 42 is different. Then, after the cavity 10a is formed using the silicon nitride film 20 as a mask (step of FIG. 16E), the silicon nitride film 20 is removed, and the base glass 63 is bonded to the back surface of the SOI substrate by anodic bonding. The pressure sensor S4 is completed.

以上説明した本実施形態の圧力センサS4においても、SOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。これにより、第1実施形態と同様の効果を得ることが可能となる。 The pressure sensor S4 of the present embodiment described above is also configured to include the silicon nitride film 11 disposed on the surface 10b of the silicon substrate 10 without forming the buried layer of the SOI substrate by only one layer of SiO 2 . For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. Thereby, it is possible to obtain the same effect as in the first embodiment.

(第10実施形態)
本発明の第10実施形態について説明する。本実施形態では、物理量センサとして加速度センサに対して本発明の一実施形態を適用した場合について説明する。なお、加速度センサの構造は、上記第9実施形態で説明した圧力センサS4とほぼ同様であるため、主に異なる部分について説明する。
(10th Embodiment)
A tenth embodiment of the present invention will be described. This embodiment demonstrates the case where one Embodiment of this invention is applied with respect to an acceleration sensor as a physical quantity sensor. Note that the structure of the acceleration sensor is substantially the same as that of the pressure sensor S4 described in the ninth embodiment, and thus different parts will be mainly described.

図17は、本実施形態の加速度センサS5の断面図である。図17に示すように、第1〜第7実施形態と同様、本実施形態の加速度センサS5も、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成されている。シリコン基板10には、空洞部10aが形成され、この空洞部10aが形成された部位においてメンブレンが構成されているが、メンブレンの中央部においてシリコン基板10が残されることで錘部10eが構成されている。また、圧力センサS4に備えてあった台座ガラス63を無くした構造とされている。この他の構成に関しては、第9実施形態で説明した圧力センサS4と同様であり、半導体層14により複数のゲージ抵抗が構成されており、半導体層14の上面レイアウトも、図15に示す圧力センサS4と同様となっている。   FIG. 17 is a cross-sectional view of the acceleration sensor S5 of the present embodiment. As shown in FIG. 17, as in the first to seventh embodiments, the acceleration sensor S5 of the present embodiment is also an SOI substrate in which the silicon substrate 10 is a supporting substrate, the insulating film 13 is a buried layer, and the semiconductor layer 14 is an SOI layer. It is formed using. A cavity 10a is formed in the silicon substrate 10, and a membrane is formed at a portion where the cavity 10a is formed, but a weight 10e is formed by leaving the silicon substrate 10 at the center of the membrane. ing. Further, the base glass 63 provided in the pressure sensor S4 is eliminated. The other configuration is the same as that of the pressure sensor S4 described in the ninth embodiment, and a plurality of gauge resistors are configured by the semiconductor layer 14. The top surface layout of the semiconductor layer 14 is also the pressure sensor shown in FIG. It is the same as S4.

このような構成の加速度センサS5では、加速度が発生すると、錘部10eの慣性による応力がメンブレンに印加されたときに、メンブレンが印加された応力に応じて変位し、それに伴ってゲージ抵抗の抵抗値がピエゾ抵抗効果により変化するため、配線層61のパッド部を通じてゲージ抵抗の抵抗値を検出することで、加速度を検出することが可能となる。これにより、第9実施形態と同様の効果を得ることができる。なお、本実施形態の加速度センサS5の製造方法は、図16に示す圧力センサS4の製造工程とほぼ同様であり、錘部10eを形成するために、空洞部10aのパターン変更を行うだけでよい。   In the acceleration sensor S5 having such a configuration, when acceleration occurs, when a stress due to the inertia of the weight portion 10e is applied to the membrane, the membrane is displaced according to the applied stress, and accordingly, the resistance of the gauge resistance Since the value changes due to the piezoresistive effect, the acceleration can be detected by detecting the resistance value of the gauge resistance through the pad portion of the wiring layer 61. Thereby, the same effect as in the ninth embodiment can be obtained. The manufacturing method of the acceleration sensor S5 of the present embodiment is almost the same as the manufacturing process of the pressure sensor S4 shown in FIG. 16, and it is only necessary to change the pattern of the cavity portion 10a in order to form the weight portion 10e. .

以上説明した本実施形態の加速度センサS5においても、SOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。これにより、第1実施形態と同様の効果を得ることが可能となる。 The acceleration sensor S5 of the present embodiment described above also includes a silicon nitride film 11 disposed on the surface 10b of the silicon substrate 10 without forming the buried layer of the SOI substrate by only one layer of SiO 2 . For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. Thereby, it is possible to obtain the same effect as in the first embodiment.

(第11実施形態)
本発明の第11実施形態について説明する。本実施形態では、物理量センサとして圧力センサと加速度センサを一体化した複合センサに対して本発明の一実施形態を適用した場合について説明する。なお、複合センサの構造は、上記第9実施形態で説明した圧力センサS4とほぼ同様であるため、主に異なる部分について説明する。
(Eleventh embodiment)
An eleventh embodiment of the present invention will be described. This embodiment demonstrates the case where one Embodiment of this invention is applied with respect to the composite sensor which integrated the pressure sensor and the acceleration sensor as a physical quantity sensor. Note that the structure of the composite sensor is substantially the same as that of the pressure sensor S4 described in the ninth embodiment, and therefore different parts will be mainly described.

図18は、本実施形態の複合センサS6の断面図である。図18に示すように、第1〜第7実施形態と同様、本実施形態の複合センサS6も、シリコン基板10を支持基板、絶縁膜13を埋め込み層、半導体層14をSOI層とするSOI基板を用いて形成されている。シリコン基板10には、空洞部10aが形成され、この空洞部10aが形成された部位においてメンブレンが構成されているが、第10実施形態の加速度センサS5と同様、メンブレンの中央部においてシリコン基板10が残されることで錘部10eが構成されている。また、半導体層14により複数のゲージ抵抗が構成されている。そして、第9実施形態の圧力センサS4と同様、SOI基板の裏面に台座ガラス63が備えられている。台座ガラス63のうち錘部10eと対応する場所にはザグリ(凹部)63aが形成されており、錘部10eの変位の妨げとならない構造とされている。この他の構造は、第9実施形態で説明した圧力センサS4と同様である。   FIG. 18 is a cross-sectional view of the composite sensor S6 of the present embodiment. As shown in FIG. 18, as in the first to seventh embodiments, the composite sensor S6 of this embodiment also has an SOI substrate in which the silicon substrate 10 is a supporting substrate, the insulating film 13 is a buried layer, and the semiconductor layer 14 is an SOI layer. It is formed using. The silicon substrate 10 is formed with a cavity 10a, and a membrane is formed at a portion where the cavity 10a is formed. Like the acceleration sensor S5 of the tenth embodiment, the silicon substrate 10 is formed at the center of the membrane. The weight part 10e is comprised by leaving. Further, the semiconductor layer 14 constitutes a plurality of gauge resistors. And the base glass 63 is provided in the back surface of SOI substrate similarly to pressure sensor S4 of 9th Embodiment. A counterbore (concave portion) 63a is formed at a location corresponding to the weight portion 10e in the pedestal glass 63, and the structure does not hinder the displacement of the weight portion 10e. Other structures are the same as those of the pressure sensor S4 described in the ninth embodiment.

このような構成の複合センサS6とすることも可能である。なお、複合センサS6の作動原理は、圧力センサS4や加速度センサS5と同様である。また、本実施形態の加速度センサS5の製造方法も、台座ガラス63としてザグリ63aが形成されているものを用いることと、空洞部10aのパターンが錘部10eを形成できるパターンであること以外は、図16に示す圧力センサS4の製造工程と同様で良い。   A composite sensor S6 having such a configuration may be used. The operation principle of the composite sensor S6 is the same as that of the pressure sensor S4 and the acceleration sensor S5. In addition, the manufacturing method of the acceleration sensor S5 of the present embodiment also uses a base glass 63 in which a counterbore 63a is formed, and the pattern of the cavity portion 10a is a pattern that can form the weight portion 10e. It may be the same as the manufacturing process of the pressure sensor S4 shown in FIG.

以上説明した本実施形態の複合センサS6においても、SOI基板の埋め込み層をSiO2の一層のみによって構成せずに、シリコン基板10の表面10bに配置したシリコン窒化膜11も備えた構成としている。このため、シリコン基板10をエッチングする際に、シリコン窒化膜11がエッチングストッパとして機能し、シリコン酸化膜12が除去されないようにすることができる。これにより、第1実施形態と同様の効果を得ることが可能となる。 Also in the composite sensor S6 of the present embodiment described above, the buried layer of the SOI substrate without configuring the single layer of SiO 2, silicon nitride film disposed on the surface 10b of the silicon substrate 1011 it is also configured to include. For this reason, when the silicon substrate 10 is etched, the silicon nitride film 11 functions as an etching stopper, and the silicon oxide film 12 can be prevented from being removed. Thereby, it is possible to obtain the same effect as in the first embodiment.

なお、上記では、複合センサS6の台座ガラス63にザグリ63aを設けることで、錘部10eが変位できるようにしたが、図19に示すように、錘部10eの先端が台座ガラス63から離間するような構造としても良い。このような構造は、空洞部10aを形成する際のマスクとして用いるシリコン窒化膜20のうち錘部10eと対応する位置に残される領域の面積を小さくし、KOHによるシリコン基板10の異方性エッチング時のサイドエッチにより、その領域のシリコン窒化膜20が取れてなくなるようにすれば良い。   In the above, the counterbore 63a is provided on the base glass 63 of the composite sensor S6 so that the weight part 10e can be displaced. However, as shown in FIG. 19, the tip of the weight part 10e is separated from the base glass 63. It is good also as such a structure. Such a structure reduces the area of the region left in the position corresponding to the weight 10e in the silicon nitride film 20 used as a mask when forming the cavity 10a, and anisotropically etches the silicon substrate 10 with KOH. The silicon nitride film 20 in that region may not be removed by side etching at that time.

(他の実施形態)
上記各実施形態において、SOI基板の製造方法を記載したが、ここに記したものは単なる一例であり、各実施形態に示した手法を組み合わせることも可能である。例えば、上記第6実施形態では、窒素イオンと酸素イオンを共にイオン注入してシリコン窒化膜11やシリコン酸化膜12を形成する場合について説明したが、そのうちの一方のみのイオン注入を行い、他の層に関してはデポジションによって形成するなどの手法をとっても良い。また、第1実施形態では、図3(d)に示すようにシリコン基板30の表面30aにシリコン酸化膜12を形成するようにしているが、シリコン基板10に形成したシリコン窒化膜11の表面にシリコン酸化膜12を直接形成した後にシリコン基板30を貼り合わせるようにしても良い。
(Other embodiments)
In each of the above embodiments, a method for manufacturing an SOI substrate has been described. However, what has been described here is merely an example, and the methods described in each embodiment may be combined. For example, in the sixth embodiment, the case where the silicon nitride film 11 and the silicon oxide film 12 are formed by ion implantation of both nitrogen ions and oxygen ions has been described. The layer may be formed by deposition. In the first embodiment, the silicon oxide film 12 is formed on the surface 30a of the silicon substrate 30 as shown in FIG. 3D. However, the surface of the silicon nitride film 11 formed on the silicon substrate 10 is formed on the surface. The silicon substrate 30 may be bonded after the silicon oxide film 12 is directly formed.

また、第1実施形態では、図3(d)に示すようにシリコン基板30の表面30aにシリコン酸化膜12を形成するようにしているが、図3(d)に示す工程においてシリコン基板30の表面30aに形成したシリコン酸化膜12の上にシリコン窒化膜11を形成しておき、シリコン基板10における表面10bとシリコン窒化膜11を貼り合わせるようにすることも可能である。このようにした場合、シリコン基板30の裏面30bにもシリコン窒化膜やシリコン酸化膜が形成されることになるが、これらは図3(f)に示す工程で行われる研磨によって除去されるため、問題ない。   In the first embodiment, the silicon oxide film 12 is formed on the surface 30a of the silicon substrate 30 as shown in FIG. 3D. However, in the step shown in FIG. It is also possible to form the silicon nitride film 11 on the silicon oxide film 12 formed on the surface 30a and bond the surface 10b of the silicon substrate 10 and the silicon nitride film 11 together. In this case, a silicon nitride film or a silicon oxide film is also formed on the back surface 30b of the silicon substrate 30, but these are removed by polishing performed in the step shown in FIG. no problem.

また、上記実施形態では、ヒータ15a、15bは特許文献1の発熱抵抗体と測温抵抗体を兼用した構成であるものを例に挙げて説明したが、発熱抵抗体と測温抵抗体を別体とした構成であっても構わない。   In the above-described embodiment, the heaters 15a and 15b have been described by taking as an example the configuration in which the heating resistor and the resistance temperature detector of Patent Document 1 are combined. However, the heating resistor and the resistance temperature detector are separated. It may be configured as a body.

また、上記各実施形態では、シリコン基板10の裏面10c側からエッチングを行うことで、空洞部10aを形成したが、表面10b側からエッチングを行うことで空洞部10aを形成しても良い。例えば、図20は、第1実施形態の熱式流量センサS1に対してシリコン基板10の表面10b側から空洞部10aを形成した場合の断面図である。この図に示すように、メンブレンおよびその上に配置する各構成要素を形成したのち、これらを貫通してシリコン基板10の表面10bに達する孔部70を形成する。そして、この孔部70を通じて例えば等方性エッチングを行うことで、空洞部10aを形成することができる。この場合にも、シリコン窒化膜11がエッチングストッパとなるため、上記各実施形態と同様の効果を得ることが可能となる。   Moreover, in each said embodiment, although the cavity part 10a was formed by etching from the back surface 10c side of the silicon substrate 10, you may form the cavity part 10a by etching from the surface 10b side. For example, FIG. 20 is a cross-sectional view when the cavity 10a is formed from the surface 10b side of the silicon substrate 10 with respect to the thermal flow sensor S1 of the first embodiment. As shown in this figure, after forming the membrane and each component to be disposed thereon, a hole 70 is formed that penetrates through the membrane and reaches the surface 10b of the silicon substrate 10. Then, by performing isotropic etching, for example, through the hole 70, the cavity 10a can be formed. Also in this case, since the silicon nitride film 11 serves as an etching stopper, it is possible to obtain the same effects as in the above embodiments.

また、上記第7〜第11実施形態では、SOI基板として図3に示したものを用いる場合を例に挙げて説明したが、図6〜図8に示したものを用いても良い。   In the seventh to eleventh embodiments, the case where the SOI substrate shown in FIG. 3 is used as an example has been described. However, the SOI substrate shown in FIGS. 6 to 8 may be used.

さらに、以上の説明では、薄膜(メンブレン)構造を有する半導体装置の例として、物理量センサを例に挙げたが、単結晶シリコンを用いた薄膜構造を有していれば、物理量センサに限るものではない。例えば、単なる加熱ヒータとして用いる薄膜構造部に対して本発明を適用しても構わない。   Furthermore, in the above description, a physical quantity sensor has been described as an example of a semiconductor device having a thin film (membrane) structure. However, as long as it has a thin film structure using single crystal silicon, it is not limited to a physical quantity sensor. Absent. For example, the present invention may be applied to a thin film structure used as a simple heater.

本発明の第1実施形態にかかる熱式流量センサS1の概略平面構成を示す図である。It is a figure which shows schematic plan structure of thermal type flow sensor S1 concerning 1st Embodiment of this invention. 図1中のA−A線に沿った熱式流量センサS1の概略断面構成を示す図である。It is a figure which shows schematic sectional structure of the thermal type flow sensor S1 along the AA line in FIG. 図1および図2に示す熱式流量センサS1の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of thermal type flow sensor S1 shown in FIG. 1 and FIG. 図3に続く熱式流量センサS1の製造工程を示す断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process of the thermal flow sensor S <b> 1 following FIG. 3. 本発明の第3実施形態にかかる熱式流量センサS1に関する図であり、(a)は、熱式流量センサS1の断面図、(b)は、(a)の熱式流量センサS1の形成に用いるSOI基板の断面図である。It is a figure regarding thermal type flow sensor S1 concerning a 3rd embodiment of the present invention, (a) is a sectional view of thermal type flow sensor S1, and (b) is formation of thermal type flow sensor S1 of (a). It is sectional drawing of the SOI substrate to be used. 図5に示す熱式流量センサS1の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of thermal type flow sensor S1 shown in FIG. 本発明の第5実施形態にかかる熱式流量センサS1の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of thermal type flow sensor S1 concerning 5th Embodiment of this invention. 本発明の第6実施形態にかかる熱式流量センサS1の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of thermal type flow sensor S1 concerning 6th Embodiment of this invention. 本発明の第7実施形態にかかるサーモパイル型赤外線センサS2の断面図である。It is sectional drawing of the thermopile type infrared sensor S2 concerning 7th Embodiment of this invention. 図9に示すサーモパイル型赤外線センサS2の製造工程図である。It is a manufacturing-process figure of the thermopile type infrared sensor S2 shown in FIG. 本発明の第8実施形態にかかるガスセンサS3の断面図である。It is sectional drawing of gas sensor S3 concerning 8th Embodiment of this invention. 図11に示すガスセンサS3の上面レイアウト図である。FIG. 12 is a top layout view of the gas sensor S3 shown in FIG. 11. 図11に示すガスセンサS3の製造工程図である。It is a manufacturing process figure of gas sensor S3 shown in FIG. 本発明の第9実施形態にかかる圧力センサS4の断面図である。It is sectional drawing of pressure sensor S4 concerning 9th Embodiment of this invention. 図14に示す圧力センサS4の上面レイアウト図である。FIG. 15 is a top layout view of the pressure sensor S4 shown in FIG. 図14に示す圧力センサS4の製造工程図である。FIG. 15 is a manufacturing process diagram for the pressure sensor S4 shown in FIG. 14; 本発明の第10実施形態にかかる加速度センサS5の断面図である。It is sectional drawing of acceleration sensor S5 concerning 10th Embodiment of this invention. 本発明の第11実施形態にかかる複合センサS6の断面図である。It is sectional drawing of composite sensor S6 concerning 11th Embodiment of this invention. 複合センサS5の変形例を示した断面図である。It is sectional drawing which showed the modification of compound sensor S5. 本発明の他の実施形態で示す熱式流量センサS1の断面図である。It is sectional drawing of thermal type flow sensor S1 shown in other embodiment of this invention.

符号の説明Explanation of symbols

10…シリコン基板、10a…空洞部、10b…表面、10c…裏面、
10d…開口部、11…シリコン窒化膜、12…シリコン酸化膜、13…絶縁膜、
14…半導体層、15a、15b…ヒータ、16a、16b…温度計、
17a〜17f…配線層、18…絶縁膜、19a〜19f…パッド、
20…シリコン窒化膜、21…シリコン窒化膜、21a〜21f…ワイヤ、
22…シリコン酸化膜、30…シリコン基板、30a…表面、30b…裏面、
40、50、60…層間絶縁膜、41、51、61…配線層、
42、52、62…保護膜、43…赤外線吸収膜、53…感ガス膜、
63…台座ガラス、S1…熱式流量センサ、S2…赤外線センサ、S3…ガスセンサ、
S4…圧力センサ、S5…加速度センサ、S6…複合センサ。
10 ... Silicon substrate, 10a ... Cavity, 10b ... Front surface, 10c ... Back surface,
10d ... opening, 11 ... silicon nitride film, 12 ... silicon oxide film, 13 ... insulating film,
14 ... Semiconductor layer, 15a, 15b ... Heater, 16a, 16b ... Thermometer,
17a to 17f ... wiring layer, 18 ... insulating film, 19a to 19f ... pad,
20 ... silicon nitride film, 21 ... silicon nitride film, 21a-21f ... wire,
22 ... Silicon oxide film, 30 ... Silicon substrate, 30a ... Front surface, 30b ... Back surface,
40, 50, 60 ... interlayer insulating film, 41, 51, 61 ... wiring layer,
42, 52, 62 ... protective film, 43 ... infrared absorbing film, 53 ... gas sensitive film,
63: Pedestal glass, S1: Thermal flow sensor, S2: Infrared sensor, S3: Gas sensor,
S4: Pressure sensor, S5: Acceleration sensor, S6: Composite sensor.

Claims (18)

空洞部(10a)が形成されたシリコン基板(10)と、
前記シリコン基板(10)の表面(10b)側において、前記空洞部(10a)を覆うように形成された絶縁膜(13)と、
前記絶縁膜(13)の上に形成された半導体層(14)とを有し、
前記シリコン基板(10)を支持基板、前記絶縁膜(13)を埋め込み層、前記半導体層(14)をSOI層としたSOI基板を用いて形成され、前記シリコン基板(10)における前記空洞部(10a)に形成された前記絶縁膜(13)をメンブレンとして構成されてなる物理量センサの製造方法において、
前記SOI基板として、前記絶縁膜(13)が前記シリコン窒化膜(11)と該シリコン窒化膜(11)よりも前記半導体層(14)側に配置されたシリコン酸化膜(12)の少なくとも2層を含む積層構造となるものを用意する工程と、
前記SOI基板における前記シリコン基板(10)をエッチングすることで、該シリコン基板(10)に前記空洞部(10a)を形成する工程と、を含んでいることを特徴とする物理量センサの製造方法。
A silicon substrate (10) having a cavity (10a) formed thereon;
On the surface (10b) side of the silicon substrate (10), an insulating film (13) formed to cover the cavity (10a);
A semiconductor layer (14) formed on the insulating film (13),
It is formed using an SOI substrate in which the silicon substrate (10) is a supporting substrate, the insulating film (13) is a buried layer, and the semiconductor layer (14) is an SOI layer, and the cavity ( In the method of manufacturing a physical quantity sensor configured by using the insulating film (13) formed in 10a) as a membrane,
As the SOI substrate, the insulating film (13) includes at least two layers of the silicon nitride film (11) and a silicon oxide film (12) disposed closer to the semiconductor layer (14) than the silicon nitride film (11). Preparing a layered structure including:
Etching the silicon substrate (10) of the SOI substrate to form the cavity (10a) in the silicon substrate (10).
前記SOI基板を用意する工程では、Si34もしくはSiリッチのSixyを用いて前記絶縁膜(13)に含まれる前記シリコン窒化膜(11)を形成する工程を含むことを特徴とする請求項1に記載の物理量センサの製造方法。 The step of preparing the SOI substrate includes a step of forming the silicon nitride film (11) included in the insulating film (13) using Si 3 N 4 or Si-rich Si x N y. The method for manufacturing a physical quantity sensor according to claim 1. 前記シリコン窒化膜(11)を形成する工程では、該シリコン窒化膜(11)を引っ張り応力を有する膜として形成することを特徴とする請求項2に記載の物理量センサの製造方法。 The method of manufacturing a physical quantity sensor according to claim 2, wherein in the step of forming the silicon nitride film (11), the silicon nitride film (11) is formed as a film having a tensile stress. 前記シリコン窒化膜(11)を形成する工程は、前記シリコン基板(10)の表面(10b)に前記シリコン窒化膜(11)を形成する工程であることを特徴とする請求項2または3に記載の物理量センサの製造方法。 The step of forming the silicon nitride film (11) is a step of forming the silicon nitride film (11) on the surface (10b) of the silicon substrate (10). Manufacturing method of physical quantity sensor. 前記シリコン窒化膜(11)を形成する工程は、前記シリコン基板(10)の表面(10b)から窒素イオンをイオン注入したのち、熱処理を行うことで、前記シリコン基板(10)の決められた深さの位置に前記シリコン窒化膜(11)を形成する工程であることを特徴とする請求項2または3に記載の物理量センサの製造方法。 In the step of forming the silicon nitride film (11), after ion implantation of nitrogen ions from the surface (10b) of the silicon substrate (10), heat treatment is performed, whereby a predetermined depth of the silicon substrate (10) is determined. The method of manufacturing a physical quantity sensor according to claim 2 or 3, wherein the silicon nitride film (11) is formed at a predetermined position. 前記SOI基板を用意する工程では、SiO2、Nを微小に含んだSiOxyおよびポーラスシリカのいずれかを用いて前記絶縁膜(13)に含まれる前記シリコン酸化膜(12)を形成する工程を含むことを特徴とする請求項1ないし5のいずれか1つに記載の物理量センサの製造方法。 In the step of preparing the SOI substrate, the silicon oxide film (12) included in the insulating film (13) is formed using any one of SiO 2 , SiO x N y containing minute amounts of N 2 and porous silica. 6. The method of manufacturing a physical quantity sensor according to claim 1, further comprising a step. 前記シリコン酸化膜(12)を形成する工程は、前記シリコン基板(10)の表面(10b)に形成した前記シリコン窒化膜(11)の上面、もしくは、前記SOI層を形成するためのシリコン基板(30)の表面(30a)に前記シリコン酸化膜(12)を形成する工程であることを特徴とする請求項6に記載の物理量センサの製造方法。 The step of forming the silicon oxide film (12) includes an upper surface of the silicon nitride film (11) formed on the surface (10b) of the silicon substrate (10) or a silicon substrate (for forming the SOI layer). The method of manufacturing a physical quantity sensor according to claim 6, wherein the silicon oxide film (12) is formed on a surface (30a) of (30). 前記シリコン酸化膜(12)を形成する工程は、前記シリコン基板(10)の表面(10b)から酸素イオンをイオン注入したのち、熱処理を行うことで、前記シリコン基板(10)の決められた深さの位置に前記シリコン酸化膜(12)を形成する工程であることを特徴とする請求項6に記載の物理量センサの製造方法。 In the step of forming the silicon oxide film (12), oxygen ions are implanted from the surface (10b) of the silicon substrate (10), and then heat treatment is performed, whereby a predetermined depth of the silicon substrate (10) is determined. The method of manufacturing a physical quantity sensor according to claim 6, wherein the silicon oxide film (12) is formed at a predetermined position. 前記SOI基板を用意する工程は、
前記支持基板となる前記シリコン基板(10)の表面(10b)に前記シリコン窒化膜(11)を形成する工程と、
前記SOI層を形成するためのSOI層用シリコン基板(30)を用意し、該SOI層用シリコン基板(30)の表面(30a)に前記シリコン酸化膜(12)を形成する工程と、
前記シリコン窒化膜(11)と前記シリコン酸化膜(12)とを貼り合わせることにより、前記支持基板となる前記シリコン基板(10)と前記SOI層用シリコン基板(30)を一体化させる工程と、
前記SOI層用シリコン基板(30)を薄厚化させることで、前記SOI層を形成する工程と、を含んでいることを特徴とする請求項1ないし8のいずれか1つに記載の物理量センサの製造方法。
The step of preparing the SOI substrate includes:
Forming the silicon nitride film (11) on the surface (10b) of the silicon substrate (10) to be the support substrate;
Providing an SOI layer silicon substrate (30) for forming the SOI layer, and forming the silicon oxide film (12) on a surface (30a) of the SOI layer silicon substrate (30);
Bonding the silicon nitride film (11) and the silicon oxide film (12) to integrate the silicon substrate (10) serving as the support substrate and the silicon substrate for the SOI layer (30);
The physical quantity sensor according to claim 1, further comprising a step of forming the SOI layer by thinning the silicon substrate for the SOI layer (30). Production method.
前記SOI層用シリコン基板(30)の表面(30a)から前記SOI層の膜厚相当分の深さの位置に水素イオンを注入する工程と、
熱処理を行うことにより、前記水素イオンを注入した位置において前記SOI層用シリコン基板(30)を割り、前記SOI層を形成する工程と、を含んでいることを特徴とする請求項9に記載の物理量センサの製造方法。
Implanting hydrogen ions from the surface (30a) of the SOI layer silicon substrate (30) to a position corresponding to a depth corresponding to the film thickness of the SOI layer;
The step of dividing the SOI layer silicon substrate (30) at a position where the hydrogen ions are implanted by performing a heat treatment, and forming the SOI layer is included. Manufacturing method of physical quantity sensor.
前記半導体層(14)を単結晶シリコンにて構成することを特徴とする請求項1ないし10のいずれか1つに記載の物理量センサの製造方法。 The method of manufacturing a physical quantity sensor according to any one of claims 1 to 10, wherein the semiconductor layer (14) is made of single crystal silicon. 前記物理量センサは、前記メンブレン内に配置される前記半導体層(14)をヒータ(15a、15b)とし、流体の流動に伴う前記ヒータ(15a、15b)の温度変化に基づき、物理量として前記流体の流量の検出を行う熱式流量センサ(S1)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor uses the semiconductor layer (14) disposed in the membrane as a heater (15a, 15b), and based on the temperature change of the heater (15a, 15b) accompanying the flow of the fluid, The method of manufacturing a physical quantity sensor according to any one of claims 1 to 11, wherein the physical quantity sensor (S1) detects a flow rate. 前記物理量センサは、前記半導体層(14)の上層に配置されると共に前記半導体層(14)との接触点となる複数の接点を有した配線層(41)と、前記メンブレン内において前記配線層(41)よりも上層に配置された赤外線吸収膜(43)とを有し、前記配線層(41)と前記半導体層(14)との接点のうち前記メンブレン内の接点を温接点とし、前記メンブレン外の接点を冷接点として、前記赤外線吸収膜(43)に赤外線が照射されたときに、前記赤外線吸収膜(43)の温度上昇に伴い発生する前記温接点と前記冷接点との温度差に起因する起電力に基づき、物理量として前記赤外線の量を検出する赤外線センサ(S2)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor is disposed above the semiconductor layer (14), and has a wiring layer (41) having a plurality of contacts serving as contact points with the semiconductor layer (14), and the wiring layer in the membrane. An infrared absorption film (43) disposed above (41), and the contact in the membrane among the contacts of the wiring layer (41) and the semiconductor layer (14) is a hot contact, When the infrared absorption film (43) is irradiated with infrared rays using a contact point outside the membrane as a cold contact point, a temperature difference between the hot contact point and the cold contact point that occurs as the temperature of the infrared absorption film (43) increases. The method of manufacturing a physical quantity sensor according to any one of claims 1 to 11, wherein the physical quantity sensor is an infrared sensor (S2) that detects the amount of the infrared rays as a physical quantity based on an electromotive force caused by the. 前記物理量センサは、前記半導体層(14)の上層に配置された配線層(51)と、前記メンブレン内において前記配線層(51)よりも上層に配置された測定対象ガスとの反応により抵抗値を変化させる感ガス膜(53)とを有し、前記配線層(51)のうち前記感ガス膜(53)に電気的に接続されるパッド部(51a、51b)を通じて前記感ガス膜(53)の抵抗値を検出できると共に、前記配線層(51)のうち前記半導体層(14)に電気的に接続されるパッド部(51c、51d)を通じて前記半導体層(14)に電流が流せるように構成され、前記半導体層(14)に電流を流して加熱することで前記メンブレン内の前記感ガス膜(53)の温度を上げ、前記感ガス膜(53)を前記対象ガスと反応させて該感ガス膜(53)の抵抗値を変化させることで、前記物理量として前記対象ガスの量を検出するガスセンサ(S3)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor has a resistance value due to a reaction between a wiring layer (51) disposed above the semiconductor layer (14) and a measurement target gas disposed above the wiring layer (51) in the membrane. The gas-sensitive film (53) through a pad portion (51a, 51b) electrically connected to the gas-sensitive film (53) in the wiring layer (51). ) Can be detected, and current can flow through the semiconductor layer (14) through the pad portions (51c, 51d) of the wiring layer (51) electrically connected to the semiconductor layer (14). The temperature of the gas-sensitive film (53) in the membrane is raised by flowing an electric current through the semiconductor layer (14) to heat the gas, and the gas-sensitive film (53) reacts with the target gas to Gas sensitive membrane (53 By changing the resistance value method of manufacturing a physical quantity sensor according to any one of claims 1 to 11, characterized in that said a physical quantity as a gas sensor for detecting the amount of the target gas (S3). 前記物理量センサは、前記半導体層(14)の上層に配置されると共に前記半導体層(14)と電気的に接続された配線層(61)と、前記シリコン基板(10)の裏面に配置されることで前記空洞部(10a)を圧力基準室とする台座(63)とを有し、前記メンブレン内に配置された前記半導体層(14)をゲージ抵抗とし、圧力による前記メンブレンの変位に伴う前記半導体層(14)の抵抗値変化に基づき、前記物理量として前記圧力を検出する圧力センサ(S4)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor is disposed on an upper layer of the semiconductor layer (14), and is disposed on a back surface of the silicon substrate (10), a wiring layer (61) electrically connected to the semiconductor layer (14). The pedestal (63) having the cavity (10a) as a pressure reference chamber, the semiconductor layer (14) disposed in the membrane as a gauge resistance, and the membrane accompanying displacement of the membrane due to pressure The method of manufacturing a physical quantity sensor according to any one of claims 1 to 11, wherein the physical quantity sensor is a pressure sensor (S4) that detects the pressure as the physical quantity based on a change in resistance value of the semiconductor layer (14). . 前記物理量センサは、前記半導体層(14)の上層に配置されて前記半導体層(14)と電気的に接続された配線層(61)を有すると共に、前記空洞部(10a)に形成された前記絶縁膜(13)に備えられた錘部(10e)を有し、前記メンブレン内に配置された前記半導体層(14)をゲージ抵抗とし、加速度による前記メンブレンの変位に伴う前記半導体層(14)の抵抗値変化に基づき、前記物理量として前記加速度を検出する加速度センサ(S5)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor has a wiring layer (61) disposed on the semiconductor layer (14) and electrically connected to the semiconductor layer (14), and is formed in the cavity (10a). The semiconductor layer (14) having a weight portion (10e) provided in the insulating film (13), the semiconductor layer (14) disposed in the membrane as a gauge resistance, and accompanying the displacement of the membrane due to acceleration 12. The method of manufacturing a physical quantity sensor according to claim 1, wherein the physical quantity sensor is an acceleration sensor (S <b> 5) that detects the acceleration as the physical quantity based on a change in resistance value. 前記物理量センサは、前記半導体層(14)の上層に配置されると共に前記半導体層(14)と電気的に接続された配線層(61)と、前記シリコン基板(10)の裏面に配置されることで前記空洞部(10a)を圧力基準室とする台座(63)と、前記空洞部(10a)に形成された前記絶縁膜(13)に前記台座(63)から離間するように備えられた錘部(10e)とを有し、前記メンブレン内に配置された前記半導体層(14)をゲージ抵抗とし、圧力もしくは加速度による前記メンブレンの変位に伴う前記半導体層(14)の抵抗値変化に基づき、前記物理量として前記圧力もしくは前記加速度を検出する複合センサ(S6)であることを特徴とする請求項1ないし11のいずれか1つに記載の物理量センサの製造方法。 The physical quantity sensor is disposed on an upper layer of the semiconductor layer (14), and is disposed on a back surface of the silicon substrate (10), a wiring layer (61) electrically connected to the semiconductor layer (14). Thus, the pedestal (63) having the cavity (10a) as a pressure reference chamber and the insulating film (13) formed in the cavity (10a) are provided so as to be separated from the pedestal (63). Based on a change in resistance value of the semiconductor layer (14) due to displacement of the membrane due to pressure or acceleration, the semiconductor layer (14) having a weight portion (10e) and having a gauge resistance as the semiconductor layer (14) disposed in the membrane The method of manufacturing a physical quantity sensor according to any one of claims 1 to 11, wherein the physical quantity is a composite sensor (S6) that detects the pressure or the acceleration as the physical quantity. 空洞部(10a)が形成されたシリコン基板(10)と、
前記シリコン基板(10)の表面(10b)側において、前記空洞部(10a)を覆うように形成された絶縁膜(13)と、
前記絶縁膜(13)の上に形成された半導体層(14)とを有し、
前記シリコン基板(10)を支持基板、前記絶縁膜(13)を埋め込み層、前記半導体層(14)をSOI層としたSOI基板を用いて形成されていると共に、前記シリコン基板(10)における前記空洞部(10a)に形成された前記絶縁膜(13)をメンブレンとして構成され、
前記SOI基板は、前記絶縁膜(13)が前記シリコン窒化膜(11)と該シリコン窒化膜(11)よりも前記半導体層(14)側に配置されたシリコン酸化膜(12)の少なくとも2層を含む積層構造からなり、
前記SOI基板における前記シリコン基板(10)が前記シリコン窒化膜(11)をストッパとしてエッチングされることで前記空洞部(10a)が形成されていることを特徴とする物理量センサ。
A silicon substrate (10) having a cavity (10a) formed thereon;
On the surface (10b) side of the silicon substrate (10), an insulating film (13) formed to cover the cavity (10a);
A semiconductor layer (14) formed on the insulating film (13),
The silicon substrate (10) is formed using an SOI substrate having a supporting substrate, the insulating film (13) as a buried layer, and the semiconductor layer (14) as an SOI layer. The insulating film (13) formed in the cavity (10a) is configured as a membrane,
In the SOI substrate, the insulating film (13) includes at least two layers of the silicon nitride film (11) and a silicon oxide film (12) disposed closer to the semiconductor layer (14) than the silicon nitride film (11). A laminated structure including
The physical quantity sensor, wherein the cavity (10a) is formed by etching the silicon substrate (10) in the SOI substrate using the silicon nitride film (11) as a stopper.
JP2007009904A 2006-04-20 2007-01-19 Method of manufacturing physical quantity sensor Pending JP2007309914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007009904A JP2007309914A (en) 2006-04-20 2007-01-19 Method of manufacturing physical quantity sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006116827 2006-04-20
JP2007009904A JP2007309914A (en) 2006-04-20 2007-01-19 Method of manufacturing physical quantity sensor

Publications (1)

Publication Number Publication Date
JP2007309914A true JP2007309914A (en) 2007-11-29

Family

ID=38842888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009904A Pending JP2007309914A (en) 2006-04-20 2007-01-19 Method of manufacturing physical quantity sensor

Country Status (1)

Country Link
JP (1) JP2007309914A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010038905A (en) * 2008-07-10 2010-02-18 Denso Corp Sensor device
JP2010105154A (en) * 2008-11-03 2010-05-13 Robert Bosch Gmbh Component element and method for manufacturing the same
JP2010133897A (en) * 2008-12-08 2010-06-17 Hitachi Automotive Systems Ltd Thermal fluid flow sensor and method of manufacturing the same
JP2013515949A (en) * 2009-12-23 2013-05-09 エプコス アーゲー Pressure sensor and pressure sensor manufacturing method
JP2013160706A (en) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp Flow detector and manufacturing method of the same
JP2015513090A (en) * 2012-03-09 2015-04-30 エプコス アクチエンゲゼルシャフトEpcos Ag Micromechanical measuring element and manufacturing method of micromechanical measuring element
JP2016011889A (en) * 2014-06-30 2016-01-21 日立オートモティブシステムズ株式会社 Physical quantity detector
JP2016038244A (en) * 2014-08-06 2016-03-22 株式会社デンソー Thermosensitive flow rate sensor and manufacturing method thereof
JP2018063224A (en) * 2016-10-14 2018-04-19 株式会社フジクラ Differential pressure detection element and flow rate measurement device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254477A (en) * 1985-09-03 1987-03-10 Nippon Denso Co Ltd Manufacture of semiconductor pressure sensor
JPH02246374A (en) * 1989-03-20 1990-10-02 Nippondenso Co Ltd Semiconductor storage device and manufacture thereof
JPH04299518A (en) * 1991-03-27 1992-10-22 Nippondenso Co Ltd Semiconductor device and manufacture thereof
JPH1019823A (en) * 1996-06-28 1998-01-23 Mitsuteru Kimura Temperature control circuit of thermal humidity sensor
JPH11204512A (en) * 1998-01-08 1999-07-30 Toshiba Corp Manufacture of semiconductor device
JP2000097690A (en) * 1998-09-21 2000-04-07 Chubu Kagaku Gijutsu Center Method and device for detecting uneven pattern of solid body surface and suitable integrated circuit device used for the detecting method and detecting device
JP2000249584A (en) * 1999-02-26 2000-09-14 Mitsubishi Electric Corp Thermal sensor
JP2001012985A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Thermal air flow rate sensor and controller for internal combustion engine
JP2001127149A (en) * 1999-10-26 2001-05-11 Denso Corp Semiconductor device and its manufacturing method
JP2001326367A (en) * 2000-05-12 2001-11-22 Denso Corp Sensor and method for manufacturing the same
JP2005127859A (en) * 2003-10-23 2005-05-19 Denso Corp Semiconductor sensor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254477A (en) * 1985-09-03 1987-03-10 Nippon Denso Co Ltd Manufacture of semiconductor pressure sensor
JPH02246374A (en) * 1989-03-20 1990-10-02 Nippondenso Co Ltd Semiconductor storage device and manufacture thereof
JPH04299518A (en) * 1991-03-27 1992-10-22 Nippondenso Co Ltd Semiconductor device and manufacture thereof
JPH1019823A (en) * 1996-06-28 1998-01-23 Mitsuteru Kimura Temperature control circuit of thermal humidity sensor
JPH11204512A (en) * 1998-01-08 1999-07-30 Toshiba Corp Manufacture of semiconductor device
JP2000097690A (en) * 1998-09-21 2000-04-07 Chubu Kagaku Gijutsu Center Method and device for detecting uneven pattern of solid body surface and suitable integrated circuit device used for the detecting method and detecting device
JP2000249584A (en) * 1999-02-26 2000-09-14 Mitsubishi Electric Corp Thermal sensor
JP2001012985A (en) * 1999-06-28 2001-01-19 Hitachi Ltd Thermal air flow rate sensor and controller for internal combustion engine
JP2001127149A (en) * 1999-10-26 2001-05-11 Denso Corp Semiconductor device and its manufacturing method
JP2001326367A (en) * 2000-05-12 2001-11-22 Denso Corp Sensor and method for manufacturing the same
JP2005127859A (en) * 2003-10-23 2005-05-19 Denso Corp Semiconductor sensor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010038905A (en) * 2008-07-10 2010-02-18 Denso Corp Sensor device
US8006553B2 (en) 2008-07-10 2011-08-30 Denso Corporation Semiconductor sensor having heater on insulation film and manufacturing method of the same
JP2010105154A (en) * 2008-11-03 2010-05-13 Robert Bosch Gmbh Component element and method for manufacturing the same
JP2010133897A (en) * 2008-12-08 2010-06-17 Hitachi Automotive Systems Ltd Thermal fluid flow sensor and method of manufacturing the same
JP2013515949A (en) * 2009-12-23 2013-05-09 エプコス アーゲー Pressure sensor and pressure sensor manufacturing method
JP2013160706A (en) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp Flow detector and manufacturing method of the same
JP2015513090A (en) * 2012-03-09 2015-04-30 エプコス アクチエンゲゼルシャフトEpcos Ag Micromechanical measuring element and manufacturing method of micromechanical measuring element
US9506831B2 (en) 2012-03-09 2016-11-29 Epcos Ag Micromechanical measuring element and method for producing a micromechanical measuring element
JP2016011889A (en) * 2014-06-30 2016-01-21 日立オートモティブシステムズ株式会社 Physical quantity detector
JP2016038244A (en) * 2014-08-06 2016-03-22 株式会社デンソー Thermosensitive flow rate sensor and manufacturing method thereof
JP2018063224A (en) * 2016-10-14 2018-04-19 株式会社フジクラ Differential pressure detection element and flow rate measurement device

Similar Documents

Publication Publication Date Title
JP2007309914A (en) Method of manufacturing physical quantity sensor
KR100812996B1 (en) Micro gas sensor and method for manufacturing the same
EP0506491B1 (en) An overpressure-protected differential pressure sensor and method of making the same
JP3542614B2 (en) Temperature sensor and method for manufacturing the temperature sensor
CN102583232B (en) Method for fabricating a sensor
JP5092167B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP6467173B2 (en) Contact combustion type gas sensor
JP2007514405A (en) Microfluidic devices that cause reactions
US20110140215A1 (en) Semiconductor pressure sensor and method for manufacturing the same
EP2201336B1 (en) Solid state microanemometer device and method of fabrication
JP3418548B2 (en) Circuit board and method of manufacturing the same
JP4497165B2 (en) Manufacturing method of semiconductor device
JP2007286007A (en) Method of producing thermal type flow sensor
EP3845485B1 (en) Temperature sensor manufacturing method
US8006553B2 (en) Semiconductor sensor having heater on insulation film and manufacturing method of the same
JP3794311B2 (en) SENSOR HAVING THIN FILM STRUCTURE AND METHOD FOR MANUFACTURING SAME
JP3536516B2 (en) Method of forming floating structure
JP2011016173A (en) Semiconductor device and method for manufacturing the same
WO2016132935A1 (en) Contact combustion-type gas sensor
JP4590790B2 (en) Manufacturing method of semiconductor sensor
JP2016051754A (en) Method of manufacturing semiconductor device
CN110579507A (en) contact combustion type gas sensor and method for manufacturing the same
JP2005005678A (en) Semiconductor device and its manufacturing method
JP6292075B2 (en) Thermal flow sensor and method for manufacturing the same
JP3838114B2 (en) Semiconductor device having membrane and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417