JP2007305723A - Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump - Google Patents

Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump Download PDF

Info

Publication number
JP2007305723A
JP2007305723A JP2006131341A JP2006131341A JP2007305723A JP 2007305723 A JP2007305723 A JP 2007305723A JP 2006131341 A JP2006131341 A JP 2006131341A JP 2006131341 A JP2006131341 A JP 2006131341A JP 2007305723 A JP2007305723 A JP 2007305723A
Authority
JP
Japan
Prior art keywords
transfer
bump
semiconductor element
conductor
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006131341A
Other languages
Japanese (ja)
Inventor
Junichi Kimura
潤一 木村
Shinji Harada
真二 原田
Kenji Uenishi
謙次 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006131341A priority Critical patent/JP2007305723A/en
Publication of JP2007305723A publication Critical patent/JP2007305723A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element with bump in which good connection reliability is achieved between the semiconductor element with bump and a circuit board. <P>SOLUTION: The semiconductor element with bumps comprises a substrate 3, a semiconductor circuit provided on the substrate 3, an insulating film formed on the semiconductor circuit, a portion on the insulating film where the insulating film is not formed, and a conductor pad 6a formed in the portion where the insulating film is not formed and connected with the semiconductor circuit wherein the conductor pad 6a is connected with a transfer bump 8 formed by intaglio transcription. Since the clearance 25 can be enlarged between a circuit board 7 and a semiconductor element, thermal stress generated due to difference of linear expansion coefficient can be relaxed between the semiconductor element 1 with bump and the circuit board 7. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、回路基板へフリップチップ実装されるバンプ付き半導体素子に関するものである。   The present invention relates to a bumped semiconductor element that is flip-chip mounted on a circuit board.

以下、回路基板へフリップチップ実装する従来のバンプ付き半導体素子について説明する。従来のバンプ付き半導体素子のウェハ上には半導体回路が形成される。そしてこの半導体回路上には、絶縁膜として酸化金属によるパッシベーション膜が形成されている。そしてパッシベーション膜の所定の位置には、パッシベーション膜不形成部を設ける。   A conventional bumped semiconductor element that is flip-chip mounted on a circuit board will be described below. A semiconductor circuit is formed on a wafer of a conventional semiconductor device with bumps. On the semiconductor circuit, a passivation film made of metal oxide is formed as an insulating film. Then, a passivation film non-forming portion is provided at a predetermined position of the passivation film.

このパッシベーション膜不形成部には、半導体回路に接続されたアルミパッドが設けられる。そして導体バンプは、このアルミパッドに対して、下地メッキを介してアルミパッド直下に接続されるものであり、金メッキによって形成されるものである。   The passivation film non-formation portion is provided with an aluminum pad connected to the semiconductor circuit. The conductor bump is connected to the aluminum pad directly under the aluminum pad via a base plating, and is formed by gold plating.

そしてこのような従来のバンプ付き半導体素子は、異方導電性フィルムを介して回路基板に実装(以降、ACF実装という)したり、非導電性樹脂などを用いて直接回路基板へ圧接(以降、NCP実装という)したりされる。そして回路基板と半導体素子との間の隙間に樹脂を注入して、硬化させることで、半導体素子は回路基板に電気的・機械的に接続される。   And such a conventional semiconductor device with bumps is mounted on a circuit board via an anisotropic conductive film (hereinafter referred to as ACF mounting), or directly pressed onto a circuit board using a non-conductive resin (hereinafter referred to as NCP implementation). The semiconductor element is electrically and mechanically connected to the circuit board by injecting resin into the gap between the circuit board and the semiconductor element and curing the resin.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開昭63−76460号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP-A 63-76460

しかしながらこのような従来のバンプ付き半導体素子では、導体バンプがメッキによって形成されるので、厚みが薄く、回路基板へ実装された状態において半導体素子と回路基板との間の距離が小さい。このために、半導体素子と回路基板との線膨張係数の差によって発生する接続部分での応力を緩和できず、この応力によって、接続部分に亀裂や断線が発生する。従って、接続信頼性が悪いという課題を有していた。   However, in such a conventional semiconductor device with bumps, since the conductor bumps are formed by plating, the thickness is small, and the distance between the semiconductor element and the circuit substrate is small when mounted on the circuit substrate. For this reason, the stress at the connection portion that is generated due to the difference in the coefficient of linear expansion between the semiconductor element and the circuit board cannot be relieved, and this stress causes a crack or disconnection at the connection portion. Therefore, there is a problem that connection reliability is poor.

そこで本発明は、この問題を解決したもので、導体バンプと回路基板との間での接続信頼性が良好な導体バンプ付き半導体素子を提供することを目的としたものである。   Accordingly, the present invention has been made to solve this problem, and an object of the present invention is to provide a semiconductor element with a conductor bump having good connection reliability between the conductor bump and the circuit board.

この目的を達成するために本発明のバンプ付き半導体素子では、基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドには、凹版転写によって形成された転写導体バンプが接続されたものである。これによって、所期の目的を達成することができる。   In order to achieve this object, the bumped semiconductor element of the present invention is formed on a base material, a semiconductor circuit provided on the base material, an insulating film formed on the semiconductor circuit, and the insulating film. An insulating film non-forming portion, and a conductor pad formed in the insulating film non-forming portion and connected to the semiconductor circuit, to which the transfer conductor bump formed by intaglio transfer is connected. It is a thing. As a result, the intended purpose can be achieved.

以上のように本発明によれば、基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドには、凹版転写によって形成された転写導体バンプが接続されたバンプ付き半導体素子であり、これにより転写導体バンプは凹版転写によって形成されるので、転写導体バンプの形状の寸法精度が良く、隣接した転写導体バンプ同士の間隔を小さくすることができる。   As described above, according to the present invention, the base material, the semiconductor circuit provided on the base material, the insulating film formed on the semiconductor circuit, and the insulating film non-forming portion formed on the insulating film And a conductive pad connected to the semiconductor circuit and formed on the insulating film non-forming portion, and the conductive pad is a bumped semiconductor element to which a transfer conductive bump formed by intaglio transfer is connected. With this, since the transfer conductor bump is formed by intaglio transfer, the dimensional accuracy of the shape of the transfer conductor bump is good, and the interval between adjacent transfer conductor bumps can be reduced.

また、転写導体バンプは凹版転写によって形成されるので、容易に転写導体バンプの高さを高くできる。これによりこの半導体が実装される回路基板と、半導体素子との間の隙間を大きくできる。従って、半導体素子と回路基板との線膨張係数の違いによって発生する熱応力を緩和させることができるので、接続信頼性が高くできる。   Moreover, since the transfer conductor bump is formed by intaglio transfer, the height of the transfer conductor bump can be easily increased. Thereby, the clearance gap between the circuit board in which this semiconductor is mounted, and a semiconductor element can be enlarged. Therefore, since the thermal stress generated by the difference in linear expansion coefficient between the semiconductor element and the circuit board can be relaxed, the connection reliability can be increased.

さらに、導体バンプは、凹版転写によって形成するので、複数の導体バンプを一度に形成することができる。従って、生産性の良好なバンプ付き半導体素子を実現できる。   Furthermore, since the conductor bumps are formed by intaglio transfer, a plurality of conductor bumps can be formed at a time. Therefore, a semiconductor device with bumps with good productivity can be realized.

(実施の形態1)
以下、本実施の形態におけるバンプ付き半導体素子1について図面を用いて説明する。図1は、本実施の形態におけるバンプ付き半導体素子1を用いたモジュール2の断面図であり、図2は、同モジュール2の要部拡大断面図である。最初に図1、図2を用いてバンプ付き半導体素子1について説明する。本実施の形態におけるバンプ付き半導体素子1は、シリコンの基材3上に複数の半導体回路(図示せず)が構成されている。そしてこれらの半導体回路の間は、アルミニウム配線によって接続されている。また、このアルミニウム配線や半導体回路は、酸化金属膜(いわゆるパッシベーション膜、図示せず)によって覆われている。
(Embodiment 1)
Hereinafter, the bumped semiconductor element 1 according to the present embodiment will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a module 2 using the bumped semiconductor element 1 according to the present embodiment, and FIG. 2 is an enlarged cross-sectional view of the main part of the module 2. First, the bumped semiconductor element 1 will be described with reference to FIGS. In the semiconductor device 1 with bumps in the present embodiment, a plurality of semiconductor circuits (not shown) are formed on a silicon base 3. These semiconductor circuits are connected by aluminum wiring. The aluminum wiring and the semiconductor circuit are covered with a metal oxide film (a so-called passivation film, not shown).

さらにこの酸化金属膜上には樹脂製の絶縁膜4(図2に示す)が形成されている。ここで酸化金属膜には酸化金属膜の不形成部(図示せず)が形成され、この酸化金属膜の不形成部と同じ位置に絶縁膜不形成部5が形成される。なお、絶縁膜4はポリイミド製のフィルムであり、絶縁膜不形成部5は酸化金属膜の不形成部よりも大きな開口となるようにしている。そして、この絶縁膜不形成部5には、アルミニウム配線を介して半導体回路と接続されたアルミニウム製の導体パッド6a、6bが設けられている。これによって導体パッド6a、6bの一部が絶縁膜4より露出する。なお、導体パッド6a、6bの外縁部は絶縁膜4で覆われるようにしておく。これは導体パッド6a、6bに対する絶縁膜4の位置がずれても、導体パッド6a、6bに近接する半導体回路が露出しないようにするためである。   Further, a resin insulating film 4 (shown in FIG. 2) is formed on the metal oxide film. Here, a metal oxide film non-formation part (not shown) is formed in the metal oxide film, and an insulating film non-formation part 5 is formed at the same position as the metal oxide film non-formation part. The insulating film 4 is a polyimide film, and the insulating film non-forming portion 5 has a larger opening than the non-forming portion of the metal oxide film. The insulating film non-forming portion 5 is provided with aluminum conductor pads 6a and 6b connected to the semiconductor circuit via aluminum wiring. As a result, part of the conductor pads 6 a and 6 b is exposed from the insulating film 4. The outer edges of the conductor pads 6a and 6b are covered with the insulating film 4. This is to prevent the semiconductor circuit adjacent to the conductor pads 6a and 6b from being exposed even if the position of the insulating film 4 with respect to the conductor pads 6a and 6b is shifted.

本実施の形態におけるバンプ付き半導体素子1は、回路基板7にNCP実装で接続される。そして、回路基板7と導体パッド6a、6bとの間を接続するために転写バンプ8が設けられている。具体的には、転写バンプ8の先端を回路基板7の接続ランド9と当接させることにより、半導体回路と回路基板7との間を電気的に接続させるものである。ここで転写バンプ8は、図1に示すように導体パッド6aの直下の位置や、図2に示すように導体パッド6bと異なる位置にも形成される。なお、転写バンプ8と導体パッド6bとの位置が異なっている場合、転写バンプ8は絶縁膜4上に形成される。またこの転写バンプ8と導体パッド6bとの間は、絶縁膜4上に形成された接続導体10で接続される。なお、転写バンプ8と接続導体10は、共に後述する凹版転写によって形成されたものである。   The semiconductor device 1 with bumps in the present embodiment is connected to the circuit board 7 by NCP mounting. Transfer bumps 8 are provided to connect between the circuit board 7 and the conductor pads 6a and 6b. Specifically, the semiconductor circuit and the circuit board 7 are electrically connected by bringing the tip of the transfer bump 8 into contact with the connection land 9 of the circuit board 7. Here, the transfer bump 8 is also formed at a position immediately below the conductor pad 6a as shown in FIG. 1 or at a position different from the conductor pad 6b as shown in FIG. When the positions of the transfer bump 8 and the conductor pad 6 b are different, the transfer bump 8 is formed on the insulating film 4. The transfer bump 8 and the conductor pad 6b are connected by a connection conductor 10 formed on the insulating film 4. The transfer bump 8 and the connection conductor 10 are both formed by intaglio transfer described later.

なお、導体パッド6a、6bを形成したアルミニウムは、他の金属(例えば、金やはんだなど)との接合が難しい金属である。そこで、導体パッド6a、6bと転写バンプ8との接続部11a、あるいは導体パッド6a、6bと接続導体10との接続部11bには、下地金属層(いわゆるアンダー・バリヤ・メタルという)を設けている。   The aluminum on which the conductor pads 6a and 6b are formed is a metal that is difficult to join with other metals (for example, gold or solder). Therefore, a base metal layer (so-called under-barrier metal) is provided on the connection portion 11a between the conductor pads 6a, 6b and the transfer bump 8, or the connection portion 11b between the conductor pads 6a, 6b and the connection conductor 10. Yes.

次に、転写バンプ8の詳細について説明する。転写バンプ8は、基材3側に設けられた台座部分8aと、この台座部分8a上に設けられた細径部8bとを有している。台座部分8aと細径部8bとはともに円柱状の形状をしている。なお本実施の形態における転写バンプ8の高さは、110μmであり、その台座部分8aの直径が約150μmであり、細径部8bの直径が約100μmである。そしてこのような転写バンプ8が、半導体素子上に約200μmのピッチで並んでいる。つまり、隣接した台座部分8a同士の側面間距離は、約50ミクロンメートルしかなく、非常に近接して設けられることとなる。そこで本願では、転写バンプ8を凹版転写によって形成する。つまり凹版転写はにじみなどが小さくできるので、位置や形状の精度を高くできる。従ってこのような、狭いピッチに対しても精度よく転写バンプ8を形成できるので、半導体素子を小型化できる。また、半導体素子において再配線などが必要な箇所を減らすことも可能となり、さらに半導体素子を小型化できる。   Next, details of the transfer bump 8 will be described. The transfer bump 8 has a pedestal portion 8a provided on the base 3 side and a small diameter portion 8b provided on the pedestal portion 8a. Both the base portion 8a and the small diameter portion 8b have a cylindrical shape. In the present embodiment, the height of the transfer bump 8 is 110 μm, the diameter of the pedestal portion 8a is about 150 μm, and the diameter of the small diameter portion 8b is about 100 μm. Such transfer bumps 8 are arranged at a pitch of about 200 μm on the semiconductor element. That is, the distance between the side surfaces of the adjacent pedestal portions 8a is only about 50 microns, and they are provided very close to each other. Therefore, in the present application, the transfer bump 8 is formed by intaglio transfer. In other words, the intaglio transfer can reduce blurring and the like, so that the accuracy of position and shape can be increased. Therefore, since the transfer bump 8 can be formed with high precision even for such a narrow pitch, the semiconductor element can be miniaturized. In addition, it is possible to reduce the number of places where rewiring or the like is required in the semiconductor element, and further reduce the size of the semiconductor element.

ここで、台座部分8aや細径部8bの夫々は、転写バンプ8の先端側から基材3側に向かって徐々に直径を大きくしている。つまりこれらの側面は、先端側から基材3側に向かって広がる方向の傾斜12が設けられているわけである。これにより凹版転写において、凹版の版抜け性が良好となるので、転写バンプ8に欠損などが発生し難くなる。さらに本実施の形態では、細径部8bにおける先端には平坦部13を設けている。これにより、細径部8bにおける先端での強度が大きくなるので、先端での導体欠損が発生し難くなる。   Here, the diameter of each of the pedestal portion 8a and the small diameter portion 8b is gradually increased from the front end side of the transfer bump 8 toward the base material 3 side. That is, these side surfaces are provided with an inclination 12 extending in the direction from the front end side toward the base material 3 side. As a result, in intaglio transfer, the intaglio plate can be easily removed, so that the transfer bumps 8 are not easily damaged. Further, in the present embodiment, a flat portion 13 is provided at the tip of the small diameter portion 8b. As a result, the strength at the tip of the small-diameter portion 8b is increased, so that conductor loss at the tip is less likely to occur.

なお、本実施の形態における細径部8bの先端は平坦部13としたが、丸み(いわゆるフィレット)を設けてもよい。また、本実施の形態における転写バンプ8には台座部分8aと細径部8bとを有した階段状の形状としたが、これは円錐や円柱状の形状としても良い。円錐状である場合には、段差が無いので、転写バンプ8が途中で折れるようなことが発生し難くなる。また、円柱状とすればさらに転写バンプ8の強度を大きくできるので、欠損などをさらに少なくできる。なお、本実施の形態における平坦部13の幅は、約50ミクロンメートルとしている。   In addition, although the front-end | tip of the small diameter part 8b was made into the flat part 13 in this Embodiment, you may provide roundness (what is called a fillet). In addition, although the transfer bump 8 in the present embodiment has a stepped shape having a pedestal portion 8a and a small diameter portion 8b, it may have a conical or cylindrical shape. In the case of a conical shape, since there is no step, it is difficult for the transfer bump 8 to be broken in the middle. In addition, since the strength of the transfer bump 8 can be further increased by using a cylindrical shape, defects and the like can be further reduced. Note that the width of the flat portion 13 in the present embodiment is about 50 micrometers.

次に、このバンプ付き半導体素子1を実装したモジュール2について説明する。本実施の形態におけるモジュール2において、バンプ付き半導体素子1をNCP実装によって回路基板7へ装着するために、回路基板7には転写バンプ8に対応した位置に接続ランド9が形成される。そしてこれらの接続ランド9は、表側パターン14を介してチップ部品15に接続されている。また表側パターン14は、スルーホール16を介して裏側パターン17へ接続され、この裏側パターン17を介して装着端子18へ接続される。なお、本実施の形態における回路基板7は、6層のガラスエポキシ系の多層樹脂基板を用いている。   Next, the module 2 on which the bumped semiconductor element 1 is mounted will be described. In the module 2 in the present embodiment, in order to mount the bumped semiconductor element 1 on the circuit board 7 by NCP mounting, connection lands 9 are formed on the circuit board 7 at positions corresponding to the transfer bumps 8. These connection lands 9 are connected to the chip component 15 through the front side pattern 14. The front side pattern 14 is connected to the back side pattern 17 through the through hole 16, and is connected to the mounting terminal 18 through the back side pattern 17. The circuit board 7 in the present embodiment uses a six-layer glass epoxy multilayer resin substrate.

ここで、表側パターン14と裏側パターン17上の夫々には、はんだレジスト膜19が形成される。表面20のはんだレジスト膜19には、レジスト不形成部21aとレジスト不形成部21bとが形成され、裏面22のはんだレジスト膜19にはレジスト不形成部21cが形成される。そして、レジスト不形成部21aには、クリームはんだ23を介してチップ部品15を搭載するための部品ランド24が設けられ、レジスト不形成部21bにはバンプ付き半導体素子1を装着するための接続ランド9が設けられる。一方、レジスト不形成部21cにはモジュール2を親基板(図示せず)に装着するための装着端子18が設けられる。   Here, a solder resist film 19 is formed on each of the front side pattern 14 and the back side pattern 17. The solder resist film 19 on the front surface 20 is formed with a resist non-forming portion 21a and a resist non-forming portion 21b, and the solder resist film 19 on the back surface 22 is formed with a resist non-forming portion 21c. The resist non-formation portion 21a is provided with a component land 24 for mounting the chip component 15 via the cream solder 23, and the resist non-formation portion 21b is a connection land for mounting the semiconductor device 1 with bumps. 9 is provided. On the other hand, the resist non-forming portion 21c is provided with a mounting terminal 18 for mounting the module 2 on a parent substrate (not shown).

そしてバンプ付き半導体素子1と回路基板7間での電気的接続と機械的接続強度を維持するために、バンプ付き半導体素子1と回路基板7との間の隙間25に樹脂26が設けられる。なお本実施の形態における樹脂26は、熱硬化樹脂を用いている。これは、モジュール2が親基板(図示せず)へ実装されるときのリフロー熱などが加わっても樹脂26が再溶融しないので、信頼性が良好であるためである。なお、本実施の形態では、NCPによって半導体素子を配線基板に接続したが、これは異方導電性フィルム(いわゆるACF)を用いた接続方法としても良い。   In order to maintain electrical connection and mechanical connection strength between the semiconductor element 1 with bumps and the circuit board 7, a resin 26 is provided in the gap 25 between the semiconductor element 1 with bumps and the circuit board 7. The resin 26 in the present embodiment is a thermosetting resin. This is because the resin 26 does not remelt even when reflow heat or the like when the module 2 is mounted on a parent substrate (not shown) is applied, and thus the reliability is good. In this embodiment, the semiconductor element is connected to the wiring board by NCP. However, this may be a connection method using an anisotropic conductive film (so-called ACF).

以上のような構成により転写バンプ8は、凹版転写によって形成されるので、形状の寸法精度が良い。これにより、隣接した転写バンプ8同士の間隔を小さくすることができる。従って、半導体素子を小型化できるとともに、小型のモジュール2を実現できることになる。さらに、半導体素子の導体パッド6a、6bの直下となる位置に転写バンプ8を形成させることも可能となるので、半導体素子の最配線の箇所を少なくできる。従って、半導体素子の低価格化が実現できる。   With the above configuration, the transfer bump 8 is formed by intaglio transfer, so that the dimensional accuracy of the shape is good. Thereby, the space | interval of adjacent transfer bump 8 can be made small. Therefore, the semiconductor element can be miniaturized and the small module 2 can be realized. Furthermore, since it is possible to form the transfer bump 8 at a position immediately below the conductor pads 6a and 6b of the semiconductor element, it is possible to reduce the number of the most wiring portions of the semiconductor element. Therefore, the price of the semiconductor element can be reduced.

また、導体パターンと転写バンプ8とは共に凹版転写にて形成するので、これらを一括に形成させることが可能である。従って半導体素子へのバンプ形成の生産性が良好であり、バンプ付き半導体素子1を低価格化することができる。   Further, since both the conductor pattern and the transfer bump 8 are formed by intaglio transfer, it is possible to form them together. Therefore, the productivity of bump formation on the semiconductor element is good, and the bumped semiconductor element 1 can be reduced in price.

さらにまた、凹版転写を用いているので後述する凹部51の深さを深くすれば、容易に転写バンプ8の高さを高くすることができる。これにより、バンプ付き半導体素子1と基材3との間の隙間25を大きくできる。従って、隙間25への樹脂26の注入性が良く、作業性が良好である。さらに、この隙間25を大きくすることで、半導体素子の基材3(シリコン)と回路基板7(ガラスエポキシ)との線膨張係数と基材3の線膨張係数との差によって発生する熱ストレスも緩和し易くなる。したがって半導体素子と回路基板7との接続信頼性を高くすることができる。   Furthermore, since intaglio transfer is used, the height of the transfer bumps 8 can be easily increased by increasing the depth of the recesses 51 described later. Thereby, the clearance gap 25 between the semiconductor element 1 with a bump and the base material 3 can be enlarged. Therefore, the injection property of the resin 26 into the gap 25 is good, and the workability is good. Further, by increasing the gap 25, thermal stress generated by the difference between the linear expansion coefficient of the base material 3 (silicon) and the circuit board 7 (glass epoxy) of the semiconductor element and the linear expansion coefficient of the base material 3 is also increased. It becomes easy to relax. Therefore, the connection reliability between the semiconductor element and the circuit board 7 can be increased.

以上のように本実施の形態のパッド付半導体素子における転写バンプ8は、凹版転写によって形成されるものである。そこで次に、このパッド付半導体素子とモジュール2の製造方法(凹版転写)について図面を用いて説明する。図3は、本実施の形態におけるパッド付半導体素子の製造フローチャートであり、図4は同、凹部51の要部拡大断面図である。図3において図1や図2と同じものは同じ番号を用いて、その説明は簡略化している。   As described above, the transfer bumps 8 in the padded semiconductor element of the present embodiment are formed by intaglio transfer. Then, next, the manufacturing method (intaglio transfer) of this semiconductor device with a pad and the module 2 is demonstrated using drawing. FIG. 3 is a manufacturing flowchart of the padded semiconductor element according to the present embodiment, and FIG. 4 is an enlarged cross-sectional view of the main part of the recess 51. 3, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is simplified.

図3、図4において凹版製造工程31では、転写バンプ8の形状に対応する形状の凹部51と、接続導体10の形状に対応する形状の溝とをフィルム52に加工し凹版を製作する。導体充填工程32では、凹版製造工程31で製造された凹版に対し、溝や凹部51に導体ペースト33を充填した後に、溶剤を蒸発させて予め導体ペースト33を硬化させておく。なお、本実施の形態におけるフィルム52の材料にはポリイミドを用い、このフィルム52にエキシマレーザを照射することで、凹部51や溝を加工している。そしてこれらの凹部51は開口側に向かって幅や径などが広くなる方向の傾き53を設けている。   3 and 4, in the intaglio manufacturing process 31, a recess 51 having a shape corresponding to the shape of the transfer bump 8 and a groove having a shape corresponding to the shape of the connection conductor 10 are processed into a film 52 to manufacture an intaglio. In the conductor filling step 32, the conductor paste 33 is filled in the intaglio plate manufactured in the intaglio manufacturing step 31 with the conductor paste 33 and then the solvent is evaporated to harden the conductor paste 33 in advance. Note that polyimide is used as the material of the film 52 in the present embodiment, and the film 51 is irradiated with an excimer laser to process the recesses 51 and the grooves. And these recessed parts 51 are provided with the inclination 53 of the direction where a width | variety, a diameter, etc. become wide toward the opening side.

一方シリコンウエハ34上には、予め複数個分の半導体回路やアルミニウム配線が形成され、そしてそれらの上に金属酸化膜が形成されている。絶縁膜形成工程35においては、シリコンウエハ34の金属酸化膜上に絶縁膜4を形成する。なお絶縁膜4の形成は、コータなどによって、液状の樹脂ペーストをシリコンウエハ34上に均一に塗布する。その後、紫外線や熱などで必要な箇所のみの絶縁膜4を硬化させることで、絶縁膜不形成部5が形成される。そして接着剤塗布工程36では、このようにして形成した絶縁膜4上にスクリーン印刷などによって、熱可塑性の接着剤を印刷しておく。   On the other hand, a plurality of semiconductor circuits and aluminum wirings are previously formed on the silicon wafer 34, and a metal oxide film is formed thereon. In the insulating film forming step 35, the insulating film 4 is formed on the metal oxide film of the silicon wafer 34. The insulating film 4 is formed by uniformly applying a liquid resin paste onto the silicon wafer 34 with a coater or the like. Then, the insulating film non-formation part 5 is formed by hardening the insulating film 4 only in a required location with ultraviolet rays or heat. In the adhesive application process 36, a thermoplastic adhesive is printed on the insulating film 4 thus formed by screen printing or the like.

次に転写工程37では、接着剤が印刷されたシリコンウエハ34と、導体ペースト33が充填された凹版とを、凹部51が基材3と対向する方向で貼り合わせる。そして硬化工程38では、この状態で熱プレスなどで圧力と熱とを加えて接着剤を硬化させ、導体ペースト33とシリコンウエハ34とを確りと接着させる。この状態で凹版をシリコンウエハ34から剥離すれば、シリコンウエハ34上には凹部51や溝の形状が略忠実に再生され、転写バンプ8と接続導体10とが完成する(なお、本願ではこのようにして転写バンプ8を形成することを凹版転写という)。   Next, in the transfer step 37, the silicon wafer 34 on which the adhesive is printed and the intaglio plate filled with the conductive paste 33 are bonded together in the direction in which the recess 51 faces the substrate 3. In the curing step 38, in this state, pressure and heat are applied by a hot press or the like to cure the adhesive, and the conductor paste 33 and the silicon wafer 34 are securely bonded. When the intaglio is peeled from the silicon wafer 34 in this state, the shape of the recess 51 and the groove is reproduced on the silicon wafer 34 almost faithfully, and the transfer bump 8 and the connection conductor 10 are completed (in this application, this is the case). The formation of the transfer bumps 8 is called intaglio transfer).

なおこのときに重要な点は、導体ペースト33の凹部51に対するヌケ性である。このヌケ性が悪いと、凹版をシリコンウエハ34からはがすときに導体ペースト33が凹部51に残留し、シリコンウエハ34上の転写バンプ8に欠損が生じてしまう。そこで、本実施の形態において凹部51に傾き53を設けておく。なお、本実施の形態では傾き53を6度とすることで、ヌケ性を改善している。これにより、転写バンプ8の側面に先端から基材3側に向かって広がる方向の傾斜12が形成される。   An important point at this time is the leakage property of the conductor paste 33 with respect to the recess 51. If this looseness is poor, the conductor paste 33 remains in the recess 51 when the intaglio is peeled from the silicon wafer 34, and the transfer bump 8 on the silicon wafer 34 is damaged. Therefore, in this embodiment, the recess 51 is provided with an inclination 53. In the present embodiment, the leakage property is improved by setting the inclination 53 to 6 degrees. Thereby, the inclination 12 of the direction which spreads toward the base material 3 side from the front-end | tip is formed in the side surface of the transfer bump 8. FIG.

そしてこの硬化工程38の後にダイシング工程39が行われる。このダイシング工程39において、ダイヤモンド歯などを用いて、シリコンウエハ34を切断することでバンプ付き半導体素子1が完成する。   Then, after this curing step 38, a dicing step 39 is performed. In the dicing process 39, the semiconductor device 1 with bumps is completed by cutting the silicon wafer 34 using diamond teeth or the like.

次に、このバンプ付き半導体素子1を用いてモジュール2を製造する方法について、図面を用いて説明する。図5は、本実施の形態におけるモジュール2の製造フローチャートであり、図6は、樹脂注入工程65におけるモジュール2の要部拡大断面図である。   Next, a method of manufacturing the module 2 using the bumped semiconductor element 1 will be described with reference to the drawings. FIG. 5 is a manufacturing flowchart of the module 2 in the present embodiment, and FIG. 6 is an enlarged cross-sectional view of the main part of the module 2 in the resin injection step 65.

図5において、接続部材塗布工程61では、回路基板7の部品ランド24上にクリームはんだ23を印刷し、チップ部品実装工程62で、回路基板7の表面20側にチップ部品15を実装する。そしてチップ部品15が実装された後に回路基板7は、リフロー工程63で加熱されることで、チップ部品15が回路基板7の所定の位置に精度良く接続される。これは、溶融したクリームはんだ23の表面張力によって発生するセルフアライメント効果によるものである。   In FIG. 5, in the connection member application step 61, the cream solder 23 is printed on the component land 24 of the circuit board 7, and in the chip component mounting step 62, the chip component 15 is mounted on the surface 20 side of the circuit board 7. Then, after the chip component 15 is mounted, the circuit board 7 is heated in the reflow process 63, so that the chip component 15 is accurately connected to a predetermined position of the circuit board 7. This is due to the self-alignment effect generated by the surface tension of the melted cream solder 23.

一方半導体実装工程64ではバンプ付き半導体素子1を接続ランド9に実装する。このとき、転写バンプ8の細径部8bは、接続ランド9に比べて径を小さくしているので、バンプ付き半導体素子1がたとえ接続ランド9の中心からズレて装着された場合においても、転写バンプ8は接続ランド9に確実に当接されることとなる。本実施の形態では接続ランド9の直径が125μmであり、細径部8bの径が100μmであるので、装着時に約12.5μmのズレが発生した場合でも接続不良などは発生し難くなる。   On the other hand, in the semiconductor mounting process 64, the bumped semiconductor element 1 is mounted on the connection land 9. At this time, since the diameter of the small diameter portion 8b of the transfer bump 8 is smaller than that of the connection land 9, even when the semiconductor element 1 with bumps is mounted with a deviation from the center of the connection land 9, the transfer bump 8 is transferred. The bump 8 is surely brought into contact with the connection land 9. In the present embodiment, since the diameter of the connection land 9 is 125 μm and the diameter of the small diameter portion 8b is 100 μm, poor connection or the like is unlikely to occur even when a displacement of about 12.5 μm occurs during mounting.

図6は樹脂注入工程65におけるモジュール2の断面図である。樹脂注入工程65では、図6に示すように、熱硬化性の樹脂26を半導体素子とバンプ付き半導体素子1との間の隙間25へ注入し、約200℃の温度で加熱することで樹脂26を硬化させる。これによって、転写バンプ8と接続ランド9とが、電気的、機械的に完全に接続される。なおこのとき、チップ部品15と回路基板7との間のクリームはんだ23が溶融しないようにすることが望ましい。従って、本実施の形態では、クリームはんだ23には融点が230℃の高融点はんだを用いている。   FIG. 6 is a cross-sectional view of the module 2 in the resin injection process 65. In the resin injection step 65, as shown in FIG. 6, the thermosetting resin 26 is injected into the gap 25 between the semiconductor element and the bumped semiconductor element 1, and heated at a temperature of about 200 ° C. Is cured. As a result, the transfer bump 8 and the connection land 9 are completely electrically and mechanically connected. At this time, it is desirable that the cream solder 23 between the chip component 15 and the circuit board 7 is not melted. Therefore, in the present embodiment, a high melting point solder having a melting point of 230 ° C. is used for the cream solder 23.

以上のように転写バンプ8は、凹版転写を用いて形成されるので、スクリーン印刷などに比べて転写バンプ8の高さを高くできる。これによりバンプ付き半導体素子1と回路基板7との間の隙間25を大きくできる。従って、回路基板7と基材3との間での線膨張係数の差による熱ストレスを緩和し易くなるので、信頼性の高い接続が可能となる。   As described above, since the transfer bumps 8 are formed using intaglio transfer, the height of the transfer bumps 8 can be increased compared to screen printing or the like. As a result, the gap 25 between the bumped semiconductor element 1 and the circuit board 7 can be increased. Therefore, since it becomes easy to relieve the thermal stress due to the difference in linear expansion coefficient between the circuit board 7 and the base material 3, a highly reliable connection is possible.

また、スクリーンのようなにじみなどが小さくでき、隣接する転写バンプ8間同士の間隔を小さくできる。従って、小型の半導体素子を用いることができるので、小型のモジュール2を実現できる。   In addition, bleeding such as a screen can be reduced, and an interval between adjacent transfer bumps 8 can be reduced. Accordingly, since a small semiconductor element can be used, a small module 2 can be realized.

(実施の形態2)
以下実施の形態2について図面を用いて説明する。図7は本実施の形態におけるバンプ付き半導体素子71を用いたモジュール72の要部拡大断面図である。図7において、図1や、図2と同じものは同じ番号を用いて、その説明は簡略化している。
(Embodiment 2)
The second embodiment will be described below with reference to the drawings. FIG. 7 is an enlarged cross-sectional view of a main part of a module 72 using the semiconductor element 71 with bumps in the present embodiment. 7, the same components as those in FIG. 1 and FIG. 2 are denoted by the same reference numerals, and the description thereof is simplified.

図7において本実施の形態と実施の形態1との差は、回路基板7への実装方法の差である。つまり実施の形態1ではNCPあるいはACFによって実装したが、本実施の形態におけるバンプ付き半導体素子71は、はんだバンプ73を介して回路基板7へ実装される。そのために本実施の形態では、転写バンプ74の天面に周縁より中央に向かって窪み75を形成している。そしてこの窪み75にはんだバンプ73を装着しておき、このはんだバンプ73を溶融させることで、バンプ付き半導体素子71と回路基板7との接続が行われる。なお、本実施の形態におけるバンプ付き半導体素子71には、実施の形態1のバンプ付き半導体素子1と同じ工程を用いて製造できる。つまり、凹版製造工程31において、フィルムに窪み75の形状を有した凹部51を形成すればよい。   In FIG. 7, the difference between the present embodiment and the first embodiment is the difference in the mounting method on the circuit board 7. That is, in the first embodiment, the semiconductor device 71 with bumps is mounted on the circuit board 7 via the solder bumps 73, although mounted by NCP or ACF. Therefore, in the present embodiment, a depression 75 is formed on the top surface of the transfer bump 74 from the periphery toward the center. Then, solder bumps 73 are mounted in the depressions 75, and the solder bumps 73 are melted, whereby the bumped semiconductor element 71 and the circuit board 7 are connected. The bumped semiconductor element 71 in the present embodiment can be manufactured using the same process as the bumped semiconductor element 1 in the first embodiment. That is, in the intaglio manufacturing process 31, the recess 51 having the shape of the depression 75 may be formed in the film.

次にモジュール72の製造方法について図面を用いて説明する。図8は、同モジュール72の製造フローチャートである。なお図8において図5と同じ工程には、同じ番号を用いその説明は簡略化している。本実施の形態のバンプ付き半導体素子71において、接続部材塗布工程81では、クリームはんだ23を部品ランド24へ供給するだけでなく、接続ランド9へフラックス82を塗布する。そして本実施の形態では、リフロー工程63が半導体実装工程64と樹脂注入工程65との間に行われる。   Next, the manufacturing method of the module 72 is demonstrated using drawing. FIG. 8 is a manufacturing flowchart of the module 72. In FIG. 8, the same steps as those in FIG. 5 are denoted by the same reference numerals and the description thereof is simplified. In the bumped semiconductor element 71 of the present embodiment, in the connection member application step 81, not only the cream solder 23 is supplied to the component land 24 but also the flux 82 is applied to the connection land 9. In this embodiment, the reflow process 63 is performed between the semiconductor mounting process 64 and the resin injection process 65.

このようにバンプ付き半導体素子71と回路基板7との間の接続は、チップ部品15と回路基板7とを接続するリフロー工程63と同時に行えるので、生産性が良く、低価格のモジュール2を実現できる。   As described above, the connection between the semiconductor element 71 with bumps and the circuit board 7 can be performed simultaneously with the reflow process 63 for connecting the chip component 15 and the circuit board 7, so that the module 2 with high productivity and low cost is realized. it can.

また、バンプ付き半導体素子71と回路基板7との間のはんだバンプ73が介在するので、転写バンプ74の高さばらつきを吸収することができる。さらに、転写バンプ74の天面には窪み75を設けているので、はんだバンプ73が精度よく装着できる。従って、隣接する接続ランド9間でのショートなどが起こり難くなる。   Further, since the solder bumps 73 are interposed between the semiconductor element 71 with bumps and the circuit board 7, variations in the height of the transfer bumps 74 can be absorbed. Furthermore, since the depression 75 is provided on the top surface of the transfer bump 74, the solder bump 73 can be mounted with high accuracy. Therefore, a short circuit between adjacent connection lands 9 hardly occurs.

(実施の形態3)
以下実施の形態3について図面を用いて説明する。図9は本実施の形態におけるバンプ付き半導体素子91を用いたモジュール92の要部拡大断面図である。図9において、図1、図2と同じものは同じ番号を用いて、その説明は簡略化している。
(Embodiment 3)
Embodiment 3 will be described below with reference to the drawings. FIG. 9 is an enlarged cross-sectional view of the main part of the module 92 using the semiconductor element 91 with bumps in the present embodiment. 9, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is simplified.

図9において、本実施の形態と実施の形態1との間では、転写バンプ93の構造とその製造方法に差を有している。つまり、本実施の形態における転写バンプ93の中心部には、凹版転写で形成された転写突起樹脂体94を有し、この転写突起樹脂体94の表層が金属膜95によって覆われる構成をしている。   In FIG. 9, there is a difference between the structure of the transfer bump 93 and the manufacturing method thereof between the present embodiment and the first embodiment. That is, the transfer bump 93 in the present embodiment has a transfer protrusion resin body 94 formed by intaglio transfer at the center, and the surface layer of the transfer protrusion resin body 94 is covered with the metal film 95. Yes.

では本実施の形態におけるバンプ付き半導体素子91の製造方法について図面を用いて説明する。図10は本実施の形態におけるバンプ付き半導体素子91の製造フローチャートである。図10において図3と同じ工程は同じ番号を用い、その説明は簡略化している。   Now, a method of manufacturing the bumped semiconductor element 91 in the present embodiment will be described with reference to the drawings. FIG. 10 is a manufacturing flowchart of the bumped semiconductor element 91 in the present embodiment. 10, the same steps as those in FIG. 3 are denoted by the same reference numerals, and the description thereof is simplified.

本実施の形態の凹版製造工程101では、転写突起樹脂体94に対応する凹部51のみが、フィルム52に加工される。そして、樹脂充填工程102では、実施の形態1の導体ペースト33に代えて樹脂ペースト103が用いられ、凹版製造工程101で加工された凹部51に樹脂ペースト103を充填する。転写工程104では、凹部51に充填された樹脂ペースト103をシリコンウエハ34における絶縁膜4上に転写することで、転写突起樹脂体94が形成される。なお、樹脂ペーストは熱硬化性樹脂を用いている。これにより、バンプ付き半導体素子91を実装されたモジュール2を親基板へ装着する場合に、転写突起樹脂体94は溶融しないので、接続信頼性が高い実装が実現できる。   In the intaglio manufacturing process 101 of the present embodiment, only the recess 51 corresponding to the transfer protrusion resin body 94 is processed into the film 52. In the resin filling step 102, the resin paste 103 is used instead of the conductor paste 33 of the first embodiment, and the resin paste 103 is filled into the recess 51 processed in the intaglio plate manufacturing step 101. In the transfer step 104, the transfer protrusion resin body 94 is formed by transferring the resin paste 103 filled in the recess 51 onto the insulating film 4 in the silicon wafer 34. The resin paste uses a thermosetting resin. As a result, when the module 2 on which the bumped semiconductor element 91 is mounted is mounted on the parent substrate, the transfer protrusion resin body 94 does not melt, so that mounting with high connection reliability can be realized.

そして、金属膜形成工程105では、このようにして形成された転写突起樹脂体94とシリコンウエハ34に金属膜95を形成する。具体的には無電解メッキ106によって、シリコンウエハ34(絶縁膜4)上や転写突起樹脂体94表面上に金属メッキ膜を形成し、その後でフォトリゾ107などによって必要な箇所のみを残すことで、金属膜95が形成される。このように、接続導体10と金属膜95とをメッキなどによって同時に形成することも可能であるので、バンプ付き半導体素子91の生産性が良好であり、低価格なバンプ付き半導体素子91が実現できる。   In the metal film forming step 105, a metal film 95 is formed on the transfer protrusion resin body 94 and the silicon wafer 34 thus formed. Specifically, by forming a metal plating film on the silicon wafer 34 (insulating film 4) or on the surface of the transfer projection resin body 94 by electroless plating 106, and leaving only necessary portions by photolithography 107 or the like, A metal film 95 is formed. As described above, since the connection conductor 10 and the metal film 95 can be simultaneously formed by plating or the like, the productivity of the bumped semiconductor element 91 is good, and the low-cost bumped semiconductor element 91 can be realized. .

さらに、転写バンプ93の中心が樹脂であるので、基材3(シリコン)と回路基板7(ガラスエポキシ)との熱膨張係数の差により発生する接続箇所へのストレスを緩和させることができる。従って、バンプ付き半導体素子91を信頼性良く実装することができる。   Furthermore, since the center of the transfer bump 93 is a resin, it is possible to relieve stress on the connection portion that is generated due to the difference in thermal expansion coefficient between the base material 3 (silicon) and the circuit board 7 (glass epoxy). Therefore, the bumped semiconductor element 91 can be mounted with high reliability.

なお、転写突起樹脂体94の熱膨張係数は、樹脂26の熱膨張係数の大きさ以上としておくことが望ましい。これによって、モジュール2の温度が変化しても、転写突起導体93と接続ランド9との間で良好な接触信頼性を維持できる。なお、本実施の形態では転写突起樹脂体94の熱膨張係数は、樹脂26の熱膨張係数とほぼ同じ大きさの樹脂を用いている。従って温度変化に対して転写突起導体93と樹脂26との間で伸縮量はほぼ同じとなるので、モジュール2の温度が変化してもさらに良好な接触信頼性を確保できる。   It is desirable that the thermal expansion coefficient of the transfer protrusion resin body 94 be equal to or greater than the thermal expansion coefficient of the resin 26. As a result, even if the temperature of the module 2 changes, good contact reliability can be maintained between the transfer protrusion conductor 93 and the connection land 9. In the present embodiment, the thermal expansion coefficient of the transfer protrusion resin body 94 is approximately the same as the thermal expansion coefficient of the resin 26. Therefore, the amount of expansion and contraction between the transfer protrusion conductor 93 and the resin 26 is almost the same with respect to the temperature change, so that even better contact reliability can be secured even if the temperature of the module 2 changes.

また、本実施の形態における転写バンプ93は導体パッド6bと異なる位置に形成したが、これは導体パッド6aの直下に設けても良い。   Further, although the transfer bump 93 in this embodiment is formed at a position different from the conductor pad 6b, it may be provided immediately below the conductor pad 6a.

(実施の形態4)
以下本実施の形態について以下図面を用いて説明する。本実施の形態は、実施の形態3における金属膜加工工程105に対して他の方法で金属膜95を得るものである。図11は、実施の形態4における金属膜加工工程の製造フローチャートであり、図12は、同、金属膜加工工程の各工程での転写突起樹脂体の要部拡大断面図である。図12(a)から12(e)の示す工程は、それぞれ無電解銅メッキ工程111、メッキレジスト形成工程112、電解メッキ工程114、メッキレジスト剥離工程115、エッチング工程116である。
(Embodiment 4)
Hereinafter, the present embodiment will be described with reference to the drawings. In the present embodiment, the metal film 95 is obtained by another method with respect to the metal film processing step 105 in the third embodiment. FIG. 11 is a manufacturing flowchart of the metal film processing step in the fourth embodiment, and FIG. 12 is an enlarged cross-sectional view of the main part of the transfer protrusion resin body in each step of the metal film processing step. 12A to 12E are an electroless copper plating process 111, a plating resist forming process 112, an electrolytic plating process 114, a plating resist peeling process 115, and an etching process 116, respectively.

なお、図11、図12において図1から図10と同じものは同じ番号を使用し、その説明は簡略化している。では本実施の形態における金属膜加工工程105について、図11に示した工程の順に説明する。   11 and 12, the same components as those in FIGS. 1 to 10 are denoted by the same reference numerals, and the description thereof is simplified. Now, the metal film processing step 105 in the present embodiment will be described in the order of the steps shown in FIG.

図11、図12において無電解銅メッキ工程111では、樹脂転写工程34で転写突起樹脂体94が形成された基材3全面に無電解にて銅メッキ膜121を形成する。なお、この銅メッキ膜121は、後に電解メッキを行う為の電極として用いられるものである。なおこの銅メッキ121は、電極として用いるだけであるので、1μm以下の非常に薄い厚みのメッキで良い。   11 and 12, in the electroless copper plating step 111, a copper plating film 121 is formed electrolessly on the entire surface of the substrate 3 on which the transfer protrusion resin body 94 is formed in the resin transfer step 34. The copper plating film 121 is used as an electrode for performing electrolytic plating later. Since the copper plating 121 is only used as an electrode, it may be a very thin plating of 1 μm or less.

無電解銅メッキ工程111の後には、メッキレジスト形成工程112が行われる。このメッキレジスト形成工程112では、基材3の両面にメッキレジスト113を塗布する。このとき転写突起樹脂21はメッキレジストの不形成部122としている。本実施の形態では液状レジストを基材3へ塗布し、転写突起樹脂21に対応する箇所のメッキレジスト113をフォトリソプロセスによって除去することで、不形成部122を得ている。   After the electroless copper plating step 111, a plating resist forming step 112 is performed. In this plating resist forming step 112, a plating resist 113 is applied to both surfaces of the base material 3. At this time, the transfer protrusion resin 21 serves as a plating resist non-forming portion 122. In this embodiment, a liquid resist is applied to the base material 3 and the plating resist 113 at a location corresponding to the transfer protrusion resin 21 is removed by a photolithography process, thereby obtaining the non-formed portion 122.

メッキレジスト形成工程112の後には、電解メッキ工程114が行われる。この電解メッキ工程114では、電解メッキによってメッキレジストの不形成部122に銅メッキ層123を形成する工程である。なお本実施の形態において銅メッキ層123の厚みは、略10μmとしている。   After the plating resist forming step 112, an electrolytic plating step 114 is performed. This electrolytic plating step 114 is a step of forming a copper plating layer 123 on the plating resist non-forming portion 122 by electrolytic plating. In the present embodiment, the thickness of the copper plating layer 123 is approximately 10 μm.

電解メッキ工程114の後には、メッキレジスト剥離工程115が行われる。このメッキレジスト剥離工程115では、メッキレジスト113を取り除いて、無電解メッキ層を露出させるものである。そして、このメッキレジスト剥離工程115の後では、エッチング工程116が行われ、不要な部分の銅メッキ121aが除去される。以上のような工程によって、転写突起樹脂体94の表面上には銅メッキ膜121bと銅メッキ層123とによる金属膜95が形成される。そしてこの金属膜95の形成と同時に、金属膜95と導体パッド6a、6bとの間を接続する接続導体10も形成され、金属膜22と表側導体パターン5との接続も完了する。   After the electrolytic plating step 114, a plating resist peeling step 115 is performed. In this plating resist peeling step 115, the plating resist 113 is removed to expose the electroless plating layer. Then, after the plating resist peeling step 115, an etching step 116 is performed, and unnecessary portions of the copper plating 121a are removed. Through the steps as described above, a metal film 95 made of the copper plating film 121b and the copper plating layer 123 is formed on the surface of the transfer protrusion resin body 94. Simultaneously with the formation of the metal film 95, the connection conductor 10 that connects the metal film 95 and the conductor pads 6a and 6b is also formed, and the connection between the metal film 22 and the front-side conductor pattern 5 is also completed.

そしてエッチング工程116の後では、研磨工程117が行われる。この研磨工程117では、転写バンプ93の高さを合わせるために、先端部を研磨し、高さを揃える。そして本実施の形態では、この研磨工程で銅メッキ層の厚みが約6μmとなるまで研磨する。このようにして研磨工程117によって転写バンプ93の高さ精度を高くしているので、接続ランド9と転写バンプ93とを確実に接触させることができ、高い信頼性を実現できる。   Then, after the etching process 116, a polishing process 117 is performed. In this polishing step 117, in order to match the height of the transfer bump 93, the tip portion is polished and the height is made uniform. In this embodiment, the polishing is performed until the thickness of the copper plating layer becomes about 6 μm in this polishing step. Thus, since the height accuracy of the transfer bump 93 is increased by the polishing step 117, the connection land 9 and the transfer bump 93 can be brought into contact with each other reliably, and high reliability can be realized.

本発明にかかるバンプ付き半導体素子は、温度変化に対して接続部分の信頼性が高くできるという効果を有し、特にフリップチップ実装されるバンプ付き半導体素子として用いると有用である。   The semiconductor device with bumps according to the present invention has an effect that the reliability of the connection portion can be increased with respect to temperature change, and is particularly useful when used as a semiconductor device with bumps that are flip-chip mounted.

本発明の実施の形態1における導体バンプ付き半導体素子の断面図Sectional drawing of the semiconductor element with a conductor bump in Embodiment 1 of this invention 同、モジュールの要部拡大断面図Same as above, enlarged sectional view of the main part 同、バンプ付き半導体素子の製造フローチャートSame as above, manufacturing flowchart of semiconductor device with bumps 同、凹版の拡大断面図Same as above, enlarged sectional view of intaglio 同、モジュールの製造フローチャートSame as above, module manufacturing flowchart 同、樹脂注入工程におけるモジュールの断面図Same as above, sectional view of module in resin injection process 本発明の実施の形態2におけるモジュールの要部拡大断面図The principal part expanded sectional view of the module in Embodiment 2 of this invention 同、モジュールの製造フローチャートSame as above, module manufacturing flowchart 本発明の実施の形態3におけるモジュール要部拡大断面図Module main part enlarged sectional view in Embodiment 3 of the present invention 同、導体バンプ付き半導体素子の製造フローチャートSame manufacturing flow chart of semiconductor element with conductor bump 本発明の実施の形態4における金属形成工程の製造フローチャートManufacturing flowchart of metal forming step in Embodiment 4 of the present invention (a)同、無電解銅メッキ工程での転写突起樹脂の要部拡大断面図、(b)同、メッキレジスト形成工程での転写突起樹脂の要部拡大断面図、(c)同、電解メッキ工程での転写突起樹脂の要部拡大断面図、(d)同、メッキレジスト剥離工程での転写突起樹脂の要部拡大断面図、(e)同、エッチング工程での転写突起樹脂の要部拡大断面図(A) The principal part expanded sectional view of the transfer protrusion resin in the electroless copper plating process, (b) The principal part enlarged sectional view of the transfer protrusion resin in the plating resist forming process, (c) The electrolytic plating The main part expanded sectional view of the transfer protrusion resin in the process, (d) The same main part enlarged sectional view of the transfer protrusion resin in the plating resist peeling process, (e) The same main part enlarged view of the transfer protrusion resin in the etching process Cross section

符号の説明Explanation of symbols

1 バンプ付き半導体素子
3 基材
4 絶縁膜
5 絶縁膜不形成部
6a、6b 導体パッド
8 転写バンプ
DESCRIPTION OF SYMBOLS 1 Semiconductor element with bump 3 Base material 4 Insulating film 5 Insulating film non-formation part 6a, 6b Conductor pad 8 Transfer bump

Claims (15)

基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドには、凹版転写によって形成された転写バンプが接続されたバンプ付き半導体素子。 A base material, a semiconductor circuit provided on the base material, an insulating film formed on the semiconductor circuit, an insulating film non-forming portion formed on the insulating film, and an insulating film non-forming portion And a conductive pad connected to the semiconductor circuit, and a bumped semiconductor element to which a transfer bump formed by intaglio transfer is connected. 基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドに接続された転写バンプを有し、この転写バンプは、凹版転写によって形成された転写突起樹脂体と、この転写突起樹脂体の表面に形成された金属膜とからなるバンプ付き半導体素子。 A base material, a semiconductor circuit provided on the base material, an insulating film formed on the semiconductor circuit, an insulating film non-forming portion formed on the insulating film, and an insulating film non-forming portion A transfer pad connected to the conductor pad, the transfer bump including a transfer protrusion resin body formed by intaglio transfer, and the transfer protrusion resin. A bumped semiconductor element comprising a metal film formed on the surface of a body. 転写バンプの先端は、基材側より狭くした請求項1または2に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 1 or 2, wherein a tip of the transfer bump is narrower than a base material side. 転写バンプの側面は、下方に向かって広がる方向に傾斜した請求項1または2に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 1, wherein a side surface of the transfer bump is inclined in a direction of spreading downward. 転写バンプの先端には、フィレットを設けた請求項1または2に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 1, wherein a fillet is provided at a tip of the transfer bump. 転写バンプの先端は、平坦とした請求項1または2に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 1, wherein a tip of the transfer bump is flat. 転写バンプの天面には、周縁部から中央に向かって窪みが設けられた請求項1または2に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 1 or 2, wherein a depression is provided on the top surface of the transfer bump from the peripheral edge toward the center. 窪みには、はんだバンプが搭載された請求項7に記載のバンプ付き半導体素子。 The semiconductor element with a bump according to claim 7, wherein a solder bump is mounted in the recess. 導体パッドと転写バンプとは、異なる位置に形成されるとともに、前記導体パッドと転写バンプとの間を接続する接続導体を有した請求項1に記載のバンプ付き半導体素子。 2. The semiconductor device with bumps according to claim 1, wherein the conductor pad and the transfer bump are formed at different positions and have a connection conductor connecting the conductor pad and the transfer bump. 3. 導体パターンは、導体ペーストを凹版転写によって転写した転写導体とした請求項9に記載のバンプ付き半導体素子。 The semiconductor element with bumps according to claim 9, wherein the conductor pattern is a transfer conductor obtained by transferring a conductor paste by intaglio transfer. 請求項1あるいは2に記載のバンプ付き半導体素子と、このバンプ付き半導体素子が装着される配線基板と、この配線基板と前記バンプ付き半導体素子との間に注入された樹脂とを有したモジュール。 A module comprising the semiconductor element with bumps according to claim 1, a wiring board on which the semiconductor element with bumps is mounted, and a resin injected between the wiring board and the semiconductor element with bumps. 請求項1に記載のバンプ付き半導体素子の製造方法であって、フィルムに凹部を加工し、その後で前記凹部に導体ペーストを充填し、その後で半導体素子上に前記凹部へ充填された前記導体ペーストを転写し、その後で加熱することにより転写導体バンプを形成するバンプ付き半導体素子の製造方法。 2. The method for manufacturing a semiconductor device with bumps according to claim 1, wherein a concave portion is processed into a film, and then the conductive paste is filled in the concave portion, and then the concave portion is filled on the semiconductor element. The manufacturing method of the semiconductor element with a bump which forms a transfer conductor bump by transcribe | transferring and transferring it after that. 導体パッドと転写バンプとの間を接続する導体パターンは、凹版転写によって形成し、この導体パターンと前記転写バンプとは半導体素子に対して一括に転写する請求項12に記載のバンプ付き半導体素子の製造方法。 13. The bumped semiconductor element according to claim 12, wherein a conductor pattern connecting between the conductor pad and the transfer bump is formed by intaglio transfer, and the conductor pattern and the transfer bump are collectively transferred to the semiconductor element. Production method. 請求項2に記載のバンプ付き半導体素子の製造方法であって、フィルムに凹部を加工し、その後で前記凹部に樹脂ペーストを充填し、その後で半導体素子上に前記凹部へ充填された前記樹脂ペーストを転写し、その後で加熱することにより転写突起樹脂体を形成し、その後で転写突起樹脂体の表面に金属膜を形成するバンプ付き半導体素子の製造方法。 3. The method for manufacturing a semiconductor device with bumps according to claim 2, wherein a recess is processed into a film, and then the resin paste is filled into the recess, and then the resin paste is filled into the recess on the semiconductor element. A method of manufacturing a semiconductor device with bumps, in which a transfer protrusion resin body is formed by transferring the film and then heated to form a metal film on the surface of the transfer protrusion resin body. 半導体素子の導体パッドと転写バンプとは異なる位置に形成され、前記導体パッドと前記転写バンプとの間を接続する接続導体と金属膜とは同時に形成されるバンプ付き半導体素子の製造方法。 A method of manufacturing a semiconductor device with bumps, wherein a conductor pad and a transfer bump of a semiconductor element are formed at different positions, and a connection conductor and a metal film connecting the conductor pad and the transfer bump are formed simultaneously.
JP2006131341A 2006-05-10 2006-05-10 Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump Pending JP2007305723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006131341A JP2007305723A (en) 2006-05-10 2006-05-10 Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006131341A JP2007305723A (en) 2006-05-10 2006-05-10 Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump

Publications (1)

Publication Number Publication Date
JP2007305723A true JP2007305723A (en) 2007-11-22

Family

ID=38839415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131341A Pending JP2007305723A (en) 2006-05-10 2006-05-10 Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump

Country Status (1)

Country Link
JP (1) JP2007305723A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same

Similar Documents

Publication Publication Date Title
JP2007115774A (en) Method of manufacturing semiconductor device
US20100225001A1 (en) Manufacturing method of semiconductor device, semiconductor device, and electronic device
US20140168920A1 (en) Component-mounting printed board and method of manufacturing the same
JP5272922B2 (en) Semiconductor device and manufacturing method thereof
JP4131681B2 (en) Manufacturing method of semiconductor device
TWI786337B (en) Chip-on-film and method of manufacturing the same
US7994638B2 (en) Semiconductor chip and semiconductor device
KR20020096968A (en) Manufacturing method for circuit device
KR100764668B1 (en) Substrate for mounting flip chip and the manufacturing method thereof
JP2008218758A (en) Electronic circuit mounting structure
JP2007305723A (en) Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump
JP4815296B2 (en) Wiring pattern connection between boards
JP4736762B2 (en) BGA type semiconductor device and manufacturing method thereof
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
JP5100715B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2005142210A (en) Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus
JP2008288481A (en) Semiconductor device and method for manufacturing the same
JP2007305722A (en) Wiring board with bump, its manufacturing process, module employing the wiring board with bump
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2007066937A (en) Wiring board and its manufacturing method, and module using the wiring board
JP2004247621A (en) Semiconductor device and its manufacturing method
JP3646056B2 (en) Flip chip mounting method
JP3999222B2 (en) Flip chip mounting method and flip chip mounting structure
JP4215685B2 (en) Method for manufacturing electronic circuit element
JPH10209204A (en) Semiconductor device and its production