JP2007305723A - Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump - Google Patents
Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump Download PDFInfo
- Publication number
- JP2007305723A JP2007305723A JP2006131341A JP2006131341A JP2007305723A JP 2007305723 A JP2007305723 A JP 2007305723A JP 2006131341 A JP2006131341 A JP 2006131341A JP 2006131341 A JP2006131341 A JP 2006131341A JP 2007305723 A JP2007305723 A JP 2007305723A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- bump
- semiconductor element
- conductor
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
本発明は、回路基板へフリップチップ実装されるバンプ付き半導体素子に関するものである。 The present invention relates to a bumped semiconductor element that is flip-chip mounted on a circuit board.
以下、回路基板へフリップチップ実装する従来のバンプ付き半導体素子について説明する。従来のバンプ付き半導体素子のウェハ上には半導体回路が形成される。そしてこの半導体回路上には、絶縁膜として酸化金属によるパッシベーション膜が形成されている。そしてパッシベーション膜の所定の位置には、パッシベーション膜不形成部を設ける。 A conventional bumped semiconductor element that is flip-chip mounted on a circuit board will be described below. A semiconductor circuit is formed on a wafer of a conventional semiconductor device with bumps. On the semiconductor circuit, a passivation film made of metal oxide is formed as an insulating film. Then, a passivation film non-forming portion is provided at a predetermined position of the passivation film.
このパッシベーション膜不形成部には、半導体回路に接続されたアルミパッドが設けられる。そして導体バンプは、このアルミパッドに対して、下地メッキを介してアルミパッド直下に接続されるものであり、金メッキによって形成されるものである。 The passivation film non-formation portion is provided with an aluminum pad connected to the semiconductor circuit. The conductor bump is connected to the aluminum pad directly under the aluminum pad via a base plating, and is formed by gold plating.
そしてこのような従来のバンプ付き半導体素子は、異方導電性フィルムを介して回路基板に実装(以降、ACF実装という)したり、非導電性樹脂などを用いて直接回路基板へ圧接(以降、NCP実装という)したりされる。そして回路基板と半導体素子との間の隙間に樹脂を注入して、硬化させることで、半導体素子は回路基板に電気的・機械的に接続される。 And such a conventional semiconductor device with bumps is mounted on a circuit board via an anisotropic conductive film (hereinafter referred to as ACF mounting), or directly pressed onto a circuit board using a non-conductive resin (hereinafter referred to as NCP implementation). The semiconductor element is electrically and mechanically connected to the circuit board by injecting resin into the gap between the circuit board and the semiconductor element and curing the resin.
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながらこのような従来のバンプ付き半導体素子では、導体バンプがメッキによって形成されるので、厚みが薄く、回路基板へ実装された状態において半導体素子と回路基板との間の距離が小さい。このために、半導体素子と回路基板との線膨張係数の差によって発生する接続部分での応力を緩和できず、この応力によって、接続部分に亀裂や断線が発生する。従って、接続信頼性が悪いという課題を有していた。 However, in such a conventional semiconductor device with bumps, since the conductor bumps are formed by plating, the thickness is small, and the distance between the semiconductor element and the circuit substrate is small when mounted on the circuit substrate. For this reason, the stress at the connection portion that is generated due to the difference in the coefficient of linear expansion between the semiconductor element and the circuit board cannot be relieved, and this stress causes a crack or disconnection at the connection portion. Therefore, there is a problem that connection reliability is poor.
そこで本発明は、この問題を解決したもので、導体バンプと回路基板との間での接続信頼性が良好な導体バンプ付き半導体素子を提供することを目的としたものである。 Accordingly, the present invention has been made to solve this problem, and an object of the present invention is to provide a semiconductor element with a conductor bump having good connection reliability between the conductor bump and the circuit board.
この目的を達成するために本発明のバンプ付き半導体素子では、基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドには、凹版転写によって形成された転写導体バンプが接続されたものである。これによって、所期の目的を達成することができる。 In order to achieve this object, the bumped semiconductor element of the present invention is formed on a base material, a semiconductor circuit provided on the base material, an insulating film formed on the semiconductor circuit, and the insulating film. An insulating film non-forming portion, and a conductor pad formed in the insulating film non-forming portion and connected to the semiconductor circuit, to which the transfer conductor bump formed by intaglio transfer is connected. It is a thing. As a result, the intended purpose can be achieved.
以上のように本発明によれば、基材と、この基材上に設けられた半導体回路と、この半導体回路上に形成された絶縁膜と、この絶縁膜に形成された絶縁膜不形成部と、この絶縁膜不形成部に形成されるとともに前記半導体回路に接続された導体パッドとを備え、前記導体パッドには、凹版転写によって形成された転写導体バンプが接続されたバンプ付き半導体素子であり、これにより転写導体バンプは凹版転写によって形成されるので、転写導体バンプの形状の寸法精度が良く、隣接した転写導体バンプ同士の間隔を小さくすることができる。 As described above, according to the present invention, the base material, the semiconductor circuit provided on the base material, the insulating film formed on the semiconductor circuit, and the insulating film non-forming portion formed on the insulating film And a conductive pad connected to the semiconductor circuit and formed on the insulating film non-forming portion, and the conductive pad is a bumped semiconductor element to which a transfer conductive bump formed by intaglio transfer is connected. With this, since the transfer conductor bump is formed by intaglio transfer, the dimensional accuracy of the shape of the transfer conductor bump is good, and the interval between adjacent transfer conductor bumps can be reduced.
また、転写導体バンプは凹版転写によって形成されるので、容易に転写導体バンプの高さを高くできる。これによりこの半導体が実装される回路基板と、半導体素子との間の隙間を大きくできる。従って、半導体素子と回路基板との線膨張係数の違いによって発生する熱応力を緩和させることができるので、接続信頼性が高くできる。 Moreover, since the transfer conductor bump is formed by intaglio transfer, the height of the transfer conductor bump can be easily increased. Thereby, the clearance gap between the circuit board in which this semiconductor is mounted, and a semiconductor element can be enlarged. Therefore, since the thermal stress generated by the difference in linear expansion coefficient between the semiconductor element and the circuit board can be relaxed, the connection reliability can be increased.
さらに、導体バンプは、凹版転写によって形成するので、複数の導体バンプを一度に形成することができる。従って、生産性の良好なバンプ付き半導体素子を実現できる。 Furthermore, since the conductor bumps are formed by intaglio transfer, a plurality of conductor bumps can be formed at a time. Therefore, a semiconductor device with bumps with good productivity can be realized.
(実施の形態1)
以下、本実施の形態におけるバンプ付き半導体素子1について図面を用いて説明する。図1は、本実施の形態におけるバンプ付き半導体素子1を用いたモジュール2の断面図であり、図2は、同モジュール2の要部拡大断面図である。最初に図1、図2を用いてバンプ付き半導体素子1について説明する。本実施の形態におけるバンプ付き半導体素子1は、シリコンの基材3上に複数の半導体回路(図示せず)が構成されている。そしてこれらの半導体回路の間は、アルミニウム配線によって接続されている。また、このアルミニウム配線や半導体回路は、酸化金属膜(いわゆるパッシベーション膜、図示せず)によって覆われている。
(Embodiment 1)
Hereinafter, the bumped semiconductor element 1 according to the present embodiment will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a module 2 using the bumped semiconductor element 1 according to the present embodiment, and FIG. 2 is an enlarged cross-sectional view of the main part of the module 2. First, the bumped semiconductor element 1 will be described with reference to FIGS. In the semiconductor device 1 with bumps in the present embodiment, a plurality of semiconductor circuits (not shown) are formed on a
さらにこの酸化金属膜上には樹脂製の絶縁膜4(図2に示す)が形成されている。ここで酸化金属膜には酸化金属膜の不形成部(図示せず)が形成され、この酸化金属膜の不形成部と同じ位置に絶縁膜不形成部5が形成される。なお、絶縁膜4はポリイミド製のフィルムであり、絶縁膜不形成部5は酸化金属膜の不形成部よりも大きな開口となるようにしている。そして、この絶縁膜不形成部5には、アルミニウム配線を介して半導体回路と接続されたアルミニウム製の導体パッド6a、6bが設けられている。これによって導体パッド6a、6bの一部が絶縁膜4より露出する。なお、導体パッド6a、6bの外縁部は絶縁膜4で覆われるようにしておく。これは導体パッド6a、6bに対する絶縁膜4の位置がずれても、導体パッド6a、6bに近接する半導体回路が露出しないようにするためである。
Further, a resin insulating film 4 (shown in FIG. 2) is formed on the metal oxide film. Here, a metal oxide film non-formation part (not shown) is formed in the metal oxide film, and an insulating
本実施の形態におけるバンプ付き半導体素子1は、回路基板7にNCP実装で接続される。そして、回路基板7と導体パッド6a、6bとの間を接続するために転写バンプ8が設けられている。具体的には、転写バンプ8の先端を回路基板7の接続ランド9と当接させることにより、半導体回路と回路基板7との間を電気的に接続させるものである。ここで転写バンプ8は、図1に示すように導体パッド6aの直下の位置や、図2に示すように導体パッド6bと異なる位置にも形成される。なお、転写バンプ8と導体パッド6bとの位置が異なっている場合、転写バンプ8は絶縁膜4上に形成される。またこの転写バンプ8と導体パッド6bとの間は、絶縁膜4上に形成された接続導体10で接続される。なお、転写バンプ8と接続導体10は、共に後述する凹版転写によって形成されたものである。
The semiconductor device 1 with bumps in the present embodiment is connected to the
なお、導体パッド6a、6bを形成したアルミニウムは、他の金属(例えば、金やはんだなど)との接合が難しい金属である。そこで、導体パッド6a、6bと転写バンプ8との接続部11a、あるいは導体パッド6a、6bと接続導体10との接続部11bには、下地金属層(いわゆるアンダー・バリヤ・メタルという)を設けている。
The aluminum on which the
次に、転写バンプ8の詳細について説明する。転写バンプ8は、基材3側に設けられた台座部分8aと、この台座部分8a上に設けられた細径部8bとを有している。台座部分8aと細径部8bとはともに円柱状の形状をしている。なお本実施の形態における転写バンプ8の高さは、110μmであり、その台座部分8aの直径が約150μmであり、細径部8bの直径が約100μmである。そしてこのような転写バンプ8が、半導体素子上に約200μmのピッチで並んでいる。つまり、隣接した台座部分8a同士の側面間距離は、約50ミクロンメートルしかなく、非常に近接して設けられることとなる。そこで本願では、転写バンプ8を凹版転写によって形成する。つまり凹版転写はにじみなどが小さくできるので、位置や形状の精度を高くできる。従ってこのような、狭いピッチに対しても精度よく転写バンプ8を形成できるので、半導体素子を小型化できる。また、半導体素子において再配線などが必要な箇所を減らすことも可能となり、さらに半導体素子を小型化できる。
Next, details of the
ここで、台座部分8aや細径部8bの夫々は、転写バンプ8の先端側から基材3側に向かって徐々に直径を大きくしている。つまりこれらの側面は、先端側から基材3側に向かって広がる方向の傾斜12が設けられているわけである。これにより凹版転写において、凹版の版抜け性が良好となるので、転写バンプ8に欠損などが発生し難くなる。さらに本実施の形態では、細径部8bにおける先端には平坦部13を設けている。これにより、細径部8bにおける先端での強度が大きくなるので、先端での導体欠損が発生し難くなる。
Here, the diameter of each of the
なお、本実施の形態における細径部8bの先端は平坦部13としたが、丸み(いわゆるフィレット)を設けてもよい。また、本実施の形態における転写バンプ8には台座部分8aと細径部8bとを有した階段状の形状としたが、これは円錐や円柱状の形状としても良い。円錐状である場合には、段差が無いので、転写バンプ8が途中で折れるようなことが発生し難くなる。また、円柱状とすればさらに転写バンプ8の強度を大きくできるので、欠損などをさらに少なくできる。なお、本実施の形態における平坦部13の幅は、約50ミクロンメートルとしている。
In addition, although the front-end | tip of the
次に、このバンプ付き半導体素子1を実装したモジュール2について説明する。本実施の形態におけるモジュール2において、バンプ付き半導体素子1をNCP実装によって回路基板7へ装着するために、回路基板7には転写バンプ8に対応した位置に接続ランド9が形成される。そしてこれらの接続ランド9は、表側パターン14を介してチップ部品15に接続されている。また表側パターン14は、スルーホール16を介して裏側パターン17へ接続され、この裏側パターン17を介して装着端子18へ接続される。なお、本実施の形態における回路基板7は、6層のガラスエポキシ系の多層樹脂基板を用いている。
Next, the module 2 on which the bumped semiconductor element 1 is mounted will be described. In the module 2 in the present embodiment, in order to mount the bumped semiconductor element 1 on the
ここで、表側パターン14と裏側パターン17上の夫々には、はんだレジスト膜19が形成される。表面20のはんだレジスト膜19には、レジスト不形成部21aとレジスト不形成部21bとが形成され、裏面22のはんだレジスト膜19にはレジスト不形成部21cが形成される。そして、レジスト不形成部21aには、クリームはんだ23を介してチップ部品15を搭載するための部品ランド24が設けられ、レジスト不形成部21bにはバンプ付き半導体素子1を装着するための接続ランド9が設けられる。一方、レジスト不形成部21cにはモジュール2を親基板(図示せず)に装着するための装着端子18が設けられる。
Here, a solder resist
そしてバンプ付き半導体素子1と回路基板7間での電気的接続と機械的接続強度を維持するために、バンプ付き半導体素子1と回路基板7との間の隙間25に樹脂26が設けられる。なお本実施の形態における樹脂26は、熱硬化樹脂を用いている。これは、モジュール2が親基板(図示せず)へ実装されるときのリフロー熱などが加わっても樹脂26が再溶融しないので、信頼性が良好であるためである。なお、本実施の形態では、NCPによって半導体素子を配線基板に接続したが、これは異方導電性フィルム(いわゆるACF)を用いた接続方法としても良い。
In order to maintain electrical connection and mechanical connection strength between the semiconductor element 1 with bumps and the
以上のような構成により転写バンプ8は、凹版転写によって形成されるので、形状の寸法精度が良い。これにより、隣接した転写バンプ8同士の間隔を小さくすることができる。従って、半導体素子を小型化できるとともに、小型のモジュール2を実現できることになる。さらに、半導体素子の導体パッド6a、6bの直下となる位置に転写バンプ8を形成させることも可能となるので、半導体素子の最配線の箇所を少なくできる。従って、半導体素子の低価格化が実現できる。
With the above configuration, the
また、導体パターンと転写バンプ8とは共に凹版転写にて形成するので、これらを一括に形成させることが可能である。従って半導体素子へのバンプ形成の生産性が良好であり、バンプ付き半導体素子1を低価格化することができる。
Further, since both the conductor pattern and the
さらにまた、凹版転写を用いているので後述する凹部51の深さを深くすれば、容易に転写バンプ8の高さを高くすることができる。これにより、バンプ付き半導体素子1と基材3との間の隙間25を大きくできる。従って、隙間25への樹脂26の注入性が良く、作業性が良好である。さらに、この隙間25を大きくすることで、半導体素子の基材3(シリコン)と回路基板7(ガラスエポキシ)との線膨張係数と基材3の線膨張係数との差によって発生する熱ストレスも緩和し易くなる。したがって半導体素子と回路基板7との接続信頼性を高くすることができる。
Furthermore, since intaglio transfer is used, the height of the transfer bumps 8 can be easily increased by increasing the depth of the
以上のように本実施の形態のパッド付半導体素子における転写バンプ8は、凹版転写によって形成されるものである。そこで次に、このパッド付半導体素子とモジュール2の製造方法(凹版転写)について図面を用いて説明する。図3は、本実施の形態におけるパッド付半導体素子の製造フローチャートであり、図4は同、凹部51の要部拡大断面図である。図3において図1や図2と同じものは同じ番号を用いて、その説明は簡略化している。
As described above, the transfer bumps 8 in the padded semiconductor element of the present embodiment are formed by intaglio transfer. Then, next, the manufacturing method (intaglio transfer) of this semiconductor device with a pad and the module 2 is demonstrated using drawing. FIG. 3 is a manufacturing flowchart of the padded semiconductor element according to the present embodiment, and FIG. 4 is an enlarged cross-sectional view of the main part of the
図3、図4において凹版製造工程31では、転写バンプ8の形状に対応する形状の凹部51と、接続導体10の形状に対応する形状の溝とをフィルム52に加工し凹版を製作する。導体充填工程32では、凹版製造工程31で製造された凹版に対し、溝や凹部51に導体ペースト33を充填した後に、溶剤を蒸発させて予め導体ペースト33を硬化させておく。なお、本実施の形態におけるフィルム52の材料にはポリイミドを用い、このフィルム52にエキシマレーザを照射することで、凹部51や溝を加工している。そしてこれらの凹部51は開口側に向かって幅や径などが広くなる方向の傾き53を設けている。
3 and 4, in the intaglio manufacturing process 31, a
一方シリコンウエハ34上には、予め複数個分の半導体回路やアルミニウム配線が形成され、そしてそれらの上に金属酸化膜が形成されている。絶縁膜形成工程35においては、シリコンウエハ34の金属酸化膜上に絶縁膜4を形成する。なお絶縁膜4の形成は、コータなどによって、液状の樹脂ペーストをシリコンウエハ34上に均一に塗布する。その後、紫外線や熱などで必要な箇所のみの絶縁膜4を硬化させることで、絶縁膜不形成部5が形成される。そして接着剤塗布工程36では、このようにして形成した絶縁膜4上にスクリーン印刷などによって、熱可塑性の接着剤を印刷しておく。
On the other hand, a plurality of semiconductor circuits and aluminum wirings are previously formed on the silicon wafer 34, and a metal oxide film is formed thereon. In the insulating film forming step 35, the insulating
次に転写工程37では、接着剤が印刷されたシリコンウエハ34と、導体ペースト33が充填された凹版とを、凹部51が基材3と対向する方向で貼り合わせる。そして硬化工程38では、この状態で熱プレスなどで圧力と熱とを加えて接着剤を硬化させ、導体ペースト33とシリコンウエハ34とを確りと接着させる。この状態で凹版をシリコンウエハ34から剥離すれば、シリコンウエハ34上には凹部51や溝の形状が略忠実に再生され、転写バンプ8と接続導体10とが完成する(なお、本願ではこのようにして転写バンプ8を形成することを凹版転写という)。
Next, in the transfer step 37, the silicon wafer 34 on which the adhesive is printed and the intaglio plate filled with the conductive paste 33 are bonded together in the direction in which the
なおこのときに重要な点は、導体ペースト33の凹部51に対するヌケ性である。このヌケ性が悪いと、凹版をシリコンウエハ34からはがすときに導体ペースト33が凹部51に残留し、シリコンウエハ34上の転写バンプ8に欠損が生じてしまう。そこで、本実施の形態において凹部51に傾き53を設けておく。なお、本実施の形態では傾き53を6度とすることで、ヌケ性を改善している。これにより、転写バンプ8の側面に先端から基材3側に向かって広がる方向の傾斜12が形成される。
An important point at this time is the leakage property of the conductor paste 33 with respect to the
そしてこの硬化工程38の後にダイシング工程39が行われる。このダイシング工程39において、ダイヤモンド歯などを用いて、シリコンウエハ34を切断することでバンプ付き半導体素子1が完成する。 Then, after this curing step 38, a dicing step 39 is performed. In the dicing process 39, the semiconductor device 1 with bumps is completed by cutting the silicon wafer 34 using diamond teeth or the like.
次に、このバンプ付き半導体素子1を用いてモジュール2を製造する方法について、図面を用いて説明する。図5は、本実施の形態におけるモジュール2の製造フローチャートであり、図6は、樹脂注入工程65におけるモジュール2の要部拡大断面図である。 Next, a method of manufacturing the module 2 using the bumped semiconductor element 1 will be described with reference to the drawings. FIG. 5 is a manufacturing flowchart of the module 2 in the present embodiment, and FIG. 6 is an enlarged cross-sectional view of the main part of the module 2 in the resin injection step 65.
図5において、接続部材塗布工程61では、回路基板7の部品ランド24上にクリームはんだ23を印刷し、チップ部品実装工程62で、回路基板7の表面20側にチップ部品15を実装する。そしてチップ部品15が実装された後に回路基板7は、リフロー工程63で加熱されることで、チップ部品15が回路基板7の所定の位置に精度良く接続される。これは、溶融したクリームはんだ23の表面張力によって発生するセルフアライメント効果によるものである。
In FIG. 5, in the connection member application step 61, the
一方半導体実装工程64ではバンプ付き半導体素子1を接続ランド9に実装する。このとき、転写バンプ8の細径部8bは、接続ランド9に比べて径を小さくしているので、バンプ付き半導体素子1がたとえ接続ランド9の中心からズレて装着された場合においても、転写バンプ8は接続ランド9に確実に当接されることとなる。本実施の形態では接続ランド9の直径が125μmであり、細径部8bの径が100μmであるので、装着時に約12.5μmのズレが発生した場合でも接続不良などは発生し難くなる。
On the other hand, in the semiconductor mounting process 64, the bumped semiconductor element 1 is mounted on the
図6は樹脂注入工程65におけるモジュール2の断面図である。樹脂注入工程65では、図6に示すように、熱硬化性の樹脂26を半導体素子とバンプ付き半導体素子1との間の隙間25へ注入し、約200℃の温度で加熱することで樹脂26を硬化させる。これによって、転写バンプ8と接続ランド9とが、電気的、機械的に完全に接続される。なおこのとき、チップ部品15と回路基板7との間のクリームはんだ23が溶融しないようにすることが望ましい。従って、本実施の形態では、クリームはんだ23には融点が230℃の高融点はんだを用いている。
FIG. 6 is a cross-sectional view of the module 2 in the resin injection process 65. In the resin injection step 65, as shown in FIG. 6, the
以上のように転写バンプ8は、凹版転写を用いて形成されるので、スクリーン印刷などに比べて転写バンプ8の高さを高くできる。これによりバンプ付き半導体素子1と回路基板7との間の隙間25を大きくできる。従って、回路基板7と基材3との間での線膨張係数の差による熱ストレスを緩和し易くなるので、信頼性の高い接続が可能となる。
As described above, since the transfer bumps 8 are formed using intaglio transfer, the height of the transfer bumps 8 can be increased compared to screen printing or the like. As a result, the
また、スクリーンのようなにじみなどが小さくでき、隣接する転写バンプ8間同士の間隔を小さくできる。従って、小型の半導体素子を用いることができるので、小型のモジュール2を実現できる。 In addition, bleeding such as a screen can be reduced, and an interval between adjacent transfer bumps 8 can be reduced. Accordingly, since a small semiconductor element can be used, a small module 2 can be realized.
(実施の形態2)
以下実施の形態2について図面を用いて説明する。図7は本実施の形態におけるバンプ付き半導体素子71を用いたモジュール72の要部拡大断面図である。図7において、図1や、図2と同じものは同じ番号を用いて、その説明は簡略化している。
(Embodiment 2)
The second embodiment will be described below with reference to the drawings. FIG. 7 is an enlarged cross-sectional view of a main part of a
図7において本実施の形態と実施の形態1との差は、回路基板7への実装方法の差である。つまり実施の形態1ではNCPあるいはACFによって実装したが、本実施の形態におけるバンプ付き半導体素子71は、はんだバンプ73を介して回路基板7へ実装される。そのために本実施の形態では、転写バンプ74の天面に周縁より中央に向かって窪み75を形成している。そしてこの窪み75にはんだバンプ73を装着しておき、このはんだバンプ73を溶融させることで、バンプ付き半導体素子71と回路基板7との接続が行われる。なお、本実施の形態におけるバンプ付き半導体素子71には、実施の形態1のバンプ付き半導体素子1と同じ工程を用いて製造できる。つまり、凹版製造工程31において、フィルムに窪み75の形状を有した凹部51を形成すればよい。
In FIG. 7, the difference between the present embodiment and the first embodiment is the difference in the mounting method on the
次にモジュール72の製造方法について図面を用いて説明する。図8は、同モジュール72の製造フローチャートである。なお図8において図5と同じ工程には、同じ番号を用いその説明は簡略化している。本実施の形態のバンプ付き半導体素子71において、接続部材塗布工程81では、クリームはんだ23を部品ランド24へ供給するだけでなく、接続ランド9へフラックス82を塗布する。そして本実施の形態では、リフロー工程63が半導体実装工程64と樹脂注入工程65との間に行われる。
Next, the manufacturing method of the
このようにバンプ付き半導体素子71と回路基板7との間の接続は、チップ部品15と回路基板7とを接続するリフロー工程63と同時に行えるので、生産性が良く、低価格のモジュール2を実現できる。
As described above, the connection between the
また、バンプ付き半導体素子71と回路基板7との間のはんだバンプ73が介在するので、転写バンプ74の高さばらつきを吸収することができる。さらに、転写バンプ74の天面には窪み75を設けているので、はんだバンプ73が精度よく装着できる。従って、隣接する接続ランド9間でのショートなどが起こり難くなる。
Further, since the solder bumps 73 are interposed between the
(実施の形態3)
以下実施の形態3について図面を用いて説明する。図9は本実施の形態におけるバンプ付き半導体素子91を用いたモジュール92の要部拡大断面図である。図9において、図1、図2と同じものは同じ番号を用いて、その説明は簡略化している。
(Embodiment 3)
図9において、本実施の形態と実施の形態1との間では、転写バンプ93の構造とその製造方法に差を有している。つまり、本実施の形態における転写バンプ93の中心部には、凹版転写で形成された転写突起樹脂体94を有し、この転写突起樹脂体94の表層が金属膜95によって覆われる構成をしている。
In FIG. 9, there is a difference between the structure of the
では本実施の形態におけるバンプ付き半導体素子91の製造方法について図面を用いて説明する。図10は本実施の形態におけるバンプ付き半導体素子91の製造フローチャートである。図10において図3と同じ工程は同じ番号を用い、その説明は簡略化している。
Now, a method of manufacturing the bumped
本実施の形態の凹版製造工程101では、転写突起樹脂体94に対応する凹部51のみが、フィルム52に加工される。そして、樹脂充填工程102では、実施の形態1の導体ペースト33に代えて樹脂ペースト103が用いられ、凹版製造工程101で加工された凹部51に樹脂ペースト103を充填する。転写工程104では、凹部51に充填された樹脂ペースト103をシリコンウエハ34における絶縁膜4上に転写することで、転写突起樹脂体94が形成される。なお、樹脂ペーストは熱硬化性樹脂を用いている。これにより、バンプ付き半導体素子91を実装されたモジュール2を親基板へ装着する場合に、転写突起樹脂体94は溶融しないので、接続信頼性が高い実装が実現できる。
In the intaglio manufacturing process 101 of the present embodiment, only the
そして、金属膜形成工程105では、このようにして形成された転写突起樹脂体94とシリコンウエハ34に金属膜95を形成する。具体的には無電解メッキ106によって、シリコンウエハ34(絶縁膜4)上や転写突起樹脂体94表面上に金属メッキ膜を形成し、その後でフォトリゾ107などによって必要な箇所のみを残すことで、金属膜95が形成される。このように、接続導体10と金属膜95とをメッキなどによって同時に形成することも可能であるので、バンプ付き半導体素子91の生産性が良好であり、低価格なバンプ付き半導体素子91が実現できる。
In the metal film forming step 105, a
さらに、転写バンプ93の中心が樹脂であるので、基材3(シリコン)と回路基板7(ガラスエポキシ)との熱膨張係数の差により発生する接続箇所へのストレスを緩和させることができる。従って、バンプ付き半導体素子91を信頼性良く実装することができる。
Furthermore, since the center of the
なお、転写突起樹脂体94の熱膨張係数は、樹脂26の熱膨張係数の大きさ以上としておくことが望ましい。これによって、モジュール2の温度が変化しても、転写突起導体93と接続ランド9との間で良好な接触信頼性を維持できる。なお、本実施の形態では転写突起樹脂体94の熱膨張係数は、樹脂26の熱膨張係数とほぼ同じ大きさの樹脂を用いている。従って温度変化に対して転写突起導体93と樹脂26との間で伸縮量はほぼ同じとなるので、モジュール2の温度が変化してもさらに良好な接触信頼性を確保できる。
It is desirable that the thermal expansion coefficient of the transfer
また、本実施の形態における転写バンプ93は導体パッド6bと異なる位置に形成したが、これは導体パッド6aの直下に設けても良い。
Further, although the
(実施の形態4)
以下本実施の形態について以下図面を用いて説明する。本実施の形態は、実施の形態3における金属膜加工工程105に対して他の方法で金属膜95を得るものである。図11は、実施の形態4における金属膜加工工程の製造フローチャートであり、図12は、同、金属膜加工工程の各工程での転写突起樹脂体の要部拡大断面図である。図12(a)から12(e)の示す工程は、それぞれ無電解銅メッキ工程111、メッキレジスト形成工程112、電解メッキ工程114、メッキレジスト剥離工程115、エッチング工程116である。
(Embodiment 4)
Hereinafter, the present embodiment will be described with reference to the drawings. In the present embodiment, the
なお、図11、図12において図1から図10と同じものは同じ番号を使用し、その説明は簡略化している。では本実施の形態における金属膜加工工程105について、図11に示した工程の順に説明する。 11 and 12, the same components as those in FIGS. 1 to 10 are denoted by the same reference numerals, and the description thereof is simplified. Now, the metal film processing step 105 in the present embodiment will be described in the order of the steps shown in FIG.
図11、図12において無電解銅メッキ工程111では、樹脂転写工程34で転写突起樹脂体94が形成された基材3全面に無電解にて銅メッキ膜121を形成する。なお、この銅メッキ膜121は、後に電解メッキを行う為の電極として用いられるものである。なおこの銅メッキ121は、電極として用いるだけであるので、1μm以下の非常に薄い厚みのメッキで良い。
11 and 12, in the electroless
無電解銅メッキ工程111の後には、メッキレジスト形成工程112が行われる。このメッキレジスト形成工程112では、基材3の両面にメッキレジスト113を塗布する。このとき転写突起樹脂21はメッキレジストの不形成部122としている。本実施の形態では液状レジストを基材3へ塗布し、転写突起樹脂21に対応する箇所のメッキレジスト113をフォトリソプロセスによって除去することで、不形成部122を得ている。
After the electroless
メッキレジスト形成工程112の後には、電解メッキ工程114が行われる。この電解メッキ工程114では、電解メッキによってメッキレジストの不形成部122に銅メッキ層123を形成する工程である。なお本実施の形態において銅メッキ層123の厚みは、略10μmとしている。
After the plating resist forming
電解メッキ工程114の後には、メッキレジスト剥離工程115が行われる。このメッキレジスト剥離工程115では、メッキレジスト113を取り除いて、無電解メッキ層を露出させるものである。そして、このメッキレジスト剥離工程115の後では、エッチング工程116が行われ、不要な部分の銅メッキ121aが除去される。以上のような工程によって、転写突起樹脂体94の表面上には銅メッキ膜121bと銅メッキ層123とによる金属膜95が形成される。そしてこの金属膜95の形成と同時に、金属膜95と導体パッド6a、6bとの間を接続する接続導体10も形成され、金属膜22と表側導体パターン5との接続も完了する。
After the
そしてエッチング工程116の後では、研磨工程117が行われる。この研磨工程117では、転写バンプ93の高さを合わせるために、先端部を研磨し、高さを揃える。そして本実施の形態では、この研磨工程で銅メッキ層の厚みが約6μmとなるまで研磨する。このようにして研磨工程117によって転写バンプ93の高さ精度を高くしているので、接続ランド9と転写バンプ93とを確実に接触させることができ、高い信頼性を実現できる。
Then, after the
本発明にかかるバンプ付き半導体素子は、温度変化に対して接続部分の信頼性が高くできるという効果を有し、特にフリップチップ実装されるバンプ付き半導体素子として用いると有用である。 The semiconductor device with bumps according to the present invention has an effect that the reliability of the connection portion can be increased with respect to temperature change, and is particularly useful when used as a semiconductor device with bumps that are flip-chip mounted.
1 バンプ付き半導体素子
3 基材
4 絶縁膜
5 絶縁膜不形成部
6a、6b 導体パッド
8 転写バンプ
DESCRIPTION OF SYMBOLS 1 Semiconductor element with
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131341A JP2007305723A (en) | 2006-05-10 | 2006-05-10 | Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131341A JP2007305723A (en) | 2006-05-10 | 2006-05-10 | Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305723A true JP2007305723A (en) | 2007-11-22 |
Family
ID=38839415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131341A Pending JP2007305723A (en) | 2006-05-10 | 2006-05-10 | Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305723A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
-
2006
- 2006-05-10 JP JP2006131341A patent/JP2007305723A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007115774A (en) | Method of manufacturing semiconductor device | |
US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
US20140168920A1 (en) | Component-mounting printed board and method of manufacturing the same | |
JP5272922B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4131681B2 (en) | Manufacturing method of semiconductor device | |
TWI786337B (en) | Chip-on-film and method of manufacturing the same | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
KR20020096968A (en) | Manufacturing method for circuit device | |
KR100764668B1 (en) | Substrate for mounting flip chip and the manufacturing method thereof | |
JP2008218758A (en) | Electronic circuit mounting structure | |
JP2007305723A (en) | Semiconductor element with bump, its fabrication process, module employing the semiconductor element with bump | |
JP4815296B2 (en) | Wiring pattern connection between boards | |
JP4736762B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
US20140091472A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5100715B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2005142210A (en) | Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus | |
JP2008288481A (en) | Semiconductor device and method for manufacturing the same | |
JP2007305722A (en) | Wiring board with bump, its manufacturing process, module employing the wiring board with bump | |
US20080212301A1 (en) | Electronic part mounting board and method of mounting the same | |
JP2007066937A (en) | Wiring board and its manufacturing method, and module using the wiring board | |
JP2004247621A (en) | Semiconductor device and its manufacturing method | |
JP3646056B2 (en) | Flip chip mounting method | |
JP3999222B2 (en) | Flip chip mounting method and flip chip mounting structure | |
JP4215685B2 (en) | Method for manufacturing electronic circuit element | |
JPH10209204A (en) | Semiconductor device and its production |