JP2007286119A - Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device - Google Patents

Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device Download PDF

Info

Publication number
JP2007286119A
JP2007286119A JP2006110012A JP2006110012A JP2007286119A JP 2007286119 A JP2007286119 A JP 2007286119A JP 2006110012 A JP2006110012 A JP 2006110012A JP 2006110012 A JP2006110012 A JP 2006110012A JP 2007286119 A JP2007286119 A JP 2007286119A
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
display panel
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006110012A
Other languages
Japanese (ja)
Inventor
Motoji Shioda
素二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006110012A priority Critical patent/JP2007286119A/en
Publication of JP2007286119A publication Critical patent/JP2007286119A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for a display panel for avoiding a state of detecting a foreign matter as compared with the conventional, when detecting the foreign matter mixed between an optical transmissive substrate and an IC chip by observation through a differential interference device. <P>SOLUTION: An active matrix substrate (substrate for display panel) 1 mounting the IC chip (for instance, gate driver IC4 or source driver IC5) forms first metal wiring layers 14a-14c connected electrically to the terminal of the IC chip on an optical transmissive base substrate (for instance, glass substrate 11) composing it and a second metal wiring layer 12. Then, the second metal wiring layer 12 is formed so as to be overlapped on a whole or a part of a mounting face of the IC chip in a thickness direction of the base substrate. The second metal wiring layer 12 is preferable for a wiring layer not contributing to a function of the active matrix substrate 1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示パネルに代表される各種の表示パネルに用いられる基板であって、ICチップが実装されるものに関し、更には、それを用いた表示装置、表示パネル用基板の製造方法及び検査方法に関する。   The present invention relates to a substrate used for various display panels typified by a liquid crystal display panel, on which an IC chip is mounted, and further, a display device using the same, a method for manufacturing a display panel substrate, and It relates to the inspection method.

一般に、液晶表示パネルは、複数個の画素がマトリクス状に設けられたアクティブマトリクス基板と、対向電極や各画素に対応したカラーフィルタが設けられた対向基板と、これらの間に挟み込まれた液晶層とを備えている。アクティブマトリクス基板において、各画素は、主に、アクティブ素子として機能する薄膜トランジスタ(TFT)と、画素電極とで構成されている。また、アクティブマトリクス基板には、薄膜トランジスタを駆動するために、ゲートドライバICやソースドライバICといったICチップが実装される。   In general, a liquid crystal display panel includes an active matrix substrate in which a plurality of pixels are provided in a matrix, a counter substrate on which a counter electrode and a color filter corresponding to each pixel are provided, and a liquid crystal layer sandwiched therebetween. And. In the active matrix substrate, each pixel mainly includes a thin film transistor (TFT) functioning as an active element and a pixel electrode. Further, an IC chip such as a gate driver IC or a source driver IC is mounted on the active matrix substrate in order to drive the thin film transistor.

ICチップの実装方式としては、アクティブマトリクス基板に接続されたフレキシブルプリント基板にICチップを実装するTCP(tape carrier package)実装と、ICチップをアクティブマトリクス基板に直接実装するCOG(chip on glass)実装とが知られている。このうち、近年では、工数の削減、ファインピッチ化、液晶表示パネルの薄型化の点から、COG実装の採用が増加している。   IC chip mounting methods include TCP (tape carrier package) mounting for mounting an IC chip on a flexible printed circuit board connected to an active matrix substrate, and COG (chip on glass) mounting for mounting an IC chip directly on an active matrix substrate. Is known. Among these, in recent years, COG mounting has been increasingly adopted from the viewpoints of reduction of man-hours, fine pitch, and thinning of liquid crystal display panels.

図4は、従来のアクティブマトリクス基板のICチップ実装部の構成を示す断面図である。図5は、図4に示したアクティブマトリクス基板を裏面から観察した状態を示す平面図である。なお、アクティブマトリクス基板の裏面とは、回路や配線が形成されていない面をいう。また、図4においては、異方導電膜を除く導電性の部材にのみハッチングを施している。   FIG. 4 is a cross-sectional view showing a configuration of an IC chip mounting portion of a conventional active matrix substrate. FIG. 5 is a plan view showing a state where the active matrix substrate shown in FIG. 4 is observed from the back surface. Note that the back surface of the active matrix substrate refers to a surface on which no circuit or wiring is formed. Further, in FIG. 4, only the conductive members excluding the anisotropic conductive film are hatched.

図4に示すように、ICチップ36は、アクティブマトリクス基板のICチップ実装部にCOG実装される。具体的には、ICチップ36の端子(図示せず)は、バンプ35及び異方導電性膜(ACF)36を介して、ITO膜で形成された実装用のパッド34に接続される。パッド34は、信号が供給される金属配線層32a〜32cのいずれかに接続されている。   As shown in FIG. 4, the IC chip 36 is COG mounted on the IC chip mounting portion of the active matrix substrate. Specifically, a terminal (not shown) of the IC chip 36 is connected to a mounting pad 34 formed of an ITO film via a bump 35 and an anisotropic conductive film (ACF) 36. The pad 34 is connected to any one of the metal wiring layers 32a to 32c to which signals are supplied.

また、金属配線層32a〜32cは、パッド34との接続箇所を除き、絶縁膜33によって被覆されている。更に、金属配線層32a〜32cそれぞれには異なる信号が供給されるため、金属配線層32aと32bとの間、及び32bと32cとの間は絶縁膜33によって絶縁されている。金属配線層32a〜32cの例としては、ベース基板(ガラス基板)31上に、アルミニウム等の金属によって形成されたゲート線やソース線等が挙げられる。また、バンプ35とパッド34とをACF36中の導電粒子によって電気的に接続するため、COG実装ではICチップ36に対して加熱及び加圧が行われる。   In addition, the metal wiring layers 32 a to 32 c are covered with an insulating film 33 except for a connection portion with the pad 34. Furthermore, since different signals are supplied to the metal wiring layers 32a to 32c, the metal wiring layers 32a and 32b and the metal wiring layers 32b and 32c are insulated from each other by the insulating film 33. Examples of the metal wiring layers 32a to 32c include a gate line and a source line formed on a base substrate (glass substrate) 31 with a metal such as aluminum. Further, in order to electrically connect the bumps 35 and the pads 34 with the conductive particles in the ACF 36, the IC chip 36 is heated and pressurized in COG mounting.

このようなCOG実装が採用された液晶表示パネルにおいては、微分干渉装置が組み込まれた顕微鏡を用いて、外観検査が行われる場合がある(例えば、非特許文献1及び2参照。)。微分干渉装置は、通常、ヒトの目やカメラではコントラスト良く観察できない微小な凹凸を、微分干渉によって可視化する装置である。微分干渉装置を通して得られた画像では、微小な凹凸が高いコントラストで表現される。   In a liquid crystal display panel employing such COG mounting, an appearance inspection may be performed using a microscope in which a differential interference device is incorporated (see, for example, Non-Patent Documents 1 and 2). A differential interference device is a device that visualizes, by differential interference, minute irregularities that cannot be normally observed with a human eye or camera. In the image obtained through the differential interference device, minute irregularities are expressed with high contrast.

例えば、図4に示すように、ICチップ36とアクティブマトリクス基板との間に微小な異物37が混入されると、金属配線層32bには微小な凹凸が発生する。このとき、図5に示すように、アクティブマトリクス基板の実装領域を裏面側から微分干渉装置を通して観察すると、異物37の存在による微小な凹凸が高いコントラストで表現される。   For example, as shown in FIG. 4, when a minute foreign matter 37 is mixed between the IC chip 36 and the active matrix substrate, minute irregularities are generated in the metal wiring layer 32b. At this time, as shown in FIG. 5, when the mounting area of the active matrix substrate is observed from the back side through the differential interference device, minute unevenness due to the presence of the foreign matter 37 is expressed with high contrast.

また、ACF36に含まれる導電粒子によってパッド34に生じた圧痕(図示せず)も、微分干渉装置を通すことで、高いコントラストで表現される。よって、微分干渉装置が組み込まれた顕微鏡によって外観検査を行えば、微小な異物37が混入していないかどうかや、ACF36による接続に異常が生じていないかどうかを確認することができる。   An indentation (not shown) generated on the pad 34 by the conductive particles contained in the ACF 36 is also expressed with high contrast by passing through the differential interference device. Therefore, if an appearance inspection is performed using a microscope in which a differential interference device is incorporated, it can be confirmed whether minute foreign matter 37 is mixed in or whether an abnormality is caused in connection by the ACF 36.

なお、液晶表示パネルにおいては、通常、電気的な検査が行われるため、異物の混入やACFの接続不良は、これらが電流のリークやショートを発生させる程のものである場合は、電気的な検査によって発見される。但し、現時点において電気的な異常を生じさせない異物であっても、将来、金属配線層やICチップを損傷させて電気的な異常を生じさせる可能性を備えている。よって、微分干渉装置が組み込まれた顕微鏡による外観検査によれば、このような将来異常を引き起こす可能性がある異物を発見できることから、液晶表示パネルの信頼性をより一層向上させることができる。
株式会社ニコン、“工業用顕微鏡 LV150/LV150A/LV100D”、日本、2005年4月、p.6,9,12−13 ダイエレクトロン株式会社、製品情報“ウェーハ外観検査システム簡易型VIM−150”、[online]、2004年、[2005年10月14日検索]、インターネット < URL : HYPERLINK "http://www.daitron.co.jp/item/DE000030.html" http://www.daitron.co.jp/item/DE000030.html>
In liquid crystal display panels, electrical inspection is usually performed. Therefore, when foreign matter is mixed in or ACF connection is poor enough to cause current leakage or short circuit, electrical inspection is performed. Discovered by inspection. However, even a foreign object that does not cause an electrical abnormality at the present time has a possibility of causing an electrical abnormality by damaging the metal wiring layer and the IC chip in the future. Therefore, according to the appearance inspection using the microscope incorporating the differential interference device, it is possible to find such a foreign substance that may cause an abnormality in the future, so that the reliability of the liquid crystal display panel can be further improved.
Nikon Corporation, “Industrial Microscope LV150 / LV150A / LV100D”, Japan, April 2005, p. 6, 9, 12-13 Product Information “Simplified VIM-150 Wafer Appearance Inspection System”, [online], 2004, [October 14, 2005 search], Internet <URL: HYPERLINK "http: //www.daitron. co.jp/item/DE000030.html "http://www.daitron.co.jp/item/DE000030.html>

しかしながら、上述の外観検査においては、異物37が、金属配線層32a〜32cの設けられていない領域、即ち、金属配線層32aと32bとの間や、32bと32cとの間に位置していると、その存在の確認が困難になるという問題がある。これは、例えば、異物37が領域Xや領域Y(図4及び図5参照)に位置すると、異物37とガラス基板31との間には透明な絶縁膜33しか存在しないため、微分干渉装置を通しても、異物37が存在している部分のコントラストが高くならないからである。この場合は、異物37の色彩が周囲の色彩と大きく異ならない限り、異物37の検出は困難である。   However, in the above-described appearance inspection, the foreign matter 37 is located in a region where the metal wiring layers 32a to 32c are not provided, that is, between the metal wiring layers 32a and 32b or between 32b and 32c. There is a problem that it is difficult to confirm its existence. This is because, for example, when the foreign matter 37 is located in the region X or the region Y (see FIGS. 4 and 5), only the transparent insulating film 33 exists between the foreign matter 37 and the glass substrate 31, and therefore, through the differential interference device. This is because the contrast of the portion where the foreign matter 37 is present does not increase. In this case, it is difficult to detect the foreign matter 37 unless the color of the foreign matter 37 is significantly different from the surrounding colors.

本発明の目的は、上記問題を解消し、微分干渉装置を介した観察によって、光透過性の基板とICチップとの間に混入された異物の検出を行う際において、異物が検出できない事態を従来に比べて回避し得る表示パネル用基板、それを用いた表示装置、表示パネル用基板の製造方法及び検査方法を提供することにある。   The object of the present invention is to solve the above-mentioned problem and to detect a foreign matter mixed between a light-transmitting substrate and an IC chip by observation through a differential interference device. An object of the present invention is to provide a display panel substrate, a display device using the display panel substrate, a method for manufacturing the display panel substrate, and an inspection method that can be avoided as compared with the related art.

上記目的を達成するために、本発明における表示パネル用基板は、ICチップが実装される表示パネル用基板であって、光透過性のベース基板と、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備え、前記第2の金属配線層は、前記ベース基板上に、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように形成されていることを特徴とする。また、本発明における表示装置は、上記本発明における表示パネル用基板を有することを特徴とする。   In order to achieve the above object, a display panel substrate in the present invention is a display panel substrate on which an IC chip is mounted, and is electrically connected to a light-transmitting base substrate and terminals of the IC chip. A first metal wiring layer and a second metal wiring layer, and the second metal wiring layer is formed on the base substrate on the entire mounting surface of the IC chip or in the thickness direction of the base substrate. It is formed so as to overlap with a part. A display device according to the present invention includes the display panel substrate according to the present invention.

また、上記目的を達成するために、本発明における表示パネル用基板の製造方法は、マトリクス状に配置された複数の薄膜トランジスタとICチップ実装部とが設けられ、前記ICチップ実装部は、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備えている表示パネル用基板の製造方法であって、(a)光透過性のベース基板上への金属膜の形成と前記金属膜へのエッチッグンとによって、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように前記第2の金属配線層を形成し、更に同時に前記薄膜トランジスタのゲート電極を形成する工程と、(b)前記第2の金属配線層及び前記ゲート電極の上層に、これらを覆う絶縁膜を形成して、前記第2の金属配線層を絶縁する絶縁膜と薄膜トランジスタのゲート絶縁膜とを同時に形成する工程と、(c)前記絶縁層の上層に、前記(a)の工程で形成された金属膜とは別の金属膜を形成し、これにエッチングを施して、前記第1の金属配線層と前記薄膜トランジスタのソース電極及び前記ドレイン電極とを同時に形成する工程とを備えていることを特徴とする。   In order to achieve the above object, a display panel substrate manufacturing method according to the present invention includes a plurality of thin film transistors and an IC chip mounting portion arranged in a matrix, and the IC chip mounting portion includes the IC chip mounting portion. A method for manufacturing a display panel substrate, comprising: a first metal wiring layer electrically connected to a terminal of a chip; and a second metal wiring layer, comprising: (a) on a light-transmitting base substrate Forming the second metal wiring layer so as to overlap all or part of the mounting surface of the IC chip in the thickness direction of the base substrate by forming the metal film on the metal layer and etching the metal film; Simultaneously forming a gate electrode of the thin film transistor; and (b) forming an insulating film covering the second metal wiring layer and the gate electrode on the second metal wiring layer. A step of simultaneously forming the insulating film and the gate insulating film of the thin film transistor; and (c) forming a metal film different from the metal film formed in the step (a) on the insulating layer; Etching is performed to form the first metal wiring layer and the source electrode and the drain electrode of the thin film transistor at the same time.

更に、上記本発明における表示パネル用基板の検査方法は、上記本発明における表示パネル用基板を、その裏面から、微分干渉装置を備えた顕微鏡によって観察することを特徴とする。   Furthermore, the inspection method for a display panel substrate in the present invention is characterized in that the display panel substrate in the present invention is observed from the back surface thereof with a microscope equipped with a differential interference device.

本発明においては、ICチップの端子に接続される第1の金属配線層とは別に、第2の金属配線層が形成される。また、第2の金属配線層は、表示パネル用基板を裏面(ICチップが実装される面の反対面)から見たときにICチップの実装面の全部又は一部と重なっている。このため、本発明によれば、従来に比べて、ベース基板とICチップとの間に透明な絶縁膜しか存在していない事態を少なくでき、微分干渉装置を介した観察によって異物が検出できない事態を少なくすることができる。   In the present invention, a second metal wiring layer is formed separately from the first metal wiring layer connected to the terminals of the IC chip. Further, the second metal wiring layer overlaps all or part of the mounting surface of the IC chip when the display panel substrate is viewed from the back surface (the surface opposite to the surface on which the IC chip is mounted). Therefore, according to the present invention, it is possible to reduce the situation in which only a transparent insulating film exists between the base substrate and the IC chip as compared with the conventional case, and the situation in which foreign matter cannot be detected by observation through the differential interference device. Can be reduced.

本発明における表示パネル用基板は、ICチップが実装される表示パネル用基板であって、光透過性のベース基板と、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備え、前記第2の金属配線層は、前記ベース基板上に、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように形成されていることを特徴とする。   The display panel substrate in the present invention is a display panel substrate on which an IC chip is mounted, and includes a light-transmitting base substrate, a first metal wiring layer electrically connected to a terminal of the IC chip, And the second metal wiring layer is formed on the base substrate so as to overlap all or part of the mounting surface of the IC chip in the thickness direction of the base substrate. It is characterized by.

上記本発明における表示パネル用基板においては、前記第2の金属配線層は、当該表示パネル用基板の機能に貢献しない配線層であっても良い。また、上記本発明における表示パネル用基板は、前記第2の金属配線層が、前記厚み方向において前記ICチップの実装面と重なる領域中の、少なくとも前記厚み方向において前記第1の金属配線層と重ならない領域に形成されている態様であるのが好ましい。この態様によれば、表示パネル用基板を構成しているベース基板とICチップとの間には、必ず何らかの金属配線層が存在し、ICチップの実装時に混入した異物の位置に拘わらず、いずれかの金属配線層に微小な凹凸が生じる。従って、この態様であれば、微分干渉装置を介した観察によって、簡単に異物を検出することができる。   In the display panel substrate according to the present invention, the second metal wiring layer may be a wiring layer that does not contribute to the function of the display panel substrate. In the display panel substrate according to the present invention, the second metal wiring layer and the first metal wiring layer at least in the thickness direction in a region where the second metal wiring layer overlaps the mounting surface of the IC chip in the thickness direction. It is preferable that it is the aspect formed in the area | region which does not overlap. According to this aspect, there is always a metal wiring layer between the base substrate constituting the display panel substrate and the IC chip, and regardless of the position of the foreign matter mixed in when the IC chip is mounted, There are minute irregularities in the metal wiring layer. Therefore, in this aspect, the foreign matter can be easily detected by observation through the differential interference device.

上記本発明における表示パネル用基板においては、前記第2の金属配線層を被覆するように絶縁膜が形成され、前記第1の金属配線層が、前記絶縁膜の上に形成されていても良い。また、上記本発明における表示パネル用基板は、マトリクス状に配置された複数の薄膜トランジスタを更に備え、前記複数の薄膜トランジスタそれぞれは、ゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を備え、前記ICチップが、前記複数の薄膜トランジスタが配置されている領域の周辺の領域に、実装され、前記第2の金属配線層が、前記ゲート電極と同一の材料によって形成され、前記第2の金属配線層を被覆する絶縁膜が、前記ゲート絶縁膜と同一の材料によって形成され、前記第1の金属配線層が、前記ソース電極及び前記ドレイン電極と同一の材料によって形成されている態様であるのが好ましい。この場合は、コストの削減を図ることができる。   In the display panel substrate according to the present invention, an insulating film may be formed so as to cover the second metal wiring layer, and the first metal wiring layer may be formed on the insulating film. . The display panel substrate according to the present invention further includes a plurality of thin film transistors arranged in a matrix, and each of the plurality of thin film transistors includes a gate electrode, a gate insulating film, a source electrode, and a drain electrode, and the IC A chip is mounted in a region around the region where the plurality of thin film transistors are arranged, the second metal wiring layer is formed of the same material as the gate electrode, and the second metal wiring layer is formed The covering insulating film is preferably formed of the same material as the gate insulating film, and the first metal wiring layer is preferably formed of the same material as the source electrode and the drain electrode. In this case, cost can be reduced.

また、本発明における表示パネル用基板の製造方法は、マトリクス状に配置された複数の薄膜トランジスタとICチップ実装部とが設けられ、前記ICチップ実装部は、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備えている表示パネル用基板の製造方法であって、(a)光透過性のベース基板上への金属膜の形成と前記金属膜へのエッチッグンとによって、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように前記第2の金属配線層を形成し、更に同時に前記薄膜トランジスタのゲート電極を形成する工程と、(b)前記第2の金属配線層及び前記ゲート電極の上層に、これらを覆う絶縁膜を形成して、前記第2の金属配線層を絶縁する絶縁膜と薄膜トランジスタのゲート絶縁膜とを同時に形成する工程と、(c)前記絶縁層の上層に、前記(a)の工程で形成された金属膜とは別の金属膜を形成し、これにエッチングを施して、前記第1の金属配線層と前記薄膜トランジスタのソース電極及び前記ドレイン電極とを同時に形成する工程とを備えていることを特徴とする。本発明における表示パネル用基板の製造方法によれば、製造工程を増加することなく、ICチップ実装部を作製できるため、コストの増加を抑制することができる。   In the method for manufacturing a display panel substrate according to the present invention, a plurality of thin film transistors arranged in a matrix and an IC chip mounting portion are provided, and the IC chip mounting portion is electrically connected to a terminal of the IC chip. A method for manufacturing a display panel substrate comprising a first metal wiring layer and a second metal wiring layer, comprising: (a) forming a metal film on a light-transmitting base substrate; By etching the metal film, the second metal wiring layer is formed so as to overlap all or part of the mounting surface of the IC chip in the thickness direction of the base substrate, and at the same time, the gate electrode of the thin film transistor is formed. And (b) forming an insulating film overlying the second metal wiring layer and the gate electrode to cover the second metal wiring layer and the thin film transistor. (C) forming a metal film different from the metal film formed in the step (a) on the insulating layer and etching the same; And a step of simultaneously forming the first metal wiring layer and the source electrode and the drain electrode of the thin film transistor. According to the method for manufacturing a display panel substrate in the present invention, since an IC chip mounting portion can be manufactured without increasing the number of manufacturing steps, an increase in cost can be suppressed.

上記本発明における表示パネル用基板の製造方法においては、前記第2の金属配線は、当該表示パネル用基板の機能に貢献しない配線層であっても良い。また、上記本発明における表示パネル用基板の製造方法は、前記(a)の工程において、前記第2の金属配線層が、前記厚み方向において前記ICチップの実装面と重なる領域中の、少なくとも前記厚み方向において前記第1の金属配線層と重ならない領域に形成される態様とすることができる。この態様であれば、製造された表示パネル用基板に対して、微分干渉装置を介した観察によって異物検査を行う際に、簡単に異物を検出することができる。   In the display panel substrate manufacturing method of the present invention, the second metal wiring may be a wiring layer that does not contribute to the function of the display panel substrate. In the method for manufacturing a display panel substrate according to the present invention, in the step (a), the second metal wiring layer is at least in the region overlapping the mounting surface of the IC chip in the thickness direction. It can be set as the aspect formed in the area | region which does not overlap with a said 1st metal wiring layer in the thickness direction. If it is this aspect, when performing a foreign material inspection with respect to the manufactured display panel board | substrate by observation through a differential interference apparatus, a foreign material can be detected easily.

更に、上記本発明における表示パネル用基板の検査方法は、上記本発明における表示パネル用基板を、その裏面から、微分干渉装置を備えた顕微鏡によって観察することを特徴とする。この場合、ICチップと表示パネル用基板との間に混入された異物は、高いコントラストでその存在が表現されるため、確実の異物の存在を検出できる。   Furthermore, the inspection method for a display panel substrate in the present invention is characterized in that the display panel substrate in the present invention is observed from the back surface thereof with a microscope equipped with a differential interference device. In this case, since the presence of foreign matter mixed between the IC chip and the display panel substrate is expressed with high contrast, the presence of reliable foreign matter can be detected.

(実施の形態)
以下、本発明の実施の形態における表示パネル用基板、表示装置、表示パネル用基板の製造方法について、図1〜図3を参照しながら説明する。最初に、本実施の形態における表示装置の全体構成について図1を用いて説明する。図1は、本発明の実施の形態における表示装置を示す斜視図である。
(Embodiment)
Hereinafter, a display panel substrate, a display device, and a method for manufacturing a display panel substrate according to an embodiment of the present invention will be described with reference to FIGS. First, the overall structure of the display device in this embodiment will be described with reference to FIG. FIG. 1 is a perspective view showing a display device according to an embodiment of the present invention.

図1に示すように、本実施の形態において、表示装置は透過型の液晶表示装置であり、表示パネル10は液晶表示パネルである。表示装置は、表示パネル10に加え、それを照明するバックライト装置9も備えている。バックライト装置9は、本実施の形態では、エッジライト型のバックライト装置であり、導光板6と、光源となる蛍光ランプ7と、ランプリフレクタ8とを備えている。なお、バックライト装置9の構成は、図1に示した例に限定されるものではない。また、表示装置は、バックライト装置9を備える必要がない反射型の液晶表示装置であっても良い。   As shown in FIG. 1, in the present embodiment, the display device is a transmissive liquid crystal display device, and the display panel 10 is a liquid crystal display panel. In addition to the display panel 10, the display device also includes a backlight device 9 that illuminates it. In the present embodiment, the backlight device 9 is an edge light type backlight device, and includes a light guide plate 6, a fluorescent lamp 7 serving as a light source, and a lamp reflector 8. Note that the configuration of the backlight device 9 is not limited to the example shown in FIG. The display device may be a reflective liquid crystal display device that does not need to include the backlight device 9.

表示パネル10は、アクティブマトリクス基板1と、液晶層2と、対向基板3とを備えている。アクティブマトリクス基板1の液晶層2と接触している領域(表示領域)には、マトリクス状に配置された複数の画素部が設けられている(図2参照)。また、アクティブマトリクス基板1において、表示領域の周辺の領域(周辺領域)には、複数のICチップ実装部(図2参照)が設けられている。   The display panel 10 includes an active matrix substrate 1, a liquid crystal layer 2, and a counter substrate 3. In a region (display region) in contact with the liquid crystal layer 2 of the active matrix substrate 1, a plurality of pixel portions arranged in a matrix are provided (see FIG. 2). In the active matrix substrate 1, a plurality of IC chip mounting portions (see FIG. 2) are provided in a peripheral area (peripheral area) of the display area.

ICチップ実装部には、画素部を駆動するためのICチップ、例えば、ゲートドライバIC4や、ソースドライバIC5が実装されている。図1の例では、ICチップ実装部とは、アクティブマトリクス基板1においてICチップを実装できるように構成された部分をいい、ゲートドライバIC4の直下とソースドライバIC5の直下とに設けられている(図2参照)。   An IC chip for driving the pixel portion, for example, a gate driver IC 4 and a source driver IC 5 are mounted on the IC chip mounting portion. In the example of FIG. 1, the IC chip mounting portion is a portion configured to mount an IC chip on the active matrix substrate 1 and is provided immediately below the gate driver IC 4 and directly below the source driver IC 5 ( (See FIG. 2).

また、図1においては図示していないが、アクティブマトリクス基板の表示領域には、ゲートドライバIC4からの信号を画素部に送るためのゲート配線や、ソースドライバIC5からの信号を画素部に送るためのソース配線も設けられている。これらの配線は、従来と同様に、アルミニウム等の金属で形成されている。対向基板3には、共通電極や、カラーフィルタが設けられている。   Although not shown in FIG. 1, in the display area of the active matrix substrate, a gate wiring for sending a signal from the gate driver IC 4 to the pixel portion and a signal from the source driver IC 5 are sent to the pixel portion. Source wirings are also provided. These wirings are formed of a metal such as aluminum as in the prior art. The counter substrate 3 is provided with a common electrode and a color filter.

次に、本実施の形態における表示パネル用基板(アクティブマトリクス基板1)のICチップ実装部について図2及び図3を用いて説明する。図2は、図1に示した表示パネル用基板のICチップ実装部の構成を示す断面図である。図3は、図2に示したICチップ実装部を表示パネルの裏面から観察した状態を示す平面図である。なお、図2及び図3においては、表示パネル10の構成要素のうち(図1参照)、アクティブマトリクス基板1のみを図示している。また、図2においては、異方導電膜を除く導電性の部材にのみハッチングを施している。   Next, an IC chip mounting portion of the display panel substrate (active matrix substrate 1) in this embodiment will be described with reference to FIGS. FIG. 2 is a cross-sectional view showing a configuration of an IC chip mounting portion of the display panel substrate shown in FIG. FIG. 3 is a plan view showing a state where the IC chip mounting portion shown in FIG. 2 is observed from the back surface of the display panel. 2 and 3, only the active matrix substrate 1 is illustrated among the components of the display panel 10 (see FIG. 1). In FIG. 2, only the conductive members except the anisotropic conductive film are hatched.

図2に示すように、ICチップ実装部には、ゲートドライバIC4又はソースドライバIC5(以下、「ICチップ」とする。)が実装される。ICチップ実装部は、ガラス基板11上に設けられた第2の金属配線層12と、その上に絶縁膜13を介して設けられた第1の金属配線層14a〜14cとを備えている。ガラス基板11は、アクティブマトリクス基板1のベース基板である。   As shown in FIG. 2, the gate driver IC 4 or the source driver IC 5 (hereinafter referred to as “IC chip”) is mounted on the IC chip mounting portion. The IC chip mounting portion includes a second metal wiring layer 12 provided on the glass substrate 11, and first metal wiring layers 14a to 14c provided thereon via an insulating film 13. The glass substrate 11 is a base substrate of the active matrix substrate 1.

第1の金属配線層14a〜14cは、表示パネル用基板の機能に貢献する配線層であり、ICチップの端子(図示せず)を、例えば、画素部を構成する薄膜トランジスタ(TFT)のソース電極25やゲート電極25等に接続するのに用いられる。また、第1の金属配線層14a〜14bには、ITO膜で形成されたICチップ実装用のパッド15が接続されている。第1の金属配線層14a〜14bは、パッド15を介して、ICチップの端子(図示せず)に電気的に接続される。   The first metal wiring layers 14a to 14c are wiring layers that contribute to the function of the display panel substrate. For example, a terminal (not shown) of the IC chip is used as a source electrode of a thin film transistor (TFT) that forms a pixel portion. 25, the gate electrode 25 and the like. In addition, an IC chip mounting pad 15 formed of an ITO film is connected to the first metal wiring layers 14a to 14b. The first metal wiring layers 14a to 14b are electrically connected to terminals (not shown) of the IC chip through the pads 15.

本実施の形態においても、ICチップの端子とパッド15とは、図4に示した従来例と同様に、バンプ18及び異方導電性膜(ACF)17を介して接続される。また、第1の金属配線層14a〜14cは、パッド15との接続箇所を除き、絶縁性の保護膜16によって被覆されている。更に、金属配線層14a〜14cそれぞれには異なる信号が供給されるため、金属配線層14aと14bとの間、14bと14cとの間は、保護膜16によって絶縁されている。   Also in this embodiment, the terminals of the IC chip and the pads 15 are connected via the bumps 18 and the anisotropic conductive film (ACF) 17 as in the conventional example shown in FIG. Further, the first metal wiring layers 14 a to 14 c are covered with an insulating protective film 16 except for a connection portion with the pad 15. Further, since different signals are supplied to the metal wiring layers 14a to 14c, the metal wiring layers 14a and 14b and the metal wiring layers 14b and 14c are insulated from each other by the protective film 16.

一方、第2の金属配線層12は、表示パネル用基板の機能、例えばTFTのスイッチング等に貢献しない配線層である。本実施の形態では、第2の金属配線層12は、絶縁膜13によって被覆されており、第1の金属配線層14a〜14bを含む周囲から絶縁されている。なお、第2の金属配線層12は、本実施の形態の例に限定されるものではなく、周囲から完全に絶縁されていない態様であっても良い。例えば、第2の金属配線層12は、ICチップのグランド端子や、表示パネル用基板のグランド配線等に電気的に接続されていても良い。   On the other hand, the second metal wiring layer 12 is a wiring layer that does not contribute to the function of the display panel substrate, for example, switching of TFTs. In the present embodiment, the second metal wiring layer 12 is covered with an insulating film 13, and is insulated from the surroundings including the first metal wiring layers 14a to 14b. In addition, the 2nd metal wiring layer 12 is not limited to the example of this Embodiment, The aspect which is not completely insulated from the circumference | surroundings may be sufficient. For example, the second metal wiring layer 12 may be electrically connected to a ground terminal of an IC chip, a ground wiring of a display panel substrate, or the like.

また、本実施の形態では、第2の金属配線層12は、ガラス基板11の厚み方向(以下、単に「厚み方向」という。)においてICチップの実装面の全部と重なるように、ガラス基板11上に形成されている。言い換えると、第2の金属配線層12は、アクティブマトリクス基板1を裏面から観察したときに、ICチップが第2の金属配線層12で隠れるように形成されている(図3)。   In the present embodiment, the second metal wiring layer 12 overlaps the entire mounting surface of the IC chip in the thickness direction of the glass substrate 11 (hereinafter simply referred to as “thickness direction”). Formed on top. In other words, the second metal wiring layer 12 is formed so that the IC chip is hidden by the second metal wiring layer 12 when the active matrix substrate 1 is observed from the back surface (FIG. 3).

このため、本実施の形態においては、アクティブマトリクス基板1のICチップ実装部において、ベース基板(ガラス基板11)とICチップとの間には、必ず第2の金属配線層12が存在する。よって、ICチップの実装時に混入した異物がどの位置に存在していても、異物の混入により、第2の金属配線層12には微小な凹凸が生じる。   Therefore, in the present embodiment, in the IC chip mounting portion of the active matrix substrate 1, the second metal wiring layer 12 always exists between the base substrate (glass substrate 11) and the IC chip. Therefore, no matter where the foreign matter mixed in when the IC chip is mounted is present, minute irregularities are generated in the second metal wiring layer 12 due to the foreign matter mixed in.

例えば、図2の例では、異物19は、第1の金属配線層14bと14cとの間に存在しており、第1の金属配線層14a〜14cには微小な凹凸は生じないが、第2の金属配線層12には微小な凹凸が生じている。このため、従来例であれば、微分干渉装置を介した観察によって検出できない位置にある異物19であっても、図3に示すように、簡単に検出できる。   For example, in the example of FIG. 2, the foreign material 19 exists between the first metal wiring layers 14b and 14c, and the first metal wiring layers 14a to 14c do not have minute irregularities. The second metal wiring layer 12 has minute irregularities. For this reason, in the case of the conventional example, even the foreign object 19 at a position that cannot be detected by observation through the differential interference device can be easily detected as shown in FIG.

なお、図2及び図3に示した本実施の形態では、第2の金属配線層12は、厚み方向においてICチップの実装面の全部と重なるように形成されているが、本発明はこれに限定されるものではない。本発明においては、第2の金属配線層12は、厚み方向において、ICチップの実装面の一部と重なるように形成されているだけでも良い。この場合であっても、従来例に比べて、異物の検出は容易なものとなる。   In the present embodiment shown in FIGS. 2 and 3, the second metal wiring layer 12 is formed so as to overlap the entire mounting surface of the IC chip in the thickness direction. It is not limited. In the present invention, the second metal wiring layer 12 may only be formed so as to overlap a part of the mounting surface of the IC chip in the thickness direction. Even in this case, it is easier to detect foreign matter than in the conventional example.

但し、異物検出の確実性の点から、第2の金属配線層12は、厚み方向においてICチップの実装面と重なる領域中の、少なくとも厚み方向において第1の金属配線層14a〜14cと重ならない領域に形成されているのが良い。つまり、第2の金属配線層12は、少なくとも、図3に示す第1の金属配線層14aと14bとの間や、14bと14cとの間に、第1の金属配線層の隙間を埋めるように形成されているのが良い。この場合は、ガラス基板11とICチップとの間には、必ず何らかの金属配線層が存在し、異物19の位置に拘わらず、いずれかの金属配線層に微小な凹凸が生じるからである。   However, the second metal wiring layer 12 does not overlap with the first metal wiring layers 14a to 14c at least in the thickness direction in the region overlapping the mounting surface of the IC chip in the thickness direction from the viewpoint of certainty of foreign object detection. It is good to be formed in the region. In other words, the second metal wiring layer 12 fills the gap between the first metal wiring layers at least between the first metal wiring layers 14a and 14b and between 14b and 14c shown in FIG. It is good to be formed. In this case, there is always some kind of metal wiring layer between the glass substrate 11 and the IC chip, and any metal wiring layer has minute unevenness regardless of the position of the foreign matter 19.

また、第2の金属配線層12の形成位置は、特に限定されるものではなく、ガラス基板11と第2の金属配線層12との間には、他の層が介在していても良い。但し、微分干渉による微小な凹凸の観察を容易にするため、図2に示すように、第2の金属層12は、ガラス基板11の一方の主面上に形成されているのが好ましい。また、本実施の形態において混入される異物19の例としては、ガラス基板の破片(ガラス片)、ICチップの破片(シリコン片)、更には作業者の衣類の繊維片(糸くず)等が挙げられる。   The formation position of the second metal wiring layer 12 is not particularly limited, and another layer may be interposed between the glass substrate 11 and the second metal wiring layer 12. However, in order to facilitate observation of minute irregularities by differential interference, it is preferable that the second metal layer 12 is formed on one main surface of the glass substrate 11 as shown in FIG. In addition, examples of the foreign matter 19 mixed in the present embodiment include glass substrate fragments (glass fragments), IC chip fragments (silicon fragments), and fiber pieces (lint) of workers' clothing. Can be mentioned.

また、本実施の形態においては、図2に示すICチップ実装部の形成は、画素部の形成工程を利用して行われている。この点について説明する。先ず、画素部の構成について説明すると、図2中の右側の部分に示すように、画素部は、薄膜トランジスタ(TFT)と画素電極27とを主に備えている。TFTは、ガラス基板11上に設けられたゲート電極21、それを覆うように形成されたゲート絶縁膜22、半導体層23、n+層24、ソース電極25、及びドレイン電極26を備えている。また、TFTは、絶縁性の保護膜28によって被覆されている。更に、画素電極27は、ITO膜によって形成されており、TFTのドレイン電極26に接続されている。   In the present embodiment, the IC chip mounting portion shown in FIG. 2 is formed by using a pixel portion forming process. This point will be described. First, the configuration of the pixel portion will be described. As shown in the right part of FIG. 2, the pixel portion mainly includes a thin film transistor (TFT) and a pixel electrode 27. The TFT includes a gate electrode 21 provided on the glass substrate 11, a gate insulating film 22 formed so as to cover it, a semiconductor layer 23, an n + layer 24, a source electrode 25, and a drain electrode 26. The TFT is covered with an insulating protective film 28. Further, the pixel electrode 27 is formed of an ITO film and is connected to the drain electrode 26 of the TFT.

次に、図2に示すICチップ実装部と画素部との形成工程について説明する。最初に、ベース基板11上に第2の金属配線層12とTFTのゲート電極21とが同一の材料によって同時に形成される。具体的には、ベース基板11の一方の主面への金属膜の形成、レジストパターンの形成、及びエッチングが順に行われる。   Next, a process for forming the IC chip mounting portion and the pixel portion shown in FIG. 2 will be described. First, the second metal wiring layer 12 and the TFT gate electrode 21 are simultaneously formed of the same material on the base substrate 11. Specifically, formation of a metal film on one main surface of the base substrate 11, formation of a resist pattern, and etching are sequentially performed.

次いで、ICチップ実装部の絶縁膜13とTFTのゲート絶縁膜22とが同一の材料によって同時に形成される。具体的には、CVD法等によってシリコン窒化膜が形成され、それが、所定の形状にパターニングされて絶縁膜13及びゲート絶縁膜22となる。   Next, the insulating film 13 of the IC chip mounting portion and the gate insulating film 22 of the TFT are simultaneously formed of the same material. Specifically, a silicon nitride film is formed by a CVD method or the like, and is patterned into a predetermined shape to form the insulating film 13 and the gate insulating film 22.

そして、半導体層23及びn+層24の形成後、第1の金属配線層14a〜14cとTFTのソース電極25及びドレイン電極26とが同一の材料によって同時に形成される。具体的には、金属膜の形成、レジストパターンの形成、及びエッチングが順に行われる。その後、ITO膜の形成、レジストパターンの形成、及びエッチングが順に行われて、パッド15と、画素電極27とが同時に形成される。更に、絶縁膜が形成され、これによって、保護膜16と保護膜28とが同時に形成される。   After the formation of the semiconductor layer 23 and the n + layer 24, the first metal wiring layers 14a to 14c and the source electrode 25 and the drain electrode 26 of the TFT are simultaneously formed of the same material. Specifically, formation of a metal film, formation of a resist pattern, and etching are sequentially performed. Thereafter, formation of the ITO film, formation of the resist pattern, and etching are sequentially performed, and the pad 15 and the pixel electrode 27 are simultaneously formed. Further, an insulating film is formed, whereby the protective film 16 and the protective film 28 are formed simultaneously.

このように、本実施の形態においては、図2に示すICチップ実装部の形成は、画素部の形成工程を利用して行われるため、アクティブマトリクス基板1の形成工程の増加によるコストアップが抑制される。なお、ICチップ実装部の形成は、画素部の形成工程を利用しないで行っても良い。また、本実施の形態では、アクティブマトリクス基板のベース基板として、ガラス基板が利用されているが、本発明はこれに限定されるものではない。ベース基板は、光透過性を有するのであれば良く、樹脂性の基板であっても良い。また、ベース基板は、可撓性を有していても良い。   As described above, in this embodiment, since the formation of the IC chip mounting portion shown in FIG. 2 is performed using the formation process of the pixel portion, an increase in cost due to an increase in the formation process of the active matrix substrate 1 is suppressed. Is done. Note that the IC chip mounting portion may be formed without using the pixel portion forming step. In this embodiment, a glass substrate is used as the base substrate of the active matrix substrate, but the present invention is not limited to this. The base substrate only needs to be light transmissive, and may be a resinous substrate. Further, the base substrate may have flexibility.

更に、本実施の形態は、本発明を液晶表示パネルに利用した例を示しているが、本発明はこれに限定されるものではない。本発明は、ICチップが実装される可能性がある表示パネルであれば適用でき、例えば、EL表示パネル、FEDパネル、プラズマ表示パネル等にも適用できる。   Further, although the present embodiment shows an example in which the present invention is applied to a liquid crystal display panel, the present invention is not limited to this. The present invention can be applied to any display panel on which an IC chip can be mounted. For example, the present invention can also be applied to an EL display panel, an FED panel, a plasma display panel, and the like.

本発明は、ICチップが実装される表示パネル、例えば、液晶表示パネルに有用であり、産業上の利用可能性を有するものである。   The present invention is useful for a display panel on which an IC chip is mounted, for example, a liquid crystal display panel, and has industrial applicability.

本発明の実施の形態における表示装置を示す斜視図である。It is a perspective view which shows the display apparatus in embodiment of this invention. 図1に示した表示パネル用基板のICチップ実装部の構成を示す断面図である。FIG. 2 is a cross-sectional view illustrating a configuration of an IC chip mounting portion of the display panel substrate illustrated in FIG. 1. 図2に示したICチップ実装部を表示パネルの裏面から観察した状態を示す平面図である。FIG. 3 is a plan view showing a state in which the IC chip mounting portion shown in FIG. 2 is observed from the back surface of the display panel. 従来のアクティブマトリクス基板のICチップ実装部の構成を示す断面図である。It is sectional drawing which shows the structure of the IC chip mounting part of the conventional active matrix substrate. 図4に示したアクティブマトリクス基板を裏面から観察した状態を示す平面図である。It is a top view which shows the state which observed the active matrix substrate shown in FIG. 4 from the back surface.

符号の説明Explanation of symbols

1 アクティブマトリクス基板
2 液晶層
3 対向基板
4 ゲートドライバIC(ICチップ)
5 ソースドライバIC(ICチップ)
6 導光板
7 蛍光ランプ(光源)
8 ランプリフレクタ
9 バックライト装置
10 表示パネル
11 ガラス基板(ベース基板)
12 第2の金属配線層
13 絶縁膜
14a、14b、14c 第1の金属配線層
15 パッド
16 保護膜
17 異方導電性膜
18 バンプ
19 異物
21 ゲート電極
22 ゲート絶縁膜
23 半導体層
24 n+層
25 ソース電極
26 ドレイン電極
27 画素電極
28 TFTの保護膜
DESCRIPTION OF SYMBOLS 1 Active matrix substrate 2 Liquid crystal layer 3 Opposite substrate 4 Gate driver IC (IC chip)
5 Source driver IC (IC chip)
6 Light guide plate 7 Fluorescent lamp (light source)
8 Lamp reflector 9 Backlight device 10 Display panel 11 Glass substrate (base substrate)
DESCRIPTION OF SYMBOLS 12 2nd metal wiring layer 13 Insulating film 14a, 14b, 14c 1st metal wiring layer 15 Pad 16 Protective film 17 Anisotropic conductive film 18 Bump 19 Foreign material 21 Gate electrode 22 Gate insulating film 23 Semiconductor layer 24 n + layer 25 Source electrode 26 Drain electrode 27 Pixel electrode 28 TFT protective film

Claims (10)

ICチップが実装される表示パネル用基板であって、
光透過性のベース基板と、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備え、
前記第2の金属配線層は、前記ベース基板上に、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように形成されていることを特徴とする表示パネル用基板。
A display panel substrate on which an IC chip is mounted,
A light transmissive base substrate, a first metal wiring layer electrically connected to a terminal of the IC chip, and a second metal wiring layer,
The display panel substrate, wherein the second metal wiring layer is formed on the base substrate so as to overlap all or part of the mounting surface of the IC chip in the thickness direction of the base substrate. .
前記第2の金属配線層が、当該表示パネル用基板の機能に貢献しない配線層である請求項1に記載の表示パネル用基板。   The display panel substrate according to claim 1, wherein the second metal wiring layer is a wiring layer that does not contribute to a function of the display panel substrate. 前記第2の金属配線層が、前記厚み方向において前記ICチップの実装面と重なる領域中の、少なくとも前記厚み方向において前記第1の金属配線層と重ならない領域に形成されている請求項1に記載の表示パネル用基板。   The said 2nd metal wiring layer is formed in the area | region which does not overlap with the said 1st metal wiring layer at least in the said thickness direction in the area | region which overlaps with the mounting surface of the said IC chip in the said thickness direction. The substrate for display panels as described. 前記第2の金属配線層を被覆するように絶縁膜が形成され、
前記第1の金属配線層が、前記絶縁膜の上に形成されている請求項1に記載の表示パネル用基板。
An insulating film is formed to cover the second metal wiring layer;
The display panel substrate according to claim 1, wherein the first metal wiring layer is formed on the insulating film.
マトリクス状に配置された複数の薄膜トランジスタを更に備え、
前記複数の薄膜トランジスタそれぞれは、ゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を備え、
前記ICチップが、前記複数の薄膜トランジスタが配置されている領域の周辺の領域に、実装され、
前記第2の金属配線層が、前記ゲート電極と同一の材料によって形成され、
前記第2の金属配線層を被覆する絶縁膜が、前記ゲート絶縁膜と同一の材料によって形成され、
前記第1の金属配線層が、前記ソース電極及び前記ドレイン電極と同一の材料によって形成されている請求項4に記載の表示パネル用基板。
A plurality of thin film transistors arranged in a matrix;
Each of the plurality of thin film transistors includes a gate electrode, a gate insulating film, a source electrode, and a drain electrode,
The IC chip is mounted in a region around the region where the plurality of thin film transistors are disposed,
The second metal wiring layer is formed of the same material as the gate electrode;
An insulating film covering the second metal wiring layer is formed of the same material as the gate insulating film;
The display panel substrate according to claim 4, wherein the first metal wiring layer is formed of the same material as the source electrode and the drain electrode.
上記請求項1〜5のいずれかに記載の表示パネル用基板を有することを特徴とする表示装置。   A display device comprising the display panel substrate according to claim 1. マトリクス状に配置された複数の薄膜トランジスタとICチップ実装部とが設けられ、前記ICチップ実装部は、前記ICチップの端子に電気的に接続される第1の金属配線層と、第2の金属配線層とを備えている表示パネル用基板の製造方法であって、
(a)光透過性のベース基板上への金属膜の形成と前記金属膜へのエッチッグンとによって、前記ベース基板の厚み方向において前記ICチップの実装面の全部又は一部と重なるように前記第2の金属配線層を形成し、更に同時に前記薄膜トランジスタのゲート電極を形成する工程と、
(b)前記第2の金属配線層及び前記ゲート電極の上層に、これらを覆う絶縁膜を形成して、前記第2の金属配線層を絶縁する絶縁膜と薄膜トランジスタのゲート絶縁膜とを同時に形成する工程と、
(c)前記絶縁層の上層に、前記(a)の工程で形成された金属膜とは別の金属膜を形成し、これにエッチングを施して、前記第1の金属配線層と前記薄膜トランジスタのソース電極及び前記ドレイン電極とを同時に形成する工程とを備えていることを特徴とする表示パネル用基板の製造方法。
A plurality of thin film transistors and an IC chip mounting portion arranged in a matrix are provided, and the IC chip mounting portion includes a first metal wiring layer electrically connected to a terminal of the IC chip, and a second metal A method for manufacturing a display panel substrate comprising a wiring layer,
(A) By forming a metal film on the light-transmitting base substrate and etching the metal film, the first and second IC chip mounting surfaces are overlapped with each other in the thickness direction of the base substrate. Forming a metal wiring layer of 2 and simultaneously forming a gate electrode of the thin film transistor;
(B) An insulating film covering the second metal wiring layer and the gate electrode is formed on the second metal wiring layer and the gate electrode, and an insulating film for insulating the second metal wiring layer and a gate insulating film of the thin film transistor are simultaneously formed. And a process of
(C) A metal film different from the metal film formed in the step (a) is formed on the insulating layer, and etched to form the first metal wiring layer and the thin film transistor. And a step of simultaneously forming the source electrode and the drain electrode. A method of manufacturing a display panel substrate, comprising:
前記第2の金属配線層が、当該表示パネル用基板の機能に貢献しない配線層である請求項7に記載の表示パネル用基板の製造方法。   The method for manufacturing a display panel substrate according to claim 7, wherein the second metal wiring layer is a wiring layer that does not contribute to a function of the display panel substrate. 前記(a)の工程において、前記第2の金属配線層が、前記厚み方向において前記ICチップの実装面と重なる領域中の、少なくとも前記厚み方向において前記第1の金属配線層と重ならない領域に形成される請求項7に記載の表示パネル用基板の製造方法。   In the step (a), in the region where the second metal wiring layer overlaps the mounting surface of the IC chip in the thickness direction, at least in the region not overlapping the first metal wiring layer in the thickness direction. The manufacturing method of the board | substrate for display panels of Claim 7 formed. 上記請求項1〜5のいずれかに記載の表示パネル用基板を、その裏面から、微分干渉装置を備えた顕微鏡によって観察することを特徴とする表示パネル用基板の検査方法。   6. A method for inspecting a display panel substrate, comprising: observing the display panel substrate according to any one of claims 1 to 5 from a back surface thereof with a microscope equipped with a differential interference device.
JP2006110012A 2006-04-12 2006-04-12 Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device Withdrawn JP2007286119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110012A JP2007286119A (en) 2006-04-12 2006-04-12 Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110012A JP2007286119A (en) 2006-04-12 2006-04-12 Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device

Publications (1)

Publication Number Publication Date
JP2007286119A true JP2007286119A (en) 2007-11-01

Family

ID=38757978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110012A Withdrawn JP2007286119A (en) 2006-04-12 2006-04-12 Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device

Country Status (1)

Country Link
JP (1) JP2007286119A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519990B2 (en) 2010-03-31 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8796689B2 (en) 2011-09-21 2014-08-05 Samsung Display Co., Ltd. Thin film transistor array panel
US9184210B2 (en) 2012-05-31 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device with selection circuit for image signal polarity inversion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519990B2 (en) 2010-03-31 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8796689B2 (en) 2011-09-21 2014-08-05 Samsung Display Co., Ltd. Thin film transistor array panel
US9153599B2 (en) 2011-09-21 2015-10-06 Samsung Display Co., Ltd. Thin film transistor array panel
US9184210B2 (en) 2012-05-31 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device with selection circuit for image signal polarity inversion

Similar Documents

Publication Publication Date Title
US9076362B2 (en) Display substrate and method of manufacturing a motherboard for the same
US10636846B2 (en) Display device including dummy semiconductor pattern
JP2010271691A (en) Liquid crystal display device
JP2019082536A (en) Display device with position input function
US8575617B2 (en) Thin film transistor array having improved connectivity between shorting bar and data lines
US10520761B2 (en) Method of producing substrate having alignment mark
US7742141B2 (en) Flat-panel display devices including markings and manufacturing method therefor
KR100488888B1 (en) Array substrate plate for display device
US7705353B2 (en) Bonding pad, active device array substrate and liquid crystal display panel
US20190051593A1 (en) Display device
KR20180057773A (en) Display apparatus and manufacturing method for the same
JP5638403B2 (en) Display device
JP2006195075A (en) Display device
CN111489647B (en) Display module, manufacturing method thereof and display device
JP2016038697A (en) Sensor device and display device
JP6168777B2 (en) Display panel, display device, and method of manufacturing the display panel
JP4298726B2 (en) Display device
JP2007286119A (en) Substrate for display panel, method of manufacturing the same, method of inspecting the same and display device
JP5443144B2 (en) Display device
KR101889439B1 (en) Liquid Crystal Display Device, Photo Mask for Liquid Crystal Display and Method of fabricating Liquid Crystal Display Device
TWI695215B (en) Device substrate and spliced electronic apparatus
KR20160008680A (en) Organic light emitting display device and method for fabricating the same
JP7109982B2 (en) Display device
JP4891676B2 (en) Display device
KR20060068442A (en) Tft substrate for display apparatus and making method of the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707