JP2007243314A - 周波数可変シンセサイザおよび周波数可変発振器 - Google Patents
周波数可変シンセサイザおよび周波数可変発振器 Download PDFInfo
- Publication number
- JP2007243314A JP2007243314A JP2006059585A JP2006059585A JP2007243314A JP 2007243314 A JP2007243314 A JP 2007243314A JP 2006059585 A JP2006059585 A JP 2006059585A JP 2006059585 A JP2006059585 A JP 2006059585A JP 2007243314 A JP2007243314 A JP 2007243314A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- variable
- inductor
- inductors
- switch elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】負性抵抗を発生する能動素子部3の動作と周波数切替え制御信号とにより可変共振器2で可変の共振周波数で発振した信号を、分周比制御信号により可変分周器8で可変に分周して出力信号端子6Aから出力する。可変共振器2は、1ないし複数のインダクタとキャパシタとスイッチ素子とからなり、スイッチ素子を切替えることにより可変の共振周波数で発振する。可変分周器8は、可変共振器2の共振周波数の(1/i)、(1/2i)、(1/2)iまたはそれらの組み合わせで分周した周波数を出力する。インダクタに厚膜の配線金属層、裏面研磨の基板、基板から浮かした配線層のいずれかを、また、スイッチ素子にMEMSスイッチ、機械的切替え形スイッチ、FETスイッチ、ダイオードスイッチのいずれかを使用する。
【選択図】図1
Description
Rahul Magoon and Alyosha Molnar,"RF Local Oscillator Path for GSM Direct Conversion Transceiver withTrue 50% Duty Cycle Divide byThree and Active Third Harmonic Cancellation",2002 IEEE Radio Frequency Integrated Circuits Symposium,p.23−p.26
Hz(A:任意の周波数)から2A Hzまでの少なくとも1オクターブに亘って、連続的に発振周波数を切替えることができ、切替えたn番目の発振周波数帯の比帯域をBnとしたとき、
Hz(A:任意の周波数)から2A Hzまでの少なくとも1オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する1ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする。
HzあるいはA×(1/2)i
Hz(i:自然数)から2A Hzまでの広い周波数帯の信号を出力することが可能である。
図1は、本発明の第1の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図1に示す周波数可変シンセサイザ1Aにおいて、1は周波数可変発振器、2は可変共振器、3は能動素子部、4は周波数切替え制御信号入力端子、5はバイアス端子、6,6Aは出力信号端子、7は制御信号入力端子、8は可変分周器、8Aは分周比制御信号入力端子である。なお、周波数可変発振器1は、可変共振器2と能動素子部3とを含んで構成されている。また、出力信号端子6は、周波数可変発振器1から出力される出力信号の端子であって、その出力が可変分周器8に入力される端子であり、出力信号端子6Aは、周波数可変発振器1Aから発振周波数として出力される最終的な出力信号の端子であって、可変分周器8から出力される信号の端子である。
Hzまでの周波数帯の信号を出力信号端子6から出力することが可能である。
Hzまでの周波数帯の信号を出力信号端子6Aから出力することが可能である。
Hzから2A Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
Hzから2A Hzまでの周波数帯の信号を出力することが可能であるので、可変分周器18すなわち周波数可変シンセサイザ10は、A×(1/2i)
Hzから2A Hzまでの周波数帯の信号を出力信号端子16Aから出力することが可能である。
Hzから2A Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
図3は、本発明の第2の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図3に示す可変共振器20において、21はインダクタ、22,23,…,24は可変容量素子、25,…,26はスイッチ素子である。可変容量素子22,23,…,24は、合計m個(m:自然数)の可変容量素子を示し、スイッチ素子25,…,26は、合計(m−1)個のスイッチ素子を示している。
図8は、本発明の第3の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図8に示す可変共振器110において、111は可変容量素子、112,113,…,114はインダクタ、115,…,116はスイッチ素子である。インダクタ112,113,…,114は、合計n個(n:自然数)のインダクタを示し、スイッチ素子115,…,116は、合計(n−1)個のスイッチ素子を示している。
図13は、本発明の第4の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図13に示す可変共振器200において、201,202,…,203はインダクタ、204,205,…,206は可変容量素子、207,…,208,209,…,210はスイッチ素子である。インダクタ201,202,…,203は、合計n個(n:自然数)のインダクタを示し、スイッチ素子207,…,208は、合計(n−1)個のインダクタ側スイッチ素子を示している。また、可変容量素子204,205,…,206は、合計m個(m:自然数)の可変容量素子を示し、スイッチ素子209,…,210は、合計(m−1)個のキャパシタ側スイッチ素子を示している。
図18は、本発明の第5の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図18に示す可変共振器290において、291は可変容量素子、292,293,…,294はインダクタ、295,…,296はスイッチ素子である。インダクタ292,293,…,294は、合計n個(n:自然数)のインダクタを示し、スイッチ素子295,…,296は、合計(n−1)個のスイッチ素子を示している。
図22は、本発明の第6の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図22に示す可変共振器360において、361は可変容量素子、362,363,…,364はインダクタ、365,366,…,367はスイッチ素子である。インダクタ362,363,…,364は、合計n個(n:自然数)のインダクタを示し、スイッチ素子365,366,…,367は、合計(n−1)個のスイッチ素子を示している。
図26は、本発明の第7の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図26に示す可変共振器430において、431,432,…,433はインダクタ、434,435,…,436は可変容量素子、437,…,438,439,…,440はスイッチ素子である。インダクタ431,432,…,433は、合計n個(n:自然数)のインダクタを示し、スイッチ素子437,…,438は、合計(n−1)個のインダクタ側スイッチ素子を示している。また、可変容量素子434,435,…,436は、合計m個(m:自然数)のキャパシタを示し、スイッチ素子439,…,440は、合計(m−1)個のキャパシタ側スイッチ素子を示している。
図30は、本発明の第8の実施形態の周波数可変発振器を構成する可変共振器の構成の一例を示す回路図である。図30に示す可変共振器500において、501,502,…,503はインダクタ、504,505,…,506は可変容量素子、507,508,…,509,510,…,511はスイッチ素子である。インダクタ501,502,…,503は、合計n個(n:自然数)のインダクタを示し、スイッチ素子507,508,…,509は、合計(n−1)個のインダクタ側スイッチ素子を示している。また、可変容量素子504,505,…,506は、合計m個(m:自然数)のインダクタを示し、スイッチ素子510,…,511は、合計(m−1)個のキャパシタ側スイッチ素子を示している。
図3ないし図33の各図面は、図1,図2の周波数可変発振器1,11の構成例を示す回路図であり、第9の実施形態として、さらに、その構成素子について説明する。図3ないし図33の各図面に示すインダクタとしては、配線金属層の膜厚を厚くし、導体の損失を低減し、Q値を高めたインダクタ、もしくは、基板の裏面を研磨し、基板の影響を低減し、Q値を高めたインダクタ、もしくは、配線層を基板から浮かし、基板の影響を無くし、Q値を高めたインダクタのいずれかを使用している。かくのごとくQ値を高めたインダクタを使用することにより、発振振幅を確保しながら、電流値を減少させることにより、低位相雑音化を図ることが可能であり、広帯域に亘って、低い位相雑音の周波数可変発振器を実現することが出来る。
図3ないし図33の各図面は、図1,図2の周波数可変発振器1,11の構成例を示す回路図であり、第10の実施形態として、さらに、その構成素子について説明する。図3ないし図33の各図面に示すスイッチ素子としては、オフ時のアイソレーションが高く、オン時の通過損失が低いMEMS(Micro−Electro−Mechanical Systems)スイッチ、あるいは、機械的切替え形スイッチ、あるいは、FET(Field Effect Transistor)スイッチ、あるいは、ダイオードスイッチのいずれかを使用することにより、スイッチング特性の向上を図ることが出来る。
図34は、本発明の第11の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図34に示す例においては、図1,図2に示す周波数切替え制御信号入力端子4,14からの周波数切替え制御信号により、周波数可変発振器1,11の周波数帯域を帯域1から帯域6まで連続的に切替えた場合を例示している。可変共振器2,12を構成する1ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、周波数切替え制御信号によって周波数切替えを行うことにより、切替えたn番目(図34では、n=6)の発振周波数帯の比帯域をBnとしたとき、
図35は、本発明の第12の実施形態の周波数可変シンセサイザの周波数可変帯域を模式的に示す模式図である。図35に示す例においては、図1,図2に示す周波数切替え制御信号入力端子4,14からの周波数切替え制御信号により、周波数可変発振器1,11の周波数帯域を帯域1から帯域4までのいずれかに切替えた場合を例示している。可変共振器2,12を構成する1ないし複数のインダクタ、キャパシタ、スイッチ素子を用いて、図35のように、周波数切替え制御信号によって周波数切替えを行うことにより、少なくともA
Hzから2A Hzまでの少なくとも1オクターブに亘る周波数帯において、外部から指定した所要周波数帯域で発振する周波数可変シンセサイザを実現することが出来る。
図36は、本発明の第13の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図36に示す周波数可変シンセサイザ580において、581は周波数可変発振器、582は可変共振器、583は能動素子部、584は周波数切替え制御信号入力端子、585はバイアス端子、586,586Aは出力信号端子、587は制御信号入力端子、588は可変分周器、588Aは分周比制御信号入力端子である。なお、周波数可変発振器581は、可変共振器582と能動素子部583とを含んで構成されている。また、出力信号端子586は、周波数可変発振器581から出力される出力信号の端子であって、その出力が可変分周器588に入力される端子であり、出力信号端子586Aは、周波数可変シンセサイザ580から発振周波数として出力される最終的な出力信号の端子であって、可変分周器588から出力される信号の端子である。
Hzまでの周波数帯の信号を出力信号端子586Aから出力することが可能である。
Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
Hzから2A Hzまでの周波数帯の信号を出力することが可能であるので、可変分周器598すなわち周波数可変シンセサイザ590は、A×(1/2)i Hzから2A
Hzまでの周波数帯の信号を出力信号端子596Aから出力することが可能である。
Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
Hzから2A Hzまでの周波数帯の信号を出力することが可能であるので、可変分周器608すなわち周波数可変シンセサイザ600は、A×(1/2)i Hzから2A
Hzまでの周波数帯の信号を出力信号端子606Aから出力することが可能である。
Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
図39は、本尭明の第14の実施形態の周波数可変シンセサイザの構成を示すブロック図である。図39に示す周波数可変シンセサイザ610において、611は周波数可変発振器、612は可変共振器、613は能動素子部、614は周波数切替え制御信号入力端子、615はバイアス端子、616,616Aは出力信号端子、617は制御信号入力端子、618は可変分周器、618Aは分周比制御信号入力端子、619はバイパス回路である。なお、周波数可変発振器611は、可変共振器612と能動素子部613とを含んで構成されている。また、出力信号端子616は、周波数可変発振器611から出力される出力信号の端子であって、その出力が可変分周器618またはバイパス回路619に入力される端子であり、出力信号端子616Aは、周波数可変シンセサイザ610から発振周波数として出力される最終的な出力信号の端子であって、可変分周器618またはバイパス回路619から出力される信号の端子である。
Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
Hzまでの周波数帯の信号を出力することが可能で、広帯域化を実現することが出来る。
前述した各実施形態において、可変分周器(例えば、図1の可変分周器8あるいは図36の可変分周器588)は、分周比制御信号入力端子(例えば、図1の分周比制御信号入力端子8Aあるいは図36の分周比制御信号入力端子588A)から入力される分周比制御信号によって周波数可変発振器からの出力信号(例えば、図1の出力信号端子6あるいは図36の出力信号端子586からの出力信号)を、分周比(1/2i)や(1/2)iに分周する例を示したが、これらに限るものではなく、例えば、分周比を(1/i)とする(i:自然数)ことも可能である。これにより、周波数可変発振器からの出力信号(例えば、図1の出力信号端子6あるいは図36の出力信号端子586からの出力信号)を、(奇数分の1)例えば(1/3)なども含めて任意の分周比の周波数に分周することも可能である。
以上に述べた各実施形態は、すべて本発明の実施形態を限定的に示すものではなく、例示的に示すものであって、本発明は、他の種々の変形態様および変更態様で実施することができる。従って、本発明の範囲は、特許請求の範囲およびその均等範囲によってのみ規定されるものである。
1,11,581,591、601,611,621…周波数可変発振器、
2,12,582,592、602,612,622…可変共振器、
3,13、583,593,603,613,623…能動素子部、
4,14、584,594,604,614,624…周波数切替え制御信号端子、
5,15、585,595,605,615,625…バイアス端子、
6,6A,16,16A、586,586A,596,596A、606,606A、616,616A、626,626A…出力信号端子、
7,17、587,597,607,617,627…制御信号入力端子、
8,18、588,598,608,618,628…可変分周器、
8A,18A,588A,598A,608A,618A,628A…分周比制御信号入力端子、
19、599,609,629…PLL回路、
20,110,200,290,360,430,500…可変共振器、
21,112,113,114,201,202,203,292,293,294,362,363,364,431,432,433,501,502,503…インダクタ、
22,23,24,111,204,205,206,291,361,434,435,436,504,505,506…可変容量素子、
25,26,115,116,207,208,209,210,295,296,365,366,367,437,438,439,440,507,508,509,510,511…スイッチ素子、
30,50,70,90,120,140,160,180,210A,230,250,270,300,320,340,370,390,410,440A,460,480,520,540,560…差動LC発振器、
31,32,51,52,71,72,91,92,121,122,141,142,161,162,181,182,211,212,231,232,251,252,271,272,301,302,321,322,341,342,371,372,391,392,411,412,441,442,461,462,481,482,521,522,541,542,561,562…出力信号端子、
33,53,73,93,123,143,163,183,213,233,253,273,303,323、343,373,393,413,443,463,483,523,543,563…バイアス端子、
34,54,74,94,124,144,164,184,214,234,254,274,304,324,344,374,394,414,444,464,484,524,544,564…チューニング端子、
35,36,125,126,215,216,305,306,375,376,445,446,525,526…トランジスタ、
37,57,77,97,98,127,147,167,187,188,217,237,257,277,278,307,327,347,377,397,417,447,467,487,527,547,567…電流源、
38,39,58,59,78,79,99,128〜131,148〜151,168〜171,189,190,218〜221,238〜241,258〜261,279,280,308〜311,328〜331,348〜351,378〜381,398〜401,418〜421,448〜451,468〜471,488〜491,528〜531,548〜551,568〜571…インダクタ、
40〜43,60〜63,80〜83,100〜103,132,133,152,153,172,173,191,192,222〜225,242〜245,262〜265,281〜284,312,313,332,333,352,353,382,383,402,403,422,423,452〜455,472〜475,492〜495,532〜535,552〜555,572〜575…可変容量素子、
44,45,64,65,84,85,104,105,134,135,154,155,174,175,193,226〜229,246〜249,266〜269,285〜287,314,315,334,335,354,355,384,385,404,405,424,425,456〜459,476〜479,496〜499,536〜539,556〜559,576〜579…スイッチ素子、
55,56,75,76,95,96,145,146,165,166,185,186,235,236,255,256,275,276,325,326,345,346,395,396,415,416,465,466,485,486,545,546,565,566…(MOS)FET、
619,630…バイパス回路、
631…電圧制御発振器、
632・・・1/3分周器、
633,634…逓倍器、
635…周波数切替え制御信号入力端子。
Claims (30)
- それぞれ1ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部と、前記可変共振器の共振周波数を可変に分周して発振周波数として出力する可変分周器とを少なくとも含んで構成される周波数可変シンセサイザであって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定し、前記可変分周器が、外部から入力される分周比制御信号に従って分周比を決定することを特徴とする周波数可変シンセサイザ。
- 前記可変分周器は、分周比を(1/i)とし(i:自然数)、前記可変共振器から入力される信号の(1/i)の周波数の信号を出力することを特徴とする請求項1に記載の周波数可変シンセサイザ。
- 前記可変分周器は、分周比を(1/2i)とし(i:自然数)、前記可変共振器から入力される信号の(1/2i)の周波数の信号を出力することを特徴とする請求項1に記載の周波数可変シンセサイザ。
- 前記可変分周器は、分周比を(1/2)iとし(i:自然数)、前記可変共振器から入力される信号の(1/2)iの周波数の信号を出力することを特徴とする請求項1に記載の周波数可変シンセサイザ。
- 前記可変分周器として、分周比が(1/i)、(1/2j)、(1/2)kの可変分周器(i,j,k:自然数)のうち、任意の組み合わせの可変分周器を縦列に多段接続して構成していることを特徴とする請求項2ないし4のいずれかに記載の周波数可変シンセサイザ。
- 前記可変分周器として、さらに(1/2)分周器を最後段の分周器として縦列に接続して構成していることを特徴とする請求項2ないし5のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、1個のインダクタとm個(m:2以上の整数)のキャパシタと(m−1)個のスイッチ素子とからなり、m個の前記キャパシタそれぞれの一端を、1個の前記インダクタの一端に接続し、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記スイッチ素子それぞれの他端を、1個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、(m−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタそれぞれの一端を、1個の前記キャパシタの一端に接続し、n個の前記インダクタのうち、いずれか1個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(n−1)個の前記インダクタそれぞれの他端を、(n−1)個の前記スイッチ素子それぞれの一端に1個ずつ接続し、(n−1)個の前記スイッチ素子それぞれの他端を、1個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの一端とm個の前記キャパシタの一端とをすべて接続し、n個の前記インダクタのうち、いずれか1個の特定のインダクタの他端を、m個の前記キャパシタのうちのいずれか1個の特定のキャパシタの他端に接続し、かつ、残りの(n−1)個の前記インダクタそれぞれの他端を、(n−1)個の前記インダクタ側スイッチ素子それぞれの一端に1個ずつ接続し、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(n−1)個の前記インダクタ側スイッチ素子および(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、1個の前記特定のインダクタおよび1個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、1個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、n個の前記インダクタのうち、(n−1)個のインダクタそれぞれと(n−1)個の前記スイッチ素子それぞれとを1個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、1個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、(n−1)個の前記スイッチ素子それぞれの一端を、1個の前記キャパシタの一端に接続し、(n−1)個の前記スイッチ素子それぞれの他端を、n個の前記インダクタを順次直列に接続しているインダクタ同士の(n−1)個の接続点それぞれに1個ずつ接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、m個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端に接続し、かつ、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、n個の前記インダクタのうち、(n−1)個のインダクタそれぞれと(n−1)個の前記インダクタ側スイッチ素子それぞれとを1個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、m個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端に接続し、かつ、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、(n−1)個の前記インダクタ側スイッチ素子それぞれの一端を、m個の前記キャパシタすべての一端に接続し、(n−1)個の前記インダクタ側スイッチ素子それぞれの他端を、n個の前記インダクタを順次直列に接続しているインダクタ同士の(n−1)個の接続点それぞれに1個ずつ接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項1ないし6のいずれかに記載の周波数可変シンセサイザ。
- 前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項1ないし13のいずれかに記載の周波数可変シンセサイザ。
- 前記スイッチ素子として、MEMSスイッチもしくは機械的切替え形スイッチもしくはFETスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項1ないし14のいずれかに記載の周波数可変シンセサイザ。
- 前記能動素子部が、トランジスタもしくはFETを使用して構成されていることを特徴とする請求項1ないし15のいずれかに記載の周波数可変シンセサイザ。
- 前記周波数切替え制御信号により、少なくともA Hz(A:任意の周波数)から2A Hzまでの少なくとも1オクターブに亘る周波数帯において、発振周波数を切替えることにより、外部から指定した所要周波数帯域の信号を出力する1ないし複数の前記インダクタ、前記キャパシタ、前記スイッチ素子を備えていることを特徴とする請求項1ないし16のいずれかに記載の周波数可変シンセサイザ。
- 前記可変共振器から出力される共振周波数をそのまま発振周波数として出力するように、前記可変分周器をバイパスするバイパス回路をさらに備えていることを特徴とする請求項1ないし18のいずれかに記載の周波数可変シンセサイザ。
- それぞれ1ないし複数個のインダクタとキャパシタとスイッチ素子とからなり、前記スイッチ素子を切替えることにより可変の共振周波数で発振する可変共振器と、該可変共振器の負性抵抗を発生する能動素子部とを少なくとも含んで構成される周波数可変発振器であって、前記可変共振器が、外部から入力される周波数切替え制御信号に従って前記スイッチ素子を切替えることにより共振周波数を決定することを特徴とする周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、1個のインダクタとm個(m:2以上の整数)のキャパシタと(m−1)個のスイッチ素子とからなり、m個の前記キャパシタそれぞれの一端を、1個の前記インダクタの一端に接続し、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端を、前記インダクタの他端に接続し、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記スイッチ素子それぞれの他端を、1個の前記インダクタの他端に接続して構成され、前記周波数切替え制御信号により、(m−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタそれぞれの一端を、1個の前記キャパシタの一端に接続し、n個の前記インダクタのうち、いずれか1個のインダクタの他端を、前記キャパシタの他端に接続し、残りの(n−1)個の前記インダクタそれぞれの他端を、(n−1)個の前記スイッチ素子それぞれの一端に1個ずつ接続し、(n−1)個の前記スイッチ素子それぞれの他端を、1個の前記キャパシタの他端に接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの一端とm個の前記キャパシタの一端とをすべて接続し、n個の前記インダクタのうち、いずれか1個の特定のインダクタの他端を、m個の前記キャパシタのうちのいずれか1個の特定のキャパシタの他端に接続し、かつ、残りの(n−1)個の前記インダクタそれぞれの他端を、(n−1)個の前記インダクタ側スイッチ素子それぞれの一端に1個ずつ接続し、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(n−1)個の前記インダクタ側スイッチ素子および(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、1個の前記特定のインダクタおよび1個の前記特定のキャパシタの他端に接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、1個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、n個の前記インダクタのうち、(n−1)個のインダクタそれぞれと(n−1)個の前記スイッチ素子それぞれとを1個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個のインダクタ(n:2以上の整数)と1個のキャパシタと(n−1)個のスイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端と最後尾のインダクタの他端とを、1個の前記キャパシタの一端と他端とにそれぞれ接続し、かつ、(n−1)個の前記スイッチ素子それぞれの一端を、1個の前記キャパシタの一端に接続し、(n−1)個の前記スイッチ素子それぞれの他端を、n個の前記インダクタを順次直列に接続しているインダクタ同士の(n−1)個の接続点それぞれに1個ずつ接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、m個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端に接続し、かつ、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、n個の前記インダクタのうち、(n−1)個のインダクタそれぞれと(n−1)個の前記インダクタ側スイッチ素子それぞれとを1個ずつ一端と他端とを互いに接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記可変共振器として、1ないし複数の前記インダクタと前記キャパシタと前記スイッチ素子が、n個(n:2以上の整数)のインダクタとm個(m:2以上の整数)のキャパシタと(n−1)個のインダクタ側スイッチ素子と(m−1)個のキャパシタ側スイッチ素子とからなり、n個の前記インダクタの他端を、最後尾のインダクタの他端を除いて、直列接続となるように、順次、次のインダクタの一端に接続し、先頭のインダクタの一端を、m個の前記キャパシタすべての一端に接続し、前記最後尾のインダクタの他端を、m個の前記キャパシタのうち、いずれか1個のキャパシタの他端に接続し、かつ、残りの(m−1)個の前記キャパシタそれぞれの他端を、(m−1)個の前記キャパシタ側スイッチ素子それぞれの一端に1個ずつ接続し、(m−1)個の前記キャパシタ側スイッチ素子それぞれの他端を、前記最後尾のインダクタの他端に接続して、かつ、(n−1)個の前記インダクタ側スイッチ素子それぞれの一端を、m個の前記キャパシタすべての一端に接続し、(n−1)個の前記インダクタ側スイッチ素子それぞれの他端を、n個の前記インダクタを順次直列に接続しているインダクタ同士の(n−1)個の接続点それぞれに1個ずつ接続して構成され、前記周波数切替え制御信号により、(n−1)個の前記インダクタ側スイッチ素子および/または(m−1)個の前記キャパシタ側スイッチ素子のいずれか1ないし複数を切替えることにより、発振する共振周波数を切替えることを特徴とする請求項20に記載の周波数可変発振器。
- 前記インダクタとして、配線金属層の膜厚が厚い構成もしくは基板の裏面を研磨した構成もしくは配線層を基板から浮かした構成のいずれかの構成からなるインダクタを使用することを特徴とする請求項20ないし27のいずれかに記載の周波数可変発振器。
- 前記スイッチ素子として、MEMSスイッチもしくは機械的切替え形スイッチもしくはFETスイッチもしくはダイオードスイッチのいずれかを使用することを特徴とする請求項20ないし28のいずれかに記載の周波数可変発振器。
- 前記能動素子部が、トランジスタもしくはFETを使用して構成されていることを特徴とする請求項20ないし29のいずれかに記載の周波数可変発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059585A JP2007243314A (ja) | 2006-03-06 | 2006-03-06 | 周波数可変シンセサイザおよび周波数可変発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059585A JP2007243314A (ja) | 2006-03-06 | 2006-03-06 | 周波数可変シンセサイザおよび周波数可変発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243314A true JP2007243314A (ja) | 2007-09-20 |
Family
ID=38588440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006059585A Pending JP2007243314A (ja) | 2006-03-06 | 2006-03-06 | 周波数可変シンセサイザおよび周波数可変発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243314A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010864A (ja) * | 2008-06-25 | 2010-01-14 | Nec Corp | 電圧制御発振器 |
JP2014112885A (ja) * | 2014-01-07 | 2014-06-19 | Renesas Electronics Corp | 発振回路及び半導体装置 |
CN104283555A (zh) * | 2013-07-02 | 2015-01-14 | 拉碧斯半导体株式会社 | 振荡器及锁相环 |
JP2017521904A (ja) * | 2014-05-28 | 2017-08-03 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 再構成可能な周波数ディバイダ |
JP2020088745A (ja) * | 2018-11-29 | 2020-06-04 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
-
2006
- 2006-03-06 JP JP2006059585A patent/JP2007243314A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010864A (ja) * | 2008-06-25 | 2010-01-14 | Nec Corp | 電圧制御発振器 |
CN104283555A (zh) * | 2013-07-02 | 2015-01-14 | 拉碧斯半导体株式会社 | 振荡器及锁相环 |
JP2015012571A (ja) * | 2013-07-02 | 2015-01-19 | ラピスセミコンダクタ株式会社 | 発振器及び位相同期回路 |
JP2014112885A (ja) * | 2014-01-07 | 2014-06-19 | Renesas Electronics Corp | 発振回路及び半導体装置 |
JP2017521904A (ja) * | 2014-05-28 | 2017-08-03 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 再構成可能な周波数ディバイダ |
JP2020088745A (ja) * | 2018-11-29 | 2020-06-04 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
JP7260289B2 (ja) | 2018-11-29 | 2023-04-18 | エイブリック株式会社 | 弛張型発振器、および弛張型発振器を備えた電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1220440B1 (en) | Apparatus and method for reducing phase noise in oscillator circuits | |
EP3158640B1 (en) | A radio frequency oscillator | |
US9130505B2 (en) | Multi-frequency reconfigurable voltage controlled oscillator (VCO) and method of providing same | |
JP2007243314A (ja) | 周波数可変シンセサイザおよび周波数可変発振器 | |
EP2838201A1 (en) | Circuits for generating sweep frequency signal | |
US9899991B2 (en) | Circuits and methods of synchronizing differential ring-type oscillators | |
US20080012662A1 (en) | Method and apparatus for a communications filter | |
US20070149159A1 (en) | Filter circuit and radio communication system comprising filter | |
JP4793595B2 (ja) | 周波数シンセサイザ | |
KR20190002634A (ko) | 전압 파형 형성 오실레이터 | |
US6756863B2 (en) | High-frequency oscillator of frequency switching type and high-frequency oscillation method | |
JP6112307B2 (ja) | バンドパスフィルタ | |
KR19990080891A (ko) | 다중 대역을 갖는 위상 잠금 주파수 합성 장치 | |
KR100422505B1 (ko) | 차동 형태를 이용한 lc 공진 전압 제어 푸쉬-푸쉬 발진기 | |
KR100350400B1 (ko) | 동조제어방식 | |
JP3804209B2 (ja) | 位相同期発振器 | |
JPH0575378A (ja) | 弾性表面波フイルタ及び該フイルタを備えた電圧制御発振器 | |
JP3479279B2 (ja) | 周波数発生回路 | |
JP3957311B2 (ja) | Fm送信機 | |
KR100901400B1 (ko) | Pll 주파수 신시사이저 | |
JP3435837B2 (ja) | 発振器及びそれを用いた周波数シンセサイザ | |
JP3957312B2 (ja) | Fm送信機 | |
JP3957314B2 (ja) | Fm送信機 | |
WO2018138829A1 (ja) | 高周波分波器及びこれを用いた高周波回路 | |
JP2002290235A (ja) | 周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100126 |