JP2007214191A - Radiation detector and radiographic examination equipment - Google Patents

Radiation detector and radiographic examination equipment Download PDF

Info

Publication number
JP2007214191A
JP2007214191A JP2006029832A JP2006029832A JP2007214191A JP 2007214191 A JP2007214191 A JP 2007214191A JP 2006029832 A JP2006029832 A JP 2006029832A JP 2006029832 A JP2006029832 A JP 2006029832A JP 2007214191 A JP2007214191 A JP 2007214191A
Authority
JP
Japan
Prior art keywords
semiconductor
wiring board
semiconductor crystal
radiation detector
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006029832A
Other languages
Japanese (ja)
Inventor
Daizo Amano
大三 天野
Original Assignee
Sumitomo Heavy Ind Ltd
住友重機械工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Ind Ltd, 住友重機械工業株式会社 filed Critical Sumitomo Heavy Ind Ltd
Priority to JP2006029832A priority Critical patent/JP2007214191A/en
Publication of JP2007214191A publication Critical patent/JP2007214191A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a radiation detector capable of controlling deterioration of the detection characteristics of a semiconductor crystal object, even in the case of a wiring board having a thermal expansion coefficient different substantially from that of the semiconductor crystal object, and to provide radiographic examination equipment using the detector.
SOLUTION: In the radiation detector, a semiconductor detector 20 comprises: a wiring board 21 having a thermal expansion coefficient of 8.0×10-6 [1/°C] or more, for example, a board consisting of a glass epoxy board or a flexible printed wiring board; and a semiconductor detection element 22 and the like arranged on the wiring board 21. The semiconductor detection element 22 is extended to an almost plated-shape semiconductor crystal object 23 and to the whole Y-axis direction of the semiconductor crystal object 23 in its undersurface. Eight element electrodes 241-248 consisting of Au, for example, by a predetermined width are arranged in the direction of the X-axis. The element electrodes 241-248 and pad electrodes 261-268 arranged in the wiring board 21 are secured by bumps 28 composed of conductive adhesives of shearing modulus smaller than Young's modulus of the semiconductor crystal object 23.
COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、放射線検出器および放射線検査装置に関し、特に、被検体内にある放射性同位元素から放出されたガンマ線を検出する放射線検出器および放射線検査装置に関する。 The present invention relates to a radiation detector and radiographic inspection apparatus, particularly relates to a radiation detector and a radiation inspection apparatus for detecting gamma rays emitted from the radioisotope within the object.

近年、生体(被検体)の内部の情報を得るために断層撮影装置が広く用いられるようになってきた。 Recently, biological has come to tomograph are widely used to obtain internal information (the subject). 断層撮影装置としては、X線コンピュータ断層撮影(X線CT)装置、磁気共鳴映像装置、SPECT(single photon emission CT)装置、ポジトロン断層撮影(PET)装置が挙げられる。 The tomograph, X-rays computed tomography (X-ray CT) apparatus, a magnetic resonance imaging apparatus, SPECT (single photon emission CT) apparatus, and a positron emission tomography (PET) device. X線CT装置は、生体のある断面に多方向から幅の狭いX線ビームを曝射し、透過したX線を検出してその断面内でのX線の吸収の度合いの空間分布をコンピュータで計算し画像化している。 X-ray CT apparatus, exposure narrow X-ray beam from multiple directions to a cross section of biological width, detects a transmitted X-ray spatial distribution of the degree of absorption of X-rays in its cross-section in the computer It is calculated and imaged. このようにして、生体内部の形態的な異常、例えば出血巣を把握できる。 In this way, the living body morphological abnormalities can grasp, for example, bleeding nest.

また、PET装置は被検体内の機能情報の精密情報が得られるため、近年、盛んに開発が進められている。 Further, the PET apparatus for precision information of the function information in the subject can be obtained, in recent years, actively has been developed. PET装置を用いた診断方法は、まず、ポジトロン核種で標識された検査用薬剤を、注射や吸入等により被検体の内部に導入する。 Diagnostic method using the PET apparatus, first, a medicine for inspection which is labeled with a positron nuclide is introduced into the subject by injection or inhalation and the like. 被検体内に導入された検査用薬剤は、検査用薬剤に応じた機能を有する特定の部位に蓄積される。 Medicine for inspection introduced in the subject is stored in a specific portion having a function corresponding to the test agent. 例えば、糖類の検査用薬剤を用いた場合、ガン細胞等の新陳代謝の盛んな部位に選択的に蓄積される。 For example, when using the medicine for inspection of saccharide, selectively accumulates in thriving site of metabolism of cancer cells. このとき、検査用薬剤のポジトロン核種から陽電子が放出され、放出された陽電子と周囲の電子とが結合して消滅する際に2つのガンマ線(いわゆる消滅ガンマ線)が互いに約180度の方向に放出される。 At this time, positrons are emitted from the positron nuclide of the test drug, two gamma rays in the emitted positron and the surrounding electrons disappear bound (so-called annihilation gamma rays) are emitted in the direction of approximately 180 degrees from each other that. そこで、この2つのガンマ線を被検体の周りに配置した放射線検出器により同時検出し、コンピュータ等で画像を再生成することにより被検体における放射性同位元素の分布画像データを取得する。 Therefore, the two gamma rays are simultaneously detected by a radiation detector which is placed around the object, obtains the distribution image data of the radioisotope in the subject by re-generating an image by a computer or the like. このようにPET装置では被検体の体内の機能情報が得られるため、様々な難病の病理解明が可能である。 Since the function information in the body of the subject can be obtained in this manner PET device are possible pathological elucidation of various intractable diseases.

PET装置では、ガンマ線を検出するために半導体検出素子を用いることが提案されている(例えば、特許文献1参照。)。 In PET equipment, the use of semiconductor detection elements for detecting the gamma ray has been proposed (e.g., see Patent Document 1.). 図1に示すように、半導体結晶素子100は、CdTe等の半導体結晶体104に電極103,105を設けた構造を有する。 1, the semiconductor crystal device 100 has a a provided structure electrodes 103 and 105 to the semiconductor crystal body 104 such as CdTe. 半導体検出素子100は半導体結晶体104に入射したガンマ線が電子正孔対を生成する性質を利用してガンマ線を電気信号として検出する。 Semiconductor detection device 100 by utilizing the nature of gamma rays incident on the semiconductor crystal 104 generates electron-hole pairs to detect gamma rays as an electric signal. 半導体検出素子100は構造が単純なため小型化が容易であり、小型化によりガンマ線の入射位置を高精度に検出できる。 Semiconductor detection device 100 is easily reduced in size since the structure is simple and can detect the incident position of gamma rays with high accuracy by miniaturization. その結果、ガンマ線の発生源である被検体のポジトロン核種の位置を高精度に取得でき、PET装置の空間分解能を向上できる。 Consequently, to get the position of the positron nuclide of the object which is a source of gamma rays with high accuracy, it is possible to improve the spatial resolution of the PET device.
特開平4−196180号公報 JP-4-196180 discloses

ところで、半導体結晶体、特にCdTe結晶体は脆いため壊れ易く、外部からの応力の印加により結晶中に欠陥が生じ易い。 Incidentally, the semiconductor crystal body, in particular CdTe crystals are fragile because fragile, defects easily occur in the crystal by the application of external stress. CdTe結晶体に欠陥が生じると、CdTe結晶体中でガンマ線の入射により生成された電子および正孔が電極に到達し難くなり、ガンマ線の検出特性が劣化する。 When defects in CdTe crystals occurs, the electrons and holes generated by the incident gamma rays in CdTe crystal in it becomes difficult to reach the electrode, detection characteristics of gamma rays deteriorates.

特に、CdTe結晶体を配線基板に接合する際あるいは接合した後にCdTe結晶体に応力が印加され易い。 In particular, likely stress is applied to the CdTe crystal after or joined when joining the CdTe crystal to the wiring board. 特に、加熱によりCdTe結晶体と配線基板とを接合した後に冷却によって、配線基板とCdTe結晶体との熱膨張係数の差異により、CdTe結晶体に応力が印加される。 In particular, the cooling after bonding the CdTe crystal and the wiring substrate by heating, the difference in thermal expansion coefficient between the wiring board and the CdTe crystal, stress is applied to the CdTe crystal. CdTe結晶体の熱膨張係数(線膨張係数)は、4.9×10 -6 [1/℃]である。 Thermal expansion coefficient of the CdTe crystal (linear expansion coefficient) is 4.9 × 10 -6 [1 / ℃ ]. 配線基板にアルミナ基板(熱膨張係数6.9×10 -6 [1/℃])やガラス基板(7.7×10 -6 [1/℃])を用いた場合は、CdTe結晶体との熱膨張係数差が少なく、検出特性の劣化はほとんど生じない。 If the wiring board using alumina substrate (the thermal expansion coefficient of 6.9 × 10 -6 [1 / ℃ ]) or a glass substrate (7.7 × 10 -6 [1 / ℃]) is between CdTe crystals difference of thermal expansion coefficient is small, deterioration of the detection characteristic hardly occurs.

しかし、配線基板にガラスエポキシ基板(熱膨張係数30×10 -6 [1/℃])を用いた場合は、CdTe結晶体との熱膨張係数差が大きく検出特性が劣化する。 However, if the wiring board using glass epoxy substrate (thermal expansion coefficient of 30 × 10 -6 [1 / ℃ ]) is a difference in thermal expansion coefficient between the CdTe crystal is large detection characteristics deteriorate. 図1に示すように、ガラスエポキシ基板101とCdTe結晶体104を導電性接着剤102により接合した場合、冷却時にガラスエポキシ基板101が収縮すると、その圧縮応力が導電性接着剤102を介してCdTe結晶体104に印加される。 As shown in FIG. 1, when bonding the glass epoxy substrate 101 and the CdTe crystal 104 with a conductive adhesive 102, the glass epoxy substrate 101 contracts on cooling, the compressive stress via a conductive adhesive 102 CdTe It applied to the crystal 104. 導電性接着剤102は、ガラスエポキシ基板101とCdTe結晶体104との接合面全体に設けられているので、ガラスエポキシ基板101の収縮をそのままCdTe結晶体104に伝え、CdTe結晶体104全体に圧縮応力が印加されてしまう。 Conductive adhesive 102, since provided on the entire bonding surface of the glass epoxy board 101 and the CdTe-crystal body 104, conveyed the shrinkage of the glass epoxy board 101 in CdTe-crystal body 104 as it is compressed throughout CdTe crystalline 104 stress from being applied. その結果、CdTe結晶体104の検出特性の劣化が生じ実用に耐えなくなるという問題を生じる。 As a result, there arises a problem of deterioration of the detection characteristic of the CdTe crystal 104 is not suitable for practical use occurs.

そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、半導体結晶体と熱膨張係数差が大きな配線基板でも半導体結晶体の検出特性の劣化を抑制可能な放射線検出器、およびこれを用いた放射線検査装置を提供することである。 The present invention has been made in view of the above problems, an object of the present invention, the semiconductor crystals and the thermal expansion coefficient difference radiation detector capable of suppressing deterioration of the detection characteristic of the semiconductor crystal in a large circuit board , and to provide a radiographic inspection apparatus using the same.

本発明の一観点によれば、配線基板と、該配線基板上に放射線の入射により電子正孔対を生成する半導体検出素子を備える放射線検出器であって、前記半導体検出素子は、略板状の半導体結晶体と、該半導体結晶体の厚さ方向に直交し、配線基板側の第1の主面に、略等間隔で互いに離隔して配列された複数の素子電極からなる第1の電極部と、その反対側の第2の主面に、該第2の主面を略覆う金属膜からなる第2の電極部とを有し、前記配線基板は、その表面に前記第1の電極部の素子電極に対応するパッド電極が設けられると共に、その熱膨張係数が8.0×10 -6 [1/℃]以上であり、前記半導体検出素子は、前記素子電極の各々とパッド電極の各々とが、半導体結晶体のヤング率よりも小さいずれ弾性を有する導電性接着剤から According to one aspect of the present invention, a wiring substrate, a radiation detector comprising a semiconductor detecting element that generates electron-hole pairs upon incidence of radiation to the wiring substrate, the semiconductor detection element is substantially plate-shaped the semiconductor crystal of, the perpendicular to the thickness direction of the semiconductor crystal body, to the first main surface of the wiring substrate side, a first electrode composed of a plurality of element electrodes arranged spaced apart from one another at approximately equal intervals and parts, the second major surface opposite thereto, and a second electrode portion formed of a substantially cover the metal film to the main surface of the second, the wiring substrate, the first electrode on the surface thereof with pad electrodes corresponding to the element electrode parts are provided, and the thermal expansion coefficient of 8.0 × 10 -6 [1 / ℃ ] above, wherein the semiconductor detecting element, each pad electrode of the device electrodes and each, a conductive adhesive having a small elastic shear than the Young's modulus of the semiconductor crystal body るバンプ状接着部により固着されてなり、該バンプ状接着部が素子電極とパッド電極とが互いに対向する領域の一部に配設されてなることを特徴とする放射線検出器が提供される。 That is secured by a bump like bonding portion becomes, the radiation detector in which the bump-like adhesive portion is characterized by comprising disposed in a part of the region where the device electrode and the pad electrode facing each other are provided.

本発明によれば、配線基板に従来よりも熱膨張係数が大きい基板を用いている。 According to the present invention uses a substrate is large thermal expansion coefficient than the conventional wiring board. 半導体検出素子と配線基板とを導電性接着剤からなるバンプ状接着部を用いている。 And using bumps like bonding portion comprising a semiconductor detecting element and the wiring board from the conductive adhesive. バンプ状接着部は、そのずれ弾性が固化後の状態で半導体結晶体のヤング率よりも小さい材料が用いられるので、配線基板と半導体結晶体との熱膨張係数差により生じる応力を吸収して半導体結晶体に印加される応力を抑制する。 Bumpy bonded joints, since the elastic shear is less material than the Young's modulus of the semiconductor crystal is used in a state after solidification, the semiconductor absorbs the stress caused by the difference in thermal expansion coefficient between the wiring board and the semiconductor crystal body It suppresses stress applied to the crystal. したがって、半導体結晶体と熱膨張係数差が大きな配線基板を用いても半導体結晶体の検出特性の劣化を抑制できる。 Accordingly, even the semiconductor crystal body and the thermal expansion coefficient difference with large wiring board is possible to suppress the deterioration of the detection characteristic of the semiconductor crystal. さらに、製造コストの安価な配線基板を使用できるので、アルミナ基板やガラス基板よりも製造コストの低減を図れる。 Furthermore, since an inexpensive wiring substrate manufacturing cost can be used, thereby reducing the manufacturing cost than the alumina substrate or a glass substrate.

なお、熱膨張係数は、対象物の長さをLとすると、温度変化ΔTにおける長さの変化ΔLを用いて(ΔL/L)/ΔT[1/℃]で表され、いわゆる線膨張係数である。 The thermal expansion coefficient, when the length of the object is L, is represented by using a change [Delta] L of the length in the temperature change ΔT (ΔL / L) / ΔT [1 / ℃], a so-called linear expansion coefficient is there. 本願明細書および特許請求の範囲において熱膨張係数は線膨張係数で示している。 Thermal expansion coefficient is shown in linear expansion coefficient in the present specification and claims.

また、前記半導体結晶体の第1の主面は、隣接する素子電極間に、配線基板の熱膨張に起因する応力を抑制するための溝部が形成されてなる構成としてもよい。 The first main surface of the semiconductor crystal body, between adjacent device electrodes may be the groove is formed configuration for suppressing stress due to thermal expansion of the wiring substrate. 半導体結晶体の第1の電極部側に、隣接する素子電極間に溝部を設けることで、配線基板と半導体結晶体との熱膨張係数差により生じる応力を溝部が形成された領域に集中させる。 The first electrode side of the semiconductor crystal, by providing a groove between adjacent device electrodes, a stress caused by the difference in thermal expansion coefficient between the wiring board and the semiconductor crystal body groove to concentrate to the formed regions. その結果、素子電極が接する半導体結晶体の領域への応力印加を回避でき、検出特性の劣化をいっそう抑制できる。 As a result, it is possible to avoid the application of stress to the region of the semiconductor crystal in contact with the element electrodes, further can suppress the deterioration of the detection characteristic.

本発明の他の観点によれば、放射性同位元素を含む被検体から発生する放射線を検出する上記いずれかの放射線検出器と、前記放射線検出器から取得した放射線の入射時刻および入射位置を含む検出情報に基づいて前記放射性同位元素の被検体内における分布情報を取得する情報処理手段と、を備える放射線検査装置が提供される。 According to another aspect of the present invention, detection includes the any one of the radiation detectors for detecting radiation generated from a subject including a radioisotope, a incidence time and the incident position of the radiation obtained from the radiation detector an information processing means for acquiring distribution information within the object of the radioisotope, the radiation inspection apparatus comprising a are provided on the basis of the information.

本発明によれば、放射線検出器に検出特性の劣化を抑制し、かつ安価な放射線検出器を備えることにより、性能を維持しつつ放射線検査装置の製造コストを低減を低減できる。 According to the present invention, to suppress the deterioration of the detection characteristic in the radiation detector, and by providing an inexpensive radiation detector, can be reduced to reduce the manufacturing cost of the radiological imaging apparatus while maintaining performance.

本発明によれば、半導体結晶体と熱膨張係数差が大きな配線基板でも半導体結晶体の検出特性の劣化を抑制可能な放射線検出器、およびこれを用いた放射線検査装置を提供できる。 The present invention can provide the semiconductor crystal body and the thermal expansion coefficient difference radiation detector capable of suppressing deterioration of the detection characteristic of the semiconductor crystal in a large wiring substrate, and a radiation inspection apparatus using the same.

以下図面を参照しつつ実施の形態を説明する。 The embodiments with reference to the drawings will be described.

(第1の実施の形態) (First Embodiment)
図2は、本発明の第1の実施の形態に係るPET装置の構成を示すブロック図である。 Figure 2 is a block diagram showing a configuration of a PET apparatus according to a first embodiment of the present invention. 図2を参照するに、PET装置10は、被検体Sの周囲に配置され、ガンマ線を検出する検出器11と、検出器11からの検出データを処理し、得られた被検体Sの体内のポジトロン核種RIの位置の画像データを再生成する情報処理部12と、画像データを表示等する表示部13と、被検体Sや検出器11の移動等の制御を行う制御部14と、情報処理部12や制御部14に指示を送る端末や画像データを出力するプリンタ等からなる入出力部15等から構成される。 Referring to FIG 2, PET device 10 is arranged around the subject S, a detector 11 for detecting gamma rays, and processes the detected data from the detector 11, resulting in the body of the subject S an information processing unit 12 to regenerate the image data of the position of the positron nuclide RI, a display unit 13 for such view the image data, a control unit 14 for controlling the movement of the subject S and the detector 11, the information processing part consisting 12 and the control unit 14 to the output unit 15 composed of a printer for outputting the terminal and image data send instructions like.

検出器11は半導体検出部20と検出回路16からなる。 Detector 11 comprises a semiconductor detector 20 and the detection circuit 16. 半導体検出部20は、ガンマ線γa,γbの入射面が被検体Sに面するように配置されている。 The semiconductor detector 20, gamma ray .gamma.a, incident surface of γb is arranged to face the subject S. なお、予め被検体Sにはポジトロン核種RIで標識化された検査用薬剤が導入されている。 Incidentally, the test agent labeled with a positron nuclide RI is introduced in advance subject S.

ポジトロン核種RIからの陽電子の消滅の際に、同時に発生する2つのガンマ線γ a 、γ bを検出する。 During positron annihilation from positron nuclide RI, 2 one gamma ray gamma a generated simultaneously detect gamma b. 2つのガンマ線γ a 、γ bは、互いに略180度をなして放出されるので、被検体Sを挟んで対向する検出器11の半導体検出部20に入射する。 Two gamma ray gamma a, gamma b Since emitted a substantially 180 ° from each other, is incident on the semiconductor detection unit 20 of the detector 11 which face each other across the subject S. ガンマ線γ a 、γ bが入射した2つの半導体検出部20の各々は、ガンマ線γ a 、γ bの入射により生じる電気信号(検出信号)を検出回路16に送出する。 Each of the two semiconductor detector 20 the gamma ray gamma a, is gamma b the incident gamma gamma a, and sends an electric signal (detection signal) the detection circuit 16 caused by the incidence of the gamma b.

検出回路16は、検出信号から、ガンマ線γ a 、γ bが検出素子に入射した時刻(入射時刻)と入射位置を決定し、これらの情報(検出データ)を情報処理部12に送出する。 Detection circuit 16 from the detection signal, gamma gamma a, gamma b determines the incidence position and the time that has entered the detector element (incidence time), and sends the information (detection data) to the information processing unit 12. 検出回路16は、例えば、アナログ信号である検出信号から入射時刻を算出するためのアナログASICと、入射時刻および入射位置をデジタルデータとして情報処理部に送出するデジタルASIC等から構成される。 Detection circuit 16 includes, for example, a digital ASIC or the like to be sent to the information processing unit and an analog ASIC for calculating the incidence time from the detection signal which is an analog signal, the incidence time and incident position as digital data.

情報処理部12では、検出データに基づいてコインシデンス検出および画像再生成アルゴリズムによる画像データの再生成を行う。 In the information processing unit 12 regenerates the image data by the coincidence detection and image reconstruction algorithms based on the detected data. コインシデンス検出は、入射時刻が略一致する2つ以上の検出データがある場合、それらの検出データを有効と判定し、コインシデンス情報とする。 Coincidence detection, when the incident time there are more than two detection data substantially coincides determines their detection data valid, and coincidence information. また、コインシデンス検出は、ガンマ線入射時刻が一致しない検出データを無効と判定し破棄する。 Further, coincidence detection is determined discarded as invalid detection data gamma ray incidence time do not match. そして、コインシデンス情報と、コインシデンス情報に含まれる検出素子番号等と、これに対応する検出素子の位置情報等から所定の画像再生成アルゴリズム(例えば、期待値最大化(Expectation Maximization)法)に基づいて画像データを再生成する。 Then, the coincidence information, a detection element number or the like included in the coincidence information, a predetermined image reconstruction algorithm from the position information of the detection element corresponding thereto (e.g., expectation maximization (Expectation Maximization) method) based on to regenerate the image data. 表示部13は、入出力部15の要求に応じて再生成された画像データを表示する。 The display unit 13 displays the image data regenerated in response to a request input section 15.

以上の構成および動作により、PET装置10は、被検体Sの体内に選択的に位置するポジトロン核種RIからのガンマ線を検出し、ポジトロン核種RIの分布状態の画像データを再生成する。 With the above configuration and operation, PET apparatus 10 detects gamma rays from the positron nuclide RI selectively positioned in the body of the subject S, to regenerate the image data of the distribution of the positron nuclide RI.

検出器11 1 〜11 8は、被検体Sの周囲に360度に亘って配置される。 Detector 11 1 to 11 8 are arranged over 360 degrees around the subject S. 各々の検出器11 1 〜11 8には、被検体S側に半導体検出部20が設けられている。 Each of the detectors 11 1 to 11 8, the semiconductor detection unit 20 is provided to the subject S side. ここで、被検体Sの体軸方向をZ軸方向(Zおよび−Z方向)とする。 Here, the body axis direction of the subject S Z-axis direction (Z and -Z directions). 検出器11は、被検体Sに対して相対的にZ軸方向に移動可能としてもよい。 Detector 11 may be movable relative Z-axis direction with respect to the subject S. なお、図2において8個の検出器11 1 〜11 8が示されているがこれらの数は一例過ぎず、検出器11 1 〜11 8の数は適宜選択される。 Although eight detectors 11 1 to 11 8 in FIG. 2 is shown the number of these merely exemplary, the number of detectors 11 1 to 11 8 is appropriately selected.

図3は、第1の実施の形態の半導体検出部の構成を示す分解斜視図、図4は、第1の実施の形態の半導体検出部の概略平面図である。 Figure 3 is an exploded perspective view showing a structure of a semiconductor detector of the first embodiment, FIG. 4 is a schematic plan view of the semiconductor detection unit of the first embodiment. 図3は、おおよそガンマ線の略入射側から半導体検出部を見た図であり、説明の便宜上、配線基板上に配置される構成要素を上方に分離して示している。 Figure 3 is a view of a semiconductor detector substantially from the incident side of the approximate gamma line, for convenience of explanation, show the components located on the wiring board is separated upward. また、図4は、半導体検出素子22を透視して示している。 Further, FIG. 4 shows perspectively the semiconductor detection device 22.

図3および図4を参照するに、半導体検出部20は、配線基板21と、配線基板21上に配置された半導体検出素子22と、半導体検出素子22に電気的に接続されるパッド電極26 1 〜26 8 (特に断らない限り符号26で示す。)と、配線基板21に形成された配線パターン30と、半導体検出素子22の検出信号を検出回路(図3に示す検出回路16)に送出するためのコネクタ29a等からなる。 Referring to FIGS. 3 and 4, the semiconductor detector 20 includes a wiring board 21, the semiconductor detection device 22 disposed on the wiring board 21, the pad electrodes 26 1 to be electrically connected to the semiconductor detection element 22 to 26 and 8 (especially shown by reference numeral 26 unless otherwise specified.), and the wiring pattern 30 formed on the wiring board 21, and sends the detection circuit detection signal of the semiconductor detection device 22 (detection circuit 16 shown in FIG. 3) consisting of connector 29a or the like for.

半導体検出素子22は、略平板状の半導体結晶体23と、半導体結晶体23の下面に形成された第1電極部24と上面に形成された第2電極部25からなる。 Semiconductor detection device 22 includes a substantially flat semiconductor crystal 23, and a second electrode portion 25 formed on the first electrode portion 24 and the upper surface which is formed on the lower surface of the semiconductor crystal 23.

半導体結晶体23は、その材料としては、例えば、エネルギーが511keVのガンマ線に有感なテルル化カドミウム(CdTe)、Cd 1-x Zn x Te(CZT)、臭化タリウム(TlBr)、シリコンなどが挙げられる。 The semiconductor crystal 23, as the material thereof, for example, energy Yukan a cadmium telluride gamma rays 511keV (CdTe), Cd 1- x Zn x Te (CZT), thallium bromide (TlBr), silicon, etc. and the like. また、これらの材料には導電性等を制御するためのドーパントが含まれていてもよい。 It may also contain dopants to control conductivity, etc. These materials. CdTeは、単位長さ当たりの光電吸収確率がシリコンの100倍程度ある点で好ましい。 CdTe is preferable in that the photoelectric absorption probability per unit length is about 100 times that of silicon. シリコンはCdTeよりも機械的強度が高いので加工中に結晶欠陥が生じにくい点で好ましい。 Silicon is preferred because the crystal defects is unlikely that occur during processing because mechanical strength is higher than CdTe. 半導体結晶体23は、半導体の結晶成長法であるブリッジマン法や、移動加熱法を用いて半導体結晶を形成し、所定の結晶方位に平板状に切出して得られる。 Semiconductor crystal 23, Bridgman method, which is a semiconductor crystal growth method, a moving heating method to form a semiconductor crystal, obtained by cutting out a flat plate in a predetermined crystal orientation. また、半導体結晶体23がCdTeからなる場合は、半導体結晶体23はその第1電極部24との界面にInが拡散されている。 Further, when the semiconductor crystal 23 is made of CdTe is, In the interface between the semiconductor crystal body 23 is first electrode 24 that is diffused. これにより半導体結晶体23と第1電極部24との間にショットキー接合が形成される。 Thus a Schottky junction between the semiconductor crystal 23 and the first electrode portion 24 is formed.

第2電極部25は、半導体結晶体23の上面を略覆う導電膜からなる。 The second electrode portion 25, a substantially covering conductive film top surface of the semiconductor crystal 23. 第2電極部25には負のバイアス電圧Vbが印加され、カソードとなっている。 The second electrode portion 25 a negative bias voltage Vb is applied, and has a cathode. 半導体結晶体23がCdTeからなる場合は第2電極部25にはPtが用いられる。 When the semiconductor crystal 23 is made of CdTe is Pt is used for the second electrode portion 25. バイアス電圧Vbは、直流電圧で例えば−60V〜−1000Vに設定される。 Bias voltage Vb is set to a DC voltage, for example, -60V~-1000V. なお、バイアス電圧は、配線基板21の外部から、コネクタ29b、配線パターン30a、パッド31およびワイヤー32を介して第2電極部25に形成される。 The bias voltage from the outside of the wiring board 21, the connector 29 b, the wiring pattern 30a, are formed on the second electrode portion 25 through the pad 31 and the wire 32.

第1電極部24は、半導体結晶体23の下面に、そのY軸方向全体に延在し、X軸方向には所定の幅で形成された8個の素子電極24 1 〜24 8 (特に断らない限り符号24で示す。また、図中一部の符号を省略している。)からなる。 The first electrode portion 24, the lower surface of the semiconductor crystal 23, the Y axis extends in the general direction, X-axis direction in the eight element electrodes 24 1-24 8 (stated otherwise formed in a predetermined width not as long as shown by reference numeral 24. Further, consisting are omitted code portion in FIG.). 素子電極24の各々は、X軸方向に隣接する素子電極24と互いに離隔され、電気的に絶縁されている。 Each element electrodes 24 are spaced apart from each other to the element electrodes 24 adjacent in the X-axis direction, it is electrically insulated. 素子電極24は例えばAu膜からなり、例えば、幅(X軸方向の長さ)が0.5mm、X軸方向の間隔が0.1mm、奥行き(Y軸方向の長さ)が5mmに設定される。 Element electrode 24 is made of, for example, Au film, for example, (the length in the X-axis direction) width 0.5 mm, spacing of the X-axis direction is 0.1 mm, (the length in the Y-axis direction) depth is set to 5mm that. 素子電極24の各々は抵抗を介して接地されアノードとして機能する。 Each device electrode 24 functions as an anode is grounded through a resistor. なお、ここでは素子電極24の数を8個としているが、2個以上であればその数に特に制限はない。 Here, although in the eight the number of element electrodes 24, there is no particular limitation on the number as long as it is two or more.

次に半導体検出素子22の動作を説明する。 Next will be described an operation of the semiconductor detection device 22. 半導体検出素子22は、ガンマ線が半導体結晶体23に入射すると、半導体結晶体23中で電子正孔対が生成される。 Semiconductor detection device 22, the gamma rays when incident on the semiconductor crystal 23, electron-hole pairs are generated in the semiconductor crystal 23. 半導体結晶体23には、素子電極24から第2電極部25に向かって電界が印加されているので、正孔は第2電極部25に引きつけられ、電子は素子電極24に引きつけられる。 The semiconductor crystal body 23, the electric field from the element electrodes 24 toward the second electrode portion 25 is applied, holes are attracted to the second electrode portion 25, electrons are attracted to the device electrode 24. この際、電子は最も近い素子電極24に引きつけられ、素子電極24毎に接続される検出回路にガンマ線が入射したことを示す検出信号が形成される。 At this time, electrons are attracted to the nearest element electrodes 24, the detection signal indicating that the gamma ray is incident to a detection circuit connected to each device electrode 24 are formed.

配線基板21は、熱膨張係数が8.0×10 -6 [1/℃]以上の基板を用いる。 Wiring board 21 has a thermal expansion coefficient of 8.0 × 10 -6 [1 / ℃ ] using the above substrate. このような基板としては、ガラスエポキシ基板またはフレキシブルプリント基板等の樹脂を含有するプリント基板が挙げられる。 Such substrates include printed circuit board containing glass epoxy substrate or a resin such as a flexible printed circuit board. 樹脂を含有するプリント基板は、従来用いられているアルミナ基板やガラス基板よりも設計および製造が容易であり安価である。 PCB containing resin than alumina substrate or a glass substrate conventionally used are easy to design and manufacture is inexpensive. PET装置は大型化するほどより多くの検出器を必要とし、それに対応する数の配線基板21を必要とするので、配線基板21のコスト低減は、PET装置10のコスト低減の寄与が極めて大きい。 PET device requires more detectors than the more bulky, because it requires the number of the wiring board 21 corresponding thereto, the cost reduction of the wiring board 21 has a very large contribution of cost reduction of the PET device 10. 但し、配線基板21の熱膨張係数は20×10 -6 [1/℃]以下に設定すべきである。 However, the thermal expansion coefficient of the wiring board 21 should be set to 20 × 10 -6 [1 / ℃ ] or less. 配線基板21の熱膨張係数が20×10 -6 [1/℃]を超えるとバンプ28により後ほど詳述する応力を十分に吸収し難くなる。 Thermal expansion coefficient of the wiring board 21 is hard to sufficiently absorb the later detailed stress by 20 × 10 -6 [1 / ℃ ] exceeds bumps 28.

ガラスエポキシ基板は、ガラスクロスに変性エポキシ基板を含浸して熱硬化させたものであり、例えば、いわゆるFR−4やFR−5のグレードのプリント配線基板である。 Glass epoxy substrate is impregnated with the modified epoxy substrate glass cloth are those obtained by heat curing, for example, a printed wiring board grades called FR-4 or FR-5. ガラスエポキシ基板の熱膨張係数は面内方向(図3中のX−Y面の面内方向)で10×10 -6 〜16×10 -6 [1/℃]である。 Thermal expansion coefficient of the glass epoxy substrate is an in-plane direction 10 × 10 -6 ~16 × 10 -6 in (plane direction of the X-Y plane in FIG. 3) [1 / ℃].

また、フレキシブルプリント基板は、ポリエステル樹脂やポリイミド樹脂のフィルムに銅箔あるいは銅メッキ等で配線パターンを形成したものである。 The flexible printed circuit board is obtained by forming a wiring pattern with a copper foil or copper plating on a film of a polyester resin and a polyimide resin. フレキシブルプリント基板の熱膨張係数は面内方向で12×10 -6 〜20×10 -6 [1/℃]である。 Thermal expansion coefficient of the flexible printed circuit board is in the plane direction 12 × 10 -6 ~20 × 10 -6 [1 / ℃]. なお、ガラスエポキシ基板およびフレキシブルプリント基板は、単層基板および多層積層基板のいずれでもよい。 The glass epoxy substrate and the flexible printed circuit board can be either a single-layer substrate and the multilayer laminate substrate.

半導体検出素子22は、その第1電極部24と、配線基板21に設けられたパッド電極26 1 〜26 8とが導電性接着剤からなるバンプ28により互いに固着されている。 Semiconductor detection element 22, and its first electrode portion 24 are secured to each other by bumps 28 made of the pad electrodes 26 1 to 26 8 are conductively adhesive provided on the wiring board 21. 具体的には、第1電極部24の素子電極24 1 〜24 8の各々と配線基板21の表面に設けられたパッド電極26 1 〜26 8の各々とが導電性接着剤からなる2つのバンプ28により固着されている。 Specifically, two bumps and the respective pad electrodes 26 1 to 26 8 provided on each surface of the wiring board 21 of the device electrodes 24 1-24 8 of the first electrode portion 24 is made of a conductive adhesive It is secured by 28. これにより、従来のべた付けによる接合方法よりも配線基板21の熱膨張により生じる応力が半導体結晶体23に伝わりにくくなり、検出特性の劣化を抑制できる(後ほど詳述する)。 Accordingly, stress generated by thermal expansion of the wiring board 21 than the joining method by the conventional solid with is hardly transmitted to the semiconductor crystal body 23, (described in detail later) is possible to suppress the deterioration of the detection characteristic.

バンプ28を形成する導電性接着剤は、Au、Ag、Cu、およびこれらの合金から選択される金属粉やカーボンフィラーと樹脂からなる、いわゆる導電性ペーストや異方性接着剤を用いることができる。 Conductive adhesive forming a bump 28 may be used Au, Ag, Cu, and consists of metal powder or carbon filler and a resin selected from these alloys, the so-called conductive paste or an anisotropic adhesive . 導電性接着剤は、接合した後の固化した状態でずれ弾性が半導体結晶体23のヤング率よりも小さい材料が用いられる。 Conductive adhesive, elastic displacement in solidified state after bonding is less material is used than the Young's modulus of the semiconductor crystal 23. 半導体結晶体23のヤング率は、CdTeが54×10 9 Pa、シリコンが167×10 9 Paである。 Young's modulus of the semiconductor crystal 23, CdTe is 54 × 10 9 Pa, the silicon is 167 × 10 9 Pa. 一方、導電性接着剤には、例えば、固化後のずれ弾性が1.0×10 9 Paの市販品を用いるとよい。 On the other hand, the conductive adhesive, for example, elastic shear after solidification may be used commercially available products of 1.0 × 10 9 Pa.

また、バンプ28の厚さは、例えば100μmに設定される。 The thickness of the bump 28 is set to, for example, 100 [mu] m. バンプの厚さは厚いほど後ほど説明する応力吸収の効果は高いが、例えば10μm〜200μmの範囲に設定することが好ましい。 The thickness of the bump is higher the effect of stress absorption later described thicker, it is preferable to set, for example in the range of 10 m to 200 m.

半導体検出素子22と配線基板21との接合工程を図3を参照しつつ説明する。 The bonding process between the semiconductor detection device 22 and the wiring board 21 will be described with reference to FIG. 最初に配線基板21のパッド電極26の各々に、導電性ペーストをグラビア印刷法等の塗布法により2個のバンプ28を形成する。 First on each of the pad electrodes 26 of the wiring substrate 21, a conductive paste by a coating method such as a gravure printing method to form a two bumps 28. 次いで、図示されないステージに載置された配線基板21に対して半導体検出素子22を位置決めする。 Then positioning the semiconductor detection device 22 with respect to the wiring board 21 placed on the stage (not shown). 次いで半導体検出素子22を配線基板21上に配置し仮接合する。 Then the semiconductor detection device 22 is disposed on the wiring board 21 are temporarily joined.

次いで、半導体検出素子22を上方から抑え治具で圧接しながら、ホットプレートやオーブンにより配線基板21と半導体検出素子22とを例えば温度120℃で加熱時間60分、あるいは温度150℃で加熱時間2分〜4分の条件で加熱して本接合する。 Then, while pressing jig suppressing semiconductor detection device 22 from above, hot plate or heating time of 60 minutes and the wiring board 21 and the semiconductor detection device 22, for example, a temperature 120 ° C. in an oven, or the temperature 0.99 ° C. In the heating time 2 min to the bonding by heating at ~ 4 minutes. 次いで、冷却する際に、導電性ペーストが固化開始後に上記の抑え治具を半導体検出素子22から離し、さらに室温まで冷却する。 Then, upon cooling, after the start conductive paste solidifies away above suppressing jig from the semiconductor detection device 22 and further cooled to room temperature. 以上により、半導体検出素子22と配線基板21とが接合される。 Thus, the semiconductor detection device 22 and the wiring board 21 is bonded.

図5および図6は、第1の実施の形態の作用を説明するための図である。 5 and 6 are diagrams for explaining the operation of the first embodiment. 図5(A)および図6(A)は、配線基板と半導体検出素子とを本接合工程におけるバンプの固化開始時点での状態を示す図であり、図5(B)および図6(B)は固化後の状態を示す図である。 Figure 5 (A) and 6 (A) is a wiring board and semiconductor detection element is a diagram showing a state in solidification starting point of the bump in the bonding step, and FIG. 5 (B) and FIG. 6 (B) is a diagram showing the state after solidification. なお、図5は図3に示すX軸方向の断面図の一部(一例として素子電極24 1と24 2を含む部分)、図6は図3に示すY軸方向の断面図の一部(一例として素子電極24 1を含む部分)を示している。 Note that FIG. 5 (a portion including the element electrodes 24 1 and 24 2 as an example) cross-sectional view of part of the X-axis direction shown in FIG. 3, FIG. 6 is partial sectional view of the Y-axis direction shown in FIG. 3 ( It shows a partial) including an element electrode 24 1 by way of example.

図5(A)を参照するに、上述した接合工程の本接合の温度から室温に戻る際に、バンプ28の固化開始時点では、配線基板21および半導体結晶体23はそれぞれ矢印21a,23a方向に収縮しようとする。 Referring to FIG. 5 (A), when returning to room temperature the bonding of the above-described bonding step, the solidification starting point of the bumps 28, the wiring board 21 and the respective semiconductor crystal 23 is an arrow 21a, to 23a direction It tends to shrink. 配線基板21の熱膨張係数が半導体結晶体23の熱膨張係数よりも大きいため、この時点では配線基板21は半導体結晶体23よりも膨張しているため、バンプ28は、素子電極24 1と24 2との間隔よりもパッド電極26 1と26 2との間隔の方が広く、パッド電極26 1 ,26 2側でX軸方向の外側にしなっている。 Since the thermal expansion coefficient of the wiring board 21 is larger than the thermal expansion coefficient of the semiconductor crystal 23, the wiring substrate 21 at this point because it expands more than the semiconductor crystal 23, the bumps 28, device electrodes 24 1 and 24 wider towards the gap between the pad electrode 26 1 and 26 2 than the distance between 2, which is on the outside of the X-axis direction in the pad electrode 26 1, 26 2 side.

図5(B)を参照するに、バンプ28の固化後は、図5(A)のバンプの固化開始時点から固化するまでに配線基板21が収縮した量が、半導体結晶体23が収縮した量よりも大きい。 Referring to FIG. 5 (B), the amount after solidification of the amount of wiring board 21 is contracted until the solidified solidification start of the bump shown in FIG. 5 (A) is, the semiconductor crystal 23 contracts bumps 28 greater than. 仮にバンプ28が理想的な剛体の場合は、配線基板21が収縮により生じる圧縮応力がバンプを介して半導体結晶体23に印加される。 If If the bump 28 is an ideal rigid body, the compressive stress wiring board 21 caused by shrinkage is applied to the semiconductor crystal body 23 via the bumps. しかし、バンプ28が半導体結晶体23のヤング率よりも低いずれ弾性を有するため、配線基板21からの応力を吸収する。 However, the bumps 28 to have a low elastic shear than the Young's modulus of the semiconductor crystal body 23, to absorb stress from the wiring board 21. すなわち、図5(A)に示すバンプがしなった状態と図5(B)に示すバンプが略直立した状態とのしなり量の差をバンプ自体が略吸収するので、半導体結晶体23に印加される応力を抑制する。 That is, a difference in curvature magnitude of the state bumps shown in Figure and a state where the bump shown in FIG. 5 (A) was Shina' 5 (B) has generally upright so bump itself is substantially absorbed into the semiconductor crystal 23 to suppress the applied stress. これにより、半導体結晶体23の検出特性の劣化を抑制できる。 This can suppress the deterioration of the detection characteristic of the semiconductor crystal 23. この作用は、図6(A)および(B)に示すY軸方向の断面においても同様であり、バンプ28がそのしなりを吸収することで、Y軸方向の熱膨張係数差により生じる半導体結晶体23に印加される応力を抑制する。 This effect is similar also in the Y-axis direction of the cross section shown in FIG. 6 (A) and (B), that the bump 28 absorbs the teeth Nari, semiconductor crystal caused by thermal expansion coefficient difference in the Y-axis direction It suppresses stress applied to the body 23.

また、バンプ28と半導体結晶体23(素子電極24 1 ,24 2を介する。)との接触領域では、バンプ28自体の収縮による圧縮応力が半導体結晶体23に印加されるが、バンプと半導体結晶体23とが接触する面積はベタ付けよりも極めて小さいためこの点でも半導体結晶体23に印加される応力を抑制できる。 Further, (via element electrodes 24 1, 24 2.) Bumps 28 and the semiconductor crystal 23 in the region of contact with, but compressive stress due to shrinkage of the bump 28 itself is applied to the semiconductor crystal body 23, the bumps and the semiconductor crystal area and body 23 are in contact in this respect because much smaller than the solid with can suppress the stress applied to the semiconductor crystal body 23.

第1の実施の形態によれば、配線基板21に従来よりも熱膨張係数が大きい基板を用いている。 According to the first embodiment uses the substrate is larger thermal expansion coefficient than the conventional wiring board 21. 半導体検出素子22と配線基板21とを導電性接着剤からなるバンプ28を用いている。 And using bumps 28 of the semiconductor detection device 22 and the wiring board 21 from the conductive adhesive. バンプは、そのずれ弾性が固化後の状態で半導体結晶体23のヤング率よりも小さい材料が用いられるので、配線基板21と半導体結晶体23との熱膨張係数差により生じる応力を吸収して半導体結晶体23に印加される応力を抑制する。 Bump, since the elastic shear is less material than the Young's modulus of the semiconductor crystal 23 is used in a state after solidification, the semiconductor absorbs the stress caused by the difference in thermal expansion coefficient between the wiring board 21 and the semiconductor crystal 23 It suppresses stress applied to the crystal 23. したがって、半導体結晶体23と熱膨張係数差が大きな配線基板21を用いても半導体結晶体23の検出特性の劣化を抑制できる。 Therefore, it is also suppress the deterioration of detection characteristic of the semiconductor crystal body 23 using semiconductor crystal 23 and the thermal expansion coefficient difference is large wiring board 21. さらに、製造コストの安価なガラスエポキシ基板やフレキシブルプリント基板を使用できるので、アルミナ基板やガラス基板よりも製造コストの低減を図れる。 Furthermore, since an inexpensive glass epoxy substrate or a flexible printed circuit board manufacturing cost can be used, also of alumina substrate or a glass substrate attained the reduction in manufacturing cost.

さらに、保存環境下、例えば0℃〜50℃の温度範囲における温度変化によって、配線基板21の熱膨張による寸法変化が生じるが、上述した作用と同様にしてバンプ28により配線基板21の寸法変化により生じる応力が半導体結晶体23に印加されることを抑制できる。 Further, under storage conditions, for example by a temperature change in the temperature range of 0 ° C. to 50 ° C., although the dimensional change due to thermal expansion of the wiring board 21 caused by dimensional changes of the wiring board 21 by the bumps 28 in the same manner as the effects described above resulting stress can be suppressed from being applied to the semiconductor crystal body 23. したがって、製造時のみならず製造後においても半導体結晶体23の検出特性の劣化を抑制でき、放射線検出器およびPET装置10の長期信頼性が向上する。 Thus, it can be suppressed and deterioration of the detection characteristic of the semiconductor crystal body 23 after manufacturing as well as during the manufacture only, long-term reliability of the radiation detector and PET apparatus 10 is improved.

(第2の実施の形態) (Second Embodiment)
次に本発明の第2の実施の形態に係るPET装置を説明する。 It will now be described PET apparatus according to a second embodiment of the present invention. 第2の実施の形態に係るPET装置は、第1の実施の形態に係るPET装置の変形例であり、図3で示した半導体検出部20の半導体検出素子22が異なる以外は同様の構成を有する。 PET apparatus according to the second embodiment is a modification of a PET apparatus according to the first embodiment, the same components except that the semiconductor detection element 22 of the semiconductor detection unit 20 is different from that shown in FIG. 3 a.

図7は、本発明の第2の実施の形態に係るPET装置の半導体検出部の構成を示す斜視図である。 Figure 7 is a perspective view showing a structure of a semiconductor detector of the PET apparatus according to a second embodiment of the present invention. 図中、先に説明した部分に対応する部分には同一の参照符号付し、説明を省略する。 In the figure, denoted the same reference numerals to portions corresponding to those described above, description thereof will be omitted.

図7を参照するに、半導体検出素子42は、半導体結晶体43の第1電極部44側にX軸方向に所定の間隔でかつY軸方向に延在する溝部43aが形成されている。 Referring to FIG. 7, the semiconductor detecting element 42, a groove portion 43a extending in the Y axis direction and a predetermined interval in the X-axis direction is formed on the first electrode portion 44 side of the semiconductor crystal 43. 半導体検出素子42は、さらに、互いに隣接する溝部43aと溝部43aとの間の凸部43bの表面に素子電極24 1 〜24 8が形成されている。 Semiconductor detection device 42 further are device electrodes 24 1-24 8 on the surface of the convex portion 43b is formed between the groove portion 43a and the groove 43a adjacent to each other. 半導体結晶体43の材料等は図3の半導体結晶体23と同様である。 Materials of the semiconductor crystal body 43 is the same as that of the semiconductor crystal 23 in FIG. 溝部43aの幅は、例えば0.1mm、深さは0.3mmに設定される。 Width of the groove 43a, for example 0.1 mm, the depth is set to 0.3 mm. なお、この場合の素子電極24の幅および間隔は第1の実施の形態に示したものと同様である。 The width and spacing of the element electrodes 24 in this case is the same as those shown in the first embodiment.

このように第1電極部44側に溝部43aを設けることで、半導体結晶体43にガンマ線が入射して電子正孔対が生成された際に、電子を最も近い素子電極24 1 〜24 8に集中させることができる。 By thus providing the first electrode portion 44 side in the groove 43a, when the electron-hole pairs gamma ray is incident is generated in the semiconductor crystal body 43, to the nearest element electrode 24 1-24 8 electrons it is possible to concentrate. その結果、検出信号の波高値が高くなり、ガンマ線の位置検出分解能が向上する。 As a result, the peak value of the detection signal is increased, thereby improving the position detection resolution of the gamma ray. さらに、溝部43aを設けることで、次の効果が生じる。 Furthermore, by providing the groove 43a, resulting the following effects.

図8は、第2の実施の形態の作用を説明するための図であり、配線基板と半導体検出素子とを本接合工程におけるバンプの固化後の状態を示す図である。 Figure 8 is a diagram for explaining the operation of the second embodiment, showing a state after solidification of the bump in the bonding step and the wiring board and the semiconductor detection device. なお、図8は図7に示すX軸方向の断面図の一部(一例として素子電極24 1と24 2を含む部分)を示している。 Incidentally, FIG. 8 shows a part of the X-axis direction of the cross-sectional view shown in FIG. 7 (a portion including the element electrodes 24 1 and 24 2 as an example).

図8を参照するに、半導体結晶体43の溝部43aの上方の領域43cは、素子電極24 1 ,24 2が接する領域43dよりも溝部43aが形成されているため薄くなっており、機械的強度が領域43dよりも劣る。 Referring to FIG. 8, the upper region 43c of the groove 43a of the semiconductor crystal body 43 is thinner because they are formed grooves 43a than the region 43d in which the device electrode 24 1, 24 2 contact, mechanical strength but less than the region 43d. バンプ28の固化後の状態において、バンプ28により配線基板21と半導体結晶体43との熱膨張係数差により生じる応力が抑制されている。 In the state after solidification of the bumps 28, the stress caused by the difference in thermal expansion coefficient between the wiring substrate 21 and the semiconductor crystal 43 is suppressed by the bump 28. しかし、半導体結晶体43にはバンプ28により完全に吸収できない応力が残るおそれがある。 However, the semiconductor crystal body 43 there is a possibility that stress can not be completely absorbed by the bumps 28 remain. この応力は、素子電極24 1と24 2との間隔を狭める方向に印加され、これにより領域43cに矢印43eで示すように引張り応力が印加される。 This stress is applied in a direction to narrow the gap between the device electrodes 24 1 and 24 2, thereby tensile stress as indicated by arrows 43e in a region 43c is applied. 領域43cは、素子電極24 1と素子電極24 2との間の領域なので、この位置でガンマ線の入射により生成された電子正孔対は領域43dで生成された電子正孔対よりも位置検出を目的とする必要性は低い。 Regions 43c, since an area between the element electrodes 24 1 and the element electrodes 24 2 and position detection than the electron-hole pair generated by region 43d are electron-hole pair generated by incidence of a gamma ray in this position the need for the purpose is low. したがって、領域43cに応力を集中させ、領域43dへの応力印加を回避でき、その結果、検出特性の劣化をいっそう抑制できる。 Accordingly, to concentrate stress in a region 43c, it can avoid application of stress to the area 43d, as a result, further can suppress the deterioration of the detection characteristic.

なお、溝部43aは、上述したように半導体結晶体43のY軸方向に全体に亘って形成することが好ましいが、Y軸方向の一部に溝部を設けてもよい。 Incidentally, the grooves 43a is preferably formed over the entire Y-axis direction of the semiconductor crystal body 43, as described above, it may be a groove formed in a part of the Y-axis direction. この場合、上述した効果と同様の効果が生じる。 In this case, you result similar effects as described above. 但し、その効果の程度は低下するが配線基板21の熱膨張係数と半導体結晶体43の熱膨張係数との差の程度に応じて適宜適用すればよい。 However, may be appropriately applied according to the degree of difference between the thermal expansion coefficient of the degree of the effect is reduced but the wiring board 21 and the thermal expansion coefficient of the semiconductor crystal 43.

第2の実施の形態によれば、半導体結晶体43の第1電極部44側に溝部43aを設けることで、配線基板21と半導体結晶体43との熱膨張係数差により生じる応力を領域43cに集中させることで、素子電極24が接する領域43dへの応力印加を回避できる。 According to the second embodiment, by providing the first electrode portion 44 side in the groove 43a of the semiconductor crystal 43, the stress caused by the difference in thermal expansion coefficient between the wiring board 21 and the semiconductor crystal body 43 in the region 43c by concentrating, it can be avoided application of stress to the area 43d of the device electrode 24 is in contact. その結果、検出特性の劣化をいっそう抑制できる。 As a result, further it can suppress the deterioration of the detection characteristic.

なお、上記の第1および第2の実施の形態では、図3および図7に示したように、素子電極24およびパッド電極26の1組当たりのバンプの数を2個としたが、3個以上でもよい。 In the first and second embodiments described above, as shown in FIGS. 3 and 7, although the two the number of bumps per couple of device electrodes 24 and the pad electrode 26, three it may be more. 但し、各々のバッド間は離隔されていることが必要である。 However, between each of the bad it is necessary that they are spaced apart. さらに、次に示すように素子電極およびパッド電極の1組当たりのバンプの数を1個としてもよい。 Furthermore, the number of bumps per couple the device electrodes and the pad electrodes may be one as shown below.

図9は半導体検出部の変形例を示す概略平面図である。 Figure 9 is a schematic plan view showing a modified example of the semiconductor detection unit. 図中、先に説明した部分に対応する部分には同一の参照符号付し、説明を省略する。 In the figure, denoted the same reference numerals to portions corresponding to those described above, description thereof will be omitted.

図9を参照するに、半導体検出部50は、図3に示す第1の実施の形態の半導体検出部20の変形例である。 Referring to FIG. 9, the semiconductor detector 50 is a modification of the semiconductor detector 20 of the first embodiment shown in FIG. 半導体検出部50は、半導体検出素子22と配線基板21とが、素子電極24 1 〜24 8およびパッド電極26 1 〜26 8の1組当たり1個のバンプ28により接合されている。 The semiconductor detector 50 includes a semiconductor detection device 22 and the wiring board 21 are joined by a set per one bump 28 of the device electrodes 24 1-24 8 and the pad electrode 26 1-26 8. バンプ28が1個の場合は、Y軸方向の熱膨張により生じた圧縮応力がバンプ28および半導体結晶体23に印加されないので、よりいっそう半導体結晶体23への応力印加による検出特性の劣化を抑制できる。 If the bump 28 is one, since the compressive stress caused by thermal expansion of the Y-axis direction is not applied to the bump 28 and the semiconductor crystal 23, further suppress the deterioration of the detection characteristic due to the stress applied to the semiconductor crystal 23 it can. なお、図7に示す半導体検出部40においても上記のように1組の素子電極44およびパッド電極26を1個のバンプで接合してもよい。 It is also be joined to a pair of device electrodes 44 and the pad electrode 26 as described above with one bump in the semiconductor detection unit 40 shown in FIG.

次に半導体検出部の他の変形例を説明する。 Next will be described another modification of the semiconductor detector.

図10は、半導体検出部の他の変形例を示す概略平面図、図11は、図10に示すA−A線断面図である。 Figure 10 is a schematic plan view showing another modified example of the semiconductor detection unit, 11 is an A-A line cross-sectional view shown in FIG. 10. 図中、先に説明した部分に対応する部分には同一の参照符号付し、説明を省略する。 In the figure, denoted the same reference numerals to portions corresponding to those described above, description thereof will be omitted.

図10および図11を参照するに、半導体検出部60は、配線基板21が隣接するパッド電極26 1 〜26 8間にスリット状の開口部21aが設けられている。 Referring to FIGS. 10 and 11, the semiconductor detection unit 60, a slit-shaped opening 21a is provided between the pad electrode 26 1-26 8 wiring board 21 is adjacent. 開口部21aは、配線基板21の厚さ方向に貫通している。 Opening 21a penetrates in the thickness direction of the wiring board 21. 開口部21aの幅(X軸方向の長さ)は、パッド電極26 1 〜26 8間の間隙よりも小さく設定される。 The width of the opening 21a (X-axis direction length) is set smaller than the gap between the pad electrodes 26 1 to 26 8. 但し、配線基板21の平坦性が損なわれない程度の幅に設定される。 However, the flatness of the wiring board 21 is set to a width as not impaired. このような開口部21aを設けることにより配線基板21の熱膨張による寸法変化を抑制できる。 The dimensional change due to thermal expansion of the wiring board 21 by providing such opening 21a can be suppressed. したがって、配線基板21と半導体結晶体23との熱膨張係数差により生じる数法変化量を低減できる。 Therefore, it is possible to reduce the number method variation caused by difference in thermal expansion coefficient between the wiring board 21 and the semiconductor crystal 23. その結果、配線基板21と半導体結晶体23との熱膨張係数差により生じる応力を低減することにより、半導体結晶体23に印加される応力をいっそう抑制できる。 As a result, by reducing the stress caused by the difference in thermal expansion coefficient between the wiring board 21 and the semiconductor crystal 23, further it can suppress the stress applied to the semiconductor crystal body 23. その結果、半導体結晶体23の検出特性の劣化をいっそう抑制できる。 As a result, further it can suppress the deterioration of the detection characteristic of the semiconductor crystal 23. なお、本変形例は、図7に示す半導体検出部40に適用することでさらに効果が高まる。 Incidentally, this modified example further effect is enhanced by applying the semiconductor detection unit 40 shown in FIG.

以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。 Have been described in detail preferred embodiments of the present invention above, the present invention is not limited to the specific embodiments, within the scope of the present invention described in the claims, various modifications and it is possible to change.

例えば、上述した第1の実施の形態では、PET装置を例に説明したが、本発明は、SPECT(単一光子放射形コンピュータ断層撮影)装置に適用できる。 For example, in the first embodiment described above, has been described PET apparatus as an example, the present invention is applicable to a SPECT (single photon emission computed tomography) apparatus. また、上記では半導体検出部がガンマ線を検出する場合を例に説明したが、X線や他の放射線の半導体検出部にも適用できることはいうまでもない。 Further, in the above description an example in which the semiconductor detector detects the gamma ray, it can also be applied to a semiconductor detector of X-rays or other radiation.

従来の半導体検出器の問題点を説明するための図である。 It is a diagram for explaining a problem of the conventional semiconductor detectors. 本発明の第1の実施の形態に係るPET装置の構成を示すブロック図である。 The configuration of the PET apparatus according to the first embodiment of the present invention is a block diagram showing. 第1の実施の形態の半導体検出部の構成を示す分解斜視図である。 It is an exploded perspective view showing a structure of a semiconductor detector of the first embodiment. 第1の実施の形態の半導体検出部の概略平面図である。 It is a schematic plan view of the semiconductor detection unit of the first embodiment. 第1の実施の形態の作用を説明するための図(その1)である。 Diagram for explaining the operation of the first embodiment (part 1). 第1の実施の形態の作用を説明するための図(その2)である。 Diagram for explaining the operation of the first embodiment (Part 2). 本発明の第2の実施の形態に係るPET装置の半導体検出部の構成を示す斜視図である。 The configuration of the semiconductor detection unit of the PET apparatus according to a second embodiment of the present invention is a perspective view showing. 第2の実施の形態の作用を説明するための図である。 It is a diagram for explaining the operation of the second embodiment. 半導体検出部の変形例を示す概略平面図である。 It is a schematic plan view showing a modified example of the semiconductor detection unit. 半導体検出部の他の変形例を示す概略平面図である。 It is a schematic plan view showing another modified example of the semiconductor detection unit. 図10に示すA−A線断面図である。 It is an A-A line cross-sectional view shown in FIG. 10.

符号の説明 DESCRIPTION OF SYMBOLS

10 PET装置 11,11 1 〜11 8検出器 12 情報処理部 13 表示部 14 制御部 15 入出力部 16 検出回路 20,40,50,60 半導体検出部 21 配線基板 22,42 半導体検出素子 23,43 半導体結晶体 24,44 第1電極部 24 1 〜24 8素子電極 25 第2電極部 26,26 1 〜26 8パッド電極 28 バンプ 29a,29b コネクタ 30,30a 配線パターン 43a 溝部 43b 凸部 10 PET device 11, 11 1 to 11 8 detector 12 information processing unit 13 display unit 14 control unit 15 input unit 16 detection circuit 20,40,50,60 semiconductor detector 21 wiring board 22, 42 semiconductor detection device 23, 43 semiconductor crystal 24, 44 first electrode portion 24 1-24 8 element electrode 25 second electrode 26, 26 1 to 26 8 pad electrode 28 bumps 29a, 29b connector 30,30a wiring patterns 43a groove 43b protrusions

Claims (8)

  1. 配線基板と、該配線基板上に放射線の入射により電子正孔対を生成する半導体検出素子を備える放射線検出器であって、 A wiring substrate, a radiation detector comprising a semiconductor detecting element that generates electron-hole pairs upon incidence of radiation to the wiring substrate,
    前記半導体検出素子は、略板状の半導体結晶体と、該半導体結晶体の厚さ方向に直交し、配線基板側の第1の主面に、略等間隔で互いに離隔して配列された複数の素子電極からなる第1の電極部と、その反対側の第2の主面に、該第2の主面を略覆う金属膜からなる第2の電極部とを有し、 More said semiconductor detecting element, in which the substantially plate-shaped semiconductor crystal, and perpendicular to the thickness direction of the semiconductor crystal body, to the first main surface of the wiring board side, which are arranged spaced apart from one another at approximately equal intervals a first electrode portion formed of device electrodes, the second main surface on the opposite side, and a second electrode portion formed of a substantially cover the metal film to the main surface of the second,
    前記配線基板は、その表面に前記第1の電極部の素子電極に対応するパッド電極が設けられると共に、その熱膨張係数が8.0×10 -6 [1/℃]以上であり、 The wiring board, together with the pad electrodes corresponding to the element electrodes of the on the surface the first electrode portion is provided, and the thermal expansion coefficient of 8.0 × 10 -6 [1 / ℃ ] or higher,
    前記半導体検出素子は、前記素子電極の各々とパッド電極の各々とが、半導体結晶体のヤング率よりも小さいずれ弾性を有する導電性接着剤からなるバンプ状接着部により固着されてなり、該バンプ状接着部が素子電極とパッド電極とが互いに対向する領域の一部に配設されてなることを特徴とする放射線検出器。 The semiconductor detection device has a respective each and the pad electrode of the element electrode is made is secured by a bump-like bonding portion made of a conductive adhesive agent having a small elastic shear than the Young's modulus of the semiconductor crystal, the bump radiation detector Jo adhesive portion is characterized by comprising disposed in a part of the region where the device electrode and the pad electrode facing each other.
  2. 前記半導体結晶体の第1の主面は、略平坦であることを特徴とする請求項1記載の放射線検出器。 First major surface of the semiconductor crystal body, a radiation detector according to claim 1, wherein the substantially flat.
  3. 前記半導体結晶体の第1の主面は、隣接する素子電極間に、配線基板の熱膨張に起因する応力を抑制するための溝部が形成されてなることを特徴とする請求項1記載の放射線検出器。 First major surface of the semiconductor crystal body, between adjacent device electrodes, according to claim 1, wherein the groove for suppressing stress due to thermal expansion of the wiring board is characterized by comprising formed radiation Detector.
  4. 前記バンプ状接着部は、前記領域に互いに離隔して配設された複数のバンプからなることを特徴とする請求項1〜3のうち、いずれか一項記載の放射線検出器。 The bump-like bonding portion, of the claims 1 to 3, characterized in that a plurality of bumps disposed spaced apart from one another in the region, the radiation detector according to any one claim.
  5. 前記バンプ状接着部は、前記領域に配設された一つのバンプからなることを特徴とする請求項1〜4のうち、いずれか一項記載の放射線検出器。 The bump-like bonding portion, of the claims 1 to 4, characterized in that it consists of one bump disposed in the region, the radiation detector according to any one claim.
  6. 前記配線基板はガラスエポキシ基板またはフレキシブルプリント基板であることを特徴とする請求項1〜5のうち、いずれか一項記載の放射線検出器。 The wiring board of claim 1, wherein it is a glass epoxy substrate or a flexible printed circuit board, the radiation detector according to any one claim.
  7. 前記配線基板は、隣接するパッド電極間に、当該配線基板の厚さ方向に貫通する開口部を有することを特徴とする請求項1〜6のうち、いずれか一項記載の放射線検出器。 The wiring board, between adjacent pad electrodes, one of claims 1 to 6, characterized in that it has an opening through the thickness direction of the wiring board, the radiation detector according to any one claim.
  8. 放射性同位元素を含む被検体から発生する放射線を検出する請求項1〜7のうちいずれか一項記載の放射線検出器と、 A radiation detector as claimed in any one of claims 1-7 for detecting radiation generated from a subject including a radioisotope,
    前記放射線検出器から取得した放射線の入射時刻および入射位置を含む検出情報に基づいて前記放射性同位元素の被検体内における分布情報を取得する情報処理手段と、を備える放射線検査装置。 The radiation inspection apparatus and an information processing means for acquiring distribution information of within the object of the radioisotope based on detected information including the incidence time and the incident position of the radiation obtained from the radiation detector.
JP2006029832A 2006-02-07 2006-02-07 Radiation detector and radiographic examination equipment Pending JP2007214191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006029832A JP2007214191A (en) 2006-02-07 2006-02-07 Radiation detector and radiographic examination equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029832A JP2007214191A (en) 2006-02-07 2006-02-07 Radiation detector and radiographic examination equipment

Publications (1)

Publication Number Publication Date
JP2007214191A true JP2007214191A (en) 2007-08-23

Family

ID=38492385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029832A Pending JP2007214191A (en) 2006-02-07 2006-02-07 Radiation detector and radiographic examination equipment

Country Status (1)

Country Link
JP (1) JP2007214191A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044658A1 (en) * 2007-10-01 2009-04-09 Hamamatsu Photonics K.K. Radiation detector
JP2011228704A (en) * 2010-04-19 2011-11-10 General Electric Co <Ge> Micro pin hybrid interconnect array and method of manufacturing same
JP2012244331A (en) * 2011-05-18 2012-12-10 Olympus Corp Solid-state imaging apparatus, imaging apparatus, and signal reading method
JP2016149443A (en) * 2015-02-12 2016-08-18 株式会社日立製作所 Radiation detection element, radiation detector and nuclear medicine diagnostic apparatus and method of manufacturing radiation detection element
US9560303B2 (en) 2012-10-26 2017-01-31 Olympus Corporation Solid-state imaging device, imaging device, and signal reading method
JP2017184244A (en) * 2011-05-12 2017-10-05 デピュー シンセス プロダクツ,インコーポレーテッドDePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150279A (en) * 1979-05-10 1980-11-22 Fujitsu Ltd Infrared ray camera device
JPS6381850A (en) * 1986-09-25 1988-04-12 Toshiba Corp Radiation image processing device
JPH1187682A (en) * 1997-09-04 1999-03-30 Nikon Corp Hybrid-type semiconductor device and its manufacture
JPH11274448A (en) * 1998-01-20 1999-10-08 Sharp Corp Two-dimentional image detector and its manufacture
JP2003273388A (en) * 1989-06-28 2003-09-26 Raytheon Co Epitaxial passivation of infrared optical detector comprising material of group ii-vi in periodic table
JP2003298012A (en) * 2002-01-30 2003-10-17 Nippon Hoso Kyokai <Nhk> Semiconductor device and method of manufacturing the same
JP2004165414A (en) * 2002-11-13 2004-06-10 Ricoh Co Ltd Mounting structure, optical sensor module and optical sensor module mounting structure
JP2005156252A (en) * 2003-11-21 2005-06-16 Keizo Ishii Radiation inspection device
JP2005210409A (en) * 2004-01-22 2005-08-04 Hitachi Maxell Ltd Camera module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150279A (en) * 1979-05-10 1980-11-22 Fujitsu Ltd Infrared ray camera device
JPS6381850A (en) * 1986-09-25 1988-04-12 Toshiba Corp Radiation image processing device
JP2003273388A (en) * 1989-06-28 2003-09-26 Raytheon Co Epitaxial passivation of infrared optical detector comprising material of group ii-vi in periodic table
JPH1187682A (en) * 1997-09-04 1999-03-30 Nikon Corp Hybrid-type semiconductor device and its manufacture
JPH11274448A (en) * 1998-01-20 1999-10-08 Sharp Corp Two-dimentional image detector and its manufacture
JP2003298012A (en) * 2002-01-30 2003-10-17 Nippon Hoso Kyokai <Nhk> Semiconductor device and method of manufacturing the same
JP2004165414A (en) * 2002-11-13 2004-06-10 Ricoh Co Ltd Mounting structure, optical sensor module and optical sensor module mounting structure
JP2005156252A (en) * 2003-11-21 2005-06-16 Keizo Ishii Radiation inspection device
JP2005210409A (en) * 2004-01-22 2005-08-04 Hitachi Maxell Ltd Camera module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044658A1 (en) * 2007-10-01 2009-04-09 Hamamatsu Photonics K.K. Radiation detector
JP2011228704A (en) * 2010-04-19 2011-11-10 General Electric Co <Ge> Micro pin hybrid interconnect array and method of manufacturing same
JP2017184244A (en) * 2011-05-12 2017-10-05 デピュー シンセス プロダクツ,インコーポレーテッドDePuy Synthes Products, Inc. System and method for sub-column parallel digitizers for hybrid stacked image sensor using vertical interconnects
JP2012244331A (en) * 2011-05-18 2012-12-10 Olympus Corp Solid-state imaging apparatus, imaging apparatus, and signal reading method
US9560303B2 (en) 2012-10-26 2017-01-31 Olympus Corporation Solid-state imaging device, imaging device, and signal reading method
JP2016149443A (en) * 2015-02-12 2016-08-18 株式会社日立製作所 Radiation detection element, radiation detector and nuclear medicine diagnostic apparatus and method of manufacturing radiation detection element

Similar Documents

Publication Publication Date Title
EP1643305B1 (en) Radiographic apparatus
EP1666921A2 (en) Nuclear medicine diagnostic apparatus
JP4259795B2 (en) Detector module, and computed tomography imaging system, a method of fabricating a detector module
JP3848288B2 (en) Radiographic imaging apparatus
JP5432448B2 (en) Computed tomography detector module configuration
US6285028B1 (en) Semiconductor radiation detector and nuclear medicine diagnostic apparatus
JP3486490B2 (en) Radiation detection device
US7117588B2 (en) Method for assembling tiled detectors for ionizing radiation based image detection
US8710448B2 (en) Radiation detector array
CN101657737B (en) Radiation detector and radiation detection system
US7379528B2 (en) Radiation detector with shielded electronics for computed tomography
EP1489436B1 (en) Radiation detecting cassette
CN1891158B (en) Multi-layer direct conversion computed tomography detector module
US7019302B2 (en) Radiation detector, scintillator panel, and methods for manufacturing same
EP1008865B1 (en) Detector for radiation imaging
JP4436593B2 (en) X-ray diagnostic apparatus
US7683338B2 (en) Radiological imaging system
US7208740B2 (en) Three dimensional radiation detector
WO2007139638A2 (en) Encasement for digital radiography detector
WO2008063359A2 (en) Retrofit digital mammography detector
US6990176B2 (en) Methods and apparatus for tileable sensor array
US7649178B2 (en) Solid state detector packaging technique
KR20110136828A (en) Temperature compensation and control circuit for single photon counters
KR101716911B1 (en) X- ray imaging Purification silicon detector assembly
US20050067579A1 (en) Nuclear medicine imaging apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110607