JP2007209138A - サージ吸収回路 - Google Patents

Abstract

【課題】安価、簡易な構成で電源配線におけるサージを吸収する技術を提供する。
【解決手段】 三相電源配線Ｌ１，Ｌ２，Ｌ３の各々には、ヒューズＦ１，Ｆ２，Ｆ３のそれぞれの一端が接続される。そしてヒューズＦ１，Ｆ２，Ｆ３のそれぞれの他端には、バリスタＢ１，Ｂ２，Ｂ３の一端が接続される。バリスタＢ１，Ｂ２，Ｂ３の各々の他端に共通して、アレスタＡ０の一端が接続される。そしてアレスタＡ０の他端は接地Ｇに接続される。アレスタＡ０の一端を介して、相間には二つのバリスタが直列に接続される。よってバリスタＢ１，Ｂ２，Ｂ３としては耐圧が小さいものを選定することができる。
【選択図】図１

Description

この発明はサージを吸収する技術に関する。

図２は、電源配線におけるサージを吸収するサージ吸収回路の構成を例示する回路図である。例えば三相電源配線Ｌ１，Ｌ２，Ｌ３の相間電圧は４００Ｖ（実効値）であり、三相電源配線Ｌ１，Ｌ２，Ｌ３は接地Ｇに対して２５０Ｖ（実効値）とする。

電源配線Ｌ１，Ｌ２の間にはヒューズＦ４とバリスタＢ５が直接に接続され、電源配線Ｌ２，Ｌ３の間にはヒューズＦ５とバリスタＢ６が直接に接続され、電源配線Ｌ３，Ｌ１の間にはバリスタＢ７が接続される。

ヒューズＦ４とバリスタＢ５とが接続される点にはバリスタＢ８の一端が接続される。ヒューズＦ５とバリスタＢ６とが接続される点にはバリスタＢ９の一端が接続される。電源配線Ｌ１にはバリスタＢ１０の一端が接続される。そしてバリスタＢ８，Ｂ９，Ｂ１０の他端同士が共通してアレスタＡ０の一端に接続され、アレスタＡ０の他端は接地Ｇに接続される。

なお、ここでバリスタＢ５〜Ｂ１０はサージなどの過電圧が印加されることによって破壊して導通する。またヒューズＦ４，Ｆ５は、過電流が流れることによって溶断して非導通となる。またアレスタＡ０は例えば放電管で構成され、過電圧が印加されることによって導通するものの、破壊するのではなく、印加される電圧が所定耐圧よりも低ければ非導通となる。

電源配線Ｌ１，Ｌ２間にサージが発生した場合、バリスタＢ５及びヒューズＦ４の機能により、電源配線Ｌ１，Ｌ２間のサージが吸収される。同様にして、電源配線Ｌ２，Ｌ３間にサージが発生した場合、バリスタＢ６及びヒューズＦ５の機能により、電源配線Ｌ２，Ｌ３間のサージが吸収される。また、電源配線Ｌ３，Ｌ１間にサージが発生した場合、バリスタＢ７の機能により、電源配線Ｌ３，Ｌ１間のサージが吸収される。

電源配線Ｌ１と接地Ｇとの間にはヒューズＦ４とバリスタＢ８とアレスタＡ０の直列接続の経路と、バリスタＢ１０とアレスタＡ０の直列接続の経路とが並存する。電源配線Ｌ２と接地Ｇとの間にはヒューズＦ５とバリスタＢ９とアレスタＡ０の直列接続の経路が存在する。電源配線Ｌ３と接地Ｇとの間には、バリスタＢ６とバリスタＢ９とアレスタＡ０の直列接続の経路と、バリスタＢ７とバリスタＢ１０とアレスタＡ０の直列接続の経路とが並存する。これらの経路により、対地電圧にサージが発生してもこれを吸収することができる。

相間電圧は上述のように４００Ｖを想定しているので、バリスタＢ５〜Ｂ１０は、その二倍程度の値、例えばバリスタの規格に則って９１０Ｖの耐圧を持つものが選定される。

本件に関連する特許文献を下記に例示する。

特開平８−１９１７５号公報 特開２０００−３３３３６３号公報

しかしながらバリスタやアレスタは、その耐圧が高いほど高価となる。よってバリスタの耐圧を下げることが望ましい。

図３はかかる観点で改良を試みたサージ吸収回路の構成を想定した回路図である。三相電源配線Ｌ１，Ｌ２，Ｌ３と、対地電圧が零である中性点Ｑとが採用されている。そして中性点Ｑを介在して相間にバリスタが二つ直列に介挿されることにより、各バリスタの耐圧を下げることを企図している。

具体的には、電源配線Ｌ１と中性点Ｑの間にはバリスタＢ１とアレスタＡ１の直列接続が、電源配線Ｌ２と中性点Ｑの間にはバリスタＢ２とアレスタＡ２の直列接続が、電源配線Ｌ３と中性点Ｑの間にはバリスタＢ３とアレスタＡ３の直列接続が、それぞれ設けられている。そして中性点Ｑと接地Ｇとの間にはバリスタＢ１１とアレスタＡ０の直列接続が設けられている。よって電源配線Ｌ１，Ｌ２間にはバリスタＢ１，Ｂ２及びアレスタＡ１，Ａ２の直列接続の経路が存在し、電源配線Ｌ２，Ｌ３間にはバリスタＢ２，Ｂ３及びアレスタＡ２，Ａ３の直列接続の経路が存在し、電源配線Ｌ３，Ｌ１間にはバリスタＢ３，Ｂ１及びアレスタＡ３，Ａ１の直列接続の経路が存在する。

これにより、図２の構成と比較して、バリスタＢ１，Ｂ２，Ｂ３の耐圧はバリスタＢ５〜Ｂ１０の耐圧の半分程度、例えばバリスタの規格に則って４７０Ｖの耐圧を持つものが選定される。

アレスタＡ１，Ａ２，Ａ３はバリスタＢ１，Ｂ２，Ｂ３の破壊による相間短絡を防止するために設けられており、アレスタＡ０の耐圧の半分程度の耐圧を有するものが選定される。例えばアレスタＡ０の耐圧は３６００Ｖであり、アレスタＡ１，Ａ２，Ａ３の耐圧は２０００Ｖである。

図３の構成においても、中性点Ｑ自身は接地Ｇとの間に電源配線Ｌ１，Ｌ２，Ｌ３を介してのバリスタやアレスタの直列接続の経路が存在しないため、バリスタＢ１１とアレスタＡ０との直列接続が設けられる。そしてこれらの耐圧は図２の構成と同様に、それぞれ例えば９１０Ｖ，３６００Ｖに選定される。

図３の構成は図２の構成と比較して、バリスタの個数を６個から４個に低減したため、バリスタについてみれば構成が簡単である。かつその内の３個の耐圧が低くてもよいため、コスト的に有利である。

しかしながらアレスタの個数が１個から４個に増大し、かつその内の１個の耐圧は図３の構成においても図２の構成において採用されるアレスタの耐圧と同じである。よってバリスタとアレスタとの両方を考慮すると構成はあまり簡単となっておらず、かつアレスタのコストが増大する。

本発明はかかる問題点を軽減するためになされたもので、安価、簡易な構成で電源配線におけるサージを吸収する技術を提供することを目的とする。

この発明は、Ｎ相（Ｎは正整数）電源配線（Ｌ１，Ｌ２，Ｌ３）に設けられるサージ吸収回路である。そしてその第１の態様は、前記Ｎ相電源配線の各々にそれぞれの一端が接続された第１乃至第Ｎのヒューズ（Ｆ１，Ｆ２，Ｆ３）と、前記第１乃至前記第Ｎのヒューズの各々の他端にそれぞれの一端が接続された第１乃至第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）と、前記第１乃至前記第Ｎのバリスタの各々の他端に共通して接続される一端と、他端とを有するアレスタ（Ａ０）とを備える。

またその第２の態様は、第１の態様にかかるサージ吸収回路であって、前記第１乃至第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）のいずれの耐圧も、前記アレスタ（Ａ０）の耐圧よりも低い。

またその第３の態様は、第１の態様又は第２の態様にかかるサージ吸収回路であって、一端及び他端を有する第（Ｎ＋１）のバリスタ（Ｂ４）を更に備える。そして前記Ｎ相電源配線は中性点（Ｑ）を有し、前記第（Ｎ＋１）のバリスタの前記一端は前記中性点に接続され、前記第（Ｎ＋１）のバリスタの前記他端は前記第１乃至前記第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）の各々の他端と共に前記アレスタ（Ａ０）の前記一端に接続される。

この発明にかかるサージ吸収回路の第１の態様によれば、アレスタの一端を介して、相間には二つのバリスタが直列に接続されるので、バリスタの耐圧を低くすることができる。またアレスタの他端を接地することにより、Ｎ相電源配線のいずれもがアレスタを介して接地される。よって安価、簡易な構成でＮ相電源配線におけるサージを吸収することができる。しかもバリスタは相間でヒューズと直列に接続されるので、サージがＮ相電源配線に印加されてバリスタが導通状態となっても、相間の絶縁を維持することができる。

この発明にかかるサージ吸収回路の第２の態様によれば、安価な構成で、サージ吸収回路の第１の態様を構成する。

この発明にかかるサージ吸収回路の第３の態様によれば、中性点とＮ相電源配線の間にはバリスタを介してヒューズが接続される。また中性点はバリスタとアレスタとを介して接地される。よって中性点においてサージが印加された場合であってもこれを吸収し、かつ相間の絶縁を維持することができる。

図１はこの発明の実施の形態にかかるサージ吸収回路の構成を例示する回路図である。ここでも上述の例との比較を容易にするため、三相電源配線Ｌ１，Ｌ２，Ｌ３の相間電圧は４００Ｖ（実効値）であり、三相電源配線Ｌ１，Ｌ２，Ｌ３は接地Ｇに対して２５０Ｖ（実効値）とする。

三相電源配線Ｌ１，Ｌ２，Ｌ３の各々には、ヒューズＦ１，Ｆ２，Ｆ３のそれぞれの一端が接続される。そしてヒューズＦ１，Ｆ２，Ｆ３のそれぞれの他端には、バリスタＢ１，Ｂ２，Ｂ３の一端が接続される。

バリスタＢ１，Ｂ２，Ｂ３の各々の他端に共通して、アレスタＡ０の一端が接続される。そしてアレスタＡ０の他端は接地Ｇに接続される。

かかる構成ではアレスタＡ０の一端を介して、相間には二つのバリスタが直列に接続される。具体的には電源配線Ｌ１，Ｌ２間にはバリスタＢ１，Ｂ２の直列接続が、電源配線Ｌ２，Ｌ３間にはバリスタＢ２，Ｂ３の直列接続が、電源配線Ｌ３，Ｌ１間にはバリスタＢ３，Ｂ１の直列接続が、それぞれ設けられている。よって図３を用いて説明したように、バリスタＢ１，Ｂ２，Ｂ３としては耐圧が４７０Ｖのものを選定することができる。

しかもアレスタＡ０の他端が接地Ｇに接続されることにより、電源配線Ｌ１，Ｌ２，Ｌ３のいずれもがアレスタＡ０を介して接地Ｇに接続される。よって安価、簡易な構成で三相電源配線Ｌ１，Ｌ２，Ｌ３におけるサージを吸収することができる。

しかもバリスタＢ１，Ｂ２，Ｂ３は相間でヒューズＦ１，Ｆ２，Ｆ３と直列に接続されるので、サージが三相電源配線Ｌ１，Ｌ２，Ｌ３に印加されてバリスタが導通状態となっても、相間の絶縁を維持することができる。

本実施の形態では、アレスタＡ０は対地用に一つ設けられるだけであるので、その耐圧を高くすることができない。しかし複数個は必要ない。

本実施の形態において、バリスタＢ１，Ｂ２，Ｂ３のいずれの耐圧も、アレスタＡ０の耐圧よりも低く選定できる。これは安価な構成で、サージ吸収回路の上記構成を得る点で好適な選定である。

本実施の形態において中性点Ｑを採用してもよい。バリスタＢ４の一端及び他端は、それぞれ中性点Ｑ及びアレスタＡ０に接続される。これにより、バリスタＢ１，Ｂ２，Ｂ３，Ｂ４の他端同士は共通に接続される。

かかる構成では中性点Ｑと三相電源配線Ｌ１，Ｌ２，Ｌ３との間にそれぞれバリスタＢ１，Ｂ２，Ｂ３を介してヒューズＦ１，Ｆ２，Ｆ３が接続される。また中性点ＱはバリスタＢ４とアレスタＡ０とを介して接地Ｇに接続される。よって中性点Ｑにおいてサージが印加された場合であってもこれを吸収し、かつ相間の絶縁を維持することができる。

表１は部品の使用個数を比較した表である。

バリスタの個数は図２の構成よりも少なくなり、中性点Ｑを採用した場合であっても図３の構成と同様に４個にとどまる。そしてバリスタに要求される耐圧は例外なく小さい点においても、図３の構成より優れている。

更に、たとえ耐圧が低いアレスタであってもそれらを省略することができる点でも、図３の構成より優れている。

更に本発明では、中性点Ｑが採用されなくても、相間に二つのバリスタが直列に接続されてこれらに要求される耐圧が小さいという利点を得ることができる点で、図３の構成よりも優れている。よって中性点Ｑが採用せずに更にバリスタＢ４を省略して部品点数を減らすことも可能である点で優れている。

また、本発明は三相以外の電源配線についても適用可能である。例えば単相の電源配線や４相以上の電源配線についても適用できる。

この発明の実施の形態にかかるサージ吸収回路の構成を例示する回路図である。 従来のサージ吸収回路の構成を例示する回路図である。 想定されたサージ吸収回路の構成を例示する回路図である。

符号の説明

Ｆ１，Ｆ２，Ｆ３ ヒューズ
Ｌ１，Ｌ２，Ｌ３ 電源配線
Ｂ１，Ｂ２，Ｂ３，Ｂ４ バリスタ
Ａ０ アレスタ
Ｑ 中性点

Claims (3)

1. Ｎ相（Ｎは正整数）電源配線（Ｌ１，Ｌ２，Ｌ３）に設けられるサージ吸収回路であって、
   前記Ｎ相電源配線の各々にそれぞれの一端が接続された第１乃至第Ｎのヒューズ（Ｆ１，Ｆ２，Ｆ３）と、
   前記第１乃至前記第Ｎのヒューズの各々の他端にそれぞれの一端が接続された第１乃至第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）と、
   前記第１乃至前記第Ｎのバリスタの各々の他端に共通して接続される一端と、他端とを有するアレスタ（Ａ０）と
   を備えるサージ吸収回路。
2. 前記第１乃至第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）のいずれの耐圧も、前記アレスタ（Ａ０）の耐圧よりも低い、請求項１記載のサージ吸収回路。
3. 一端及び他端を有する第（Ｎ＋１）のバリスタ（Ｂ４）
   を更に備え、
   前記Ｎ相電源配線は中性点（Ｑ）を有し、
   前記第（Ｎ＋１）のバリスタの前記一端は前記中性点に接続され、
   前記第（Ｎ＋１）のバリスタの前記他端は前記第１乃至前記第Ｎのバリスタ（Ｂ１，Ｂ２，Ｂ３）の各々の他端と共に前記アレスタ（Ａ０）の前記一端に接続される、請求項１又は請求項２に記載のサージ吸収回路。
   

Images