JP2007180211A - Core substrate for manufacturing wiring board and manufacturing method of wiring board - Google Patents
Core substrate for manufacturing wiring board and manufacturing method of wiring board Download PDFInfo
- Publication number
- JP2007180211A JP2007180211A JP2005375955A JP2005375955A JP2007180211A JP 2007180211 A JP2007180211 A JP 2007180211A JP 2005375955 A JP2005375955 A JP 2005375955A JP 2005375955 A JP2005375955 A JP 2005375955A JP 2007180211 A JP2007180211 A JP 2007180211A
- Authority
- JP
- Japan
- Prior art keywords
- inner core
- core
- product
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、インナーコアとアウターコアとインナーコア導体層とを有する配線基板製造用コア基板、及びそれを用いた配線基板の製造方法に関するものである。 The present invention relates to a wiring board manufacturing core board having an inner core, an outer core, and an inner core conductor layer, and a manufacturing method of a wiring board using the same.
配線基板を効率良く製造する技術の1つとして、多数個取りという手法が従来よく知られている。ここで多数個取りとは、1枚の大判の配線基板から複数の製品を得る手法であって、通常このような大判の配線基板は、製品となるべき部分が複数配置された製品形成領域と、その製品形成領域の周囲を取り囲む製品外領域とによって構成されている。例えば、図11に示される配線基板211は、コア基板上に、配線層と層間絶縁層とからなるビルドアップ層を積層することによって形成されている。配線基板211の平面視略中央には、製品となる部分が複数配置された製品形成領域212が形成され、製品形成領域212の周囲には製品外領域213が形成されている。
As one of techniques for efficiently producing a wiring board, a technique of taking a large number of pieces is well known. Here, the multi-cavity is a technique for obtaining a plurality of products from a single large-sized wiring board. Usually, such a large-sized wiring board has a product formation region in which a plurality of parts to be products are arranged. And a non-product area surrounding the periphery of the product formation area. For example, the
ところで、製品にならない製品外領域213については、その表面に従来何ら導体層は形成されていなかった。しかし、図11に示されるように、段差の軽減等を目的として、製品外領域213の表面には、めっきからなるダミー導体層214が例えばメッシュ状に設けられている。
Incidentally, no conductor layer has been conventionally formed on the surface of the
ところが、配線基板211の製造時に加熱を伴う工程(キュア、乾燥等)を行うと、ダミー導体層214の表面などに残留した水分や薬液が気化してガスとなり、ダミー導体層214と前記層間絶縁層との間などに溜まってしまう。その結果、ガスが溜まった部分の密着強度が低くなるため、膨れや剥離の原因となり、信頼性低下につながってしまう。そこで、従来、ビルドアップ層における製品外領域213に複数の島状導体を配置した構造が提案されている(例えば、特許文献1参照)。このようにすれば、溜まっているガスを島状導体間を通して外部に抜くことができる。
ところで、コア基板を有する配線基板211を製造する場合、通常コア基板を基にして配線層及び層間絶縁層を交互に積層してビルドアップ層を形成する。よって、ビルドアップ層を精度良く形成するためには、平坦性の高いコア基板を形成しておく必要がある。ところが、コア基板がインナーコア及びアウターコアからなる場合、アウターコアは例えばプリプレグを積層することにより形成されるため、積層時にインナーコアとアウターコアとの間に水分や薬液が閉じ込められやすい。従って、この状態でビルドアップ層を形成すると、配線基板211が完成するまでの間に何度も加熱、冷却を繰り返す必要があるため、閉じ込められている水分や薬液が気化してガスとなり、膨れや剥離が発生してコア基板の寸法精度が低下する可能性が高い。
By the way, when manufacturing the
しかしながら、特許文献1に記載の島状導体は、コア基板内ではなくビルドアップ層側に形成されているため、この構造を有していればビルドアップ層側のガス抜きが可能であるかも知れない。しかし、この構造を有していたとしても、インナーコアとアウターコアとの間に溜まるガスを抜くことができない。その結果、コア基板の信頼性が低下し、ひいては配線基板211の信頼性低下につながってしまう。
However, since the island-shaped conductor described in
本発明は上記の課題に鑑みてなされたものであり、その第1の目的は、ガス抜け性に優れるために配線基板に高い信頼性を付与することが可能な配線基板製造用コア基板を提供することにある。また、第2の目的は、上記の好適な配線基板製造用コア基板を用いた配線基板の製造方法を提供することにある。 The present invention has been made in view of the above problems, and a first object of the present invention is to provide a core substrate for manufacturing a wiring board capable of imparting high reliability to the wiring board because of its excellent gas escape properties. There is to do. A second object is to provide a method for manufacturing a wiring board using the above-described preferred core board for manufacturing a wiring board.
そして上記課題を解決するための手段(手段1)としては、インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアと、前記インナーコア主面上に形成されたアウターコアと、前記インナーコア主面上における前記製品形成領域に配置されたインナーコア導体層とを有し、配線層と層間絶縁層とを積層してなるビルドアップ層の支持体として使用されるコア基板であって、前記インナーコア主面上における前記製品外領域に複数のダミー導体層が形成され、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路が形成されていることを特徴とする配線基板製造用コア基板がある。 As means for solving the above problems (means 1), an inner core having an inner core main surface and having a product forming region and a product outer region surrounding the product forming region, and the inner core main surface Support for a buildup layer having an outer core formed on the upper core and an inner core conductor layer disposed in the product formation region on the inner core main surface, and a laminate of a wiring layer and an interlayer insulating layer A core substrate used as a body, wherein a plurality of dummy conductor layers are formed in an area outside the product on the inner core main surface, and the product extends along the inner core main surface between the plurality of dummy conductor layers. There is a core substrate for manufacturing a wiring board, in which a plurality of communication paths are formed to communicate the formation region and the outermost peripheral portion of the inner core.
従って、手段1のコア基板によれば、ダミー導体層の表面などに生じたガスは、インナーコアとアウターコアとの間に溜まらずに、連通路を介してコア基板の外部に抜ける。これにより、インナーコアとアウターコアとの密着強度が維持されるため、膨れや剥離によるコア基板の歩留まりの低下を防止でき、上記のコア基板を用いて製造される配線基板に高い信頼性を付与できる。
Therefore, according to the core substrate of the
また、上記課題を解決するための別の手段(手段2)としては、インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアと、前記インナーコア主面上に形成されたアウターコアと、前記インナーコア主面上における前記製品形成領域に配置されたインナーコア導体層とを有し、配線層と層間絶縁層とを積層してなるビルドアップ層の支持体として使用されるコア基板であって、前記インナーコア主面上における前記製品外領域に複数のダミー導体層が散点的に形成されていることを特徴とする配線基板製造用コア基板をその要旨とする。 Further, as another means (means 2) for solving the above problems, an inner core having an inner core main surface and having a product forming region and a product outer region surrounding the product forming region, and the inner core Build-up comprising an outer core formed on a core main surface and an inner core conductor layer disposed in the product formation region on the inner core main surface, and a wiring layer and an interlayer insulating layer laminated. A core for use in manufacturing a wiring board, comprising: a core substrate used as a support for a layer, wherein a plurality of dummy conductor layers are formed in a scattered manner in the region outside the product on the main surface of the inner core The gist is the substrate.
従って、手段2のコア基板によれば、ダミー導体層の表面などに生じたガスは、インナーコアとアウターコアとの間に溜まらずに、ダミー導体層間を通ってコア基板の外部に抜ける。これにより、インナーコアとアウターコアとの密着強度が維持されるため、膨れや剥離によるコア基板の歩留まりの低下を防止でき、上記のコア基板を用いて製造される配線基板に高い信頼性を付与できる。
Therefore, according to the core substrate of the
ここで、製品形成領域とは、製品(配線基板)となるべき部分が平面方向に沿って縦横に複数配置された領域のことを指す。一般的には、インナーコア、製品形成領域及び製品となるべき部分は、いずれも平面視略矩形状となるように形成される。また、製品となるべき部分の面積は、製品形成領域の面積に比べてかなり小さく設定される。従って、製品形成領域内には、製品となるべき部分が例えば数十個から数百個配置される。一方、製品外領域は、製品とはならず製造時に製品形成領域から分離、除去されてしまう部分であって、製品形成領域を取り囲んでいる。 Here, the product formation region refers to a region in which a plurality of portions to be products (wiring boards) are arranged vertically and horizontally along the plane direction. In general, the inner core, the product formation region, and the part to be the product are all formed in a substantially rectangular shape in plan view. Further, the area of the part to be the product is set to be considerably smaller than the area of the product formation region. Therefore, for example, several tens to several hundreds of parts to be products are arranged in the product formation region. On the other hand, the non-product area is not a product but is a part that is separated and removed from the product formation area during manufacture, and surrounds the product formation area.
前記製品外領域には複数のダミー導体層が形成されている。ダミー導体層の形状としては特に限定されず、円形状、楕円形状、三角形状、四角形状などを挙げることができるが、特には、円形状であることが好ましい。このようにすれば、コア基板の外部に抜けるガスの流れが、ダミー導体層によって遮られにくくなる。また、円形状であればパターン設計の負担を軽減できるため、高コスト化の防止を達成しやすくなる。さらに、ダミー導体層は、パターン設計負担の軽減という観点から、規則的に配置されるものが好適であるが、特には格子状に配置されていることが好ましい。このようにすれば、複数のダミー導体層によって形成される連通路が直線状となるため、ガスの通過抵抗が小さくなり、ガスがコア基板の外部によりいっそう抜けやすくなる。また、格子状であることによっても、パターン設計の負担を軽減できるため、高コスト化の防止を達成しやすくなる。 A plurality of dummy conductor layers are formed in the outside-product region. The shape of the dummy conductor layer is not particularly limited, and examples thereof include a circular shape, an elliptical shape, a triangular shape, and a quadrangular shape. A circular shape is particularly preferable. In this way, the flow of gas that escapes to the outside of the core substrate is not easily blocked by the dummy conductor layer. Moreover, since the burden of pattern design can be reduced if it is circular, it is easy to achieve high cost prevention. Further, the dummy conductor layers are preferably arranged regularly from the viewpoint of reducing the pattern design burden, but are particularly preferably arranged in a lattice pattern. In this way, since the communication path formed by the plurality of dummy conductor layers is linear, the gas passage resistance is reduced, and the gas is more easily removed from the outside of the core substrate. Moreover, since it is a lattice shape, the burden of pattern design can be reduced, so that it is easy to prevent cost increase.
さらに、複数のダミー導体層は、それぞれ同じ大きさに設定されることが好ましい。これによっても、パターン設計の負担を軽減でき、高コスト化の防止を達成しやすくなる。なお、複数のダミー導体層は、1mm以上10mm以下の間隔で配置されることが好ましい。また、ダミー導体層の厚さは、10μm以上80μm以下であることが好ましく、例えば35μmであることが好ましい。仮に、ダミー導体層の厚さが10μm未満であると、インナーコアとアウターコアとの隙間が小さくなりすぎるため、ガスがコア基板の外部に抜けにくくなる。一方、ダミー導体層の厚さが80μmを超えると、インナーコア主面の凹凸が大きくなるため、アウターコアとの密着性が低下する可能性がある。 Further, the plurality of dummy conductor layers are preferably set to the same size. This also reduces the burden of pattern design, and makes it easy to prevent cost increases. The plurality of dummy conductor layers are preferably arranged at intervals of 1 mm or more and 10 mm or less. The thickness of the dummy conductor layer is preferably 10 μm or more and 80 μm or less, for example, 35 μm. If the thickness of the dummy conductor layer is less than 10 μm, the gap between the inner core and the outer core becomes too small, and the gas is difficult to escape to the outside of the core substrate. On the other hand, when the thickness of the dummy conductor layer exceeds 80 μm, the unevenness of the main surface of the inner core increases, and the adhesion with the outer core may be reduced.
また、ダミー導体層の面積率は限定されるべきではないが、例えばダミー導体層の面積率を5%以上40%以下に設定することが好ましい。ダミー導体層の面積率が5%未満であると、アウターコア形成時の段差を十分に軽減できなくなる可能性がある。一方、ダミー導体層の面積率が40%よりも大きいと、コア基板の外部に抜けるガスの流れが、ダミー導体層によって遮られやすくなる可能性がある。ここで「面積率」とは、製品外領域の表面において所定の領域を設定した場合にその領域に占めるダミー導体層の比率のことをいうものとする。 The area ratio of the dummy conductor layer should not be limited, but it is preferable to set the area ratio of the dummy conductor layer to 5% or more and 40% or less, for example. If the area ratio of the dummy conductor layer is less than 5%, there is a possibility that the level difference when forming the outer core cannot be sufficiently reduced. On the other hand, if the area ratio of the dummy conductor layer is larger than 40%, there is a possibility that the flow of gas that flows out of the core substrate is easily blocked by the dummy conductor layer. Here, the “area ratio” refers to the ratio of the dummy conductor layer occupying a predetermined area on the surface of the non-product area.
そして上記課題を解決するためのさらに別の手段(手段3)としては、上記手段1または2に記載の配線基板製造用コア基板を用いる配線基板の製造方法であって、前記コア基板上に層間絶縁層を形成する絶縁層形成工程と、前記層間絶縁層上に所定パターンの配線層を形成する配線層形成工程とを含むことを特徴とする配線基板の製造方法をその要旨とする。
Further, as another means (means 3) for solving the above-mentioned problem, there is provided a method of manufacturing a wiring board using the core substrate for manufacturing a wiring board according to the
従って、手段3の製造方法によれば、上記手段1または2の配線基板製造用コア基板は、ガスを外部に抜きやすいコア基板であるため、加熱、冷却されたとしてもインナーコアとアウターコアとの密着強度が確実に維持される。よって、手段1または手段2のコア基板に層間絶縁層及び配線層を形成することによって製造される配線基板に、高い信頼性を付与することができる。
Therefore, according to the manufacturing method of the means 3, the core substrate for manufacturing the wiring board of the
以下、手段3にかかる配線基板の製造方法について説明する。 Hereinafter, the manufacturing method of the wiring board concerning the means 3 is demonstrated.
まず、配線基板製造用コア基板を製造する。配線基板製造用コア基板を製造するための工程は、例えば、インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアを準備する準備工程と、前記インナーコア主面上における前記製品形成領域にインナーコア導体層を形成し、前記インナーコア主面上における前記製品外領域に複数のダミー導体層を形成し、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路を形成する導体層及び連通路形成工程と、前記導体層及び連通路形成工程の後、前記インナーコアの前記インナーコア主面上にプリプレグを積層して圧着することにより、前記アウターコアを形成するアウターコア形成工程とを含んでいる。 First, a core substrate for manufacturing a wiring board is manufactured. The step for manufacturing the core substrate for manufacturing a wiring board includes, for example, a preparation step of preparing an inner core having an inner core main surface and having a product formation region and a product outer region surrounding the product formation region, An inner core conductor layer is formed in the product formation region on the inner core main surface, a plurality of dummy conductor layers are formed in the product outer region on the inner core main surface, and the inner core is interposed between the plurality of dummy conductor layers. A conductor layer and a communication path forming step for forming a plurality of communication paths extending along the main surface of the core and communicating the product forming region and the outermost peripheral portion of the inner core, and after the conductor layer and the communication path formation process, Including an outer core forming step of forming the outer core by laminating and crimping a prepreg on the inner core main surface of the core. That.
準備工程では、製品となるべき部分が複数配置された製品形成領域と、その製品形成領域を取り囲む製品外領域とが設定されたインナーコアを準備する。ここで、インナーコアの基材を形成する材料としては特に限定されないが、好ましいインナーコアは高分子材料を主体として形成される。インナーコアを形成するための高分子材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。なお、インナーコアの厚さは、例えば400μm以上1200μm以下に設定されることが好ましい。なお、本発明の一実施形態では、600μmのものを使用している。 In the preparation step, an inner core is prepared in which a product formation region in which a plurality of parts to be products are arranged and an outside product region surrounding the product formation region is set. Here, the material forming the base material of the inner core is not particularly limited, but a preferable inner core is formed mainly of a polymer material. Specific examples of the polymer material for forming the inner core include, for example, EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide / triazine resin), PPE resin (polyphenylene ether resin), etc. There is. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used. Note that the thickness of the inner core is preferably set to 400 μm or more and 1200 μm or less, for example. In one embodiment of the present invention, a 600 μm one is used.
続く導体層及び連通路形成工程では、前記インナーコア主面上における前記製品形成領域にインナーコア導体層を形成し、前記インナーコア主面上における前記製品外領域に複数のダミー導体層を形成し、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路を形成する。なお、導体層の形成と連通路の形成とを、別々に行ってもよいが、同時に行うことが好ましい。このようにすれば、配線基板製造用コア基板を製造する際の工程が少なくて済むため、配線基板製造用コア基板、ひいては配線基板を低コストで製造できる。インナーコア導体層及びダミー導体層を形成する方法としては、基材の両面に銅箔が貼付された銅張積層板を準備し、銅張積層板の両面の銅箔のエッチングを行ってインナーコア導体層及びダミー導体層を例えばサブトラクティブ法によってパターニングすることなどが挙げられる。 In the subsequent conductor layer and communication path forming step, an inner core conductor layer is formed in the product formation region on the inner core main surface, and a plurality of dummy conductor layers are formed in the region outside the product on the inner core main surface. A plurality of communication paths extending along the main surface of the inner core between the plurality of dummy conductor layers and connecting the product formation region and the outermost peripheral portion of the inner core are formed. In addition, although formation of a conductor layer and formation of a communicating path may be performed separately, it is preferable to perform simultaneously. In this way, the number of steps for manufacturing the core substrate for manufacturing a wiring board is reduced, and therefore the core substrate for manufacturing a wiring board, and thus the wiring board, can be manufactured at low cost. As a method of forming the inner core conductor layer and the dummy conductor layer, a copper-clad laminate having copper foil attached to both sides of a base material is prepared, and the copper foil on both sides of the copper-clad laminate is etched to form an inner core. For example, the conductor layer and the dummy conductor layer may be patterned by a subtractive method.
そして、導体層及び連通路形成工程が終了した時点で、インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアと、前記インナーコア主面上における前記製品形成領域に配置されたインナーコア導体層とを有し、前記インナーコア主面上における前記製品外領域に複数のダミー導体層が形成され、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路が形成されていることを特徴とする配線基板製造用コア基板の中間製品が完成する。ここで、配線基板製造用コア基板の中間製品とは、配線基板製造用コア基板の完成品に対する概念であって、具体的にはアウターコアの形成が完了していない状態の配線基板製造用コア基板のことを指す。 When the conductor layer and communication path forming step is completed, an inner core having an inner core main surface and having a product forming region and a product outer region surrounding the product forming region, and the inner core main surface An inner core conductor layer disposed in the product forming region, wherein a plurality of dummy conductor layers are formed in the region outside the product on the inner core main surface, and the inner core main layer is formed between the plurality of dummy conductor layers. An intermediate product of the core substrate for manufacturing a wiring board is completed, wherein a plurality of communication passages extending along the surface and communicating the product formation region and the outermost peripheral portion of the inner core are formed. Here, the intermediate product of the core substrate for manufacturing the wiring board is a concept for the finished product of the core substrate for manufacturing the wiring board, and specifically, the core for manufacturing the wiring substrate in a state where the formation of the outer core is not completed. Refers to the substrate.
続くアウターコア形成工程では、前記インナーコアの前記インナーコア主面上にプリプレグを積層して圧着することにより、前記アウターコアを形成する。この時点で、配線基板製造用コア基板が完成する。なお、プリプレグを圧着する際の温度としては、100℃以上230℃以下であることが好ましく、プリプレグを圧着する際の圧力としては、0.5MPa以上5MPa以下であることが好ましい。なお、本発明の一実施形態では、195℃、2MPaの条件下でプリプレグを圧着(硬化)させる。ここで、「プリプレグ」とは、ガラス繊維(ガラス織布やガラス不織布)や紙などの基材に、調整された樹脂ワニスを含浸させて乾燥処理した半硬化状態のシートをいう。また、プリプレグの厚さは、例えば50μm以上200μm以下に設定されており、前記層間絶縁層よりも厚くなっている。 In the subsequent outer core formation step, the outer core is formed by laminating and pressing a prepreg on the inner core main surface of the inner core. At this point, the wiring board manufacturing core board is completed. In addition, as a temperature at the time of crimping | bonding a prepreg, it is preferable that it is 100 degreeC or more and 230 degrees C or less, and as a pressure at the time of crimping | bonding a prepreg, it is preferable that it is 0.5 MPa or more and 5 MPa or less. In one embodiment of the present invention, the prepreg is pressure-bonded (cured) at 195 ° C. and 2 MPa. Here, the “prepreg” refers to a semi-cured sheet obtained by impregnating a base material such as glass fiber (glass woven fabric or glass nonwoven fabric) or paper with a prepared resin varnish and drying. The thickness of the prepreg is set to, for example, 50 μm or more and 200 μm or less, and is thicker than the interlayer insulating layer.
配線基板製造用コア基板の完成後、層間絶縁層を形成する絶縁層形成工程と、所定パターンの配線層を形成する配線層形成工程とを実施する。ここで、絶縁層形成工程と配線層形成工程とを交互に実施するようにすれば、配線層と層間絶縁層とを交互に積層してなるビルドアップ層をコア基板上に形成することができる。なお、層間絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴(盲孔)が形成されていてもよい。 After completion of the core substrate for manufacturing the wiring substrate, an insulating layer forming step for forming an interlayer insulating layer and a wiring layer forming step for forming a wiring layer having a predetermined pattern are performed. Here, if the insulating layer forming step and the wiring layer forming step are alternately performed, a buildup layer formed by alternately stacking the wiring layers and the interlayer insulating layers can be formed on the core substrate. . In the interlayer insulating layer, a via hole (blind hole) may be formed in advance in order to form a via conductor for interlayer connection.
そして、製品形成領域から製品外領域を除去するとともに、製品形成領域における切断予定線に沿って切断して製品同士を分割すれば、複数ピースの製品(配線基板)が得られる。 Then, by removing the non-product region from the product formation region and cutting along the planned cutting line in the product formation region to divide the products, a multi-piece product (wiring board) is obtained.
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。 Hereinafter, an embodiment embodying the present invention will be described in detail with reference to the drawings.
図1は、本実施形態における配線基板製造用コア基板31(以下「コア基板31」という)の中間製品12を示す概略平面図である。図2は、中間製品12を示す要部概略平面図である。
FIG. 1 is a schematic plan view showing an
図1,図2に示されるように、中間製品12を構成するインナーコア39は、平面視略矩形状をなし、製品となるべき部分27が複数配置された製品形成領域28と、その製品形成領域28を取り囲む枠状の製品外領域29とが設定されている。製品となるべき部分27はいずれも矩形状であり、製品形成領域28内にて縦横に複数個ずつ配置されている。
As shown in FIGS. 1 and 2, the
また、図3には、配線基板製造用コア基板31の中間製品12よりも製造工程がさらに進んだ状態の配線基板の中間製品11が示されている。この中間製品11は、コア基板31と、そのコア基板31の上面32及び下面33にそれぞれ形成されたビルドアップ層51とを備えている。即ち、コア基板31は、ビルドアップ層51の支持体として使用されている。コア基板31は、インナーコア39と、インナーコア上面41(インナーコア主面)及びインナーコア下面42(インナーコア主面)にそれぞれ形成されたアウターコア40とを備えている。本実施形態において、インナーコア39は、銅からなる平面視略矩形状の基板であり、アウターコア40は、ガラスクロス等の無機材料中にエポキシ樹脂等の有機材料を含浸させてなる平面視略矩形状の基板である。また、インナーコア上面41上及びインナーコア下面42上にある製品形成領域28には、それぞれインナーコア導体層80が配置されている。
Further, FIG. 3 shows the
図2,図3に示されるように、インナーコア上面41上及びインナーコア下面42上における製品外領域29には、複数のダミー導体層81が散点的に形成されている。詳述すると、各ダミー導体層81は、約3mmの間隔で格子状に配置されている。本実施形態において、ダミー導体層81は、平面視円形状をなし、その直径は150μm、その厚さは35μmに設定されている。また、製品外領域29に対するダミー導体層81の面積率は、約20%に設定されている。なお、各ダミー導体層81間には、複数の連通路82(例えば図2の矢印参照)が形成される。連通路82は、インナーコア上面41(またはインナーコア下面42)に沿って延びており、製品形成領域28とインナーコア最外周部43とを連通している。また、インナーコア上面41に形成されたアウターコア40の上面(即ち、コア基板31の上面32)、及び、インナーコア下面42に形成されたアウターコア40の下面(即ち、コア基板31の下面33)には、それぞれ導体パターン35が設けられている。
As shown in FIGS. 2 and 3, a plurality of dummy conductor layers 81 are formed on the inner core
図3に示されるように、コア基板31には貫通孔38が形成され、その貫通孔38の内周面には前記ビルドアップ層51同士の電気的な接続を図るためのスルーホール導体37が形成されている。スルーホール導体37中の空洞部には充填材36が充填されている。また、ビルドアップ層51は、厚さ35μmの配線層62,72と、厚さ33μm(但し、配線層62,72がない部分は60μm程度)の層間絶縁層61,71とを交互に積層することによって構成されている。導体パターン35を覆う層間絶縁層61の内部には、層間接続のためのビア導体63が形成され、層間絶縁層61上には、所定パターンの配線層62が形成されている。層間絶縁層61を覆う層間絶縁層71の内部には、層間接続のためのビア導体73が形成され、層間絶縁層71上には、所定パターンの配線層72が形成されている。
As shown in FIG. 3, a through
なお、図2に示されるように、この配線基板の中間製品11は、製品となるべき部分27の外形線に沿って切断される。このような外形線に沿った線のことを切断予定線121と定義する。
As shown in FIG. 2, the
次に、配線基板の製造方法について説明する。 Next, a method for manufacturing a wiring board will be described.
ここではまず、コア基板31を製造する。まず、準備工程において、縦500mm×横500mm×厚み0.8mmの基材の両面に、厚み35μmの銅箔111(図4参照)が貼付された銅張積層板(インナーコア39)を準備する。
Here, first, the
続く導体層及び連通路形成工程では、銅張積層板上に感光性のめっきレジスト形成用材料を設け、図示しないフォトマスクを配置した状態で露光し、現像を行う。この処理により、所定位置に開口部113を有するめっきレジスト112を形成する(図4参照)。次いでエッチングを行い、銅箔111を部分的に溶解除去することで、製品形成領域28の製品となるべき部分27にインナーコア導体層80を形成するとともに、製品外領域29に複数のダミー導体層81を形成する(図5参照)。これにより、複数のダミー導体層81間に、インナーコア上面41及びインナーコア下面42に沿って延び製品形成領域28とインナーコア最外周部43とを連通させる複数の連通路82が形成される。なお、この時点で、コア基板31の中間製品12が完成する。
In the subsequent conductor layer and communication path forming step, a photosensitive plating resist forming material is provided on the copper-clad laminate, and exposure is performed in a state where a photomask (not shown) is disposed, and development is performed. By this process, a plating resist 112 having an
続くアウターコア形成工程では、インナーコア39のインナーコア上面41上及びインナーコア下面42上に、片面に銅箔115が貼付されたプリプレグ114をそれぞれ配置する(図6参照)。なお、本実施形態において、プリプレグ114の厚さは115μmであり、銅箔115の厚さは35μmである。そして次に、180℃以上の温度となるように加熱を行いながら積層方向(接合方向)に押圧力(2MPa)を加える(熱プレス)。これに伴い、インナーコア39、プリプレグ114及び銅箔115が積層方向に沿って押圧されるとともに、熱によりプリプレグ114中の有機材料の粘性が大きくなる。その結果、インナーコア上面41上及びインナーコア下面42上にそれぞれプリプレグ114及び銅箔115が接着(熱圧着)され、プリプレグ114がアウターコア40となる(図7参照)。
In the subsequent outer core formation step, the
次に、インナーコア39、アウターコア40及び銅箔115からなる積層体に対してドリル機を用いて孔あけ加工を行い、スルーホール導体37を形成するための貫通孔38を所定位置にあらかじめ形成しておく。そして、上記積層体の全面に対して無電解銅めっきを施し、各貫通孔38の内周面にスルーホール導体37を形成する。次に、このスルーホール導体37内に樹脂ペーストを印刷充填し、加熱して硬化させて、充填材36を形成する。さらに、各銅箔115のエッチングを行って導体パターン35を例えばサブトラクティブ法によってパターニングする。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な銅箔115をエッチングで除去する。その後、ドライフィルムを剥離することによりコア基板31を得る(図8参照)。
Next, the laminated body composed of the
コア基板31の完成後、層間絶縁層61,71を形成する絶縁層形成工程と、所定パターンの配線層62,72を形成する配線層形成工程とを交互に実施し、コア基板31の上面32の上及び下面33の上にビルドアップ層51を形成する。詳述すると、まずコア基板31の上面32及び下面33にシート状の熱硬化性エポキシ樹脂をラミネートし、未硬化状態にある第1層の層間絶縁層61を形成する。なお、シート状の熱硬化性エポキシ樹脂をラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、層間絶縁層61を形成してもよい。次に、170℃に加熱して層間絶縁層61を半硬化させる。さらに、レーザー加工機により、ビア導体73が形成されるべき位置に盲孔を形成する。そして、180℃に加熱して層間絶縁層61を硬化させる。次に、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部にビア導体63を形成するとともに、層間絶縁層61上に配線層62を形成する。
After the
そして、第1層の層間絶縁層61上にシート状の熱硬化性エポキシ樹脂をラミネートし、未硬化状態にある第2層の層間絶縁層71を形成する。なお、シート状の熱硬化性エポキシ樹脂をラミネートする代わりに、液状の熱硬化性エポキシ樹脂を塗布することにより、未硬化状態にある層間絶縁層71を形成してもよい。次に、170℃に加熱して層間絶縁層71を半硬化させる。さらに、レーザー加工機により、ビア導体73が形成されるべき位置に盲孔を形成する。そして、180℃に加熱して層間絶縁層71を硬化させる。さらに、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部にビア導体73を形成するとともに、層間絶縁層71上に配線層72を形成する。なお、ビルドアップ層51はこの段階で完成し、図3に示した配線基板の中間製品11が得られる。
Then, a sheet-like thermosetting epoxy resin is laminated on the first
その後、従来周知の切断装置などを用いて製品形成領域28から製品外領域29を切断除去するとともに、製品形成領域28における切断予定線121に沿って切断する。これにより、製品同士が分割され、複数ピースの製品(配線基板)が得られる。
Thereafter, the
従って、本実施形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施形態の配線基板製造用コア基板31によれば、ダミー導体層81の表面などに生じたガスは、インナーコア39とアウターコア40との間に溜まらずに、製品形成領域28とインナーコア最外周部43とを連通させる連通路82を介してコア基板31の外部に抜ける。これにより、インナーコア39とアウターコア40との密着強度が維持されるため、膨れや剥離によるコア基板31の歩留まりの低下を防止でき、上記のコア基板31を用いて製造される配線基板に高い信頼性を付与することができる。
(1) According to the
(2)ところで、配線基板の中間製品11を製造する場合、コア基板31を基にして配線層62,72及び層間絶縁層61,71を交互に積層してビルドアップ層51を形成する。よって、ビルドアップ層51を精度良く形成するためには、平坦性の高いコア基板31を形成しておく必要がある。ところが、インナーコア39にプリプレグ114を接着してアウターコア40を形成する場合、プリプレグ114は、プリプレグ114中の有機材料の粘性が大きくなることでインナーコア39に接着されるのであって、基材(ガラス繊維)そのものがインナーコア39に接着される訳ではない。ゆえに、プリプレグ114の基材がインナーコア39のインナーコア上面41に追従しないために、インナーコア39とアウターコア40との間に水分や薬液が閉じ込められやすい。従って、この状態でビルドアップ層51を形成すると、中間製品11が完成するまでの間に何度も加熱、冷却を繰り返す必要があるため、閉じ込められている水分や薬液が気化してガスとなる可能性が高い。また、ビルドアップ層51の形成時に、コア基板31の形成時の温度よりも高い温度に加熱される場合、残っている水分や薬液がガスとなる可能性がより高くなる。その結果、膨れや剥離が生じてコア基板31の寸法精度が低下するため、ビルドアップ層51の寸法精度も低下し、配線基板の信頼性が低くなってしまう。
(2) By the way, when the
そこで、本実施形態では、最もガスが溜まりやすい箇所であるインナーコア39とアウターコア40との間にダミー導体層81を形成して、ガスをコア基板31の外部に抜くようにしている。これにより、膨れや剥離によるコア基板31の歩留まりの低下をより効果的に防止できるため、配線基板により高い信頼性を付与することができる。
Therefore, in the present embodiment, a
(3)本実施形態において、複数のダミー導体層81は、エッチングによって製品外領域29に散点的に形成される。このため、導体層及び連通路形成工程を実施する際に、製品外領域29に残るめっきレジスト112も散点的なものとなる(図4参照)。よって、銅箔111の溶解除去に用いられたエッチング液を、後に連通路82となる箇所(ダミー導体層81間となる箇所)を通ってインナーコア39の外部に排出することができる。即ち、エッチング液が流れやすい構造となるため、ダミー導体層81を確実に形成することができる。
(3) In the present embodiment, the plurality of dummy conductor layers 81 are formed in a scattered manner in the
なお、本発明の実施形態は以下のように変更してもよい。 In addition, you may change embodiment of this invention as follows.
・上記実施形態のダミー導体層81は、平面視円形状をなしていた。しかし、ダミー導体層81は、平面視三角形状(図9参照)、平面視四角形状(図10参照)などの他の形状をなしていてもよい。このようにしても、上記実施形態と同様に、ダミー導体層81の表面などに生じたガスをコア基板31の外部に抜くことができる。しかし、連通路82を通過するガスの抵抗を小さくするためには、ダミー導体層81は、平面視円形状をなしていることが好ましい。
The
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。 Next, the technical ideas grasped by the embodiment described above are listed below.
(1)インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアを準備する準備工程と、前記インナーコア主面上における前記製品形成領域にインナーコア導体層を形成し、前記インナーコア主面上における前記製品外領域に複数のダミー導体層を形成し、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路を形成する導体層及び連通路形成工程と、前記導体層及び連通路形成工程の後、前記インナーコアの前記インナーコア主面上にプリプレグを積層して圧着することにより、前記アウターコアを形成するアウターコア形成工程とを含むことを特徴とする配線基板製造用コア基板の製造方法。 (1) A preparation step of preparing an inner core having an inner core main surface and having a product formation region and a product outer region surrounding the product formation region; and an inner portion of the product formation region on the inner core main surface Forming a core conductor layer, forming a plurality of dummy conductor layers in the outer region on the inner core main surface, and extending along the inner core main surface between the plurality of dummy conductor layers; After a conductor layer and a communication path forming step for forming a plurality of communication paths that communicate with the outermost periphery of the core, and after the conductor layer and the communication path formation step, a prepreg is laminated on the inner core main surface of the inner core. A method of manufacturing a core substrate for manufacturing a wiring board, comprising: an outer core forming step of forming the outer core by pressure bonding.
(2)インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定され、前記インナーコア主面上に金属層が形成されたインナーコアを準備する準備工程と、前記金属層に対してエッチングを行うことにより、前記インナーコア主面上における前記製品形成領域にインナーコア導体層を形成するとともに、前記インナーコア主面上における前記製品外領域に複数のダミー導体層を形成し、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路を形成する導体層及び連通路形成工程と、前記導体層及び連通路形成工程の後、前記インナーコアの前記インナーコア主面上にプリプレグを積層して圧着することにより、前記アウターコアを形成するアウターコア形成工程とを含むことを特徴とする配線基板製造用コア基板の製造方法。 (2) A preparation step of preparing an inner core having an inner core main surface and a product forming region and a product outer region surrounding the product forming region and having a metal layer formed on the inner core main surface; By etching the metal layer, an inner core conductor layer is formed in the product forming region on the inner core main surface, and a plurality of dummy conductor layers are formed in the outer region on the inner core main surface. Forming a plurality of communication paths that extend along the inner core main surface between the plurality of dummy conductor layers and connect the product formation region and the innermost outermost peripheral portion; and a communication path formation step; After the conductor layer and communication path forming step, the prepreg is laminated and pressure-bonded on the inner core main surface of the inner core. A method for manufacturing a wiring board for producing a core substrate which comprises an outer core forming step of forming a Takoa.
(3)インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定され、前記インナーコア主面上に金属層が形成されたインナーコアを準備する準備工程と、前記金属層に対してエッチングを行うことにより、前記インナーコア主面上における前記製品形成領域にインナーコア導体層を形成するとともに、前記インナーコア主面上における前記製品外領域に複数のダミー導体層を形成し、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路を形成する導体層及び連通路形成工程と、前記導体層及び連通路形成工程の後、前記インナーコアの前記インナーコア主面上にプリプレグを積層し、100℃以上230℃以下であって、0.5MPa以上5MPa以下となる条件下で圧着することにより、前記アウターコアを形成するアウターコア形成工程とを含むことを特徴とする配線基板製造用コア基板の製造方法。 (3) A preparation step of preparing an inner core having an inner core main surface and a product forming region and a product outer region surrounding the product forming region, and having a metal layer formed on the inner core main surface; By etching the metal layer, an inner core conductor layer is formed in the product forming region on the inner core main surface, and a plurality of dummy conductor layers are formed in the outer region on the inner core main surface. Forming a plurality of communication paths that extend along the inner core main surface between the plurality of dummy conductor layers and connect the product formation region and the innermost outermost peripheral portion; and a communication path formation step; After the conductor layer and communication path forming step, a prepreg is laminated on the inner core main surface of the inner core, and the temperature is 100 ° C. or higher and 230 ° C. or lower. I, by crimping under conditions to be 0.5MPa or more 5MPa or less, the manufacturing method of the wiring board for producing a core substrate which comprises an outer core forming step of forming the outer core.
(4)インナーコア主面を有するとともに製品形成領域とその製品形成領域を取り囲む製品外領域とが設定されたインナーコアと、前記インナーコア主面上における前記製品形成領域に配置されたインナーコア導体層とを有し、前記インナーコア主面上における前記製品外領域に複数のダミー導体層が形成され、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路が形成されていることを特徴とする配線基板製造用コア基板の中間製品。 (4) An inner core having an inner core main surface and having a product formation region and a product outer region surrounding the product formation region, and an inner core conductor disposed in the product formation region on the inner core main surface A plurality of dummy conductor layers are formed in the outer region on the main surface of the inner core, and extend along the main surface of the inner core between the plurality of dummy conductor layers. An intermediate product of a core substrate for manufacturing a wiring board, wherein a plurality of communication passages communicating with the outermost peripheral portion are formed.
28…製品形成領域
29…製品外領域
31…配線基板製造用コア基板(コア基板)
39…インナーコア
40…アウターコア
41…インナーコア主面としてのインナーコア上面
42…インナーコア主面としてのインナーコア下面
43…インナーコア最外周部
51…ビルドアップ層
61,71…層間絶縁層
62,72…配線層
80…インナーコア導体層
81…ダミー導体層
82…連通路
28 ...
DESCRIPTION OF
Claims (4)
前記インナーコア主面上における前記製品外領域に複数のダミー導体層が形成され、前記複数のダミー導体層間に前記インナーコア主面に沿って延び前記製品形成領域とインナーコア最外周部とを連通させる複数の連通路が形成されていることを特徴とする配線基板製造用コア基板。 An inner core having an inner core main surface and having a product formation region and a product outer region surrounding the product formation region, an outer core formed on the inner core main surface, and the inner core main surface An inner core conductor layer disposed in the product formation region, a core substrate used as a support for a buildup layer formed by laminating a wiring layer and an interlayer insulating layer,
A plurality of dummy conductor layers are formed in the region outside the product on the inner core main surface, and extend along the main surface of the inner core between the plurality of dummy conductor layers to communicate the product forming region with the innermost outermost peripheral portion. A core substrate for manufacturing a wiring board, wherein a plurality of communication paths are formed.
前記インナーコア主面上における前記製品外領域に複数のダミー導体層が散点的に形成されていることを特徴とする配線基板製造用コア基板。 An inner core having an inner core main surface and having a product formation region and a product outer region surrounding the product formation region, an outer core formed on the inner core main surface, and the inner core main surface An inner core conductor layer disposed in the product formation region, a core substrate used as a support for a buildup layer formed by laminating a wiring layer and an interlayer insulating layer,
A core substrate for manufacturing a wiring board, wherein a plurality of dummy conductor layers are formed in a scattered manner in the area outside the product on the inner core main surface.
前記コア基板上に層間絶縁層を形成する絶縁層形成工程と、前記層間絶縁層上に所定パターンの配線層を形成する配線層形成工程とを含むことを特徴とする配線基板の製造方法。 A method for manufacturing a wiring board using the core substrate for manufacturing a wiring board according to any one of claims 1 to 3,
A method of manufacturing a wiring board, comprising: an insulating layer forming step of forming an interlayer insulating layer on the core substrate; and a wiring layer forming step of forming a wiring layer having a predetermined pattern on the interlayer insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375955A JP2007180211A (en) | 2005-12-27 | 2005-12-27 | Core substrate for manufacturing wiring board and manufacturing method of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005375955A JP2007180211A (en) | 2005-12-27 | 2005-12-27 | Core substrate for manufacturing wiring board and manufacturing method of wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180211A true JP2007180211A (en) | 2007-07-12 |
Family
ID=38305114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005375955A Pending JP2007180211A (en) | 2005-12-27 | 2005-12-27 | Core substrate for manufacturing wiring board and manufacturing method of wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180211A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118418A (en) * | 2009-08-31 | 2013-06-13 | Samsung Electro-Mechanics Co Ltd | Printed circuit board panel |
JP2016143725A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
JP2016143727A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
JP2017017181A (en) * | 2015-07-01 | 2017-01-19 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device using the same |
JP2019195108A (en) * | 2019-08-06 | 2019-11-07 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device using multilayer wiring structure |
JP2021061446A (en) * | 2019-08-06 | 2021-04-15 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device including multilayer wiring structure |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210463U (en) * | 1985-07-02 | 1987-01-22 | ||
JPH0312996A (en) * | 1989-06-12 | 1991-01-21 | Ibiden Co Ltd | Multilayer printed wiring board |
JPH03185793A (en) * | 1989-12-14 | 1991-08-13 | Nec Corp | Manufacture of multilayer printed wiring board |
JPH05211392A (en) * | 1992-01-30 | 1993-08-20 | Nec Corp | Manufacture of multilayer printed wiring board |
JPH11177191A (en) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | Printed circuit board and multi-layer printed circuit board |
JP2001267753A (en) * | 2000-03-23 | 2001-09-28 | Ngk Spark Plug Co Ltd | Wiring board |
JP2003324275A (en) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | Method of manufacturing wiring board |
JP2004064009A (en) * | 2002-07-31 | 2004-02-26 | Denso Corp | Manufacturing method for printed circuit board |
JP2004095854A (en) * | 2002-08-30 | 2004-03-25 | Ngk Spark Plug Co Ltd | Multilayer interconnection board |
JP2004241526A (en) * | 2003-02-05 | 2004-08-26 | Kyocera Corp | Wiring board |
JP2005191299A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Wiring board |
-
2005
- 2005-12-27 JP JP2005375955A patent/JP2007180211A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210463U (en) * | 1985-07-02 | 1987-01-22 | ||
JPH0312996A (en) * | 1989-06-12 | 1991-01-21 | Ibiden Co Ltd | Multilayer printed wiring board |
JPH03185793A (en) * | 1989-12-14 | 1991-08-13 | Nec Corp | Manufacture of multilayer printed wiring board |
JPH05211392A (en) * | 1992-01-30 | 1993-08-20 | Nec Corp | Manufacture of multilayer printed wiring board |
JPH11177191A (en) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | Printed circuit board and multi-layer printed circuit board |
JP2001267753A (en) * | 2000-03-23 | 2001-09-28 | Ngk Spark Plug Co Ltd | Wiring board |
JP2003324275A (en) * | 2002-04-30 | 2003-11-14 | Ngk Spark Plug Co Ltd | Method of manufacturing wiring board |
JP2004064009A (en) * | 2002-07-31 | 2004-02-26 | Denso Corp | Manufacturing method for printed circuit board |
JP2004095854A (en) * | 2002-08-30 | 2004-03-25 | Ngk Spark Plug Co Ltd | Multilayer interconnection board |
JP2004241526A (en) * | 2003-02-05 | 2004-08-26 | Kyocera Corp | Wiring board |
JP2005191299A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Wiring board |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118418A (en) * | 2009-08-31 | 2013-06-13 | Samsung Electro-Mechanics Co Ltd | Printed circuit board panel |
JP2016143725A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
JP2016143727A (en) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | Printed wiring board and method of manufacturing the same |
JP2017017181A (en) * | 2015-07-01 | 2017-01-19 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device using the same |
JP2019195108A (en) * | 2019-08-06 | 2019-11-07 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device using multilayer wiring structure |
JP2021061446A (en) * | 2019-08-06 | 2021-04-15 | 大日本印刷株式会社 | Multilayer wiring structure and semiconductor device including multilayer wiring structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101409984B (en) | Circuit board and production method thereof | |
JP2009016802A (en) | Carrier, and printed circuit board manufacturing method | |
JP4075673B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
JP2008277820A (en) | Method for making multilayered circuitized substrate | |
JP2009246358A (en) | Multilayer wiring board | |
WO2014104328A1 (en) | Layered body with support substrate, method for fabricating same, and method for fabricating multi-layer wiring substrate | |
TWI466610B (en) | Package structure and method for manufacturing same | |
JP2011119501A (en) | Method of manufacturing multilayer substrate | |
JP2010034199A (en) | Printed wiring board | |
JP2009246357A (en) | Multilayer wiring board and its production process | |
KR20130099877A (en) | Manufacturing method of multilayer wiring board | |
JP2008124370A (en) | Method of manufacturing multilayer printed wiring board | |
JP2007180211A (en) | Core substrate for manufacturing wiring board and manufacturing method of wiring board | |
JP2009099621A (en) | Method of manufacturing substrate | |
TW201334647A (en) | Multi-layer wiring substrate and method for manufacturing the same | |
JP2009224415A (en) | Method of manufacturing multilayer wiring board, and intermediate product of multilayer wiring board, | |
US20130220691A1 (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP5555368B1 (en) | Wiring board manufacturing method | |
JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
JP2009246336A (en) | Wiring board and method of making the same | |
TW201347639A (en) | Method of manufacturing multilayer wiring substrate | |
TW201540156A (en) | Method for fabricating wiring substrate | |
JP2010214939A (en) | Copper clad laminated sheet and manufacturing method of the same | |
JP6332665B2 (en) | Manufacturing method of multilayer wiring board | |
WO2002056655A1 (en) | Circuit board and production method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20090501 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100105 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100511 Free format text: JAPANESE INTERMEDIATE CODE: A02 |