JP2007180166A - Electronic component, manufacturing method thereof, circuit board, and electronic equipment - Google Patents

Electronic component, manufacturing method thereof, circuit board, and electronic equipment Download PDF

Info

Publication number
JP2007180166A
JP2007180166A JP2005374994A JP2005374994A JP2007180166A JP 2007180166 A JP2007180166 A JP 2007180166A JP 2005374994 A JP2005374994 A JP 2005374994A JP 2005374994 A JP2005374994 A JP 2005374994A JP 2007180166 A JP2007180166 A JP 2007180166A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
surface
control layer
gap control
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005374994A
Other languages
Japanese (ja)
Other versions
JP4784304B2 (en )
Inventor
Hiroki Kato
洋樹 加藤
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component capable of uniformizing the amount of collapse of a bump electrode.
SOLUTION: The electronic component 121 includes on an active surface 121a an electrode 24 and a bump electrode 10 connected electrically with the electrode 24 for electrical connection with a partner board via the bump electrode 10. The electronic component further includes on the active surface 121a a gap control layer 15 provided for keeping an interval between the active surface 121a and the partner side board unchanged.
COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品、電子部品の製造方法、回路基板及び電子機器に関するものである。 The present invention electronic components, the method of manufacturing an electronic component, a circuit board and an electronic apparatus.

各種の電子機器に搭載される基板に半導体IC等の電子部品を実装する方法として、フリップチップ実装が知られている。 As a method of mounting an electronic component such as a semiconductor IC to a substrate to be mounted on various electronic apparatuses, flip-chip mounting is known. このフリップチップ実装では、例えば電子部品の下面にAuメッキバンプ等のバンプ電極(金属バンプ電極)が形成され、このバンプ電極を押し潰しつつ基板上の端子電極に接触させることで、両者の電気的接続が図られる。 In this flip-chip mounting, for example, the bump electrode such as Au plated bump on the lower surface of the electronic component (metal bump electrodes) are formed, it is brought into contact with the terminal electrodes on the substrate while squeezing the bump electrodes, both electrical of connection is achieved. また最近では、バンプ電極として、樹脂製の突起部をコアとした樹脂バンプ電極が開発されている。 Recently, as a bump electrode, the resin bump electrodes protrusions made of resin and the core has been developed. この樹脂バンプ電極を用いれば、実装圧着時の衝撃を樹脂製のコア部で吸収するため、より接続信頼性の高い構造が得られる。 Using this resin bump electrode, for absorbing the shock of mounting crimping the core portion made of resin, having higher connection reliability structure.

ところで、電子部品を基板上に実装する場合には、まず基板の実装面にACFやNCF等の接着剤樹脂を配置し、これを押し分けるようにして電子部品を基板上に圧着するのが一般的である。 Incidentally, in the case of mounting electronic components on a substrate, an adhesive resin such as ACF or NCF disposed on the mounting surface of the substrate first, generally it is to crimp the electronic component on the substrate so as to push aside this is a basis. 電子部品によって押しのけられた接着剤は、バンプ電極の隙間から電子部品の外部へと排出され、最終的に必要な厚みの接着剤層のみが電子部品と基板との間に配置される。 Adhesive displaced by the electronic component is discharged from the gap between the bump electrodes to the outside of the electronic components, only the adhesive layer of the finally required thickness is disposed between the electronic component and the substrate.

しかし、このように接着剤を介して実装を行なうと、電子部品の端部と中央部とでバンプ電極の潰れ量にばらつきが生じる場合がある。 However, when the implement via the adhesive in this manner, there is a case where variation in the collapse of the bump electrodes occurs at the end portion and the central portion of the electronic component. その原因の一つとしては、基板と電子部品とを接着するための接着剤が、電子部品の端部においては流れ出易いのに対し、電子部品の中央部においては流れ出にくいことにより、接着剤の圧力が不均一になることが考えられている。 As one of the causes, an adhesive for bonding the substrate and the electronic component, while easily flowing in the edge portions of the electronic component, the hard flowing it in the center of the electronic component, the adhesive pressure it is considered to become uneven. つまり、接着剤の圧力に分布が存在すると、それによって電子部品が斜めに傾き、バンプ電極の潰れ具合にばらつきが生じるようになるのである。 That is, when a distribution of the pressure of the adhesive is present, whereby the electronic component is inclined at an angle, it become as variations in the collapsed condition of the bump electrode.

そこで、この問題を解決するために、特許文献1に開示される方法を採用することが考えられている。 To solve this problem, it is considered to employ a method disclosed in Patent Document 1. すなわち、電子部品の下面にダミーバンプ電極を均一に設けるという方法である。 That is a method that the lower surface of the electronic component dummy bump electrodes uniformly provided. この方法によれば、電子部品の下面に電気的接続に関与しないダミーバンプ電極を設けることにより、バンプ電極の配置のばらつきを改善し、電子部品の実装圧着時に接着剤の流れを均一化することが期待される。 According to this method, by providing the lower surface dummy bump electrode which is not involved in the electrical connection of the electronic components, it is possible to improve variation of the arrangement of the bump electrodes, to equalize the flow of adhesive at the time of mounting the crimping of electronic components Be expected.
特開平9−68715号公報 JP 9-68715 discloses

しかしながら、上述の方法では、電子部品に均一な分布の圧力が作用した場合における均一なバンプ電極の変形のみを考慮しており、電子部品内に異なる分布の圧力が作用した場合には対応することができない。 However, in the above-described method takes into account the deformation only uniform bump electrode when the pressure of the uniform distribution is applied to the electronic component, the corresponding is when the pressure in the different distributions in the electronic component is applied can not. つまり、電子部品に作用する圧力に分布があると、それによって接着剤の流れやバンプ電極の潰れ具合が不均一になり、十分な効果が得られなくなる。 That is, when there is a distribution in the pressure acting on the electronic component, collapsed state of flow and the bump electrodes of the adhesive becomes uneven, not provide a sufficient effect thereby. 特に、樹脂材料をコアとする樹脂バンプ電極では、バンプ電極自体が容易に変形してしまうので、バンプ電極の潰れの不均一性による接触抵抗のばらつきが金属バンプ電極に比べて大きくなり、電気光学装置に適用した場合には、それによって生じる電気信号のなまりによって、高精細化に十分に対応できなくなる可能性がある。 In particular, the resin bump electrodes of the resin material as the core, since the bump electrode itself is easily deformed, the variation in contact resistance due to unevenness of the collapse of the bump electrodes is increased as compared with the metal bump electrodes, an electro-optical when applied to apparatus, by rounding of the electrical signal thereby generated, it may become impossible to sufficiently cope with higher definition.

本発明はこのような事情に鑑みてなされたものであって、基板上に電子部品を実装する際にバンプ電極の潰れ量を均一化することのできる電子部品及びその製造方法を提供することを目的とする。 The present invention was made in view of such circumstances, to provide an electronic component and a manufacturing method thereof capable of uniform collapse of the bump electrodes when mounting the electronic component on a substrate for the purpose. また、このような電子部品を備えることにより接続信頼性を高めた回路基板及び電子機器を提供することを目的とする。 Another object is to provide a circuit board and an electronic device having improved connection reliability by providing such an electronic component.

上記の課題を解決するため、本発明の電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して相手側基板と電気的に接続される電子部品であって、前記能動面上に、前記能動面と前記相手側基板との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする。 To solve the above problems, an electronic component of the present invention, on the active surface, the electrode and has a said electrode electrically connected to the bump electrodes, the counterpart substrate and electrically via the bump electrode an electronic component to be connected, on the active surface, wherein the gap control layer for holding a gap between the mating substrate and the active surface constant is provided.
この構成によれば、電子部品と相手側基板との間隔(ギャップ)をギャップ制御層の厚みに均一に保持することができるため、バンプ電極の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な特性が得られるようになる。 According to this arrangement, since the distance between the electronic component and the counterpart substrate (gap) can be kept uniform in the thickness of the gap control layer, collapse of the bump electrodes is uniform throughout the active surface, the bump electrodes are uniform characteristics without variation, such as the contact resistance is so obtained between.

本発明においては、前記バンプ電極は、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜と、を有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続されることが望ましい。 In the present invention, the bump electrode has a resin projection which protrudes from the electrode, and a disposed conductive film over the surface of the protrusion from the surface of the electrode, arrangement on the surface of the projection that through the conductive film which is set is the counterpart substrate and electrically connected is desirable.
この構成によれば、バンプ電極が樹脂材料をコアとするもの(樹脂バンプ電極)であるため、バンプ電極を相手側基板の端子に押圧したときに、この樹脂製突起が弾性変形し、相手側基板の反りを吸収することができる。 According to this configuration, since the bump electrodes are those which the resin material and the core (the resin bump electrode), when pressing the bump electrodes to the terminals of the mating substrate, the resin protrusion is elastically deformed, the mating it is possible to absorb the warping of the substrate. また、バンプ電極が弾性変形した状態で相手側基板に接触するため、これらを接着する接着剤が温度変化によって熱膨張してもバンプ電極を介した導電接触状態が維持される。 Moreover, since the bump electrode is brought into contact with a mating substrate in an elastically deformed state, the adhesive for adhering the heat-expanded conductive contact through the bump electrode even if the temperature change is maintained. また、Auメッキバンプ等の金属材料をコアとするもの(金属バンプ電極)に比べて薄い金属膜のパターニングを行えばよく、したがってエッチング用のレジストについてはアスペクト比を低くすることができることから、狭ギャップ化(狭ピッチ化)が可能になる。 Further, since it is possible that the core metal material such as Au plated bumps may be performed to pattern the thin metal film as compared with the (metal bump electrodes), thus the resist for etching to lower the aspect ratio, narrow made possible gap of (narrow pitch) is.

本発明においては,前記ギャップ制御層と前記突起とは同じ材料によって構成されていることが望ましい。 In the present invention, it is preferably composed of the same material as the protrusions and the gap control layer.
この構成によれば、ギャップ制御層とバンプ電極とを共通の工程で形成することができ、製造工程が簡略化される。 According to this configuration, it is possible to form the gap control layer and the bump electrodes in a common process, the manufacturing process can be simplified.

本発明においては、前記ギャップ制御層は、前記バンプ電極が配置される領域を除く前記能動面の略全ての領域に設けられていることが望ましい。 In the present invention, the gap control layer is preferably provided in a substantially entire region of the active surface except an area where the bump electrode is disposed. ここで、「略全て」とは、バンプ電極以外の領域全てにギャップ制御層が設けられる場合だけでなく、ギャップ制御に支障が生じない範囲で部分的にギャップ制御層が形成されない領域が設けられる場合を含む趣旨である。 Here, "substantially all" not only when the gap control layer is provided on the entire area other than the bump electrodes, a region partially gap control layer within a range that does not create an obstacle to the gap control is not formed is provided If it is meant to comprise.
この構成によれば、ギャップ制御層が広い面積で形成されているため、電子部品を相手側基板上に押圧したときにギャップ制御層が変形しにくくなり、能動面全体にわたって良好なギャップ制御が可能になる。 According to this arrangement, since the gap control layer is formed over a large area, it gap control layer is hardly deformed when pressing the electronic component onto the counterpart board, allows good gap control over the active surface become.

本発明においては、前記ギャップ制御層の表面には、前記ギャップ制御層の中央部から前記ギャップ制御層の外周縁に至る溝が設けられていることが望ましい。 In the present invention, the surface of the gap control layer is preferably a groove extending in the outer peripheral edge of the gap control layer from the center of the gap control layer is provided.
このように溝を形成しておけば、接着剤によって電子部品と相手側基板とを接着した際に、接着剤の逃げ道ができ、余分な接着剤がギャップ制御層と相手側基板との間に配置されることがない。 Thus by forming the grooves, upon bonding the electronic component and the counterpart substrate by an adhesive, can escape the adhesive, excess adhesive is between the gap control layer and the counterpart substrate it will not be placed. このため、接着剤の圧力分布が能動面内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。 Therefore, the pressure distribution of the adhesive becomes uniform in the active surface, further collapse of uniform bump electrodes will be obtained thereby.

本発明においては、前記ギャップ制御層の表面には、凹凸が設けられていることが望ましい。 In the present invention, the surface of the gap control layer, it is desirable that unevenness is provided.
この構成によれば、ギャップ制御層の表面に設けられた微細な凹凸によってギャップ制御層の表面積が広がるため、相手側基板との密着力を向上させることができる。 According to this configuration, since the spread surface area of ​​the gap control layer by fine irregularities provided on the surface of the gap control layer, it is possible to improve the adhesion to the opposing substrate.

本発明の電子部品の製造方法は、能動面上に、電極と、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜とを有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続される電子部品の製造方法であって、前記能動面上に、一定の厚みを有する樹脂膜を形成する工程と、前記樹脂膜をパターニングして、前記突起と、前記突起と同じ厚みを有するギャップ制御層を形成する工程と、前記電極の表面から前記突起の表面に至る前記導電膜を形成する工程と、前記ギャップ制御層の厚みを、前記能動面と前記相手側基板との間で保持されるべき間隔の厚みと同じ厚みになるまで低減させる工程と、を有することを特徴とする。 Method for manufacturing an electronic component of the present invention, on the active surface has an electrode, and the resin projection which protrudes from the electrode, and disposed conductive film over the surface of the protrusion from the surface of the electrode the a through the conductive film disposed on the surface of the protrusion and mating substrate and electrically connected to the manufacturing method of the electronic component, on the active surface, form a resin film having a constant thickness step and step, by patterning the resin film to form said protrusions, and forming a gap control layer having the same thickness as the projection, the conductive film extending on a surface of the protrusion from the surface of the electrode to When the thickness of the gap control layer, characterized by and a step of reducing to a same thickness as the thickness of the spacing to be maintained between the mating substrate and the active surface.
この方法によれば、接続信頼性が高く、バンプ電極の狭ギャップ化にも対応可能な電子部品を製造することができる。 According to this method, the connection reliability is high, even a narrow gap of bump electrodes can be manufactured adaptable electronic components. この方法においては、ギャップ制御層とバンプ電極とが共通の工程で形成されるため、これらを別々に形成する場合に比べて製造が容易になる。 In this method, in which the gap control layer and the bump electrode is formed in a common step, manufacturing is easier than in the case of forming these separately.

本発明においては、前記ギャップ制御層の厚みを低減させる工程が、前記ギャップ制御層の表面をプラズマ処理することによって行なわれることが望ましい。 In the present invention, the step of reducing the thickness of the gap control layer, the surface of the gap control layer plasma treatment is desirably carried out by.
この方法によれば、プラズマ処理によってギャップ制御層の表面に微細な凹凸が形成されるため、この凹凸によってギャップ制御層の表面積が広がり、相手側基板との密着力を向上させることができる。 According to this method, since the fine irregularities on the surface of the gap control layer by a plasma treatment is formed, wider surface area of ​​the gap control layer by the irregularities, it is possible to improve the adhesion to the opposing substrate.

本発明においては、前記樹脂膜をパターニングする際に、前記ギャップ制御層の表面に溝を形成することが望ましい。 In the present invention, when patterning the resin film, it is desirable to form grooves on the surface of the gap control layer.
このように溝を形成しておけば、接着剤によって電子部品と相手側基板とを接着した際に、接着剤の逃げ道ができ、余分な接着剤がギャップ制御層と相手側基板との間に配置されることがない。 Thus by forming the grooves, upon bonding the electronic component and the counterpart substrate by an adhesive, can escape the adhesive, excess adhesive is between the gap control layer and the counterpart substrate it will not be placed. このため、接着剤の圧力分布が能動面内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。 Therefore, the pressure distribution of the adhesive becomes uniform in the active surface, further collapse of uniform bump electrodes will be obtained thereby. また、樹脂膜をパターニングするときに同時に溝を形成するので、新たな工程が追加されることがなく、工程が簡略化される。 Further, since at the same time to form a groove when patterning a resin film, without a new process is added, the process is simplified.

本発明の回路基板は、基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、前記電子部品が、上述した本発明の電子部品を備えたことを特徴とする。 Circuit board of the present invention includes a substrate, a circuit board having said substrate and electrically connected to the electronic component, the electronic component is characterized by comprising an electronic component of the present invention described above . また、本発明の回路基板は、基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、前記電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して前記基板と電気的に接続されており、前記基板と前記電子部品の能動面の間には、前記基板と前記能動面との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする。 Further, the circuit board of the present invention includes a substrate, a circuit board having said substrate and electrically connected to the electronic component, the electronic component is on the active surface, and the electrode, the electrode and the electrical has connected to the bump electrode, the via bump electrodes are electrically connected to the substrate, between the active surface of the electronic component and the substrate, the substrate and the active surface wherein the gap control layer which holds the interval constant is provided.
これらの構成によれば、電子部品と相手側基板との間隔(ギャップ)をギャップ制御層の厚みに均一に保持することができるため、バンプ電極の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な特性が得られるようになる。 According to these configurations, since the distance between the electronic component and the counterpart substrate (gap) can be kept uniform in the thickness of the gap control layer, collapse of the bump electrodes is uniform throughout the active surface, the bump electrodes uniform characteristics without variation, such as the contact resistance between each other can be obtained.
なお、この構成においては、ギャップ制御層は電子部品側又は該電子部品が実装される基板側のいずれに配置されても良い。 Note that in this configuration, the gap control layer may be located either on the substrate side of the electronic component side or electronic component is mounted. また、これらを接着する接着剤の中にこのようなギャップ制御層としての機能を有する部材が配置されていても良い。 Further, members having a function to perform such gap control layer in the adhesive for bonding them may be disposed. この場合、このような部材又は該部材が混入された接着層が本発明のギャップ制御層となる。 In this case, the adhesive layer such member or said member is mixed is gap control layer of the present invention. このような部材としては、液晶表示装置等で一般に使用されるギャップ制御用のスペーサ等を用いることができる。 Such member may be a spacer or the like for the gap control, which is commonly used in the liquid crystal display device or the like.

本発明においては、前記基板と前記電子部品とが接着剤を介して接着されていることが望ましい。 In the present invention, it is preferable that the substrate and the said electronic component is bonded via an adhesive.
この構成によれば、接着剤によって電子部品と基板との接続状態を強固に固定することができる。 According to this configuration, it is possible to firmly fix the connection between the electronic component and the substrate by an adhesive. 電子部品と基板との間に接着剤を配置した場合には、その排出性の相違から、能動面の端部と中央部とで接着剤の量(圧力)に不均一性が生じやすいが、本発明の回路基板ではギャップ制御層によって能動面と相手側基板との間隔が一定に保持されるので、従来の回路基板に比べて圧力分布に不均一性が生じにくく、したがって均一なバンプ電極の潰れ量を得ることができる。 When placing the adhesive between the electronic component and the substrate, from its discharge of differences, but the end portion and the central portion of the active surface heterogeneity is likely to occur in the quantity of adhesive (pressure), the the spacing between the active surface and the counterpart substrate by a gap control layer in the circuit board of the present invention is kept constant, the pressure distribution as compared to conventional circuit board difficult inhomogeneity occurs and thus a uniform bump electrodes it is possible to obtain the collapse amount.

本発明の電子機器は、上述した本発明の回路基板を備えたことを特徴とする。 Electronic device of the present invention is characterized by comprising a circuit board of the present invention described above.
この構成によれば、接続信頼性が高く且つ電気的特性にも優れた電子機器を提供することができる。 According to this configuration, it is possible to provide an excellent electronic apparatus in high and electrical characteristics connection reliability.

以下、図面を参照して本発明の実施の形態について説明する。 Hereinafter, with reference to the drawings will be described embodiments of the present invention. なお、以下の各図において構成要素間の寸法の比率は実際とは異なる場合がある。 Incidentally, the ratio of dimensions between the components in the following drawings may be different from the actual.

[電気光学装置] [Electro-optical device]
図1は電気光学装置の一実施形態である液晶表示装置を示す模式図である。 Figure 1 is a schematic diagram showing a liquid crystal display device which is an embodiment of an electro-optical device.
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。 The liquid crystal display device 100 shown includes a liquid crystal panel 110, and a semiconductor device 121. また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。 If necessary, a polarizing plate (not shown), a reflective sheet, bearing member such as a backlight is provided as appropriate.

液晶パネル110は、ガラスやプラスチックなどで構成される基板111及び112を備えている。 The liquid crystal panel 110 includes a substrate 111 and 112 made of glass or plastic. 基板(回路基板)111と基板112は対向配置され、図示しないシール材などによって相互に貼り合わされている。 Substrate (circuit board) 111 and the substrate 112 are opposed, are bonded to each other by such a sealing material (not shown). 基板111と基板112の間には電気光学物質である液晶(不図示)が封入されている。 Between the substrate 111 and the substrate 112 liquid crystal (not shown) is sealed, which is an electro-optical material. 基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。 The on the inner surface of the substrate 111 ITO (Indium Tin Oxide) electrode 111a made of a transparent conductor, such as are formed, is on the inner surface of the substrate 112 are electrodes 112a disposed opposite to the electrode 111a is formed . なお、電極111a及び電極112aは直交するように配置されている。 The electrode 111a and the electrode 112a are arranged orthogonally. そして、電極111a及び電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ電極端子111bx及び電極端子111cxが形成されている。 The electrode 111a and the electrode 112a are drawn out to a substrate extended portion 111T, electrode terminals 111bx and electrode terminals 111cx are respectively formed on the end thereof. また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。 Also, the edge near the substrate extended portion 111T is input wiring 111d is formed, the terminal 111dx is also formed on its inner end.

基板張出部111T上には、封止樹脂(接着剤)122を介して、半導体装置(電子部品)121が実装されている。 On the substrate extension portion 111T, via the sealing resin (adhesive) 122, the semiconductor device (electronic component) 121 is mounted. この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。 The semiconductor device 121 is, for example, a liquid crystal driving IC chip for driving the liquid crystal panel 110. 半導体装置121の下面には図示しない多数のバンプ電極が形成されており、これらのバンプ電極は基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。 The lower surface of the semiconductor device 121 has a number of bump electrodes (not shown) is formed, these bump electrodes terminals 111bx on the substrate extension portion 111T, 111cx, are respectively conductively connected to 111dx.

また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装されている。 Further, the input terminal 111dy formed on the outer end of input wiring 111d, the flexible wiring board 123 via an anisotropic conductive film 124 is mounted. 入力端子111dyは、フレキシブル配線基板123に設けられた図示しない配線にそれぞれ導電接続されている。 Input terminals 111dy are respectively conductively connected to the wiring (not shown) provided on the flexible wiring board 123. そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。 Then, the control signal via the flexible wiring board 123 from the outside, the video signal, such as a power supply potential is supplied to the input terminal 111dy, drive signals for driving liquid crystal is generated in the semiconductor device 121, is supplied to the liquid crystal panel 110 It has become way.

以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。 According to the liquid crystal display device 100 of the present embodiment configured as described above, by appropriate voltage is applied between the electrode 111a and the electrode 112a through the semiconductor device 121, the electrodes 111a, 112a are to reorient the liquid crystal of the pixel portions disposed to face each other can be modulated light, thereby it is possible to form a desired image on the display region where the pixel in the liquid crystal panel 110 are arranged.

図2は図1のH−H線における側面断面図であり、上記液晶表示装置100における半導体装置121の実装構造の説明図である。 Figure 2 is a side sectional view of line H-H of FIG. 1 is an explanatory view of a mounting structure of a semiconductor device 121 in the liquid crystal display device 100. 図2に示すように、半導体装置121の能動面(図示下面)には、IC側端子として複数のバンプ電極10が設けられ、その先端は上記基板111の端子111bx,111dxに直接導電接触している。 As shown in FIG. 2, the active surface of the semiconductor device 121 (illustrated lower surface) has a plurality of bump electrodes 10 are provided as an IC terminal, the tip terminal 111bx of the substrate 111, in direct contact conductive to 111dx there. バンプ電極10と端子111bx,111dxとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂122が充填されている。 Bump electrodes 10 and the terminals 111bx, on the periphery of the conductive contact portion between the 111dx, the sealing resin 122 cured composed of such a thermosetting resin is filled. また、半導体装置121の能動面121aと、基板111の半導体装置121が実装される面111A(実装面)との間には、該実装面111Aと該能動面121aとの間隔(ギャップ)を一定に保持するギャップ制御層15が設けられている。 Further, the active face 121a of the semiconductor device 121, between the semiconductor device 121 is a surface 111A to be mounted in the substrate 111 (mounting surface), the distance between the mounting surface 111A and 該能 sliding surface 121a (gap) constant gap control layer 15 for holding is provided in the. 半導体装置121と基板111との間隔、このギャップ制御層15によって能動面全体で一定に保持されており、これにより端子111bx,111dxに押圧されるバンプ電極10の潰れ量が均一になるようになっている。 Distance between the semiconductor device 121 and the substrate 111 are held constant throughout the active surface by the gap control layer 15, thereby becoming terminals 111bx, as collapse of the bump electrode 10 is pressed against the 111dx is uniform ing.

[半導体装置] [Semiconductor Device]
次に、半導体装置121の端子構造について説明する。 It will now be described terminal structure of the semiconductor device 121. 図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。 Figure 3 is a partial perspective view showing the structure of the active surface of the semiconductor device 121 to which the terminal is formed.
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)が形成されている(いずれも不図示)。 The semiconductor device 121 is, for example, an IC chip for driving the pixels of the liquid crystal display device, an electronic circuit (integrated circuit) of the wiring or the like on its active surface side for connecting a plurality of electronic devices and the electronic devices such as a thin film transistor are formed (all not shown).

図3に示す半導体装置121では、その能動面121aの長辺に沿って複数の電極パッド(電極)24が整列配置されている。 In the semiconductor device 121 shown in FIG. 3, a plurality of electrode pads (electrode) 24 along the long sides of the active face 121a are aligned. この電極パッド24は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。 The electrode pad 24 has been drawn out from the electronic element or the like as described above, functions as an external electrode of an electronic circuit. また、能動面121aにおける電極パッド列24aの内側には、その電極パッド列24aに沿って直線状に連続する樹脂製の突起(以下、樹脂突起という)12が形成されている。 Further, on the inside of the electrode pad row 24a in the active surface 121a, the electrode pad row 24a made of resin protrusions continuously linearly along the (hereinafter referred to as resin projections) 12 are formed. さらに、各電極パッド24の表面から樹脂突起12の表面にかけて、各電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての複数の導電膜20が形成されている。 Further, over the surface of the resin protrusion 12 from the surface of each electrode pad 24, a plurality of conductive films 20 as a metal wiring connecting the top of each electrode pad 24 and the resin protrusions 12 are formed. そして、コアとしての樹脂突起12と、樹脂突起12の表面に配設された各導電膜20とを含んでバンプ電極10が構成されている。 Then, the resin protrusions 12 as the core, the bump electrodes 10 and a respective conductive film 20 disposed on the surface of the resin protrusion 12 is formed.

導電膜20は、電極パッド24の配列に合わせて一定のピッチで配列されている。 The conductive film 20 are arranged at a constant pitch in accordance with the arrangement of the electrode pads 24. 導電膜20の配置されない部分には樹脂突起12が露出しており、その露出した部分の樹脂突起12Aの表面はプラズマ処理によって削られ、その厚みが減じられている。 The arrangement is not part of the conductive film 20 is exposed resin protrusions 12, the surface of the exposed portion of the resin protrusion 12A is cut by plasma treatment, and its thickness is reduced.

なお、図3の例では、電極パッド列24aの内側に樹脂突起12を配置しているが、電極パッド列24aの外側に樹脂突起12を配置してもよい。 In the example of FIG. 3, but are arranged resin protrusions 12 on the inside of the electrode pad rows 24a, it may be arranged resin protrusions 12 on the outside of the electrode pad row 24a.

能動面121aの中央部には、ギャップ制御層15が設けられている。 At the center of the active face 121a, the gap control layer 15 is provided. このギャップ制御層15は、半導体装置121を相手側基板11に実装した際に、半導体装置121と相手側基板11との間に挟まれて、これらの間隔(ギャップ)を一定間隔に保持する。 The gap control layer 15, upon mounting the semiconductor device 121 on the other side substrate 11, is sandwiched between the semiconductor device 121 and the mating substrate 11 and holds these intervals (gap) at regular intervals. 本実施形態の場合、このギャップ制御層15は、一定の厚みを有する平坦な膜として構成されている。 In this embodiment, the gap control layer 15 is configured as a flat film having a constant thickness. このギャップ制御層15は、バンプ電極15の近傍から能動面121aの中央部に亘って、バンプ電極15の内側全体を略全て覆うように形成されている。 The gap control layer 15, to extend from the vicinity of the bump electrode 15 in the central portion of the active face 121a, is formed to cover almost all the entire inside of the bump electrode 15.

図4は、バンプ電極10の要部構成を示す図であり、図4(a)はバンプ電極の周辺の平面拡大図、図4(b)は図4(a)のA−A線における側面断面図である。 Figure 4 is a diagram showing a main configuration of the bump electrode 10, FIG. 4 (a) is an enlarged plan view around the bump electrode, the side surface of the A-A line in FIG. 4 (b) FIGS. 4 (a) it is a cross-sectional view.
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。 As shown in FIG. 4, the periphery of the active face 121a of the semiconductor device 121, a plurality of electrode pads 24 made of a conductive material such as Al are arranged and formed. また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなる保護膜としてのパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部26aが形成されている。 Further, a passivation film 26 as a protective film made of an electrically insulating material such as SiN is formed on the entire active surface of the semiconductor device 121, the surface of each electrode pad 24 described above, the opening 26a of the passivation film 26 It is formed.

そのパッシベーション膜26の表面であって、電極パッド列24aの内側には、樹脂突起12が形成されている。 A surface of the passivation film 26, on the inside of the electrode pad rows 24a, the resin protrusions 12 are formed. 樹脂突起12は、半導体装置121の能動面121aから突出して形成され、略同一高さで直線状に延在しており、電極パッド列24aと平行に配設されている。 Resin protrusions 12 are formed to protrude from the active surface 121a of the semiconductor device 121, extends linearly at substantially the same height, are arranged parallel to the electrode pad row 24a. この樹脂突起12は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっている。 The resin protrusions 12, a polyimide resin or an acrylic resin, a phenol resin, an epoxy resin, formed of a resin material having elasticity such as silicone resin, modified polyimide resin. 樹脂突起12の断面形状は、図4(b)に示すような半円状や台形状等の弾性変形が容易な形状とすることが望ましい。 Sectional shape of the resin protrusion 12, it is desirable that the elastic deformation of the semi-circular or trapezoidal shape or the like as shown in FIG. 4 (b) is an easy shape. こうすることで、相手側基板との当接時にバンプ電極10を容易に弾性変形させることが可能になり、相手側基板との導電接続の信頼性を向上させることができる。 Thereby, it becomes possible to easily elastically deform the bump electrode 10 during contact with the other side substrate, thereby improving the reliability of the conductive connection to the opposing substrate.

樹脂突起12は、感光性樹脂によって形成することが望ましい。 Resin protrusions 12 is preferably formed by a photosensitive resin. この場合、感光性樹脂をパッシベーション膜26の表面にコーティングし、フォトリソグラフィを行うことにより樹脂突起12が形成される。 In this case, the photosensitive resin is coated on the surface of the passivation film 26, the resin protrusion 12 is formed by performing photolithography. これにより、半導体装置121の能動面121aにおける電極パッド列24aの内側に、精度よく樹脂突起12を配設することが可能になる。 Thus, the inside of the electrode pad rows 24a on the active face 121a of the semiconductor device 121, it is possible to arrange accurately resin protrusion 12. なお、グレーマスクを用いたフォトリソグラフィを行うことにより、樹脂突起12の断面を台形状や半円状等の弾性変形が容易な先細り形状とすることができる。 Incidentally, by performing photolithography using a gray mask, can be a section of the resin protrusion 12 is elastically deformed such as trapezoidal or semicircular and easy tapered shape.

また、各電極パッド24の表面から樹脂突起12の表面にかけて、各電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての複数の導電膜20が形成されている。 Further, over the surface of the resin protrusion 12 from the surface of each electrode pad 24, a plurality of conductive films 20 as a metal wiring connecting the top of each electrode pad 24 and the resin protrusions 12 are formed. この導電膜20は、例えば、Au、Ag、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV等、または鉛フリーはんだ等の導電性材料からなっている。 The conductive film 20 is, for example, has become Au, Ag, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV, and the like, or a conductive material such as lead-free solders. なお導電膜20は、TiW/Au等の2層構造としてもよい。 Incidentally conductive film 20 may have a two-layer structure such as TiW / Au. 導電膜20は、例えば、Ai、Cu、Ni等の導電性金属を蒸着やスパッタリング等により半導体装置121の能動面全体に形成し、これに適宜のパターニング処理を行うことによって形成することができる。 The conductive film 20 is, for example, Ai, Cu, is formed on the entire active surface of the semiconductor device 121 by a conductive metal such as vapor deposition or sputtering such as Ni, it can be formed by performing an appropriate patterning process to this. また、Cu、Ni、Alなどで構成された下地の導電膜の表面をさらにAuメッキ等で被覆し、導電接触性を高めることも可能である。 Further, coated with Cu, Ni, further Au-plated surfaces of the conductive film underlying constituted by an Al or the like, it is also possible to increase the conductivity contact resistance.

なお、導電膜20は、電極パッド24から樹脂突起12を挟んで反対側に延設され、この反対側において、能動面121aと密着している。 Note that the conductive film 20 is extended from the electrode pad 24 on the opposite side across the resin bump 12 in this opposite side, in close contact with the active face 121a. すなわち、導電膜20は、樹脂突起12の外側における各電極パッド24の表面に密着するとともに、樹脂突起12の表面を経由して、樹脂突起12の内側における能動面121aにかけて形成され、この内側の能動面121aに配置されたパッシベーション膜26との間で密着面を形成している。 That is, the conductive film 20 serves to close contact with the surface of each electrode pad 24 outside the resin protrusion 12, via the surface of the resin protrusion 12 is formed over the active face 121a inside the resin bump 12, the inner It forms a contact surface between the passivation film 26 disposed on the active surface 121a. このため、導電膜20は、樹脂突起12を挟んだ両側において能動面に固定されるため、相手側基板と接合する際に剥がれ等が生じにくい構造となっている。 Therefore, the conductive film 20 is to be fixed to the active face at both sides of the resin protrusion 12, such as peeling at the time of bonding the mating substrate has a structure difficult to occur. 導電膜20の形状はこれに限定されず変形可能であり、導電膜20は少なくとも電極パッド24と樹脂突起12の頂部との間にわたって形成されていればよい。 The shape of the conductive film 20 is deformable without being limited thereto, the conductive film 20 may be formed over at least between the electrode pads 24 and the top portion of the resin protrusion 12.

パッシベーション膜26の表面であって、バンプ電極10の内側には、ギャップ制御層15が設けられている。 A surface of the passivation film 26, on the inside of the bump electrode 10, the gap control layer 15 is provided. ギャップ制御層15は、半導体装置121の能動面121aから突出して形成され、略同一高さで能動面121aの中央部全体を覆っている。 Gap control layer 15 is formed to protrude from the active surface 121a of the semiconductor device 121, and covers the entire central portion of the active face 121a at substantially the same height. このギャップ制御層15は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっている。 The gap control layer 15, a polyimide resin or an acrylic resin, a phenol resin, an epoxy resin, formed of a resin material having elasticity such as silicone resin, modified polyimide resin. 本実施形態の場合、ギャップ制御層15と樹脂突起12とは同じ材料によって構成されている。 In the present embodiment, it is constituted by the same material as the gap control layer 15 and the resin bump 12.

ギャップ制御層15の表面はプラズマ処理によって削られており、その厚みは導電膜20の配置された部分の樹脂突起12Bの厚みよりも薄くなっている。 The surface of the gap control layer 15 is cut by plasma treatment, the thickness is thinner than the thickness of the resin protrusion 12B of the arrangement portion of the conductive film 20. 本実施形態の場合、例えば、樹脂突起12Bの厚みh1は15μm程度であり、ギャップ制御層15の厚みh2は10μm程度である。 In this embodiment, for example, the thickness h1 of the resin protrusion 12B is about 15 [mu] m, the thickness h2 of the gap control layer 15 is about 10 [mu] m. また、このプラズマ処理によってギャップ制御層15の表面が荒され、その表面には多数の微細な凹凸が形成されている。 Further, the surface of the gap control layer 15 is roughened by a plasma treatment, a large number of fine irregularities formed on its surface. この凹凸はギャップ制御層15の表面積、すなわち相手側基板11と当接したときの接触面積を広げる効果を有しており、これにより相手側基板との間で高い密着力を得ることが可能となっている。 The uneven surface area of ​​the gap control layer 15, that is, have the effect of widening the contact area when in contact with the mating substrate 11, thereby making it possible to obtain high adhesion between the mating substrate going on.

なお、図3に示した導電膜20の配置されていない部分の樹脂突起12Aは、ギャップ制御層15と同時にプラズマ処理によって削られるため、その厚みはギャップ制御層15と同じ厚みとなっている。 The resin protrusion 12A of the portion not arranged of the conductive film 20 shown in FIG. 3, because they are cut by the gap control layer 15 simultaneously with the plasma treatment and has a thickness of same thickness as the gap control layer 15. また、このプラズマ処理によって樹脂突起12Aの表面が荒らされ、その表面には多数の微細な凹凸が形成されている。 Further, the plasma processing surface of the resin protrusion 12A roughened by a number of fine irregularities formed on its surface.

先の図1に示すように、上記のバンプ電極10は、封止樹脂122を介して基板111上の端子111bxに熱圧着されている。 As shown earlier in Figure 1, the bump electrodes 10 described above are thermally bonded to the terminal 111bx on substrate 111 through sealing resin 122. 封止樹脂122は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。 The sealing resin 122 is a thermosetting resin, before mounting has a uncured or semi-cured state. 封止樹脂122が未硬化状態であれば、実装前に半導体装置121の能動面(図示下面)又は基板111の表面に塗布すればよく、また、封止樹脂122が半硬化状態であれば、フィルム状若しくはシート状として、半導体装置121と基板111との間に介挿すればよい。 If the sealing resin 122 is uncured, it may be applied to the surface of the active surface (shown lower surface) or the substrate 111 of the semiconductor device 121 prior to mounting, also the sealing resin 122 is equal in a semi-cured state, as a film-like or sheet-like, it is insert through between the semiconductor device 121 and the substrate 111. 封止樹脂122としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。 Epoxy resin is generally used as the sealing resin 122, as long as it can also reach the same purpose in other resins.

[半導体装置の実装方法] [Implementation method of a semiconductor device]
図5は、半導体装置121を基板111の端子111dx上に実装する方法を示した要部拡大図である。 Figure 5 is an enlarged view showing a method of mounting the semiconductor device 121 on the terminal 111dx of the substrate 111. 図5(a)は、半導体装置121を押圧してバンプ電極10の先端部を基板111の端子111dxに接触させた状態を示しており、図5(b)は、更に半導体装置121を押圧してバンプ電極10を弾性変形させた状態を示している。 5 (a) is pressed against the semiconductor device 121 shows a state in which the tip portion of the bump electrode 10 is brought into contact with the terminals 111dx of the substrate 111, FIG. 5 (b), further pressing the semiconductor device 121 It shows a state in which the bump electrode 10 is elastically deformed Te. また、図5(c)は、図5(b)のギャップ制御層15と基板111との接触部分を拡大して示している。 Further, FIG. 5 (c) shows an enlarged contact portion between the gap control layer 15 and the substrate 111 in FIG. 5 (b).

図5(a)に示すように、半導体装置121を実装するにあたって、まず基板111の実装面111A上に封止樹脂122が配置される。 As shown in FIG. 5 (a), when mounting the semiconductor device 121, the sealing resin 122 is placed first on the mounting surface 111A of the substrate 111. この封止樹脂122としては、例えばNCF(Non Conductive Film:非導電性フィルム)等の熱硬化性接着剤が好適に用いられる。 As the sealing resin 122, for example, NCF (Non Conductive Film: non-conductive film) thermosetting adhesive or the like is preferably used. この封止樹脂122は、一般的に半導体装置121に形成されているバンプ電極10の厚みよりも厚くなっている。 The sealing resin 122 is thicker than the thickness of the general bump electrode 10 formed on the semiconductor device 121. また、この封止樹脂122は、半導体装置121の能動面121aよりも広い面積で設けられており、これにより半導体装置121を基板111上に確実に実装できるようになっている。 Further, the sealing resin 122 is provided in an area larger than the active face 121a of the semiconductor device 121, thereby becoming a semiconductor device 121 to reliably mounted on the substrate 111. なお、封止樹脂122は、基板111の実装面111A上に配設する代わりに、半導体装置121の能動面121a上に配設しても良い。 Incidentally, the sealing resin 122, instead of disposing on the mounting surface 111A of the substrate 111, may be disposed on the active surface 121a of the semiconductor device 121.

次に、半導体装置121を基板111の実装面111A上に配置し、バンプ電極10と端子111dxとの位置合わせを行なった状態で、半導体装置121を当該実装面111A上に圧着することにより、半導体装置121の実装が行なわれる。 Next, the semiconductor device 121 is disposed on the mounting surface 111A of the substrate 111, in a state of performing the alignment of the bump electrode 10 and the terminal 111dx, by crimping the semiconductor device 121 on the mounting surface 111A, the semiconductor implementation of the device 121 is performed.

半導体装置121の実装は、図示しない加熱加圧ヘッドなどを用いて半導体装置121を基板111上に加熱しながら加圧して行う。 Mounting of the semiconductor device 121 performs pressurized while heating the semiconductor device 121 on the substrate 111 by using a heat pressure head (not shown). このとき、封止樹脂122は初期において加熱によって軟化し、この軟化した樹脂を押し分けるようにしてバンプ電極10の頂部が端子111bxに導電接触する(図5(a))。 At this time, the sealing resin 122 is softened by heating in the initial, the top of the bump electrode 10 so as to push aside the softened resin is conductively contact with the terminal 111bx (Figure 5 (a)). この場合、バンプ電極10の厚みはギャップ制御層15の厚みよりも厚いので、バンプ電極10の先端部が基板111に接触した段階では、まだギャップ制御層15の表面15Aは基板111とは接触していない。 In this case, since the thickness of the bump electrode 10 is thicker than the thickness of the gap control layer 15, at the stage of the tip portion of the bump electrode 10 is in contact with the substrate 111, still surface 15A of the gap control layer 15 is in contact with the substrate 111 not.

図5(b)に示すように、この状態で更に半導体装置121の加圧を行なうと、バンプ電極10のコアである樹脂突起12が押圧されて接触方向(図示上下方向)に弾性変形する。 As shown in FIG. 5 (b), further performed pressurization of the semiconductor device 121 in this state, the resin protrusion 12 is a core of the bump electrode 10 is elastically deformed in has been contacted direction (vertical direction). そして、バンプ電極10がある程度潰れたら、ギャップ制御層15が基板111の実装面111Aに当接し、それ以上半導体装置121が基板111側に押し込まれなくなる。 Then, when a certain degree collapse bump electrode 10, the gap control layer 15 is in contact with the mounting surface 111A of the substrate 111, more semiconductor device 121 is no longer pushed into the side board 111. ここで、ギャップ制御層15は能動面全体を覆った状態で形成されているため、能動面121aと実装面111Aとの間隔はギャップ制御層15の厚みに略正確に制御することが可能である。 Here, since the gap control layer 15 is formed while covering the entire active surface, the distance between the active surface 121a and the mounting surface 111A is able to substantially accurately control the thickness of the gap control layer 15 . このため、仮に半導体装置121に均一な圧力分布で押圧されなかった場合でも、能動面121aと実装面111Aとを略平行な状態で保持することができ、その結果、バンプ電極10の潰れ量を能動面全体で均一にすることが可能である。 Therefore, even if not provisionally pressed with a uniform pressure distribution in the semiconductor device 121, the active surface 121a and can hold the mounting surface 111A substantially parallel to, and as a result, collapse of the bump electrode 10 it is possible to make uniform the entire active surface. さらに、バンプ電極10の潰れ量がギャップ制御層15の厚みで制御されるため、半導体装置121を加圧する力が強くても、バンプ電極10が過剰に潰され、導電膜20に破断や剥離等を生じるといった問題は生じない。 Furthermore, since the collapse of the bump electrode 10 is controlled by the thickness of the gap control layer 15, even if a strong force to pressurize the semiconductor device 121, the bump electrodes 10 are excessively crushed, broken the conductive film 20 and peeling there is no problem such as the cause. したがって、このようなギャップ制御層15を備えた液晶表示装置100においては、バンプ電極10が均一に押し潰されることで、バンプ電極10の接触抵抗等の均一化が図られると共に、バンプ電極10の潰れ量が一定範囲内に制限されることで、バンプ電極10の接続信頼性の向上も図られたものとなる。 Accordingly, in the liquid crystal display device 100 having such a gap control layer 15, by the bump electrodes 10 are uniformly crushed, with uniform contact resistance of the bump electrode 10 can be achieved, the bump electrodes 10 by weight collapse is limited within a certain range, and that efforts were made also improve the connection reliability of the bump electrode 10.

なお、図示は省略したが、この半導体装置121の実装工程においては、ギャップ制御層15だけでなく、バンプ電極間に設けられた樹脂突起12Aによっても、半導体装置121と基板111との間隔が保持される。 Although not shown, in the mounting process of the semiconductor device 121, not only the gap control layer 15, by the resin protrusion 12A provided between the bump electrodes, the distance between the semiconductor device 121 and the substrate 111 is held It is. すなわち、バンプ電極10がある程度潰れたときに、樹脂突起12Aが半導体装置121の能動面121aと基板111の実装面111Aとの間に挟まれ、バンプ電極近傍の両部材の間隔が樹脂突起12Aの厚みだけ離間した状態で保持される。 That is, when the bump electrode 10 is crushed to some extent, the resin protrusion 12A is sandwiched between the mounting surface 111A of the active surface 121a and the substrate 111 of the semiconductor device 121, the distance between both members of the bump electrode vicinity of the resin protrusion 12A is held in a state of spaced by the thickness was. この場合、樹脂突起12Aの配置される面積はギャップ制御層15の配置される面積よりも小さいので、ギャップ制御層15と比較するとギャップを保持する機能(ギャップ制御機能)は弱いが、樹脂突起12Aの材料等を工夫すれば、樹脂突起12A単体でも十分なギャップ制御機能が得られる場合もある。 In this case, since the area is located in the resin protrusion 12A is smaller than the area that is disposed in the gap control layer 15, when compared with the gap control layer 15 functions to retain the gap (gap control function) is weak, the resin protrusion 12A If devised materials or the like, even if a sufficient gap control function in the resin protrusion 12A alone is obtained.

そして、図5(b)の状態でさらに加熱を続けると封止樹脂122は架橋して熱硬化し、加圧力を解放しても封止樹脂122によってバンプ電極10が端子111dxに導電接触しつつ弾性変形した状態に保持される。 Then, and FIG. 5 (b) the sealing resin 122 is further continued heating in the state of the cross-linked thermoset, while the bump electrode 10 is conductively in contact with the terminals 111dx by the sealing resin 122 even when releasing the pressure It is held in an elastically deformed state. このとき、図5(c)に示すように、ギャップ制御層15の表面には微細な凹凸15aが設けられているので、この凹凸15aによってギャップ制御層15と基板111との接触面積が広がり、より強固に半導体装置121と基板111とを固定することができる。 At this time, as shown in FIG. 5 (c), since the surface of the gap control layer 15 is provided with fine irregularities 15a, spreads the contact area between the gap control layer 15 and the substrate 111 by the irregularities 15a, more firmly it is possible to fix the semiconductor device 121 and the substrate 111.

[半導体装置の製造方法] Method of Manufacturing Semiconductor Device]
次に、本発明の半導体装置の製造方法について、特に、上記バンプ電極10を形成する工程について説明する。 Next, a method of manufacturing the semiconductor device of the present invention, in particular, steps of forming the bump electrode 10.
図6及び図7は、半導体装置121の製造方法の一例を示す工程図である。 6 and 7 are process diagrams showing an example of a manufacturing method of the semiconductor device 121. この製造工程は、パッシベーション膜26を形成する工程(図6(a))と、樹脂突起12及びギャップ制御層15を形成する工程(図6(b))と、導電膜20を形成する工程(図6(c))と、ギャップ制御層15の厚みを低減させる工程(図7(a))と、を含む。 The production process includes the steps of forming a passivation film 26 (FIG. 6 (a)), and the step of forming the resin protrusion 12 and the gap control layer 15 (FIG. 6 (b)), the step of forming the conductive film 20 ( FIG comprising 6 and (c)), and the step of reducing the thickness of the gap control layer 15 (FIG. 7 (a)), a. なお、図7(b)は、図7(a)の工程をD方向から見た断面図である。 Incidentally, FIG. 7 (b) is a sectional view seen from the direction D to the step of FIG. 7 (a).

まず、図6(a)に示すように、半導体素子が形成された基板Pの能動面121a上にパッシベーション膜26を形成する。 First, as shown in FIG. 6 (a), a passivation film 26 on the active surface 121a of substrate P on which semiconductor elements are formed. すなわち、成膜法によりSiO やSiN等のパッシベーション膜26を基板P上に形成した後に、フォトリソグラフィ法を用いたパターニングにより開口部26aを形成する。 That is, a passivation film 26 such as SiO 2 or SiN after forming on the substrate P by a deposition method to form an opening 26a by patterning using a photolithography method. 開口部26aの形成は、パッシベーション膜26上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(図示せず)を形成する。 Formation of openings 26a is spin coating on the passivation film 26, a dipping method, a resist layer is formed by a spray coating method or the like, an exposure process and a development process on the resist layer by using a mask further predetermined pattern is formed alms to form a predetermined shape of the resist pattern (not shown). その後、このレジストパターンをマスクにして前記膜のエッチングを行って電極パッド24を露出させる開口部26aを形成し、剥離液等を用いてレジストパターンを除去する。 Thereafter, the resist pattern as a mask to form an opening 26a exposing the electrode pads 24 by etching of the film, the resist pattern is removed using a peeling solution or the like. ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。 Here, it is preferable to use dry etching in etching, reactive ion etching as dry etching (RIE: Reactive Ion Etching) is preferably used. エッチングとしてウェットエッチングを用いることもできる。 It is also possible to use wet etching as the etching.

次に、電極パッド24及びパッシベーション膜26が形成された基板Pの能動面121a上に、樹脂突起12及びギャップ制御層15を構成する樹脂、例えばポジ型レジストとなるアクリル樹脂を、例えば10〜20μm程度に塗布し、さらにプリベークすることによって樹脂膜を形成する。 Next, the electrode pads 24 and a passivation film 26 on the active surface 121a of the substrate P, which is formed, resin forming the resin protrusion 12 and the gap control layer 15, for example, acrylic resin as a positive resist, for example 10~20μm It applied to the extent, further forming a resin film by prebaking. そして、この樹脂膜上にマスクを配置し、このマスクを介して樹脂膜に紫外線を露光する。 Then, this mask is placed on the resin film and exposed to ultraviolet rays to the resin film through the mask.

ここで、マスクとしては、例えばCr等の遮光膜を形成したガラス板からなるもので、形成する樹脂突起12及びギャップ制御層15の平面形状に対応した開口を有したものが用いられる。 Here, the mask, for example made of a glass plate to form a light shielding film of Cr or the like, that has an opening corresponding to the planar shape of the resin protrusion 12 and the gap control layer 15 to be formed is used. また、露光に際しては、その露光条件を調整することにより、現像後に得られる樹脂突起12のパターンを、その上面が凸形状の曲面となるパターンにする。 Further, in exposure, by adjusting the exposure conditions, the pattern of the resin protrusion 12 obtained after development, the pattern in which the upper surface is a curved surface convex. 具体的には、樹脂膜の材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。 Specifically, with respect to material and thickness of the resin film is exposed at a sufficiently small amount greater than the standard exposure, performs so-called under-exposure. なお、実際に行う露光(アンダー露光)としては、例えば標準的な露光量の半分程度で行う。 As actually performed exposure (under exposure), for example, carried out at about half the standard exposure.

このようにして露光を行うと、マスクの開口から露出する樹脂膜では、当該開口の中心から周辺部に行くに連れて漸次露光量が少なくなる。 Doing this way exposed, in the resin film exposed from the opening of the mask, gradually exposure take to go from the center to the periphery of the opening is reduced. したがって、このようにして露光処理を行った後、現像処理を行うと、当該開口から露出した樹脂膜においても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。 Therefore, after the exposure process this manner, when the development process, even in a resin film exposed from the opening, unexposed portions caused by exposure is low is developed and removed. すなわち、樹脂膜はマスクの開口の中心から周辺部に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像により除去され、その結果、樹脂膜は上面が凸形状の曲面となるパターンの突起となるのである。 That is, the resin film from the degree of exposure of the surface layer side is gradually reduced to take to go from the center to the periphery of the opening of the mask, the resin degree of exposure becomes less become unexposed portions by development is removed, so that the resin film will become one projection of the pattern top is curved convex.

以上により、半導体装置121の能動面121a上に、図6(b)に示す樹脂突起12及びギャップ制御層15が形成される。 Thus, on the active face 121a of the semiconductor device 121, the resin protrusion 12 and the gap control layer 15 shown in FIG. 6 (b) is formed. この樹脂突起12は、電極24の配列に沿って能動面121aの4つの縁辺に形成されており、ギャップ制御層15は、その内側であって、能動面121aの中央部全体を覆うように広い面積で形成されている。 The resin protrusion 12 is formed along the arrangement of the electrode 24 to the four edges of the active surface 121a, the gap control layer 15 is a inside, broad to cover the entire central portion of the active face 121a It is formed in the area. なお、この段階では、ギャップ制御層15と樹脂突起12とは同じ厚み(高さ)となっている。 At this stage, it has the same thickness (height) and the gap control layer 15 and the resin bump 12.

次に、図6(c)に示すように、電極パッド24の表面から樹脂突起12の表面にかけて、電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての導電膜20を形成し、樹脂バンプ電極10を完成する。 Next, as shown in FIG. 6 (c), from the surface of the electrode pad 24 toward the surface of the resin protrusion 12, a conductive film 20 as a metal wiring connecting the top of the electrode pads 24 and the resin bump 12, the resin to complete the bump electrode 10. この導電膜20としては、TiW(チタンタングステン)とAu(金)との2層構造を有するものが好適である。 As the conductive film 20, it is preferable to have a two-layer structure of TiW and (titanium tungsten) and Au (gold).

具体的には、まず基板Pの表面全体にスパッタリング等によりTiWからなる第1導電膜を形成し、続いて、この表面全体にさらにスパッタリング等によりAuからなる第2導電膜を形成する。 Specifically, first, the first conductive film made of TiW is formed by sputtering or the like on the entire the front surface of the substrate P, followed by further forming a second conductive film made of Au by sputtering on the entire surface. 第1導電膜を形成するに当たっては、樹脂突起12との密着力を高めるために、予め樹脂突起12の表面にプラズマ処理を施し、その表面に微細な凹凸を形成することが望ましい。 In forming the first conductive film, in order to increase the adhesion between the resin protrusions 12, subjected to plasma treatment in advance the resin protrusion 12 surface, it is desirable to form fine irregularities on its surface.

次に、第2導電膜上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(所定の導電膜パターン以外の領域が開口するパターン)を形成する。 Next, spin coating on the second conductive film, a dipping method, a resist layer is formed by a spray coating method or the like, subjected to exposure treatment and development treatment in the resist layer by using a mask further predetermined pattern is formed, resist pattern having a predetermined shape to form the (other than the predetermined conductive pattern region pattern opening). その後、このレジストパターンをマスクにして第1導電膜及び第2導電膜膜をエッチングし、さらに剥離液等を用いてレジストパターンを除去することにより、所定形状の導電膜20が形成される。 After that, the resist pattern was etched using the first conductive film and the second conductive film layer as a mask, further removing the resist pattern by using a stripping solution or the like, a conductive film 20 having a predetermined shape is formed.

以上によりバンプ電極10が完成したら、図7に示すように、基板P全体にプラズマ処理を施し、ギャップ制御層15及び樹脂突起12Aの厚みを、能動面121aと相手側基板111との間で保持されるべき間隔(ギャップ)と同じ厚みになるまで低減させる。 When the bump electrode 10 is completed by the above, as shown in FIG. 7, subjected to plasma treatment on the entire substrate P, and the thickness of the gap control layer 15 and the resin protrusions 12A, held between the active face 121a and the mating substrate 111 It is reduced to the same thickness as the spacing (gap) to be. ギャップ制御層15及び樹脂突起12Aの厚みは、バンプ電極10の変形が許容される範囲で適切な厚みに設定される。 The thickness of the gap control layer 15 and the resin protrusion 12A is deformation of the bump electrode 10 is set to an appropriate thickness to the extent permitted. 具体的には、(1)樹脂突起12Bが変形可能な範囲、(2)樹脂突起12Bの変形に対して導電膜20が剥離又は断線せずに追随し得る範囲、等に基づいて適切な範囲に設定される。 Specifically, (1) resin protrusion 12B is deformable range, (2) a range in which the conductive film 20 with respect to deformation of the resin protrusion 12B can follow without peeling or breakage, the appropriate range based on the equal It is set to. 本実施形態の場合、バンプ電極10の厚みを15μmとした場合、ギャップ制御層15の厚みは10μm程度に設定される。 In this embodiment, when a 15μm thickness of the bump electrodes 10, the thickness of the gap control layer 15 is set to about 10 [mu] m.

このようなプラズマ処理によってギャップ制御層15及び樹脂突起12Aの表面を削ると、ギャップ制御層15及び樹脂突起12Aの表面が荒らされ、その表面に多数の微細な凹凸が形成される。 When scraping the surface of the gap control layer 15 and the resin protrusion 12A by such plasma treatment, roughened surface of the gap control layer 15 and the resin protrusion 12A, a large number of fine irregularities on its surface. この凹凸は、相手側基板111との接触面積を広げることによって、その接着力(密着力)を高めることに貢献する。 This unevenness, by widening the area of ​​contact with the mating substrate 111, contributing to enhancing the adhesive force (adhesion).
以上により、半導体装置121が完成する。 Thus, the semiconductor device 121 is completed.

以上説明したように、本実施形態の液晶表示装置100では、半導体装置121と基板111との間にギャップ制御機能を有する部材(ギャップ制御層15及び樹脂突起12A)が設けられているため、これらの間隔(ギャップ)を当該部材の厚みに均一に保持することができる。 As described above, in the liquid crystal display device 100 of the present embodiment, since the member having the gap control function (gap control layer 15 and the resin bump 12A) is provided between the semiconductor device 121 and the substrate 111, these the interval (gap) can be kept uniform in the thickness of the member. このため、このような半導体装置121を備えた液晶表示装置100においては、バンプ電極10の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な電気的特性が得られるようになる。 Therefore, in the liquid crystal display device 100 having such a semiconductor device 121, collapse of the bump electrode 10 is uniform throughout the active surface, uniform electrical no variation such as contact resistance between the bump electrodes are properties so obtained.

また、ギャップ制御層15の表面及び樹脂突起12Aの表面に微細な凹凸が形成されているため、この凹凸によって基板111との接着面積が広がり、その結果、半導体装置121と基板111とを強固に接着させることが可能である。 Further, since the fine irregularities are formed on the surface of the surface and the resin protrusion 12A of the gap control layer 15, it spreads the adhesive area with the substrate 111 by the unevenness, as a result, strongly the semiconductor device 121 and the substrate 111 it is possible to adhere. この凹凸はプラズマ処理によってギャップ制御層15の厚みを低減させる際に同時に形成されるため、新たな工程を対化する必要がなく、したがって製造プロセスの簡素化により低コスト化が図られたものとなる。 The irregularities to be formed at the same time reducing the thickness of the gap control layer 15 by the plasma treatment, as it is not necessary to pairing a new step, thus the cost reduction by simplification of the manufacturing process is achieved Become.

なお、本実施形態では、ギャップ制御層15は半導体装置121の能動面上に配置されたが、このギャップ制御層15は半導体装置121の能動面121a又は基板111の実装面111Aのいずれに配置されても良い。 In the present embodiment, although the gap control layer 15 is disposed on the active surface of the semiconductor device 121, the gap control layer 15 is disposed on either of the mounting surface 111A of the active surface 121a or the substrate 111 of the semiconductor device 121 and it may be. また、これらを接着する封止樹脂122の中にこのようなギャップ制御層としての機能を有する部材が配置されていても良い。 Further, members having a function to perform such gap control layer in the sealing resin 122 for adhering the may be disposed. この場合、このような部材又は該部材が混入された接着層が本発明のギャップ制御層となる。 In this case, the adhesive layer such member or said member is mixed is gap control layer of the present invention. このような部材としては、液晶表示装置等で一般に使用されるギャップ制御用のスペーサ等を用いることができる。 Such member may be a spacer or the like for the gap control, which is commonly used in the liquid crystal display device or the like.

また、本実施形態では、ギャップ制御層15及び樹脂突起12Aによって半導体装置121と基板111との間隔を保持したが、ギャップ制御層15のみ又は樹脂突起12Aのみによって、両者の間隔を保持することも可能である。 Further, in the present embodiment, holding the gap between the semiconductor device 121 and the substrate 111 by the gap control layer 15 and the resin protrusion 12A, the only or only the resin protrusions 12A gap control layer 15, also hold both spacing possible it is.

また、本実施形態では、ギャップ制御層15をバンプ電極10の内側のみに設けたが、ギャップ制御層15の位置は必ずしもこれに限定されるものではない。 Further, in the present embodiment is provided with the gap control layer 15 only on the inner side of the bump electrode 10, the position of the gap control layer 15 is not necessarily limited thereto. 例えば、バンプ電極10の内側と外側の双方にギャップ制御層15を設けることも可能である。 For example, it is also possible for both the inside and the outside of the bump electrodes 10 provide a gap control layer 15. ギャップ制御層15は、バンプ電極10が配置される領域を除く能動面121aの略全ての領域に設けられることが望ましく、これにより一層精度の高いギャップ制御が可能になる。 Gap control layer 15 is desirably provided in a substantially entire area of ​​the active face 121a except a region where the bump electrode 10 is arranged, which allows a more accurate gap control. ただし、ギャップ制御層15は、必ずしも能動面全体に形成されている必要はなく、ギャップ制御を行う上で支障が生じない範囲で部分的にギャップ制御層15が形成されない領域を設けることも可能である。 However, the gap control layer 15 is not necessarily required to be formed on the entire active surface, it is also possible to provide a region partially gap control layer 15 to the extent that does not cause trouble is not formed in performing gap control is there.

[変形例] [Modification]
図8(a)〜図8(e)は、半導体装置121の他の構成例を示す平面模式図である。 Figure 8 (a) ~ FIG. 8 (e) is a schematic plan view showing another configuration example of the semiconductor device 121. これらの半導体装置の基本構成は、上記実施形態で示したのものと同じである。 The basic structure of these semiconductor devices is the same as the shown in the above embodiment. すなわち、能動面121aの外周部に沿ってバンプ電極(樹脂突起12)が設けられ、そのバンプ電極が配置される領域を除く能動面121aの略全ての領域にギャップ制御層15が設けられている。 That is, the bump electrodes (resin protrusions 12) is provided along the outer periphery of the active face 121a, the gap control layer 15 is provided approximately every region of the active surface 121a excluding an area where the bump electrode is arranged . したがって、上記実施形態と共通の構成要素には同一の符号を付し、詳細な説明は省略する。 Therefore, the same reference numerals are given to same constituent elements as the above embodiments, and detailed description will be omitted.

図8(a)の例では、ギャップ制御層15の表面に、図示上下方向(半導体装置121の短辺方向)に延びる複数の溝15Dが設けられている。 In the example of FIG. 8 (a), the surface of the gap control layer 15, a plurality of grooves 15D extending in the vertical direction in the figure (the short side direction of the semiconductor device 121) is provided. この溝15Dは、図6(b)の工程で樹脂膜をパターニングする際に、ギャップ制御層15の表面に同時に形成されたものである。 The groove 15D, when patterning the resin film in the step of FIG. 6 (b), and is formed simultaneously on the surface of the gap control layer 15.

この例では、溝15Dが、ギャップ制御層15の中央部からギャップ制御層15の外周縁に至るように形成されているため、封止樹脂によって半導体装置121と相手側基板とを接着した際に、封止樹脂の逃げ道ができ、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがない。 In this example, groove 15D is because they are formed from the central portion of the gap control layer 15 to reach the outer peripheral edge of the gap control layer 15, upon bonding the semiconductor device 121 and the counterpart substrate by sealing resin can escape path for the sealing resin, excess sealing resin is not disposed between the mating substrate and the gap control layer 15. 具体的には、ギャップ制御層15の中央部に配置された封止樹脂は、溝15D、及びバンプ電極間にもうけられた溝(樹脂突起12Aの厚みが低減された部分)を介して外部に排出される。 Specifically, the sealing resin arranged in the center of the gap control layer 15, the groove 15D, and to the outside through the groove formed between the bump electrodes (reduced thickness portion of the resin protrusion 12A) It is discharged. このため、封止樹脂の圧力分布が能動面121a内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。 Therefore, pressure distribution of the sealing resin becomes uniform in the active surface 121a, further collapse of uniform bump electrodes will be obtained thereby. また、樹脂膜をパターニングするときに同時に溝15Dを形成するので、新たな工程が追加されることがなく、工程が簡略化される。 Further, since at the same time forms a groove 15D when patterning a resin film, without a new process is added, the process is simplified.

図8(b)の例では、ギャップ制御層15の表面に、図示左右方向(半導体装置121の長辺方向)に延びる複数の溝15Dが設けられている。 In the example of FIG. 8 (b), the surface of the gap control layer 15, a plurality of grooves 15D extending in the illustrated left-right direction (the long side direction of the semiconductor device 121) is provided. この溝15Dは、図6(b)の工程で樹脂膜をパターニングする際に、ギャップ制御層15の表面に同時に形成されたものである。 The groove 15D, when patterning the resin film in the step of FIG. 6 (b), and is formed simultaneously on the surface of the gap control layer 15. この例では、ギャップ制御層15の中央部に配置された封止樹脂は、溝15Dを介して、バンプ電極の形成されていない半導体装置121の短辺側の辺から外部に排出される。 In this example, a sealing resin arranged in the center of the gap control layer 15, through the groove 15D, and is discharged to the outside from the short side of the side of the semiconductor device 121 is not formed in the bump electrode. したがって、この例でも、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがなく、均一なバンプ電極の潰れ量が得られるようになる。 Thus, in this example, excess sealing resin is that no that is disposed between the mating substrate and the gap control layer 15, collapse of uniform bump electrode can be obtained.

図8(c)の例では、ギャップ制御層15には溝は形成されておらず、バンプ電極(樹脂突起12)は半導体装置121の4つの辺全てに形成されている。 In the example of FIG. 8 (c), not grooves formed in the gap control layer 15, the bump electrodes (resin protrusions 12) are formed on all four sides of the semiconductor device 121. この構成によれば、4つの辺全てに設けた樹脂突起12A(図示は省略している)によって、均一に能動面121aを支持することができる。 According to this arrangement, the resin protrusion 12A provided on all four sides (not shown in the drawings), it is possible to uniformly support the active face 121a.

図8(d)の例では、ギャップ制御層15の表面にX字状の溝15Dが設けられている。 In the example of FIG. 8 (d), X-shaped groove 15D is provided on the surface of the gap control layer 15. この例では、ギャップ制御層15の中央部に配置された封止樹脂は、溝15Dを介して、バンプ電極の形成されていない半導体装置121の角部から外部に排出される。 In this example, a sealing resin arranged in the center of the gap control layer 15, through the groove 15D, and is discharged to the outside from the corner portion of the semiconductor device 121 is not formed in the bump electrode. したがって、この例でも、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがなく、均一なバンプ電極の潰れ量が得られるようになる。 Thus, in this example, excess sealing resin is that no that is disposed between the mating substrate and the gap control layer 15, collapse of uniform bump electrode can be obtained.

図8(e)の例では、ギャップ制御層15に溝は形成されていないが、その代わりに、下辺の樹脂突起12が3つに分割され、その分割された部分によって余分な封止樹脂を排出できるようになっている。 In the example of FIG. 8 (e), the is not formed the groove in the gap control layer 15, but instead, the resin protrusions 12 of the lower side is divided into three, the extra sealing resin by the broken portion so that the it can be discharged. したがって、この例でも、均一なバンプ電極の潰れ量を得ることが可能である。 Thus, in this example, it is possible to obtain a collapse of uniform bump electrode.

[電子機器] [Electronics]
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。 Next, a description will be given of an electronic apparatus including the electro-optical device or semiconductor device described above.
図9は、本発明に係る電子機器の一例を示す斜視図である。 Figure 9 is a perspective view showing an example of an electronic apparatus according to the present invention. この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。 The mobile phone 1300 shown in the figure, an electro-optical device described above as a small display unit 1301 is configured to include a plurality of operation buttons 1302, an earpiece 1303, and a mouthpiece 1304.
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。 Above electro-optical device is not limited to the electronic book, a personal computer, a digital still camera, a liquid crystal television, a view finder type or monitor direct view type video tape recorder, a car navigation device, a pager, word processors, workstations, videophones, POS terminals, touch panels suitably it can be used as an image display means like equipment with a, to provide an electronic apparatus having excellent reliability in electrical connection in each case it can.

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。 Having described the preferred embodiments according to the present invention with reference to the accompanying drawings, it goes without saying that the present invention is not limited to the embodiment. 上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The shapes and combinations of the components described in the embodiments are merely examples, and various modifications are possible based on design requirements without departing from the scope of the present invention.

半導体装置が実装された液晶表示装置を示す模式図である。 It is a schematic diagram showing a liquid crystal display device in which a semiconductor device is mounted. 半導体装置の実装構造の説明図である。 It is an explanatory view of a mounting structure of a semiconductor device. 半導体装置の斜視図である。 It is a perspective view of a semiconductor device. 同半導体装置の端子部分を拡大して示す図である。 Is an enlarged view showing a terminal portion of the semiconductor device. 同半導体装置の実装方法を説明するための工程図である。 It is a process diagram for explaining a mounting method of the semiconductor device. 同半導体装置の製造方法を説明するための工程図である。 It is a process diagram for explaining the manufacturing method of the semiconductor device. 同半導体装置の製造方法を説明するための工程図である。 It is a process diagram for explaining the manufacturing method of the semiconductor device. 半導体装置の他の構成例を示す平面模式図である。 Is a plan view schematically showing another configuration example of the semiconductor device. 電子機器の一例を示す斜視図である。 Is a perspective view illustrating an example of an electronic apparatus.

符号の説明 DESCRIPTION OF SYMBOLS

10…バンプ電極、12…樹脂突起、15…ギャップ制御層、15a…凹凸、15D…溝、20…導電膜、24…電極パッド(電極)、24a…電極パッド列、100…液晶表示装置、111…基板(回路基板)、111bx,111cx,111dx…電極端子、121…半導体装置(電子部品)、121a…能動面、122…封止樹脂(接着剤)、1300…携帯電話(電子機器) 10 ... bump electrode, 12 ... resin protrusion 15 ... gap control layer, 15a ... unevenness, 15D ... groove, 20 ... conductive film, 24 ... electrode pad (electrode), 24a ... electrode pad rows, 100 ... liquid crystal display device, 111 ... substrate (circuit board), 111bx, 111cx, 111dx ... electrode terminal, 121 ... semiconductor device (electronic component), 121a ... active surface, 122 ... sealing resin (adhesive), 1300 ... mobile phone (electronic device)

Claims (13)

  1. 能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して相手側基板と電気的に接続される電子部品であって、 On the active surface, the electrode and has a said electrode electrically connected to the bump electrodes, an electronic component that is electrically connected to the mating substrate via the bump electrode,
    前記能動面上に、前記能動面と前記相手側基板との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする電子部品。 On the active surface, the electronic components, wherein a gap control layer is provided for holding the distance between the mating substrate and the active surface constant.
  2. 前記バンプ電極は、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜と、を有し、 The bump electrode has a resin projection which protrudes from the electrode, and a disposed conductive film over the surface of the protrusion from the surface of the electrode,
    前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続されることを特徴とする請求項1記載の電子部品。 Electronic component according to claim 1, characterized in that it is electrically connected to the mating substrate via the conductive film disposed on the surface of said protrusion.
  3. 前記ギャップ制御層と前記突起とは同じ材料によって構成されていることを特徴とする請求項2記載の電子部品。 Electronic component according to claim 2, characterized in that it is constituted by the same material as the protrusions and the gap control layer.
  4. 前記ギャップ制御層は、前記バンプ電極が配置される領域を除く前記能動面の略全ての領域に設けられていることを特徴とする請求項1〜3のいずれかの項に記載の電子部品。 The gap control layer, the electronic component according to any of claims 1 to 3, characterized in that provided in the almost all areas of the active surface except an area where the bump electrode is disposed.
  5. 前記ギャップ制御層の表面には、前記ギャップ制御層の中央部から前記ギャップ制御層の外周縁に至る溝が設けられていることを特徴とする請求項4記載の電子部品。 Wherein the surface of the gap control layer, the electronic component according to claim 4, wherein a groove extending from the central portion of the gap control layer on the outer periphery of the gap control layer is provided.
  6. 前記ギャップ制御層の表面には、凹凸が設けられていることを特徴とする請求項4又は5記載の電子部品。 On the surface of the gap control layer, the electronic component according to claim 4 or 5, wherein the unevenness is provided.
  7. 能動面上に、電極と、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜とを有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続される電子部品の製造方法であって、 On the active surface, and the electrode, wherein a resin-made projection which protrudes from the electrode, and disposed conductive film over the surface of the protrusion from the surface of the electrode, which is disposed on the surface of the projection a counterpart substrate and electrically connected to the manufacturing method of the electronic component through the conductive film,
    前記能動面上に、一定の厚みを有する樹脂膜を形成する工程と、 On the active surface, and forming a resin film having a constant thickness,
    前記樹脂膜をパターニングして、前記突起と、前記突起と同じ厚みを有するギャップ制御層を形成する工程と、 Patterning the resin layer, and the projection, forming a gap control layer having the same thickness as the protrusion,
    前記電極の表面から前記突起の表面に至る前記導電膜を形成する工程と、 And forming the conductive film extending on a surface of the protrusion from the surface of the electrode,
    前記ギャップ制御層の厚みを、前記能動面と前記相手側基板との間で保持されるべき間隔の厚みと同じ厚みになるまで低減させる工程と、を有することを特徴とする電子部品の製造方法。 The thickness of the gap control layer, a method of manufacturing an electronic component, characterized in that and a step of reducing to a same thickness as the thickness of the spacing to be maintained between the mating substrate and the active surface .
  8. 前記ギャップ制御層の厚みを低減させる工程が、前記ギャップ制御層の表面をプラズマ処理することによって行なわれることを特徴とする請求項7記載の電子部品の製造方法。 Method of manufacturing an electronic component according to claim 7, characterized in that it is performed by the step of reducing the thickness of the gap control layer, a plasma treatment of the surface of the gap control layer.
  9. 前記樹脂膜をパターニングする際に、前記ギャップ制御層の表面に溝を形成することを特徴とする請求項7又は8記載の電子部品の製造方法。 Wherein when patterning the resin film, method of manufacturing an electronic component according to claim 7 or 8, wherein the forming grooves in the surface of the gap control layer.
  10. 基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、 A substrate, a circuit board having said substrate and electrically connected to the electronic component,
    前記電子部品が、請求項1〜6のいずれかの項に記載の電子部品からなることを特徴とする回路基板。 Circuit board on which the electronic components, characterized by comprising the electronic component according to any one of claims 1 to 6.
  11. 基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、 A substrate, a circuit board having said substrate and electrically connected to the electronic component,
    前記電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して前記基板と電気的に接続されており、 The electronic components, on the active surface, and the electrode, and a said electrode electrically connected to the bump electrodes are electrically connected to the substrate via the bump electrode,
    前記基板と前記電子部品の能動面の間には、前記基板と前記能動面との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする回路基板。 Wherein between the substrate and the active surface of the electronic component, circuit board, wherein a gap control layer which holds the distance between the substrate and the active surface constant is provided.
  12. 前記基板と前記電子部品とが接着剤を介して接着されていることを特徴とする請求項10又は11記載の回路基板。 Circuit board according to claim 10 or 11 further characterized in that said substrate and said electronic component is bonded via an adhesive.
  13. 請求項10〜12のいずれかの項に記載の回路基板を備えたことを特徴とする電子機器。 An electronic apparatus comprising the circuit board according to any one of claims 10 to 12.

JP2005374994A 2005-12-27 2005-12-27 Electronic components, the method of manufacturing electronic components, circuit boards and electronic devices Active JP4784304B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005374994A JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic components, the method of manufacturing electronic components, circuit boards and electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005374994A JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic components, the method of manufacturing electronic components, circuit boards and electronic devices

Publications (2)

Publication Number Publication Date
JP2007180166A true true JP2007180166A (en) 2007-07-12
JP4784304B2 JP4784304B2 (en) 2011-10-05

Family

ID=38305081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374994A Active JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic components, the method of manufacturing electronic components, circuit boards and electronic devices

Country Status (1)

Country Link
JP (1) JP4784304B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
JP2009049285A (en) * 2007-08-22 2009-03-05 Seiko Epson Corp Mounting structure, and method of manufacturing the same
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device
JP2009212905A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Substrate for mounting electronic component, and mounting structure for electronic component
JP2009212906A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Mounting structure for electronic component, and method of mounting the same
JP2010063154A (en) * 2007-10-19 2010-03-18 Seiko Epson Corp Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010081308A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010171680A (en) * 2009-01-22 2010-08-05 Seiko Epson Corp Surface acoustic wave device and manufacturing method thereof
JP2010192576A (en) * 2009-02-17 2010-09-02 Seiko Epson Corp Semiconductor device, method of manufacturing the same, and method of manufacturing electronic device
US7994430B2 (en) 2006-10-27 2011-08-09 Epson Imaging Devices Corporation Mounting structure, electro-optical device, electronic apparatus, and method of producing the mounting structure
JP2011176884A (en) * 2011-06-02 2011-09-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
US8183690B2 (en) 2007-08-13 2012-05-22 Seiko Epson Corporation Electronic device
JP2013030789A (en) * 2012-09-10 2013-02-07 Seiko Epson Corp Packaging structure and manufacturing method therefor
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
WO2017188125A1 (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
US20180084642A1 (en) * 2016-09-21 2018-03-22 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus and electronic apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
JPH04345040A (en) * 1991-05-22 1992-12-01 Nitto Denko Corp Insulating film for mounting semiconductor elements, carrier for the same, and mounting structure of semiconductor element
JPH04355933A (en) * 1991-02-07 1992-12-09 Nitto Denko Corp Packaging structure of flip chip
JPH06232210A (en) * 1993-02-05 1994-08-19 Toshiba Corp Semiconductor device, and method for preventing deformation of chip
JP2001068505A (en) * 1999-08-24 2001-03-16 Citizen Electronics Co Ltd Mounting structure for flip chip
JP2005353983A (en) * 2004-06-14 2005-12-22 Seiko Epson Corp Semiconductor device, circuit board, electrooptic device, and electronic device
JP2006222405A (en) * 2005-02-12 2006-08-24 Tatsuharu Matsuda Flip-chip mounting structure and mounting method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
JPH04355933A (en) * 1991-02-07 1992-12-09 Nitto Denko Corp Packaging structure of flip chip
JPH04345040A (en) * 1991-05-22 1992-12-01 Nitto Denko Corp Insulating film for mounting semiconductor elements, carrier for the same, and mounting structure of semiconductor element
JPH06232210A (en) * 1993-02-05 1994-08-19 Toshiba Corp Semiconductor device, and method for preventing deformation of chip
JP2001068505A (en) * 1999-08-24 2001-03-16 Citizen Electronics Co Ltd Mounting structure for flip chip
JP2005353983A (en) * 2004-06-14 2005-12-22 Seiko Epson Corp Semiconductor device, circuit board, electrooptic device, and electronic device
JP2006222405A (en) * 2005-02-12 2006-08-24 Tatsuharu Matsuda Flip-chip mounting structure and mounting method

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994430B2 (en) 2006-10-27 2011-08-09 Epson Imaging Devices Corporation Mounting structure, electro-optical device, electronic apparatus, and method of producing the mounting structure
US8183690B2 (en) 2007-08-13 2012-05-22 Seiko Epson Corporation Electronic device
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
JP2009049285A (en) * 2007-08-22 2009-03-05 Seiko Epson Corp Mounting structure, and method of manufacturing the same
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device
JP4683082B2 (en) * 2007-09-04 2011-05-11 エプソンイメージングデバイス株式会社 Semiconductor device, a semiconductor mounting structure, an electro-optical device
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8274201B2 (en) 2007-10-19 2012-09-25 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010063154A (en) * 2007-10-19 2010-03-18 Seiko Epson Corp Electronic component, mounting structure thereof, and method for mounting electronic component
JP2009212905A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Substrate for mounting electronic component, and mounting structure for electronic component
JP2009212906A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Mounting structure for electronic component, and method of mounting the same
JP2010081308A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
JP2010171680A (en) * 2009-01-22 2010-08-05 Seiko Epson Corp Surface acoustic wave device and manufacturing method thereof
JP2010192576A (en) * 2009-02-17 2010-09-02 Seiko Epson Corp Semiconductor device, method of manufacturing the same, and method of manufacturing electronic device
JP2011176884A (en) * 2011-06-02 2011-09-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
JP2013030789A (en) * 2012-09-10 2013-02-07 Seiko Epson Corp Packaging structure and manufacturing method therefor
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
WO2017188125A1 (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
US20180084642A1 (en) * 2016-09-21 2018-03-22 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus and electronic apparatus

Also Published As

Publication number Publication date Type
JP4784304B2 (en) 2011-10-05 grant

Similar Documents

Publication Publication Date Title
US5130833A (en) Liquid crystal device and manufacturing method therefor
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
US20030164919A1 (en) Displaying substrate and liquid crystal display device having the same
US5847796A (en) Liquid crystal device with driver element thicker than a first substrate and on a second substrate and method of manufacturing
US6366331B1 (en) Active matrix liquid-crystal display device having improved terminal connections
US20020048924A1 (en) Metal bump with an insulating sidewall and method of fabricating thereof
US5844314A (en) Bump comprising protuberances and a method of forming the same
US20090153765A1 (en) Wiring substrate and display device including the same
US5679928A (en) Electrical connecting structure for electrically connecting terminals to each other
US5995188A (en) Liquid crystal display device using stacked layers
US7166920B2 (en) Electronic component, mounted structure, electro-optical device, and electronic device
US20010022640A1 (en) Liquid crystal device and manufacturing method therefor
US20100071946A1 (en) Electronic component mounting structure
JP2005136402A (en) Semiconductor device and its manufacturing method, circuit substrate, electro-optical device, and electronic apparatus
US20100123256A1 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2004214374A (en) Semiconductor device and liquid-crystal display panel
US7060602B2 (en) Method of manufacturing electronic part and mounting electronic part
US7492434B2 (en) Display device having an anisotropic-conductive adhesive film
US20070242207A1 (en) Flat display panel and connection structure
US20050275115A1 (en) Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US20090039495A1 (en) Wiring substrate and display device including the same
CN101188219A (en) Liquid crystal display device drive circuit and manufacture method and display device possessing same
CN1266283A (en) Semiconductor device, instllation structure for smeiconductor device, liquid crystal device and electronic device
US7122937B2 (en) Electrostatic driving device having an interval between electrodes facing each other and manufacturing method of the same
US20070031995A1 (en) Mounting structure, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350