JP2007172778A - Memory test circuit and memory test method - Google Patents
Memory test circuit and memory test method Download PDFInfo
- Publication number
- JP2007172778A JP2007172778A JP2005371683A JP2005371683A JP2007172778A JP 2007172778 A JP2007172778 A JP 2007172778A JP 2005371683 A JP2005371683 A JP 2005371683A JP 2005371683 A JP2005371683 A JP 2005371683A JP 2007172778 A JP2007172778 A JP 2007172778A
- Authority
- JP
- Japan
- Prior art keywords
- defect information
- memory
- defect
- circuit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
Abstract
Description
本発明はメモリテスト回路及びメモリテスト方法に関し、特にメモリの不良箇所を検出するテスト回路及びテスト方法に関する。 The present invention relates to a memory test circuit and a memory test method, and more particularly to a test circuit and a test method for detecting a defective portion of a memory.
近年、システムLSIの大規模化に伴って、内蔵されるメモリも大容量化・多ビット化が進み、さらに搭載されるメモリの数も増加している。このメモリに対するテスト手法として、一般的にBIST(ビルトインセルフテスト)が用いられている。このBISTとは、テスト対象回路に与えるテストパタンを発生するテストパタン生成回路、およびテスト対象回路より読み出したデータと期待値データを比較する比較回路を組込むことにより、LSI内部で自己テストを行う手法である。BISTは、LSI内部のテストパタン生成回路と期待値比較回路とを用いて、LSI内部でメモリのテストパタンを発生させてテスト対象のメモリの検査を行い、パス/フェイル情報のみを外部に出力する。 In recent years, with the increase in scale of system LSIs, the capacity of built-in memories has been increased and the number of bits has been increased, and the number of mounted memories has also increased. As a test method for this memory, BIST (built-in self test) is generally used. The BIST is a method of performing a self test inside an LSI by incorporating a test pattern generation circuit for generating a test pattern to be applied to the test target circuit and a comparison circuit for comparing the data read from the test target circuit with the expected value data. It is. The BIST uses a test pattern generation circuit and an expected value comparison circuit in the LSI to generate a memory test pattern in the LSI, inspects the memory to be tested, and outputs only pass / fail information to the outside. .
しかしながら、一般的なBISTによるテスト手法で得られる情報はメモリ上に故障があったか否かの情報だけであり、メモリの故障箇所を突き止めることはできない。メモリの品質向上を図るためには、故障箇所を突き止めて解析を行い、故障の原因をメモリの製造工程にフィードバックする必要がある。このためにメモリの故障を解析するのに必要な故障箇所の情報を得る技術が必要になっている。 However, the information obtained by a general BIST test method is only information indicating whether or not there is a failure in the memory, and the failure location of the memory cannot be determined. In order to improve the quality of the memory, it is necessary to locate and analyze the failure location and feed back the cause of the failure to the memory manufacturing process. For this reason, there is a need for a technique for obtaining information on a failure location necessary for analyzing a memory failure.
メモリのテストにおいて、故障箇所の検出を行う技術が特許文献1に開示されている。図1に特許文献1に開示された従来例1のメモリテスト回路のブロック図を示す。図1を参照して従来例1について説明する。
Japanese Patent Application Laid-Open No. 2004-133867 discloses a technique for detecting a failure location in a memory test. FIG. 1 shows a block diagram of a memory test circuit of Conventional Example 1 disclosed in
図1に示すメモリテスト回路は、テスト用メモリ制御回路101、書き込みデータ生成回路102、メモリ103、期待値生成回路104、期待値比較回路105、コンペアレジスタ106、テスト項目検出回路107、アドレスレジスタ108、不良ビット検出回路109、FBM(フェイルビットマップ)用メモリ制御回路110、FBM用メモリ111を有している。
A memory test circuit shown in FIG. 1 includes a test
テスト用メモリ制御回路101は、メモリ103をテストするための書き込み制御及び読み出し制御を行う。書き込みデータ生成回路102は、メモリテストにおけるメモリ103へ書き込むデータを生成する。メモリ103は、テスト対象のメモリである。期待値生成回路104は、メモリテストにおいて正常時にメモリ103が出力する出力データ値と一致する比較用期待値を生成する。期待値比較回路105は、比較用期待値とメモリ103から出力された出力データ値を比較する。コンペアレジスタ106は、期待値比較回路105で比較した全ビット分の比較結果を保持する。テスト項目検出回路107は、実施しているメモリテストのテストパタン全体の中のテスト項目番号を検出する。アドレスレジスタ108は、期待値比較回路105で比較中の出力データ値を出力しているメモリセルのアドレスを保持する。不良ビット検出回路109は、コンペアレジスタ106で保持した全ビットの比較結果のうち、期待値と出力データ値とが不一致だったビットを検出する。FBM用メモリ制御回路110は、不良情報が書き込まれるFBM用メモリ111に対して書き込み動作を制御する。FBM用メモリ111は、不良情報としてテスト項目検出回路107、アドレスレジスタ108及び不良ビット検出回路109から出力された値を蓄積する。
The test
LSI外部より入力されたメモリテストモード信号TESTMODとテスト開始信号MEMRSTとは、テスト用メモリ制御回路101に入力される。テスト用メモリ制御回路101が出力する読み出しアドレス信号RADRは、期待値生成回路104とアドレスレジスタ108に入力される。テスト用メモリ制御回路101が出力する読み出し制御信号REは、期待値生成回路104とテスト項目検出回路107に入力される。
The memory test mode signal TESTMOD and the test start signal MEMRST input from outside the LSI are input to the test
また、テスト開始信号MEMRSTは書き込みデータ生成回路102とFBM用メモリ制御回路110にも入力される。書き込みデータ生成回路102は、メモリ103への書き込みデータWDATAが出力する。この書き込みデータは、メモリ103に入力される。また、テスト用メモリ制御回路101は、書き込みアドレス信号WADR、書き込み制御信号WE、読み出しアドレス信号RADR及び読み出し制御信号REを出力し、これらの信号は、メモリ103に入力される。
The test start signal MEMRST is also input to the write
メモリ103が出力する読み出しデータRDATAと期待値生成回路104の出力である期待値データEXDATAとは、期待値比較回路105に入力される。期待値比較回路105が出力するパスフェイル判定信号PASSNGはLSIの外部に出力される。また、期待値比較回路105が出力する比較データCOMPDATAは、コンペアレジスタ106に入力される。このコンペアレジスタ106が出力する比較結果データCOMPDATA2は、不良ビット検出回路109に入力される。さらに、期待値比較回路105より出力されたテスト中断信号COMPPNGは、テスト用メモリ制御回路101とFBM用メモリ制御回路110に入力される。
Read data RDATA output from the
LSI外部から入力されるメモリ解析モード信号DEBGMODと解析結果読み出し信号DEBGREADは、FBM用メモリ制御回路110に入力される。FBM用メモリ制御回路110からは、FBM用アドレス信号FBMADRとFBM用書き込み制御信号FBMWEとFBM用読み出し制御信号FBMREとが出力され、これらの信号は、FBM用メモリ111に入力される。
A memory analysis mode signal DEBGMOD and an analysis result read signal DEBGREAD input from outside the LSI are input to the FBM
FBM用メモリ111は、テスト項目検出回路107から出力されるテスト項目データ信号TESTNO、アドレスレジスタ108から出力されるアドレスデータ信号FAILADR、不良ビット検出回路109から出力される不良ビット信号FAILBITの3つの信号を1つのデータ信号FBMDATAとして書き込む。
The
ここで、メモリ103は、例えば256アドレス8ビットの構成である。また、FBM用メモリ111に書き込むFBMDATAは、例えば14ビット構成であって、上位ビットから3ビットがテスト項目検出回路107の出力信号TESTNO、次の8ビットがアドレスレジスタ108の出力信号FAILADR、残りの3ビットが不良ビット検出回路109の出力信号FAILBITである。
Here, the
FBM用メモリ111として14ビット幅以上のメモリセルを使用すれば不良情報を一度に格納することができる。FBM用メモリ111の容量はテストするメモリ103のビット幅と不良情報の格納数で決定される。FBM用メモリ111の出力は、LSI外部へ出力されるFBM読み出し信号FBMOUTとなる。
If memory cells having a width of 14 bits or more are used as the
図1に示すメモリテスト回路の動作について説明する。LSI外部より入力されるメモリテストモード信号TESTMODによってメモリテストモードが設定され、テスト開始信号MEMRSTが入力されることによってテスト用メモリ制御回路101と書き込みデータ生成回路102とFBM用メモリ制御回路110とがリセットされる。また、書き込みデータ生成回路102は、書き込みデータWDATAの生成を開始する。
An operation of the memory test circuit shown in FIG. 1 will be described. The memory test mode is set by the memory test mode signal TESTMOD input from the outside of the LSI, and the test
続いて、テスト用メモリ制御回路101は、メモリセルに書き込むための書き込みアドレス信号WADRと書き込み制御信号WEを生成する。また、書き込みデータWDATAがメモリ103に書き込まれる。全てのアドレスにデータが書き込まれたら書き込みアドレス信号WADRと書き込み制御信号WEとは停止する。
Subsequently, the test
次に、テスト用メモリ制御回路101にて読み出し制御信号REと読み出しアドレス信号RADRとが生成される。また、期待値生成回路104にて読み出しアドレス信号RADRに対応した期待値データEXDATAが生成される。
Next, the test
期待値生成回路104にて生成された期待値データEXDATAとメモリセルから読み出された読み出しデータRDATAは、期待値比較回路105にて比較される。その結果に基づいて期待値比較回路105は、全ビットが一致していればハイレベルを出力し、1ビットでも不一致の場合はロウレベルをパスフェイル判定信号PASSNGとして出力する。また、読み出しアドレス信号RADRはアドレス値に対応した比較結果が出るまでアドレスレジスタ108にて蓄えられる。また、テスト項目検出回路107にて読み出し制御信号REを数えることによりテストパタン全体で何番目のテストの読み出しであるかを検出し、テストパタン全体の中のどのテスト項目で不良が発生したかを判別する情報としている。テスト項目からそのときのテストパタンを知ることができる。
Expected value data EXDATA generated by the expected
さらに、LSI外部から入力されるメモリ解析モード信号DEBGMODがハイレベルでメモリ解析モードを示している場合は、期待値比較回路105で比較結果の不一致が検出されると、不良ビット数分のクロック期間だけテスト中断信号COMPPNGがハイレベルとなる。テスト用メモリ制御回路101内ではテスト中断信号COMPPNGがハイレベルとなった期間より1クロック少ない期間だけ、次のアドレスの読み出しを停止する。すなわち、1ビットだけの不良の場合は停止させず、3ビットの不良があった場合は2クロック分停止する。
Further, when the memory analysis mode signal DEBGMOD input from the outside of the LSI is at a high level and indicates the memory analysis mode, a clock period corresponding to the number of defective bits is detected when the expected
また、期待値比較回路105で比較された全ビット分の比較データCOMPDATAはコンペアレジスタ106で保持されており、不良ビット検出回路109では不一致だったビット値を検出し、1つの不良情報としてテスト項目番号、不良アドレス、不良ビットを同時にFBM用メモリ111に書き込む。1アドレスに1ビットの不良しかない場合は1度書き込むだけでよいが、複数ビットの不良がある場合は不良ビット検出回路109で不良ビットを順に検出し、複数回FBM用メモリ111に書き込む。FBM用メモリセル制御回路110はテスト中断信号COMPPNGがハイレベルのときにFBM用アドレス信号FBMADRをカウントアップさせる。
Also, the comparison data COMPDATA for all bits compared by the expected
また、全テスト終了後に解析結果読み出し信号DEBAGREADをハイレベルにすると、FBM用メモリ制御回路110が読み出しモードとなり、FBM用メモリ111から不良情報が読み出されFBM読み出し信号FBMOUTに出力される。
When the analysis result read signal DEBAGREAD is set to the high level after the end of all tests, the FBM
一方、メモリのテストにおいて、故障箇所の検出を行う技術の他の一例が特許文献2に開示されている。図2に特許文献2に開示された従来例2のメモリテスト回路のブロック図を示す。図2を参照して従来例2のメモリテスト回路について説明する。
On the other hand,
図2に示す従来例2のメモリテスト回路は、メモリ201、メモリBIST回路202、ロジックスキャンチェーン回路203を有している。また、メモリBIST回路202は、アドレスカウンタ回路2021、データ発生回路2022、比較回路2023、BISTコントローラ回路2024を有している。ロジックスキャンチェーン回路203は、複数のスキャンレジスタ群203−1〜203−nを有している。
The memory test circuit of Conventional Example 2 shown in FIG. 2 includes a
メモリ201は、テスト対象のメモリである。アドレスカウンタ回路2021は、メモリ201をテストするためのアドレスを生成する。データ発生回路2022は、メモリテストにおいて、正常時のメモリが出力する出力データ値と一致する比較用期待値を生成する。比較回路2023は、データ発生回路2022で生成した比較用期待値とメモリ201から出力された出力データ値を比較する。BISTコントローラ回路2024は、メモリテストパタン生成のためにアドレスカウンタ回路2021、データ発生回路2022、比較回路2023を制御する。
The
ロジックスキャンチェーン回路203は、メモリ以外のロジック部分の回路のうちフリップフロップ(F/F)をテストモード時に配線205で接続し、シフトレジスタ構成にすることにより、制御性・観測性を向上させてテストを行うスキャンテストというテスト手法で使用される。このロジックスキャンチェーン回路203を不良情報を格納できるF/Fの個数ごとにスキャンレジスタ群203−1、203−2、・・・、203−nのように分割する。スキャンレジスタ群203−1、203−2、・・・、203−nは、スキャンレジスタ群203−1からスキャンレジスタ群203−2の方向204にデータがシフトできるように構成されている。
The logic
従来例2のメモリテスト回路の動作について説明する。メモリBIST回路202をアクティブにすることでBISTコントローラ回路2024がアクティブとなり、メモリ201のテストを開始する。メモリテストを行う際、ロジックスキャンチェーン回路203は、データをスキャンレジスタ群203−1からスキャンレジスタ群203−2の方向204にシフトさせる。
The operation of the memory test circuit of Conventional Example 2 will be described. By making the
メモリBIST回路202の比較回路2023でメモリ201からの出力データ値とデータ発生回路2022からの出力期待値の比較を行う。比較の結果、不良が観測された場合、その不良情報として、不良を検出した際のアドレス値と比較回路2023で出力された不良判定データ値がスキャンレジスタ群203−1に取り込まれる。以降、メモリテストは不良を観測した後も続けて行なわれ、次の不良が観測された場合、スキャンレジスタ群203−1に取り込まれたデータはスキャンレジスタ群203−2にシフトし、観測された不良情報が新たにスキャンレジスタ群203−1に取り込まれる。このように不良情報をロジックスキャンチェーン回路203にシフト動作で取り込むことにより、最大でn個の不良情報を取り込むことができる。メモリテスト終了後、ロジックスキャンチェーン回路203に保持されている不良情報をシフトさせてSDOから外部に出力させることで不良情報を取り出すことができる。
従来例1では、FBM用メモリ111に不良情報としてテスト項目番号、不良アドレス、不良ビットを格納している。テスト項目番号は、テスト項目検出回路107にて読み出し制御信号REを数えることによりメモリテストパタン全体の中で何番目の読み出しであるかを検出し、どのテストパタンで不良が発生したかを判別する情報としている。しかしながら、メモリ103をテストするためのテストパタンは、「アドレスが昇順となるメモリセルに対して順に"0"をデータ値として書き込む」、「アドレスが降順となるようにメモリセルからデータを読み出す」、「アドレスが降順となるようにメモリセルに"0"と"1"を交互に書き込む」、「アドレスが昇順となるようにメモリセルに"0"と"1"を交互に読み出す」といった部分パタンを組み合わせて構成されている。従って、従来例1のメモリテスト回路は、メモリテストパタン全体の中で何番目の読み出しデータであるかの情報しか有していないために、実施したメモリテストパタン全体のパタン構成内容と対比しなければ、不良が発生した際にメモリをどのように動作させてテストしていたのかを判定できない。つまり、メモリテストパタン全体のパタン構成内容を知らなければ、不良が発生した状態を確認することができないという問題がある。
In Conventional Example 1, a test item number, a defective address, and a defective bit are stored as defect information in the
また、従来例1では、FBM用メモリ111に不良情報を書き込む。しかしながら、不良情報のデータを格納できる容量のメモリが用意できなかった場合、収集できない不良情報が発生するという問題がある。
In Conventional Example 1, defect information is written in the
一方、従来例2は、不良情報として不良アドレスと不良ビットを格納している。しかしながら、このアドレスと不良ビットの情報だけでは、実施されたメモリテストパタンのどのパタンで、またメモリテストパタン中の何番目のパタンで不良を検出したのかがわからないという問題がある。 On the other hand, Conventional Example 2 stores a defective address and a defective bit as defective information. However, there is a problem that it is impossible to know which pattern of the implemented memory test pattern and in what number pattern in the memory test pattern the defect is detected only by this address and defective bit information.
また、従来例2は、ロジックスキャンチェーン回路203に不良情報を取り込むが、従来例1と同様に、格納できる不良情報のサイズを超えた場合は収集できない不良情報が発生するという問題がある。
Further, Conventional Example 2 captures defect information into the logic
本発明にかかるメモリテスト回路は、メモリのテストを行なうためのメモリテスト回路であって、テストパタンの一部を構成し、複数の動作からなる部分パタンを指定するパタンモード信号に応じて前記メモリに対するテストを実行するとともに、前記パタンモード信号を不良情報の一部として格納するものである。本発明によれば、部分パタンを指定するパタンモード信号を不良情報の一部として格納するので、不良が発生した状態を容易に把握することが可能となる。 A memory test circuit according to the present invention is a memory test circuit for testing a memory, and constitutes a part of a test pattern, and the memory test circuit according to a pattern mode signal designating a partial pattern composed of a plurality of operations. The pattern mode signal is stored as part of the defect information. According to the present invention, the pattern mode signal designating the partial pattern is stored as part of the defect information, so that it is possible to easily grasp the state where the defect has occurred.
また、本発明にかかる他のメモリテスト回路は、メモリのテストを行なうためのメモリテスト回路であって、前記メモリの不良情報を検出する不良情報検出手段と、予め設定された不良情報格納方法情報に応じて前記不良情報検出手段によって検出された不良情報を不良情報格納手段に格納するか否かを判定する格納判定手段とを備えたものである。本発明によれば、不良情報を不良情報格納方法情報により格納するか否かを判定しているので、不良情報を格納するメモリの容量が少なくてもすべての不良情報を収集することが可能となる。 Another memory test circuit according to the present invention is a memory test circuit for testing a memory, and includes defect information detection means for detecting defect information of the memory and preset defect information storage method information. And a storage determining means for determining whether or not the defect information detected by the defect information detecting means is stored in the defect information storing means. According to the present invention, since it is determined whether or not the defect information is stored by the defect information storage method information, it is possible to collect all the defect information even if the memory capacity for storing the defect information is small. Become.
本発明によれば、不良が発生した状態を容易に把握することができ、かつ不良情報を格納するメモリの容量が少なくてもすべての不良情報を収集することができるメモリテスト回路及びメモリテスト方法を提供することができる。 According to the present invention, a memory test circuit and a memory test method capable of easily grasping a state where a defect has occurred and collecting all defect information even if the capacity of a memory for storing defect information is small. Can be provided.
まず、本発明の実施の形態にかかるメモリテスト回路の構成について説明する。図3は、本実施形態にかかるメモリテスト回路を含む回路全体(半導体装置)の構成を示している。 First, the configuration of the memory test circuit according to the embodiment of the present invention will be described. FIG. 3 shows the configuration of the entire circuit (semiconductor device) including the memory test circuit according to the present embodiment.
メモリテスト回路1aは、本発明におけるメインとなる不良情報収集回路とBIST回路で構成されたメモリテスト回路である。メモリテスト回路1aには、外部のテスタ等からメモリテスト開始制御信号STARTとメモリテスト回路クロック信号BISTCLKが各端子を介して入力される。メモリテスト回路1bもメモリテスト回路1aと同様の構成を有するメモリテスト回路であり、同様の信号が入力される。
The
メモリ2aは、テスト対象となるメモリを示す。本実施形態では、理解の容易化のために、メモリ2aを4アドレス3ビット構成のメモリとする。このメモリ2aに、メモリテスト回路1aから書込み制御信号WE、書き込みアドレスWADR、書込みデータWDATA、読み出し制御信号RE及び読み出しアドレスRADRが入力され、メモリ2aから読み出しデータRDATAがメモリテスト回路1aに出力される。メモリ2bも同様の構成を有するメモリであり、同様の信号が入出力される。
A
テストモードレジスタ3aは、メモリテスト回路1aをアクティブにする制御信号TESTRST1を出力する。また、テストモードレジスタ3aは、メモリテスト回路1aからパスフェイル判定結果信号GO_NOGO1を受け取る。このテストモードレジスタ3aはシフトレジスタで構成され、設定する値は外部端子TDIから入力される。テストモードレジスタ3bは、テストモードレジスタ3aと同様の構成を有し、同様の信号が入出力される。
The
セレクタ4a、4bは、外部出力端子TDOから出力する信号を選択するセレクタ(MUX)である。セレクタ4a、4bは、メモリテスト回路1a、1bで収集された不良情報の出力信号FBOUT1とFBOUT2をそれぞれ出力するか、もしくは、外部入力端子TDIからテストモードレジスタ3a、3bに入力されたテストモードTMOUT1,TMOUT2を出力するかを選択する。
The
メモリテストモード制御回路5は、メモリテストパタンのどの部分パタンを発生させるかを指示するパタンモード信号MEMTESTMODEを出力する。このパタンモード信号MEMTESTMODEは、メモリテスト回路1a、1bに供給される。本実施形態では、このメモリテストモード制御回路5はシフトレジスタで構成され、設定するパタンモード信号値は外部端子TDIから入力される。この実施例において、パタンモード信号MEMTESTMODEはLSI外部からメモリテスト回路に与えているが、メモリテスト回路自身が発生してもよい。
The memory test
本実施形態では、メモリテスト回路1a,1bにより、図11に示した部分パタンを発生させてメモリテストを行う。部分パタンは、テストパタンの一部をなし、複数の動作(アクション)ステップより構成される。部分パタンは、例えば、「アドレスが昇順となるメモリセルに対して順に"0"をデータ値として書き込む」、「アドレスが降順となるようにメモリセルからデータを読み出す」、「アドレスが降順となるようにメモリセルに"0"と"1"を交互に書き込む」、「アドレスが昇順となるようにメモリセルに"0"と"1"を交互に読み出す」というようなパタンであり、テスト動作ステップの集合体である。
In the present embodiment, the memory test is performed by generating the partial pattern shown in FIG. 11 by the
部分パタンを指定するパタンモード信号MEMTESTMODEは、{アドレスモード、Read/Writeモード、データモード}の3つのモードの指定領域で構成される。アドレスモード領域は、発生させる部分パタンのアドレス動作を指定する領域である。Read/Writeモードは、発生させる部分パタンのメモリ読み出し動作、メモリ書込み動作を指定する領域である。データモードは、メモリに書き込むデータ値、および生成する期待値を指定する領域である。それぞれのモードは、任意の数ビットの値で構成されており、一例として、アドレスモードを3ビット、Read/Writeモードを3ビット、データモードを2ビットとする。1つのモード値に対して、部分パタンによる一連の動作が対応する。 The pattern mode signal MEMTESTMODE for designating a partial pattern is composed of designated areas of three modes: {address mode, read / write mode, data mode}. The address mode area is an area for designating the address operation of the partial pattern to be generated. The Read / Write mode is an area for designating a partial pattern memory read operation and memory write operation to be generated. The data mode is an area for designating a data value to be written to the memory and an expected value to be generated. Each mode is composed of an arbitrary number of bits. As an example, the address mode is 3 bits, the Read / Write mode is 3 bits, and the data mode is 2 bits. A series of operations by partial patterns corresponds to one mode value.
例えば、アドレスモード="3'b001"と指定した場合、「アドレス値を0から昇順で発生させる」という動作を示し、Read/Writeモード="3'b001"と指定した場合、「データを書き込む」という動作を示し、データモード="2'b00"と指定した場合、「"0"を出力する」という動作を示している。この3つのモードを組み合わせてパタンモード信号MEMTESTMODE={"001"、"001"、"00"}と指定すると、「アドレス昇順でデータ値"0"を書き込む」という一連の動作を表す部分パタンを発生させる信号となる。 For example, when the address mode = “3′b001” is designated, the operation “generates the address value in ascending order from 0” is shown. When the Read / Write mode = “3′b001” is designated, “write data” When the data mode = “2′b00” is specified, the operation “outputs“ 0 ”” is indicated. When these three modes are combined to specify a pattern mode signal MEMTESTMODE = {“001”, “001”, “00”}, a partial pattern representing a series of operations “write data value“ 0 ”in ascending order of address” is displayed. This is the signal to be generated.
本実施形態では、図11に示すような部分パタンを発生させることとし、この部分パタンを指定するパタンモード信号MEMTESTMODEは、アドレスモード=3'b101、Read/Writeモード=3'b101、データモード=2'b11である。図11に示す部分パタンは、4アドレス3ビットのメモリを前提とし、この部分パタンによるテストの前にメモリの全アドレスにデータ値「0」が書き込まれている。また、図11においてPattern−Number(パタン番号)のそれぞれが動作ステップを表わし、この例にかかる部分パタンは、1〜40までの40の動作ステップにより構成されており、1から順に40までが連続的に実行される。表中でAddressはメモリのアドレス値を、Writeは書き込みデータ値を、そしてReadは読み出しデータ値をそれぞれ示す。パタン番号2は、テスト対象のメモリのアドレス「0」の領域に「111」を書き込む動作を要求するパタンである。
In the present embodiment, a partial pattern as shown in FIG. 11 is generated, and the pattern mode signal MEMTESTMODE for specifying this partial pattern is address mode = 3′b101, read / write mode = 3′b101, data mode = 2′b11. The partial pattern shown in FIG. 11 is based on a 4-address 3-bit memory, and a data value “0” is written in all addresses of the memory before the test based on this partial pattern. Further, in FIG. 11, each of the Pattern-Number (pattern number) represents an operation step, and the partial pattern according to this example is composed of 40 operation steps from 1 to 40. Is executed automatically. In the table, Address indicates a memory address value, Write indicates a write data value, and Read indicates a read data value.
インストラクション制御回路6に、図4に示すモード1、モード2、モード3を設定すると、インストラクション制御回路6は、このモードに対応した動作をさせる制御信号CONTROL1、CONTROL2を出力する。この制御信号CONTROL1、CONTROL2は、セレクタ4a、4bおよびメモリテスト回路1a、1bに供給される。図4のように、モード1はメモリテストを行うモードであり、モード2は不良格納方法を設定するモードであり、モード3は不良情報を出力するモードである。
When the
TAPコントローラ7は、IEEE Std.1149で規定されている16の状態をもつステートマシンである。外部からクロック信号TCK、リセット信号TRST、状態遷移制御信号TMSが各端子を介して入力され、制御される。TAPコントローラ7の状態によって、TAPコントローラ7から出力される制御信号CLKIR、SFIR、UPDIR、CLKDR、SFDR、UPDDRが各テスト構成回路1a、1b、3a、3b、5、6に供給される。このTAPコントローラ7により、後述で示す不良情報格納方法指定レジスタ18へ外部から値を設定する、もしくは不良情報格納レジスタ17から不良情報を外部へ出力する動作を制御する。
The
図3のように、複数メモリ2a,2bのそれぞれから検出された不良情報をメモリテスト回路1a,1bに格納して外部へ出力するために、外部から信号が入力される。すなわち、外部から外部端子TDI、メモリテストモード制御回路5、TMCHAIN1、メモリテスト回路1a、FBOUT1、TMCHAIN2、メモリテスト回路1b、FBOUT2、TMCHAIN3、外部端子TDOまでの接続ラインを信号が流れて不良情報が出力される。この不良情報を出力するための接続ラインは、図3のインストラクション制御回路6から図4のモード2、モード3の状態で出力されるCONTROL1信号によって、活性化される。
As shown in FIG. 3, in order to store the defect information detected from each of the plurality of
図5は、図3におけるメモリテスト回路1a,1bの内部構成を示している。テスト制御回路11は、メモリ2をテストするパタンと期待値の生成を制御する回路である。テスト制御回路11は、どのようなパタンを発生させるかを指示するパタンモード信号MEMTESTMODEとメモリテスト開始制御信号STARTが入力され、メモリテストパタン制御信号STDATAを出力する。
FIG. 5 shows the internal configuration of the
テストパタン生成回路12は、テスト制御回路11から出力された制御信号STDATAにより、メモリテストパタンとして書込み制御信号WE、書き込みアドレスWADR、書込みデータWDATA、読み出し制御信号RE、読み出しアドレスRADRを生成し、メモリ2へ出力する。
The test
期待値生成回路13は、テスト制御回路11から出力された制御信号STDATAに基づいて、テストパタン生成回路12で生成したメモリテストパタンに対応する期待値を生成する。
The expected
期待値比較回路14は、メモリ2から読み出されたデータ出力信号RDATAと期待値生成回路13で生成された期待値EXDATAをビット比較する。期待値が不一致だった場合、不良と判定し、パスフェイル信号FAILFLAGにフェイル信号(アクティブ=1)を出力する。
The expected
クロックカウンタ151は、テストパタン生成回路12からテストパタン出力が始まった時点からカウントを開始し、メモリ2へ1パタン出力するごと、即ち1動作(1アクション)ごとに1つカウントアップする。クロックカウンタ151は、期待値比較回路14のパスフェイル信号FAILFLAGが入力され、パスフェイル信号FAILFLAGがフェイル信号の場合は、そのときのカウント値、即ちフェイル信号に対応したカウント値をCNTDATA信号として出力する。カウント値は、不良と判定したメモリセルに対して行ったテストがテスト開始時より何番目の動作であるかを示し、このカウント値に基づき不良と判定されたメモリセルに対して行った動作を特定することができる。
The clock counter 151 starts counting from the time when the test pattern output from the test
アドレスレジスタ152は、メモリ2から読み出されて期待値比較回路14で比較判定されているデータ出力信号RDATAに対応するアドレス信号RADR(アドレス値)を保持する。アドレスレジスタ152は、期待値比較回路14のパスフェイル信号FAILFLAGが入力され、パスフェイル信号FAILFLAGがフェイル信号の場合は、そのときのアドレス値をFAILADR信号として出力する。
The
不良データレジスタ153は、メモリ2から読み出されて期待値比較回路14で比較判定されているデータ出力信号RDATA(データ出力値)を保持する。不良データレジスタ153は、期待値比較回路14のパスフェイル信号FAILFLAGが入力され、パスフェイル信号FAILFLAGがフェイル信号の場合は、そのときのデータ出力値をFAILBIT信号として出力する。
The defective data register 153 holds the data output signal RDATA (data output value) read from the
セレクタ19は、メモリテスト回路から出力する信号を選択する選択回路(MUX)である。セレクタ19は、不良情報格納レジスタ17の出力信号FBOUTを出力するか、もしくは、不良情報格納方法指定レジスタ18の出力信号FBSTOUTを出力するかを選択する。このセレクタ19の制御は、図3のインストラクション制御回路6から出力される制御信号CONTROL2で行われる。メモリテスト回路から不良情報格納レジスタ17の出力信号FBOUTを出力する場合、セレクタ19には、図4に示すモード3の状態に設定されるように、CONTROL2信号として"0"が入力される。メモリテスト回路から不良情報格納方法指定レジスタ18の出力信号FBSTOUTを出力する場合、セレクタ19には、図4に示すモード2の状態に設定されるように、CONTROL2信号として"1"が入力される。
The
不良情報格納方法指定レジスタ18は、検出された不良情報の格納条件を設定するレジスタであり、シフトレジスタで構成される。不良情報格納方法指定レジスタ18には、図3のTAPコントローラ7から出力されるシフト動作制御信号SFDRとシフトクロック信号CLKDR、および図3のインストラクション制御回路6から出力される制御信号CONTROL2が入力される。図3のインストラクション制御回路6において図4に示すモード2の状態のとき、TMCHAINから入力される格納条件を指定する値が、不良情報格納方法指定レジスタ18に設定される。
The defect information storage
格納判定回路16は、期待値比較回路14から入力されるパスフェイル信号FAILFLAGがフェイル信号の場合、不良情報格納方法指定レジスタ18に設定された格納方法制御信号STOREDATAと入力される不良情報信号FAILDATA1から図7に示す格納処理判定を行い、格納条件を満たせば不良情報格納レジスタ17へ不良情報FAILDATA2を出力する。後述するように、格納判定回路16は、格納モードで特定される条件(格納方法コードレジスタ、格納方法条件値レジスタ、不良検出番号、不良アドレス)、つまり、図7の条件を判定し、条件を満たす場合に、不良情報FAILDATA2を出力し、不良情報格納レジスタ17に格納する。
When the pass fail signal FAILFLAG input from the expected
不良情報格納レジスタ17は、検出された不良情報を格納するレジスタであり、シフトレジスタで構成される。不良情報格納レジスタ17には、図3のTAPコントローラ7から出力されるシフト動作制御信号SFDRとシフトクロック信号CLKDR、および図3のインストラクション制御回路6から出力される制御信号CONTROL1とCONTROL2が入力される。不良情報格納レジスタ17には、図3のインストラクション制御回路6において図4に示すモード1の状態のとき、不良情報FAILDATA2が格納される。そして、図4に示すモード3の状態のとき、シフト動作制御信号SFDRとシフトクロック信号CLKDRに従って、不良情報格納レジスタ17に格納されている不良情報が出力信号FBOUTとして出力される。
The defect
図6は、不良情報格納方法指定レジスタ18の構成例を示している。この不良情報格納方法指定レジスタ18は、格納方法コードレジスタ181と格納方法条件値レジスタ182から構成される。
FIG. 6 shows a configuration example of the defect information storage
格納方法コードレジスタ181は、不良情報の格納方法(格納基準)を決定するコード値を記憶するレジスタ回路である。ここで、不良情報の格納方法には、例えば、「テスト開始から数えて何番目に検出された不良から格納する」といった、検出された不良情報のうち格納すべき不良情報を検出開始からの順位情報を特定することによって指定する情報がある。また、不良情報の格納情報には、「何アドレス目以上で検出された不良を格納する」や「アドレスN以外で検出された不良を格納する」といった、格納すべき不良情報をアドレスを条件として指定する情報もある。本実施の形態では、格納モード1の「テスト開始から数えて何番目に検出された不良から格納する」という方法を設定する。この場合、図7の格納モード1に示すように、格納方法コードレジスタ181に"00(2進数)"が設定される。
The storage
この他にも、格納モード2の「何アドレス目以上で検出された不良を格納する」という方法を設定する場合は、図7に示すように、格納方法コードレジスタ181に"01(2進数)"が設定され、格納モード3の「アドレスN以外で検出された不良を格納する」という方法を設定する場合は、図7に示すように、格納方法コードレジスタ181に"10(2進数)"が設定され、格納モード4の「アドレスNで検出された不良だけを格納する」という方法を設定する場合は、図7に示すように、格納方法コードレジスタ181に"11(2進数)"が設定される。このように、格納方法コードレジスタ181の設定値によって格納方法を変更することができる。
In addition to this, in the case of setting the
格納方法条件値レジスタ182は、格納方法コードレジスタ181に設定した格納方法における格納条件を設定する。この例のように、「テスト開始から数えて何番目に検出された不良から格納する」という格納方法の場合、格納方法条件値レジスタ182に、"11(2進数)"を設定すると、「テスト開始から数えて3番目に検出された不良から格納する」という格納条件となる。
The storage method condition value register 182 sets storage conditions in the storage method set in the storage
この他にも、「何アドレス目以上で検出された不良を格納する」という格納方法の場合は、格納方法条件値レジスタ182で設定された値のアドレス以上で検出された不良を格納するという格納条件となる。「アドレスN以外で検出された不良を格納する」という格納方法の場合は、格納方法条件値レジスタ182で設定された値のアドレス以外で検出された不良を格納するという格納条件となる。「アドレスNで検出された不良だけを格納する」という格納方法の場合は、格納方法条件値レジスタ182で設定された値のアドレスで検出された不良を格納するという格納条件となる。
In addition to this, in the case of the storage method of “storing a defect detected at what address or higher”, a storage for storing a defect detected at an address of a value set by the storage method condition value register 182 or more. It becomes a condition. In the case of the storage method of “storing defects detected at addresses other than N”, the storage condition is to store defects detected at addresses other than the address set in the storage method
図6のように、格納方法コードレジスタ181、格納方法条件値レジスタ182のどちらもシフトレジスタで構成されている。格納方法コードレジスタ181は、レジスタFBST−A1812,FBST−B1814を有し、格納方法条件値レジスタ182は、レジスタFBST−C1822,FBST−D1824を有している。レジスタFBST−A1812〜FBST−D1824に入力される信号TMCHAIN,CLKDR,SFDRは、ゲート回路1801,1802,1803を介して制御信号CONTROL2によって制御され、制御信号CONTROL2が"1"のときにこれらの信号が供給される。シフト動作制御信号SFDRによって、各セレクタ1811,1813,1821,1823が制御され、レジスタFBST―A1812〜FBST―D1824の入力が切り替えられ、TMCHAINからの信号をシフトするか保持するか選択される。シフトクロック信号CLKDRに従って入力データがシフトする。
As shown in FIG. 6, both the storage
格納方法設定値を格納方法コードレジスタ181、格納方法条件値レジスタ182の各レジスタFBST―A1812〜FBST―D1824に入力する場合は、図3のインストラクション制御回路6において図4に示すモード2の状態で制御信号CONTROL2に"1"が入力され、図3のTAPコントローラ7から出力されるシフト動作制御信号SFDRとシフトクロック信号CLKDRより、TMCHAINから格納方法設定値をシフト入力する。メモリテスト中は、図4に示すモード1の状態でCONTROL2が"0"であることから、各レジスタFBST―A1812〜FBST−C1824からの出力は自己ループとなり、保持されているデータがSTOREDATAとして出力される。
When the storage method set value is input to each of the registers FBST-A1812 to FBST-D1824 of the storage
図8は、不良情報格納レジスタ17の構成例を示している。この不良情報格納レジスタ17は、不良情報を格納するレジスタ177a,177bと不良が検出されたことを示すフラグ値を格納するレジスタ176(FBOVもしくはFB0)を備えている。
FIG. 8 shows a configuration example of the defect
レジスタ176は、格納できる個数を超えて不良が検出されたことを示すフラグ値を格納するレジスタである。このレジスタ176の初期値は"0"であり、図5の格納判定回路16で格納できる個数を超えたと判定された場合は、格納判定回路16からFAILOVER信号が入力され、このレジスタ176に格納個数を越えたことを示すフラグ"1"が格納される。
The
レジスタ177a,177bは、不良情報を格納するレジスタ回路を示す。このレジスタ177a,177bは、図9で示す不良データ、不良アドレス、不良検出時のクロックカウント値、メモリテストモード、不良フラグの情報を格納するレジスタ1771,1772,1773,1774,1775で構成される。本実施形態では、格納できる不良情報の個数を2個とする。また、テスト対象メモリを4アドレス3ビットの構成としていることから、図9に示すように不良データレジスタ1771を3ビット、不良アドレスレジスタ1772を2ビット、クロックカウントレジスタ1773を図11のメモリテストパタンに合わせてカウント値40まで入れられるように6ビット、メモリテストモードレジスタ1774を8ビット、不良フラグレジスタ1775を1ビットとする。不良情報の格納個数を2個とすることから、不良情報格納レジスタ17は、41ビットのレジスタ(FBO〜FB40)で構成されることとなる。
不良情報レジスタ177aには、図5の格納判定回路16で格納条件を満たした場合のFAILDATA2信号の値が格納される。FAILDATA2信号は、図5の不良データレジスタ153の出力FAILBIT(不良時のデータ出力値)とアドレスレジスタ152の出力FAILADR(不良時のアドレス値)とクロックカウンタ151の出力CNTDATA(不良時のカウント値)と図3のメモリテストモード制御回路5の出力MEMTESTMODEと図5の期待値比較回路14のパスフェイル信号FAILFLAGとから構成される。
The
不良情報レジスタ177bは、新たに不良情報レジスタ回路177aに不良情報が格納される際に、直前に格納された不良情報レジスタ177aの不良情報値がシフト入力される。
When new defect information is stored in the defect
不良情報格納レジスタ17内の各レジスタに入力される信号TMCHAIN,CLKDR,SFDRは、制御信号CONTROL2によってゲート回路171,172,173を介して制御され、制御信号CONTROL2が"0"のときにこれらの信号が供給される。信号SFDRが信号FBSENとして供給され、信号FBSENによってセレクタ174を介して各レジスタの入力が切り替えられ、信号TMCHAIN、FAILOVER、FAILEN、FAILDATA2からの信号をシフトするか保持するか選択される。不良情報格納レジスタ17内の各レジスタに入力されるクロック信号FBCLKは、制御信号CONTROL1によってセレクタ175を介して制御され、クロック信号BISTCLKもしくはCLKDRのいずれかが選択されて供給される。
Signals TMCHAIN, CLKDR, and SFDR input to each register in the defect
図10は、不良情報レジスタ177aと不良情報レジスタ177bの回路構成を示している。不良情報レジスタ177aは、レジスタFB1〜FB20により構成され、不良情報レジスタ177bは、レジスタFB21〜FB40により構成されている。
FIG. 10 shows a circuit configuration of the
メモリテスト中の場合、図3のTAPコントローラ7から出力されるシフト動作制御信号SFDRが"0"であることからFBSFEN信号は"0"であり、不良情報レジスタ177bではFAILDATA2の値が入力される。また、不良情報レジスタ177aには、不良情報レジスタ177bからのシフト入力信号FBSFDATA1〜FBSFDATA20が入力される。このとき、レジスタ176,177a,177bに入力されるクロック信号FBCLKは、図8に示すセレクタ175に接続された制御信号CONTROL1が図4に示すモード1の状態で"0"であることから、メモリテストを動作させるBISTCLKとなる。不良情報格納レジスタ17に格納された不良情報を外部に出力したい場合は、図3のインストラクション制御回路6を図4に示すモード3の状態にする。モード3の場合、制御信号CONTROL1が"1"であることから、レジスタ回路176,177a,177bに入力されるクロック信号FBCLKは図3のTAPコントローラ7から出力されるシフトクロック信号CLKDRで動作する。制御信号CONTROL2に"0"が入力され、シフト動作制御信号SFDRがアクティブ("1"の値)になることによりFBSFEN信号は"1"で、レジスタ176と不良情報レジスタ177a,177bを構成するレジスタFB0〜FB40がシフト動作し、FBOUTに不良情報が出力される。
During the memory test, since the shift operation control signal SFDR output from the
インストラクション制御回路6の制御信号CONTROL1による制御によって、不良情報格納レジスタ17の不良情報の格納は、メモリテストに用いられるクロック信号BISTCLK(高速クロック)で行なわれることから、メモリの実仕様スピードでテストを行なうことが可能である。そして、格納された不良情報を外部に取り出す際には、図3のTAPコントローラ7から出力されるシフトクロック信号CLKDR(低速クロック)により、テスタで観測できるスピードで出力させることが可能である。
Under the control of the
次に、図12に示すフローに沿って、本実施形態にかかるメモリテスト回路における不良解析の動作を説明する。本実施形態において、テスト対象のメモリ2a,2bは4アドレス3ビット構成とし、格納する不良情報は2個、不良情報格納方法は「3番目に検出された不良から格納する」こととする。また、メモリ2a,2bには、アドレス2のデータビット0が"1"固定値になる不良、アドレス3の全データビットが"1"固定値になる不良があるとする。
Next, the failure analysis operation in the memory test circuit according to the present embodiment will be described along the flow shown in FIG. In this embodiment, the
最初に図12に示すフロー図のS101において、不良情報格納方法指定レジスタ18に格納方法を設定する動作を行なう。まず、図3に示すインストラクション制御回路6を図4の表により定義づけられたモード2に設定する。そうすると、制御信号CONTROL2に"1"が出力される。これにより、図6に示す不良情報格納方法レジスタ18に、外部端子TDIから入力された格納方法の設定値がTMCHAINを通して入力される。図3に示すTAPコントローラ7から出力されるシフト動作制御信号SFDR、クロック信号CLKDRによって、図6の不良情報格納方法レジスタ18を構成するレジスタFBST1からFBST4にTMCHAINからの入力値をシフト入力させる。格納方法は「3番目に検出された不良から格納する」であることから、図7に示す表より格納モード1に該当する。図6の格納方法コードレジスタ181を構成する{FBST1,FBST2}には{"0","0"}を設定し、格納方法条件値レジスタ182を構成する{FBST3,FBST4}には3番目を示す2進数値として{"1","1"}を設定する。
First, in S101 of the flowchart shown in FIG. 12, an operation for setting a storage method in the defect information storage
次いで、図13に示すフロー図のS102において、メモリテストを実施する。すなわち、図3に示すインストラクション制御回路6を図4の表により定義づけられたモード1に設定する。そうすると、制御信号CONTROL1に"0"、CONTROL2に"0"が出力される。これにより、図3に示すテストモードレジスタ3a,3bからそれぞれTESTRST1、TESTRST2信号を出力させて、メモリテスト回路1a,1bをアクティブ状態にする設定値と、メモリテスト回路1a,1bから図11で示したメモリテストパタンの部分パタンを発生させるためにメモリテストモード制御回路5に入力するパタンモード値とを外部端子TDIから入力する。この動作も図3のTAPコントローラ7から出力されるシフト動作制御信号SFDR、クロック信号CLKDRで制御される。メモリテストモード制御回路5に図11で示した部分パタンのパタンモード信号となるアドレスモード"3'b101"、Read/Writeモード"3'b101"、データモード"2'b11"の8ビットを設定する。
Next, in S102 of the flowchart shown in FIG. 13, a memory test is performed. That is, the
そして、外部よりSTART信号をアクティブにすることでメモリテスト回路1a、1bは、図10に示すパタンでのメモリテストを開始する。このメモリテスト中には、図3のTAPコントローラ7から出力される制御信号SFDR、クロック信号CLKDRはどちらも"0"であり、図8におけるFBSFEN信号が"0"となり、不良情報レジスタ回路177a,177bに不良情報を格納するFAILDATA2、FBSFDATA信号ラインが活性化される。また、CONTROL1は"0"であることから不良情報格納レジスタ17はBISTCLK信号で動作する。
Then, by making the START signal active from the outside, the
まず、図11に示した表のPattern−Number 6でアドレス2のデータが図5のメモリ2からRDATA信号として読み出され、図5の期待値比較回路14で期待値生成回路13からの期待値信号EXDATAと比較される。データビット0で不良が検出されてFAILFLAG信号がアクティブ("1"の値)になり、図5の格納判定回路16に不良情報信号FAILDATA1が入力される。
First, the data at
図5の格納判定回路16では、不良情報格納方法指定レジスタ18からの信号STOREDATAに基づき、図13に示したフローで格納判定を行なう。
The
すなわち、格納判定回路16は、S201において、不良検出数カウントk,不良格納数カウントpを初期化し、格納方法コードレジスタ181の値(格納モード)に応じて格納方法条件値レジスタ182を設定する。S202において、メモリテストを行いテストパタンごとにtをカウントアップする。メモリテストで不良を検出した場合、S203において、格納方法コードレジスタ181の値に応じて格納モード2〜4の場合、検出した不良アドレスを判定する。格納方法コードレジスタ181の値に応じて格納モード1の場合、S204において、kが格納を開始する検出数に達しているか判定する。S203もしくはS204の条件を満たす場合、S205において、pが不良を格納できる個数の範囲内か判定する。S205の条件を満たす場合、S206において、格納判定回路16からFAILEN信号、FAILDATA2を出力し、不良情報格納レジスタ17に格納する。S208において、既に不良情報格納レジスタ17に不良情報を格納している場合、不良情報が未格納のレジスタへ格納済みの不良情報をシフトさせ、空いた不良情報レジスタに不良情報を格納し、不良格納個数pをカウントアップする。S205の条件を満たさない場合、S207において、格納判定回路16のFAILOVER信号をアクティブにし、S209において、レジスタ176に1を設定する。S208もしくはS209の後、S210において、不良検出数kをカウントアップし、メモリテストを繰り返す。
That is, in S201, the
この例では、格納方法を、「3番目の検出不良から格納」とするため、図13におけるS204にて条件を満たさないことから、S210の検出数のカウントアップを行なう。同様に図11の表Pattern−Number 8でもアドレス3で不良が検出されるが、条件を満たさないため、S210のみ実行される。図11に示す表におけるPattern−Number 16でのアドレス2の読み出し比較で検出される不良が3番目に検出された不良となり、格納判定回路16にて図13におけるS204の条件を満たし、S205の条件もクリアしてS206、S208の格納動作を行なう。
In this example, since the storage method is “store from the third detection failure”, since the condition is not satisfied in S204 in FIG. 13, the number of detections in S210 is counted up. Similarly, a defect is detected at
図5に示す格納判定回路16から不良情報FAILDATA2が出力されて不良情報格納レジスタ17に入力される。このとき、格納判定回路16から出力されるFAILEN信号はアクティブ("1"の値)となる。不良情報FAILDATA2は、図8に示す不良情報レジスタ177bに入力され、図9の不良データレジスタ1771(図10のレジスタ{FB21,FB22,FB23})に不良時のデータ出力値"001"を示す{0,0,1}の値、不良アドレスレジスタ1772(図10のレジスタ{FB24,FB25})に不良時のアドレス2を示す{1,0}の値、クロックカウントレジスタ1773(図10のレジスタ{FB26〜FB31})にクロックカウント値16を示す{0,1,0,0,0,0}の値、メモリテストモードレジスタ1774(図10のレジスタ{FB32〜FB39})に図11のパタンモード{"101"、"101"、"11"}を示す{1,0,1,1,0,1,1,1}の値、不良フラグレジスタ1775(図10のレジスタ{FB40})に不良が存在することを示す{1}の値が格納される。この時点で図13のS208における不良情報の格納個数は1個(p=1)となる。
The defect information FAILDATA2 is output from the
次に、図11の表のPattern−Number 18のアドレス3の読み出し比較で不良が検出される。図13のS204、S205の条件を満たし、S206、S207の格納動作を行なう。図10の不良情報レジスタ177bを構成する各レジスタFB21〜FB40に格納されている前回検出した不良情報は、図5の格納判定回路16から出力されるFAILEN信号がアクティブ("1"の値)になり、各FBSFDATA1〜FBSFDATA20信号を通って図10の不良情報レジスタ177aを構成するレジスタFB1〜FB20にシフト入力される。不良情報FAILDATA2は、図8の不良情報レジスタ177bに入力され、図9の不良データレジスタ1771(図10のレジスタ{FB21,FB22,FB23})に不良時のデータ出力値"111"を示す{1,1,1}の値、不良アドレスレジスタ1772(図10のレジスタ{FB24,FB25})に不良時のアドレス3を示す{1,1}の値、クロックカウントレジスタ1773(図10のレジスタ{FB26〜FB31})にクロックカウント値18を示す{0,1,0,0,1,0}の値、メモリテストモードレジスタ1774(図10のレジスタ{FB32〜FB39})に図11のパタンモード{"101"、"101"、"11"}を示す{1,0,1,1,0,1,1,1}の値、不良フラグレジスタ1775(図10のレジスタ{FB40})に不良が存在することを示す{1}の値、が格納される。この時点で図13のS208における不良情報の格納個数は2個(p=2)となる。
Next, a defect is detected by the read comparison of the
さらに、次の図11の表のPattern−Number 21のアドレス2の読み出し比較で不良が検出される。図5の格納判定回路16において、図13のフロー処理が行なわれる。このとき、図13のS204の条件を満たすが、S205において、不良情報を格納できる個数2個を超えることから、S207およびS209へ進む。図5の格納判定回路16から格納できる個数を超えたことを示すFAILOVER信号をアクティブ("1"の値)で出力し、図8のレジスタ176(FBOV)にこのフラグ信号を格納する。以降の検出された不良に関しては、同様に図13のS207、S209の動作となる。
Further, a defect is detected by the read comparison of the
メモリテストが終了すると、図12に示すフロー図のS103において、不良情報格納レジスタから外部へ不良情報を出力する動作を行なう。すなわち、図3に示すインストラクション制御回路6を図4の表により定義づけられたモード3に設定する。制御信号CONTROL1は"1"、CONTROL2は"0"となる。これにより、図5に示す不良情報格納レジスタ17に格納された不良情報がFBOUT信号を通じて外部へ出力される。制御信号CONTROL1が"1"であることから、図8のレジスタ176,177a,177bに入力されるクロック信号FBCLKは図3のTAPコントローラ7から出力されるシフトクロック信号CLKDRで動作する。制御信号CONTROL2に"0"が入力され、シフト動作制御信号SFDRがアクティブ("1"の値)になることにより、図8の不良情報レジスタ177b(図10のレジスタ{FB40〜FB21})、不良情報レジスタ177a(図10のレジスタ{FB20〜FB1})、レジスタ176(FBOV)の順でFBOUTよりシフト出力される。この動作が図3の各メモリテスト回路1a、1bで行なわれ、外部端子TDOよりメモリ2bから検出された不良情報、メモリ2aから検出された不良情報の順で出力される。
When the memory test is completed, an operation of outputting defect information from the defect information storage register to the outside is performed in S103 of the flowchart shown in FIG. That is, the
本実施形態では、出力された不良情報から、メモリ2a,2bに対し、メモリテストモード情報{"101"、"101"、"11"}に対応する図11において例示されるメモリテストパタンの部分パタンでテストが行われ、クロックカウント値から部分パタンに含まれるパタン16及びパタン18で不良が検出されたこと、アドレス2でデータ"001"、アドレス3でデータ"111"という不良があることがわかる。また、格納されている以外にもまだ不良が存在することも格納個数を超えて不良が存在することを示すフラグの情報から知ることができる。
In the present embodiment, the memory test pattern portion illustrated in FIG. 11 corresponding to the memory test mode information {“101”, “101”, “11”} for the
次いで、図12に示すフロー図のS104において、格納できる個数を超えて不良が存在することから、さらにそれらの不良情報を入手するため、S101から格納方法の設定を変更して同様の動作を再度実施する。 Next, in S104 of the flowchart shown in FIG. 12, since there are more defects than can be stored, in order to obtain further defect information, the storage method setting is changed from S101 and the same operation is performed again. carry out.
本実施形態では、従来例1のように、実施されたメモリテストパタンの部分パタン構成内容を知らないと不良の発生した状態を確認することができないという問題点を解決することができる。すなわち、図3のメモリテストモード制御回路5から出力されてメモリテスト回路1a,1bで発生させる部分パタンを指示するパタンモード信号MEMTESTMODEを、図9に示す不良情報レジスタ177a,177bを構成するメモリテストモードレジスタ1774に格納する。これにより、今回の図11で示したような部分パタンも含めてメモリテストパタンを構成する他の部分パタンも実施した後、外部に不良情報を取り出した際にメモリテストモードレジスタ1774に格納されたパタンモードを確認することで、どのようなメモリテストパタンの部分パタンで検出された不良なのかを判別することが可能となる。
In the present embodiment, as in Conventional Example 1, it is possible to solve the problem that it is not possible to confirm the state in which a failure has occurred unless the contents of the partial pattern configuration of the implemented memory test pattern are known. That is, the pattern mode signal MEMTESTMODE output from the memory test
また、本実施形態では、従来例2のように、実施されたメモリテストパタンのどの部分パタンで、また部分パタン中の何番目のパタンで不良を検出したのかがわからないという問題点も解決することができる。すなわち、図5のテストパタン生成回路12からメモリテストパタンの部分パタン出力が始まった時点からクロックカウンタ151でカウントされるパタン番号を、図9に示す不良情報レジスタ177a,177bを構成するクロックカウントレジスタ1773に格納する。これにより、上記のようにメモリテストモードレジスタ1774に格納されたパタンモードと、このクロックカウントレジスタ1773に格納された値を確認することで、どの部分パタンの何番目で不良が検出されたのかを判別することが可能となる。
Further, in the present embodiment, as in Conventional Example 2, it is possible to solve the problem that it is not known which part pattern of the implemented memory test pattern and in what number pattern in the partial pattern the defect is detected. Can do. That is, the pattern number counted by the clock counter 151 from the time when the partial pattern output of the memory test pattern starts from the test
さらに、本実施形態において、従来例1,従来例2のように、用意されたサイズまでしか不良情報を格納できず、それを超えた不良情報はわからないという問題点も解決することができる。すなわち、図5、図6に示す不良情報格納方法指定レジスタ18と格納判定回路16を用意し、不良情報格納方法指定レジスタ18で不良情報の格納方法を外部から設定して格納判定回路16で図7に示す格納判定に従って図11の不良情報格納動作を実施することにある。上記の例において格納方法を「3番目に検出された不良から格納する」という条件にしたように、格納方法を変更しながら図12で示すフローに従って不良情報格納と外部へ出力を繰り返すことで格納できる個数を超えた不良情報を収集できる。また、図8に示す格納できる個数を超えて不良が存在することを示すフラグレジスタ176を用意することで、格納した以外にも不良が存在するか否かを判別することできる。
Furthermore, in the present embodiment, as in Conventional Example 1 and Conventional Example 2, it is possible to solve the problem that the defect information can be stored only up to the prepared size and the defect information beyond that cannot be known. That is, the defect information storage
以上説明したように、本実施形態によれば、メモリの不良情報として不良検出時のデータ出力、アドレスの他に、メモリテストパタンのどの部分パタンで、かつその部分パタン中の何番目のパタンで不良を検出したのかを判別できる。また、本実施形態によれば、「何番目に検出された不良を格納する」、「何アドレス以上で検出された不良を格納する」などの不良情報の格納方法を制御する回路と、格納個数を超えて不良が検出されたか否かを示す1ビット分のレジスタを用意することで、テスト対象メモリの全アドレスについて不良を確認することができる。 As described above, according to the present embodiment, in addition to data output and address at the time of failure detection as memory failure information, in which partial pattern of the memory test pattern, and what number pattern in the partial pattern It is possible to determine whether a defect has been detected. In addition, according to the present embodiment, a circuit for controlling a storage method of defect information such as “store the detected defect at what number”, “store the defect detected at what number or more”, and the number of stored items By preparing a 1-bit register indicating whether or not a defect has been detected beyond the threshold, it is possible to confirm the defect for all addresses of the test target memory.
尚、上述の実施の形態に限らず、このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。 The present invention is not limited to the above-described embodiment, and various modifications and implementations are possible without departing from the scope of the present invention.
1a,1b メモリテスト回路
2a,2b メモリ
3a,3b テストモードレジスタ
4a,4b セレクタ
5 メモリテストモード制御回路
6 インストラクション制御回路
7 TAPコントローラ
18 不良情報格納方法指定レジスタ
16 格納判定回路
17 不良情報格納レジスタ
11 テスト制御回路
12 テストパタン生成回路
13 期待値生成回路
14 期待値比較回路
151 クロックカウンタ
152 アドレスレジスタ
153 不良データレジスタ
19 セレクタ
176 レジスタ
177 不良情報レジスタ
181 格納方法コードレジスタ
182 格納方法条件値レジスタ
1771 不良データレジスタ
1772 不良アドレスレジスタ
1773 クロックカウントレジスタ
1774 メモリテストモードレジスタ
1775 不良フラグレジスタ
DESCRIPTION OF
Claims (13)
テストパタンの一部を構成し、複数の動作からなる部分パタンを指定するパタンモード信号に応じて前記メモリに対するテストを実行するとともに、前記パタンモード信号を不良情報の一部として格納するメモリテスト回路。 A memory test circuit for testing a memory,
A memory test circuit that constitutes a part of a test pattern, performs a test on the memory in accordance with a pattern mode signal that designates a partial pattern consisting of a plurality of operations, and stores the pattern mode signal as part of defect information .
前記パタンモード信号に応じたテストパタンを生成するテストパタン生成回路と、
前記パタンモード信号に応じた期待値を生成する期待値生成回路と、
前記メモリの出力データと、前記期待値生成回路により生成された期待値とを比較し、不良を検出する期待値比較回路と、
前記期待値比較回路において検出された不良情報に、前記パタンモード信号を含めて格納する不良情報格納手段とを備えたことを特徴とする請求項1記載のメモリテスト回路。 The memory test circuit includes:
A test pattern generation circuit for generating a test pattern according to the pattern mode signal;
An expected value generating circuit for generating an expected value according to the pattern mode signal;
An expected value comparison circuit that compares the output data of the memory with the expected value generated by the expected value generation circuit and detects a defect;
2. The memory test circuit according to claim 1, further comprising defect information storage means for storing defect information detected by the expected value comparison circuit including the pattern mode signal.
前記期待値比較回路において検出された不良に対応するカウント値を当該不良情報の一部として前記不良情報格納手段に格納することを特徴とする請求項2記載のメモリテスト回路。 Furthermore, a counter that counts the number of a plurality of operations constituting the partial pattern is provided,
3. The memory test circuit according to claim 2, wherein a count value corresponding to a failure detected in the expected value comparison circuit is stored in the failure information storage means as a part of the failure information.
前記格納判定回路は、当該順位情報に応じた不良情報を前記不良情報格納手段に格納することを特徴とする請求項4記載のメモリテスト回路。 The defect information storage method information includes information specifying defect information to be stored among the detected defect information by specifying rank information from the detection start,
5. The memory test circuit according to claim 4, wherein the storage determination circuit stores defect information corresponding to the rank information in the defect information storage means.
前記格納判定手段は、当該条件に応じた不良情報を前記不良情報格納手段に格納することを特徴とする請求項4記載のメモリテスト回路。 The defect information storage method information includes information specifying defect information to be stored among detected defect information on the condition of an address,
5. The memory test circuit according to claim 4, wherein the storage determination unit stores defect information corresponding to the condition in the defect information storage unit.
前記メモリの不良情報を検出する不良情報検出手段と、
予め設定された不良情報格納方法情報に応じて前記不良情報検出手段によって検出された不良情報を不良情報格納手段に格納するか否かを判定する格納判定手段とを備えたメモリテスト回路。 A memory test circuit for testing a memory,
Defect information detection means for detecting defect information of the memory;
A memory test circuit comprising: a storage determination unit that determines whether or not the defect information detected by the defect information detection unit is stored in the defect information storage unit according to preset defect information storage method information.
前記格納判定手段は、当該順位情報に応じた不良情報を前記不良情報格納手段に格納することを特徴とする請求項7記載のメモリテスト回路。 The defect information storage method information includes information specifying defect information to be stored among the detected defect information by specifying rank information from the detection start,
8. The memory test circuit according to claim 7, wherein the storage determination unit stores defect information corresponding to the rank information in the defect information storage unit.
前記格納判定手段は、当該条件に応じた不良情報を前記不良情報格納手段に格納することを特徴とする請求項7記載のメモリテスト回路。 The defect information storage method information includes information specifying defect information to be stored among detected defect information on the condition of an address,
8. The memory test circuit according to claim 7, wherein the storage determining unit stores defect information corresponding to the condition in the defect information storing unit.
前記格納判定手段は、当該格納可能な不良情報数の不良情報を前記不良情報格納手段に格納することを特徴とする請求項7記載のメモリテスト回路。 The defect information storage method information includes information on the number of defect information that can be stored in the defect information storage means,
8. The memory test circuit according to claim 7, wherein the storage determination unit stores the defect information of the number of pieces of defect information that can be stored in the defect information storage unit.
前記不良情報の数が前記格納可能な不良情報数を超えた場合は、前記フラグ格納手段に不良情報数が超えたことを示す値を格納することを特徴とする請求項10記載のメモリテスト回路。 The defect information storage means includes flag storage means,
11. The memory test circuit according to claim 10, wherein when the number of pieces of defect information exceeds the number of pieces of defect information that can be stored, a value indicating that the number of pieces of defect information has been exceeded is stored in the flag storage unit. .
テストパタンの一部を構成し、複数の動作からなる部分パタンを指定するパタンモード信号に応じて前記メモリに対するテストを実行するとともに、前記パタンモード信号を不良情報の一部として格納するメモリテスト方法。 A memory test method for testing a memory,
A memory test method for configuring a part of a test pattern, performing a test on the memory in accordance with a pattern mode signal designating a partial pattern consisting of a plurality of operations, and storing the pattern mode signal as part of defect information .
前記メモリの不良情報を検出し、
予め設定された不良情報格納方法情報に応じて検出された不良情報を格納するか否かを判定するメモリテスト方法。 A memory test method for testing a memory,
Detecting defective information in the memory;
A memory test method for determining whether or not to store defect information detected in accordance with preset defect information storage method information.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005371683A JP2007172778A (en) | 2005-12-26 | 2005-12-26 | Memory test circuit and memory test method |
US11/642,898 US7603595B2 (en) | 2005-12-26 | 2006-12-21 | Memory test circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005371683A JP2007172778A (en) | 2005-12-26 | 2005-12-26 | Memory test circuit and memory test method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007172778A true JP2007172778A (en) | 2007-07-05 |
Family
ID=38195331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005371683A Pending JP2007172778A (en) | 2005-12-26 | 2005-12-26 | Memory test circuit and memory test method |
Country Status (2)
Country | Link |
---|---|
US (1) | US7603595B2 (en) |
JP (1) | JP2007172778A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010134979A (en) * | 2008-12-03 | 2010-06-17 | Fujitsu Ltd | Processor and method for controlling storage-device test unit |
JP2011149855A (en) * | 2010-01-22 | 2011-08-04 | Hitachi Ltd | Electronic circuit device and method for supporting operation verification thereof |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172778A (en) * | 2005-12-26 | 2007-07-05 | Nec Electronics Corp | Memory test circuit and memory test method |
KR20080069778A (en) * | 2007-01-24 | 2008-07-29 | 삼성전자주식회사 | Test circuits of semiconductor memory device for multi-chip testing and method for testing the same |
US7954018B2 (en) * | 2007-02-02 | 2011-05-31 | Rudolph Technologies, Inc | Analysis techniques for multi-level memory |
US7945815B2 (en) * | 2007-08-14 | 2011-05-17 | Dell Products L.P. | System and method for managing memory errors in an information handling system |
US7949913B2 (en) * | 2007-08-14 | 2011-05-24 | Dell Products L.P. | Method for creating a memory defect map and optimizing performance using the memory defect map |
US9373362B2 (en) | 2007-08-14 | 2016-06-21 | Dell Products L.P. | System and method for implementing a memory defect map |
JP2010113765A (en) * | 2008-11-06 | 2010-05-20 | Elpida Memory Inc | Semiconductor memory |
US20100131808A1 (en) * | 2008-11-25 | 2010-05-27 | Bei-Chuan Chen | Method For Testing Memory |
DE102009010881A1 (en) * | 2009-02-27 | 2010-09-02 | Advanced Micro Devices, Inc., Sunnyvale | Accelerated bitmap generation during built-in memory self-test by locking an Nth error |
DE102009010886B4 (en) | 2009-02-27 | 2013-06-20 | Advanced Micro Devices, Inc. | Detecting the delay time in a built-in memory self-test using a ping signal |
TW201126529A (en) * | 2010-01-18 | 2011-08-01 | Realtek Semiconductor Corp | Memory with self-testing function and the test method thereof |
CN102024502B (en) * | 2010-12-09 | 2013-06-05 | 福建星网锐捷网络有限公司 | Flash device testing method and device as well as board and network equipment |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
KR20170060297A (en) * | 2015-11-24 | 2017-06-01 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system with the same |
US10249380B2 (en) * | 2017-01-27 | 2019-04-02 | Qualcomm Incorporated | Embedded memory testing with storage borrowing |
JP2020042869A (en) * | 2018-09-06 | 2020-03-19 | 株式会社東芝 | Semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55113200A (en) * | 1979-02-22 | 1980-09-01 | Nec Corp | Checking method for ic memory |
JPH09304486A (en) * | 1996-05-17 | 1997-11-28 | Hitachi Electron Eng Co Ltd | Ic-testing apparatus |
JP2001052497A (en) * | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | Defect information obtaining method for semiconductor memory, relieving and analyzing device for semiconductor memory, and semiconductor memory |
JP2002319297A (en) * | 2001-04-23 | 2002-10-31 | Hitachi Ltd | Semiconductor integrated circuit device |
JP2004086996A (en) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | Memory test circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876685A (en) * | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
US5157664A (en) * | 1989-09-21 | 1992-10-20 | Texas Instruments Incorporated | Tester for semiconductor memory devices |
JP4251707B2 (en) * | 1999-04-02 | 2009-04-08 | 株式会社アドバンテスト | Semiconductor device test apparatus and test method |
JP4181694B2 (en) * | 1999-07-07 | 2008-11-19 | 株式会社アドバンテスト | Memory test equipment |
JP4612150B2 (en) * | 2000-05-24 | 2011-01-12 | 株式会社アドバンテスト | Semiconductor device test equipment |
JP3893238B2 (en) | 2000-07-14 | 2007-03-14 | 富士通株式会社 | Semiconductor memory device failure analysis device |
US7257753B2 (en) * | 2001-11-15 | 2007-08-14 | Advantest Corporation | Semiconductor testing apparatus |
JP4119789B2 (en) * | 2003-05-23 | 2008-07-16 | 横河電機株式会社 | Memory test apparatus and memory test method |
JP2005011451A (en) * | 2003-06-19 | 2005-01-13 | Advantest Corp | Test device and program |
KR101113437B1 (en) * | 2003-06-19 | 2012-02-29 | 주식회사 아도반테스토 | Test equipment |
JP4308637B2 (en) * | 2003-12-17 | 2009-08-05 | 株式会社日立製作所 | Semiconductor test equipment |
KR100856608B1 (en) * | 2004-06-17 | 2008-09-03 | 주식회사 아도반테스토 | Test apparatus and test method |
US7228475B2 (en) * | 2004-09-30 | 2007-06-05 | Advantest Corporation | Program, test apparatus and testing method |
JP2007172778A (en) * | 2005-12-26 | 2007-07-05 | Nec Electronics Corp | Memory test circuit and memory test method |
-
2005
- 2005-12-26 JP JP2005371683A patent/JP2007172778A/en active Pending
-
2006
- 2006-12-21 US US11/642,898 patent/US7603595B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55113200A (en) * | 1979-02-22 | 1980-09-01 | Nec Corp | Checking method for ic memory |
JPH09304486A (en) * | 1996-05-17 | 1997-11-28 | Hitachi Electron Eng Co Ltd | Ic-testing apparatus |
JP2001052497A (en) * | 1999-08-05 | 2001-02-23 | Mitsubishi Electric Corp | Defect information obtaining method for semiconductor memory, relieving and analyzing device for semiconductor memory, and semiconductor memory |
JP2002319297A (en) * | 2001-04-23 | 2002-10-31 | Hitachi Ltd | Semiconductor integrated circuit device |
JP2004086996A (en) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | Memory test circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010134979A (en) * | 2008-12-03 | 2010-06-17 | Fujitsu Ltd | Processor and method for controlling storage-device test unit |
US8365027B2 (en) | 2008-12-03 | 2013-01-29 | Fujitsu Limited | Processor and method for controlling storage-device test unit |
JP2011149855A (en) * | 2010-01-22 | 2011-08-04 | Hitachi Ltd | Electronic circuit device and method for supporting operation verification thereof |
Also Published As
Publication number | Publication date |
---|---|
US7603595B2 (en) | 2009-10-13 |
US20070150777A1 (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007172778A (en) | Memory test circuit and memory test method | |
JP3893238B2 (en) | Semiconductor memory device failure analysis device | |
JP2009059434A (en) | Semiconductor integrated circuit | |
CN101515479B (en) | Method for increasing test coverage of scan chain and device thereof | |
JP2006236551A (en) | Semiconductor integrated circuit having test function and manufacturing method | |
US7945823B2 (en) | Programmable address space built-in self test (BIST) device and method for fault detection | |
JP2005128012A (en) | Method, device and system for scanning test | |
US7168004B2 (en) | Technique for testability of semiconductor integrated circuit | |
JP4752029B2 (en) | Test method and test program for semiconductor logic circuit device | |
US20060268633A1 (en) | Semiconductor device | |
US20120229155A1 (en) | Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method | |
JP4514028B2 (en) | Fault diagnosis circuit and fault diagnosis method | |
JP2007272982A (en) | Semiconductor storage device and its inspection method | |
JP4622443B2 (en) | Semiconductor integrated circuit | |
US7716549B2 (en) | Semiconductor apparatus and testing method | |
JP4773791B2 (en) | Semiconductor memory device and memory test circuit | |
US20080010575A1 (en) | Semiconductor device | |
US7539598B2 (en) | Semiconductor test apparatus and method thereof and multiplexer and method thereof | |
JP2006286030A (en) | Semiconductor apparatus | |
JP2006277821A (en) | Semiconductor integrated circuit | |
JP2006349548A (en) | Built-in self-checking circuit | |
JPH063413A (en) | Method and device for inspecting logic signal | |
JPH11174126A (en) | Self-inspection pattern generation device for incorporation in logic circuit and pattern selection method | |
JP4894376B2 (en) | Semiconductor integrated circuit device | |
JP2004185550A (en) | Method and device for designing test facilitation for semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |