JP2007160435A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2007160435A
JP2007160435A JP2005357981A JP2005357981A JP2007160435A JP 2007160435 A JP2007160435 A JP 2007160435A JP 2005357981 A JP2005357981 A JP 2005357981A JP 2005357981 A JP2005357981 A JP 2005357981A JP 2007160435 A JP2007160435 A JP 2007160435A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
forming
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357981A
Other languages
Japanese (ja)
Inventor
Kiyoko Yamanaka
聖子 山中
Yasushi Goto
康 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005357981A priority Critical patent/JP2007160435A/en
Publication of JP2007160435A publication Critical patent/JP2007160435A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To improve yield of either a semiconductor device including MEMS element or MEMS element by restraining the occurrence of sticking in the manufacturing process of the MEMS element. <P>SOLUTION: The MEMS element 1 is constructed by a substrate 2, an insulating film 3 formed on the principal surface of the substrate 2, a deformable structure 4, which is formed on the upper part of the insulating film 3 and shaped like a non-planar projection to the principal surface of the substrate 2 in the stationary state, and an electrode 6 formed on a part of the structure 4 through an insulating film 5, whereby the occurrence of sticking in the manufacturing process is restrained. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置およびその製造技術に関し、特に、MEMS(Micro-Electro-Mechanical Systems)素子を含む半導体装置およびその製造に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing technology thereof, and more particularly to a semiconductor device including a MEMS (Micro-Electro-Mechanical Systems) element and a technology effective when applied to the manufacturing thereof.

半導体プロセス技術およびマイクロマシニング技術(いわゆるMEMS技術)の進展により、CMOS(Complementary Metal Oxide Semiconductor)回路とMEMS素子とが融合した新機能デバイスが普及しつつある。例えば物理センサにおいては、周辺ロジック部を半導体プロセス技術で製造したCMOS回路で構成し、センサ可動部をMEMS技術で製造したMEMS素子で構成するセンサLSI(Large Scale Integration)混載型デバイスがある。   With the progress of semiconductor process technology and micromachining technology (so-called MEMS technology), new functional devices in which CMOS (Complementary Metal Oxide Semiconductor) circuits and MEMS elements are fused are becoming widespread. For example, in a physical sensor, there is a sensor LSI (Large Scale Integration) embedded device in which a peripheral logic part is configured by a CMOS circuit manufactured by a semiconductor process technology and a sensor movable part is configured by a MEMS element manufactured by a MEMS technology.

例えばアンモニウム水酸化物、アルカノールアミン、フッ化アミンおよびフッ化水素酸のうち少なくとも1つを溶解助剤とし、溶解助剤を0.1〜2mol%の濃度範囲で添加した二酸化炭素からなる超臨界液体によって、構造体が形成された表面を処理する表面処理方法が開示されている(例えば特許文献1参照)。   For example, a supercritical substance composed of carbon dioxide in which at least one of ammonium hydroxide, alkanolamine, fluorinated amine and hydrofluoric acid is used as a solubilizing agent and the solubilizing agent is added in a concentration range of 0.1 to 2 mol%. A surface treatment method for treating a surface on which a structure is formed with a liquid is disclosed (for example, see Patent Document 1).

また、半導体基板(以下、単に基板という)の上に一部が固定されて配置されたアクチュエータなどの可動部と、基板上に可動部に近設された制御電極などの構造体と、少なくとも可動部と構造体との表面に形成されたフルオロカーボンからなる被膜とを備えたMEMS素子が開示されている(例えば特許文献2参照)。   In addition, a movable part such as an actuator arranged partly fixed on a semiconductor substrate (hereinafter simply referred to as a substrate), a structure such as a control electrode provided on the substrate close to the movable part, and at least movable A MEMS element including a coating made of fluorocarbon formed on the surface of a portion and a structure is disclosed (for example, see Patent Document 2).

また、加速度センサの固定電極と可動電極とが相対向する表面のうち、少なくともいずれか一方の表面に凹部の幅が0.01μm以上0.1μm以下の凹凸を多数形成することにより、固定電極と可動電極との間の接触面積を小さくし、またシリコン表面の疎水性を強くすることにより、プロセス中および使用中両方のスティッキングを生じにくくする技術が開示されている(例えば特許文献3参照)。   Further, by forming a large number of recesses and recesses having a width of 0.01 μm or more and 0.1 μm or less on at least one of the surfaces where the fixed electrode and the movable electrode of the acceleration sensor face each other, A technique is disclosed in which sticking is difficult to occur both in the process and in use by reducing the contact area with the movable electrode and increasing the hydrophobicity of the silicon surface (see, for example, Patent Document 3).

また、犠牲層をポリシリコン膜上に形成し、犠牲層を蒸気層エッチング方法で除去し、残留物の発生を防止すると共に、犠牲層除去による空間に上部構造体が沈没して発生する固着現象を防止する技術が開示されている(例えば特許文献4参照)。
特開2005−34843号公報 特開2004−130449号公報 特開平11−340477号公報 特開平10−107339号公報
In addition, a sacrificial layer is formed on the polysilicon film, and the sacrificial layer is removed by a vapor layer etching method to prevent generation of a residue, and a sticking phenomenon that occurs when the upper structure sinks into the space due to the sacrificial layer removal. A technique for preventing this is disclosed (see, for example, Patent Document 4).
JP 2005-34843 A JP 2004-130449 A Japanese Patent Laid-Open No. 11-340477 JP-A-10-107339

上記センサLSI混載型デバイスを製造する際、センサ可動部における半導体ウエハの表面に対する水平方向の加工精度は半導体プロセスの加工精度で実現することができる。しかしながら、センサ可動部における半導体ウエハの表面に対する垂直方向の加工に関しては、犠牲膜を除去して空洞を作るというMEMS技術特有の製造過程により、半導体プロセス技術を用いた製造では起こりえなかった以下のような課題が存在する。   When manufacturing the above-described sensor LSI mixed type device, the processing accuracy in the horizontal direction with respect to the surface of the semiconductor wafer in the sensor movable portion can be realized by the processing accuracy of the semiconductor process. However, with respect to the processing in the direction perpendicular to the surface of the semiconductor wafer in the sensor movable part, the manufacturing process unique to the MEMS technology in which the sacrificial film is removed to create a cavity, which could not occur in the manufacturing using the semiconductor process technology, is as follows. There are such challenges.

MEMS素子の製造過程では、アクチュエータ(MEMS素子をオン・オフする機構)の3次元構造の製作にウエットエッチング法またはドライエッチング法を採用している。いずれのエッチング法であってもエッチング液による処理または液体洗浄などにより、アクチュエータが液体中に浸漬される状態となる。このため、液体を除去する乾燥工程などにおいて、アクチュエータと基板との間に残留する液体の表面張力によりアクチュエータが基板に引き寄せられて、アクチュエータの中央部と基板とが接触することがある。残留していた液体が完全に乾燥除去された後もアクチュエータと基板とが接触したままの状態となり、MEMS素子は動作不良を起こす。この現象はスティッキング(固着)と呼ばれ、スティッキングを解消する手段は未だ確立されておらず、MEMS素子の致命的な不良要因となっている。   In the manufacturing process of the MEMS element, a wet etching method or a dry etching method is adopted for manufacturing a three-dimensional structure of an actuator (mechanism for turning on and off the MEMS element). Regardless of the etching method, the actuator is immersed in the liquid by treatment with an etching solution or liquid cleaning. For this reason, in a drying process or the like for removing the liquid, the actuator may be attracted to the substrate by the surface tension of the liquid remaining between the actuator and the substrate, and the central portion of the actuator may come into contact with the substrate. Even after the remaining liquid is completely dried and removed, the actuator and the substrate remain in contact with each other, causing the MEMS element to malfunction. This phenomenon is called sticking (sticking), and means for eliminating sticking has not been established yet, which is a fatal failure factor of the MEMS element.

本発明の目的は、MEMS素子の製造過程におけるスティッキングの発生を抑制して、MEMS素子またはMEMS素子を含む半導体装置の歩留まりを向上させることのできる技術を提供する。   An object of the present invention is to provide a technology capable of suppressing the occurrence of sticking in the manufacturing process of a MEMS element and improving the yield of the MEMS element or a semiconductor device including the MEMS element.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明による半導体装置は、基板上に形成された絶縁膜と、絶縁膜上に一部が固定され、静止状態の時に基板に対して非平面的な凸形状となる変形可能な構造体と、構造体上の一部に絶縁膜を介して形成された電極とからなるMEMS素子を含むものである。   A semiconductor device according to the present invention includes an insulating film formed on a substrate, a deformable structure that is partially fixed on the insulating film and has a non-planar convex shape with respect to the substrate when in a stationary state, A MEMS element including an electrode formed on a part of the structure via an insulating film is included.

本発明による半導体装置の製造方法は、基板上に第1絶縁膜および犠牲膜を順次形成する工程と、犠牲膜上にレジストパターンを形成した後、熱処理を施して上記レジストパターンの表面を上に凸の弓なり形状に加工する工程と、上記レジストパターンをマスクとして犠牲膜をエッチングし、その表面が上に凸の弓なり形状の犠牲膜パターンを形成する工程と、上記レジストパターンを除去した後、犠牲膜パターン上に形成した導体膜を加工して構造体を形成する工程と、犠牲膜パターンを除去した後、構造体上の一部に第2絶縁膜を介して電極を形成する工程とを有するものである。   A method of manufacturing a semiconductor device according to the present invention includes a step of sequentially forming a first insulating film and a sacrificial film on a substrate, and a resist pattern is formed on the sacrificial film, and then heat treatment is performed so that the surface of the resist pattern is on the surface. A step of processing into a convex bow shape, a step of etching the sacrificial film using the resist pattern as a mask to form a sacrificial film pattern having a convex bow shape on the surface, and a sacrifice after removing the resist pattern Processing the conductor film formed on the film pattern to form a structure, and removing the sacrificial film pattern, and then forming an electrode on a part of the structure via the second insulating film Is.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

MEMS素子の製造過程におけるスティッキングの発生が抑制できるので、MEMS素子またはMEMS素子を含む半導体装置の歩留まりを向上させることができる。   Since the occurrence of sticking in the manufacturing process of the MEMS element can be suppressed, the yield of the MEMS element or a semiconductor device including the MEMS element can be improved.

本実施の形態においては、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   In the present embodiment, when referring to the number of elements, etc. (including the number, numerical value, quantity, range, etc.), unless otherwise specified, the case is clearly limited to a specific number in principle, etc. It is not limited to the specific number, and it may be more or less than the specific number. Further, in the present embodiment, the constituent elements (including element steps and the like) are not necessarily essential unless particularly specified and apparently essential in principle. Yes. Similarly, in this embodiment, when referring to the shape, positional relationship, etc. of the component, etc., the shape, etc. substantially, unless otherwise specified, or otherwise considered in principle. It shall include those that are approximate or similar to. The same applies to the above numerical values and ranges.

また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Further, in all drawings for explaining the present embodiment, parts having the same function are denoted by the same reference numerals, and repeated explanation thereof is omitted. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
本実施の形態1によるMEMS素子の要部断面図を図1に示す。
(Embodiment 1)
FIG. 1 shows a cross-sectional view of a main part of the MEMS element according to the first embodiment.

MEMS素子1は、半導体基板(以下、基板という)2と、基板2の主面上に形成された絶縁膜3と、絶縁膜3の上部に形成された静止状態の時に基板2の主面に対して非平面的な凸形状となる変形可能な構造体4とを有し、さらに構造体4の上部には絶縁膜5を介して電極6が設けられている。このように、静止状態の時に構造体4を基板2の主面に対して非平面的な凸形状とすることにより、絶縁膜3と構造体4との間のギャップが狭くても、製造過程におけるスティッキングを抑制することができる。   The MEMS element 1 includes a semiconductor substrate (hereinafter referred to as a substrate) 2, an insulating film 3 formed on the main surface of the substrate 2, and a main surface of the substrate 2 in a stationary state formed on the insulating film 3. On the other hand, a deformable structure 4 having a non-planar convex shape is provided, and an electrode 6 is provided on the structure 4 via an insulating film 5. As described above, when the structure 4 is in a non-planar convex shape with respect to the main surface of the substrate 2 in the stationary state, the manufacturing process is performed even when the gap between the insulating film 3 and the structure 4 is narrow. Sticking can be suppressed.

次に、本実施の形態1によるMEMS素子において、スティッキングを抑制する効果が得られる理由を図2〜図4を用いて詳細に説明する。   Next, the reason why the effect of suppressing sticking is obtained in the MEMS element according to the first embodiment will be described in detail with reference to FIGS.

図2は両端が固定された梁を側面から見た模式図である。図2(a)は力が働かない初期状態の場合の梁の形状、図2(b)は力が働いた場合の梁の形状である。   FIG. 2 is a schematic view of a beam with both ends fixed as viewed from the side. FIG. 2A shows the shape of the beam in the initial state where no force is applied, and FIG. 2B shows the shape of the beam when the force is applied.

内部応力、熱応力または重力などの力が一切かかっていない場合、両端が固定された初期状態の梁は、図2(a)の破線で表されるまっすぐな棒形状A1となる。   When no force such as internal stress, thermal stress, or gravity is applied, the beam in the initial state in which both ends are fixed has a straight bar shape A1 represented by a broken line in FIG.

ここで、梁が張られた方向(以下、水平方向と記す)に端点から加重が加わったり、または梁の置かれた環境温度の変化によって梁の内部に水平方向の力が発生するなど、梁に対して何らかの力が働いた場面を想定する。力の大きさfが弱い時には、梁は水平方向にのみ圧縮されるような形状変化を起こす。しかし、力の大きさfが一定値を超えた時点で梁の形状は急激に変化し、図2(b)の実線で表される弓なり形状となる。この現象は座屈変形と呼ばれ、梁の長さが梁の断面積寸法に比べて大きい時に起こる。   Here, a beam is applied such that a load is applied from the end point in the direction in which the beam is stretched (hereinafter referred to as the horizontal direction), or a horizontal force is generated inside the beam due to a change in the ambient temperature where the beam is placed. Suppose a scene where some kind of power is applied. When the magnitude of the force f is weak, the beam undergoes a shape change that is compressed only in the horizontal direction. However, when the magnitude f of the force exceeds a certain value, the shape of the beam changes abruptly, and becomes a bow shape represented by a solid line in FIG. This phenomenon is called buckling deformation and occurs when the length of the beam is larger than the cross-sectional dimension of the beam.

梁の両端が固定されており、梁の内部に加わる力の上記水平方向と直交する方向(以下、垂直方向と記す)の分布に異方性がない場合には、座屈によって上に凸形状A2となるか、下に凸形状A3となるかを予測することができない。すなわち、座屈による梁の変形の方向を制御したい場合には、梁の内部応力を予め与えておくまたは変形させたくない方向に支持棒を設けておくなどの対策が必要となる。   If both ends of the beam are fixed and there is no anisotropy in the direction perpendicular to the horizontal direction (hereinafter referred to as the vertical direction) of the force applied to the inside of the beam, it will protrude upward due to buckling It cannot be predicted whether it will be A2 or the downward convex shape A3. That is, when it is desired to control the direction of deformation of the beam due to buckling, it is necessary to take measures such as preliminarily applying the internal stress of the beam or providing a support rod in a direction in which it is not desired to be deformed.

図3(a)は両端が固定された梁を側面から見た模式図であり、梁の中央地点に対して垂直方向に荷重Fを外部から加えた場合の梁の形状である。図3(b)は同図(a)の梁の中央地点に対して垂直方向に加えた荷重Fと梁の垂直方向の変形量zとの関係を計算によって求めた結果を示すグラフ図であり、荷重Fおよび梁の垂直方向の変形量zは任意の単位で示している。また、図3(a)に記した中央地点M0,M1,M2と図3(b)に記した中央地点M0,M1,M2とが対応する。   FIG. 3A is a schematic view of the beam with both ends fixed as viewed from the side, and shows the shape of the beam when a load F is applied from the outside in a direction perpendicular to the central point of the beam. FIG. 3B is a graph showing the result of calculating the relationship between the load F applied in the vertical direction to the central point of the beam in FIG. 3A and the deformation amount z in the vertical direction of the beam. The load F and the vertical deformation amount z of the beam are shown in arbitrary units. Further, the central points M0, M1, and M2 shown in FIG. 3A correspond to the central points M0, M1, and M2 shown in FIG.

初期状態の梁には内部応力、熱応力または重力などの力が一切かかっていないものとすると、両端が固定された初期状態の梁は、図3(a)の破線で表されるまっすぐな棒形状B1となる。しかし、梁の中央地点に対して垂直方向の加重Fを外部の下方向から加えていくと、梁は変形して上に凸形状B2となり、さらに加重Fを大きくすると上に凸形状B2よりも屈曲率の大きい上に凸形状B3へと変形する。   Assuming that the initial beam is not subjected to any force such as internal stress, thermal stress, or gravity, the beam in the initial state with both ends fixed is a straight bar represented by a broken line in FIG. Shape B1 is obtained. However, if a weight F in the vertical direction is applied to the center point of the beam from the outside downward, the beam is deformed to become an upward convex shape B2, and if the weight F is further increased, it will be higher than the upward convex shape B2. It is deformed into a convex shape B3 with a high bending rate.

図3(b)に示すように、梁の中央地点M0,M1,M2に作用する力が弱い場合には、中央地点M0から中央地点M1への変位のように梁の動きは非線形的である。しかし、梁の中央地点M0,M1,M2に作用する力が強い場合には、中央地点M1から中央地点M2への変位のように梁の動きは線形的である。すなわち、両端が固定された梁の垂直方向の動きを利用するMEMS素子の可動部では、作用する力の種類に依らず、作用する力の大きさに依存して非線形効果を狙った駆動範囲と線形効果を狙った駆動範囲とが存在することになる。なお、図3(a)では、梁は模式的に線で表したが、例えば複数の材料の組合せによるマルチモルフ構造でも同様のことが言える。   As shown in FIG. 3B, when the force acting on the central points M0, M1, and M2 of the beam is weak, the motion of the beam is non-linear like the displacement from the central point M0 to the central point M1. . However, when the force acting on the central points M0, M1, and M2 of the beam is strong, the movement of the beam is linear like the displacement from the central point M1 to the central point M2. That is, in the movable part of the MEMS element that uses the vertical movement of the beam fixed at both ends, the drive range aimed at the nonlinear effect depends on the magnitude of the acting force, regardless of the kind of acting force. There is a driving range aimed at the linear effect. In FIG. 3A, the beam is schematically represented by a line. However, the same can be said for a multimorph structure including a combination of a plurality of materials.

図4は両端が固定され、温度T0において初期内部応力がゼロではなく、長さが断面積寸法に比べて大きい梁を側面から見た模式図である。   FIG. 4 is a schematic view of a beam having both ends fixed, the initial internal stress is not zero at the temperature T0, and the length is larger than the cross-sectional area dimension, as viewed from the side.

図4に示すように、温度T0における梁の内部応力はゼロではないため、梁は上に撓んだ凸形状C1となっている。いま、梁の置かれた環境温度が上記温度T0よりも高いT1となったとすると、梁を形成している材料の熱膨張により、撓みが増長する方向に働き、梁の形状が変化し、例えば上に凸形状C1よりも屈曲率の大きい上に凸形状C2となる。このように、予め梁が撓んだ形状となっていれば、外力または温度変化による熱膨張効果などの座屈を起こす荷重が梁に加わった場合には、変位する方向を制御することができる。   As shown in FIG. 4, since the internal stress of the beam at temperature T0 is not zero, the beam has a convex shape C1 that is bent upward. If the ambient temperature at which the beam is placed becomes T1 higher than the above temperature T0, the thermal expansion of the material forming the beam acts in the direction in which the bending increases, and the shape of the beam changes. The convex shape C2 has a higher bending rate than the upward convex shape C1. In this way, if the beam is previously bent, it is possible to control the direction of displacement when a load causing buckling such as a thermal expansion effect due to external force or temperature change is applied to the beam. .

なお、一度変位した方向から逆の方向に梁を撓ませるためには、付加的な機械的な作用が必要となり、変形量が大きければ大きいほど元の形状に戻すために必要となる力は大きくなる。つまり、両端が固定された梁の構造においては、初期内部応力などの梁の内部に作用する力がない場合、(1)座屈を起こす作用力が働くと変位方向が一意的ではない、(2)座屈を起こす作用力の大きさによって、変位量が作用力に非線形に依存する領域と変位量が作用力に線形に依存する領域とが存在する、(3)変位量が大きいほど、梁を元の位置に戻すために必要な力が大きい、と言える。   In order to bend the beam in the opposite direction from the direction once displaced, additional mechanical action is required, and the greater the amount of deformation, the greater the force required to return to the original shape. Become. In other words, in the structure of the beam with both ends fixed, when there is no force acting on the inside of the beam such as initial internal stress, (1) the displacement direction is not unique when the acting force causing buckling is applied, ( 2) Depending on the magnitude of the acting force causing buckling, there are a region where the amount of displacement depends nonlinearly on the acting force and a region where the amount of displacement depends linearly on the acting force. (3) The larger the amount of displacement, It can be said that the force required to return the beam to its original position is large.

従って、前記図1のMEMS素子1のように、予め基板2の主面に対して非平面的な凸形状の構造体4を形成しておけば、平面的な形状の構造体と比べて、基板2側に構造体4が近づくためには大きな力を構造体4の中央部に加えることが必要となる。MEMS素子1の製造過程では、犠牲膜を除去する際の構造体4と絶縁膜3との間に残留する液体の表面張力により、スティッキングの不良が起こるのであるから、基板2側に構造体4を近づけるのに相対的に大きな力が必要となる本発明の構造(例えば前記図1のMEMS素子1の構造)を用いれば、スティッキングを抑制することができる。   Therefore, if the non-planar convex structure 4 is formed in advance on the main surface of the substrate 2 as in the MEMS element 1 of FIG. 1, compared to the planar structure, In order for the structure 4 to approach the substrate 2 side, it is necessary to apply a large force to the central portion of the structure 4. In the manufacturing process of the MEMS element 1, since the sticking failure occurs due to the surface tension of the liquid remaining between the structure 4 and the insulating film 3 when the sacrificial film is removed, the structure 4 is formed on the substrate 2 side. Sticking can be suppressed by using the structure of the present invention (for example, the structure of the MEMS element 1 in FIG. 1) that requires a relatively large force to bring the distance closer.

次に、本実施の形態1によるMEMS素子の製造方法を図5〜図10に示すMEMS素子の要部断面図を用いて工程順に説明する。   Next, the manufacturing method of the MEMS element according to the first embodiment will be described in the order of steps using the cross-sectional views of the main part of the MEMS element shown in FIGS.

まず、図5に示すように、基板2の主面上に絶縁膜3を堆積し、さらにその絶縁膜3上に犠牲膜7を堆積する。犠牲膜7は、例えばCVD(Chemical Vapor Deposition)法により堆積したシリコン酸化膜を用いる。続いて、図6に示すように、犠牲膜7上にフォトリソグラフィ法により犠牲膜7を加工するためのレジストパターン8を形成する。   First, as shown in FIG. 5, an insulating film 3 is deposited on the main surface of the substrate 2, and a sacrificial film 7 is deposited on the insulating film 3. As the sacrificial film 7, for example, a silicon oxide film deposited by a CVD (Chemical Vapor Deposition) method is used. Subsequently, as shown in FIG. 6, a resist pattern 8 for processing the sacrificial film 7 is formed on the sacrificial film 7 by photolithography.

次に、図7に示すように、レジストパターン8に熱処理を施し、レジストパターン8の表面をなだらかにして上に凸の弓なり形状とする。この時、レジストパターン8が完全には溶融せず、適度な粘性を保ったまま表面エネルギーの再配分によりリフローを起こせる程度の温度および時間を用いて熱処理は施こされる。この熱処理の温度および時間は、レジストターン8の種類および大きさに依存する。例えば熱処理温度150℃程度、熱処理時間2分程度によりレジストパターン8の表面をなだらかに変形させることができる。   Next, as shown in FIG. 7, the resist pattern 8 is subjected to heat treatment so that the surface of the resist pattern 8 is smoothed into an upwardly convex bow shape. At this time, the resist pattern 8 is not completely melted, and heat treatment is performed using a temperature and time that can cause reflow by redistribution of surface energy while maintaining an appropriate viscosity. The temperature and time of this heat treatment depend on the type and size of the resist turn 8. For example, the surface of the resist pattern 8 can be gently deformed by a heat treatment temperature of about 150 ° C. and a heat treatment time of about 2 minutes.

次に、図8に示すように、その表面が上に凸の弓なり形状のレジストパターン8をマスクにして構造体4の表面形状を決める犠牲膜7のエッチングを行う。なお、そのエッチングに際してはマスクとなるレジストパターン8と被エッチング材である犠牲膜7とのエッチング選択比を選ぶことによって、レジストパターン8のなだらかな表面形状を、どの程度下地の犠牲膜7の表面形状に転写するかを決めることができる。例えばレジストパターン8の厚さと下地の犠牲膜7の厚さとの比が1:1であれば、基板2の主面に対して垂直方向のエッチング選択比を1:1と設定することで、レジストパターン8のなだらかな表面形状をそのまま犠牲膜7へ転写することができる。このようなエッチング法を採用することにより、なだらかな表面形状を持つ犠牲膜パターン7aを得ることができる。   Next, as shown in FIG. 8, the sacrificial film 7 that determines the surface shape of the structure 4 is etched using the resist pattern 8 having an upwardly convex bow shape as a mask. It should be noted that, in the etching, by selecting an etching selection ratio between the resist pattern 8 serving as a mask and the sacrificial film 7 as the material to be etched, the surface shape of the underlying sacrificial film 7 can be reduced to a gentle surface shape of the resist pattern 8. You can decide whether to transfer to shape. For example, if the ratio of the thickness of the resist pattern 8 to the thickness of the underlying sacrificial film 7 is 1: 1, the etching selectivity in the direction perpendicular to the main surface of the substrate 2 is set to 1: 1, whereby the resist The gentle surface shape of the pattern 8 can be transferred to the sacrificial film 7 as it is. By employing such an etching method, a sacrificial film pattern 7a having a gentle surface shape can be obtained.

次に、図9に示すように、レジストパターン8を除去した後、構造体4となる導体膜を形成し、フォトリソグラフィ法により導体膜を加工するためのレジストパターンを形成する。続いてこのレジストパターンをマスクとして導体膜をエッチングすることにより構造体4を形成する。本実施の形態1では、上記導体膜に、例えばCVD法により堆積した厚さ500nm程度の多結晶シリコン膜を用いる。   Next, as shown in FIG. 9, after removing the resist pattern 8, a conductor film to be the structure 4 is formed, and a resist pattern for processing the conductor film is formed by photolithography. Subsequently, the conductive film is etched using this resist pattern as a mask to form the structure 4. In the first embodiment, a polycrystalline silicon film having a thickness of about 500 nm deposited by, for example, a CVD method is used as the conductor film.

次に、図10に示すように、犠牲膜パターン7aをウエットエッチング法で除去し、水洗した後、乾燥する。これにより、基板2の主面に対してなだらかな非平面的な凸形状の構造体4を得ることができる。前述したように、このような基板2の主面に対して非平面的な凸形状の構造体4は、基板2の主面に対して平面的な形状の構造体に比べると、構造体4の中央部を基板2側へ引き寄せるのに必要な作用力が大きくなる。従って、水洗時に構造体4と絶縁膜3との間に表面張力を持った液体が入り込んだとしても、構造体4と絶縁膜3との間のスティッキングを抑制することができる。その後、構造体4のほぼ中央部の上に絶縁膜5を介して電極6を形成することにより、前記図1に示した本実施の形態1によるMEMS素子1が略完成する。   Next, as shown in FIG. 10, the sacrificial film pattern 7a is removed by wet etching, washed with water, and then dried. Thereby, the non-planar convex structure 4 that is gentle with respect to the main surface of the substrate 2 can be obtained. As described above, such a convex structure 4 that is non-planar with respect to the main surface of the substrate 2 is different from the structure 4 that is flat with respect to the main surface of the substrate 2. The acting force required to draw the central portion of the substrate toward the substrate 2 is increased. Therefore, even if a liquid having a surface tension enters between the structure 4 and the insulating film 3 during washing, sticking between the structure 4 and the insulating film 3 can be suppressed. Thereafter, the electrode 6 is formed on the substantially central portion of the structure 4 via the insulating film 5, whereby the MEMS element 1 according to the first embodiment shown in FIG. 1 is substantially completed.

なお、本実施の形態1では、基板2の主面に対して非平面的な凸形状の構造体4を製造する方法として、レジストパターン8の熱処理によるリフローを用いたが、所望の形状を得るための製造工程は前述した方法に限定されるものではない。例えばフォトリソグラフィ法を用いた犠牲膜7の加工を多段階に行い、犠牲膜7の肩の部分にテーパをつける方法、またはフォトリソグラフィ法に用いるガラスマスクに代えてグレイスケールマスクを用いる方法等を適用することができる。   In the first embodiment, as a method of manufacturing the convex structure 4 that is non-planar with respect to the main surface of the substrate 2, reflow by heat treatment of the resist pattern 8 is used, but a desired shape is obtained. The manufacturing process for this is not limited to the method described above. For example, the sacrificial film 7 is processed in multiple stages using a photolithography method, and the shoulder portion of the sacrificial film 7 is tapered, or a gray scale mask is used instead of the glass mask used in the photolithography method. Can be applied.

このように、本実施の形態1によれば、構造体4の形状を基板2の主面に対して非平面的な凸形状とすることにより、基板2側へ構造体4が引き寄るには相対的に大きな力が必要となるので、MEMS素子1の製造過程におけるスティッキングによる不良の発生を抑制することができて、MEMS素子1の製造歩留まりが向上する。また、特殊な溶媒、溶剤を使用することなく既存の半導体プロセス技術により製造できるので、安価にMEMS素子1を製造することができる。また、構造体4のヒンジ部分がなだらかとなるので、特定箇所への応力集中または特定箇所への電界集中が回避できて、構造体4の経年劣化による機械的な不良破壊または電気的な不良破壊を制御することができる。   Thus, according to the first embodiment, the structure 4 is drawn toward the substrate 2 by making the shape of the structure 4 a non-planar convex shape with respect to the main surface of the substrate 2. Since a relatively large force is required, the occurrence of defects due to sticking in the manufacturing process of the MEMS element 1 can be suppressed, and the manufacturing yield of the MEMS element 1 is improved. Moreover, since it can manufacture by the existing semiconductor process technique, without using a special solvent and a solvent, the MEMS element 1 can be manufactured cheaply. Further, since the hinge portion of the structure 4 becomes gentle, stress concentration at a specific location or electric field concentration at a specific location can be avoided, and mechanical failure or electrical failure due to aging of the structure 4 is prevented. Can be controlled.

(実施の形態2)
本発明の実施の形態2によるMEMS素子をLSI配線間の結合スイッチとして利用した半導体装置の製造方法を図11〜図24に示す半導体装置の要部断面図を用いて工程順に説明する。なお、LSIデバイスとしてCMOS(Complementary Metal Oxide Semiconductor)デバイスを例示し、以下の説明では、pチャネル型の電界効果トランジスタをpMISと略し、nチャネル型の電界効果トランジスタをnMISと略す。また、本実施の形態2では、LSI配線間の結合スイッチを単に結合スイッチと言う。
(Embodiment 2)
A manufacturing method of a semiconductor device using the MEMS element according to the second embodiment of the present invention as a coupling switch between LSI wirings will be described in the order of steps with reference to cross-sectional views of the main part of the semiconductor device shown in FIGS. Note that a CMOS (Complementary Metal Oxide Semiconductor) device is illustrated as an LSI device. In the following description, a p-channel field effect transistor is abbreviated as pMIS, and an n-channel field effect transistor is abbreviated as nMIS. In the second embodiment, a coupling switch between LSI wirings is simply referred to as a coupling switch.

まず、図11に示すように、例えばp型のシリコン単結晶からなる半導体基板(円形の薄い板状に加工した半導体ウエハ、以下、基板という)9を用意する。次に、素子分離領域に絶縁膜からなる分離部10を形成した後、基板9に不純物をイオン注入してpウエル11およびnウエル12を形成する。pウエル11にはp型の導電性を示す不純物(例えばボロン)をイオン注入し、nウエル12にはn型の導電性を示す不純物(例えばリンまたはヒ素)をイオン注入する。   First, as shown in FIG. 11, a semiconductor substrate (a semiconductor wafer processed into a circular thin plate, hereinafter referred to as a substrate) 9 made of, for example, p-type silicon single crystal is prepared. Next, after forming an isolation portion 10 made of an insulating film in the element isolation region, impurities are ion-implanted into the substrate 9 to form a p-well 11 and an n-well 12. Impurities (eg, boron) having p-type conductivity are ion-implanted into the p-well 11, and impurities (eg, phosphorus or arsenic) having n-type conductivity are ion-implanted into the n-well 12.

次に、nMISおよびpMISを構成するゲート絶縁膜13、ゲート電極14およびキャップ絶縁膜15を形成し、さらにゲート電極14の側壁にサイドウォール16を形成する。続いて、ゲート電極14の両側のpウエル11にn型の導電性を示す不純物(例えばリンまたはヒ素)をイオン注入し、nMISのソース・ドレインとして機能するn型半導体領域17をゲート電極14およびサイドウォール16に対して自己整合的に形成する。同様に、ゲート電極14の両側のnウエル12にp型の導電性を示す不純物(例えばフッ化ボロン)をイオン注入し、pMISのソース・ドレインとして機能するp型半導体領域18をゲート電極14およびサイドウォール16に対して自己整合的に形成する。   Next, the gate insulating film 13, the gate electrode 14, and the cap insulating film 15 constituting the nMIS and pMIS are formed, and the side wall 16 is formed on the side wall of the gate electrode 14. Subsequently, an impurity (for example, phosphorus or arsenic) having n-type conductivity is ion-implanted into the p-well 11 on both sides of the gate electrode 14, and the n-type semiconductor region 17 functioning as the source / drain of the nMIS is formed in the gate electrode 14 and It is formed in a self-aligned manner with respect to the sidewall 16. Similarly, an impurity exhibiting p-type conductivity (for example, boron fluoride) is ion-implanted into the n-well 12 on both sides of the gate electrode 14, and the p-type semiconductor region 18 functioning as the source / drain of the pMIS is formed into the gate electrode 14 and It is formed in a self-aligned manner with respect to the sidewall 16.

次に、基板9上に層間絶縁膜19aおよびキャップ絶縁膜19bを形成した後、レジストパターンをマスクとしたエッチングによりキャップ絶縁膜19bおよび層間絶縁膜19aを順次加工して接続孔20を形成する。この接続孔20はn型半導体領域17またはp型半導体領域18上などの必要部分に形成する。続いて、接続孔20の内部に、例えばタングステンを主導体とするプラグ21を形成する。   Next, after the interlayer insulating film 19a and the cap insulating film 19b are formed on the substrate 9, the cap insulating film 19b and the interlayer insulating film 19a are sequentially processed by etching using the resist pattern as a mask to form the connection holes 20. The connection hole 20 is formed in a necessary portion such as on the n-type semiconductor region 17 or the p-type semiconductor region 18. Subsequently, a plug 21 having, for example, tungsten as a main conductor is formed inside the connection hole 20.

次に、図12に示すように、基板9上に犠牲膜7を堆積し、さらにこの犠牲膜7を加工するためのレジストパターン8をフォトリソグラフィ法により形成する。レジストパターン8は、結合スイッチのギャップに相当する領域のみに形成される。   Next, as shown in FIG. 12, a sacrificial film 7 is deposited on the substrate 9, and a resist pattern 8 for processing the sacrificial film 7 is formed by photolithography. The resist pattern 8 is formed only in a region corresponding to the gap of the coupling switch.

次に、図13に示すように、レジストパターン8に熱処理を施して、レジストパターン8を上に凸の弓なり形状とする。熱処理の条件は、用いるレジストの粘性またはレジストパターン8の体積を考慮して決められる。本実施の形態2では、結合スイッチの寸法として、長さが数μm、幅がスイッチ接点部分の大きさ程度、厚さがLSI配線の膜厚程度を想定しており、典型的な半導体プロセス技術で用いられるレジスト材料を用いる。従って、レジストパターン8の熱処理条件として、温度150℃程度、時間2分程度を採用した。結合スイッチの大きさまたはスイッチ接点の許容電力量が本実施の形態2と異なる場合は、結合スイッチの寸法およびギャップが変わることになるので、レジストパターン8の熱処理条件は適宜変更しなければならない。   Next, as shown in FIG. 13, the resist pattern 8 is subjected to heat treatment so that the resist pattern 8 has an upwardly convex bow shape. The heat treatment conditions are determined in consideration of the viscosity of the resist to be used or the volume of the resist pattern 8. In the second embodiment, as the dimensions of the coupling switch, the length is several μm, the width is about the size of the switch contact portion, and the thickness is about the thickness of the LSI wiring. The resist material used in (1) is used. Therefore, a temperature of about 150 ° C. and a time of about 2 minutes were adopted as the heat treatment conditions for the resist pattern 8. When the size of the coupling switch or the allowable power amount of the switch contact is different from that of the second embodiment, the dimension and gap of the coupling switch will change, so the heat treatment conditions for the resist pattern 8 must be changed as appropriate.

次に、図14に示すように、レジストパターン8をマスクとして、犠牲膜7を異方性ドライエッチング法により加工する。異方性ドライエッチング法を用いてレジストパターン8の形状を犠牲膜7に転写する際、レジストパターン8の厚さと被加工材料である犠牲膜の厚さとが同じであれば、レジストパターン8と犠牲膜7のエッチング選択比を1:1に設定すると、原理的にはレジストパターン8の加工形状をそのまま下地の犠牲膜7に転写することができる。レジストパターン8の厚さがa(nm)、犠牲膜7の厚さがb(nm)であれば、レジストパターン8と犠牲膜7のエッチング選択比をa:bに設定すると、原理的にはレジストパターン8の加工形状をそのまま下地の犠牲膜7に転写することができる。本実施の形態2では、犠牲膜7にシリコン酸化膜系の絶縁膜を想定している。Cガス系を用いたドライエッチング法では、半導体プロセス技術で一般的に用いられているレジスト材料とシリコン酸化膜系の絶縁膜のエッチング選択比は制御しやすい。本実施の形態2では、CガスにOガスを添加することによりレジストパターン8と犠牲膜7との選択比を調整した。これにより、上に凸の弓なり形状のレジストパターン8を犠牲膜7に転写することができる。 Next, as shown in FIG. 14, the sacrificial film 7 is processed by anisotropic dry etching using the resist pattern 8 as a mask. When the shape of the resist pattern 8 is transferred to the sacrificial film 7 using the anisotropic dry etching method, if the thickness of the resist pattern 8 is the same as the thickness of the sacrificial film that is a material to be processed, the resist pattern 8 and the sacrificial film are sacrificed. If the etching selectivity of the film 7 is set to 1: 1, in principle, the processed shape of the resist pattern 8 can be transferred to the underlying sacrificial film 7 as it is. If the thickness of the resist pattern 8 is a (nm) and the thickness of the sacrificial film 7 is b (nm), if the etching selection ratio between the resist pattern 8 and the sacrificial film 7 is set to a: b, in principle The processed shape of the resist pattern 8 can be transferred to the underlying sacrificial film 7 as it is. In the second embodiment, a silicon oxide-based insulating film is assumed for the sacrificial film 7. In a dry etching method using a C 4 F 8 gas system, the etching selectivity between a resist material generally used in semiconductor process technology and a silicon oxide film-based insulating film can be easily controlled. In the second embodiment, the selection ratio between the resist pattern 8 and the sacrificial film 7 is adjusted by adding O 2 gas to C 4 F 8 gas. Thereby, the resist pattern 8 having an upwardly convex bow shape can be transferred to the sacrificial film 7.

次に、図15に示すように、基板9上に金属膜を堆積した後、レジストパターンをマスクとしたエッチングにより結合スイッチの構造体4を形成する。この金属膜は結合スイッチの本体材料であると同時に、基板9上に形成されたプラグ21等に接続する配線4Lを構成する。構造体4および配線4Lは、例えばアルミニウムを主導体とする導体膜からなる。   Next, as shown in FIG. 15, after depositing a metal film on the substrate 9, the coupling switch structure 4 is formed by etching using the resist pattern as a mask. This metal film is the main material of the coupling switch, and at the same time, constitutes the wiring 4L connected to the plug 21 and the like formed on the substrate 9. The structure 4 and the wiring 4L are made of a conductor film whose main conductor is aluminum, for example.

次に、図16に示すように、基板9上に犠牲膜22を堆積し、その表面を平坦化した後、レジストパターン23をマスクとして犠牲膜22をエッチングし、結合スイッチの構造体4が動作する空間を規定するためのスペース24を形成する。   Next, as shown in FIG. 16, a sacrificial film 22 is deposited on the substrate 9 and the surface thereof is planarized. Then, the sacrificial film 22 is etched using the resist pattern 23 as a mask, and the coupling switch structure 4 operates. A space 24 for defining the space to be formed is formed.

次に、図17に示すように、レジストパターン23を除去した後、スペース24の内部を含む基板9上に、第1キャップ膜25を堆積する。第1キャップ膜25は、例えばシリコン窒化膜を例示することができる。続いて、レジストパターン26をマスクとして第1キャップ膜25をエッチングし、結合スイッチの構造体4と上層の配線とを接続するための接点部分となる穴27を第1キャップ膜25の一部に形成する。穴27を形成する際には、犠牲膜22でエッチングが止まるようにエッチング条件は設定される。   Next, as shown in FIG. 17, after removing the resist pattern 23, a first cap film 25 is deposited on the substrate 9 including the inside of the space 24. Examples of the first cap film 25 include a silicon nitride film. Subsequently, the first cap film 25 is etched using the resist pattern 26 as a mask, and a hole 27 serving as a contact portion for connecting the coupling switch structure 4 and the upper wiring is formed in a part of the first cap film 25. Form. When the hole 27 is formed, the etching conditions are set so that the etching stops at the sacrificial film 22.

次に、図18に示すように、レジストパターン23を除去した後、穴27の内部を含む基板9上に第2キャップ膜28を堆積して、結合スイッチの構造体4と上層の配線とを接続するための接点29を形成する。第2キャップ膜28は、例えばアルミニウムを主導体とする金属膜を例示することができる。   Next, as shown in FIG. 18, after removing the resist pattern 23, a second cap film 28 is deposited on the substrate 9 including the inside of the hole 27 to connect the coupling switch structure 4 and the upper layer wiring. A contact 29 for connection is formed. The second cap film 28 can be exemplified by a metal film whose main conductor is aluminum, for example.

次に、図19に示すように、基板9上にレジストパターン30を形成する。このレジストパターン30は、第1キャップ膜25および第2キャップ膜28の一部に、犠牲膜パターン7aおよび犠牲膜22を除去するための穴を形成するために形成される。   Next, as shown in FIG. 19, a resist pattern 30 is formed on the substrate 9. The resist pattern 30 is formed to form a hole for removing the sacrificial film pattern 7 a and the sacrificial film 22 in a part of the first cap film 25 and the second cap film 28.

次に、図20に示すように、レジストパターン30をマスクとしたエッチングにより、第1キャップ膜25および第2キャップ膜28の一部に穴31を形成する。続いて、図21に示すように、その穴31を介してウエットエッチング法または等方性ドライエッチング法により犠牲膜パターン7aおよび犠牲膜22を除去し、構造体4が動作するギャップ32a,32bを形成する。犠牲膜パターン7aおよび犠牲膜22を除去した後に基板9に施される純粋洗浄工程またはリンス工程の途中で、構造体4とその下地のキャップ絶縁膜19bとの間に液体が入り込む。しかし、結合スイッチの構造体4の形状を下地のキャップ絶縁膜19bに対して非平面的な凸形状としたことにより、周辺物体との間に入り込んだ液体の表面張力に反発する力が、平面的な形状の構造体の場合よりも強くなるので、本実施の形態2の結合スイッチは、平面的な形状の構造体を有する結合スイッチよりも製造過程におけるスティッキングを抑制することができる。   Next, as shown in FIG. 20, a hole 31 is formed in a part of the first cap film 25 and the second cap film 28 by etching using the resist pattern 30 as a mask. Subsequently, as shown in FIG. 21, the sacrificial film pattern 7a and the sacrificial film 22 are removed through the holes 31 by wet etching or isotropic dry etching, and gaps 32a and 32b in which the structure 4 operates are formed. Form. During the pure cleaning process or the rinsing process performed on the substrate 9 after the sacrificial film pattern 7a and the sacrificial film 22 are removed, liquid enters between the structure 4 and the underlying cap insulating film 19b. However, since the shape of the coupling switch structure 4 is a non-planar convex shape with respect to the underlying cap insulating film 19b, the force repelling the surface tension of the liquid that has entered between the surrounding objects is flat. Therefore, the coupling switch of the second embodiment can suppress sticking in the manufacturing process more than the coupling switch having the planar shape structure.

次に、図22に示すように、穴31の内部を含む基板9上に第3キャップ膜33を堆積して、第1キャップ膜25および第2キャップ膜28に形成された穴31を塞ぐ。第3キャップ膜33は、例えばアルミニウムを主導体とする金属膜を例示することができる。第2キャップ膜28および第3キャップ膜33を金属膜とすることにより、上層の配線に接続するプラグを兼ねることができる。   Next, as shown in FIG. 22, the third cap film 33 is deposited on the substrate 9 including the inside of the hole 31 to close the hole 31 formed in the first cap film 25 and the second cap film 28. The third cap film 33 can be exemplified by a metal film whose main conductor is aluminum, for example. By using the second cap film 28 and the third cap film 33 as metal films, it can also serve as a plug connected to the upper wiring.

次に、図23に示すように、レジストパターンをマスクとしたエッチングにより、第3キャップ膜33および第2キャップ膜28を順次加工した後、基板9上に層間絶縁膜34を堆積し、さらにレジストパターン35をマスクとしたエッチングにより、層間絶縁膜34に接続孔36を形成する。   Next, as shown in FIG. 23, the third cap film 33 and the second cap film 28 are sequentially processed by etching using the resist pattern as a mask, and then an interlayer insulating film 34 is deposited on the substrate 9, and further the resist A connection hole 36 is formed in the interlayer insulating film 34 by etching using the pattern 35 as a mask.

次に、図24に示すようにレジストパターン35を除去し、さらに接続孔36の内部を含む基板9上に、例えばアルミニウムを主導体とする金属膜を堆積した後、レジストパターンをマスクとしたエッチングにより、この金属膜を加工して配線37を形成する。以上の工程により、本実施の形態2による結合スイッチを備える半導体装置が略完成する。この後、さらに、上層の配線を形成することができる。   Next, as shown in FIG. 24, the resist pattern 35 is removed, and a metal film having, for example, aluminum as a main conductor is deposited on the substrate 9 including the inside of the connection hole 36. Then, etching using the resist pattern as a mask is performed. Thus, the metal film is processed to form the wiring 37. Through the above steps, the semiconductor device including the coupling switch according to the second embodiment is substantially completed. Thereafter, an upper layer wiring can be further formed.

本実施の形態2では、結合スイッチの製造過程において、第3キャップ膜33により穴27を塞ぐ工程では、第3キャップ膜33の堆積方法にも依存するが、第3キャップ膜33は結合スイッチが常温環境に置かれた際に負圧となる程度の圧力で塞がれる。結合スイッチは構造体4に電流が流れる際のジュール熱による熱膨張により、基板9の主面に対して垂直方向に構造体4が変位する機構であるから、負圧の狭いギャップ32a,32bが熱だめとして機能し、周囲の材料への熱の拡散を抑えつつ、ジュール熱を構造体4の動作に効率良く返還することができる。   In the second embodiment, in the process of manufacturing the coupling switch, the step of closing the hole 27 with the third cap film 33 depends on the deposition method of the third cap film 33, but the third cap film 33 is a coupling switch. When it is placed in a room temperature environment, it is blocked with a pressure that is negative. Since the coupling switch is a mechanism in which the structure 4 is displaced in a direction perpendicular to the main surface of the substrate 9 due to thermal expansion due to Joule heat when current flows through the structure 4, the gaps 32a and 32b having a narrow negative pressure are formed. The Joule heat can be efficiently returned to the operation of the structure 4 while functioning as a heat reservoir and suppressing the diffusion of heat to surrounding materials.

なお、本実施の形態2では、変位を起こす構造体4の材料は単一の膜により構成したが、より大きな変位量を得る目的の場合または製造工程の複雑さを許容しても効率的に変位量を得る目的の場合は、複数の膜の熱膨張係数の違いを利用したバイモルフ機構の構造体としてもよい。その際、基板9に対して非平面的な凸形状の構造体4を形成する工程は、基板9に近い側の層に適用すればよいが、上層に堆積する膜の内部応力によって犠牲膜を除去した後の構造体の形状が目的の形状とは異なるのは望ましくない。このため、静止状態の構造体の形状に注意して、複数の膜を堆積する際の条件を決めなくてはいけない。   In the second embodiment, the material of the structural body 4 that causes the displacement is configured by a single film. However, in the case of the purpose of obtaining a larger amount of displacement or the complexity of the manufacturing process is allowed, it is efficient. For the purpose of obtaining the displacement amount, a structure of a bimorph mechanism using a difference in thermal expansion coefficients of a plurality of films may be used. At this time, the step of forming the non-planar convex structure 4 with respect to the substrate 9 may be applied to a layer near the substrate 9, but the sacrificial film is formed by the internal stress of the film deposited on the upper layer. It is not desirable that the shape of the structure after removal is different from the target shape. For this reason, attention must be paid to the shape of the structure in a stationary state, and conditions for depositing a plurality of films must be determined.

このように、本実施の形態2によれば、LSI配線の結合スイッチとして用いられるMEMS素子においてスティッキングの発生が抑制できるので、MEMS素子をLSI配線間の結合スイッチとして搭載する半導体装置の歩留まりが向上する。   As described above, according to the second embodiment, since the occurrence of sticking can be suppressed in the MEMS element used as a coupling switch for LSI wiring, the yield of a semiconductor device in which the MEMS element is mounted as a coupling switch between LSI wirings is improved. To do.

(実施の形態3)
本発明の実施の形態3によるLSI配線間の結合スイッチの動作方法について図25および図26を用いて説明する。
(Embodiment 3)
A method of operating the coupling switch between LSI wirings according to the third embodiment of the present invention will be described with reference to FIGS.

図25に、MEMS素子をLSI配線間の結合スイッチとして利用した半導体装置の要部断面図を示す。   FIG. 25 is a cross-sectional view of a principal part of a semiconductor device using a MEMS element as a coupling switch between LSI wirings.

結合スイッチは、構造体4と信号が伝達する配線41とが絶縁膜42によって分離された構造を有している。配線41は、例えば多結晶シリコン膜、絶縁膜42は、例えばシリコン窒化膜からなる。犠牲膜の除去方法または構造体4の製造方法は前述した実施の形態2に準ずる。結合スイッチは、構造体4の内部に電流が流れる際のジュール熱による熱膨張により、基板9の表面に対して垂直方向のみに選択的に構造体4が変位する機械的な機構である。構造体4の変形によって、第2キャップ膜28と配線41とが接点29を介して電気的に接続する。   The coupling switch has a structure in which the structure 4 and a wiring 41 through which a signal is transmitted are separated by an insulating film 42. The wiring 41 is made of, for example, a polycrystalline silicon film, and the insulating film 42 is made of, for example, a silicon nitride film. The method for removing the sacrificial film or the method for manufacturing the structure 4 is in accordance with the second embodiment described above. The coupling switch is a mechanical mechanism in which the structure 4 is selectively displaced only in a direction perpendicular to the surface of the substrate 9 due to thermal expansion due to Joule heat when a current flows inside the structure 4. Due to the deformation of the structural body 4, the second cap film 28 and the wiring 41 are electrically connected via the contact 29.

図26に、前記図25に示した結合スイッチを用いて上層の配線と下層の配線とを接続した結線の模式図を示す。点線で囲まれた領域はそれぞれ結合スイッチSWa,SWb,SWcに相当する。さらに、下層の配線L1は前記図25における基板9に近い側の配線41であり、上層の配線L2a,L2b,L2cは下層の配線L1よりも上側に形成された前記図25における第2キャップ膜28、第3キャップ膜33および配線37である。ここで、下層の配線L1から上層の配線L2a,L2b,L2cへ信号を伝達する場合を考える。   FIG. 26 shows a schematic diagram of the connection in which the upper layer wiring and the lower layer wiring are connected using the coupling switch shown in FIG. The areas surrounded by dotted lines correspond to the coupling switches SWa, SWb, SWc, respectively. Further, the lower layer wiring L1 is the wiring 41 on the side close to the substrate 9 in FIG. 25, and the upper layer wirings L2a, L2b, L2c are formed above the lower layer wiring L1 in the second cap film in FIG. 28, the third cap film 33 and the wiring 37. Here, consider a case where a signal is transmitted from the lower layer wiring L1 to the upper layer wirings L2a, L2b, and L2c.

下層の配線L1から上層の配線L2aへ選択的に信号を伝達させる際には、まず下層の配線L1にGND信号を与えて構造体4aの可動部前後に電位差を与える。これにより、構造体4a本体の抵抗に応じた電流が構造体4aに流れてジュール熱が発生し、構造体4a自身が温まり、材料の熱膨張効果により結合スイッチSWaが動作して構造体4aが前記図25における接点29と接触して結合スイッチSWaがオン状態となる。こうして下層の配線L1の信号Vddが上層の配線L2aに対してのみに接点29を介して伝達される。   When a signal is selectively transmitted from the lower layer wiring L1 to the upper layer wiring L2a, first, a GND signal is given to the lower layer wiring L1 to give a potential difference before and after the movable portion of the structure 4a. As a result, a current corresponding to the resistance of the main body of the structure 4a flows to the structure 4a, Joule heat is generated, the structure 4a itself is warmed, and the coupling switch SWa operates due to the thermal expansion effect of the material, so that the structure 4a In contact with the contact 29 in FIG. 25, the coupling switch SWa is turned on. Thus, the signal Vdd of the lower layer wiring L1 is transmitted only to the upper layer wiring L2a via the contact 29.

同様に、下層の配線L1から上層の配線L2bへ選択的に信号を伝達させる際には、まず下層の配線L1にGND信号を与えて構造体4bの可動部前後に電位差を与える。これにより、構造体4b本体の抵抗に応じた電流が構造体4bに流れてジュール熱が発生し、構造体4b自身が温まり、材料の熱膨張効果により結合スイッチSWbが動作して構造体4bが接点29と接触して結合スイッチSWbがオン状態となる。こうして下層の配線L1の信号Vddが上層の配線L2bに対してのみに接点29を介して伝達される。   Similarly, when a signal is selectively transmitted from the lower layer wiring L1 to the upper layer wiring L2b, first, a GND signal is given to the lower layer wiring L1 to give a potential difference before and after the movable portion of the structure 4b. Thereby, a current corresponding to the resistance of the main body of the structure 4b flows to the structure 4b, Joule heat is generated, the structure 4b itself is warmed, and the coupling switch SWb is operated by the thermal expansion effect of the material, so that the structure 4b The coupling switch SWb is turned on in contact with the contact 29. Thus, the signal Vdd of the lower layer wiring L1 is transmitted to the upper layer wiring L2b only via the contact 29.

同様に、下層の配線L1から上層の配線L2a,L2cへ同時に信号を伝達させる際には、配線L1にGND信号を与えて2つの構造体4a,4cの可動部前後に並列に電位差を与える。これにより、それぞれの構造体4a,4c本体の抵抗に応じた電流が構造体4a,4cに流れてジュール熱が発生し、構造体4a,4c自身が温まり、材料の熱膨張効果により結合スイッチSWa,SWcが動作して構造体4a,4cが接点29と接触して結合スイッチSWa,SWcがオン状態となる。こうして下層の配線L1の信号Vddが上層の配線L2a,L2cに対して同時に接点29を介して伝達される。   Similarly, when signals are simultaneously transmitted from the lower layer wiring L1 to the upper layer wirings L2a and L2c, a GND signal is applied to the wiring L1 to provide a potential difference in parallel before and after the movable parts of the two structures 4a and 4c. As a result, a current corresponding to the resistance of each of the structures 4a and 4c flows through the structures 4a and 4c to generate Joule heat, and the structures 4a and 4c themselves are warmed. Due to the thermal expansion effect of the material, the coupling switch SWa , SWc operate, the structures 4a, 4c come into contact with the contact 29, and the coupling switches SWa, SWc are turned on. In this way, the signal Vdd of the lower layer wiring L1 is simultaneously transmitted to the upper layer wirings L2a and L2c via the contact 29.

(実施の形態4)
本発明の実施の形態4によるMEMS素子により構成した記録端子部を備えるプローブ記録素子を図27〜図29を用いて説明する。
(Embodiment 4)
A probe recording element provided with a recording terminal portion constituted by a MEMS element according to Embodiment 4 of the present invention will be described with reference to FIGS.

プローブ記録素子の記録端子部の基本的な構造を以下に説明する。図27(a)はプローブ記録素子の記録端子部を記録ドットに接する側から見た上面図、図27(b)は同図(a)のA−A′線に沿った記録端子部の要部断面図である。   The basic structure of the recording terminal portion of the probe recording element will be described below. FIG. 27A is a top view of the recording terminal portion of the probe recording element as viewed from the side in contact with the recording dots, and FIG. 27B is an essential part of the recording terminal portion along the line AA ′ in FIG. FIG.

半導体基板50上に所望のトランジスタ(例えばCMOSデバイス)51が形成され、さらにそのトランジスタの上層には絶縁膜52が形成されている。絶縁膜52上には、前述した実施の形態1で説明した製造方法により、MEMS素子の可動部が動作する空間であるギャップ53が形成されており、そのギャップ53を挟んでプローブ記録素子の記録端子部のプローブ可動体の主体およびヒータとして機能する金属膜54が形成されている。さらに金属膜54上には、絶縁膜55および記録信号の伝達を担う金属材料からなる信号線56が下層から順次形成されている。プローブ可動体が最も大きく変位する中央部には記録ドットと接して記録信号を伝達するための金属接点57が信号線56上に形成されている。   A desired transistor (for example, a CMOS device) 51 is formed on the semiconductor substrate 50, and an insulating film 52 is formed on the transistor. On the insulating film 52, a gap 53, which is a space in which the movable portion of the MEMS element operates, is formed by the manufacturing method described in the first embodiment, and recording of the probe recording element is performed with the gap 53 interposed therebetween. A metal film 54 that functions as a main body of the probe movable body of the terminal portion and a heater is formed. Further, on the metal film 54, an insulating film 55 and a signal line 56 made of a metal material for transmitting recording signals are sequentially formed from the lower layer. A metal contact 57 for transmitting a recording signal in contact with the recording dot is formed on the signal line 56 at the central portion where the probe movable body is displaced most greatly.

図28はプローブ記録素子を含むシステム全体の概略図である。システムはプローブ記録素子58を動作させる制御回路を有しており、プローブ記録素子58と同じ製造過程で製造された半導体基板59と、プローブ記録素子58と異なる製造過程で製造されたXYステージ60とを張り合わせて記録動作させる機構となっている。半導体基板59にはプローブ記録素子58が搭載され、XYステージ60には記録ドットがパターニングされた記録メディア61が搭載されている。なお、図28には14個のプローブ記録素子58を記載したが、実際のシステムでは、1つの基板59に、例えば平面の一辺が10〜20μm程度の矩形に形成されたプローブ記録素子58が10個程度配置されており、また、1つの記録メディア61には、例えば10個程度の記録ドットが配置されている。 FIG. 28 is a schematic view of the entire system including the probe recording element. The system includes a control circuit that operates the probe recording element 58, a semiconductor substrate 59 manufactured in the same manufacturing process as the probe recording element 58, and an XY stage 60 manufactured in a manufacturing process different from the probe recording element 58. Is a mechanism for recording. A probe recording element 58 is mounted on the semiconductor substrate 59, and a recording medium 61 on which recording dots are patterned is mounted on the XY stage 60. In FIG. 28, 14 probe recording elements 58 are described. However, in an actual system, 10 probe recording elements 58 formed on a single substrate 59, for example, in a rectangular shape having a side of about 10 to 20 μm are provided. It is arranged three or so, also, the one recording medium 61, for example, 10 6 or so of the recording dots are arranged.

図29はプローブ記録素子の記録端子部と記録ドットとが接する箇所の拡大模式図である。   FIG. 29 is an enlarged schematic view of a portion where the recording terminal portion of the probe recording element is in contact with the recording dot.

所望の記録ドット62にデータを記録する際には、以下のような手順で信号の伝達を行う。まず、金属膜54に電流を流してジュール熱を発生させ、熱膨張を利用してプローブ可動体54aを下方向(図29中の矢印の方向)へ動作させ、金属接点57を記録ドット62と接触させる。この時、プローブ可動体54aの動作範囲は、作用力に対して線形な変位を示す範囲で利用し、基板50側に非線形なラッチングを起こさない範囲で使用する。   When data is recorded on a desired recording dot 62, a signal is transmitted in the following procedure. First, current is passed through the metal film 54 to generate Joule heat, and the probe movable body 54a is moved downward (in the direction of the arrow in FIG. 29) using thermal expansion, and the metal contact 57 is connected to the recording dot 62. Make contact. At this time, the operation range of the probe movable body 54a is used in a range that shows a linear displacement with respect to the acting force, and is used in a range that does not cause nonlinear latching on the substrate 50 side.

その後、プローブ可動体54aと一体化して動作している信号線56を介して、記録ドット62に記録信号を伝達させる。ここでは、記録信号は電圧であり、記録ドット62のメディア搭載面63をグランド接続しておくことによって、信号線56から記録ドット62を介してメディア搭載面63に電流経路が形成され、この時に発生したジュール熱により記録ドット62を構成している結晶材料の相転移が起こり、記録ドット62の持つ抵抗値が数桁変化する。この動作がデータの記録に相当する。発生したジュール熱が所望の記録ドット62の隣の記録ドット62に伝達しないように、メディア搭載面63上の記録ドット62は、熱伝達係数の小さな分離膜64により区切られている。   Thereafter, the recording signal is transmitted to the recording dots 62 via the signal line 56 operating integrally with the probe movable body 54a. Here, the recording signal is a voltage, and by connecting the media mounting surface 63 of the recording dot 62 to the ground, a current path is formed from the signal line 56 to the media mounting surface 63 via the recording dot 62. The generated Joule heat causes a phase transition of the crystal material constituting the recording dot 62, and the resistance value of the recording dot 62 changes by several digits. This operation corresponds to data recording. The recording dots 62 on the media mounting surface 63 are separated by a separation film 64 having a small heat transfer coefficient so that the generated Joule heat is not transmitted to the recording dots 62 adjacent to the desired recording dots 62.

記録ドット62に記録したデータを再生する際には、以下のような手順で信号の伝達を行う。まず、金属膜54に電流を流してジュール熱を発生させ、熱膨張を利用してプローブ可動体54aを下方向(図29中の矢印の方向)に動作させ、金属接点57を記録ドット62と接触させる。この時、プローブ可動体54aの動作範囲は、作用力に対して線形な変位を示す範囲で利用し、基板50側に非線形なラッチングを起こさない範囲で使用する。   When reproducing the data recorded in the recording dots 62, signals are transmitted in the following procedure. First, current is passed through the metal film 54 to generate Joule heat, and the probe movable body 54a is moved downward (in the direction of the arrow in FIG. 29) using thermal expansion, and the metal contact 57 is connected to the recording dots 62. Make contact. At this time, the operation range of the probe movable body 54a is used in a range that shows a linear displacement with respect to the acting force, and is used in a range that does not cause nonlinear latching on the substrate 50 side.

その後、プローブ可動体54aと一体化して動作している信号線56を介して、記録ドット62に記録信号を伝達させる。ここでは、記録信号は電圧であり、記録ドット62のメディア搭載面63をグランド接続しておくことによって、信号線56から記録ドット62を介してメディア搭載面63に電流経路が形成される。この時に記録ドット62に流れ込む電流量を計測し、記録ドット62の持つ抵抗値を測定することによりデータを再生する。再生の際に、信号線56から印加する電圧値は、記録時の電圧値より小さいものであり、記録ドット62の結晶状態を変化させない程度の電圧値である。   Thereafter, the recording signal is transmitted to the recording dots 62 via the signal line 56 operating integrally with the probe movable body 54a. Here, the recording signal is a voltage, and by connecting the medium mounting surface 63 of the recording dot 62 to the ground, a current path is formed on the medium mounting surface 63 from the signal line 56 via the recording dot 62. At this time, the amount of current flowing into the recording dot 62 is measured, and the resistance value of the recording dot 62 is measured to reproduce data. During reproduction, the voltage value applied from the signal line 56 is smaller than the voltage value at the time of recording, and is a voltage value that does not change the crystal state of the recording dots 62.

本実施の形態4では、記録または再生の原理の説明に、電圧を印加することで記録ドット62内にジュール熱が発生して結晶が相転移を起こし、結晶の抵抗値が変化するカルコゲナイド系相変化材料を用いたが、これに限定されるものではない。プローブ記録素子の記録または再生の原理は、電流もしくは電圧を印加することによって記録または再生が出来る原理であれば、どのような原理を適用しても構わない。   In the fourth embodiment, a chalcogenide phase in which Joule heat is generated in the recording dots 62 by applying a voltage to cause a phase transition of the crystal and a resistance value of the crystal changes in the explanation of the principle of recording or reproducing. Although a change material was used, it is not limited to this. As the principle of recording or reproduction of the probe recording element, any principle may be applied as long as it can be recorded or reproduced by applying a current or voltage.

このように、本実施の形態4では、プローブ記録素子の記録端子部のプローブ可動体54aに、非平面的な凸形状を採用すると、片持ち梁ではなくリボン状のプローブ記録素子を歩留まり良く製造できるようになる。これにより、信号線56がリボン状のプローブ記録素子の上を往復する必要がなくなり、プローブ記録素子の高集積化が図れる。   As described above, in the fourth embodiment, when a non-planar convex shape is adopted for the probe movable body 54a of the recording terminal portion of the probe recording element, a ribbon-like probe recording element is manufactured with high yield instead of a cantilever. become able to. This eliminates the need for the signal line 56 to reciprocate over the ribbon-like probe recording element, and the probe recording element can be highly integrated.

図30は前記図29のB−B′線に沿った要部平面図であり、プローブ記録素子の配列とメディア搭載面との関係を示す。但し、一部の絶縁膜や信号線の上層の配線は省略する。図30中の点線で囲まれた領域は、1つのプローブ記録素子が平面的に走査して記録または再生を行うメディア走査範囲65である。リボン状のプローブ記録素子を高集積に配列することで、1つのプローブ記録素子あたりのメディア走査範囲65を狭くできることから、データの並列処理により転送速度または記録速度の向上を図ることができる。   FIG. 30 is a plan view of an essential part along the line BB ′ in FIG. 29, showing the relationship between the arrangement of the probe recording elements and the medium mounting surface. However, a part of the insulating film and the upper layer wiring of the signal line are omitted. A region surrounded by a dotted line in FIG. 30 is a medium scanning range 65 in which one probe recording element scans in a plane and performs recording or reproduction. By arranging the ribbon-like probe recording elements in a highly integrated manner, the media scanning range 65 per probe recording element can be narrowed, so that the transfer speed or recording speed can be improved by parallel processing of data.

(実施の形態5)
本発明の実施の形態5によるMEMS技術を用いて製造された面容量型超音波素子の基本的な構造と動作を図31および図32を用いて説明する。
(Embodiment 5)
The basic structure and operation of the surface capacitive ultrasonic element manufactured using the MEMS technology according to the fifth embodiment of the present invention will be described with reference to FIGS. 31 and 32. FIG.

図31は面容量型超音波素子の要部上面図、図32は前記図31のC−C′に沿った面容量型超音波素子の要部断面図である。この面容量型超音波素子の電極とギャップ構造は、上面から見た時に円形もしくは多角形の構造をしている。本実施の形態5において犠牲膜の表面をなだらかな凸形状とする工程は、ブリッジ構造を持つ構造体以外に、面容量型超音波素子のような周辺を固定された面構造を持つ構造体にも適用することができる。   31 is a top view of the main part of the surface capacitive ultrasonic element, and FIG. 32 is a cross-sectional view of the main part of the surface capacitive ultrasonic element along CC ′ of FIG. The electrode and gap structure of this surface capacitive ultrasonic element have a circular or polygonal structure when viewed from the top. In the fifth embodiment, the process of making the surface of the sacrificial film into a gentle convex shape is not limited to a structure having a bridge structure, but to a structure having a fixed surface structure such as a surface capacitive ultrasonic element. Can also be applied.

面容量型超音波素子は、半導体基板70上に形成された絶縁膜71と、その上に形成された素子の動作を規定する下部電極72と、下部電極72上にギャップ73を介して形成された超音波を発生する膜状の構造体74と、さらに構造体74上に形成された素子の動作を規定する上部電極75とから構成されている。   The surface capacitive ultrasonic element is formed on the insulating film 71 formed on the semiconductor substrate 70, the lower electrode 72 defining the operation of the element formed thereon, and the gap 73 on the lower electrode 72. The film-like structure 74 that generates ultrasonic waves and the upper electrode 75 that defines the operation of the element formed on the structure 74 are also included.

ギャップ73は、例えば以下の製造方法により形成することができる。まず、下部電極72上に犠牲膜を堆積した後、熱処理または同等の手段を施したレジストパターンをマスクとしたエッチングにより、この犠牲膜の表面をなだらかな上に凸の弓なりに加工する。続いて、犠牲膜の上層に超音波を発生する膜状の構造体74を形成した後、犠牲膜を図31に示した穴76を通してウエットエッチング法または等方性ドライエッチング法によって除去し、面容量型超音波素子の可動部が動作する空間であるギャップ73を形成する。犠牲膜をエッチングするための穴76は、面容量型超音波素子1個当たり複数個備えられ、狭いギャップ73であってもエッチング溶剤等が入り込みやすくなっている。   The gap 73 can be formed by the following manufacturing method, for example. First, after depositing a sacrificial film on the lower electrode 72, the surface of the sacrificial film is processed into a gently convex arch by etching using a resist pattern subjected to heat treatment or equivalent means as a mask. Subsequently, after forming a film-like structure 74 that generates ultrasonic waves on the upper layer of the sacrificial film, the sacrificial film is removed by a wet etching method or an isotropic dry etching method through the hole 76 shown in FIG. A gap 73, which is a space in which the movable part of the capacitive ultrasonic element operates, is formed. A plurality of holes 76 for etching the sacrificial film are provided for each surface capacitance type ultrasonic element, and an etching solvent or the like can easily enter even in the narrow gap 73.

面容量型超音波素子を動作させるには、上部電極75と下部電極72との間に高周波電圧を印加し、膜状の構造体74を起振して線形な変形が起きる範囲で動作させ、半導体基板70の表面に対して垂直方向を進行方向とする超音波を発生させる。この時の上部電極75と下部電極72との間に印加する電圧の周波数に面容量型超音波素子の構造に起因する固有振動数近くの周波数を選び、構造の共振現象を利用すると、入力電圧に対して超音波の強度を効率よく発生することができる。また、上部電極75と下部電極72との間に印加する電圧の値は、1個の面容量型超音波素子に配置することを許される電極面積と、ギャップ73に相当する電極間の距離に依存して決まるが、面容量型超音波素子が、例えば直径50μm程度の膜状の面構造の場合、ピーク間で50〜150V程度の範囲の電圧が印加される。   In order to operate the surface capacitive ultrasonic element, a high-frequency voltage is applied between the upper electrode 75 and the lower electrode 72, the film-like structure 74 is vibrated and operated in a range where linear deformation occurs, Ultrasonic waves are generated with the direction perpendicular to the surface of the semiconductor substrate 70 as the traveling direction. When a frequency close to the natural frequency due to the structure of the surface capacitive ultrasonic element is selected as the frequency of the voltage applied between the upper electrode 75 and the lower electrode 72 at this time, and the resonance phenomenon of the structure is used, the input voltage In contrast, the intensity of ultrasonic waves can be generated efficiently. Further, the value of the voltage applied between the upper electrode 75 and the lower electrode 72 depends on the electrode area allowed to be arranged in one surface capacitive ultrasonic element and the distance between the electrodes corresponding to the gap 73. However, when the surface capacitive ultrasonic element has a film-like surface structure with a diameter of about 50 μm, for example, a voltage in the range of about 50 to 150 V is applied between the peaks.

面容量型超音波素子は発生させる超音波周波数の要請により、面容量型超音波素子の動作を規定する上部電極75および下部電極72の大きさを広げることができず、電極間の距離に相当するギャップ73を狭くすることにより、低電圧駆動の面容量型超音波素子が得られる。具体的には100V以下の電圧で動作させるためには、膜状の面構造の直径が50μm程度に対して、ギャップ73の距離は100nm程度となり、この素子構造の場合、アスペクト比(高さ/幅)は1/500となる。しかし、前述した実施の形態1のMEMS技術を用いることにより、狭いギャップ73のMEMS構造を歩留まり良く製造することができ、さらに、製造工程数を増加させることなくスティッキングを抑制する効果を得ることができる。   In the surface capacitive ultrasonic element, the size of the upper electrode 75 and the lower electrode 72 that define the operation of the surface capacitive ultrasonic element cannot be increased due to a request for an ultrasonic frequency to be generated, which corresponds to the distance between the electrodes. By narrowing the gap 73, a surface capacitive ultrasonic element that can be driven at a low voltage can be obtained. Specifically, in order to operate at a voltage of 100 V or less, the distance of the gap 73 is about 100 nm while the diameter of the film-like surface structure is about 50 μm. In this element structure, the aspect ratio (height / height) Width) is 1/500. However, by using the MEMS technology of the first embodiment described above, a MEMS structure with a narrow gap 73 can be manufactured with a high yield, and further, an effect of suppressing sticking can be obtained without increasing the number of manufacturing steps. it can.

なお、犠牲膜の表面をなだらかな凸形状としたことにより、面容量型超音波素子の動作時には構造体74は両端を繋いだ面よりも下に下がることはない。このため、上部電極75と下部電極72との間の距離が遠くなり、動作電圧が高くなる。しかし、上部電極75と下部電極72との間の距離が1%離れる方向にシフトした場合の動作電圧のシフトはおよそ1%程度であり、面容量型超音波素子の製造歩留まりの向上の効果の方が高いと考えられる。   Since the surface of the sacrificial film has a gentle convex shape, the structure 74 does not fall below the surface connecting both ends during the operation of the surface capacitive ultrasonic element. For this reason, the distance between the upper electrode 75 and the lower electrode 72 is increased, and the operating voltage is increased. However, the operating voltage shift is about 1% when the distance between the upper electrode 75 and the lower electrode 72 is shifted by 1%, which is effective in improving the manufacturing yield of the surface capacitive ultrasonic element. Is considered higher.

また、MEMS技術を用いて製造される面容量型超音波素子の利点として、例えば非接触の診断装置の入力デバイスとして用いた場合に、面容量型超音波素子をアレイ化することで、超音波によるトモグラフィ像を平面的な機械的なスキャニング作業することなく容易に二次元化できることが挙げられる。一の面容量型超音波素子が入力の一の走査線に相当すると考えると、数百個の面容量型超音波素子をアレイ化することにより画像診断装置として十分に足りうる情報を得ることができる。また、一の走査線に相当する面容量型超音波素子自体もアレイ化、例えば36行36列のマトリックス配列として製造することにより、画像診断装置の信頼性がより高まり、また入力信号を高い信頼度で得ることができる。いずれの方法も10〜10個程度の面容量型超音波素子を配列する必要があることから、面容量型超音波素子の製造歩留まりの向上が望まれるが、前述した実施の形態1のMEMS技術による製造工程を用いることにより、面容量型超音波素子の製造歩留まりの向上が見込める。 Further, as an advantage of the surface capacitive ultrasonic element manufactured by using the MEMS technology, for example, when used as an input device of a non-contact diagnostic apparatus, an ultrasonic wave is formed by arraying the surface capacitive ultrasonic elements. The tomographic image can be easily two-dimensionalized without performing a planar mechanical scanning operation. Assuming that one surface capacitive ultrasonic element corresponds to one input scanning line, it is possible to obtain information sufficient as an image diagnostic apparatus by arraying several hundred surface capacitive ultrasonic elements. it can. In addition, the surface capacitive ultrasonic elements corresponding to one scanning line itself are also arrayed, for example, manufactured as a matrix array of 36 rows and 36 columns, so that the reliability of the diagnostic imaging apparatus is further increased and the input signal is highly reliable. Can be obtained in degrees. In either method, since it is necessary to arrange about 10 3 to 10 5 surface capacitive ultrasonic elements, it is desired to improve the manufacturing yield of the surface capacitive ultrasonic elements. By using the manufacturing process based on the MEMS technology, the manufacturing yield of the surface capacitive ultrasonic element can be improved.

また、MEMS技術を用いて製造される面容量型超音波素子は、実際に利用する過程において疲労破壊が起こる。破壊原因として、膜状の構造体の支持部分への機械的応力集中による膜の破壊または膜状の構造体の支持部分への電界集中による膜の電気的破壊などが考えられる。しかし、前述した実施の形態1のMEMS技術による製造工程を用いれば、構造体の応力が集中する箇所を基板に対して非平面的な凸形状に形成することができて、動作時の不良破壊を抑制する効果が見込めるので、信頼性の高い面容量型超音波素子を得ることができる。   In addition, the surface capacitive ultrasonic element manufactured by using the MEMS technology undergoes fatigue failure in the process of actual use. Possible causes of the breakdown include a breakdown of the film due to mechanical stress concentration on the support portion of the film-like structure or an electrical breakdown of the film due to electric field concentration on the support portion of the film-like structure. However, if the manufacturing process based on the MEMS technology of the first embodiment described above is used, a portion where the stress of the structure is concentrated can be formed in a non-planar convex shape with respect to the substrate. Therefore, it is possible to obtain a highly reliable surface capacitive ultrasonic element.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、MEMS技術により製造されたデバイスを含む半導体装置に幅広く利用することができる。   The present invention can be widely used for semiconductor devices including devices manufactured by MEMS technology.

実施の形態1によるMEMS素子の要部断面図である。1 is a cross-sectional view of a main part of a MEMS element according to a first embodiment. (a)は初期状態の両端が固定された梁を側面から見た模式図、(b)は両端が固定された梁の座屈による変位方向を側面から見た模式図である。(A) is the schematic diagram which looked at the beam which both ends of the initial state were fixed from the side, (b) is the schematic diagram which looked at the displacement direction by buckling of the beam where both ends were fixed from the side. (a)は両端が固定された梁の作用力による変位方向を側面から見た模式図、(b)は同図(a)の梁の中央地点に対して垂直方向に加えた荷重と梁の変形量との関係を計算によって求めた結果を示すグラフ図である。(A) is a schematic view of the displacement direction due to the acting force of the beam fixed at both ends as viewed from the side, and (b) is the load applied in the direction perpendicular to the central point of the beam in FIG. It is a graph which shows the result of having calculated | required the relationship with a deformation | transformation amount by calculation. 両端が固定された梁の熱膨張による変位方向を側面から見た模式図である。It is the schematic diagram which looked at the displacement direction by the thermal expansion of the beam by which both ends were fixed from the side. 実施の形態1によるMEMS素子の製造工程中の要部断面図である。5 is a fragmentary cross-sectional view of the MEMS element according to Embodiment 1 during a manufacturing step thereof; FIG. 図5に続く、MEMS素子の製造工程中の要部断面図である。FIG. 6 is a fragmentary cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 5; 図6に続く、MEMS素子の製造工程中の要部断面図である。FIG. 7 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 6; 図7に続く、MEMS素子の製造工程中の要部断面図である。FIG. 8 is a fragmentary cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 7; 図8に続く、MEMS素子の製造工程中の要部断面図である。FIG. 9 is a fragmentary cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 8; 図9に続く、MEMS素子の製造工程中の要部断面図である。FIG. 10 is a main-portion cross-sectional view of the MEMS element during the manufacturing process following FIG. 9; 実施の形態2によるMEMS素子をLSI配線間の結合スイッチとして利用した半導体装置の製造工程中の要部断面図である。FIG. 10 is a fragmentary cross-sectional view of a semiconductor device during a manufacturing step in which the MEMS element according to the second embodiment is used as a coupling switch between LSI wires; 図11に続く、MEMS素子の製造工程中の要部断面図である。FIG. 12 is an essential part cross-sectional view of the MEMS element during a manufacturing step following that of FIG. 11; 図12に続く、MEMS素子の製造工程中の要部断面図である。13 is a fragmentary cross-sectional view of the MEMS element during a manufacturing step following that of FIG. 12; FIG. 図13に続く、MEMS素子の製造工程中の要部断面図である。FIG. 14 is an essential part cross-sectional view of the MEMS element during a manufacturing step following that of FIG. 13; 図14に続く、MEMS素子の製造工程中の要部断面図である。FIG. 15 is a main-portion cross-sectional view of the MEMS element during the manufacturing process following FIG. 14; 図15に続く、MEMS素子の製造工程中の要部断面図である。FIG. 16 is a main-portion cross-sectional view of the MEMS element during the manufacturing process following FIG. 15; 図16に続く、MEMS素子の製造工程中の要部断面図である。FIG. 17 is an essential part cross-sectional view of the MEMS element during a manufacturing step following that of FIG. 16; 図17に続く、MEMS素子の製造工程中の要部断面図である。FIG. 18 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 17; 図18に続く、MEMS素子の製造工程中の要部断面図である。FIG. 19 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 18; 図19に続く、MEMS素子の製造工程中の要部断面図である。FIG. 20 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 19; 図20に続く、MEMS素子の製造工程中の要部断面図である。FIG. 21 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 20; 図21に続く、MEMS素子の製造工程中の要部断面図である。FIG. 22 is an essential part cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 21; 図22に続く、MEMS素子の製造工程中の要部断面図である。FIG. 23 is a fragmentary cross-sectional view of the MEMS device during a manufacturing step following that of FIG. 22; 図23に続く、MEMS素子の製造工程中の要部断面図である。FIG. 24 is an essential part cross-sectional view of the MEMS element during a manufacturing step following that of FIG. 23; 実施の形態3によるMEMS素子をLSI配線間の結合スイッチとして利用した半導体装置の要部断面図である。FIG. 6 is a cross-sectional view of a main part of a semiconductor device using a MEMS element according to a third embodiment as a coupling switch between LSI wirings. 図25に示した結合スイッチを用いて上層の配線と下層の配線とを接続した結線の模式図である。FIG. 26 is a schematic diagram of a connection in which an upper layer wiring and a lower layer wiring are connected using the coupling switch illustrated in FIG. 25. (a)は実施の形態4によるプローブ記録素子の記録端子部を記録ドットに接する側から見た上面図、(b)は同図(a)のA−A′線に沿った要部断面図である。(A) is the top view which looked at the recording terminal part of the probe recording element by Embodiment 4 from the side which contact | connects a recording dot, (b) is principal part sectional drawing along the AA 'line of the same figure (a). It is. 実施の形態4によるプローブ記録素子を含むシステム全体の概略図である。FIG. 6 is a schematic diagram of the entire system including a probe recording element according to a fourth embodiment. 実施の形態4によるプローブ記録素子の記録端子部と記録ドットとが接する箇所の拡大模式図である。FIG. 10 is an enlarged schematic diagram of a portion where a recording terminal portion of a probe recording element according to Embodiment 4 and a recording dot are in contact with each other. 図29のB−B′線に沿った要部平面図である。It is a principal part top view along the BB 'line | wire of FIG. 実施の形態5による面容量型超音波素子の要部上面図である。FIG. 10 is a top view of a main part of a surface capacitive ultrasonic element according to a fifth embodiment. 図31のC−C′に沿った面容量型超音波素子の要部断面図である。FIG. 32 is a main-portion cross-sectional view of the surface capacitive ultrasonic element along CC ′ in FIG. 31.

符号の説明Explanation of symbols

1 MEMS素子
2 半導体基板
3 絶縁膜
4 構造体
4a,4b,4c 構造体
4L 配線
5 絶縁膜
6 電極
7 犠牲膜
7a 犠牲膜パターン
8 レジストパターン
9 半導体基板
10 分離部
11 pウエル
12 nウエル
13 ゲート絶縁膜
14 ゲート電極
15 キャップ絶縁膜
16 サイドウォール
17 n型半導体領域
18 p型半導体領域
19a 層間絶縁膜
19b キャップ絶縁膜
20 接続孔
21 プラグ
22 犠牲膜
23 レジストパターン
24 スペース
25 第1キャップ膜
26 レジストパターン
27 穴
28 第2キャップ膜
29 接点
30 レジストパターン
31 穴
32a,32b ギャップ
33 第3キャップ膜
34 層間絶縁膜
35 レジストパターン
36 接続孔
37 配線
41 配線
42 絶縁膜
50 半導体基板
51 トランジスタ
52 絶縁膜
53 ギャップ
54 金属膜
54a プローブ可動体
55 絶縁膜
56 信号線
57 金属接点
58 プローブ記録素子
59 半導体基板
60 XYステージ
61 記録メディア
62 記録ドット
63 メディア搭載面
64 分離膜
65 メディア走査範囲
70 半導体基板
71 絶縁膜
72 下部電極
73 ギャップ
74 構造体
75 上部電極
76 穴
A1 棒形状
A2,A3 凸形状
B1 棒形状
B2,B3 凸形状
C1,C2 凸形状
L1 下層の配線
L2a,L2b,L2c 上層の配線
SWa,SWb,SWc 結合スイッチ
DESCRIPTION OF SYMBOLS 1 MEMS element 2 Semiconductor substrate 3 Insulating film 4 Structure 4a, 4b, 4c Structure 4L Wiring 5 Insulating film 6 Electrode 7 Sacrificial film 7a Sacrificial film pattern 8 Resist pattern 9 Semiconductor substrate 10 Separation part 11 P well 12 N well 13 Gate Insulating film 14 Gate electrode 15 Cap insulating film 16 Side wall 17 n-type semiconductor region 18 p-type semiconductor region 19a Interlayer insulating film 19b Cap insulating film 20 Connection hole 21 Plug 22 Sacrificial film 23 Resist pattern 24 Space 25 First cap film 26 Resist Pattern 27 Hole 28 Second cap film 29 Contact point 30 Resist pattern 31 Holes 32a and 32b Gap 33 Third cap film 34 Interlayer insulating film 35 Resist pattern 36 Connection hole 37 Wiring 41 Wiring 42 Insulating film 50 Semiconductor substrate 51 Transistor 52 Insulating film 53 Gi Cap 54 Metal film 54 a Probe movable body 55 Insulating film 56 Signal line 57 Metal contact 58 Probe recording element 59 Semiconductor substrate 60 XY stage 61 Recording medium 62 Recording dot 63 Media mounting surface 64 Separating film 65 Media scanning range 70 Semiconductor substrate 71 Insulating film 72 Lower electrode 73 Gap 74 Structure 75 Upper electrode 76 Hole A1 Rod shape A2, A3 Convex shape B1 Rod shape B2, B3 Convex shape C1, C2 Convex shape L1 Lower layer wirings L2a, L2b, L2c Upper layer wirings SWa, SWb, SWc coupling switch

Claims (19)

半導体基板の主面上に形成された第1絶縁膜と、
前記第1絶縁膜上に一部が固定され、静止状態の時に前記半導体基板の主面に対して非平面的な凸形状となる変形可能な構造体と、
前記構造体上の一部に第2絶縁膜を介して形成された第1電極とを含む素子を有することを特徴とする半導体装置。
A first insulating film formed on the main surface of the semiconductor substrate;
A deformable structure partly fixed on the first insulating film and having a non-planar convex shape with respect to the main surface of the semiconductor substrate when in a stationary state;
A semiconductor device comprising an element including a first electrode formed on a part of the structure through a second insulating film.
請求項1記載の半導体装置において、前記構造体が前記半導体基板の主面に対して垂直方向に移動可能に構成されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the structure is configured to be movable in a direction perpendicular to a main surface of the semiconductor substrate. 請求項1記載の半導体装置において、前記素子は上層配線と下層配線とを電気的に接続する配線間の結合スイッチとして機能することを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the element functions as a coupling switch between wirings that electrically connect the upper layer wiring and the lower layer wiring. 請求項1記載の半導体装置において、前記構造体と一体化して動作する信号線が前記第2絶縁膜と前記第1電極との間に形成されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a signal line that operates integrally with the structure is formed between the second insulating film and the first electrode. 請求項4記載の半導体装置において、前記構造体が前記半導体基板の主面に対して垂直方向に移動可能に構成されていることを特徴とする半導体装置。   5. The semiconductor device according to claim 4, wherein the structure is configured to be movable in a direction perpendicular to a main surface of the semiconductor substrate. 請求項4記載の半導体装置において、前記構造体をプローブ記録素子の記録端子部のプローブ可動体の主体とし、前記第1電極を記録メディアに形成された記録ドットに接して記録信号を伝達する接点とし、前記信号線を介して前記記録ドットに記録信号を伝達することを特徴とする半導体装置。   6. The semiconductor device according to claim 4, wherein the structure is a main body of a probe movable body of a recording terminal portion of a probe recording element, and the first electrode is in contact with a recording dot formed on a recording medium to transmit a recording signal. And a recording signal is transmitted to the recording dots via the signal line. 請求項6記載の半導体装置において、前記記録ドットはカルコゲナイド系相変化材料により構成されることを特徴とする半導体装置。   7. The semiconductor device according to claim 6, wherein the recording dots are made of a chalcogenide phase change material. 半導体基板の主面上に形成された第1絶縁膜と、
前記第1絶縁膜上の中央部に形成された第2電極と、
前記第1絶縁膜上に周辺部分が固定され、静止状態の時に前記半導体基板の主面に対して非平面的な凸形状となる変形可能な構造体と、
前記構造体上の一部に形成された第1電極とを含む素子を有することを特徴とする半導体装置。
A first insulating film formed on the main surface of the semiconductor substrate;
A second electrode formed in a central portion on the first insulating film;
A deformable structure in which a peripheral portion is fixed on the first insulating film and becomes a non-planar convex shape with respect to the main surface of the semiconductor substrate when stationary.
A semiconductor device comprising an element including a first electrode formed on a part of the structure.
請求項8記載の半導体装置において、前記素子の動作時に、前記構造体は前記半導体基板の主面に対して非平面的な凹形状とはならないことを特徴とする半導体装置。   9. The semiconductor device according to claim 8, wherein the structure does not have a non-planar concave shape with respect to a main surface of the semiconductor substrate during operation of the element. 請求項8記載の半導体装置において、前記構造体が振動することにより、前記素子がセンサとして機能することを特徴とする半導体装置。   9. The semiconductor device according to claim 8, wherein the element functions as a sensor when the structure vibrates. 請求項8記載の半導体装置において、前記素子は、第1電極と第2電極との間に高周波電圧を印加して前記構造体を振動させることにより超音波が発生する面容量型超音波素子であることを特徴とする半導体装置。   9. The semiconductor device according to claim 8, wherein the element is a surface capacitive ultrasonic element that generates ultrasonic waves by applying a high-frequency voltage between the first electrode and the second electrode to vibrate the structure. There is a semiconductor device. 以下の工程を有することを特徴とする半導体装置の製造方法;
(a)半導体基板上に第1絶縁膜および第1犠牲膜を順次形成する工程、
(b)前記第1犠牲膜上にレジストパターンを形成する工程、
(c)前記レジストパターンの表面を上に凸の弓なり形状に加工する工程、
(d)前記工程(c)の後、前記レジストパターンをマスクとして前記第1犠牲膜をエッチングして、その表面が上に凸の弓なり形状の第1犠牲膜パターンを形成する工程、
(e)前記工程(d)の後、前記レジストパターンを除去する工程、
(f)前記工程(e)の後、前記第1犠牲膜パターン上に導体膜を形成し、前記導体膜をパターニングして構造体を形成する工程、
(g)前記工程(f)の後、前記第1犠牲膜パターンを除去する工程、
(h)前記工程(g)の後、前記構造体上の一部に第2絶縁膜を介して第1電極を形成する工程。
A method of manufacturing a semiconductor device comprising the following steps:
(A) a step of sequentially forming a first insulating film and a first sacrificial film on a semiconductor substrate;
(B) forming a resist pattern on the first sacrificial film;
(C) a step of processing the surface of the resist pattern into a convex bow shape;
(D) After the step (c), the step of etching the first sacrificial film using the resist pattern as a mask to form a first sacrificial film pattern having a convex bow shape on the surface,
(E) a step of removing the resist pattern after the step (d);
(F) After the step (e), forming a conductor film on the first sacrificial film pattern and patterning the conductor film to form a structure;
(G) After the step (f), removing the first sacrificial film pattern;
(H) After the step (g), forming a first electrode on a part of the structure via a second insulating film.
請求項12記載の半導体装置の製造方法において、前記工程(c)では、前記レジストパターンに熱処理が施されることを特徴とする半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 12, wherein in the step (c), the resist pattern is subjected to heat treatment. 請求項12記載の半導体装置の製造方法において、前記導体膜は多結晶シリコン膜であることを特徴とする半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 12, wherein the conductor film is a polycrystalline silicon film. 請求項12記載の半導体装置の製造方法において、前記工程(h)において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法;
(h1)前記第2絶縁膜上に導体膜からなる信号線を形成する工程、
(h2)前記信号線上の中央部に前記第1電極を形成する工程。
13. The method of manufacturing a semiconductor device according to claim 12, wherein the step (h) further includes the following steps:
(H1) forming a signal line made of a conductor film on the second insulating film;
(H2) A step of forming the first electrode at a central portion on the signal line.
上層配線と下層配線とを電気的に接続する配線間の結合スイッチとして機能する素子の製造を含む半導体装置の製造方法であって、以下の工程を有することを特徴とする半導体装置の製造方法;
(a)半導体基板の主面上に第1絶縁膜および第1犠牲膜を順次形成する工程、
(b)前記第1犠牲膜上にレジストパターンを形成する工程、
(c)前記レジストパターンの表面を上に凸の弓なり形状に加工する工程、
(d)前記工程(c)の後、前記レジストパターンをマスクとして前記第1犠牲膜をエッチングして、その表面が上に凸の弓なり形状の第1犠牲膜パターンを形成する工程、
(e)前記工程(d)の後、前記レジストパターンを除去する工程、
(f)前記工程(e)の後、前記第1犠牲膜パターン上に導体膜を形成し、前記導体膜をパターニングして構造体を形成する工程、
(g)前記工程(f)の後、前記構造体を覆う第2犠牲膜を形成する工程、
(h)前記工程(g)の後、前記構造体を囲んで前記構造体の領域を規定する第3絶縁膜を形成する工程、
(i)前記構造体の中央部の上に位置する前記第3絶縁膜の一部に穴を形成し、前記穴の内部に導体膜からなる接点部を形成する工程、
(j)前記工程(i)の後、前記第1および第2犠牲膜を除去する工程、
(k)前記工程(j)の後、前記接点部に電気的に接続する第1配線を形成する工程。
A method for manufacturing a semiconductor device, including manufacturing an element that functions as a coupling switch between wirings that electrically connect upper-layer wiring and lower-layer wiring, which includes the following steps;
(A) sequentially forming a first insulating film and a first sacrificial film on the main surface of the semiconductor substrate;
(B) forming a resist pattern on the first sacrificial film;
(C) a step of processing the surface of the resist pattern into a convex bow shape;
(D) After the step (c), the step of etching the first sacrificial film using the resist pattern as a mask to form a first sacrificial film pattern having a convex bow shape on the surface,
(E) a step of removing the resist pattern after the step (d);
(F) After the step (e), forming a conductor film on the first sacrificial film pattern and patterning the conductor film to form a structure;
(G) after the step (f), forming a second sacrificial film covering the structure;
(H) after the step (g), forming a third insulating film surrounding the structure and defining a region of the structure;
(I) forming a hole in a part of the third insulating film located on the central part of the structure, and forming a contact part made of a conductor film inside the hole;
(J) after the step (i), removing the first and second sacrificial films;
(K) The process of forming the 1st wiring electrically connected to the said contact part after the said process (j).
請求項16記載の半導体装置の製造方法において、前記構造体が前記下層配線の一部であり、前記第1配線が前記上層配線の一部であることを特徴とする半導体装置の製造方法。   17. The method of manufacturing a semiconductor device according to claim 16, wherein the structure is a part of the lower layer wiring, and the first wiring is a part of the upper layer wiring. 請求項16記載の半導体装置の製造方法において、前記工程(f)は、さらに以下の工程を有することを特徴とする半導体装置の製造方法;
(f1)前記構造体上に第2絶縁膜を形成する工程、
(f2)前記第2絶縁膜上の一部に第2配線を形成する工程。
17. The method of manufacturing a semiconductor device according to claim 16, wherein the step (f) further includes the following steps;
(F1) forming a second insulating film on the structure;
(F2) forming a second wiring on a part of the second insulating film.
請求項18記載の半導体装置の製造方法において、前記第2配線が前記下層配線の一部であり、前記第1配線が前記上層配線の一部であることを特徴とする半導体装置の製造方法。   19. The method of manufacturing a semiconductor device according to claim 18, wherein the second wiring is a part of the lower layer wiring, and the first wiring is a part of the upper layer wiring.
JP2005357981A 2005-12-12 2005-12-12 Semiconductor device and its manufacturing method Pending JP2007160435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357981A JP2007160435A (en) 2005-12-12 2005-12-12 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357981A JP2007160435A (en) 2005-12-12 2005-12-12 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007160435A true JP2007160435A (en) 2007-06-28

Family

ID=38243913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357981A Pending JP2007160435A (en) 2005-12-12 2005-12-12 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007160435A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008194816A (en) * 2007-01-26 2008-08-28 Commiss Energ Atom Method of manufacturing cover for protecting component on substrate
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US8850893B2 (en) 2007-12-05 2014-10-07 Valtion Teknillinen Tutkimuskeskus Device for measuring pressure, variation in acoustic pressure, a magnetic field, acceleration, vibration, or the composition of a gas
JP2017170611A (en) * 2016-03-22 2017-09-28 株式会社村田製作所 Body-subject-to-impact for sensor device, and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008194816A (en) * 2007-01-26 2008-08-28 Commiss Energ Atom Method of manufacturing cover for protecting component on substrate
US8850893B2 (en) 2007-12-05 2014-10-07 Valtion Teknillinen Tutkimuskeskus Device for measuring pressure, variation in acoustic pressure, a magnetic field, acceleration, vibration, or the composition of a gas
WO2012002236A1 (en) * 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US9875910B2 (en) 2010-06-29 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
JP2017170611A (en) * 2016-03-22 2017-09-28 株式会社村田製作所 Body-subject-to-impact for sensor device, and method of manufacturing the same
US10384929B2 (en) 2016-03-22 2019-08-20 Murata Manufacturing Co., Ltd. Impact element for a sensor device and a manufacturing method

Similar Documents

Publication Publication Date Title
JP6093788B2 (en) Method of making a device, semiconductor device and precursor structure
US7787352B2 (en) Method for processing a MEMS/CMOS cantilever based memory storage device
US7557441B2 (en) Package of MEMS device and method for fabricating the same
US7948043B2 (en) MEMS package that includes MEMS device wafer bonded to cap wafer and exposed array pads
US10532925B2 (en) Heater design for MEMS chamber pressure control
US8247947B2 (en) Coupling piezoelectric material generated stresses to devices formed in integrated circuits
JP4438786B2 (en) MEMS vibrator and manufacturing method thereof
JP5632643B2 (en) Ferroelectric device
TWI634068B (en) Semiconductor mems structure and manufacturing method thereof
US20040053435A1 (en) Electronic device and method for fabricating the electronic device
KR20130069559A (en) Electrostatic parallel plate actuators whose moving elements are driven only by electrostatic force and methods useful in conjunction therewith
US8315030B2 (en) MEMS device and method of manufacturing the same
WO2006120810A1 (en) Switching element
US8629516B2 (en) Bulk silicon moving member with dimple
JP2000031397A (en) Semiconductor device
TW201408581A (en) Mems device and method of manufacturing the same
CN103183309A (en) Micro-electro-mechanical system (MEMS) structures and design structures
JP2003270558A (en) Optical deflector and electromagnetic actuator
JP2007160435A (en) Semiconductor device and its manufacturing method
TW201736241A (en) Semiconductor structure and manufacturing method thereof
CN102822931B (en) Integrated electro-mechanical actuator
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
KR100959454B1 (en) Semiconductor device and method for fabricating the same
US11420866B2 (en) Composite spring structure to reinforce mechanical robustness of a MEMS device
JP2008105112A (en) Mems device