JP2007124850A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2007124850A
JP2007124850A JP2005316193A JP2005316193A JP2007124850A JP 2007124850 A JP2007124850 A JP 2007124850A JP 2005316193 A JP2005316193 A JP 2005316193A JP 2005316193 A JP2005316193 A JP 2005316193A JP 2007124850 A JP2007124850 A JP 2007124850A
Authority
JP
Japan
Prior art keywords
power converter
converter unit
low
switching
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005316193A
Other languages
Japanese (ja)
Other versions
JP4877472B2 (en
Inventor
Osamu Kawagoe
治 川越
Tomiyuki Nagai
富幸 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005316193A priority Critical patent/JP4877472B2/en
Publication of JP2007124850A publication Critical patent/JP2007124850A/en
Application granted granted Critical
Publication of JP4877472B2 publication Critical patent/JP4877472B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter that gives stability to changeover operation between a high electric power converter portion and a low electric power converter portion for improving the efficiency of a power conversion device. <P>SOLUTION: A step-down DC-DC converter (10), which changes-over the use of the high electric power converter portion (12) and the low electric power converter portion (14) according to the size of a load (R<SB>OUT</SB>), is provided with an input current detection circuit (18), which detects that the input current (I<SB>IN</SB>) has become lower than a predetermined current value to change-over from the high electric power converter portion to the low electric power conversion portion, and an output voltage detection circuit (20), which detects that the output voltage (V<SB>OUT</SB>) has become lower than a predetermined voltage to change-over from the low electric power converter portion to the high electric power converter portion. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＤＣ／ＤＣコンバータに関し、特に、降圧型ＤＣ／ＤＣコンバータおよび昇圧型ＤＣ／ＤＣコンバータに関する。   The present invention relates to a DC / DC converter, and more particularly to a step-down DC / DC converter and a step-up DC / DC converter.

この技術分野において周知のように、ＤＣ／ＤＣコンバータとは、ある電圧レベルの直流電圧（直流入力電圧）を他の電圧レベルの直流電圧（直流出力電圧）に変換する電力変換装置のことをいう。ＤＣ／ＤＣコンバータはスイッチングレギュレータとも呼ばれる。ここで、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが低いＤＣ／ＤＣコンバータは降圧型ＤＣ／ＤＣコンバータと呼ばれ、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが高いＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータと呼ばれる。本発明は降圧型ＤＣ／ＤＣコンバータおよび昇圧型ＤＣ／ＤＣコンバータに係る。   As is well known in this technical field, a DC / DC converter refers to a power converter that converts a DC voltage (DC input voltage) at a certain voltage level into a DC voltage (DC output voltage) at another voltage level. . The DC / DC converter is also called a switching regulator. Here, the DC / DC converter whose voltage level of the DC output voltage is lower than the voltage level of the DC input voltage is called a step-down DC / DC converter, and the voltage level of the DC output voltage is higher than the voltage level of the DC input voltage. The DC / DC converter is called a step-up DC / DC converter. The present invention relates to a step-down DC / DC converter and a step-up DC / DC converter.

降圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチとして用い、これをスイッチングさせ、直流入力電圧をいったん交流電圧に変えて、トランス又はインダクタ等のインダクタンス素子によって電圧を降圧した後、整流して直流出力電圧に変換する。   In a step-down DC / DC converter, a transistor is used as a switch, this is switched, the direct current input voltage is changed to an alternating current voltage, the voltage is stepped down by an inductance element such as a transformer or an inductor, and then rectified to obtain a direct current output voltage. Convert to

昇圧型ＤＣ／ＤＣコンバータでは、トランジスタをスイッチとして用い、これをスイッチングさせ、直流入力電圧をいったん交流電圧に変えて、トランス又はインダクタ等のインダクタンス素子によって電圧を昇圧した後、整流して直流出力電圧に変換する。   In a step-up DC / DC converter, a transistor is used as a switch, this is switched, the DC input voltage is once changed to an AC voltage, the voltage is boosted by an inductance element such as a transformer or an inductor, and then rectified to generate a DC output voltage. Convert to

このようなＤＣ／ＤＣコンバータにおいて、大出力電流対応のＤＣ／ＤＣコンバータでは、大出力電流で効率を向上させるためには、スイッチング用トランジスタとしてサイズが大きなもの（すなわち、低オン抵抗のもの）が必要となる。サイズの大きなスイッチング用トランジスタは、その寄生容量のために、消費電流も大きくなる。このような大出力電流対応のＤＣ／ＤＣコンバータは、大出力電流では効率が良いが、スイッチング用トランジスタでの消費電流が大きいために、小出力電流では効率が落ちるという問題がある。   In such a DC / DC converter, in order to improve the efficiency with a large output current, a large switching transistor (that is, a low on-resistance) is required in order to improve the efficiency with a large output current. Necessary. A large switching transistor consumes a large amount of current because of its parasitic capacitance. Such a DC / DC converter corresponding to a large output current is efficient at a large output current, but has a problem that the efficiency is lowered at a small output current due to a large consumption current in the switching transistor.

そこで、大出力電流対応の大電力用コンバータ部と、小出力電流対応の小電力用コンバータ部との２種類のコンバータ部を備え、負荷の軽重（出力電流（負荷電流）の大きさ）に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するようにした、ＤＣ／ＤＣコンバータが種々提案されている。   Therefore, there are two types of converters, a large power converter for large output current and a small power converter for small output current, depending on the load weight (size of output current (load current)). Various DC / DC converters have been proposed in which a high power converter unit and a low power converter unit are switched and used.

例えば、無負荷或いは軽負荷から重負荷まで大きく変動する負荷に対応して電圧変換を行う電源回路として、大電力用スイッチング素子と小電力用スイッチング素子とを並列接続し、スイッチング素子に流れる電流値を検出して大電力用スイッチング素子と小電力用スイッチング素子とを切り替えることにより、高効率化を図った電源回路が提案されている（例えば、特許文献１参照）。すなわち、特許文献１では、入力電流に基づいて大電力用スイッチング素子と小電力用スイッチング素子とを切り替えている。 For example, as a power supply circuit that performs voltage conversion in response to a load that varies greatly from no load or light load to heavy load, a current value that flows through the switching element by connecting a high power switching element and a small power switching element in parallel A power supply circuit has been proposed that achieves high efficiency by switching between a high power switching element and a low power switching element (see, for example, Patent Document 1). That is, in Patent Document 1, the switching element for high power and the switching element for low power are switched based on the input current.

又、基準電圧に追従した出力電圧を得る出力可変型の電源装置であって、基準電圧に応じて必要な幅のパルスを発生するパルス制御回路と、パルス発生回路の発生するパルスに従ってスイッチング動作し、入力電圧をチョッピングしてパルス電圧を生成する並列接続された複数のスイッチ素子を含むスイッチ素子群と、出力すべき電圧、電流又は電力に応じて、出力すべき出力電圧が、各スイッチ素子の電源効率に基づいて定められた切り替え電圧より大きい場合は、オン抵抗を低下させることを優先させ、出力すべき電圧が前記切り替え電圧より小さい場合は、寄生容量を低下させることを優先させて、スイッチ素子群から電源効率を最大にするスイッチ素子を選択して動作させるスイッチ素子選択回路と、スイッチ素子選択回路が選択したスイッチ素子によって生成されたパルス電圧を平滑し、所望の出力電圧を生成する平滑回路と、を備えることを特徴とする電源装置が知られている（例えば、特許文献２参照）。すなわち、特許文献２では、出力側の状態（出力すべき電圧、電流又は電力）に基づいてスイッチ素子を選択している。また、特許文献２に開示された電源装置は、直流電圧から異なる出力電圧を生成するものである。 In addition, it is a variable output type power supply device that obtains an output voltage that follows the reference voltage, and performs a switching operation in accordance with a pulse control circuit that generates a pulse having a required width according to the reference voltage and a pulse generated by the pulse generation circuit. A switch element group including a plurality of switch elements connected in parallel to chop the input voltage to generate a pulse voltage, and the output voltage to be output depends on the voltage, current or power to be output. When the switching voltage is larger than the switching voltage determined based on the power supply efficiency, priority is given to lowering the on-resistance, and when the voltage to be output is lower than the switching voltage, priority is given to lowering the parasitic capacitance, and the switch The switch element selection circuit that selects and operates the switch element that maximizes the power efficiency from the element group, and the switch element selection circuit select The pulse voltage generated by the switching element and smoothing, are power supply that is known, comprising a smoothing circuit for generating a desired output voltage (for example, see Patent Document 2). That is, in Patent Document 2, the switch element is selected based on the output state (voltage, current, or power to be output). Moreover, the power supply device disclosed in Patent Document 2 generates different output voltages from a DC voltage.

更に、チョッパ式スイッチングレギュレータの第１のトランジスタと並列に第２のトランジスタを接続し、入出力の電圧差が少ない場合にはシリーズレギュレータとして動作させ、入出力の電圧差が高い場合にはスイッチングレギュレータとして動作させることにより、広い入力電圧範囲において高効率の安定化出力を供給することが可能な安定化電源回路が知られている（例えば、特許文献３参照）。   In addition, a second transistor is connected in parallel with the first transistor of the chopper type switching regulator, so that it operates as a series regulator when the input / output voltage difference is small, and the switching regulator when the input / output voltage difference is high. As described above, there is known a stabilized power supply circuit capable of supplying a stabilized output with high efficiency in a wide input voltage range (see, for example, Patent Document 3).

特開２００１−２１１６４１号公報JP 2001-211641 A 特許第３４３８３３０号公報Japanese Patent No. 3438330 特開昭６０−５１４５７号公報JP-A-60-51457

上述した特許文献１では、入力電流のみに基づいて大電力用スイッチング素子と小電力用スイッチング素子とを切り替えているので、切り替えが遅れてしまうという問題がある。   In Patent Document 1 described above, since the switching element for high power and the switching element for low power are switched based only on the input current, there is a problem that switching is delayed.

一方、特許文献２では、出力側の状態のみに基づいてスイッチ素子を選択しているので、過渡応答が良いという利点があるものの、切り替え動作がクリティカルになってしまうという問題がある。ここで、クリティカルとは、切り替え動作が頻繁に行われることをいう。また、特許文献２に開示された電源装置は、直流電圧から異なる出力電圧を生成するものであって、一定の出力電圧の下で出力電流の大きさ（負荷の軽重）に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するものではない。   On the other hand, Patent Document 2 has a problem that the switching operation becomes critical although there is an advantage that the transient response is good because the switch element is selected based only on the state on the output side. Here, “critical” means that the switching operation is frequently performed. In addition, the power supply device disclosed in Patent Document 2 generates different output voltages from a DC voltage, and generates a large amount of power according to the magnitude of the output current (light load) under a certain output voltage. The converter unit for use and the converter unit for low power are not used by switching.

尚、特許文献３は、入出力の電圧差に基づいて、シリーズレギュレータおよびスイッチングレギュレータの一方を選択して動作させる技術的思想を開示しているだけであって、負荷の軽重に応じて、大電力用コンバータ部と小電力用コンバータ部とを切り替えて使用するものではない。   Patent Document 3 only discloses a technical idea of selecting and operating one of the series regulator and the switching regulator based on the voltage difference between the input and output. The power converter unit and the low power converter unit are not used by switching.

したがって、本発明の目的は、大電力用コンバータ部と小電力用コンバータ部との間の切り替え動作に安定性を持たせることができる、ＤＣ／ＤＣコンバータを提供することにある。   Accordingly, an object of the present invention is to provide a DC / DC converter capable of providing stability in switching operation between a high power converter unit and a low power converter unit.

本発明の他の目的は、説明が進むにつれて明らかになるだろう。   Other objects of the invention will become apparent as the description proceeds.

本発明によれば、複数のスイッチング素子（ＱＬ１，ＱＬ２；ＱＳ１，ＱＳ２）を並列に接続してなるスイッチング部を持つＤＣ−ＤＣコンバータ（１０；１０Ａ；１０Ｂ；１０Ｄ；３０；３０Ａ；３０Ｂ；３０Ｃ）において、入力電流（ＩＩＮ）と出力電圧（ＩＯＵＴ）とに基づいて前記複数のスイッチング素子のいずれかを選択することを特徴とするＤＣ／ＤＣコンバータが得られる。 According to the present invention, a DC-DC converter (10; 10A; 10B; 10D; 30; 30A) having a switching unit formed by connecting a plurality of switching elements (Q L1 , Q L2 ; Q S1 , Q S2 ) in parallel. 30B; 30C), a DC / DC converter is obtained in which one of the plurality of switching elements is selected based on an input current (I IN ) and an output voltage (I OUT ).

本発明の第１の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４；１４Ａ）とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷（ＲＯＵＴ）の軽重に応じて切り替えて使用する降圧型ＤＣ／ＤＣコンバータ（１０；１０Ａ；１０Ｄ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路（２０）と、を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータが得られる。 According to the first aspect of the present invention, a high power converter unit (12) and a low power converter unit (14; 14A) are provided, and the high power converter unit and the low power converter unit are loaded. A step-down DC / DC converter (10; 10A; 10D) that is used by switching according to the weight of (R OUT ), and detecting that the input current (I IN ) has become smaller than a predetermined current value. An input current detection circuit (18) for switching from the high power converter unit to the low power converter unit, and detecting that the output voltage (V OUT ) is lower than a predetermined voltage; And a step-down DC / DC converter comprising an output voltage detection circuit (20) for switching from the converter unit to the high power converter unit.

上記本発明の第１の態様による降圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）のいずれもが同期整流型であって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部（１４Ａ）がダイオード整流型であっても良い。また、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段（２６，２７）を更に備えることが好ましい。   In the step-down DC / DC converter according to the first aspect of the present invention, both the high power converter unit (12) and the low power converter unit (14) may be a synchronous rectification type. Instead, the high-power converter unit (12) may be a synchronous rectification type, and the low-power converter unit (14A) may be a diode rectification type. Further, when switching between the high power converter unit (12) and the low power converter unit (14), both the high power converter unit and the low power converter unit are on. It is preferable to further include a delay means (26, 27) for providing.

本発明の第２の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４Ｂ；１４Ｃ）とを備え、前記大電力用コンバータ部の駆動を負荷（ＲＯＵＴ）の軽重に応じて制御する降圧型ＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路（２０）と、を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータが得られる。 According to the second aspect of the present invention, the high-power converter unit (12) and the low-power converter unit (14B; 14C) are provided, and the high-power converter unit is driven by a load (R OUT ). Is a step-down DC / DC converter (10B; 10C) that is controlled in accordance with the control, and detects that the input current (I IN ) has become smaller than a predetermined current value, and drives the high-power converter unit. An input current detection circuit (18) for stopping and an output voltage detection circuit for detecting that the output voltage (V OUT ) has become lower than a predetermined voltage and starting driving the high-power converter unit And a step-down DC / DC converter characterized by comprising (20).

上記本発明の第２の態様による降圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４Ｂ）のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部（１４Ｂ）が常に動作しているものであって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部がシリーズレギュレータ（１４Ｃ）から構成されていても良い。   In the step-down DC / DC converter according to the second aspect of the present invention, both of the high power converter unit (12) and the low power converter unit (14B) are a synchronous rectification type, and the small The power converter unit (14B) may be constantly operating. Instead, the high-power converter unit (12) may be a synchronous rectification type, and the low-power converter unit may be configured from a series regulator (14C).

本発明の第３の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４；１４Ａ）とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷（ＲＯＵＴ）の軽重に応じて切り替えて使用する昇圧型ＤＣ／ＤＣコンバータ（３０；３０Ａ；３０Ｃ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路（２０）と、を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータが得られる。 According to the third aspect of the present invention, a high power converter unit (12) and a low power converter unit (14; 14A) are provided, and the high power converter unit and the low power converter unit are loaded. A step-up DC / DC converter (30; 30A; 30C) that is switched according to the weight of (R OUT ), and detects that the input current (I IN ) has become smaller than a predetermined current value. An input current detection circuit (18) for switching from the high power converter unit to the low power converter unit, and detecting that the output voltage (V OUT ) is lower than a predetermined voltage; An output voltage detecting circuit (20) for switching from the converter unit to the high power converter unit is obtained.

上記本発明の第３の態様による昇圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４）のいずれもが同期整流型であって良い。その代わりに、前記大電力用コンバータ部（１２）が同期整流型で、前記小電力用コンバータ部（１４Ａ）がダイオード整流型であって良い。また、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（２０）との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段（２６，２７）を更に備えることが好ましい。   In the step-up DC / DC converter according to the third aspect of the present invention, both the high power converter unit (12) and the low power converter unit (14) may be a synchronous rectification type. Instead, the high power converter unit (12) may be a synchronous rectification type, and the low power converter unit (14A) may be a diode rectification type. Moreover, when switching between the high power converter unit (12) and the low power converter unit (20), both the high power converter unit and the low power converter unit are on. It is preferable to further include a delay means (26, 27) for providing.

本発明の第４の態様によれば、大電力用コンバータ部（１２）と小電力用コンバータ部（１４Ｂ）とを備え、前記大電力用コンバータ部の駆動を負荷（ＲＯＵＴ）の軽重に応じて制御する昇圧型ＤＣ／ＤＣコンバータ（３０Ｂ）であって、入力電流（ＩＩＮ）が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路（１８）と、出力電圧（ＶＯＵＴ）が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路（２０）と、を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータが得られる。 According to the fourth aspect of the present invention, the high-power converter unit (12) and the low-power converter unit (14B) are provided, and the high-power converter unit is driven according to the load (R OUT ). A step-up DC / DC converter (30B) for controlling the input power (I IN ) to be smaller than a predetermined current value and stopping driving of the high-power converter unit An input current detection circuit (18), an output voltage detection circuit (20) for detecting that the output voltage (V OUT ) has become lower than a predetermined voltage, and starting driving the high-power converter unit; Thus, a step-up DC / DC converter characterized by comprising:

上記本発明の第４の態様による昇圧型ＤＣ／ＤＣコンバータにおいて、前記大電力用コンバータ部（１２）と前記小電力用コンバータ部（１４Ｂ）のいずれもが同期整流型であり、かつ、前記小電力コンバータ部（１４Ｂ）が常に動作しているものであって良い。   In the step-up DC / DC converter according to the fourth aspect of the present invention, both the high-power converter unit (12) and the low-power converter unit (14B) are synchronous rectification type, and the small The power converter unit (14B) may be constantly operating.

尚、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、これらに限定されないのは勿論である。   The reference numerals in the parentheses are given for ease of understanding, and are merely examples, and of course are not limited thereto.

本発明では、入力電流と出力電圧とに基づいて複数のスイッチング素子のいずれかを選択するようにしているので、切り替え動作がクリティカルになるのを防止することが出来る。また、過渡応答を良く出来、且入力電流での検出も行なっているので、電力が小さくなったことをも確実に検出して大電力用コンバータ部と小電力用コンバータ部とを切り替えることができる。その結果、大電力用コンバータ部と小電力用コンバータ部との間の切り替え動作に安定性を持たせることができる。   In the present invention, since any one of the plurality of switching elements is selected based on the input current and the output voltage, the switching operation can be prevented from becoming critical. Moreover, since the transient response can be improved and the detection by the input current is also performed, it is possible to reliably detect that the power has been reduced and to switch between the high power converter unit and the low power converter unit. . As a result, the switching operation between the high power converter unit and the low power converter unit can be made stable.

図１を参照して、本発明の第１の態様に係るＤＣ／ＤＣコンバータ１０について説明する。図示のＤＣ／ＤＣコンバータ１０は、降圧型ＤＣ／ＤＣコンバータであって、同期整流型である。ここでは、端子と電圧とを同じ参照符号で表わしている。降圧型ＤＣ／ＤＣコンバータ１０は、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、接地端子とを持つ。接地端子は接地電位に保持されている。電源入力端子ＶＩＮには入力電源１５の陽極（カソード）が接続されている。これにより、接地端子と電源入力端子ＶＩＮとの間には、入力電源１５から直流入力電圧ＶＩＮが印加される。 A DC / DC converter 10 according to a first aspect of the present invention will be described with reference to FIG. The illustrated DC / DC converter 10 is a step-down DC / DC converter and is a synchronous rectification type. Here, the terminals and voltages are represented by the same reference numerals. The step-down DC / DC converter 10 has a power input terminal VIN , a switch terminal SW, a power output terminal VOUT, and a ground terminal. The ground terminal is held at the ground potential. The anode (cathode) of the input power supply 15 is connected to the power input terminal VIN . As a result, the DC input voltage VIN is applied from the input power supply 15 between the ground terminal and the power input terminal VIN .

スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間には、インダクタＬが接続されている。すなわち、インダクタＬの一端はスイッチ端子ＳＷに接続され、インダクタＬの他端は電源出力端子ＶＯＵＴに接続されている。 An inductor L is connected between the switch terminal SW and the power supply output terminal VOUT . That is, one end of the inductor L is connected to the switch terminal SW, and the other end of the inductor L is connected to the power supply output terminal VOUT .

電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣoが接続されると共に、負荷ＲＯＵＴが接続されている。電源出力端子ＶＯＵＴと接地端子との間には、直流入力電圧ＶＩＮよりも低い直流出力電圧ＶＯＵＴが生成される。すなわち、出力コンデンサＣoは、電源出力端子ＶＯＵＴと接地端子との間に直流入力電圧ＶＩＮよりも低い直流出力電圧ＶＯＵＴを生成する出力回路として働く。尚、以下では、直流入力電圧ＶＩＮおよび直流出力電圧ＶＯＵＴを、それぞれ単に、入力電圧および出力電圧と呼ぶ場合もある。 Between the power output terminal VOUT and the ground terminal, an output capacitor Co is connected and a load ROUT is connected. A DC output voltage VOUT that is lower than the DC input voltage VIN is generated between the power supply output terminal VOUT and the ground terminal. That is, the output capacitor Co functions as an output circuit that generates a DC output voltage VOUT that is lower than the DC input voltage VIN between the power supply output terminal VOUT and the ground terminal. Hereinafter, the DC input voltage V IN and the DC output voltage V OUT may be simply referred to as an input voltage and an output voltage, respectively.

降圧型ＤＣ／ＤＣコンバータ１０は、電源入力端子ＶＩＮとスイッチ端子ＳＷとの間に接続された、大電力用コンバータ部１２と小電力用コンバータ部１４とを備える。降圧型ＤＣ／ＤＣコンバータ１０は、大電力用コンバータ部１２と小電力用コンバータ部１４とを負荷ＲＯＵＴの軽重に応じて後述するように切り替えて使用する。 The step-down DC / DC converter 10 includes a high power converter unit 12 and a low power converter unit 14 connected between a power input terminal VIN and a switch terminal SW. Step-down type DC / DC converter 10 is used by switching, as described below in accordance with a high power converter section 12 and the small power converter unit 14 to the severity of the load R OUT.

大電力用コンバータ部１２は、スイッチング素子として第１及び第２の大電力用トランジスタ（後述する）を備え、小電力用コンバータ部１４は、スイッチング素子として第１及び第２の小電力用トランジスタ（後述する）を備えている。後述するように、第１及び第２の大電力用トランジスタと第１及び第２の小電力用トランジスタとは並列にされる。とにかく、降圧型ＤＣ／ＤＣコンバータ１０は、複数のスイッチング素子を並列に接続してなるスイッチング部を持つ。降圧型ＤＣ／ＤＣコンバータ１０は、入力電流ＩＩＮと出力電圧ＶＯＵＴとに基づいて、後述するように、複数のスイッチング素子のいずれかを選択する。この結果、後で詳述するように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替え動作に安定性を持たせることができる。 The high power converter unit 12 includes first and second high power transistors (described later) as switching elements, and the low power converter unit 14 includes first and second low power transistors (switching elements). (To be described later). As will be described later, the first and second high power transistors and the first and second low power transistors are arranged in parallel. In any case, the step-down DC / DC converter 10 has a switching unit formed by connecting a plurality of switching elements in parallel. The step-down DC / DC converter 10 selects one of a plurality of switching elements, as will be described later, based on the input current I IN and the output voltage V OUT . As a result, as will be described in detail later, the switching operation between the high-power converter unit 12 and the low-power converter unit 14 can be made stable.

図１では図示はしないが、後述するように、降圧型ＤＣ／ＤＣコンバータ１０は、入力電流検出回路と出力電圧検出回路とを備える。入力電流検出回路は、入力電流ＩＩＮが所定の電流値より小さくなったことを検出して、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための回路である。出力電圧検出回路は、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出して、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための回路である。 Although not shown in FIG. 1, as will be described later, the step-down DC / DC converter 10 includes an input current detection circuit and an output voltage detection circuit. The input current detection circuit is a circuit for detecting that the input current I IN has become smaller than a predetermined current value and switching the converter unit to be used from the high power converter unit 12 to the low power converter unit 14. . The output voltage detection circuit is a circuit for detecting that the output voltage VOUT is lower than a predetermined voltage and switching the converter unit to be used from the low power converter unit 14 to the high power converter unit 12.

このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行うのは次の理由による。 As described above, the switching between the high power converter unit 12 and the low power converter unit 14 is performed using the input current I IN and the output voltage V OUT for the following reason.

すなわち、小電力用コンバータ部１４と大電力用コンバータ部１２の切り替えポイントが同じであると、動作がクリティカルになるからである。詳述すると、過渡応答を良くするためには、小電力用コンバータ部１２から大電力用コンバータ部１４に切り替えるには、出力電圧検出による方法が良い。それは、入力電流ＩＩＮの変化は出力電流ＩＯＵＴの変化よりも遅れるので、遅延時間があるからである。従って、大電力用コンバータ部１２から小電力用コンバータ部１４に切り替える際に、入力電流ＩＩＮが所定の電流値より小さくなったことを検出することにより切り替えれば、遅延時間の分、切り替えポイントの時間が遅れるので、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替えがクリティカルになるのを抑えることができる。ここで、「クリティカル」とは、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えが行ったり来たりして短時間の間に繰り返されることをいう。 That is, if the switching points of the low power converter unit 14 and the high power converter unit 12 are the same, the operation becomes critical. More specifically, in order to improve the transient response, a method based on output voltage detection is preferable for switching from the low power converter unit 12 to the high power converter unit 14. This is because the change in the input current I IN is delayed from the change in the output current I OUT , so there is a delay time. Therefore, when switching from the high-power converter unit 12 to the low-power converter unit 14, if switching is performed by detecting that the input current I IN has become smaller than a predetermined current value, the switching time is increased by the delay time. Since the time is delayed, it is possible to prevent the switching between the low power converter unit 14 and the high power converter unit 12 from becoming critical. Here, “critical” means that switching between the high-power converter unit 12 and the low-power converter unit 14 is repeated and repeated in a short time.

これらの方法により過渡応答を良く出来、且入力電流での検出も行なっているので、電力が小さくなったことをも確実に検出して大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替えることができる。また、図２に示されるように、切り替えの安定性を持たせることができ、クリティカルポイントを改善することができる。尚、図２において、横軸は出力電流ＩＯＵＴを示し、縦軸は使用するコンバータ部を示す。 By these methods, the transient response can be improved and the detection by the input current is also performed. Therefore, it is possible to reliably detect that the power has been reduced and to connect the high power converter unit 12 and the low power converter unit 14. Can be switched. Further, as shown in FIG. 2, the switching stability can be provided, and the critical point can be improved. In FIG. 2, the horizontal axis indicates the output current IOUT , and the vertical axis indicates the converter unit to be used.

また、出力電圧ＶＯＵＴだけを検出して切り替えを行う方法の場合、電力値としての検出がなされていない事になる。そこで、入力電流ＩＩＮを検出して出力電圧ＶＯＵＴと組み合わせて使用することにより、この点を改善できる。特に、大電力用コンバータ部１２から小電力用コンバータ部１４に切り替える時に、電力が問題となるので、出力電圧ＶＯＵＴに基づいて切り換えるよりも、入力電流ＩＩＮに基づいて切り換えた方が良い。 In addition, in the case of switching only by detecting only the output voltage V OUT , detection as a power value is not performed. Therefore, this point can be improved by detecting the input current I IN and using it in combination with the output voltage V OUT . In particular, when switching from the high-power converter unit 12 to the low-power converter unit 14, power becomes a problem, so switching based on the input current I IN is better than switching based on the output voltage VOUT .

図３を参照して、本発明の第１の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０について説明する。   With reference to FIG. 3, a step-down DC / DC converter 10 according to a first embodiment of the present invention will be described.

図示の降圧型ＤＣ／ＤＣコンバータ１０は、制御回路１６と、入力電流検出回路１８と、出力電圧検出回路２０とを更に有する。入力電流検出回路１８は、電源入力端子ＶＩＮと大電力用コンバータ部１２および小電力用コンバータ部１４の入力端子との間に接続されている。 The illustrated step-down DC / DC converter 10 further includes a control circuit 16, an input current detection circuit 18, and an output voltage detection circuit 20. The input current detection circuit 18 is connected between the power input terminal VIN and the input terminals of the high power converter unit 12 and the low power converter unit 14.

大電力用コンバータ部１２は、入力端子とスイッチ端子ＳＷとの間に接続された第１の大電力用トランジスタＱＬ１と、スイッチ端子ＳＷと接地端子との間に接続された第２の大電力用トランジスタＱＬ２と、これら大電力用トランジスタＱＬ１、ＱＬ２を駆動するための大電力用駆動回路２２とを有する。 The high power converter unit 12 includes a first high power transistor Q L1 connected between the input terminal and the switch terminal SW, and a second high power connected between the switch terminal SW and the ground terminal. Transistor Q L2 and a high power drive circuit 22 for driving these high power transistors Q L1 and Q L2 .

第１の大電力用トランジスタＱＬ１は、一対の主制御端子としてソースとドレインを持ち、制御端子としてゲートを持つＰチャネル電界効果トランジスタから構成されている。第２の大電力用トランジスタＱＬ２は、一対の主制御端子としてドレインとソースを持ち、制御端子としてゲートを持つＮチャネル電界効果トランジスタから構成されている。Ｐチャネル電界効果トランジスタＱＬ１において、そのソースは入力端子に接続され、そのドレインはスイッチ端子ＳＷに接続されている。Ｎチャネル電界効果トランジスタＱＬ２において、そのドレインはスイッチ端子ＳＷに接続され、そのソースは接地端子に接続されている。これらＰチャネル電界効果トランジスタＱＬ１とＮチャネル電界効果トランジスタＱＬ２とは、後で詳述する大電力用駆動回路２２によって駆動される。 The first high power transistor Q L1 is composed of a P-channel field effect transistor having a source and a drain as a pair of main control terminals and a gate as a control terminal. The second high power transistor Q L2 is composed of an N-channel field effect transistor having a drain and a source as a pair of main control terminals and a gate as a control terminal. In the P-channel field effect transistor QL1 , its source is connected to the input terminal, and its drain is connected to the switch terminal SW. In the N-channel field effect transistor QL2 , its drain is connected to the switch terminal SW, and its source is connected to the ground terminal. The P-channel field effect transistor Q L1 and the N-channel field effect transistor Q L2 are driven by a high-power drive circuit 22 that will be described in detail later.

同様に、小電力用コンバータ部１４は、入力端子とスイッチ端子ＳＷとの間に接続された第１の小電力用トランジスタＱＳ１と、スイッチ端子ＳＷと接地端子との間に接続された第２の小電力用トランジスタＱＳ２と、これら小電力用トランジスタＱＳ１、ＱＳ２を駆動するための小電力用駆動回路２４とを有する。 Similarly, the low power converter unit 14 includes a first low power transistor Q S1 connected between the input terminal and the switch terminal SW, and a second low power transistor QS1 connected between the switch terminal SW and the ground terminal. Low power transistor Q S2 and a low power drive circuit 24 for driving these low power transistors Q S1 and Q S2 .

第１の小電力用トランジスタＱＳ１は、一対の主制御端子としてソースとドレインを持ち、制御端子としてゲートを持つＰチャネル電界効果トランジスタから構成されている。第２の小電力用トランジスタＱＳ２は、一対の主制御端子としてドレインとソースを持ち、制御端子としてゲートを持つＮチャネル電界効果トランジスタから構成されている。Ｐチャネル電界効果トランジスタＱＳ１において、そのソースは入力端子に接続され、そのドレインはスイッチ端子ＳＷに接続されている。Ｎチャネル電界効果トランジスタＱＳ２において、そのドレインはスイッチ端子ＳＷに接続され、そのソースは接地端子に接続されている。これらＰチャネル電界効果トランジスタＱＳ１とＮチャネル電界効果トランジスタＱＳ２とは、後で詳述する小電力用駆動回路２４によって駆動される。 The first low-power transistor Q S1 includes a P-channel field effect transistor having a source and a drain as a pair of main control terminals and a gate as a control terminal. The second low-power transistor QS2 includes an N-channel field effect transistor having a drain and a source as a pair of main control terminals and a gate as a control terminal. In the P-channel field effect transistor Q S1 , its source is connected to the input terminal, and its drain is connected to the switch terminal SW. In the N-channel field effect transistor QS2 , its drain is connected to the switch terminal SW, and its source is connected to the ground terminal. The P-channel field effect transistor Q S1 and the N-channel field effect transistor Q S2 are driven by a low power driving circuit 24 described in detail later.

図示の入力電流検出回路１８は、抵抗器１８１と、基準電圧発生器１８２と、ヒステリシスコンパレータ１８３とから構成されている。抵抗器１８１は、電源入力端子ＶＩＮと大電力用コンバータ部１２および小電力用コンバータ部１４の入力端子との間に接続されている。基準電圧発生器１８２は、図示しないが、ツェナーダイオードと電流源とから構成され、基準電圧を発生する。ヒステリシスコンパレータ１８３は、この基準電圧発生器１８２から発生される基準電圧と、入力電流ＩＩＮが流れることによる抵抗器１８１での電圧降下とを比較して、入力電流ＩＩＮが所定の電流値より小さくなった時に、論理Ｌレベルの入力電流検出信号を出力する。この論理Ｌレベルの入力電流検出信号は、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための第１の切り替え信号として用いられる。 The illustrated input current detection circuit 18 includes a resistor 181, a reference voltage generator 182, and a hysteresis comparator 183. The resistor 181 is connected between the power input terminal VIN and the input terminals of the high power converter unit 12 and the low power converter unit 14. Although not shown, the reference voltage generator 182 includes a Zener diode and a current source, and generates a reference voltage. The hysteresis comparator 183 compares the reference voltage generated from the reference voltage generator 182 with the voltage drop at the resistor 181 due to the input current I IN flowing, and the input current I IN is determined from a predetermined current value. When it becomes smaller, an input current detection signal of logic L level is output. This logic L level input current detection signal is used as a first switching signal for switching the converter unit to be used from the high power converter unit 12 to the low power converter unit 14.

尚、入力電流ＩＩＮが上記所定の電流値にヒステリシス分を加えた電流値より大きくなったとき、ヒステリシスコンパレータ１８３は論理Ｈレベルの入力電流検出信号を出力する。 When the input current I IN becomes larger than the current value obtained by adding the hysteresis to the predetermined current value, the hysteresis comparator 183 outputs a logic H level input current detection signal.

上記説明ではヒステリシスコンパレータ１８３として、ヒステリシス特性があるコンパレータとして説明を行なったが、ヒステリシス特性がない通常のコンパレータを用いても上記動作は行なえることは、当業者であれば容易に理解できることである。   In the above description, the hysteresis comparator 183 has been described as a comparator having hysteresis characteristics. However, those skilled in the art can easily understand that the above operation can be performed using a normal comparator having no hysteresis characteristics. .

次に制御回路１６について説明する。図示の制御回路１６は、直列接続された抵抗器１６１、１６２から成る分圧器と、基準電圧を発生する基準電圧発生器１６３と、誤差増幅器１６４と、発振器１６５と、パルス幅変調（ＰＷＭ）比較器１６６とから構成されている。   Next, the control circuit 16 will be described. The illustrated control circuit 16 includes a voltage divider composed of resistors 161 and 162 connected in series, a reference voltage generator 163 for generating a reference voltage, an error amplifier 164, an oscillator 165, and a pulse width modulation (PWM) comparison. Unit 166.

電源出力端子ＶＯＵＴは、分圧器として動作する抵抗器１６１、１６２を介して接地されている。抵抗器１６１、１６２の接続点から、出力電圧ＶＯＵＴを分圧した電圧が出力される。この分圧した電圧は、誤差増幅器１６４の非反転入力端子＋に供給される。誤差増幅器１６４の反転入力端子−には、基準電圧発生器１６３から基準電圧が供給される。誤差増幅器１６４は、分圧した電圧と基準電圧とを比較・増幅して、誤差増幅信号を出力する。 The power output terminal VOUT is grounded via resistors 161 and 162 that operate as voltage dividers. A voltage obtained by dividing the output voltage VOUT is output from the connection point between the resistors 161 and 162. The divided voltage is supplied to the non-inverting input terminal + of the error amplifier 164. A reference voltage is supplied from the reference voltage generator 163 to the inverting input terminal − of the error amplifier 164. The error amplifier 164 compares and amplifies the divided voltage and the reference voltage, and outputs an error amplification signal.

誤差増幅信号はＰＷＭ比較器１６６の一方の入力端子に供給される。ＰＷＭ比較器１６６の他方の入力端子には、発振器１６５から三角波（ノコギリ波）が供給される。ＰＷＭ比較器１６６は、三角波と誤差増幅信号とを比較して、ＰＷＭ信号を出力する。このＰＷＭ信号は、後述する大電力用駆動回路２２および小電力用駆動回路２４に供給される。   The error amplification signal is supplied to one input terminal of the PWM comparator 166. A triangular wave (sawtooth wave) is supplied from the oscillator 165 to the other input terminal of the PWM comparator 166. The PWM comparator 166 compares the triangular wave with the error amplification signal and outputs a PWM signal. This PWM signal is supplied to a high-power drive circuit 22 and a low-power drive circuit 24 described later.

図示の出力電圧検出回路２０は、基準電圧発生器２０１とヒステリシスコンパレータ２０２とから構成されている。基準電圧発生器２０１は基準電圧を発生する。ヒステリシスコンパレータ２０２は、この基準電圧発生器２０１から発生された基準電圧と誤差増幅器１６４から出力された誤差増幅信号とを比較して、出力電圧ＶＯＵＴが所定の電圧より低くなった時に、論理Ｈレベルの出力電圧検出信号を出力する。この論理Ｈレベルの電圧検出信号は、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための第２の切り替え信号として用いられる。 The illustrated output voltage detection circuit 20 includes a reference voltage generator 201 and a hysteresis comparator 202. The reference voltage generator 201 generates a reference voltage. The hysteresis comparator 202 compares the reference voltage generated from the reference voltage generator 201 with the error amplification signal output from the error amplifier 164. When the output voltage VOUT becomes lower than a predetermined voltage, the hysteresis comparator 202 A level output voltage detection signal is output. The logic H level voltage detection signal is used as a second switching signal for switching the converter unit to be used from the low power converter unit 14 to the high power converter unit 12.

詳述すると、負荷ＲＯＵＴが重くなり、出力電流ＩＯＵＴの電流値が大きくなると、出力電圧ＶＯＵＴとして所定の電圧を維持することが困難となる。その結果として、出力電圧ＶＯＵＴが所定の電圧より低くなる。このように出力電圧ＶＯＵＴが所定の電圧より低くなると、抵抗器１６１、１６２から成る分圧器から出力される分圧された電圧も低くなる。分圧された電圧が低いので、誤差増幅器１６４から出力される誤差増幅信号の電圧レベルも低くなる。したがって、ヒステリシスコンパレータ２０２において、基準電圧発生器２０１から発生された基準電圧と誤差増幅器１６４から出力された誤差増幅信号とを比較することにより、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することができる。 More specifically, when the load R OUT becomes heavy and the current value of the output current I OUT increases, it becomes difficult to maintain a predetermined voltage as the output voltage V OUT . As a result, the output voltage VOUT becomes lower than a predetermined voltage. As described above, when the output voltage VOUT becomes lower than the predetermined voltage, the divided voltage output from the voltage divider composed of the resistors 161 and 162 also becomes lower. Since the divided voltage is low, the voltage level of the error amplification signal output from the error amplifier 164 is also low. Therefore, the hysteresis comparator 202 compares the reference voltage generated from the reference voltage generator 201 with the error amplification signal output from the error amplifier 164, so that the output voltage VOUT has become lower than a predetermined voltage. Can be detected.

尚、出力電圧ＶＯＵＴが上記所定の電圧にヒステリシス分を加えた電圧より高くなったとき、ヒステリシスコンパレータ２０２は論理Ｌレベルの出力電圧検出信号を出力する。 Note that when the output voltage VOUT becomes higher than the voltage obtained by adding the hysteresis to the predetermined voltage, the hysteresis comparator 202 outputs an output voltage detection signal at a logic L level.

上記説明ではヒステリシスコンパレータ２０２として、ヒステリシス特性があるコンパレータとして説明を行なったが、ヒステリシス特性がない通常のコンパレータを用いても上記動作は行なえることは、当業者であれば容易に理解できることである。   In the above description, the hysteresis comparator 202 has been described as a comparator having hysteresis characteristics. However, those skilled in the art can easily understand that the above operation can be performed using a normal comparator having no hysteresis characteristics. .

入力電流検出回路１８から出力される入力電流検出信号と出力電圧検出回路２０から出力される出力電圧検出信号とは、大電力用駆動回路２２および小電力用駆動回路２４へ送出される。   The input current detection signal output from the input current detection circuit 18 and the output voltage detection signal output from the output voltage detection circuit 20 are sent to the high power drive circuit 22 and the low power drive circuit 24.

入力電流検出回路１８から論理Ｌレベルの入力電流検出信号が供給されると、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止し、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始する。逆に、出力電圧検出回路２０から論理Ｈレベルの出力電圧検出信号が供給されると、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止し、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始する。 When a logic L level input current detection signal is supplied from the input current detection circuit 18, the high power drive circuit 22 stops driving the first and second high power transistors Q L1 and Q L2 , and the low power The driving circuit 24 starts driving the first and second low-power transistors Q S1 and Q S2 . Conversely, when a logic H level output voltage detection signal is supplied from the output voltage detection circuit 20, the low power drive circuit 24 stops driving the first and second low power transistors Q S1 and Q S2. The high power drive circuit 22 starts driving the first and second high power transistors Q L1 and Q L2 .

最初に、大電力用駆動回路２２について説明する。大電力用駆動回路２２は、ＳＲフリップ・フロップ２２１と、バッファ２２２と、インバータゲート２２３と、バッファゲート２２４と、ナンドゲート２２５と、アンドゲート２２６とから構成されている。   First, the high power drive circuit 22 will be described. The high power drive circuit 22 includes an SR flip-flop 221, a buffer 222, an inverter gate 223, a buffer gate 224, a NAND gate 225, and an AND gate 226.

ＳＲフリップ・フロップ２２１のセット入力端子Ｓには、入力電流検出回路１８からの入力電流検出信号が供給され、そのリセット入力端子Ｒには、出力電圧検出回路２０からの出力電圧検出信号が供給される。入力電流検出信号が論理Ｌレベルのとき、ＳＲフリップ・フロップ２２１はその相補出力端子／Ｑから論理Ｌレベルの相補出力信号を出力する。出力電圧検出信号が論理Ｈレベルのとき、ＳＲフリップ・フロップ２２１はその相補出力端子／Ｑから論理Ｈレベルの相補出力信号を出力する。ＳＲフリップ・フロップ２２１の相補出力信号は、ナンドゲート２２５およびアンドゲート２２６の一方の入力端子に供給される。   An input current detection signal from the input current detection circuit 18 is supplied to the set input terminal S of the SR flip-flop 221, and an output voltage detection signal from the output voltage detection circuit 20 is supplied to its reset input terminal R. The When the input current detection signal is at logic L level, the SR flip-flop 221 outputs a complementary output signal at logic L level from its complementary output terminal / Q. When the output voltage detection signal is at logic H level, the SR flip-flop 221 outputs a logic H level complementary output signal from its complementary output terminal / Q. The complementary output signal of the SR flip-flop 221 is supplied to one input terminal of the NAND gate 225 and the AND gate 226.

一方、制御回路１６から出力されるＰＷＭ信号は、バッファ２２２およびインバータゲート２２３を介してナンドゲート２２５の他方の入力端子に供給されると共に、バッファ２２２およびバッファゲート２２４を介してアンドゲート２２６の他方の入力端子に供給されている。ナンドゲート２２５の出力端子は第１の大電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＬ１のゲートに接続され、アンドゲート２２６の出力端子は第２の大電力用トランジスタ（Ｎチャネル電界効果トランジスタ）ＱＬ２のゲートに接続されている。 On the other hand, the PWM signal output from the control circuit 16 is supplied to the other input terminal of the NAND gate 225 via the buffer 222 and the inverter gate 223, and the other of the AND gate 226 via the buffer 222 and the buffer gate 224. It is supplied to the input terminal. The output terminal of the NAND gate 225 is connected to the gate of the first high power transistor (P channel field effect transistor) Q L1 , and the output terminal of the AND gate 226 is the second high power transistor (N channel field effect transistor) Q. It is connected to the gate of L2 .

負荷ＲＯＵＴが軽く、出力電流ＩＯＵＴの電流値が小さいとする。この場合、入力電流ＩＩＮが所定の電流値よりも小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。入力電流検出信号が論理Ｌレベルなので、ＳＲフリップ・フリップ２２１は、論理Ｌレベルの相補出力信号を出力する。その結果、ナンドゲート２２５は論理Ｈレベルのナンド結果信号を出力し、アンドゲート２２６は論理Ｌレベルのアンド結果信号を出力する。したがって、第１および第２の大電力用トランジスタＱＬ１、ＱＬ２は両方ともオフ状態に置かれる。したがって、出力電流ＩＯＵＴの電流値が小さいと、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止することが分かる。 Assume that the load R OUT is light and the current value of the output current I OUT is small. In this case, since the input current I IN becomes smaller than a predetermined current value, the input current detection circuit 18 outputs a logic L level input current detection signal. Since the input current detection signal is at the logic L level, the SR flip-flip 221 outputs a complementary output signal at the logic L level. As a result, the NAND gate 225 outputs a logic H level NAND result signal, and the AND gate 226 outputs a logic L level AND result signal. Accordingly, the first and second high power transistors Q L1 and Q L2 are both placed in the off state. Therefore, it can be seen that when the current value of the output current I OUT is small, the high-power drive circuit 22 stops driving the first and second high-power transistors Q L1 and Q L2 .

逆に、負荷ＲＯＵＴが重く、出力電流ＩＯＵＴの電流値が大きいとする。この場合、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。出力電圧検出信号が論理Ｈレベルなので、ＳＲフリップ・フロップ２２１は論理Ｈレベルの相補出力信号を出力する。その結果、制御回路１６から出力されるＰＷＭ信号は、バッファ２２２、インバータゲート２２３、およびナンドゲート２２５を介して第１の大電力用トランジスタＱＬ１のゲートに供給されると共に、バッファ２２２、バッファゲート２２４、およびアンドゲート２２６を介して第２の大電力用トランジスタＱＬ２のゲートに供給される。したがって、出力電流ＩＯＵＴの電流値が大きいと、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始することが分かる。 Conversely, it is assumed that the load R OUT is heavy and the output current I OUT has a large current value. In this case, since the output voltage VOUT is lower than the predetermined voltage, the output voltage detection circuit 20 outputs an output voltage detection signal having a logic H level. Since the output voltage detection signal is at logic H level, SR flip-flop 221 outputs a complementary output signal at logic H level. As a result, the PWM signal output from the control circuit 16 is supplied to the gate of the first high-power transistor Q L1 via the buffer 222, the inverter gate 223, and the NAND gate 225, and the buffer 222, the buffer gate 224. And the gate of the second high power transistor Q L2 through the AND gate 226. Therefore, it can be seen that when the current value of the output current I OUT is large, the high-power drive circuit 22 starts driving the first and second high-power transistors Q L1 and Q L2 .

次に、小電力用駆動回路２４について説明する。小電力用駆動回路２４は、ＳＲフリップ・フロップ２４１と、バッファ２４２と、インバータゲート２４３と、バッファゲート２４４と、ナンドゲート２４５と、アンドゲート２４６とから構成されている。   Next, the low power drive circuit 24 will be described. The low-power driving circuit 24 includes an SR flip-flop 241, a buffer 242, an inverter gate 243, a buffer gate 244, a NAND gate 245, and an AND gate 246.

ＳＲフリップ・フロップ２４１のセット入力端子Ｓには、入力電流検出回路１８からの入力電流検出信号が供給され、そのリセット入力端子Ｒには、出力電圧検出回路２０からの出力電圧検出信号が供給される。入力電流検出信号が論理Ｌレベルのとき、ＳＲフリップ・フロップ２４１はその出力端子Ｑから論理Ｈレベルの出力信号を出力する。出力電圧検出信号が論理Ｈレベルのとき、ＳＲフリップ・フロップ２４１はその出力端子Ｑから論理Ｌレベルの出力信号を出力する。ＳＲフリップ・フロップ２４１の出力信号は、ナンドゲート２４５およびアンドゲート２４６の一方の入力端子に供給される。   An input current detection signal from the input current detection circuit 18 is supplied to the set input terminal S of the SR flip-flop 241, and an output voltage detection signal from the output voltage detection circuit 20 is supplied to its reset input terminal R. The When the input current detection signal is at logic L level, the SR flip-flop 241 outputs an output signal at logic H level from its output terminal Q. When the output voltage detection signal is at logic H level, the SR flip-flop 241 outputs an output signal at logic L level from its output terminal Q. The output signal of the SR flip-flop 241 is supplied to one input terminal of the NAND gate 245 and the AND gate 246.

一方、制御回路１６から出力されるＰＷＭ信号は、バッファ２４２およびインバータゲート２４３を介してナンドゲート２４５の他方の入力端子に供給されると共に、バッファ２４２およびバッファゲート２４４を介してアンドゲート２４６の他方の入力端子に供給されている。ナンドゲート２４５の出力端子は第１の小電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＳ１のゲートに接続され、アンドゲート２４６の出力端子は第２の小電力用トランジスタ（Ｎチャネル電界効果トランジスタ）ＱＳ２のゲートに接続されている。 On the other hand, the PWM signal output from the control circuit 16 is supplied to the other input terminal of the NAND gate 245 via the buffer 242 and the inverter gate 243, and the other of the AND gate 246 via the buffer 242 and the buffer gate 244. It is supplied to the input terminal. The output terminal of the NAND gate 245 is connected to the gate of the first low-power transistor (P-channel field effect transistor) Q S1 , and the output terminal of the AND gate 246 is the second low-power transistor (N-channel field effect transistor) Q. It is connected to the gate of S2 .

負荷ＲＯＵＴが軽く、出力電流ＩＯＵＴの電流値が小さいとする。この場合、入力電流ＩＩＮが所定の電流値よりも小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。入力電流検出信号が論理Ｌレベルなので、ＳＲフリップ・フリップ２４１は、論理Ｈレベルの出力信号を出力する。その結果、制御回路１６から出力されるＰＷＭ信号は、バッファ２４２、インバータゲート２４３、およびナンドゲート２４５を介して第１の小電力用トランジスタＱＳ１のゲートに供給されると共に、バッファ２４２、バッファゲート２４４、およびアンドゲート２４６を介して第２の小電力用トランジスタＱＳ２のゲートに供給される。したがって、出力電流ＩＯＵＴの電流値が小さいと、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始することが分かる。 Assume that the load R OUT is light and the current value of the output current I OUT is small. In this case, since the input current I IN becomes smaller than a predetermined current value, the input current detection circuit 18 outputs a logic L level input current detection signal. Since the input current detection signal is at the logic L level, the SR flip-flop 241 outputs an output signal at the logic H level. As a result, the PWM signal output from the control circuit 16 is supplied to the gate of the first low-power transistor Q S1 via the buffer 242, the inverter gate 243, and the NAND gate 245, and the buffer 242, the buffer gate 244. And the gate of the second low power transistor QS2 through the AND gate 246. Therefore, it can be seen that when the current value of the output current I OUT is small, the low-power drive circuit 24 starts driving the first and second low-power transistors Q S1 and Q S2 .

逆に、負荷ＲＯＵＴが重く、出力電流ＩＯＵＴの電流値が大きいとする。この場合、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。出力電圧検出信号が論理Ｈレベルなので、ＳＲフリップ・フロップ２４１は論理Ｌレベルの出力信号を出力する。その結果、ナンドゲート２４５は論理Ｈレベルのナンド結果信号を出力し、アンドゲート２４６は論理Ｌレベルのアンド結果信号を出力する。したがって、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２は両方ともオフ状態に置かれる。したがって、出力電流ＩＯＵＴの電流値が大きいと、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止することが分かる。 Conversely, it is assumed that the load R OUT is heavy and the output current I OUT has a large current value. In this case, since the output voltage VOUT is lower than the predetermined voltage, the output voltage detection circuit 20 outputs an output voltage detection signal having a logic H level. Since the output voltage detection signal is at logic H level, the SR flip-flop 241 outputs an output signal at logic L level. As a result, the NAND gate 245 outputs a logical H level NAND result signal, and the AND gate 246 outputs a logical L level AND result signal. Accordingly, the first and second low power transistors Q S1 and Q S2 are both in the off state. Therefore, it can be seen that when the current value of the output current I OUT is large, the low-power drive circuit 24 stops driving the first and second low-power transistors Q S1 and Q S2 .

以上のことから、大電力用コンバータ部１２から小電力用コンバータ部１４への切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４から大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われることが分かる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、上述したように、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。 From the above, switching from the high power converter unit 12 to the low power converter unit 14 is performed by detecting that the input current I IN is smaller than a predetermined current value in the input current detection circuit 18. It can be seen that switching from the low power converter unit 14 to the high power converter unit 12 is performed by detecting that the output voltage VOUT is lower than a predetermined voltage in the output voltage detection circuit 20. As described above, since switching between the high-power converter unit 12 and the low-power converter unit 14 is performed using the input current I IN and the output voltage V OUT , as described above, the low-power converter It is possible to prevent the switching operation between the unit 14 and the high power converter unit 12 from becoming critical.

図３に示した降圧型ＤＣ／ＤＣコンバータ１０は、大電力用コンバータ部１２と小電力用コンバータ部１４とが両方とも同期整流型であるが、小電力用コンバータ部はダイオード整流型であっても良い。   In the step-down DC / DC converter 10 shown in FIG. 3, the high-power converter unit 12 and the low-power converter unit 14 are both synchronous rectification types, but the low-power converter unit is a diode rectification type. Also good.

図４を参照して、本発明の第２の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ａについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ａは、小電力用コンバータ部をダイオード整流型にした点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、小電力用コンバータ部に１４Ａの参照符号を付してある。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   A step-down DC / DC converter 10A according to a second embodiment of the present invention will be described with reference to FIG. The step-down DC / DC converter 10A shown has the same configuration as the step-down DC / DC converter 10 shown in FIG. 3 except that the low-power converter unit is a diode rectification type. Therefore, reference numeral 14A is attached to the low power converter section. Components having the same configuration as that shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.

小電力用コンバータ部１４Ａは、第２の小電力用トランジスタＱＳ２の代わりにダイオードＤを備えると共に、小電力用駆動回路が後述するように変更されている点を除いて、図３に図示した小電力用コンバータ部１４と同様の構成を有する。したがって、小電力用駆動回路に２４Ａの参照符号を付してある。 The low-power converter unit 14A includes a diode D instead of the second low-power transistor QS2 , and is illustrated in FIG. 3 except that the low-power drive circuit is changed as described later. It has the same configuration as the low-power converter unit 14. Therefore, the reference numeral 24A is attached to the low power drive circuit.

ダイオードＤのカソードはスイッチ端子ＳＷに接続され、アノードは接地端子に接続されている。小電力用駆動回路２４Ａは、バッファゲート２４４とアンドゲート２４６が省略されている点を除いて、図３に示した小電力用駆動回路２４と同様の構成を有する。   The cathode of the diode D is connected to the switch terminal SW, and the anode is connected to the ground terminal. The low power drive circuit 24A has the same configuration as the low power drive circuit 24 shown in FIG. 3 except that the buffer gate 244 and the AND gate 246 are omitted.

このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ａにおいても、大電力用コンバータ部１２から小電力用コンバータ部１４Ａへの切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４Ａから大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２と小電力用コンバータ部１４Ａとの間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、小電力用コンバータ部１４Ａと大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ａがダイオード整流型であるので、図３に示したものに比較して、部品点数を少なくすることができる。 Also in the step-down DC / DC converter 10A having such a configuration, switching from the high power converter unit 12 to the low power converter unit 14A is such that the input current I IN is smaller than a predetermined current value in the input current detection circuit 18. The switching from the low-power converter unit 14A to the high-power converter unit 12 detects that the output voltage VOUT has become lower than a predetermined voltage in the output voltage detection circuit 20. Is done by doing. Therefore, since switching between the high power converter unit 12 and the low power converter unit 14A is performed using the input current I IN and the output voltage V OUT , the low power converter unit 14A and the high power converter are used. The switching operation with the unit 12 can be prevented from becoming critical. Further, since the low-power converter unit 14A is a diode rectification type, the number of components can be reduced as compared with that shown in FIG.

図５を参照して、本発明の第３の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｂについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｂは、小電力用コンバータ部を常に動作させるようにした点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、小電力用コンバータ部に１４Ｂの参照符号を付してある。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   With reference to FIG. 5, a step-down DC / DC converter 10B according to a third embodiment of the present invention will be described. The illustrated step-down DC / DC converter 10B has the same configuration as the step-down DC / DC converter 10 shown in FIG. 3 except that the low-power converter unit is always operated. Accordingly, reference numeral 14B is attached to the low power converter section. Components having the same configuration as that shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.

小電力用コンバータ部１４Ｂは、小電力用駆動回路が後述するように変更されている点を除いて、図３に図示した小電力用コンバータ部１４と同様の構成を有する。したがって、小電力用駆動回路に２４Ｂの参照符号を付してある。   The low-power converter unit 14B has the same configuration as the low-power converter unit 14 illustrated in FIG. 3 except that the low-power drive circuit is changed as described later. Therefore, the reference numeral 24B is attached to the low power drive circuit.

常に動作している小電力用コンバータ部１４Ｂを使用しているのは、もともと小電力用コンバータ部は消費電力が小さいので、常に動作させても、効率に余り影響を与えないからである。   The reason why the low-power converter unit 14B that is always operating is used is that the low-power converter unit originally has low power consumption, so that even if it always operates, the efficiency is not significantly affected.

小電力用駆動回路２４Ｂは、バッファ２４２と、第１のバッファゲート２４３Ａと、第２のバッファゲート２４４Ａとから構成されている。制御回路１６から出力されるＰＷＭ信号は、バッファ２４２および第１のバッファゲート２４３Ａを介して第１の小電力用トランジスタＱＳ１のゲートに供給される共に、バッファ２４２および第２のバッファゲート２４４Ａを介して第２の小電力用トランジスタＱＳ２のゲートに供給される。従って、小電力用駆動回路２４Ｂは、ＰＷＭ信号に応答して、常に、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２を駆動する。 The low-power drive circuit 24B includes a buffer 242, a first buffer gate 243A, and a second buffer gate 244A. The PWM signal output from the control circuit 16 is supplied to the gate of the first low-power transistor Q S1 via the buffer 242 and the first buffer gate 243A, and also passes through the buffer 242 and the second buffer gate 244A. To the gate of the second low-power transistor QS2 . Therefore, the low power drive circuit 24B always drives the first and second low power transistors Q S1 and Q S2 in response to the PWM signal.

このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｂにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ｂが常に動作しているので、図３に示したものに比較して、部品点数を少なくすることができる。 In the step-down DC / DC converter 10B having such a configuration, the drive stop of the high-power converter unit 12 is detected by the input current detection circuit 18 that the input current I IN has become smaller than a predetermined current value. The driving of the high-power converter unit 12 is started by detecting that the output voltage VOUT is lower than a predetermined voltage in the output voltage detection circuit 20. Therefore, since the drive stop / start of the high power converter unit 12 is performed using the input current I IN and the output voltage VOUT , the drive stop / start of the high power converter unit 12 becomes critical. Can be suppressed. Further, since the low-power converter unit 14B is always operating, the number of parts can be reduced as compared with that shown in FIG.

図６を参照して、本発明の第４の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｃについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｃは、小電力用コンバータ部としてシリーズレギュレータ１４Ｃを用いた点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   A step-down DC / DC converter 10C according to a fourth embodiment of the present invention will be described with reference to FIG. The step-down DC / DC converter 10C shown has the same configuration as the step-down DC / DC converter 10 shown in FIG. 3 except that a series regulator 14C is used as a low-power converter unit. Components having the same configuration as that shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.

シリーズレギュレータ１４Ｃは、電源入力端子ＶＩＮと電源出力端子ＶＯＵＴとの間に接続されている。シリーズレギュレータ１４Ｃは、入力電圧ＶＩＮを調整して、その入力電圧ＶＩＮよりも低い出力電圧ＶＯＵＴを出力する。 The series regulator 14C is connected between the power input terminal VIN and the power output terminal VOUT . Series regulator 14C is, by adjusting the input voltage V IN, and outputs an output voltage V OUT is lower than the input voltage V IN.

このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｃにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部としてシリーズレギュレータ１４Ｃを使用しているので、図３に示したものに比較して、部品点数を少なくすることができる。 In the step-down DC / DC converter 10C having such a configuration, the drive stop of the high-power converter unit 12 is detected by the input current detection circuit 18 that the input current I IN is smaller than a predetermined current value. The driving of the high-power converter unit 12 is started by detecting that the output voltage VOUT is lower than a predetermined voltage in the output voltage detection circuit 20. Therefore, since the drive stop / start of the high power converter unit 12 is performed using the input current I IN and the output voltage VOUT , the drive stop / start of the high power converter unit 12 becomes critical. Can be suppressed. Further, since the series regulator 14C is used as the low-power converter unit, the number of parts can be reduced as compared with that shown in FIG.

図７を参照して、本発明の第５の実施の形態に係る降圧型ＤＣ／ＤＣコンバータ１０Ｄについて説明する。図示の降圧型ＤＣ／ＤＣコンバータ１０Ｄは、第１および第２の遅延回路２６、２７を更に有している点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。図３に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   With reference to FIG. 7, a step-down DC / DC converter 10D according to a fifth embodiment of the present invention will be described. The illustrated step-down DC / DC converter 10D has the same configuration as that of the step-down DC / DC converter 10 shown in FIG. 3 except that it further includes first and second delay circuits 26 and 27. Have. Components having the same configuration as that shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted.

第１の遅延回路２６は、出力電圧検出回路２０と小電力用駆動回路２４との間に挿入されている。詳述すると、第１の遅延回路２６は、出力電圧検出回路２０の出力端子と小電力用駆動回路２４のＳＲフリップ・フロップ２４１のリセット入力端子Ｒとの間に接続されている。第１の遅延回路２６は第１の遅延時間Ｔ１を持つ。第１の遅延回路２６は、出力電圧検出回路２０から出力される出力電圧検出信号を第１の遅延時間Ｔ１だけ遅延させて、遅延した出力電圧検出信号をＳＲフリップ・フロップ２４１のリセット入力端子Ｒへ供給する。第１の遅延時間Ｔ１は、大電力用コンバータ部１２が立ち上がるのに必要な時間以上であって、例えば、数十μ秒から数百ｍ秒である。 The first delay circuit 26 is inserted between the output voltage detection circuit 20 and the low power drive circuit 24. Specifically, the first delay circuit 26 is connected between the output terminal of the output voltage detection circuit 20 and the reset input terminal R of the SR flip-flop 241 of the low power drive circuit 24. The first delay circuit 26 has a T 1 first delay time. The first delay circuit 26 delays the output voltage detection signal output from the output voltage detection circuit 20 by the first delay time T 1 , and outputs the delayed output voltage detection signal to the reset input terminal of the SR flip-flop 241. Supply to R. First delay time T 1 is a a time required or for high-power converter section 12 rises, for example, several hundred m seconds from tens μ sec.

第２の遅延回路２７は、入力電流検出回路１８と大電力用駆動回路２２との間に挿入されている。詳述すると、第２の遅延回路２７は、入力電流検出回路１８の出力端子と大電力用駆動回路２２のＳＲフリップ・フロップ２２１のセット入力端子Ｓとの間に接続されている。第２の遅延時間２７は第２の遅延時間Ｔ２を持つ。第２の遅延回路２７は、入力電流検出回路１８から出力される入力電流検出信号を第２の遅延時間Ｔ２だけ遅延させて、遅延した入力電流検出信号をＳＲフリップ・フロップ２２１のセット入力端子Ｓへ供給する。第２の遅延時間Ｔ２は、小電力用コンバータ部１４が立ち上がるのに必要な時間以上であって、例えば、数十μ秒から数百ｍ秒である。 The second delay circuit 27 is inserted between the input current detection circuit 18 and the high power drive circuit 22. Specifically, the second delay circuit 27 is connected between the output terminal of the input current detection circuit 18 and the set input terminal S of the SR flip-flop 221 of the high power drive circuit 22. The second delay time 27 has a T 2 second delay time. The second delay circuit 27 delays the input current detection signal output from the input current detection circuit 18 by the second delay time T 2 , and sets the delayed input current detection signal to the set input terminal of the SR flip-flop 221. Supply to S. Second delay time T 2 are, there is time required more for a small power converter unit 14 rises, for example, several hundred m seconds from tens μ sec.

このような構成の降圧型ＤＣ／ＤＣコンバータ１０Ｄでは、大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替える際に、それらが同時にオフしている期間がないように、オンすべき側のコンバータ部が立ち上がるまでオフする側のコンバータ部に遅延を持たせ、両方のコンバータ部がオンしている期間を設けている。換言すれば、第１の遅延回路２６と第２の遅延回路２７との組み合わせは、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替える際に、大電力用コンバータ部１２と小電力用コンバータ部１４の両方がオンしている期間を設けるための遅延手段として動作する。   In the step-down DC / DC converter 10D having such a configuration, when switching between the high-power converter unit 12 and the low-power converter unit 14, the side to be turned on so that there is no period during which they are simultaneously turned off. The converter section on the side that is turned off until the converter section rises has a delay, and a period in which both converter sections are on is provided. In other words, when the combination of the first delay circuit 26 and the second delay circuit 27 is switched between the high power converter unit 12 and the low power converter unit 14, It operates as a delay means for providing a period during which both of the low-power converter units 14 are on.

図８を参照して、図７に示した降圧型ＤＣ／ＤＣコンバータ１０Ｄの動作について説明する。図８において、（Ａ）は出力電流ＩＯＵＴを示し、（Ｂ）は大電力用コンバータ部１２のオン／オフ状態を示し、（Ｃ）は小電力用コンバータ部１４のオン／オフ状態を示す。 With reference to FIG. 8, the operation of step-down DC / DC converter 10D shown in FIG. 7 will be described. 8A shows the output current I OUT , FIG. 8B shows the on / off state of the high power converter unit 12, and FIG. 8C shows the on / off state of the low power converter unit 14. .

時刻ｔ１に達するまでは、出力電流ＩＯＵＴの電流値が小さく、大電力用コンバータ部１２がオフ状態で、小電力用コンバータ部１４がオン状態になっている。時刻ｔ１で、負荷ＲＯＵＴが重くなり、出力電流ＩＯＵＴの電流値が大きくなったとする。出力電流ＩＯＵＴの電流値が大きくなると、出力電圧ＶＯＵＴが所定の電圧より低くなるので、出力電圧検出回路２０は論理Ｈレベルの出力電圧検出信号を出力する。この論理Ｈレベルの出力電圧検出信号に応答して、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を開始する。これにより、図８（Ｂ）に示されるように、大電力用コンバータ部１２はオフ状態ＯＦＦからオン状態ＯＮへ向けて徐々に立ち上がる。 Until the time t 1 is reached, the current value of the output current I OUT is small, the high power converter unit 12 is in the off state, and the low power converter unit 14 is in the on state. It is assumed that the load R OUT becomes heavy at time t 1 and the current value of the output current I OUT increases. When the current value of the output current I OUT increases, the output voltage V OUT becomes lower than a predetermined voltage, so that the output voltage detection circuit 20 outputs a logic H level output voltage detection signal. In response to the logic H level output voltage detection signal, the high power drive circuit 22 starts driving the first and second high power transistors Q L1 and Q L2 . Thereby, as shown in FIG. 8B, the high-power converter unit 12 gradually rises from the OFF state OFF to the ON state ON.

一方、論理Ｈレベルの出力電圧検出信号は、第１の遅延回路２６によって第１の遅延時間Ｔ１だけ遅延されて、時刻ｔ１から第１の遅延時間Ｔ１経過した時刻ｔ２で、第１の遅延回路２６から論理Ｈレベルの遅延した出力電圧検出信号が出力される。尚、時刻ｔ１から第１の遅延時間Ｔ１経過する前には、大電力用コンバータ部１２は完全に立ち上がり、オン状態ＯＮになっている。論理Ｈレベルの遅延した出力電圧検出信号に応答して、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を停止する。したがって、時刻ｔ２で、小電力用コンバータ部１４はオフ状態ＯＦＦになる。このように、小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替える際、大電力用コンバータ部１２が立ち上がるまで小電力用コンバータ部１４に遅延を持たせて、両方のコンバータ部１２、１４がオンしている期間を設けている。 On the other hand, the output voltage detection signal of the logic H level, the first delay circuit 26 is delayed by a first delay time T 1, a first delay time from the time t 1 T 1 elapsed time t 2, the first 1 delay circuit 26 outputs a delayed output voltage detection signal of logic H level. Incidentally, before the first delay time T 1 elapses from the time t 1 is the large power converter unit 12 rises completely, is turned on state ON. In response to the delayed output voltage detection signal of logic H level, the low power drive circuit 24 stops driving the first and second low power transistors Q S1 and Q S2 . Thus, in time t 2, the low-power converter unit 14 is turned off OFF. Thus, when switching from the low-power converter unit 14 to the high-power converter unit 12, the low-power converter unit 14 is delayed until the high-power converter unit 12 starts up, so that both the converter units 12, 14 are provided. A period during which is turned on is provided.

時刻ｔ３で、負荷ＲＯＵＴが軽くなり、出力電流ＩＯＵＴの電流値が小さくなったとする。出力電流ＩＯＵＴの電流値が小さくなると、入力電流ＩＩＮが所定の電流値より小さくなるので、入力電流検出回路１８は論理Ｌレベルの入力電流検出信号を出力する。この論理Ｌレベルの入力電流検出信号に応答して、小電力用駆動回路２４は第１および第２の小電力用トランジスタＱＳ１、ＱＳ２の駆動を開始する。これにより、図８（Ｃ）に示されるように、小電力用コンバータ部１４はオフ状態ＯＦＦからオン状態ＯＮへ向けて徐々に立ち上がる。 It is assumed that the load R OUT becomes light and the current value of the output current I OUT becomes small at time t 3 . When the current value of the output current I OUT decreases, the input current I IN is smaller than the predetermined current value, the input current detecting circuit 18 outputs the input current detection signal of logic L level. In response to the logic L level input current detection signal, the low power driving circuit 24 starts driving the first and second low power transistors Q S1 and Q S2 . As a result, as shown in FIG. 8C, the low-power converter unit 14 gradually rises from the OFF state OFF to the ON state ON.

一方、論理Ｌレベルの入力電流検出信号は、第２の遅延回路２７によって第２の遅延時間Ｔ２だけ遅延されて、時刻ｔ３から第２の遅延時間Ｔ２経過した時刻ｔ４で、第２の遅延回路２７から論理Ｌレベルの遅延した入力電流検出信号が出力される。尚、時刻ｔ３から第２の遅延時間Ｔ２経過する前には、小電力用コンバータ部１４は完全に立ち上がり、オン状態ＯＮになっている。論理Ｌレベルの遅延した入力電流検出信号に応答して、大電力用駆動回路２２は第１および第２の大電力用トランジスタＱＬ１、ＱＬ２の駆動を停止する。したがって、時刻ｔ４で、大電力用コンバータ部１２はオフ状態ＯＦＦになる。このように、大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替える際、小電力用コンバータ部１４が立ち上がるまで大電力用コンバータ部１２に遅延を持たせて、両方のコンバータ部１２、１４がオンしている期間を設けている。 On the other hand, the logic L level input current detection signal is delayed by the second delay circuit 27 by the second delay time T 2 , and at time t 4 when the second delay time T 2 has elapsed from time t 3 , 2 delay circuit 27 outputs a logic L level delayed input current detection signal. Incidentally, before the second delay time T 2 has elapsed from the time t 3, the low-power converter 14 rises completely, is turned on state ON. In response to the delayed input current detection signal at the logic L level, the high power drive circuit 22 stops driving the first and second high power transistors Q L1 and Q L2 . Thus, at time t 4, the large power converter unit 12 is turned off OFF. Thus, when switching from the high-power converter unit 12 to the low-power converter unit 14, the high-power converter unit 12 is delayed until the low-power converter unit 14 starts up, so that both the converter units 12, 14 are provided. A period during which is turned on is provided.

大電力用コンバータ部１２において、大電力用駆動回路２２によって、第１および第２の大電力用トランジスタＱＬ１、ＱＬ２は、制御回路１６から出力されるＰＷＭ信号に同期して駆動される。同様に、小電力用コンバータ部１４においても、小電力用駆動回路２４によって、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２は、制御回路１６から出力されるＰＷＭ信号に同期して駆動される。すなわち、大電力用コンバータ部１２と小電力用コンバータ部１４とは、ＰＷＭ信号に同期して動作されている。その結果、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替えが行われる際に、両方のコンバータ部１２、１４が同時にオンしている期間において、貫通電流が流れることはない。 In the high power converter unit 12, the first and second high power transistors Q L1 and Q L2 are driven by the high power drive circuit 22 in synchronization with the PWM signal output from the control circuit 16. Similarly, in the low power converter unit 14, the first and second low power transistors Q S1 and Q S2 are synchronized with the PWM signal output from the control circuit 16 by the low power drive circuit 24. Driven. That is, the high power converter unit 12 and the low power converter unit 14 are operated in synchronization with the PWM signal. As a result, when switching between the high-power converter unit 12 and the low-power converter unit 14 is performed, no through current flows during a period in which both converter units 12 and 14 are simultaneously turned on. .

図９を参照して、本発明の第２の態様に係るＤＣ／ＤＣコンバータ３０について説明する。図示のＤＣ／ＤＣコンバータ３０は、昇圧型ＤＣ／ＤＣコンバータであって、同期整流型である。ここでは、端子と電圧とを同じ参照符号で表わしている。昇圧型ＤＣ／ＤＣコンバータ３０は、電源入力端子ＶＩＮと、スイッチ端子ＳＷと、電源出力端子ＶＯＵＴと、接地端子とを持つ。接地端子は接地電位に保持されている。電源入力端子ＶＩＮには入力電源１５の陽極（カソード）が接続されている。これにより、接地端子と電源入力端子ＶＩＮとの間には、入力電源１５から直流入力電圧ＶＩＮが印加される。 A DC / DC converter 30 according to a second aspect of the present invention will be described with reference to FIG. The illustrated DC / DC converter 30 is a step-up DC / DC converter and is a synchronous rectification type. Here, the terminals and voltages are represented by the same reference numerals. The step-up DC / DC converter 30 has a power input terminal VIN , a switch terminal SW, a power output terminal VOUT, and a ground terminal. The ground terminal is held at the ground potential. The anode (cathode) of the input power supply 15 is connected to the power input terminal VIN . As a result, the DC input voltage VIN is applied from the input power supply 15 between the ground terminal and the power input terminal VIN .

電源入力端子ＶＩＮとスイッチ端子ＳＷとの間には、インダクタＬが接続されている。すなわち、インダクタＬの一端は電源入力端子ＶＩＮに接続され、インダクタＬの他端はスイッチ端子ＳＷに接続されている。 An inductor L is connected between the power input terminal VIN and the switch terminal SW. That is, one end of the inductor L is connected to the power input terminal VIN, and the other end of the inductor L is connected to the switch terminal SW.

電源出力端子ＶＯＵＴと接地端子との間には、出力コンデンサＣoが接続されると共に、負荷ＲＯＵＴが接続されている。電源出力端子ＶＯＵＴと接地端子との間には、直流入力電圧ＶＩＮよりも高い直流出力電圧ＶＯＵＴが生成される。すなわち、出力コンデンサＣoは、電源出力端子ＶＯＵＴと接地端子との間に直流入力電圧ＶＩＮよりも高い直流出力電圧ＶＯＵＴを生成する出力回路として働く。 Between the power output terminal VOUT and the ground terminal, an output capacitor Co is connected and a load ROUT is connected. A DC output voltage VOUT higher than the DC input voltage VIN is generated between the power supply output terminal VOUT and the ground terminal. That is, the output capacitor Co functions as an output circuit that generates a DC output voltage VOUT that is higher than the DC input voltage VIN between the power supply output terminal VOUT and the ground terminal.

昇圧型ＤＣ／ＤＣコンバータ３０は、スイッチ端子ＳＷと電源出力端子ＶＯＵＴとの間に接続された、大電力用コンバータ部１２と小電力用コンバータ部１４とを備える。昇圧型ＤＣ／ＤＣコンバータ３０は、大電力用コンバータ部１２と小電力用コンバータ部１４とを負荷ＲＯＵＴの軽重応じて後述するように切り替えて使用する。 The step-up DC / DC converter 30 includes a high-power converter unit 12 and a low-power converter unit 14 connected between the switch terminal SW and the power supply output terminal VOUT . The step-up type DC / DC converter 30 is used by switching, as described below in accordance severity of the load R OUT to a high power converter section 12 and the small power converter unit 14.

図１と図９との間の比較から明らかなように、降圧型ＤＣ／ＤＣコンバータ１０と昇圧型ＤＣ／ＤＣコンバータ３０との間の相違点は、接続関係にあって、どちらも実質的に同一の構成要素を含んでいる。   As is clear from the comparison between FIG. 1 and FIG. 9, the difference between the step-down DC / DC converter 10 and the step-up DC / DC converter 30 is in the connection relationship, and both are substantially the same. Contains identical components.

図示はしないが、後述するように、昇圧型ＤＣ／ＤＣコンバータ３０は、入力電流検出回路と出力電圧検出回路とを備える。入力電流検出回路は、入力電流ＩＩＮが所定の電流値より小さくなったことを検出すると、使用するコンバータ部を大電力用コンバータ部１２から小電力用コンバータ部１４へ切り替えるための回路である。出力電圧検出回路は、出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出すると、使用するコンバータ部を小電力用コンバータ部１４から大電力用コンバータ部１２へ切り替えるための回路である。 Although not shown, the step-up DC / DC converter 30 includes an input current detection circuit and an output voltage detection circuit, as will be described later. The input current detection circuit is a circuit for switching the converter unit to be used from the high power converter unit 12 to the low power converter unit 14 when it is detected that the input current I IN is smaller than a predetermined current value. The output voltage detection circuit is a circuit for switching the converter unit to be used from the low power converter unit 14 to the high power converter unit 12 when detecting that the output voltage VOUT is lower than a predetermined voltage.

このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行うのは、前述したのと同様の理由による。 As described above, the switching between the high power converter unit 12 and the low power converter unit 14 is performed using the input current I IN and the output voltage V OUT for the same reason as described above.

図１０を参照して、本発明の第６の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０について説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０は、接続関係が相違している点を除いて、図３に示した降圧型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、図３に示したものと同一の構成要素には同一の参照符号を付して、以下では、相違点についてのみ説明する。   With reference to FIG. 10, a step-up DC / DC converter 30 according to a sixth embodiment of the present invention will be described. The illustrated step-up DC / DC converter 30 has the same configuration as that of the step-down DC / DC converter 10 shown in FIG. 3 except that the connection relationship is different. Therefore, the same components as those shown in FIG. 3 are denoted by the same reference numerals, and only differences will be described below.

入力電流検出回路１８は、電源入力端子ＶＩＮとインダクタＬの一端との間に接続されている。インダクタＬの他端はスイッチ端子ＳＷに接続されている。大電力用コンバータ部１２を構成する第１の大電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＬ１のソースは、電源出力端子ＶＯＵＴに接続されている。同様に、小電力用コンバータ部１４を構成する第１の小電力用トランジスタ（Ｐチャネル電界効果トランジスタ）ＱＳ１のソースも、電源出力端子ＶＯＵＴに接続されている。 The input current detection circuit 18 is connected between the power supply input terminal VIN and one end of the inductor L. The other end of the inductor L is connected to the switch terminal SW. The source of the first high-power transistor (P-channel field effect transistor) Q L1 constituting the high-power converter unit 12 is connected to the power supply output terminal VOUT . Similarly, the source of the first low-power transistor (P-channel field effect transistor) Q S1 constituting the low-power converter unit 14 is also connected to the power supply output terminal VOUT .

このような構成の昇圧型ＤＣ／ＤＣコンバータ３０によれば、大電力用コンバータ部１２から小電力用コンバータ部１４への切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４から大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われることが分かる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４との間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、上述したように、小電力用コンバータ部１４と大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。 According to the step-up DC / DC converter 30 configured as described above, the switching from the high power converter unit 12 to the low power converter unit 14 is performed when the input current I IN is changed from a predetermined current value in the input current detection circuit 18. Switching from the low-power converter unit 14 to the high-power converter unit 12 is performed by detecting that the output voltage has become smaller. In the output voltage detection circuit 20, the output voltage VOUT has become lower than a predetermined voltage. It turns out that it is performed by detecting. As described above, since switching between the high-power converter unit 12 and the low-power converter unit 14 is performed using the input current I IN and the output voltage V OUT , as described above, the low-power converter It is possible to prevent the switching operation between the unit 14 and the high power converter unit 12 from becoming critical.

図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０は、大電力用コンバータ部１２と小電力用コンバータ部１４とが両方とも同期整流型であるが、小電力用コンバータ部はダイオード整流型であっても良い。   In the step-up DC / DC converter 30 shown in FIG. 10, both the high-power converter unit 12 and the low-power converter unit 14 are synchronous rectification types, but the low-power converter unit is a diode rectification type. Also good.

図１１を参照して、本発明の第７の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ａについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ａは、小電力用コンバータ部をダイオード整流型にした点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。従って、小電力用コンバータ部に１４Ａの参照符号を付してある。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   With reference to FIG. 11, a step-up DC / DC converter 30A according to a seventh embodiment of the present invention will be described. The step-up DC / DC converter 30A shown has the same configuration as the step-up DC / DC converter 30 shown in FIG. 10 except that the low-power converter unit is a diode rectification type. Therefore, reference numeral 14A is attached to the low power converter section. Components having the same configuration as that shown in FIG. 10 are given the same reference numerals, and descriptions thereof are omitted.

小電力用コンバータ部１４Ａは、第２の小電力用トランジスタＱＳ２の代わりにダイオードＤを備えると共に、小電力用駆動回路２４が図４に示されるような小電力用駆動回路２４Ａに変更されている点を除いて、図１０に図示した小電力用コンバータ部１４と同様の構成を有する。 Converter section 14A for low power is provided with a diode D in place of the second low-power transistors Q S2, it is changed to a small power driving circuit 24A as drive circuit 24 for low-power shown in FIG. 4 Except for this point, it has the same configuration as the low-power converter unit 14 shown in FIG.

ダイオードＤのカソードはスイッチ端子ＳＷに接続され、アノードは接地端子に接続されている。小電力用駆動回路２４Ａは、バッファゲート２４４とアンドゲート２４６が省略されている点を除いて、図１０に示した小電力用駆動回路２４と同様の構成を有する。   The cathode of the diode D is connected to the switch terminal SW, and the anode is connected to the ground terminal. The low power drive circuit 24A has the same configuration as the low power drive circuit 24 shown in FIG. 10 except that the buffer gate 244 and the AND gate 246 are omitted.

このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ａにおいても、大電力用コンバータ部１２から小電力用コンバータ部１４Ａへの切り替えは、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、小電力用コンバータ部１４Ａから大電力用コンバータ部１２への切り替えは、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。このように、大電力用コンバータ部１２と小電力用コンバータ部１４Ａとの間の切り替えを、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、小電力用コンバータ部１４Ａと大電力用コンバータ部１２との間の切り替え動作がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ａがダイオード整流型であるので、図１０に示したものに比較して、部品点数を少なくすることができる。 Even in the step-up DC / DC converter 30A having such a configuration, switching from the high power converter unit 12 to the low power converter unit 14A causes the input current detection circuit 18 to make the input current I IN smaller than a predetermined current value. The switching from the low-power converter unit 14A to the high-power converter unit 12 detects that the output voltage VOUT has become lower than a predetermined voltage in the output voltage detection circuit 20. Is done by doing. As described above, since the switching between the high power converter unit 12 and the low power converter unit 14A is performed using the input current I IN and the output voltage VOUT , the low power converter unit 14A and the high power converter unit 14A are switched. It is possible to prevent the switching operation with the converter unit 12 from becoming critical. Further, since the low-power converter unit 14A is a diode rectification type, the number of parts can be reduced as compared with that shown in FIG.

図１２を参照して、本発明の第８の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ｂについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ｂは、小電力用コンバータ部を常に動作させるようにした点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。従って、小電力用コンバータ部に１４Ｂの参照符号を付してある。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   With reference to FIG. 12, a step-up DC / DC converter 30B according to an eighth embodiment of the present invention will be described. The illustrated step-up DC / DC converter 30B has the same configuration as the step-up DC / DC converter 30 shown in FIG. 10 except that the low-power converter unit is always operated. Accordingly, reference numeral 14B is attached to the low power converter section. Components having the same configuration as that shown in FIG. 10 are given the same reference numerals, and descriptions thereof are omitted.

小電力用コンバータ部１４Ｂは、小電力用駆動回路２４が図５に示されるような小電力用駆動回路２４Ｂに変更されている点を除いて、図１０に図示した小電力用コンバータ部１４と同様の構成を有する。   The low power converter unit 14B is the same as the low power converter unit 14 shown in FIG. 10 except that the low power drive circuit 24 is changed to a low power drive circuit 24B as shown in FIG. It has the same configuration.

常に動作している小電力用コンバータ部１４Ｂを使用しているのは、もともと小電力用コンバータ部は消費電力が小さいので、常に動作させても、効率に余り影響を与えないからである。   The reason why the low-power converter unit 14B that is always operating is used is that the low-power converter unit originally has low power consumption, so that even if it always operates, the efficiency is not significantly affected.

とにかく、小電力用駆動回路２４Ｂは、制御回路１６から出力されるＰＷＭ信号に応答して、常に、第１および第２の小電力用トランジスタＱＳ１、ＱＳ２を駆動する。 In any case, the low power drive circuit 24B always drives the first and second low power transistors Q S1 and Q S2 in response to the PWM signal output from the control circuit 16.

このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ｂにおいては、大電力用コンバータ部１２の駆動停止は、入力電流検出回路１８において入力電流ＩＩＮが所定の電流値より小さくなったことを検出することによって行われ、大電力用コンバータ部１２の駆動開始は、出力電圧検出回路２０において出力電圧ＶＯＵＴが所定の電圧より低くなったことを検出することによって行われる。したがって、大電力用コンバータ部１２の駆動の停止／開始を、入力電流ＩＩＮおよび出力電圧ＶＯＵＴを用いて行っているので、大電力用コンバータ部１２の駆動の停止／開始がクリティカルになるのを抑えることができる。また、小電力用コンバータ部１４Ｂが常に動作しているので、図１０に示したものに比較して、部品点数を少なくすることができる。 In the step-up DC / DC converter 30B having such a configuration, the drive stop of the high-power converter unit 12 is detected by the input current detection circuit 18 when the input current I IN is smaller than a predetermined current value. The driving of the high-power converter unit 12 is started by detecting that the output voltage VOUT is lower than a predetermined voltage in the output voltage detection circuit 20. Therefore, since the drive stop / start of the high power converter unit 12 is performed using the input current I IN and the output voltage VOUT , the drive stop / start of the high power converter unit 12 becomes critical. Can be suppressed. Further, since the low-power converter unit 14B is always operating, the number of parts can be reduced as compared with that shown in FIG.

図１３を参照して、本発明の第９の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータ３０Ｃについて説明する。図示の昇圧型ＤＣ／ＤＣコンバータ３０Ｃは、図７に図示したような、第１および第２の遅延回路２６、２７を更に有している点を除いて、図１０に示した昇圧型ＤＣ／ＤＣコンバータ３０と同様の構成を有する。図１０に示したものと同様の構成を有するものには同一の参照符号を付して、それらの説明については省略する。   With reference to FIG. 13, a step-up DC / DC converter 30C according to a ninth embodiment of the present invention will be described. The step-up DC / DC converter 30C shown in FIG. 10 has the first and second delay circuits 26 and 27 as shown in FIG. 7, except that the step-up DC / DC converter 30C shown in FIG. The configuration is the same as that of the DC converter 30. Components having the same configuration as that shown in FIG. 10 are given the same reference numerals, and descriptions thereof are omitted.

このような構成の昇圧型ＤＣ／ＤＣコンバータ３０Ｃでは、大電力用コンバータ部１２と小電力用コンバータ部１４とを切り替える際に、それらが同時にオフしている期間がないように、オンすべき側のコンバータ部が立ち上がるまでオフする側のコンバータ部に遅延を持たせ、両方のコンバータ部がオンしている期間を設けている。換言すれば、第１の遅延回路２６と第２の遅延回路との組み合わせは、大電力用コンバータ部１２と小電力用コンバータ部１４との間で切り替える際に、大電力用コンバータ部１２と小電力用コンバータ部１４の両方がオンしている期間を設けるための遅延手段として動作する。   In the step-up DC / DC converter 30C having such a configuration, when switching between the high-power converter unit 12 and the low-power converter unit 14, the side to be turned on so that there is no period during which they are simultaneously turned off. The converter section on the side that is turned off until the converter section rises has a delay, and a period in which both converter sections are on is provided. In other words, when the combination of the first delay circuit 26 and the second delay circuit is switched between the high-power converter unit 12 and the low-power converter unit 14, It operates as a delay means for providing a period during which both of the power converter units 14 are on.

以上、本発明についてその好ましい実施の形態によって説明してきたが、本発明の精神を逸脱しない範囲内で、種々の変形が当業者によって可能であるのは明らかである。   Although the present invention has been described with reference to preferred embodiments, it is obvious that various modifications can be made by those skilled in the art without departing from the spirit of the present invention.

本発明の第１の態様に係るＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the DC / DC converter which concerns on the 1st aspect of this invention. 図１に示したＤＣ／ＤＣコンバータの切り替え動作を説明するための図である。It is a figure for demonstrating the switching operation | movement of the DC / DC converter shown in FIG. 本発明の第１の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。1 is a block diagram showing a step-down DC / DC converter according to a first embodiment of the present invention. 本発明の第２の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the pressure | voltage fall type DC / DC converter which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the pressure | voltage fall type DC / DC converter which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the pressure | voltage fall type DC / DC converter which concerns on the 4th Embodiment of this invention. 本発明の第５の実施の形態に係る降圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the pressure | voltage fall type DC / DC converter which concerns on the 5th Embodiment of this invention. 図７に示した降圧型ＤＣ／ＤＣコンバータの動作を説明するための波形図である。FIG. 8 is a waveform diagram for explaining the operation of the step-down DC / DC converter shown in FIG. 7. 本発明の第２の態様に係るＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the DC / DC converter which concerns on the 2nd aspect of this invention. 本発明の第６の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the step-up DC / DC converter which concerns on the 6th Embodiment of this invention. 本発明の第７の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the step-up DC / DC converter which concerns on the 7th Embodiment of this invention. 本発明の第８の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram which shows the step-up type DC / DC converter which concerns on the 8th Embodiment of this invention. 本発明の第９の実施の形態に係る昇圧型ＤＣ／ＤＣコンバータを示すブロック図である。It is a block diagram showing a step-up DC / DC converter according to a ninth embodiment of the present invention.

符号の説明Explanation of symbols

ＱＬ１ 第１の大電力用トランジスタ（スイッチング素子）
ＱＬ２ 第２の大電力用トランジスタ（スイッチング素子）
ＱＳ１ 第１の小電力用トランジスタ（スイッチング素子）
ＱＳ２ 第２の小電力用トランジスタ（スイッチング素子）
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 降圧型ＤＣ／ＤＣコンバータ
１２ 大電力用コンバータ部
１４、１４Ａ、１４Ｂ 小電力用コンバータ部
１４Ｃ 小電力用コンバータ部（シリーズレギュレータ）
１５ 入力電源
１６ 制御回路
１８ 入力電流検出回路
２０ 出力電圧検出回路
２２ 大電力用駆動回路
２４、２４Ａ、２４Ｂ 小電力用駆動回路
２６ 第１の遅延回路（ＤＬ）
２７ 第２の遅延回路（ＤＬ）
３０、３０Ａ、３０Ｂ、３０Ｃ 昇圧型ＤＣ／ＤＣコンバータ
Ｌ インダクタ
Ｃｏ 出力コンデンサ
ＲＯＵＴ 負荷 Q L1 first high power transistor (switching element)
Q L2 second high power transistor (switching element)
Q S1 first low power transistor (switching element)
QS2 second low power transistor (switching element)
10, 10A, 10B, 10C, 10D Step-down DC / DC Converter 12 High Power Converter Unit 14, 14A, 14B Low Power Converter Unit 14C Low Power Converter Unit (Series Regulator)
DESCRIPTION OF SYMBOLS 15 Input power supply 16 Control circuit 18 Input current detection circuit 20 Output voltage detection circuit 22 High power drive circuit 24, 24A, 24B Low power drive circuit 26 1st delay circuit (DL)
27 Second delay circuit (DL)
30, 30A, 30B, 30C Boost DC / DC converter L Inductor Co Output capacitor R OUT load

Claims (14)

複数のスイッチング素子を並列に接続してなるスイッチング部を持つＤＣ−ＤＣコンバータにおいて、入力電流と出力電圧とに基づいて前記複数のスイッチング素子のいずれかを選択することを特徴とするＤＣ／ＤＣコンバータ。   A DC-DC converter having a switching unit formed by connecting a plurality of switching elements in parallel, wherein one of the plurality of switching elements is selected based on an input current and an output voltage. . 大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷の軽重に応じて切り替えて使用する降圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路と、
を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータ。 A step-down DC / DC converter comprising a high-power converter unit and a low-power converter unit, wherein the high-power converter unit and the low-power converter unit are used by switching according to the load weight,
An input current detection circuit for detecting that the input current is smaller than a predetermined current value and switching from the high power converter unit to the low power converter unit;
An output voltage detection circuit for detecting that the output voltage is lower than a predetermined voltage and switching from the low power converter unit to the high power converter unit;
A step-down DC / DC converter comprising: 前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型である、請求項２に記載の降圧型ＤＣ／ＤＣコンバータ。   3. The step-down DC / DC converter according to claim 2, wherein both the high power converter unit and the low power converter unit are synchronous rectification types. 前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がダイオード整流型である、請求項２に記載の降圧型ＤＣ／ＤＣコンバータ。   The step-down DC / DC converter according to claim 2, wherein the high power converter unit is a synchronous rectification type, and the low power converter unit is a diode rectification type. 前記大電力用コンバータ部と前記小電力用コンバータ部との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段を更に備える、請求項３に記載の降圧型ＤＣ／ＤＣコンバータ。   A delay means for providing a period during which both the high power converter unit and the low power converter unit are on when switching between the high power converter unit and the low power converter unit; The step-down DC / DC converter according to claim 3 provided. 大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部の駆動を負荷の軽重に応じて制御する降圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路と、
を備えたことを特徴とする降圧型ＤＣ／ＤＣコンバータ。 A step-down DC / DC converter comprising a high-power converter unit and a low-power converter unit, and controlling driving of the high-power converter unit according to the weight of a load,
An input current detection circuit for detecting that the input current has become smaller than a predetermined current value and stopping the driving of the high-power converter unit;
An output voltage detection circuit for detecting that the output voltage has become lower than a predetermined voltage and starting driving the high-power converter unit;
A step-down DC / DC converter comprising: 前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部が常に動作している、請求項６に記載の降圧型ＤＣ／ＤＣコンバータ。   7. The step-down DC / DC converter according to claim 6, wherein both the high power converter unit and the low power converter unit are synchronous rectification types, and the low power converter unit is always operating. . 前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がシリーズレギュレータから構成されている、請求項６に記載の降圧型ＤＣ／ＤＣコンバータ。   The step-down DC / DC converter according to claim 6, wherein the high-power converter unit is a synchronous rectification type, and the low-power converter unit is formed of a series regulator. 大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部と前記小電力用コンバータ部とを負荷の軽重に応じて切り替えて使用する昇圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部から前記小電力用コンバータ部へ切り替えるための入力電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記小電力用コンバータ部から前記大電力用コンバータ部へ切り替えるための出力電圧検出回路と、
を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータ。 A boost DC / DC converter comprising a high-power converter unit and a low-power converter unit, wherein the high-power converter unit and the low-power converter unit are used by switching according to the load weight,
An input current detection circuit for detecting that the input current is smaller than a predetermined current value and switching from the high power converter unit to the low power converter unit;
An output voltage detection circuit for detecting that the output voltage is lower than a predetermined voltage and switching from the low power converter unit to the high power converter unit;
A step-up DC / DC converter characterized by comprising: 前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型である、請求項９に記載の昇圧型ＤＣ／ＤＣコンバータ。   10. The step-up DC / DC converter according to claim 9, wherein both the high power converter unit and the low power converter unit are synchronous rectification types. 前記大電力用コンバータ部が同期整流型で、前記小電力用コンバータ部がダイオード整流型である、請求項９に記載の昇圧型ＤＣ／ＤＣコンバータ。   The step-up DC / DC converter according to claim 9, wherein the high-power converter unit is a synchronous rectification type, and the low-power converter unit is a diode rectification type. 前記大電力用コンバータ部と前記小電力用コンバータ部との間で切り替える際に、前記大電力用コンバータ部と前記小電力用コンバータ部の両方がオンしている期間を設けるための遅延手段を更に備える、請求項１０に記載の昇圧型ＤＣ／ＤＣコンバータ。   A delay means for providing a period during which both the high power converter unit and the low power converter unit are on when switching between the high power converter unit and the low power converter unit; The step-up DC / DC converter according to claim 10. 大電力用コンバータ部と小電力用コンバータ部とを備え、前記大電力用コンバータ部の駆動を負荷の軽重に応じて制御する昇圧型ＤＣ／ＤＣコンバータであって、
入力電流が所定の電流値より小さくなったことを検出して、前記大電力用コンバータ部の駆動を停止するための電流検出回路と、
出力電圧が所定の電圧より低くなったことを検出して、前記大電力用コンバータ部の駆動を開始するための出力電圧検出回路と、
を備えたことを特徴とする昇圧型ＤＣ／ＤＣコンバータ。 A step-up DC / DC converter that includes a high-power converter unit and a low-power converter unit, and controls the driving of the high-power converter unit according to the weight of the load,
A current detection circuit for detecting that the input current has become smaller than a predetermined current value and stopping driving of the high-power converter unit;
An output voltage detection circuit for detecting that the output voltage has become lower than a predetermined voltage and starting driving the high-power converter unit;
A step-up DC / DC converter characterized by comprising: 前記大電力用コンバータ部と前記小電力用コンバータ部のいずれもが同期整流型であり、かつ、前記小電力用コンバータ部が常に動作している、請求項１３に記載の昇圧型ＤＣ／ＤＣコンバータ。
The step-up DC / DC converter according to claim 13, wherein both the high power converter unit and the low power converter unit are synchronous rectification types, and the low power converter unit is always operating. .
JP2005316193A 2005-10-31 2005-10-31 DC / DC converter Active JP4877472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005316193A JP4877472B2 (en) 2005-10-31 2005-10-31 DC / DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316193A JP4877472B2 (en) 2005-10-31 2005-10-31 DC / DC converter

Publications (2)

Publication Number Publication Date
JP2007124850A true JP2007124850A (en) 2007-05-17
JP4877472B2 JP4877472B2 (en) 2012-02-15

Family

ID=38148069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316193A Active JP4877472B2 (en) 2005-10-31 2005-10-31 DC / DC converter

Country Status (1)

Country Link
JP (1) JP4877472B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303459A (en) * 2008-06-17 2009-12-24 Nec Electronics Corp Power supply circuit and control method of the same
WO2010074055A1 (en) * 2008-12-24 2010-07-01 Nishijima Kimihiro Power supply device
JP2011083160A (en) * 2009-10-09 2011-04-21 New Japan Radio Co Ltd Switching power supply apparatus
JP2011114938A (en) * 2009-11-26 2011-06-09 Ohatsu Co Ltd Conversion apparatus of power generated by natural energy
JP2011125075A (en) * 2009-12-08 2011-06-23 Ricoh Co Ltd Switching regulator
CN102570793A (en) * 2011-12-07 2012-07-11 西安启芯微电子有限公司 Working size switching circuit for power transistors in DC-DC converter
JP2012161124A (en) * 2011-01-31 2012-08-23 Nec Corp Power supply device, information processing device, and power supply method
JP2013501496A (en) * 2009-08-04 2013-01-10 エスティー‐エリクソン、ソシエテ、アノニム Charge pump circuit with pulse width modulation
JP5177805B2 (en) * 2008-12-24 2013-04-10 国立大学法人 大分大学 Power supply
JP2014171351A (en) * 2013-03-05 2014-09-18 Toshiba Corp Power-supply circuit
CN104348354A (en) * 2013-08-07 2015-02-11 丰田自动车株式会社 Power conversion system and method of controlling power conversion system
CN104702104A (en) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 DC-DC (direct current-direct current) conversion device
US9602007B2 (en) 2014-02-07 2017-03-21 Denso Corporation Power conversion apparatus
IT201800005280A1 (en) * 2018-05-11 2019-11-11 CONTROL CIRCUIT FOR CONVERTERS, CONVERTER DEVICE AND CORRESPONDING PROCEDURE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09140126A (en) * 1995-05-30 1997-05-27 Linear Technol Corp Method for operating adaptive switch circuit, adaptive output circuit, control circuit and switching voltage regulator
JP2005160224A (en) * 2003-11-26 2005-06-16 Toshiba Tec Corp Power converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09140126A (en) * 1995-05-30 1997-05-27 Linear Technol Corp Method for operating adaptive switch circuit, adaptive output circuit, control circuit and switching voltage regulator
JP2005160224A (en) * 2003-11-26 2005-06-16 Toshiba Tec Corp Power converter

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303459A (en) * 2008-06-17 2009-12-24 Nec Electronics Corp Power supply circuit and control method of the same
WO2010074055A1 (en) * 2008-12-24 2010-07-01 Nishijima Kimihiro Power supply device
US8278783B2 (en) 2008-12-24 2012-10-02 Oita University Power supply apparatus
JP5177805B2 (en) * 2008-12-24 2013-04-10 国立大学法人 大分大学 Power supply
JP2013501496A (en) * 2009-08-04 2013-01-10 エスティー‐エリクソン、ソシエテ、アノニム Charge pump circuit with pulse width modulation
JP2011083160A (en) * 2009-10-09 2011-04-21 New Japan Radio Co Ltd Switching power supply apparatus
JP2011114938A (en) * 2009-11-26 2011-06-09 Ohatsu Co Ltd Conversion apparatus of power generated by natural energy
US8669749B2 (en) 2009-12-08 2014-03-11 Ricoh Company, Ltd. Switching power supply unit
JP2011125075A (en) * 2009-12-08 2011-06-23 Ricoh Co Ltd Switching regulator
JP2012161124A (en) * 2011-01-31 2012-08-23 Nec Corp Power supply device, information processing device, and power supply method
CN102570793A (en) * 2011-12-07 2012-07-11 西安启芯微电子有限公司 Working size switching circuit for power transistors in DC-DC converter
JP2014171351A (en) * 2013-03-05 2014-09-18 Toshiba Corp Power-supply circuit
US9369044B2 (en) 2013-03-05 2016-06-14 Kabushiki Kaisha Toshiba Multi-phase power circuit
CN104348354A (en) * 2013-08-07 2015-02-11 丰田自动车株式会社 Power conversion system and method of controlling power conversion system
JP2015035850A (en) * 2013-08-07 2015-02-19 トヨタ自動車株式会社 Power conversion device
CN104702104A (en) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 DC-DC (direct current-direct current) conversion device
CN104702104B (en) * 2013-12-10 2017-03-29 展讯通信（上海）有限公司 DCDC conversion equipments
US9602007B2 (en) 2014-02-07 2017-03-21 Denso Corporation Power conversion apparatus
IT201800005280A1 (en) * 2018-05-11 2019-11-11 CONTROL CIRCUIT FOR CONVERTERS, CONVERTER DEVICE AND CORRESPONDING PROCEDURE
US10897200B2 (en) 2018-05-11 2021-01-19 Stmicroelectronics S.R.L. Circuit for controlling converters, corresponding converter device and method

Also Published As

Publication number Publication date
JP4877472B2 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
JP4877472B2 (en) DC / DC converter
US7411316B2 (en) Dual-input power converter and control methods thereof
KR100695713B1 (en) Circuit and method for controlling step-up/step-down dc-dc converter
CN101728947B (en) Dc-dc converter
KR100912865B1 (en) Switching regulator and semiconductor device using the same
JP5332248B2 (en) Power supply
JP5853153B2 (en) Buck-boost converter
US7675276B2 (en) DC/DC converter
JP2010068671A (en) Dc-dc converter
US10594218B1 (en) Hysteresis timing scheme for mode transition in a buck boost converter
JP2008072873A (en) Dc-dc converter and control method therefor
JP2009219179A (en) Current mode control type switching regulator
JP2008228514A (en) Switching regulator and operation control method therefor
US8638082B2 (en) Control circuit for step-down and boost type switching supply circuit and method for switching supply circuit
US20060238178A1 (en) Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit
JP2009278713A (en) Switching regulator
JP2010268542A (en) Current detection circuit and switching regulator using the same
JP2017085772A (en) Polyphase converter
US10637357B1 (en) Ramp offset compensation circuit in a buck boost converter
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2006014559A (en) Dc/dc converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP2012034516A (en) Operation mode switching type dc-dc converter
JP2012029415A (en) Dc-dc converter and switching control circuit
JP2005168230A (en) Power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Ref document number: 4877472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250