JP2007122741A - 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 - Google Patents
非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 Download PDFInfo
- Publication number
- JP2007122741A JP2007122741A JP2006334314A JP2006334314A JP2007122741A JP 2007122741 A JP2007122741 A JP 2007122741A JP 2006334314 A JP2006334314 A JP 2006334314A JP 2006334314 A JP2006334314 A JP 2006334314A JP 2007122741 A JP2007122741 A JP 2007122741A
- Authority
- JP
- Japan
- Prior art keywords
- command
- lock line
- reservation
- dma
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G19/00—Table service
- A47G19/22—Drinking vessels or saucers used for table service
- A47G19/2205—Drinking glasses or vessels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
- B65D85/70—Containers, packaging elements or packages, specially adapted for particular articles or materials for materials not otherwise provided for
- B65D85/804—Disposable containers or packages with contents which are mixed, infused or dissolved in situ, i.e. without having been previously removed from the package
- B65D85/808—Disposable containers or packages with contents which are mixed, infused or dissolved in situ, i.e. without having been previously removed from the package for immersion in the liquid to release part or all of their contents, e.g. tea bags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】 予約付きゲット・ロック・ライン・コマンド、条件付きプット・ロック・ライン・コマンド、および無条件プット・ロック・ライン・コマンドを有するセットから、少なくとも1つのロック・ライン・コマンドが生成される。
【選択図】 図1
Description
103 制御バス
105 ローカル・ストア
110 APU
115 DMAエンジン
120 DMA待ち行列
130 アトミック機構
135 予約ステーション
137 アトミック・キャッシュ
150 バス・インターフェース・コントローラ
160 メモリ・コントローラ
170 システム/共有メモリ
180 MPU
187 L2キャッシュ
192 APU複合体
193 MPU複合体
Claims (26)
- DMAとの共有メモリを有する非対称型単一チップの異種マルチプロセッサ・コンピュータ・システムで使用するために、アトミック更新プリミティブを提供する方法であって、
1つの予約付きゲット・ロック・ライン・コマンドと、1つの条件付きプット・ロック・ライン・コマンドと、1つの無条件プット・ロック・ライン・コマンドとを有するセットから選択された少なくとも1つのロック・ライン・コマンドを前記システムで生成するステップ、
を有する方法。 - 非対称型単一チップの異種マルチプロセッサ・コンピュータ・システムであって、
1つの予約付きゲット・ロック・ライン・コマンドと、1つの条件付きプット・ロック・ライン・コマンドと、1つの無条件プット・ロック・ライン・コマンドとのうちの1つを生成するように構成された、接続プロセッサ・ユニット(APU)と、
前記APUに結合された直接メモリ・アクセス(DMA)・エンジンであって、1つの予約付きゲット・ロック・ライン・コマンドと、1つの条件付きプット・ロック・ライン・コマンドと、1つの無条件プット・ロック・ライン・コマンドとのうちの1つを受け取るように使用可能であるDMAエンジンと、
を有するシステム。 - 前記APUに結合されたローカル・ストアをさらに有する、請求項2に記載のシステム。
- 前記予約付きゲット・ロック・ライン・コマンドによって使用可能な予約テーブルをさらに有する、請求項2に記載のシステム。
- 前記DMAエンジンに結合されたキャッシュ・スヌープ・バスをさらに有する、請求項3に記載のシステム。
- 前記APUに結合されたDMA待ち行列をさらに有する、請求項2に記載のシステム。
- 前記APUと前記DMA待ち行列との間に結合されたチャネルをさらに有する、請求項6に記載のシステム。
- 前記DMAエンジンに結合された予約ステーションをさらに有する、請求項2に記載のシステム。
- 前記予約ステーションに結合されたアトミック・キャッシュをさらに有する、請求項8に記載のシステム。
- 非同期処理環境での同期化のための方法であって、
1つの予約付きゲット・ロック・ライン・コマンドを生成するステップと、
前記コマンドをDMAエンジンに搬送するステップと、
前記DMAエンジンによって命じられた場合に、予約ステーションによって予約を生成するステップと、
を有する方法。 - 1つの条件付きプット・ロック・ライン・コマンドを生成するステップをさらに有する、請求項10に記載の方法。
- 1つの無条件プット・ロック・ライン・コマンドを生成するステップをさらに有する、請求項10に記載の方法。
- 前記条件付きプット・ロック・ライン・コマンドが、データをアトミック・キャッシュに書き込むものである、請求項11に記載の方法。
- 前記無条件プット・ロック・ライン・コマンドが、ソフトウェア・ロックを解除するステップをさらに使用するものである、請求項13に記載の方法。
- DMA待ち行列を、前記条件付きプット・ロック・ライン・コマンドからの情報を用いて更新するステップをさらに有する、請求項10に記載の方法。
- キャッシュ・スヌープを実行するステップをさらに有する、請求項14に記載の方法。
- 前記DMAエンジンによって、前記予約の機能として情報を共有メモリからローカル・ストアへ搬送するステップをさらに有する、請求項11に記載の方法。
- 予約喪失信号を検出するステップをさらに有する、請求項10に記載の方法。
- 予約ステータスの検出をさらに有する方法であって、前記予約ステータスが「喪失」である、請求項10に記載の方法。
- 予約ステータスの検出をさらに有する方法であって、前記予約ステータスが「インタクト」である、請求項10に記載の方法。
- 前記予約ステータスを解除するステップをさらに有する、請求項10に記載の方法。
- 接続プロセッサ・ユニットからのコマンドをチャネル上のDMA待ち行列に伝送するための方法であって、
予約付きゲット・ロック・ライン、条件付きプット・ロック・ライン、および無条件プット・ロック・ラインからなるグループから、1つのコマンドを選択するステップと、
前記コマンドをDMA待ち行列に書き込むステップと、
を有する方法。 - 前記無条件プット・ロック・ライン・コマンドを用いてアトミック・キャッシュにデータを書き込むステップをさらに有する、請求項22に記載の方法。
- 前記予約付きゲット・ロック・ライン・コマンドをDMA待ち行列に配置するステップをさらに有する、請求項22に記載の方法。
- 非同期処理環境での同期化のためのコンピュータ・プログラムの記録媒体であって、前記コンピュータ・プログラムが、
予約付きゲット・ロック・ライン・コマンドを生成するためのコンピュータ・コードと、
前記コマンドを前記DMAエンジンに搬送するためのコンピュータ・コードと、
前記DMAエンジンによって命じられた場合に予約ステーションによって予約を生成するためのコンピュータ・コードと、
を有するコンピュータ・プログラム記録媒体。 - 非同期処理環境での同期化のためのプロセッサであって、
予約付きゲット・ロック・ライン・コマンドを生成するためのコンピュータ・コードと、
前記コマンドを前記DMAエンジンに搬送するためのコンピュータ・コードと、
前記DMAエンジンによって命じられた場合に予約ステーションによって予約を生成するためのコンピュータ・コードと、
を有するコンピュータ・プログラム、を含むプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/443727 | 2003-05-22 | ||
US10/443,727 US7114042B2 (en) | 2003-05-22 | 2003-05-22 | Method to provide atomic update primitives in an asymmetric heterogeneous multiprocessor environment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148226A Division JP3974597B2 (ja) | 2003-05-22 | 2004-05-18 | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007122741A true JP2007122741A (ja) | 2007-05-17 |
JP4730742B2 JP4730742B2 (ja) | 2011-07-20 |
Family
ID=33450499
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148226A Expired - Fee Related JP3974597B2 (ja) | 2003-05-22 | 2004-05-18 | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 |
JP2006334314A Expired - Fee Related JP4730742B2 (ja) | 2003-05-22 | 2006-12-12 | 共有メモリの直接メモリ・アクセスのアトミック更新のための装置、及びその方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004148226A Expired - Fee Related JP3974597B2 (ja) | 2003-05-22 | 2004-05-18 | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7114042B2 (ja) |
JP (2) | JP3974597B2 (ja) |
KR (1) | KR100641988B1 (ja) |
CN (1) | CN1273899C (ja) |
HK (1) | HK1070719A1 (ja) |
TW (1) | TWI269180B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211167A (ja) * | 2008-02-29 | 2009-09-17 | Fujitsu Ltd | プログラム実行システム |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7523157B2 (en) | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7444632B2 (en) * | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7657667B2 (en) * | 2004-03-25 | 2010-02-02 | International Business Machines Corporation | Method to provide cache management commands for a DMA controller |
US7774750B2 (en) * | 2005-07-19 | 2010-08-10 | Microsoft Corporation | Common concurrency runtime |
US7509463B2 (en) * | 2005-12-01 | 2009-03-24 | Sony Computer Entertainment, Inc. | Cell processor atomic compare and swap using dedicated synergistic processor element |
US7624237B2 (en) * | 2006-05-03 | 2009-11-24 | International Business Machines Corporation | Compare, swap and store facility with no external serialization |
US9274859B2 (en) | 2006-05-25 | 2016-03-01 | Nvidia Corporation | Multi processor and multi thread safe message queue with hardware assistance |
US7606961B2 (en) * | 2006-06-28 | 2009-10-20 | Kabushiki Kaisha Toshiba | Computer system and data pre-fetching method |
GB2443277B (en) * | 2006-10-24 | 2011-05-18 | Advanced Risc Mach Ltd | Performing diagnostics operations upon an asymmetric multiprocessor apparatus |
US8024521B2 (en) * | 2007-03-13 | 2011-09-20 | Sony Computer Entertainment Inc. | Atomic operation on non-standard sized data using external cache |
US8266391B2 (en) * | 2007-06-19 | 2012-09-11 | SanDisk Technologies, Inc. | Method for writing data of an atomic transaction to a memory device |
US20090077322A1 (en) * | 2007-09-19 | 2009-03-19 | Charles Ray Johns | System and Method for Getllar Hit Cache Line Data Forward Via Data-Only Transfer Protocol Through BEB Bus |
US8015380B2 (en) * | 2008-02-01 | 2011-09-06 | International Business Machines Corporation | Launching multiple concurrent memory moves via a fully asynchronoous memory mover |
US8245004B2 (en) * | 2008-02-01 | 2012-08-14 | International Business Machines Corporation | Mechanisms for communicating with an asynchronous memory mover to perform AMM operations |
US8327101B2 (en) * | 2008-02-01 | 2012-12-04 | International Business Machines Corporation | Cache management during asynchronous memory move operations |
US8275963B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Asynchronous memory move across physical nodes with dual-sided communication |
US7941627B2 (en) * | 2008-02-01 | 2011-05-10 | International Business Machines Corporation | Specialized memory move barrier operations |
US8356151B2 (en) * | 2008-02-01 | 2013-01-15 | International Business Machines Corporation | Reporting of partially performed memory move |
US8095758B2 (en) * | 2008-02-01 | 2012-01-10 | International Business Machines Corporation | Fully asynchronous memory mover |
US20090248919A1 (en) * | 2008-03-25 | 2009-10-01 | Jerzy Szwagrzyk | Method for external fifo acceleration |
US20090254712A1 (en) * | 2008-04-02 | 2009-10-08 | Naveen Cherukuri | Adaptive cache organization for chip multiprocessors |
US8412862B2 (en) | 2008-12-18 | 2013-04-02 | International Business Machines Corporation | Direct memory access transfer efficiency |
CN101950282B (zh) * | 2010-08-30 | 2012-05-23 | 中国科学院计算技术研究所 | 一种多处理器系统及其同步引擎 |
US8341316B2 (en) * | 2010-11-17 | 2012-12-25 | Advanced Micro Devices, Inc. | Method and apparatus for controlling a translation lookaside buffer |
US9280348B2 (en) | 2012-03-28 | 2016-03-08 | International Business Machines Corporation | Decode time instruction optimization for load reserve and store conditional sequences |
WO2013188705A2 (en) | 2012-06-15 | 2013-12-19 | Soft Machines, Inc. | A virtual load store queue having a dynamic dispatch window with a unified structure |
CN104823168B (zh) | 2012-06-15 | 2018-11-09 | 英特尔公司 | 用于实现从由加载存储重新排序和优化导致的推测性转发遗漏预测/错误中恢复的方法和系统 |
WO2013188306A1 (en) | 2012-06-15 | 2013-12-19 | Soft Machines, Inc. | Reordered speculative instruction sequences with a disambiguation-free out of order load store queue |
EP2862087A4 (en) | 2012-06-15 | 2016-12-14 | Soft Machines Inc | UNIQUE IRREGULAR CHARGING / STORAGE MAINTENANCE |
WO2013188696A2 (en) | 2012-06-15 | 2013-12-19 | Soft Machines, Inc. | An instruction definition to implement load store reordering and optimization |
KR101745640B1 (ko) * | 2012-06-15 | 2017-06-09 | 인텔 코포레이션 | 공유 메모리 자원들을 사용하는 메모리 일관성 모델에서 비순차 load들에 대한 로크 기반 및 동기화 기반 방법 |
US10320861B2 (en) | 2015-09-30 | 2019-06-11 | Google Llc | System and method for automatic meeting note creation and sharing using a user's context and physical proximity |
KR102407917B1 (ko) | 2015-11-12 | 2022-06-10 | 삼성전자주식회사 | 멀티 프로세서에 의해 공유되는 메모리를 포함하는 멀티 프로세서 시스템 및 상기 시스템의 동작 방법 |
CN105354153B (zh) * | 2015-11-23 | 2018-04-06 | 浙江大学城市学院 | 一种紧耦合异构多处理器数据交换缓存的实现方法 |
US9652385B1 (en) * | 2015-11-27 | 2017-05-16 | Arm Limited | Apparatus and method for handling atomic update operations |
CN109324838B (zh) * | 2018-08-31 | 2022-05-10 | 深圳市元征科技股份有限公司 | 单片机程序的执行方法、执行装置及终端 |
US11119781B2 (en) | 2018-12-11 | 2021-09-14 | International Business Machines Corporation | Synchronized access to data in shared memory by protecting the load target address of a fronting load |
EP4127918A1 (en) * | 2020-04-03 | 2023-02-08 | Mobileye Vision Technologies Ltd. | A multi-part compare and exchange operation |
US11106608B1 (en) * | 2020-06-22 | 2021-08-31 | International Business Machines Corporation | Synchronizing access to shared memory by extending protection for a target address of a store-conditional request |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0695969A (ja) * | 1990-06-29 | 1994-04-08 | Digital Equip Corp <Dec> | 高性能プロセッサの変換バッファのためのグラニュラリティヒ ント |
JPH08287022A (ja) * | 1995-03-31 | 1996-11-01 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システム及びその排他的制御方法 |
JP2002163239A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | マルチプロセッサシステムおよびその制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0135927B1 (ko) | 1994-11-21 | 1998-06-15 | 양승택 | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 |
US5727172A (en) * | 1995-05-01 | 1998-03-10 | Motorola, Inc. | Method and apparatus for performing atomic accesses in a data processing system |
US5822588A (en) * | 1995-06-09 | 1998-10-13 | Sun Microsystem, Inc. | System and method for checking the use of synchronization locks in a multi-threaded target program |
US5794068A (en) * | 1996-03-18 | 1998-08-11 | Advanced Micro Devices, Inc. | CPU with DSP having function preprocessor that converts instruction sequences intended to perform DSP function into DSP function identifier |
US5887134A (en) * | 1997-06-30 | 1999-03-23 | Sun Microsystems | System and method for preserving message order while employing both programmed I/O and DMA operations |
US6098156A (en) * | 1997-07-22 | 2000-08-01 | International Business Machines Corporation | Method and system for rapid line ownership transfer for multiprocessor updates |
US6092156A (en) | 1997-11-05 | 2000-07-18 | Unisys Corporation | System and method for avoiding deadlocks utilizing split lock operations to provide exclusive access to memory during non-atomic operations |
US6148300A (en) | 1998-06-19 | 2000-11-14 | Sun Microsystems, Inc. | Hybrid queue and backoff computer resource lock featuring different spin speeds corresponding to multiple-states |
US6728839B1 (en) * | 1998-10-28 | 2004-04-27 | Cisco Technology, Inc. | Attribute based memory pre-fetching technique |
US6347347B1 (en) * | 1999-07-15 | 2002-02-12 | 3Com Corporation | Multicast direct memory access storing selected ones of data segments into a first-in-first-out buffer and a memory simultaneously when enabled by a processor |
JP3853114B2 (ja) * | 1999-07-30 | 2006-12-06 | 松下電器産業株式会社 | インターフェースの設計方法 |
US6496905B1 (en) | 1999-10-01 | 2002-12-17 | Hitachi, Ltd. | Write buffer with burst capability |
US6493741B1 (en) * | 1999-10-01 | 2002-12-10 | Compaq Information Technologies Group, L.P. | Method and apparatus to quiesce a portion of a simultaneous multithreaded central processing unit |
US6691178B1 (en) * | 2000-02-22 | 2004-02-10 | Stmicroelectronics, Inc. | Fencepost descriptor caching mechanism and method therefor |
US20030172189A1 (en) * | 2001-07-02 | 2003-09-11 | Globespanvirata Incorporated | Communications system using rings architecture |
US7266587B2 (en) * | 2002-05-15 | 2007-09-04 | Broadcom Corporation | System having interfaces, switch, and memory bridge for CC-NUMA operation |
US7185150B1 (en) * | 2002-09-20 | 2007-02-27 | University Of Notre Dame Du Lac | Architectures for self-contained, mobile, memory programming |
-
2003
- 2003-05-22 US US10/443,727 patent/US7114042B2/en not_active Expired - Fee Related
-
2004
- 2004-04-21 KR KR1020040027540A patent/KR100641988B1/ko not_active IP Right Cessation
- 2004-05-07 TW TW093112936A patent/TWI269180B/zh not_active IP Right Cessation
- 2004-05-18 CN CNB2004100447825A patent/CN1273899C/zh not_active Expired - Fee Related
- 2004-05-18 JP JP2004148226A patent/JP3974597B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-11 HK HK05103951A patent/HK1070719A1/xx not_active IP Right Cessation
-
2006
- 2006-08-30 US US11/468,317 patent/US7814281B2/en not_active Expired - Fee Related
- 2006-12-12 JP JP2006334314A patent/JP4730742B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0695969A (ja) * | 1990-06-29 | 1994-04-08 | Digital Equip Corp <Dec> | 高性能プロセッサの変換バッファのためのグラニュラリティヒ ント |
JPH08287022A (ja) * | 1995-03-31 | 1996-11-01 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システム及びその排他的制御方法 |
JP2002163239A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | マルチプロセッサシステムおよびその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211167A (ja) * | 2008-02-29 | 2009-09-17 | Fujitsu Ltd | プログラム実行システム |
Also Published As
Publication number | Publication date |
---|---|
JP2004348734A (ja) | 2004-12-09 |
US7114042B2 (en) | 2006-09-26 |
CN1573715A (zh) | 2005-02-02 |
US20040236914A1 (en) | 2004-11-25 |
JP3974597B2 (ja) | 2007-09-12 |
HK1070719A1 (en) | 2005-06-24 |
TWI269180B (en) | 2006-12-21 |
TW200511023A (en) | 2005-03-16 |
CN1273899C (zh) | 2006-09-06 |
KR20040100884A (ko) | 2004-12-02 |
US7814281B2 (en) | 2010-10-12 |
US20070016733A1 (en) | 2007-01-18 |
KR100641988B1 (ko) | 2006-11-06 |
JP4730742B2 (ja) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3974597B2 (ja) | 非対称型異種マルチプロセッサ環境でアトミック更新プリミティブを提供するための方法 | |
CN108885583B (zh) | 高速缓存存储器访问 | |
EP3701377B1 (en) | Method and apparatus for updating shared data in a multi-core processor environment | |
US6625698B2 (en) | Method and apparatus for controlling memory storage locks based on cache line ownership | |
US5692149A (en) | Block replacement method in cache only memory architecture multiprocessor | |
US7620954B2 (en) | Mechanism for handling load lock/store conditional primitives in directory-based distributed shared memory multiprocessors | |
US10152436B2 (en) | Mutual exclusion in a non-coherent memory hierarchy | |
JP4981041B2 (ja) | キャッシュする方法、装置及びシステム | |
US20140379989A1 (en) | Coherent attached processor proxy having hybrid directory | |
US20120110303A1 (en) | Method for Process Synchronization of Embedded Applications in Multi-Core Systems | |
JP2001522091A (ja) | メモリ最適化状態 | |
TW201107974A (en) | Cache coherent support for flash in a memory hierarchy | |
JP2007011580A (ja) | 情報処理装置 | |
JP2005234854A (ja) | マルチプロセッサシステム | |
JP4767361B2 (ja) | キャッシュメモリ装置、キャッシュメモリシステム、プロセッサシステム | |
JP2008503821A (ja) | 小容量キャッシュシステムにおけるアトミック予約ライン上のライトバックを無効化する方法およびシステム | |
CN117546149A (zh) | 用于执行共享存储器操作的系统、装置和方法 | |
US20040117564A1 (en) | System and method for reducing shared memory write overhead in multiprocessor systems | |
JP2012043031A (ja) | 共有キャッシュメモリ装置 | |
JP3550092B2 (ja) | キャッシュ装置及び制御方法 | |
JP5213485B2 (ja) | マルチプロセッサシステムにおけるデータ同期方法及びマルチプロセッサシステム | |
JP2020506483A (ja) | コンペアアンドスワップトランザクション | |
WO2021122406A1 (en) | Cache snooping mode extending coherence protection for certain requests | |
JP3093609B2 (ja) | キャッシュメモリの記憶一致制御装置及び方法 | |
JP2007241601A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100128 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100128 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20100128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100820 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110405 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |