JP2007053119A - 半導体ウェーハの製造方法および半導体ウェーハ - Google Patents
半導体ウェーハの製造方法および半導体ウェーハ Download PDFInfo
- Publication number
- JP2007053119A JP2007053119A JP2002247560A JP2002247560A JP2007053119A JP 2007053119 A JP2007053119 A JP 2007053119A JP 2002247560 A JP2002247560 A JP 2002247560A JP 2002247560 A JP2002247560 A JP 2002247560A JP 2007053119 A JP2007053119 A JP 2007053119A
- Authority
- JP
- Japan
- Prior art keywords
- grinding
- semiconductor wafer
- wafer
- polishing
- ddg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 235000012431 wafers Nutrition 0.000 claims abstract description 222
- 238000000034 method Methods 0.000 claims abstract description 131
- 238000000227 grinding Methods 0.000 claims abstract description 110
- 230000008569 process Effects 0.000 claims abstract description 68
- 238000005498 polishing Methods 0.000 claims description 109
- 238000012545 processing Methods 0.000 claims description 85
- 238000005520 cutting process Methods 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 18
- 239000002245 particle Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 6
- 230000007717 exclusion Effects 0.000 claims description 6
- 239000006061 abrasive grain Substances 0.000 claims description 2
- 239000011265 semifinished product Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 51
- 230000009467 reduction Effects 0.000 abstract description 8
- 238000003754 machining Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000013078 crystal Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 18
- 238000007517 polishing process Methods 0.000 description 14
- 239000000126 substance Substances 0.000 description 14
- 238000011282 treatment Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000011109 contamination Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- 239000012467 final product Substances 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 238000000746 purification Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000007730 finishing process Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000009996 mechanical pre-treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical class O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】1つの工程での半導体ウェーハの両面の同時研削、1S−DDGを有する半導体ウェーハの製造方法において、この研削が唯一の削る機械的処理工程であり、この工程により半導体ウェーハの平面を処理することを特徴とする。
【選択図】 図3
Description
【発明の属する技術分野】
本発明の対象は、改良された位置平坦度(ナノトポロジー)を有する半導体ウェーハおよびこの半導体ウェーハの製造方法である。
【0002】
【従来の技術】
エレクトロニクス、マイクロエレクトロニクスおよびマイクロエレクトロメカニックは、実質的に、常に微細な、費用のかかる、再現可能な程度での材料、珪素、およびゲルマニウムまたは砒化ガリウムのような他の若干の半導体材料の機械的および化学的成形、処理および構造化に関する。技術推進者は特にシリコン−マイクロエレクトロニクスであり、これは構造素子集積密度が常に高い場合にその間にほどんど原子のスケールに化学的および構造的によく限定された構造を要求する。特に要求の多い構造素子、例えばマイクロプロセッサーは典型的に多層の構造化された構造素子平面からなり、この平面は互いに線材でつながれ、絶縁性中間層により互いに分離されている。この種の多層構造素子を製造する場合の中心的工程として、その間にほとんど専ら化学的機械的研磨法(CMP)が使用され、これは中間層を平坦化する方法である。この中間層の高い平坦度は次の構造素子平面の多くの場合のフォトリソグラフィー構造化の前提である。リソグラフィーは現在では0.18μmまたは0.13μmの必要な側面の構造分解および200nm未満の露光波長により特に少ない露光−焦点深度を有し、従って特に平坦な露光平面にのみ機能する。CMP法が絶縁層を破壊せず、この下にある構造素子を侵食せずまたは製造した構造を空間的に不均一に取り除かないために、出発平面、従ってシリコン基板底部の表面はすでにできるだけ完全な平坦度を有していなければならない。
【0003】
数年前までウェーハと呼ばれる基板の円盤に必要な平坦度は、全体的に全部のウェーハにまたは個々の構造素子に必要とされる平面に限定され、特定された。例えば特性値TTV(全厚さばらつき)は全部のウェーハ平面に関するウェーハ厚さの差を示す。これに対して特性値SFQR(サイト焦点面の最小平方ずれ範囲(バレーに対するピーク)、site focal plane least square deviation range)は、個々の構造素子群の広がり(サイト、露光場所、例えば25mm×25mmの平面を有するマイクロプロセッサー)に関する。これらの長い到達距離の特性値のほかに個々の構造素子の長さのスケールに対する短い到達距離(原子)の粗さに関する基準値が生じる。それというのも出発平面の残留粗さが直接個々の構造素子の機能に作用し、この素子はこの出発平面におよびこれの外に構造化されるからである。幅広いフロント上の多層構造素子中の構造素子中間層を平坦化するためにCMP法を取り入れることにより、固定のこの従来の特に短い到達距離および長い到達距離の領域のほかにミリメートルまたはこれよりいくらか大きい範囲の最大残留非平坦度の特徴を付け加えることができる。この広がりの領域の構造はナノトポロジーと呼ばれる。
【0004】
厳密には、ナノトポロジーまたはナノトポグラフィーの語は、SEMI(半導体装置および材料国際規格、Semiconductor Equipment and Materials International)により、約0.2〜20mm(側面の相関長さ)の空間的波長の範囲でおよび特性帯域(FQA、固定された特性領域、fixed quality area 生成物の特性に必要なウェーハ特性が満たされなければならない表面領域)の内部で全部のウェーハ表側の平坦度の差として意味に即して定義される。従って、特にナノトポロジーに属すべきウェーハの特徴は、特徴的な側面の広がり(相関長さもしくは位置周波数)による匹敵する規模の高さの変動を有するほかの特徴と異なる。例えばすでに20nmの高さ(バレーに対するピーク)のナノトポロジー特性が半導体ウェーハに被覆されるフィルム構造の厚さの変動を生じ、これは構造素子の機能に不利に作用し、製造において不均一なフィルムの着色(変色)として現れる。
【0005】
良好なナノトポロジーは成果の多いCMP法に特に重要であり、これにより例えばこの種の層を平坦化する。CMPで使用される研磨布の剛性およびCMPの他の処理パラメーターはまさにナノトポロジー領域で有利な滑らかさを生じる。これによりCMP工程に劣悪なナノトポロジーが導入される半導体ウェーハ上の構造素子構造体は不均一に薄くなる。この結果、構造素子特性は破断した中間層(誘電体)で短絡するまで劣化する。
【0006】
ナノトポロジーは全部のウェーハ表面を異なる大きな測定領域と完全におよび重ねて走査することにより測定する。この測定領域にそれぞれ見出される表面の高さの変動(バレーに対するピーク)のいずれも全部のウェーハに必要な最大値を上回ってはならない。測定領域の大きさは仕様に依存し、例えば2mm×2mm、(5mm×5mm)および10mm×10mmに表される。この測定領域に対して、例えば構造素子の最小側面構造体大きさが0.13μmである場合に20nm未満(30nm未満)および50nm未満の最大高さの差が許容される。ほとんど専らCMP工程を使用して製造される、要求の多いきわめて高度に集積されたマイクロエレクトロニクス構造素子に関してナノトポロジーの特にきびしい要求が適用される。これはCMP工程の特性により全体的な、サイトに関するおよび微視的な残留非平坦値と比較してかなりきびしく、半導体ウェーハを製造する従来の処理系列では達成されないかまたは不経済な収率でのみ達成される。
【0007】
従って出発平坦度の要求を満足するほどナノトポロジーが良好であり、特に多層技術およびCMP工程を使用して側面構造素子構造体の大きさ0.13μm以下およびウェーハ直径200mm以下に関する特に要求の多いマイクロエレクトロニクス構造素子を製造する半導体ウェーハを提供する試みが存在する。
【0008】
半導体ウェーハ、特にシリコンウェーハは、技術水準により、欠陥の少ないモノリス形の単結晶から出発して、以下の複数の工程群:
a)単結晶をウェーハに切断(鋸で切断)する工程、
b)機械的に処理する工程、
c)化学的に処理する工程、
d)化学的機械的に処理する工程
を有する処理工程系列により製造する。
【0009】
このほかに浄化工程、選別工程、測定工程およびパッケージ工程のような多数の他の工程を実施することができるが、これらはウェーハ表面の平坦度に影響せず、従って以下に詳しく考察しない。
【0010】
切断a)は技術水準により一般に内径ソー(internal diameter ID saw)、ワイヤソー(マルチワイヤソー、MWS)を使用して、切断−平坦化研削(グラインディング−スライシング、GS)により、帯鋸(単一工程)または長鋸盤(多工程)を使用して行う。
【0011】
機械的処理b)はウェーハ縁部の面取りおよび機械的な研磨剤により材料を除去する工程を用いるウェーハ表面の平坦化を含む。縁部の面取り(エッジ/ノッチ・ラウンディング、ENR)は円形、帯状等の工具での研削または研磨により行う。ウェーハ表面の平坦化はバッチ式に、すなわち多くのウェーハを同時に、ラップ仕上げ懸濁液(スラリー)を使用した自由な粒子でのいわゆるラップ仕上げにより、または単一ウェーハ工程として結合した粒子での研削により行う。研削の際に半導体ウェーハの1つの面をウェーハ支持体(チャック)に真空により固定し、他の面を研削粒子を被覆した研削盤で処理する。半導体ウェーハの両面の処理は逐次的に行う。一般にラップ仕上げ運動学を用いるバッチ両面研削法を使用し、この場合に結合したまたは被覆物(布)に被覆された、ここでいわば固定して据え付けられた研磨剤が2つの大きな互いに向かい合う作業板の上に存在し、この間に半導体ウェーハがラップ仕上げの場合のように半分自由に案内かごの中で移動して両側で研削される。このほかに作業板に硬質物質を被覆したペレットを備えたいわゆる“平面砥石”が知られている。
【0012】
化学的処理c)は1つ以上の浄化工程およびエッチング工程からなる。エッチングの際にバッチ式にまたは1つのウェーハ毎に両側の材料を除去し、これは深部浄化、結晶が損傷された表面帯域の除去、および機械的処理後の機械的な表面取り付けの減少の目的を有する。エッチングを省く多くの実施工程が知られているが、これはエッチング除去が付加的な材料の消費および半導体ウェーハ製造の全部の処理費用の増加を意味し、更に多くの場合に予め機械的処理の間に達成されるウェーハの形状(平坦度、形状の忠実さ)の劣化を生じるからである。
【0013】
化学的機械的処理d)は複数の研磨工程からなる。技術水準により、場合により多工程の予備研磨法および一般に多工程の仕上げ研磨法を使用する。この場合に予備研磨(削り研磨、形状研磨、原料除去研磨、一次研磨)および仕上げ研磨(ヘイズのない研磨、二次研磨)は異なる機器上の多数の材料取り付けとこの間に存在する浄化工程、選別工程、測定工程およびその他の工程の形で実施するか、または合体した処理工具で実施し、この場合に半導体ウェーハを、特性が予備研磨および仕上げ研磨にそれぞれ最適にされている異なる研磨布を有する異なる研磨盤上に直接移動する。
【0014】
研磨工程は一般に化学的機械的研磨であり、この場合にコロイド状に分散した、化学的に変性されたシリカゾル(スラリー)での部分的機械的研磨により、しかし大部分は化学的腐食により、半導体ウェーハの研磨布への相対的移動により材料の除去を生じ、ウェーハを結晶欠陥が少ないかまたは結晶欠陥を有しないように仕上げ平坦化し(形状)、表面を微視的に滑らかにする(粗さ)。
【0015】
予備研磨および仕上げ研磨のために片面研磨法を使用し、予備研磨のために更に両面研磨法を使用することができる。片面研磨法において半導体ウェーハを裏面で支持体プレートと接着する(接合研磨)場合に、真空を維持するかまたは摩擦により裏面のいわゆるベーキングパッド(主に仕上げ研磨の場合)に付着する。片面研磨の場合に個々のウェーハの研磨法およびバッチ研磨法が存在する。仕上げ研磨は半導体ウェーハの後の表側にのみ使用する。後のウェーハ裏側の所望の仕上げに応じて予備研磨の際に表側のみを処理し、裏側は前工程により決められる粗さを保持するか、または両面を逐次的片面研磨で処理するかまたは同時に両面研磨で処理する。両面研磨は予備研磨工程にのみ使用する。技術水準により、半導体ウェーハを半分自由に移動し、薄い案内かごに入れ、同時に両面で研磨布を有する2つの円盤の間でラッピング運動学で研磨するバッチ法が存在する。
【0016】
更に一般に予備研磨の前にウェーハ縁部を微細処理する(研磨)。しかし他の方法、特に合体した予備面取りおよび仕上げ面取り(縁部研磨)を1つの工程で備えている方法も知られている。
【0017】
機械的処理b)の範囲内で同時の両面研削法(ダブル・ディスク・グラインディング、DDG)の使用により、処理したウェーハの特に良好な形状を達成できることが知られている。しかし今まで明らかにされた同時両面研削工程を含むすべての処理工程は、複数の機械的な(削る)処理工程を含むことが共通している。
【0018】
基本的に従来は、DDGを粗い予備研削工程としてまたは予備研削工程と仕上げ研削工程として二工程の方法で使用する、DDG工程を有する処理工程のみが可能であり、変換可能であるとみなされた。欧州特許第1049145号明細書にはDDG予備研削工程(粗削り)に続いて1個以上の(逐次的)両面微細研削工程(仕上げ削り)を有する処理工程が開示されている。これに対して米国特許第6066565号明細書には二工程の方法で両面予備研削および両面仕上げ研削を有するDDG法の使用が記載されている。このために2つの機器および複数の材料の取り付けが必要である。
【0019】
技術水準による前記の処理工程は、DDG処理の一般的な利点がDDGを使用する場合に常に必要とされる多工程での機械的処理の欠点により失われることを特徴とする。1個以上のDDG工程を有する技術水準による多工程の機械的部分処理工程はこれにもとづく全部の処理工程に関して以下の重大な欠点を有する。
【0020】
処理工程の数とともに材料の消費が増加する。両面処理もしくは多工程処理の際に全体として一工程の処理の場合により多くの材料が加工材料から除去され、それは研磨工程、研ぎ工程、および熱研削が熱平衡を調節するまで何回も生じるからである。更にそれぞれの個々の工程の特性に必要な材料除去の最小量を、材料の導入特性が変動する場合でも安全に達成するために、切削添加物を何回も材料装入口に供給しなければならない。
【0021】
材料の除去と同様に、処理工程の数とともに廃棄物の割合が増加し、それはそれぞれの個々の工程の収率が100%より低いからである。
【0022】
更に、多くの処理工程を有する長い連続処理が低い柔軟性、全部の処理工程の不良な使用能力、および高い経過時間により際立っていることが付け加わる。一般に個々の工程の数が増加するとともに連続処理の全部の使用能力が低下する。従って製造中の損失を避けるために、緩衝容器および貯蔵機器を備えなければならない。
【0023】
従って全体として処理工程の数とともに半導体ウェーハの製造費用が増加する。これは、そのほかは有利なDDG工程を有する技術水準による多工程の機械的処理工程にも該当する。
【0024】
【発明が解決しようとする課題】
従って、本発明の課題は、特にナノトポロジーに関して、引き続く部品製造に関する高まる品質の要求を満たし、同時にできるだけ費用が安く、材料を節約した、迅速で、柔軟性である、半導体ウェーハの製造方法を提供することである。
【0025】
【課題を解決するための手段】
前記課題は、1つの工程での半導体ウェーハの両面の同時研削、1S−DDGを有する半導体ウェーハの製造方法において、この研削が唯一の削る機械的処理工程であり、この工程により半導体ウェーハの平面を処理することにより解決される。
【0026】
本発明の半導体ウェーハの製造方法において、一工程の同時両面研削(One-stop simultaneous double-disk grinding, sigle-pass simultaneous double-disk grinding, 1S−DDG、ダブルディスク・グラインディングと両面研削は前記同時研削工程の意味で同じ意味に使用される)により半導体ウェーハ表面を成形する機械的処理を行う。これは、同時両面研削機で実施され、材料の取り付けを有するただ1つの処理工程を有することを特徴とする方法であると理解される。これは一般に必要な予備処理および仕上げ処理(粗削りおよび仕上げ削り)を1つの合体した処理工程で行うことを意味する。
【0027】
それにもかかわらず許容される出発表面に関する制限は存在しない。前工程のすべての実際の粗さおよび構造を有する表面、特にMWS(マルチワイヤソー、一方向および二方向の)、ID、GSまたは長鋸盤による鋸切断により得られる表面を処理することができる。しかしすでに研削した、または更にすでに研磨した表面も処理することができる。特に1S−DDGの場合は、特に引き続く仕上げ削り工程のために良好な前記切断工程(細かい切断)の滑らかな表面に攻撃粗さを生じる、すなわち仕上げ研削工程の微細粒子を攻撃することがある粗さを生じるために、技術水準の方法で常に必要とされる粗削り工程の表面の粗削りを省く。
【0028】
1S−DDG法は、添加物の除去を必要とせずに、粗さ、厚さまたは形状に関する導入ウェーハの品質の変動を高い程度で許容する。一般に1S−DDG工程により技術水準による多工程の機械的処理方法の前記の欠点が回避され、きわめて材料を節約して処理することができる。
【0029】
同時に両面研削工程は両方のスピンドル軸の同一直線上の配置により、両面研磨後の半導体ウェーハの高い最終厚さ寸法安定性の達成を可能にする。
【0030】
本発明により、ラップ処理、片面研削(シングル・サイド・グラインディング、SSG)、両方のウェーハ面の逐次的片面研削(2×SSG)、または技術水準により必要とされるような、大部分の機械的な削る材料除去により成形する、他の処理工程による他の前処理または後処理は行わない。これとともに研削工程の前または後に行われる縁部の面取りまたは縁部研磨は排除されないが、それはこの方法により半導体ウェーハの平面を処理するのでなく、その縁部を処理するからである。
【0031】
本発明の方法により半導体ウェーハを特に少ない数の個々の処理工程で製造することができる。少ない数の個々の処理工程から製造の柔軟性(様々な顧客の仕様への迅速な反応)、論理性(ラインでの少ない材料、迅速な処理)等に関してかなりの利点が生じる。更に半導体ウェーハを特に材料を節約したやり方で製造する。単結晶の半導体ロッドの製造は、半導体ウェーハの全部の製造費用のかなりの部分を生じる。従って、完成した半導体ウェーハまでの多数の工程での単結晶ロッドの引き続く処理中の減少した材料の損失はかなりの費用の節約を生じる。
【0032】
技術水準により、両面研削工程(ダブル・ディスク・グラインディング、DDG)は常にラッピング、片面研削、または逐次的片面研削による半導体ウェーハの他の機械的な前処理または後処理を必然的に備えている連続処理に使用することを考慮した。中心的機械的平坦化工程としてのDDGの単独の使用は従来は考慮されなかった。しかし、意想外にも、一工程の同時両面研削、1S−DDGにおいて必要な特性を達成できることが示された。従って本発明の方法は高い収率で、品質の損失を生じることなく半導体ウェーハの製造を可能にする。更に本発明の方法は、技術水準による連続処理を有しないかまたは複数の工程の組み合わせにより連続処理がまさに消失する利点を供給する。
【0033】
半導体ウェーハを1S−DDG法によりクロスグラインディングで処理することが本発明の方法に特に有利である。これは、例えば平行な研削溝が形成される、SSG法の場合の放射線研削と異なり、研削の際に個々の研磨剤成形体の交差する研削溝が形成されることを意味する。クロスグラインディングおよびその特性はエッチングまたは化学的機械的研磨による引き続く化学的処理のための半導体ウェーハの導入形態を決定する。クロスグラインディングにより多くの有利な特性が生じる。
【0034】
クロスグラインディング運動学による材料の除去は、放射線研削、例えばSSG、2×SSGまたはDDGおよびSSGまたは2×SSGの組み合わせによる技術水準による処理の場合より、迅速であり、従って費用が安い。
【0035】
クロスグラインディングは放射線研削より結晶学的に等方性である。単結晶の配向特性(結晶学的異方性)により削りやすいおよび削りにくい、際立った方向が存在する。クロスグラインディングにおいて、削りやすい結晶学的方向では、削りにくい結晶学的方向より高い材料の除去が行われず、それは処理されるウェーハのすべての表面の地点で常に研削の溝が異なる方向で交差するからであり、従ってすべての結晶配向に依存する個々の切断速度が平均化される。
【0036】
交差する溝を有しない放射線研削の場合は、結晶学的削り角度は半導体ウェーハ上の位置に依存する。従って異なる位置は異なる強さで除去される。これは研削盤の硬さによってのみ制限され、半導体ウェーハの過剰な不均一な除去を阻止する。放射線研削においてきわめて長い到達距離のパターンが形成され、その有利な方向は結晶の対称性を反映する。結晶平面<100>に平行なシリコン表面(Si<100>)において、例えば十字形が形成され、Si<111>において六面体の星形が形成される。この種の長波の形状の混乱は連続処理工程では除去されないかまたはかなりの材料の除去を伴ってのみ除去される。定性的に、特にいわゆるマジックミラー測定法を用いて、および定量的に、例えば干渉分析またはレーザー三角測定を用いて、著しく好ましくない研削十字が仕上げ処理した半導体ウェーハに残留する。
【0037】
技術水準によるDDGおよびSSGまたは2×SSGの組み合わせた処理において第2SSG工程はウェーハの表面形状を決定する。従って有利なDDGの交差研削は技術水準による連続処理において選択的に攻撃する化学的または化学的機械的連続処理工程をもはや使用しない。これは機械的処理により弱められた結晶格子領域での有利な攻撃により研削十字をまさにはじめて生じる。
【0038】
有利には本発明の範囲で、半導体ウェーハをほとんど強制的に案内せずに保持し、移動する(自由浮遊法、フリーフローティングプロセス、FFP)材料取り入れ手段を使用する同時両面研削法を使用する。停止を制限する強制条件から、一般にそれ自体誤差と結びついた摩擦結合したまたは確動結合した材料取り入れ手段により生じる、FFP処理の一般的な利点は、例えば(両面)ラッピングおよび両面研磨(DSP)から知られており、DSPの特徴的な特性に関しては例示的に、J.Haisma等(Appl.Opt.33(34)(1994)7945)の典型的な使用に記載されている。
【0039】
更に本発明の範囲で、硬質のセラミック結合を有する研削盤の使用が有利である。これはその硬さにもとづき特に高い半導体ウェーハの最終厚さ寸法安定性を生じる。更にセラミック結合研削盤の使用は1S−DDGにおいてプラスチック破片の形の表面の汚れおよび例えば金属による表面汚れまたは体積汚れを防ぐ。例えば合成樹脂結合研削盤を使用する場合に生じるようなプラスチック破片がないことは、例えば材料を除去するエッチングによる引き続く深部浄化工程を省くことができる。
【0040】
エッチング工程を省略する前提は、研削後の十分に滑らかな仕上げであり、それというのもエッチングは機械的処理による結晶の損傷に帰因する表面の張りを減少するからである。結晶の張りおよび欠陥の密度が高すぎる場合は、この欠陥は研磨の際に、特に自由浮遊性DSPの際に、機械的負荷により自由に移動する半導体ウェーハとともに伝わり、最終製品まで持続する。
【0041】
従って本発明の方法に関して、有利には1S−DDS工程後にウェーハ表面の低い粗さを保証する特に細かい研削粒子を使用する。しかし粒子の細かさは、1S−DDSにより半導体ウェーハの入口表面の直接処理(従って、例えばMWSによる単結晶ロッドの切断の後に)がなお可能であることにより限界が定められ、これが少ないほど、使用される研削粒子が大きい。この反対の要求は特別のセラミック結合研削盤により満たされ、従ってその使用は本発明の方法の範囲で有利である。USメッシュまたはJISメッシュ#2000(および相当するFEPA規格、平均粒度約4〜6μm)によるまたはこれより細かい研削剤粒度を有する研削盤が特に有利である。結合硬さおよび結合多孔性、研削粒子密度および研削粒子分布曲線および若干の他の材料パラメーターおよびスピンドル送りおよびスピンドルの動きおよび除去のような1S−DDGの処理パラメーターを処理される材料に適合することができる。
【0042】
本発明により製造される半導体ウェーハは、1S−DDGの部分処理工程後に低い表面粗さおよび低い密度および残留する結晶格子欠陥(損傷)の少ない深さを有する。例えば本発明の方法の有利な構成では研削粒子ふるい#2000(粒度4〜6μm)のセラミック結合研削盤でRMS約400Åおよび粒度1.5μmでRMS約100Åの粗さが達成される。更に研削盤プロトタイプを使用して、本発明の唯一の1S−DDG処理工程でRMS約50Åの粗さがすでに達成される。これは片面研削(放射線研削)の際に実質的にRMS500Åより低くない達成可能な粗さに匹敵し、きわめて細かい作業が可能であり、なお経済的な除去率を供給し、同様にそれ自体削る(添加しない)、技術水準に相当する合成樹脂結合研削盤である。(高域80μm未満の1μmダイアモンド尖筆を有する表面粗さ測定器からの測定値)。粗さは、特にすでに材料を節約する連続研磨除去が所望の最終仕上げを供給できるほど低い。更に研磨の際の機械的負荷により欠陥の伝導が行われず、従って残留する結晶欠陥は最終製品まで持続しない。本発明による1S−DDG法は原則的に最終製品に近い細かい処理を可能にする。ウェーハ台(チャック)が存在しないことにより、研削した半導体ウェーハにおいて、材料を多く除去するかもしくは材料を修復しなければならない、台の接触による損傷、従って掻き傷等が生じることがない。
【0043】
半導体ウェーハは1S−DDGの部分処理工程後に工程の目標値の周りのきわめて少ない厚さのばらつきを有する。従って本発明の対象は、一工程での半導体ウェーハの同時両面研削の直後に、求める平均目的厚さ(シックネス、<THK>)からの差ΔTHK0.75μm以下を有し(ΔTHK=無試験での平均ウェーハ厚さ<THK>の標準偏差)、全厚さばらつきTTV1μm以下を有する、半導体ウェーハである。
【0044】
更に半導体ウェーハは1S−DDGの部分処理工程後にきわめて回転対称であり、すなわち半導体ウェーハ内部の残留するTTV値を供給する厚さ分布が半径対称(1パラメーター)の横断面特性によりほぼ完全に決定される。従って本発明の対象は更に、一工程の半導体ウェーハの同時両面研削の直後に回転非対称値ΔROT0.5μm以下を有する半導体ウェーハである。
【0045】
定義により、厚さ分布の残留する角度依存性に属する回転非対称値ΔROTは常に全部の厚さ分布TTVに等しいかまたは小さくなければならない。次の技術水準による研削法において、実際に、例えば片面研削の場合の浮遊するチャック(高い衝撃)による、回転非対称値ΔROT、例えば半導体ウェーハのくさび形から、全厚さばらつき
TTV=maxφ、r{THK(φ1、r1)−THK(φ2、r2)}
にかなりの寄与を生じる。
【0046】
ΔROTはTTVと同様に
ΔROT=maxr[maxφ{THKr(φ1)−THKr(φ2)}]
として定義され、ここでmaxφ、rは角度φおよび半径rが変動する際に得られる高さの差:THK(φ1、r1)−THK(φ2、r2)の最大値を示し、maxφはrが固定し、φが変動する場合に得られる最大値、maxrはφが固定し、rが変動する場合に得られる最大値を表し、THKr(φ)はrが固定した場合のφに依存する場所的厚さTHKを示す。
【0047】
本発明の半導体ウェーハは、その良好な目標厚さ寸法安定性により、研磨による直接的後処理に特に適している。予備研磨は大部分が多数のウェーハの処理工程であり、処理工程で同時に多数のウェーハを平行に研磨板上で処理する。この複数のウェーハ研磨工程で得られる半導体ウェーハのきわめて均一な入口厚さは、均一な材料の除去および同時に無研磨のすべてのウェーハに関する良好な形状およびナノトポロジーに特徴付けられる効率のよい研磨法の基本前提である。これは1つの研磨工程ですべてのウェーハに関して同じ個々の研磨運動学で付与される。特にウェーハが固定されずに薄い案内かごに存在し、2つの研磨板の間にいわば自由に浮遊して研磨される、両面研磨の場合に、場合による入口厚さのばらつきは個々のウェーハへの不均一な負荷分布を生じる。これは破壊の危険性を高める、それというのも研磨工程の開始時にきわめて厚いウェーハは研磨板の負荷の大部分を取り込むからである。更に入口厚さの大きなばらつきはウェハーからウェハーへの異なる運動学、すなわち個々の固有の動きを生じる。厚いウェーハは速く回転し、薄いウェーハは遅く回転する。これは再び個々のウェーハにおいて両面研磨後の異なる形状を生じる。
【0048】
更に入口厚さの変動により複数のウェーハの研磨の際の材料除去の最小値が高まり、これは許容される形状および他のウェーハ特性において十分に均一な出口厚さを達成するために必要である。
【0049】
研磨による材料除去はきわめて費用がかかる。従ってできるだけ短い研磨工程が有利である。従って1S−DDG法を供給するような、きわめて均一な入口厚さが必要である。例えばDDG粗削りおよびSSG仕上げ削りまたは2×SSG仕上げ削りの組み合わせた方法において、同じウェーハ出口厚さを供給するDDG法の内在する利点は、SSGまたは2×SSGでの後処理により再び無駄になり、それというのもSSGは本来かなり劣る最終厚さ安定性から供給されるからである。これはSSGの場合のウェーハ保持器(チャック)と研削スピンドルとの軸のずれに対するDDGの場合の研削スピンドル軸の共線性に由来する。DDGの場合の共線性が、この方法を研削盤の一時的な削りやすさの変動に強くする場合に、内在的に硬く、ねじれに強い。軸のずれは、研削盤の削りやすさが当然ながら変動する場合に、互いに軸を転倒させるかまたは機器での弾性ねじれを生じ、これが研削スピンドルのふさぎにより形成される圧力の逆圧を相殺する。
【0050】
更に作業中の一時的な材料厚さの正確な測定がDDGの場合にのみ可能であり、それはこの場合にウェーハの両面が処理中に自由に到達可能であるからである。SSGにおいてはウェーハ面がチャックに固定され、チャックが一時的な厚さの正確な測定を妨げるが、それはチャック上の、一般に波形の半導体ウェーハの不足する平面層から生じる、チャック表側と材料裏側の間の多くの位置に残留する間隙が知られてなく、更に残留する高いぐらつきおよびチャックの非平坦度自体が厚さの測定を劣化するからである。実際のウェーハ厚さの測定は付加的に、2×SSG法で典型的に軟質チャックと硬質チャックを交互に使用し、ソフトチャック上の厚さの測定が一般に可能でないことにより困難になる。
【0051】
半導体ウェーハは1S−DDGの部分処理工程後に高い目標形状忠実さを有する。すなわち1S−DDG後の半導体ウェーハの実際の形状は、研磨または場合によるエッチングの連続処理工程の導入形状を形成するような、所望の形状からわずかに逸脱する。更に1S−DDG後に場合によりなお残留する残留形状のずれは常に連続処理に特に重要でない種類である。
【0052】
従って、例えば両面研磨(DSP)は、任意に分配される局所的厚さ:
THK=THK(φ、r)
から得られる全厚さばらつきTTV(ΔROTおよびTTVに関するそれぞれ比較可能な値での)よりウェーハ厚さTHKの残留する回転非対称値ΔROTに向かって決定的に反応するが、それはDSP自体が回転対称のウェーハ形状を形成し、比較可能な回転非対称性(例えばくさび形)が複数の研磨除去によりはじめて有効に除去できるからである。特に意図的な形状のずれにより連続処理の処理特性が予め補償できる場合は、一般に連続処理の最適な導入形状はしばしば理想的な平らなウェーハから逸脱する。ここで例として、再び、所定の条件下で、平らで平行な表面の求める(および達成可能な)理想からずれて、回転対称の、凸形に湾曲した表面に傾き(両凸レンズ)、従って1S−DDGによる同様に必要な回転対称の、意図的に凹面に湾曲した表面(両凹レンズ)を得るDSPが挙げられる。
【0053】
1S−DDGの使用による全製造工程の短縮により、研削されたウェーハは仕上げ処理したウェーハの仕上げに接近するので、良好な形状の点は機械的成形処理後にすでに重要である。本発明の処理系列の連続処理が、特に研磨の際のかなり減少した材料の除去を伴う短い連続処理の場合に、ウェーハ形状の実質的な変動を伴わないので、1S−DDG法を供給するような、機械的処理工程後の特に平坦なウェーハが一般に有利である。
【0054】
半導体ウェーハを製造する有利な本発明の連続処理は、以下の部分工程
a)半導体ロッドを多数の半導体ウェーハに切断する工程、
b)半導体ウェーハの縁部を面取りする工程、
c)半導体ウェーハの両面を同時に研削する工程、1S−DDG、
d)半導体ウェーハを研磨する工程を有し、この場合に工程c)は半導体ウェーハの平面を処理する、唯一の削る機械的処理工程である。
【0055】
工程a)は、取り出された、寸法の安定した単結晶からウェーハ状の単位を切断する切断工程である。この切断工程は技術水準により行われ、逐次的切断工程(他のウェーハの後にウェーハを切断する)または同時切断工程(削らないすべてのウェーハを同時に切断する)であってもよい。逐次的切断工程は、例えば内径ソー(ID)または帯鋸で実施する。ウェーハの切断とロッド平面、すなわち形成される半導体ウェーハ表面の研削を同時に行う(グラインド−スライシング、GS)ことも可能である。しかし本発明の連続処理の範囲で、ワイヤソー(マルチワイヤスライシング、MWS)を用いて、選択的に切削懸濁液(スラリー切断ラッピング、SMWS)を使用して、または結合した研削粒子を有するワイヤを用いて(例えばダイアモンドワイヤ切断研削、D−MWS)同時に切断する工程が有利である。MWS法の利点は少ない費用、高い処理量およびロッド直径が大きい場合の使用可能性である。例えば鋸の波のようなMWSに典型的な欠点は、本発明の方法において引き続く両面研削工程により特に有利に取り除かれる。
【0056】
工程b)においてウェーハ縁部の成形(縁部/ノッチの面取り)を行う。この工程は技術水準による方法から任意に選択することができる。成形研削体での研削、研削体上の半導体ウェーハの輪郭を移動する研削、またはローラー研削、ベルト研削または布研削が可能である。特に縁部の細かい面取りもしくは縁部の予備面取りおよび縁部の研磨の組み合わせた方法を使用することができる。従来の粗い面取りの場合に他の処理工程で場合により適当な位置で縁部/ノッチ研磨工程を備えるべきである。
【0057】
縁部の面取りは選択的に1S−DDGにより行うことができる。この方法の欠点は、1S−DDGの場合のなお寸法の安定しないウェーハ直径および鋭いウェーハ縁部による困難な材料取り扱いおよび1S−DDGにより達成される半導体ウェーハの表面仕上げの引き続く縁部の面取りの際の再度の取り付けによる危険である。これに対して、例えば特開平8−090401号に記載されるような、縁部の面取りの際に予備面取り工程および仕上げ面取り工程(研削および研磨)の組み合わせを使用できることが有利である。
【0058】
工程c)は前記の1S−DDG工程である。
【0059】
工程d)は技術水準による研磨工程である。これは一般に予備研磨および仕上げ研磨からなり、従って以下に別々に考察する。予備研磨は多数のウェーハの研磨工程または1つのウェーハの研磨工程、片面研磨工程または両面研磨工程であってもよい。両面研磨工程は逐次的片面研磨工程(最初に裏側、その後表側)または同時両面研磨工程(DSP)であってもよい。1つのウェーハの研磨工程、多数のウェーハの研磨工程、片面研磨工程または両面研磨工程のすべての組み合わせが可能である。しかしDSPに関して、従来は多数のウェーハの同時両面研磨工程のみが技術水準である。仕上げ研磨は一般に片面研磨として実施する。
【0060】
工程d)で種々の研磨工程を有する以下の本発明による処理工程が有利である。研磨は両面予備研磨、片面研磨、ウェーハ表側の仕上げ研磨の群からなってもよい。このほか半導体ウェーハの両面を逐次的に片面研磨し、これに続いて半導体ウェーハの表側を仕上げ研磨する処理工程が可能である。予備片面研磨および仕上げ片面研磨は互いに別々にまたは組み合わせて行うことができる。その際例えば裏側予備研磨および表側予備研磨を1つの機械でまたは1つの工程で行うことができる。選択的に表側予備研磨および表側仕上げ研磨の組み合わせを1つの機械でまたは1つの工程で行うことができる。半導体ウェーハの表側を予備研磨し、その後仕上げ研磨する処理工程も可能である。予備片面研磨および仕上げ片面研磨を再び分離する(例えば別々の機械で)かまたは一緒にする(例えば異なる研磨板を有する1つの機械で、この間に半導体ウェーハが処理を中断せずに、取り入れまたは取り出し工程なしに、場合によりこの間に清浄化工程を有して直接移動する)ことができる。
【0061】
場合により両面研削c)および研磨d)の間にエッチング工程または(強い)浄化工程を挿入することができ、この場合に同時に両面でまたは逐次的に片面でまたは片面のみ(例えばスピン−エッチ法)で化学物質がウェーハ表面から削られる。このようにして、必要な場合は、結晶格子欠陥および表面張力が減少し、汚染が取り除かれる。しかしエッチング工程のない処理工程が有利である。これは材料、時間および費用を節約し、処理工程を簡単にする。更にエッチングにより常に生じる、機械的処理の場合に達成されるウェーハ形状の劣化が回避される。
【0062】
そのほか浄化工程、選別工程、測定工程および包装工程のような多数の他の工程を実施することができるが、これらはしかしウェーハ表面の平坦度に影響しない。更に仕上げ研磨後にウェーハ表面を、例えばエピタキシャル膜で被覆することができる。
【0063】
本発明により仕上げ処理された半導体ウェーハは、例えば仕上げ研磨後に、際立った位置平坦度(ナノトポロジー)を有する。従って本発明は、2mm×2mmの大きさの任意の測定領域で20nmより小さく、10mm×10mmの大きさの任意の測定領域で50nmより小さいウェーハの表側の最大非平坦度を有する半導体ウェーハに関する。
【0064】
これにより、本発明のウェーハは、製造するためにCMP工程を使用する、特に要求の多い構造素子を高い収率で生じる引き続く処理に特に適している。このCMP工程は前記の短い到達距離の領域で残留非平坦度に特に決定的に反応する。
【0065】
本発明の方法は、特に、工程a)で半導体ロッドをワイヤ鋸引き(マルチワイヤスライシング、MWS)で切断する際に鋸引きのワイヤが亀裂し、従って新しいワイヤと交換しなければならない場合に、良好なナノトポロジーを生じる。これは切断後にウェーハの厚さ特性に際立った工程を生じる。この種のワイヤ亀裂ウェーハは技術水準により高価な使用のために更に使用することができず、一般に廃物であり、全製造費用に相当する劇的な結果を生じるが、それはワイヤの亀裂が常に鋸引きの損失を有するそれぞれすべてのウェーハ、すなわち約200〜300個のウェーハに同時に関係するからである。本発明の方法はこの種のウェーハをなお高価な最終生成物に更に処理することを可能にする。
【0066】
本発明により製造される半導体ウェーハの他の特に有利な特性は外側の縁部に至るまでのその高い平坦度である。特に現在ウェーハ表面の評価の際に排除されている縁部領域に関して良好な形状値を有する(縁部排除領域)。縁部排除領域は現在典型的には3mmである。本発明により製造される半導体ウェーハにおいては、例えば2mm(期待される標準値)、1mm(将来)および0.5mmの縁部排除領域で特定の表面領域が増加するとともに品質が劣化する。
【0067】
本発明により製造されるウェーハは、特に縁部の減少を示さず、すなわち凸面の形を示さないかまたはウェーハ縁部に向かって厚さが減少しない。この種の縁部の減少はSSGまたは2×SSGにおいてここで必要とされる大きな研削盤直径により生じる。SSGで使用される研削盤の直径は典型的には処理される半導体ウェーハの直径より大きい。これはできるだけ直線の直径でウェーハ上に延びる交差通路の理想に接近するために必要である。これによりチャック軸および研削スピンドル軸のずれによる研削の際の不均一な力の導入による不安定性が妨害される。その結果としてSSGの際に必然的に大きい研削盤がほとんど垂直にウェーハ縁部上を通過してウェーハ平面内を研削する。垂直な速い研削平面の研削は構造的に弱い縁部で微視的な縁部の破壊を生じる。更にSSG法はいわゆる放射線研削の研削運動学(平行な交差しない研削溝)によりウェーハ縁部の結晶格子の減少を生じ、これは引き続く処理で、例えば化学的エッチングまたは化学的機械的研磨によりウェーハ縁部の材料の除去を増加する。
【0068】
SSGにおいて交差しない放射状の放射線研削は一般に軽いボール状のチャック上の材料の凹面の取り付けおよび相当するチャック軸またはスピンドル軸の互いのわずかな傾きにより強要される。SSGにおいて原則的にクロスグラインディングが可能である。しかしこれは不利であり、それというのもチャック軸/スピンドル軸のずれおよびこれから生じる内在する不安定性の傾向により、軸の予め固定された方向での運転の際よりなお不均一な振動するかみ合わせ等が行われるからである。
【0069】
しかしDDGにおいて、有利には処理される半導体ウェーハの半分の直径の範囲の直径を有する小さい研削盤を使用することができる。これは、両方の研削盤スピンドルの軸がまさに一列に存在し(共線性)、SSGと異なりDDGにおいてはすべての力が相殺されるので可能である。これは、研削体がウェーハ縁部にほぼ平行に、従ってきわめて穏やかに小さい研削角度でウェーハ平面内に研削することを生じる。これにより縁部の微細な破壊が起こりそうにない。更にDDGの交差式研磨は結晶学的に好ましい結晶格子損傷を生じることがなく、縁部領域での不均一な連続工程−材料除去を伴わない。
【0070】
【実施例】
本発明の方法の利点を以下に図面および実施例により説明する。
【0071】
図1および図2はそれぞれ機械的処理を行った後の本発明により製造される両面研削されたシリコンウェーハ(図1)および技術水準により製造されたシリコンウェーハ(図2)の顕微鏡写真である。
【0072】
図3および図4はそれぞれ機械的処理を行った後の本発明により製造される両面研削されたシリコンウェーハ(図3)および技術水準により製造されたシリコンウェーハ(図4)の縁部領域の表面形状を示す。
【0073】
図5および図6は研磨を行った後の本発明により製造されるシリコンウェーハのナノトポロジー(図5)を同様に研磨を行った後の技術水準により製造されるシリコンウェーハのナノトポロジー(図6)と比較して示す。
【0074】
図7および図8は図5および図6と同じ比較を示すが、シリコンウェーハはワイヤソー(MWS)による切断の際に鋸のワイヤが亀裂した棒片に由来する。
【0075】
例1
本発明により、ワイヤソーを用いて公称直径300mmの寸法が安定した単結晶を切断し、大きさ#2000(約4〜6μm)のセラミック結合研削粒子を有する研削盤を使用して縁部を面取りし(1S−DDG)、エッチング装置中でフッ化水素酸および硝酸の適当な混合物で、ウェーハ表面上をエッチング混合物の流れが積層状に移動してエッチングし、両面予備研磨し、片面仕上げ研磨することによりシリコンウェーハを製造した。
【0076】
図1は部分処理工程1S−DDG後のシリコンウェーハ表面の拡大図(顕微鏡写真)を示す。1S−DDGの互いに交差する研削の溝2が明らかに認識できる。低い粗さおよび損傷の深さと一緒に引き続くエッチングまたは引き続く深部浄化を無駄にする表面の摩耗および汚染は存在しない。表面は清浄であり、均一である。
【0077】
テストゾンデで記録した形状グラフの形の、部分処理工程1S−DDG後のシリコンウェーハの縁部領域の定量的な図が図3に示される。ウェハー表面4aと予め意図的に面取りしたウェーハ縁部5aの突然の移行領域を有するウェーハ縁部に至るまでの良好な平坦度10aが明らかに認識できる。縁部の面取りの際に形成される斜角面は繊細な高さスケール(単位10kÅ=1μm)によりほぼ垂直な線で下に向かって認識できる。
【0078】
仕上げ加工し、研磨したシリコンウェーハの表側は図5に示される。位置的な高さの差(ー200nm〜+75nm)の灰色値表現が干渉分析法から得られた。表面8aはほぼ完全に平らである。特に全部の表面上で2mm×2mmおよび10mm×10mmの任意の測定領域ですべての位置的高さの差は20nmより小さいかまたは50nmより小さい。灰色値は表面の絶対高さを示し、高さ0は回帰平面に相当する。
【0079】
比較例1
シリコンウェーハを例1と同様に製造し、機械的処理工程の際に1S−DDG法を2回の逐次的片面研削(2×SSG)に代えた。2×SSG法は第1のソフトチャック研削工程、引き続きチャックの取り外し、シリコンウェーハの回転および中間洗浄、第2のハードチャック研削工程からなる。大きさ15μm(約#1200)の研削粒子を有する合成樹脂結合研削盤を使用した。更に機械的処理と研磨の間に酸による積層流動エッチング工程を行い、全材料除去は20μmであった。
【0080】
図2は機械的処理後のシリコンウェーハ表面の拡大図(顕微鏡写真)を示す。ほぼ平行な、交差しない個々の研削溝1が認識できる。研削盤の合成樹脂結合の摩耗3は引き続く材料を除去する深部浄化またはエッチング工程を必要とする。この付加的な工程の間にマスキングにより摩耗位置で材料の増加が残留し、これは粗さを劣化し、かなり多くの材料の除去を必要とする。
【0081】
機械的処理後のウェーハ表面の縁部領域の形状グラフ10bは図4に示される。使用される研削法により予め意図的に面取りした縁部領域5bに対するウェーハ平面4bの早すぎる減少7が生じる。現在一般的な縁部排除領域3mm(この図ではほぼx=7000μmの場合)において好ましくない縁部の減少7は、約3kÅ=0.3μmの誤差を有してシリコンウェーハの全平坦度になお寸法安定に寄与しない。将来の、減少した縁部排除帯域2mm(ここでほぼx=8000μmの場合に、誤差Δyはほぼ4kÅ=0.4μm)、1mm(xほぼ9000μm、Δyほぼ6kÅ=0.6μm)または0.5mm(xほぼ9500μm、Δyほぼ8kÅ=0.8μm)およびウェハー全表面への期待される、高い平坦度の要求において、この縁部の減少7は明らかに品質が低下し、収率が減少して明らかにされる。フィルター処理していない形状グラフ10bおよび高域濾過した粗さの曲線11が示される。
【0082】
図6は仕上げ処理したシリコンウェーハのナノトポロジーを示す。−155nm〜+95nmの灰色値表現は再び干渉分析法に由来する。際立った、短い到達距離の局所的高さの差(8b)が明らかに認識でき、2mm×2mmまたは10mm×10mmの大きさの選択された測定領域内部でしばしば20nmより高く、または50nmより高い。技術水準により製造したこの種の半導体ウェーハは要求の多い、高度に集積されたマイクロエレクトロニクス多層構造素子および特にこの場合に使用される化学的機械的研磨工程(CMP)への引き続く処理に適さない。
【0083】
例2
例1と同様に本発明によりシリコンウェーハを製造した。例1との相違は、MWSによるシリコン単結晶の切断の際に鋸のワイヤが亀裂し、新しいワイヤを入れた後に切断工程を行うことだけである。処理の中断により、熱のドリフトおよび他の理由により常にこうして切断したウェーハの厚さの特性が明らかに際立った工程を生じる。引き続く処理を除いたこの工程は、ほぼ完全に、図7に示されるインターフェログラムのように示される。最終生成物の表面9aはほぼ完全に平らである。
【0084】
比較例2
ワイヤの亀裂が生じた例2の鋸引きの損失からのシリコンウェーハを技術水準による比較例1と同様に引き続き処理した。図8は仕上げ処理したシリコンウェーハのインターフェログラムを示す。図7と比較して明らかに粗い高さスケール(4Aの−100nm〜+35nmに比べて−165nm〜+145nm)でさえも、表面9bのワイヤの亀裂の際に生じる工程は、研磨後の、仕上げ処理したウェーハでの重大な位置的な高さの差として明らかに認識できる。技術水準により製造したこの種のウェーハおよびワイヤの亀裂が生じたすべてのソーは、要求の多い高度に集積したマイクロエレクトロニクス多層構造素子への引き続く処理に、特にこの場合に化学的機械的平坦化工程(CMP)を使用する場合に適さない。
【図面の簡単な説明】
【図1】機械的処理を行った後の本発明により製造される両面研削されたシリコンウェーハの基板上の微細なパターンを示す顕微鏡写真である。
【図2】機械的処理を行った後の技術水準により製造されたシリコンウェーハの基板上の微細なパターンを示す顕微鏡写真である。
【図3】機械的処理を行った後の本発明により製造される両面研削されたシリコンウェーハの縁部領域の表面形状を示す図である。
【図4】機械的処理を行った後の技術水準により製造されたシリコンウェーハの縁部領域の表面形状を示す図である。
【図5】研磨を行った後の本発明により製造されるシリコンウェーハの基板上の微細なパターンを示す図である。
【図6】研磨を行った後の技術水準により製造されるシリコンウェーハの基板上の微細なパターンを示す図である。
【図7】本発明による仕上げ処理したシリコンウェーハの基板上の微細なパターンを示す図である。
【図8】技術水準による仕上げ処理したシリコンウェーハの基板上の微細なパターンを示す図である。
Claims (9)
- 1つの工程での半導体ウェーハの両面の同時研削、1S−DDGを有する半導体ウェーハの製造方法において、この研削が唯一の削る機械的処理工程であり、この工程により半導体ウェーハの平面を処理することを特徴とする、半導体ウェーハの製造方法。
- 以下の部分工程:
a)半導体ロッドを多数の半導体ウェーハに切断する工程、
b)半導体ウェーハの縁部を面取りする工程、
c)半導体ウェーハの両面を同時に研削する工程、1S−DDG、
d)半導体ウェーハを研磨する工程
を有する請求項1記載の方法。 - 半導体ウェーハの研磨の前にウェーハの表面の片面または両面をエッチング剤で処理する請求項2記載の方法。
- 研削の際にセラミック結合研削盤を使用する請求項1から3までのいずれか1項記載の方法。
- 研削の際に、半仕上げ品を供給する研削剤粒度を有する研削盤を使用する請求項1から4までのいずれか1項記載の方法。
- JIS/USメッシュ#2000またはこれより細かい研削剤粒度を使用する請求項5記載の方法。
- 1つの工程での半導体ウェーハの両面の同時研削1S−DDGの直後に、求められる目的密度THKからの差ΔTHKが0.75μm以下であり、形状値TTVが1μm以下であり、かつ回転対称値ΔROTが0.5μm以下である半導体ウェーハ。
- 2mm×2mmの大きさの任意の測定領域で20nmより小さく、10mm×10mmの大きさの任意の測定領域で50nmより小さいウェーハの表側の最大非平坦度を有する半導体ウェーハ。
- 縁部排除領域に至るまで最大非平坦値0.5mmが満たされている請求項8記載の半導体ウェーハ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10142400A DE10142400B4 (de) | 2001-08-30 | 2001-08-30 | Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171493A Division JP5358531B2 (ja) | 2001-08-30 | 2010-07-30 | 半導体ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007053119A true JP2007053119A (ja) | 2007-03-01 |
Family
ID=7697042
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247560A Pending JP2007053119A (ja) | 2001-08-30 | 2002-08-27 | 半導体ウェーハの製造方法および半導体ウェーハ |
JP2010171493A Expired - Lifetime JP5358531B2 (ja) | 2001-08-30 | 2010-07-30 | 半導体ウェーハの製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171493A Expired - Lifetime JP5358531B2 (ja) | 2001-08-30 | 2010-07-30 | 半導体ウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7077726B2 (ja) |
JP (2) | JP2007053119A (ja) |
KR (1) | KR100511381B1 (ja) |
CN (1) | CN1265439C (ja) |
DE (1) | DE10142400B4 (ja) |
TW (1) | TW575929B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302408A (ja) * | 2008-06-16 | 2009-12-24 | Sumco Corp | 半導体ウェーハの製造方法 |
JP2010109370A (ja) * | 2008-10-29 | 2010-05-13 | Siltronic Ag | 半導体ウェーハの両面をポリッシングする方法 |
JP2014057081A (ja) * | 2010-10-20 | 2014-03-27 | Siltronic Ag | 単結晶シリコンで構成された半導体ウェハを熱処理中に支持するための支持リング、該半導体ウェハの熱処理のための方法、および単結晶シリコンで構成された熱処理された半導体ウェハ |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
JP4092993B2 (ja) * | 2002-09-13 | 2008-05-28 | 信越半導体株式会社 | 単結晶育成方法 |
US7597815B2 (en) * | 2003-05-29 | 2009-10-06 | Dressel Pte. Ltd. | Process for producing a porous track membrane |
DE10344602A1 (de) * | 2003-09-25 | 2005-05-19 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben |
DE102004005702A1 (de) * | 2004-02-05 | 2005-09-01 | Siltronic Ag | Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe |
DE102004031966A1 (de) * | 2004-07-01 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102005046726B4 (de) * | 2005-09-29 | 2012-02-02 | Siltronic Ag | Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung |
US7601049B2 (en) * | 2006-01-30 | 2009-10-13 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
US7662023B2 (en) * | 2006-01-30 | 2010-02-16 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
US7930058B2 (en) * | 2006-01-30 | 2011-04-19 | Memc Electronic Materials, Inc. | Nanotopography control and optimization using feedback from warp data |
WO2007130708A1 (en) * | 2006-01-30 | 2007-11-15 | Memc Electronic Materials, Inc. | Double side wafer grinder and methods for assessing workpiece nanotopology |
DE102006062871B4 (de) * | 2006-07-13 | 2012-06-21 | Peter Wolters Gmbh | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben |
DE102006062872B4 (de) * | 2006-07-13 | 2012-06-14 | Peter Wolters Gmbh | Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben |
DE102007030958B4 (de) | 2007-07-04 | 2014-09-11 | Siltronic Ag | Verfahren zum Schleifen von Halbleiterscheiben |
CH701168B1 (de) * | 2007-08-17 | 2010-12-15 | Kellenberger & Co Ag L | Verfahren und Bearbeitungsmaschine zur Behandlung von Werkstücken. |
JP2010073137A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体集積回路設計方法及び設計プログラム |
DE102009025243B4 (de) | 2009-06-17 | 2011-11-17 | Siltronic Ag | Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium |
DE102009051008B4 (de) * | 2009-10-28 | 2013-05-23 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102010005904B4 (de) * | 2010-01-27 | 2012-11-22 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
JP6045542B2 (ja) * | 2014-09-11 | 2016-12-14 | 信越半導体株式会社 | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 |
CN106482692A (zh) * | 2016-09-29 | 2017-03-08 | 广州兴森快捷电路科技有限公司 | 3d打印阻焊厚度均匀性的测试方法及测试装置 |
EP3364247A1 (en) | 2017-02-17 | 2018-08-22 | ASML Netherlands B.V. | Methods & apparatus for monitoring a lithographic manufacturing process |
CN112454014B (zh) * | 2020-10-29 | 2022-10-11 | 中国工程物理研究院激光聚变研究中心 | 一种红外透明陶瓷晶粒尺寸的测量方法 |
CN112621557B (zh) * | 2020-12-17 | 2022-08-09 | 江苏集萃精凯高端装备技术有限公司 | Yag晶片的抛光方法 |
EP4047635A1 (de) | 2021-02-18 | 2022-08-24 | Siltronic AG | Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial |
CN113611593B (zh) * | 2021-08-02 | 2024-06-14 | 中国电子科技集团公司第四十六研究所 | 一种超薄锗片翘曲形貌的控制方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0226608Y2 (ja) * | 1985-10-23 | 1990-07-19 | ||
JPS63127872A (ja) * | 1986-11-17 | 1988-05-31 | Kobe Steel Ltd | 薄板円板の鏡面加工方法 |
JPH02106259A (ja) * | 1988-10-14 | 1990-04-18 | Daisho Seiki Kk | 両頭平面研削装置 |
JP2839801B2 (ja) * | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
JP3923107B2 (ja) * | 1995-07-03 | 2007-05-30 | 株式会社Sumco | シリコンウェーハの製造方法およびその装置 |
KR100227924B1 (ko) * | 1995-07-28 | 1999-11-01 | 가이데 히사오 | 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치 |
JPH0976147A (ja) * | 1995-09-08 | 1997-03-25 | Kao Corp | 表面加工基板及びその製造方法 |
JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
JPH09270396A (ja) * | 1996-03-29 | 1997-10-14 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製法 |
JP3339545B2 (ja) * | 1996-05-22 | 2002-10-28 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
DE19704546A1 (de) * | 1997-02-06 | 1998-08-13 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe |
JPH10256203A (ja) * | 1997-03-11 | 1998-09-25 | Super Silicon Kenkyusho:Kk | 鏡面仕上げされた薄板状ウェーハの製造方法 |
US6296553B1 (en) | 1997-04-02 | 2001-10-02 | Nippei Toyama Corporation | Grinding method, surface grinder, workpiece support, mechanism and work rest |
JPH11154655A (ja) * | 1997-11-21 | 1999-06-08 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製造方法 |
DE19823904A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben |
JP3328193B2 (ja) | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
DE19833257C1 (de) * | 1998-07-23 | 1999-09-30 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe |
JP3664593B2 (ja) * | 1998-11-06 | 2005-06-29 | 信越半導体株式会社 | 半導体ウエーハおよびその製造方法 |
JP4493062B2 (ja) * | 1999-06-30 | 2010-06-30 | 株式会社Sumco | 両面研磨ウェーハの製造方法 |
JP3794538B2 (ja) * | 1999-09-02 | 2006-07-05 | 信越半導体株式会社 | 両面同時研削装置および両面同時研削方法 |
US6726525B1 (en) * | 1999-09-24 | 2004-04-27 | Shin-Estu Handotai Co., Ltd. | Method and device for grinding double sides of thin disk work |
-
2001
- 2001-08-30 DE DE10142400A patent/DE10142400B4/de not_active Expired - Lifetime
-
2002
- 2002-07-31 US US10/209,121 patent/US7077726B2/en not_active Expired - Lifetime
- 2002-08-27 JP JP2002247560A patent/JP2007053119A/ja active Pending
- 2002-08-27 KR KR10-2002-0050844A patent/KR100511381B1/ko active IP Right Grant
- 2002-08-29 TW TW91119729A patent/TW575929B/zh not_active IP Right Cessation
- 2002-08-30 CN CNB02141985XA patent/CN1265439C/zh not_active Expired - Lifetime
-
2010
- 2010-07-30 JP JP2010171493A patent/JP5358531B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302408A (ja) * | 2008-06-16 | 2009-12-24 | Sumco Corp | 半導体ウェーハの製造方法 |
JP2010109370A (ja) * | 2008-10-29 | 2010-05-13 | Siltronic Ag | 半導体ウェーハの両面をポリッシングする方法 |
US9224613B2 (en) | 2008-10-29 | 2015-12-29 | Siltronic Ag | Method for polishing both sides of a semiconductor wafer |
JP2014057081A (ja) * | 2010-10-20 | 2014-03-27 | Siltronic Ag | 単結晶シリコンで構成された半導体ウェハを熱処理中に支持するための支持リング、該半導体ウェハの熱処理のための方法、および単結晶シリコンで構成された熱処理された半導体ウェハ |
Also Published As
Publication number | Publication date |
---|---|
CN1434489A (zh) | 2003-08-06 |
JP2010283371A (ja) | 2010-12-16 |
DE10142400B4 (de) | 2009-09-03 |
TW575929B (en) | 2004-02-11 |
KR20030019144A (ko) | 2003-03-06 |
KR100511381B1 (ko) | 2005-08-31 |
CN1265439C (zh) | 2006-07-19 |
JP5358531B2 (ja) | 2013-12-04 |
DE10142400A1 (de) | 2003-03-27 |
US20030060050A1 (en) | 2003-03-27 |
US7077726B2 (en) | 2006-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5358531B2 (ja) | 半導体ウェーハの製造方法 | |
US7250368B2 (en) | Semiconductor wafer manufacturing method and wafer | |
Pei et al. | Grinding of silicon wafers: a review from historical perspectives | |
US6884154B2 (en) | Method for apparatus for polishing outer peripheral chamfered part of wafer | |
US7867059B2 (en) | Semiconductor wafer, apparatus and process for producing the semiconductor wafer | |
KR101002250B1 (ko) | 에피택셜 웨이퍼 제조 방법 | |
JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
JP5538253B2 (ja) | 半導体ウェハの製造方法 | |
KR100818683B1 (ko) | 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법 | |
CN112513348B (zh) | SiC晶片和SiC晶片的制造方法 | |
US6284658B1 (en) | Manufacturing process for semiconductor wafer | |
JP2007306000A (ja) | 異形成形されたエッジを備えた半導体ウェーハを製作するための方法 | |
EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
US20030060020A1 (en) | Method and apparatus for finishing substrates for wafer to wafer bonding | |
JPH10180624A (ja) | ラッピング装置及び方法 | |
JP4133935B2 (ja) | シリコンウエハの加工方法 | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
TWI427690B (zh) | 雙面化學研磨半導體晶圓的方法 | |
KR20150073214A (ko) | 연마물의 제조 방법 | |
JP3648239B2 (ja) | シリコンウエハの製造方法 | |
KR101086966B1 (ko) | 반도체 웨이퍼 연마방법 | |
WO2000047369A1 (en) | Method of polishing semiconductor wafers | |
CN114667594A (zh) | 晶片的研磨方法及硅晶片 | |
JP2010153844A (ja) | 活性層用ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070323 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080812 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100602 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |