JP2007048967A - Solid-state image sensing device, manufacturing method thereof and lens array - Google Patents

Solid-state image sensing device, manufacturing method thereof and lens array Download PDF

Info

Publication number
JP2007048967A
JP2007048967A JP2005232157A JP2005232157A JP2007048967A JP 2007048967 A JP2007048967 A JP 2007048967A JP 2005232157 A JP2005232157 A JP 2005232157A JP 2005232157 A JP2005232157 A JP 2005232157A JP 2007048967 A JP2007048967 A JP 2007048967A
Authority
JP
Japan
Prior art keywords
light
film
groove
light receiving
transmission film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005232157A
Other languages
Japanese (ja)
Inventor
Hidetaka Nishimura
英孝 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005232157A priority Critical patent/JP2007048967A/en
Publication of JP2007048967A publication Critical patent/JP2007048967A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state image sensing device which has a structure capable of readily forming a microlens array of high accuracy, and to provide its manufacturing method. <P>SOLUTION: In order to prevent crosstalks between adjacent pixels by oblique incidence light, clock wiring 38 used as a light-shielding member is arranged on the boundary of a light receiving pixel. The clock wiring 38 is embedded to the groove 62a arranged in an interlayer insulating film 62. The upper surface of the clock wiring 38 is retreated from the surface of the interlayer insulation film 62, and the interlayer insulating film 64 is laminated on this. The interlayer insulating film 64 is depressed in the position of the groove 62a, a convex part of the interlayer insulating film 64 is formed on each light-receiving pixel, and a microlens is constituted by this interlayer insulating film 64. This microlens array is arranged with self alignment at the receiving pixel, based on the groove 62a. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、マイクロレンズアレイを有する固体撮像素子、その製造方法及びレンズアレイに関する。   The present invention relates to a solid-state imaging device having a microlens array, a manufacturing method thereof, and a lens array.

近年、CCDイメージセンサやCMOSイメージセンサを用いた撮像装置は高画素化が求められている。撮像装置を高画素化すると装置全体が大型化してしまうが、携帯電話などのモバイル機器に搭載される小型の撮像装置では、装置全体を大きくすることができない。そのため、小型の撮像装置においては、固体撮像素子の個々の受光画素の面積を小さくすることで高画素化を実現している。   In recent years, an image pickup apparatus using a CCD image sensor or a CMOS image sensor is required to have a high pixel count. When the number of pixels of the imaging device is increased, the entire device becomes large. However, in a small imaging device mounted on a mobile device such as a mobile phone, the entire device cannot be enlarged. For this reason, in a small-sized image pickup device, an increase in the number of pixels is realized by reducing the area of each light receiving pixel of the solid-state image pickup device.

個々の受光画素の面積を小さくする場合、被写体に対応した光を受光する面積が小さくなるため、固体撮像素子の感度が低下する。この対策として、固体撮像素子の個々の受光画素に対応してマイクロレンズを形成する方法が知られている。マイクロレンズを形成することで、受光画素にその面積より広い領域の光を集光させて情報電荷を生成することができるので、固体撮像素子の感度を向上させることができる。   When the area of each light receiving pixel is reduced, the area for receiving light corresponding to the subject is reduced, so that the sensitivity of the solid-state imaging device is lowered. As a countermeasure against this, a method of forming a microlens corresponding to each light receiving pixel of a solid-state imaging device is known. By forming the microlens, light in a region wider than the area of the light receiving pixel can be collected and information charges can be generated, so that the sensitivity of the solid-state imaging device can be improved.

固体撮像素子にマイクロレンズを形成する従来の方法として、例えば、レジストのような有機膜を受光画素の位置に凸部が来るようにパターニングし、これを熱リフローさせて丸みを帯びた断面形状にしてレンズとすることが行われている。また、シリコン酸化膜やシリコン窒化膜のような無機膜を用いてマイクロレンズを形成することも提案されている。下記特許文献1には、無機膜を受光画素の位置に凸部が来るようにパターニングし、これにガスイオンを照射して、断面形状に丸みを与えてレンズとすると共に、レンズ間隔を小さくする技術が開示されている。   As a conventional method for forming a microlens on a solid-state imaging device, for example, an organic film such as a resist is patterned so that a convex portion comes to the position of a light receiving pixel, and this is thermally reflowed to obtain a rounded cross-sectional shape. The lens is used. It has also been proposed to form a microlens using an inorganic film such as a silicon oxide film or a silicon nitride film. In the following Patent Document 1, an inorganic film is patterned so that a convex portion comes to the position of a light receiving pixel, and this is irradiated with gas ions to round the cross-sectional shape to form a lens and to reduce the lens interval. Technology is disclosed.

図7は、従来の固体撮像素子におけるマイクロレンズアレイの製造方法を説明する模式的な素子断面図である。pウェル4を形成された半導体基板2の表面に、受光画素に対応してn型不純物の注入されたチャネル領域6と、p型不純物の注入されたチャネル分離領域8とが形成される。この基板2の上にゲート電極や層間絶縁膜等の積層10が形成され、その上に、配線層を積層しパターニングして、ゲート電極に転送クロックを印加するクロック配線12が形成され、さらに層間絶縁膜としてシリコン酸化膜14及びシリコン窒化膜16が積層される。シリコン窒化膜16は、フォトリソグラフィ技術により受光画素の境界をエッチングされ、受光画素の位置に対応した凸部18を形成される(図7(a))。シリコン窒化膜16にガスイオンを照射することで、凸部18の角が削られ、丸みを帯びた形状のレンズ20が形成される(図7(b))。   FIG. 7 is a schematic device cross-sectional view illustrating a method for manufacturing a microlens array in a conventional solid-state image sensor. On the surface of the semiconductor substrate 2 in which the p-well 4 is formed, a channel region 6 into which n-type impurities are implanted and a channel isolation region 8 into which p-type impurities are implanted are formed corresponding to the light receiving pixels. A stack 10 such as a gate electrode and an interlayer insulating film is formed on the substrate 2, and a wiring layer is stacked and patterned thereon to form a clock wiring 12 for applying a transfer clock to the gate electrode. A silicon oxide film 14 and a silicon nitride film 16 are stacked as insulating films. In the silicon nitride film 16, the boundary of the light receiving pixel is etched by a photolithography technique, and a convex portion 18 corresponding to the position of the light receiving pixel is formed (FIG. 7A). By irradiating the silicon nitride film 16 with gas ions, the corners of the convex portions 18 are cut and a rounded lens 20 is formed (FIG. 7B).

固体撮像素子の他の問題として、光の斜め入射による画素間の混色がある。この混色は、隣接するカラーフィルタを透過した斜め方向からの入射光が本来入射すべき受光画素とは異なる受光画素に入射することにより引き起こされる。この問題への従来知られている対策として、CCDイメージセンサでは、層間絶縁膜上に積層される配線層を用いて、隣接画素への光の斜め入射を阻止する遮光部材を構成する技術が存在し、転送電極に転送クロックを印加するクロック配線やダミー配線が受光画素の境界に沿って配置される。図7のクロック配線12が、このような遮光部材となる。
特開2005−148166号公報
Another problem with solid-state imaging devices is color mixing between pixels due to oblique incidence of light. This color mixture is caused when incident light from an oblique direction that has passed through an adjacent color filter enters a light receiving pixel that is different from the light receiving pixel that should be incident. As a conventionally known countermeasure to this problem, there is a technology in which a CCD image sensor uses a wiring layer stacked on an interlayer insulating film to constitute a light shielding member that prevents oblique incidence of light on adjacent pixels. Then, a clock wiring and a dummy wiring for applying a transfer clock to the transfer electrode are arranged along the boundary of the light receiving pixels. The clock wiring 12 in FIG. 7 is such a light shielding member.
JP 2005-148166 A

従来のマイクロレンズアレイの製造方法は、上記凸部18を形成する工程のように、マイクロレンズアレイを構成する有機膜や無機膜を成膜した後、受光画素の配列に合わせてパターニングする工程を含んでいる。そのため、そのパターニングの際の目合わせずれによって、レンズを受光画素に対して精度良く配置することが難しく、レンズによって集められた光の画素の光電変換領域への入射効率が低下し得るといった問題があった。   In the conventional method for manufacturing a microlens array, an organic film or an inorganic film constituting the microlens array is formed and then patterned in accordance with the arrangement of the light receiving pixels, as in the process of forming the convex portion 18. Contains. Therefore, due to misalignment during the patterning, it is difficult to accurately arrange the lens with respect to the light receiving pixel, and there is a problem that the incident efficiency of the light collected by the lens on the photoelectric conversion region of the pixel may be reduced. there were.

また、レンズに対応した凹凸を形成するための追加の工程が必要となる分、工程数が多くなるという問題があった。   In addition, there is a problem that the number of processes increases because an additional process for forming the irregularities corresponding to the lens is required.

本発明は上記問題点を解決するためになされたものであり、マイクロレンズアレイを精度良く容易に形成可能とする構造の固体撮像素子及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a solid-state imaging device having a structure capable of easily forming a microlens array with high accuracy and a method for manufacturing the same.

本発明に係る固体撮像素子は、半導体基板の一主面に配列された複数の受光画素と、前記受光画素の上に積層された下地光透過膜と、前記下地光透過膜の表面において前記受光画素の境界に対応する位置に形成された溝に埋め込まれた画素分離遮光部材と、前記画素分離遮光部材及び前記下地光透過膜それぞれの表面に積層された光透過膜であるレンズ形成膜と、を有し、前記画素分離遮光部材が、前記下地光透過膜の表面より低い高さまで前記溝を埋めるものである。   The solid-state imaging device according to the present invention includes a plurality of light receiving pixels arranged on one main surface of a semiconductor substrate, a base light transmitting film laminated on the light receiving pixels, and the light reception on the surface of the base light transmitting film. A pixel separation light shielding member embedded in a groove formed at a position corresponding to the boundary of the pixel, and a lens formation film which is a light transmission film laminated on the respective surfaces of the pixel separation light shielding member and the base light transmission film, The pixel separation light blocking member fills the groove to a height lower than the surface of the base light transmission film.

他の本発明に係る固体撮像素子においては、前記画素分離遮光部材の少なくとも一部が、前記受光画素に生じた情報電荷を転送するための転送クロックが印加されるクロック配線を構成する。   In another solid-state imaging device according to the present invention, at least a part of the pixel separation light-shielding member constitutes a clock wiring to which a transfer clock for transferring information charges generated in the light receiving pixels is applied.

また他の本発明に係る固体撮像素子においては、前記複数の受光画素が、行列配置され、前記溝が、列方向に隣接する前記受光画素間の境界及び行方向に隣接する前記受光画素間の境界それぞれに設けられる。   In the solid-state imaging device according to another aspect of the invention, the plurality of light receiving pixels are arranged in a matrix, and the groove is between a boundary between the light receiving pixels adjacent in the column direction and between the light receiving pixels adjacent in the row direction. Provided at each boundary.

本発明に係る固体撮像素子の製造方法は、半導体基板の一主面に配列された複数の受光画素に対応したマイクロレンズアレイを有する固体撮像素子の製造方法であって、前記受光画素の上に積層された第1光透過膜の表面における前記受光画素の境界に対応する位置に溝を形成する溝形成工程と、前記溝の内部及び前記第1光透過膜の表面に遮光膜を堆積する工程と、前記遮光膜を前記溝の一部深さまでエッチバックし、前記溝内に選択的に残した前記遮光膜により画素分離遮光部材を形成する工程と、前記画素分離遮光部材及び前記第1光透過膜の表面に第2光透過膜を積層して前記マイクロレンズアレイを形成する工程と、を有する方法である。   A method for manufacturing a solid-state image pickup device according to the present invention is a method for manufacturing a solid-state image pickup device having a microlens array corresponding to a plurality of light-receiving pixels arranged on one main surface of a semiconductor substrate. A groove forming step of forming a groove at a position corresponding to a boundary of the light receiving pixel on the surface of the laminated first light transmission film, and a step of depositing a light shielding film in the groove and on the surface of the first light transmission film Etching back the light shielding film to a partial depth of the groove to form a pixel separation light shielding member with the light shielding film selectively left in the groove; and the pixel separation light shielding member and the first light. Laminating a second light transmission film on the surface of the transmission film to form the microlens array.

他の本発明に係る固体撮像素子の製造方法は、半導体基板の一主面に配列された複数の受光画素に対応したマイクロレンズアレイを有する固体撮像素子の製造方法であって、前記受光画素の上に積層された第1光透過膜の表面における前記受光画素の境界に対応する位置に溝を形成する溝形成工程と、前記溝の内部及び前記第1光透過膜の表面に遮光膜を堆積する工程と、前記遮光膜を前記溝の一部深さまでエッチバックし、前記溝内に選択的に残した前記遮光膜により画素分離遮光部材を形成する工程と、前記画素分離遮光部材及び前記第1光透過膜の表面に第2光透過膜を積層する工程と、前記第2光透過膜に向けてガスイオンを照射して、当該第2光透過膜により前記マイクロレンズアレイを形成する工程と、を有する方法である。   Another method for manufacturing a solid-state imaging device according to the present invention is a method for manufacturing a solid-state imaging device having a microlens array corresponding to a plurality of light-receiving pixels arranged on one main surface of a semiconductor substrate. A groove forming step of forming a groove at a position corresponding to the boundary of the light receiving pixel on the surface of the first light transmission film laminated thereon, and depositing a light shielding film in the groove and on the surface of the first light transmission film Etching back the light shielding film to a partial depth of the groove, forming a pixel separation light shielding member with the light shielding film selectively left in the groove, the pixel separation light shielding member, and the first A step of laminating a second light transmissive film on the surface of the one light transmissive film, a step of irradiating gas ions toward the second light transmissive film, and forming the microlens array by the second light transmissive film; .

本発明に係るレンズアレイは、基板上に積層された下地光透過膜と、前記下地光透過膜の表面において所定の領域を囲む位置に形成された溝に埋め込まれた分離遮光部材と、前記分離遮光部材及び前記下地光透過膜それぞれの表面に積層された光透過膜であるレンズ形成膜と、を有し、前記画素分離遮光部材が、前記下地光透過膜の表面より低い高さまで前記溝を埋めるものである。   The lens array according to the present invention includes a base light-transmitting film laminated on a substrate, a separation light-shielding member embedded in a groove formed at a position surrounding a predetermined region on the surface of the base light-transmitting film, and the separation A lens forming film that is a light transmissive film laminated on the surface of each of the light shielding member and the base light transmissive film, and the pixel separation light shielding member has the groove formed to a height lower than the surface of the base light transmissive film. It is to fill.

本発明によれば、光透過膜に形成した溝に遮光部材を埋め込む。その際、遮光部材の上面は溝を形成した光透過膜の表面より低い高さに形成する。つまり、光透過膜の表面には溝の深さの一部が段差として残される。溝は受光画素の境界に対応する位置に形成されているので、溝の段差が残された光透過膜の上にもう一層の光透過膜を積層すると、後から積層した光透過膜は、下地の凹凸の影響を受けて受光画素の中央部に対応する位置から境界に対応する位置へ向けて高さが低くなる凸レンズ形状の断面を各受光画素の上に形成する。すなわち本発明によれば、後から積層した光透過膜で形成されるレンズの位置は、遮光部材を埋め込む溝を利用して、受光画素に対して自己整合的に定められるので、目合わせずれを排除して受光画素に対する配置精度の向上が図られる。また、後から積層する光透過膜は基本的に下地の上に積層するだけでレンズ形状を形成し、別途のパターニング等の工程を省略可能となるため、製造工程の簡素化が図られる。また、後から積層する光透過膜が下地の凹凸を平坦化する影響により、レンズ相互間のギャップが溝の幅より狭まり、その分、レンズの集光面積の拡大が図られる。また、後から積層した光透過膜にガスイオンを照射して当該光透過膜の段差を崩すことにより、断面の曲率の平滑化が図られ当該光透過膜の断面をレンズとして好適なものとし得ると共に、レンズの外縁が拡大し集光効率が向上し得る効果が得られる。   According to the present invention, the light shielding member is embedded in the groove formed in the light transmission film. At this time, the upper surface of the light shielding member is formed at a height lower than the surface of the light transmission film in which the groove is formed. That is, a part of the depth of the groove is left as a step on the surface of the light transmission film. Since the groove is formed at a position corresponding to the boundary of the light receiving pixel, if another light transmissive film is laminated on the light transmissive film on which the step of the groove is left, the light transmissive film laminated later will be A convex lens-shaped cross section whose height decreases from a position corresponding to the center of the light receiving pixel to a position corresponding to the boundary is formed on each light receiving pixel. That is, according to the present invention, the position of the lens formed by the light transmissive film laminated later is determined in a self-aligned manner with respect to the light receiving pixel by using the groove for embedding the light shielding member. As a result, the arrangement accuracy with respect to the light receiving pixels can be improved. Further, the light transmissive film to be laminated later basically forms a lens shape simply by being laminated on the base, and it is possible to omit a process such as a separate patterning, thereby simplifying the manufacturing process. In addition, the gap between the lenses becomes narrower than the width of the groove due to the effect that the light-transmitting film to be laminated later flattens the unevenness of the base, and accordingly, the condensing area of the lens is increased accordingly. Further, by irradiating the light-transmitting film laminated later with gas ions and breaking the step of the light-transmitting film, the curvature of the cross-section can be smoothed, and the cross-section of the light-transmitting film can be made suitable as a lens. At the same time, the outer edge of the lens is enlarged and the light collection efficiency can be improved.

以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.

[第1の実施の形態]
本実施形態はフレームトランスファ型のCCDイメージセンサである。図1は、フレームトランスファ型のCCDイメージセンサの概略の構成を示す模式的な平面図である。フレームトランスファ型CCDイメージセンサ30は、撮像部30i、蓄積部30s、水平転送部30h及び出力部30dを備える。
[First Embodiment]
This embodiment is a frame transfer type CCD image sensor. FIG. 1 is a schematic plan view showing a schematic configuration of a frame transfer type CCD image sensor. The frame transfer type CCD image sensor 30 includes an imaging unit 30i, a storage unit 30s, a horizontal transfer unit 30h, and an output unit 30d.

撮像部30iは、照射された光像に対応した光電変換を行う部分であり、入射光量に応じた信号電荷を発生する受光画素が複数、行列配置される。撮像部30iに行列配置されたセルの各列は垂直CCDシフトレジスタを構成する。この撮像部30iの垂直CCDシフトレジスタは、基板上に行方向に複数本渡されたゲート電極を備え、これらゲート電極に印加される3相の転送クロックφi1〜φi3によって、各受光画素の信号電荷を垂直転送される。蓄積部30sは、遮光された複数の垂直CCDシフトレジスタからなる。蓄積部30sの垂直CCDシフトレジスタは、撮像部30iの垂直CCDシフトレジスタそれぞれに対応して設けられる。撮像部30iと蓄積部30sとの互いに対応する垂直CCDシフトレジスタはチャネルが連続し、両シフトレジスタを同期させて駆動することにより、撮像部30iで蓄積された信号電荷を蓄積部30sへ転送することができる。蓄積部30sの垂直CCDシフトレジスタは撮像部30iと同様、行方向に渡されたゲート電極を複数本備え、これらゲート電極に印加される3相の転送クロックφs1〜φs3によって、蓄積部30sでの信号電荷の蓄積及び垂直転送が制御される。   The imaging unit 30i is a part that performs photoelectric conversion corresponding to the irradiated light image, and a plurality of light receiving pixels that generate signal charges corresponding to the amount of incident light are arranged in a matrix. Each column of cells arranged in a matrix in the imaging unit 30i constitutes a vertical CCD shift register. The vertical CCD shift register of the imaging unit 30i includes a plurality of gate electrodes that are passed in the row direction on the substrate, and the signal charges of the respective light receiving pixels are obtained by three-phase transfer clocks φi1 to φi3 applied to the gate electrodes. Vertical transfer. The accumulating unit 30s includes a plurality of light-shielded vertical CCD shift registers. The vertical CCD shift registers of the storage unit 30s are provided corresponding to the vertical CCD shift registers of the imaging unit 30i. The vertical CCD shift registers corresponding to each other of the imaging unit 30i and the storage unit 30s have continuous channels, and drive both of the shift registers in synchronization to transfer the signal charges stored in the imaging unit 30i to the storage unit 30s. be able to. Similar to the imaging unit 30i, the vertical CCD shift register of the storage unit 30s includes a plurality of gate electrodes passed in the row direction, and the three-phase transfer clocks φs1 to φs3 applied to these gate electrodes are used in the storage unit 30s. Signal charge accumulation and vertical transfer are controlled.

水平転送部30hは、例えば2相の転送クロックφh1,φh2で駆動されるCCDシフトレジスタからなり、その各ビットは蓄積部30sの複数の垂直CCDシフトレジスタの各出力に接続される。水平転送部30hは、蓄積部30sから1行単位で信号電荷を転送され、その1行分の信号電荷を順次、出力部30dに転送する。   The horizontal transfer unit 30h is composed of a CCD shift register driven by, for example, two-phase transfer clocks φh1 and φh2, and each bit thereof is connected to each output of a plurality of vertical CCD shift registers in the storage unit 30s. The horizontal transfer unit 30h receives signal charges from the storage unit 30s in units of one row, and sequentially transfers the signal charges for one row to the output unit 30d.

出力部30dは、キャパシタ及びその電位変化を取り出すアンプからなり、水平転送部30hから出力される信号電荷を1ビット単位でキャパシタに受けて電圧値に変換し、時系列の画像信号として出力する。   The output unit 30d includes a capacitor and an amplifier that extracts a change in potential of the capacitor. The signal charge output from the horizontal transfer unit 30h is received by the capacitor in 1-bit units, converted into a voltage value, and output as a time-series image signal.

図2は、撮像部30iの構成を示す模式的な平面図である。半導体基板表面の撮像部30iに対応する領域には、列方向に延びる複数のCCDシフトレジスタのチャネル領域32がチャネルストップ領域34により相互に分離されて形成される。半導体基板上には、チャネル領域32に直交し、かつ列方向に配列された複数のゲート電極36が積層形成される。ゲート電極36は、ポリシリコン等の光透過性を有する材料で形成される。ゲート電極36の上には遮光性及び反射率が高い金属膜からなる配線層、例えばタングステン(W)合金が積層され、これを用いて後述する方法により、チャネルストップ領域34上に沿って延びるクロック配線38が形成される。クロック配線38はコンタクト孔40を介してゲート電極36に電気的に接続され、ゲート電極36に転送クロックを印加することができる。   FIG. 2 is a schematic plan view showing the configuration of the imaging unit 30i. A plurality of CCD shift register channel regions 32 extending in the column direction are separated from each other by a channel stop region 34 in a region corresponding to the imaging unit 30 i on the surface of the semiconductor substrate. A plurality of gate electrodes 36 that are orthogonal to the channel region 32 and arranged in the column direction are stacked on the semiconductor substrate. The gate electrode 36 is formed of a light transmissive material such as polysilicon. On the gate electrode 36, a wiring layer made of a metal film having a high light shielding property and high reflectivity, for example, a tungsten (W) alloy is laminated, and a clock extending along the channel stop region 34 by using a method described later. A wiring 38 is formed. The clock wiring 38 is electrically connected to the gate electrode 36 through the contact hole 40, and a transfer clock can be applied to the gate electrode 36.

上述のように撮像部30iを構成する垂直CCDシフトレジスタは3相駆動であり、列方向に連続して並ぶ3本のゲート電極36がシフトレジスタの1ビットを構成する。そして、このビットが撮像部30iの受光画素に対応付けられる。例えば、転送クロックφi1を印加されるゲート電極36-1から転送クロックφi3を印加されるゲート電極36-3までを1ビットとすると、ゲート電極36-1とゲート電極36-3との間に、列方向に隣接する受光画素の境界が位置する。   As described above, the vertical CCD shift register constituting the imaging unit 30i is three-phase drive, and the three gate electrodes 36 continuously arranged in the column direction constitute one bit of the shift register. And this bit is matched with the light reception pixel of the imaging part 30i. For example, assuming that one bit is from the gate electrode 36-1 to which the transfer clock φi1 is applied to the gate electrode 36-3 to which the transfer clock φi3 is applied, between the gate electrode 36-1 and the gate electrode 36-3, A boundary between adjacent light receiving pixels in the column direction is located.

クロック配線38は、受光画素の列方向の境界位置に水平に延びた突起部42を有する。ちなみに、行方向に隣り合うクロック配線38は、転送クロックφi1〜φi3のうち互いに異なる相を供給するため、突起部42は反対側のクロック配線38には接続されない。なお、図2の構成では、突起部42は、各垂直CCDシフトレジスタのチャネル領域32両側のクロック配線38から交互に延びる。すなわち、例えば、第(2i−1)行(iは整数)と第2i行との間の画素境界では、チャネル領域32の一方側から突起部42が延び、第2i行と第(2i+1)行との間の画素境界では、チャネル領域32の他方側から突起部42が延びる。   The clock wiring 38 has a protrusion 42 that extends horizontally at the boundary position in the column direction of the light receiving pixels. Incidentally, the clock wirings 38 adjacent in the row direction supply phases different from each other among the transfer clocks φi1 to φi3, so that the protrusion 42 is not connected to the clock wiring 38 on the opposite side. In the configuration of FIG. 2, the protrusions 42 alternately extend from the clock wirings 38 on both sides of the channel region 32 of each vertical CCD shift register. That is, for example, at the pixel boundary between the (2i-1) th row (i is an integer) and the 2ith row, the protrusion 42 extends from one side of the channel region 32, and the 2ith row and the (2i + 1) th row. The protrusion 42 extends from the other side of the channel region 32 at the pixel boundary between the first and second channels.

配線層の上には、後述するマイクロレンズアレイが形成された後、さらに各受光画素に対応した色透過特性を有するカラーフィルタが配置される。例えば、ここではカラーフィルタはベイヤー配列であり、隣接する受光画素には異なる色のカラーフィルタが配置される。   On the wiring layer, after a microlens array, which will be described later, is formed, a color filter having color transmission characteristics corresponding to each light receiving pixel is further arranged. For example, here, the color filters are in a Bayer array, and color filters of different colors are arranged in adjacent light receiving pixels.

ここで、画素境界部分にて光が斜め入射すると、カラーフィルタを通過した光が、当該カラーフィルタが対応付けられた受光画素ではなく、その隣の異なる色のカラーフィルタを対応付けられた受光画素に入射し、これに起因して混色を生じやすくなる。また、画素境界部分に入射する光は、層間膜等での屈折等によって画素間のクロストークを生じるおそれもある。上述のクロック配線38及び突起部42はこのような問題を防止する働きを有している。すなわち、クロック配線38及びその突起部42は既に述べたように透過率が低い材料を用いて形成され、かつ受光画素の境界上に配置されることにより、隣接受光画素への光の斜め入射を阻止して受光画素間の混色を防止する。また、クロック配線38及びその突起部42は、反射率の高い材料で構成することにより、その側面に当たった光を本来入射すべき受光画素へ向けて反射して受光効率の確保が図られる。   Here, when light is incident obliquely at the pixel boundary portion, the light passing through the color filter is not a light receiving pixel associated with the color filter, but a light receiving pixel associated with a color filter adjacent to the color filter. , And color mixing is likely to occur due to this. Further, the light incident on the pixel boundary portion may cause crosstalk between the pixels due to refraction in the interlayer film or the like. The clock wiring 38 and the protrusion 42 described above have a function of preventing such a problem. That is, as described above, the clock wiring 38 and the protrusion 42 thereof are formed using a material having low transmittance, and are disposed on the boundary of the light receiving pixels, so that the oblique incidence of light to the adjacent light receiving pixels is prevented. Blocking and preventing color mixing between the light receiving pixels. In addition, the clock wiring 38 and the protrusion 42 thereof are made of a highly reflective material, so that the light impinging on the side surface is reflected toward the light receiving pixels that should be originally incident, thereby ensuring the light receiving efficiency.

図3及び図4は、撮像部30iの構造を示す模式的な断面図であり、図3は、図2に示す線分A−Aに沿った断面であり、図4は、図2に示す線分B−Bに沿った断面である。半導体基板50の表面側には、p型の不純物拡散層であるpウェル52が形成され、このpウェル52にn型不純物を注入して、各垂直CCDシフトレジスタのチャネル領域32となるn領域が形成される。このチャネル領域32はpウェル52と協働して受光した光を光電変換する受光画素を構成する。チャネル領域32相互間には、p型の不純物が注入されたp領域であるチャネルストップ領域34が形成される。 3 and 4 are schematic cross-sectional views showing the structure of the imaging unit 30i, FIG. 3 is a cross-section along the line AA shown in FIG. 2, and FIG. 4 is shown in FIG. It is a cross section along line segment BB. A p-well 52 that is a p-type impurity diffusion layer is formed on the surface side of the semiconductor substrate 50. An n-type impurity is implanted into the p-well 52 to form an n that becomes the channel region 32 of each vertical CCD shift register. A region is formed. The channel region 32 constitutes a light receiving pixel that photoelectrically converts received light in cooperation with the p well 52. Between the channel regions 32, a channel stop region 34, which is a p + region into which a p-type impurity is implanted, is formed.

半導体基板50上にはゲート絶縁膜60を介してゲート電極36が形成される。このゲート電極36上には光透過膜で構成される第1の層間絶縁膜62(例えばシリコン酸化膜)が形成される。クロック配線38及びその突起部42はそれぞれ、層間絶縁膜62には受光画素の境界に対応する位置に形成された溝62a及び62bに埋め込まれたかたちで形成されている。クロック配線38はコンタクト孔40を介して、ゲート電極36-1〜36-3のいずれかに選択的に接続され、そのゲート電極36に転送クロックが印加される。   A gate electrode 36 is formed on the semiconductor substrate 50 via a gate insulating film 60. On the gate electrode 36, a first interlayer insulating film 62 (for example, a silicon oxide film) formed of a light transmission film is formed. The clock wiring 38 and the protrusion 42 thereof are formed in the interlayer insulating film 62 so as to be embedded in grooves 62a and 62b formed at positions corresponding to the boundaries of the light receiving pixels. The clock wiring 38 is selectively connected to any one of the gate electrodes 36-1 to 36-3 through the contact hole 40, and a transfer clock is applied to the gate electrode 36.

ここで、クロック配線38及びその突起部42は溝62a,62bを完全には埋めず、クロック配線38及びその突起部42の上面は層間絶縁膜62の表面より低い位置にある。すなわち、溝62a,62bには段差が残される。   Here, the clock wiring 38 and the projection 42 thereof do not completely fill the grooves 62 a and 62 b, and the upper surfaces of the clock wiring 38 and the projection 42 are located lower than the surface of the interlayer insulating film 62. That is, a step is left in the grooves 62a and 62b.

この段差が残された層間絶縁膜62の上に、マイクロレンズアレイを形成するためのレンズ膜として光透過膜で構成される第2の層間絶縁膜64(例えばシリコン窒化膜)が堆積される。層間絶縁膜64は、下地となる層間絶縁膜62と溝62a,62bとの凹凸の影響を受けて、その表面に凹凸を生じる。すなわち、層間絶縁膜64の表面は、溝の部分で凹み、溝と溝との間にて凸状の曲面を形成する。この形状を利用し、層間絶縁膜64によりマイクロレンズアレイが構成される。   A second interlayer insulating film 64 (for example, a silicon nitride film) composed of a light transmitting film is deposited as a lens film for forming a microlens array on the interlayer insulating film 62 where the step is left. The interlayer insulating film 64 is affected by the unevenness between the underlying interlayer insulating film 62 and the grooves 62 a and 62 b, thereby generating unevenness on the surface. That is, the surface of the interlayer insulating film 64 is recessed at the groove portion, and a convex curved surface is formed between the grooves. Utilizing this shape, a microlens array is formed by the interlayer insulating film 64.

層間絶縁膜64の上には、直接に、又は層間絶縁膜64より屈折率の低い光透過膜66を介して、カラーフィルタ68が積層される。カラーフィルタ68はレッド(R)、グリーン(G)、ブルー(B)といった複数のフィルタ68aからなり、これらフィルタ68aは各受光画素に対応して規則的に配列される。また、このカラーフィルタ68の上にはカラーフィルタ68を平坦化する例えばアクリルからなる平坦化膜70が積層される。   A color filter 68 is laminated on the interlayer insulating film 64 directly or via a light transmission film 66 having a refractive index lower than that of the interlayer insulating film 64. The color filter 68 includes a plurality of filters 68a such as red (R), green (G), and blue (B), and these filters 68a are regularly arranged corresponding to each light receiving pixel. Further, on the color filter 68, a planarizing film 70 made of, for example, acrylic for planarizing the color filter 68 is laminated.

この構成では、層間絶縁膜64を例えば、シリコン窒化膜のように比較的屈折率の大きい材料で形成し、その上の層を層間絶縁膜64より小さい屈折率の材料で形成することで、各受光画素上に形成される層間絶縁膜64の凸部が入射光を各受光画素毎に集光するレンズ機能を有する。   In this configuration, the interlayer insulating film 64 is formed of a material having a relatively high refractive index, for example, a silicon nitride film, and the upper layer is formed of a material having a refractive index smaller than that of the interlayer insulating film 64. The convex portion of the interlayer insulating film 64 formed on the light receiving pixels has a lens function of collecting incident light for each light receiving pixel.

次に、CCDイメージセンサ30の製造方法について図5を参照して説明する。図5は、本製造方法の工程を説明する撮像部30iの模式的な断面図であり、ここでは図2の線分B−Bに沿った断面を示している。   Next, a manufacturing method of the CCD image sensor 30 will be described with reference to FIG. FIG. 5 is a schematic cross-sectional view of the imaging unit 30i for explaining the steps of the manufacturing method. Here, a cross-section along the line BB in FIG. 2 is shown.

CCDイメージセンサ30の製造に際してはまず、図5(a)に示されるように、半導体基板50の一主面にpウェル52を形成するとともに、このpウェル52の表面領域にチャネル領域32及びチャネルストップ領域34を形成する。続いて、チャネル領域32及びチャネルストップ領域34の表面上にゲート絶縁膜60を介してゲート電極36を形成する。   When manufacturing the CCD image sensor 30, first, as shown in FIG. 5A, a p-well 52 is formed on one main surface of the semiconductor substrate 50, and a channel region 32 and a channel are formed on the surface region of the p-well 52. A stop region 34 is formed. Subsequently, a gate electrode 36 is formed on the surface of the channel region 32 and the channel stop region 34 via the gate insulating film 60.

このゲート電極36上に、例えばプラズマCVD法等により第1の層間絶縁膜62を成膜する。続いて、その第1の層間絶縁膜62の上に図示しないレジストを塗布し、このレジストを周知のフォトリソグラフィによってコンタクト孔40に対応した開口部を有する形状にするとともに、このレジストをマスクとして例えばドライエッチング等によるエッチングを行う。これにより、図5(a)に示すように、第1の層間絶縁膜62を貫通してゲート電極36に達するコンタクト孔40が形成される。   A first interlayer insulating film 62 is formed on the gate electrode 36 by, eg, plasma CVD. Subsequently, a resist (not shown) is applied on the first interlayer insulating film 62, and the resist is formed into a shape having an opening corresponding to the contact hole 40 by well-known photolithography. Etching by dry etching or the like is performed. As a result, as shown in FIG. 5A, a contact hole 40 that penetrates the first interlayer insulating film 62 and reaches the gate electrode 36 is formed.

次いで、図5(b)に示されるように、上記エッチングに続けて例えばドライエッチング等によるエッチングを第1の層間絶縁膜62に対して同様に行い、層間絶縁膜62の表面にクロック配線38に対応する溝62aを形成する。なお、図には表されていないが、このとき、クロック配線38の突起部42に対応する溝62bも同時に層間絶縁膜62の表面に形成される。   Next, as shown in FIG. 5B, following the above-described etching, for example, etching by dry etching or the like is similarly performed on the first interlayer insulating film 62, and the clock wiring 38 is formed on the surface of the interlayer insulating film 62. A corresponding groove 62a is formed. Although not shown in the drawing, at this time, a groove 62 b corresponding to the protrusion 42 of the clock wiring 38 is also formed on the surface of the interlayer insulating film 62 at the same time.

次に、図5(c)に示されるように、コンタクト孔40及び溝62a,62bの内壁面を含めた第1の層間絶縁膜62の表面に、例えば蒸着やスパッタリング等によって配線材料膜80(例えばタングステン合金からなる膜)を成膜する。続いて、図5(d)に示されるように、その配線材料膜62をエッチバックすることで配線材料膜80を除去して第1の層間絶縁膜62を露出させる。このとき、エッチバック量を多めに設定することで、溝62a,62bに埋め込まれた配線材料膜80の上部を溝62a,62bの途中の深さまで除去する。このように配線材料膜80の表面を層間絶縁膜62の表面よりリセスさせることにより、溝62a,62bに埋め込まれるクロック配線38及びその突起部42が形成される一方で、溝62,62bの位置が凹部となり層間絶縁膜62の表面が凸部となる凹凸が形成される。   Next, as shown in FIG. 5C, the wiring material film 80 (by vapor deposition, sputtering, etc.) is formed on the surface of the first interlayer insulating film 62 including the contact hole 40 and the inner wall surfaces of the grooves 62a and 62b. For example, a film made of a tungsten alloy is formed. Subsequently, as shown in FIG. 5D, the wiring material film 62 is etched back to remove the wiring material film 80 and expose the first interlayer insulating film 62. At this time, by setting a large etch back amount, the upper portion of the wiring material film 80 embedded in the grooves 62a and 62b is removed to a depth in the middle of the grooves 62a and 62b. Thus, by recessing the surface of the wiring material film 80 from the surface of the interlayer insulating film 62, the clock wiring 38 and the protrusions 42 embedded in the grooves 62a and 62b are formed, while the positions of the grooves 62 and 62b are formed. As a result, concaves and convexes are formed in which the surface of the interlayer insulating film 62 becomes convex.

この凹凸を有する層間絶縁膜62を下地として、図5(e)に示されるように、例えばプラズマCVD(化学気相成長)法により、第2の層間絶縁膜64を成膜する。層間絶縁膜64の表面は下地に応じて凹凸を生じる。すなわち、溝62a,62bの近傍では、配線材料膜80をオーバーエッチして形成した凹部を埋める分、層間絶縁膜64の表面は窪む。ここで層間絶縁膜64の成膜工程自体が下地の凹凸を或る程度平坦化する作用を有するため、層間絶縁膜64の表面高さは溝62a,62bの外側(つまり層間絶縁膜62の上)から滑らかに低くなり始め、溝62a,62bの中央付近にて最も低くなる。これにより、各受光画素の上における層間絶縁膜64の表面を滑らかに曲がる凸形状とすることができ、層間絶縁膜64によりマイクロレンズアレイが構成される。   Using the uneven interlayer insulating film 62 as a base, a second interlayer insulating film 64 is formed by, for example, plasma CVD (chemical vapor deposition) as shown in FIG. 5E. The surface of the interlayer insulating film 64 is uneven depending on the base. That is, in the vicinity of the trenches 62a and 62b, the surface of the interlayer insulating film 64 is recessed as much as the recess formed by overetching the wiring material film 80 is filled. Here, since the film forming process itself of the interlayer insulating film 64 has an effect of flattening the unevenness of the base to some extent, the surface height of the interlayer insulating film 64 is outside the grooves 62a and 62b (that is, above the interlayer insulating film 62). ) Starts to decrease smoothly, and becomes the lowest near the center of the grooves 62a and 62b. Thereby, the surface of the interlayer insulating film 64 on each light receiving pixel can be formed into a convex shape that bends smoothly, and the interlayer insulating film 64 constitutes a microlens array.

層間絶縁膜64の表面に直接、又は図5(f)に示すように層間絶縁膜64より屈折率の低い材料からなる光透過膜66を積層して平坦化した後、カラーフィルタ68を受光画素に対応して形成する。さらに、そのカラーフィルタ68上に、例えばアクリルからなる平坦化膜70を形成してもよい。   A light transmission film 66 made of a material having a refractive index lower than that of the interlayer insulating film 64 is laminated and planarized directly on the surface of the interlayer insulating film 64 or as shown in FIG. Form corresponding to. Furthermore, a planarizing film 70 made of acrylic, for example, may be formed on the color filter 68.

なお、ここでは図2の線分B−Bに沿った断面について表した図5を用いて各工程を説明したが、図2の線分A−Aに沿った断面についても図5と基本的に同様の構造が各工程において形作られる。   In addition, although each process was demonstrated here using FIG. 5 represented about the cross section along line BB of FIG. 2, about the cross section along line AA of FIG. A similar structure is formed in each process.

以上説明したCCDイメージセンサ30の撮像部30iの構成によれば、層間絶縁膜64の凹凸として形成されるマイクロレンズアレイの配列が、溝62a,62bによって規定される。溝62a,62bは斜め入射光による受光画素間での混色を防止するために受光画素の境界上に配置されているため、マイクロレンズアレイの配列は受光画素の配列に対してセルフアラインで配置される。また、マイクロレンズアレイの凹凸を生じさせる層間絶縁膜62における受光画素境界の凹部は、クロック配線38及びその突起部42と併せて形成され、別途、層間絶縁膜62をパターニングするといった工程が不要であるので、製造工程の簡素化が図られる。   According to the configuration of the imaging unit 30i of the CCD image sensor 30 described above, the arrangement of the microlens array formed as the unevenness of the interlayer insulating film 64 is defined by the grooves 62a and 62b. Since the grooves 62a and 62b are arranged on the boundary of the light receiving pixels in order to prevent color mixing between the light receiving pixels due to obliquely incident light, the arrangement of the microlens array is arranged in a self-aligned manner with respect to the arrangement of the light receiving pixels. The In addition, the recesses at the boundary of the light receiving pixels in the interlayer insulating film 62 that cause the unevenness of the microlens array are formed together with the clock wiring 38 and the protrusions 42 thereof, and a separate process of patterning the interlayer insulating film 62 is unnecessary. As a result, the manufacturing process can be simplified.

なお、層間絶縁膜64の凹凸として形成されるマイクロレンズアレイの配列は、撮像領域の端に向かうほど各マイクロレンズアレイの中心を画素中心からずらしてもよい。つまり、撮像領域の中心から撮像領域の端部に向かうにつれて、隣接するクロック配線38の間隔を順次狭めることで、撮像領域の端に向かうほど各マイクロレンズアレイの中心は撮像領域の中心寄りへずれるように形成される。上記の態様でクロック配線38及びマイクロレンズアレイを形成することで、CCDイメージセンサ30の上部に備えられるレンズ(図示せず)から各マイクロレンズへの光路差(光の入射角度の違い)による各画素でのマイクロレンズアレイの集光位置の相違が緩和されるので、各画素での感度の差を低減することができ、撮像領域全体に亘って均等な感度を有するCCDイメージセンサを提供することができる。   In addition, the arrangement of the microlens array formed as the unevenness of the interlayer insulating film 64 may be shifted from the center of the pixel toward the end of the imaging region. That is, by gradually narrowing the interval between adjacent clock wirings 38 from the center of the imaging region toward the end of the imaging region, the center of each microlens array shifts closer to the center of the imaging region toward the end of the imaging region. Formed as follows. By forming the clock wiring 38 and the microlens array in the above-described manner, the optical path difference (difference in the incident angle of light) from the lens (not shown) provided on the top of the CCD image sensor 30 to each microlens. To provide a CCD image sensor having a uniform sensitivity over the entire imaging region, since the difference in the light collection position of the microlens array in the pixel is alleviated, and the difference in sensitivity in each pixel can be reduced. Can do.

また、本願発明におけるマイクロレンズアレイは固体撮像素子の各画素に設けるものに限定されるものではなく、例えば、表示装置の各画素に設けてもよい。   In addition, the microlens array in the present invention is not limited to that provided in each pixel of the solid-state imaging device, and may be provided in each pixel of the display device, for example.

[第2の実施の形態]
本実施形態は、上記第1の実施形態のCCDイメージセンサ30と基本的に同様の構造のCCDイメージセンサに関するものであるが、その製造方法の一部において第1の実施形態と相違する。以下、第1の実施形態と同様の構成要素には同一の符号を付して、上記説明及び図面を援用し説明の簡略化を図る。本実施形態におけるCCDイメージセンサ30の撮像部30iは、図5(d)までは第1の実施形態と同様に形成される。図6は、本実施形態の製造方法における図5(d)に続く工程を説明する撮像部30iの模式的な断面図であり、ここでは図2の線分B−Bに沿った断面を示している。
[Second Embodiment]
The present embodiment relates to a CCD image sensor having basically the same structure as the CCD image sensor 30 of the first embodiment, but is different from the first embodiment in a part of the manufacturing method. Hereinafter, the same components as those in the first embodiment are denoted by the same reference numerals, and the above description and the drawings are used to simplify the description. The imaging unit 30i of the CCD image sensor 30 in the present embodiment is formed in the same manner as in the first embodiment up to FIG. FIG. 6 is a schematic cross-sectional view of the imaging unit 30i for explaining the process following FIG. 5D in the manufacturing method of the present embodiment. Here, a cross-section along the line BB in FIG. 2 is shown. ing.

図6(a)は、配線材料膜80をオーバーエッチして溝62a,62bの部分を層間絶縁膜62よりリセスさせた下地に層間絶縁膜64を例えば、CVD法を用いて堆積させた状態を示している。この図は、層間絶縁膜64を積層しただけでは、溝62a,62b近傍の層間絶縁膜64の表面が滑らかに曲がる形状とならず、比較的に下地に似た角張った段差が形成されている様子を示している。このような層間絶縁膜64の断面形状は、例えば、層間絶縁膜64の厚さが薄い場合に形成され得る。この層間絶縁膜64は、溝62a,62b近傍領域に入射した光を受光画素に向けて効率的に集光させることができない。そこで、層間絶縁膜64を積層した後、層間絶縁膜64に対して、ガスイオンを照射する。このガスイオンの照射は層間絶縁膜64の段差の角部90を削り落とす目的で実施される。ここで、ガスイオンは不活性ガスイオンであることが好ましく、不活性ガスイオンとしてアルゴンイオンを用いることができるが、他の不活性ガスイオンを照射してもよい。この層間絶縁膜64に対するアルゴンイオンの照射においては、アルゴンイオンプラズマを生成し、生成されたプラズマに電界を掛けて層間絶縁膜64にアルゴンイオンを衝突させる。このとき、アルゴンイオンの運動エネルギーは、層間絶縁膜64の表面原子または分子の結合を切断して、照射方向の他の原子または分子との再結合を許容するよう(表面原子又は分子が溝62a,62bの段差部近傍のみに移動するよう)、その大きさが調整される。   6A shows a state in which an interlayer insulating film 64 is deposited by using, for example, a CVD method on a base obtained by overetching the wiring material film 80 and recessing the grooves 62a and 62b from the interlayer insulating film 62. FIG. Show. In this figure, simply by laminating the interlayer insulating film 64, the surface of the interlayer insulating film 64 in the vicinity of the trenches 62a and 62b does not have a shape that bends smoothly, and an angular step that is relatively similar to the base is formed. It shows a state. Such a cross-sectional shape of the interlayer insulating film 64 can be formed, for example, when the thickness of the interlayer insulating film 64 is thin. The interlayer insulating film 64 cannot efficiently collect the light incident on the regions near the grooves 62a and 62b toward the light receiving pixels. Therefore, after the interlayer insulating film 64 is laminated, the interlayer insulating film 64 is irradiated with gas ions. This gas ion irradiation is performed for the purpose of scraping off the corner 90 of the step of the interlayer insulating film 64. Here, the gas ions are preferably inert gas ions, and argon ions can be used as the inert gas ions, but other inert gas ions may be irradiated. In the irradiation of argon ions to the interlayer insulating film 64, argon ion plasma is generated, and an electric field is applied to the generated plasma to cause the argon ions to collide with the interlayer insulating film 64. At this time, the kinetic energy of argon ions cuts the bonding of the surface atoms or molecules of the interlayer insulating film 64 to allow recombination with other atoms or molecules in the irradiation direction (the surface atoms or molecules are in the groove 62a). , 62b so as to move only in the vicinity of the stepped portion).

アルゴンイオンが照射された後の層間絶縁膜64は、図6(b)に示すように、角部90が削り落とされ、その削り落とされた部分が、図6(a)において溝62a,62bの位置に形成されていた層間絶縁膜64の凹部へ移動している。こうして、層間絶縁膜64の断面の曲率を平滑化して、溝62a,62b近傍に入射した光が受光画素に集光する表面形状が形成され、マイクロレンズアレイが構成される。このとき、図6(a)に示すガスイオン照射前においては溝62a,62b内にて凹部の底面92を形成していた部分が、ガスイオン照射後においてはレンズ状の曲面の一部となる。すなわち、ガスイオンの照射によりレンズの外縁が拡大し、受光面の広いレンズが形成される。   As shown in FIG. 6B, the interlayer insulating film 64 after being irradiated with the argon ions has the corner portions 90 cut off, and the cut-off portions are grooves 62a and 62b in FIG. 6A. It moves to the recessed part of the interlayer insulation film 64 formed in this position. In this way, the curvature of the cross section of the interlayer insulating film 64 is smoothed, and a surface shape in which the light incident on the vicinity of the grooves 62a and 62b is condensed on the light receiving pixels is formed, thereby forming a microlens array. At this time, the portion where the bottom surface 92 of the recess was formed in the grooves 62a and 62b before the gas ion irradiation shown in FIG. 6A becomes a part of the lens-shaped curved surface after the gas ion irradiation. . That is, the outer edge of the lens is enlarged by irradiation with gas ions, and a lens having a wide light receiving surface is formed.

フレームトランスファ型のCCDイメージセンサの概略の構成を示す模式的な平面図である。FIG. 2 is a schematic plan view showing a schematic configuration of a frame transfer type CCD image sensor. 実施形態のCCDイメージセンサの撮像部の構成を示す模式的な平面図である。It is a typical top view showing composition of an image pick-up part of a CCD image sensor of an embodiment. 実施形態のCCDイメージセンサの撮像部の構造を示す模式的な断面図であり、図2に示す線分A−Aに沿った断面図である。It is typical sectional drawing which shows the structure of the imaging part of the CCD image sensor of embodiment, and is sectional drawing along line segment AA shown in FIG. 実施形態のCCDイメージセンサの撮像部の構造を示す模式的な断面図であり、図2に示す線分B−Bに沿った断面図である。It is typical sectional drawing which shows the structure of the imaging part of the CCD image sensor of embodiment, and is sectional drawing along line BB shown in FIG. CCDイメージセンサの撮像部の第1の実施形態に係る製造方法を説明する模式的な断面図である。It is typical sectional drawing explaining the manufacturing method which concerns on 1st Embodiment of the imaging part of a CCD image sensor. CCDイメージセンサの撮像部の第2の実施形態に係る製造方法を説明する模式的な断面図である。It is typical sectional drawing explaining the manufacturing method which concerns on 2nd Embodiment of the imaging part of a CCD image sensor. 従来の固体撮像素子におけるマイクロレンズアレイの製造方法を説明する模式的な素子断面図である。It is typical element sectional drawing explaining the manufacturing method of the micro lens array in the conventional solid-state image sensor.

符号の説明Explanation of symbols

30 CCDイメージセンサ、32 チャネル領域、34 チャネルストップ領域、36 ゲート電極、38 クロック配線、40 コンタクト孔、42 突起部、50 半導体基板、52 pウェル、56 絶縁層、60 ゲート絶縁膜、62,64 層間絶縁膜、68 カラーフィルタ、80 配線材料膜。   30 CCD image sensor, 32 channel region, 34 channel stop region, 36 gate electrode, 38 clock wiring, 40 contact hole, 42 protrusion, 50 semiconductor substrate, 52 p well, 56 insulating layer, 60 gate insulating film, 62, 64 Interlayer insulating film, 68 color filter, 80 wiring material film.

Claims (6)

半導体基板の一主面に配列された複数の受光画素と、
前記受光画素の上に積層された下地光透過膜と、
前記下地光透過膜の表面において前記受光画素の境界に対応する位置に形成された溝に埋め込まれた画素分離遮光部材と、
前記画素分離遮光部材及び前記下地光透過膜それぞれの表面に積層された光透過膜であるレンズ形成膜と、
を有し、
前記画素分離遮光部材は、前記下地光透過膜の表面より低い高さまで前記溝を埋めること、
を特徴とする固体撮像素子。
A plurality of light receiving pixels arranged on one main surface of the semiconductor substrate;
A base light transmitting film laminated on the light receiving pixels;
A pixel separation light shielding member embedded in a groove formed at a position corresponding to the boundary of the light receiving pixels on the surface of the base light transmission film;
A lens forming film that is a light transmission film laminated on the surface of each of the pixel separation light shielding member and the base light transmission film;
Have
The pixel separation light blocking member fills the groove to a height lower than the surface of the base light transmission film;
A solid-state imaging device characterized by the above.
請求項1に記載の固体撮像素子において、
前記画素分離遮光部材の少なくとも一部は、前記受光画素に生じた情報電荷を転送するための転送クロックが印加されるクロック配線を構成すること、
を特徴とする固体撮像素子。
The solid-state imaging device according to claim 1,
At least a part of the pixel separating light shielding member constitutes a clock wiring to which a transfer clock for transferring information charges generated in the light receiving pixels is applied;
A solid-state imaging device characterized by the above.
請求項1に記載の固体撮像素子において、
前記複数の受光画素は、行列配置され、
前記溝は、列方向に隣接する前記受光画素間の境界及び行方向に隣接する前記受光画素間の境界それぞれに設けられること、
を特徴とする固体撮像素子。
The solid-state imaging device according to claim 1,
The plurality of light receiving pixels are arranged in a matrix,
The groove is provided in each of a boundary between the light receiving pixels adjacent in the column direction and a boundary between the light receiving pixels adjacent in the row direction;
A solid-state imaging device characterized by the above.
半導体基板の一主面に配列された複数の受光画素に対応したマイクロレンズアレイを有する固体撮像素子の製造方法であって、
前記受光画素の上に積層された第1光透過膜の表面における前記受光画素の境界に対応する位置に溝を形成する溝形成工程と、
前記溝の内部及び前記第1光透過膜の表面に遮光膜を堆積する工程と、
前記遮光膜を前記溝の一部深さまでエッチバックし、前記溝内に選択的に残した前記遮光膜により画素分離遮光部材を形成する工程と、
前記画素分離遮光部材及び前記第1光透過膜の表面に第2光透過膜を積層して前記マイクロレンズアレイを形成する工程と、
を有することを特徴とする製造方法。
A method of manufacturing a solid-state imaging device having a microlens array corresponding to a plurality of light receiving pixels arranged on one main surface of a semiconductor substrate,
A groove forming step of forming a groove at a position corresponding to the boundary of the light receiving pixel on the surface of the first light transmission film laminated on the light receiving pixel;
Depositing a light shielding film inside the groove and on the surface of the first light transmission film;
Etching back the light shielding film to a partial depth of the groove, and forming a pixel separation light shielding member with the light shielding film selectively left in the groove;
Forming a microlens array by laminating a second light transmission film on the surface of the pixel separation light blocking member and the first light transmission film;
The manufacturing method characterized by having.
半導体基板の一主面に配列された複数の受光画素に対応したマイクロレンズアレイを有する固体撮像素子の製造方法であって、
前記受光画素の上に積層された第1光透過膜の表面における前記受光画素の境界に対応する位置に溝を形成する溝形成工程と、
前記溝の内部及び前記第1光透過膜の表面に遮光膜を堆積する工程と、
前記遮光膜を前記溝の一部深さまでエッチバックし、前記溝内に選択的に残した前記遮光膜により画素分離遮光部材を形成する工程と、
前記画素分離遮光部材及び前記第1光透過膜の表面に第2光透過膜を積層する工程と、
前記第2光透過膜に向けてガスイオンを照射して、当該第2光透過膜により前記マイクロレンズアレイを形成する工程と、
を有することを特徴とする製造方法。
A method of manufacturing a solid-state imaging device having a microlens array corresponding to a plurality of light receiving pixels arranged on one main surface of a semiconductor substrate,
A groove forming step of forming a groove at a position corresponding to the boundary of the light receiving pixel on the surface of the first light transmission film laminated on the light receiving pixel;
Depositing a light shielding film inside the groove and on the surface of the first light transmission film;
Etching back the light shielding film to a partial depth of the groove, and forming a pixel separation light shielding member with the light shielding film selectively left in the groove;
Laminating a second light transmission film on the surface of the pixel separation light blocking member and the first light transmission film;
Irradiating gas ions toward the second light transmission film to form the microlens array by the second light transmission film;
The manufacturing method characterized by having.
基板上に積層された下地光透過膜と、
前記下地光透過膜の表面において所定の領域を囲む位置に形成された溝に埋め込まれた分離遮光部材と、
前記分離遮光部材及び前記下地光透過膜それぞれの表面に積層された光透過膜であるレンズ形成膜と、
を有し、
前記画素分離遮光部材は、前記下地光透過膜の表面より低い高さまで前記溝を埋めること、
を特徴とするレンズアレイ。
A base light-transmitting film laminated on the substrate;
A separation light shielding member embedded in a groove formed at a position surrounding a predetermined region on the surface of the base light transmission film;
A lens forming film that is a light transmission film laminated on the surface of each of the separation light shielding member and the base light transmission film;
Have
The pixel separation light blocking member fills the groove to a height lower than the surface of the base light transmission film;
Lens array characterized by
JP2005232157A 2005-08-10 2005-08-10 Solid-state image sensing device, manufacturing method thereof and lens array Withdrawn JP2007048967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232157A JP2007048967A (en) 2005-08-10 2005-08-10 Solid-state image sensing device, manufacturing method thereof and lens array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232157A JP2007048967A (en) 2005-08-10 2005-08-10 Solid-state image sensing device, manufacturing method thereof and lens array

Publications (1)

Publication Number Publication Date
JP2007048967A true JP2007048967A (en) 2007-02-22

Family

ID=37851546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232157A Withdrawn JP2007048967A (en) 2005-08-10 2005-08-10 Solid-state image sensing device, manufacturing method thereof and lens array

Country Status (1)

Country Link
JP (1) JP2007048967A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179972A1 (en) * 2012-05-30 2013-12-05 ソニー株式会社 Image pickup element, image pickup device, and manufacturing device and method
CN103779364A (en) * 2012-10-23 2014-05-07 株式会社东芝 Method of manufacturing solid-state imaging device and solid-state imaging device
WO2020059569A1 (en) * 2018-09-19 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 Optical element, optical element array, lens group, electronic device, and method for manufacturing optical element

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013179972A1 (en) * 2012-05-30 2013-12-05 ソニー株式会社 Image pickup element, image pickup device, and manufacturing device and method
CN104428896A (en) * 2012-05-30 2015-03-18 索尼公司 Image pickup element, image pickup device, and manufacturing device and method
US10461107B2 (en) 2012-05-30 2019-10-29 Sony Corporation Image pickup element, image pickup device, manufacturing device and method
US11411031B2 (en) 2012-05-30 2022-08-09 Sony Group Corporation Image pickup element, image pickup device, manufacturing device and method
US11646339B2 (en) 2012-05-30 2023-05-09 Sony Group Corporation Image pickup element, image pickup device, manufacturing device and method
US11961861B2 (en) 2012-05-30 2024-04-16 Sony Group Corporation Image pickup element, image pickup device, manufacturing device and method
CN103779364A (en) * 2012-10-23 2014-05-07 株式会社东芝 Method of manufacturing solid-state imaging device and solid-state imaging device
KR101461804B1 (en) 2012-10-23 2014-11-13 가부시끼가이샤 도시바 Manufacturing method of solid state image pick-up device and solid state image pick-up device
WO2020059569A1 (en) * 2018-09-19 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 Optical element, optical element array, lens group, electronic device, and method for manufacturing optical element

Similar Documents

Publication Publication Date Title
US8299511B2 (en) Light guide array for an image sensor
JP2005079338A (en) Solid state imaging device and its manufacturing method
US7453130B2 (en) Semiconductor apparatus and method for fabricating the same
JP2005086186A (en) Solid state imaging apparatus and manufacturing method therefor
US8455811B2 (en) Light guide array for an image sensor
JP2007048967A (en) Solid-state image sensing device, manufacturing method thereof and lens array
JP2007201047A (en) Solid-state image pickup device and manufacturing method thereof
JP2010080648A (en) Solid-state imaging device and method for manufacturing the same
JP2006060250A (en) Solid-state imaging apparatus and its manufacturing method
JP6254829B2 (en) Solid-state imaging device and manufacturing method thereof
KR100697700B1 (en) APPARATUS AND METHOD FOR MANUFACTURING Charge-Coupled Device
JP2006344914A (en) Solid-state imaging apparatus, its manufacturing method, and camera
WO2011101935A1 (en) Solid-state image pickup element and method for manufacturing same
JP2002094038A (en) Solid-stage image pickup device and its manufacturing method
KR20050105586A (en) Image sensor and fabricating method thereof
JP2006108693A (en) Solid-state imaging device and method of manufacturing the same
JP2007012677A (en) Solid state image sensor and its fabrication process
KR100697701B1 (en) APPARATUS AND METHOD FOR MANUFACTURING Charge-Coupled Device
JP2007049018A (en) Solid-state imaging element and method for manufacturing same
JP2011103349A (en) Solid-state imaging device and method of manufacturing the same
JP2007012676A (en) Process for fabricating solid state image sensor and solid state image sensor
JP2006032771A (en) Solid-state imaging device
KR20060086050A (en) Apparatus and method for manufacturing charge-coupled device
KR20070063292A (en) Image sensor and forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080820