JP2006346484A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2006346484A
JP2006346484A JP2006238127A JP2006238127A JP2006346484A JP 2006346484 A JP2006346484 A JP 2006346484A JP 2006238127 A JP2006238127 A JP 2006238127A JP 2006238127 A JP2006238127 A JP 2006238127A JP 2006346484 A JP2006346484 A JP 2006346484A
Authority
JP
Japan
Prior art keywords
value
counter
cpu
gaming machine
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006238127A
Other languages
Japanese (ja)
Other versions
JP4545125B2 (en
Inventor
Masaya Sakamoto
雅哉 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Shoji Co Ltd
Original Assignee
Fuji Shoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Shoji Co Ltd filed Critical Fuji Shoji Co Ltd
Priority to JP2006238127A priority Critical patent/JP4545125B2/en
Publication of JP2006346484A publication Critical patent/JP2006346484A/en
Application granted granted Critical
Publication of JP4545125B2 publication Critical patent/JP4545125B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine, disabling a game player from estimating the generation timing of a big prize winning state even when a big prize winning value is known. <P>SOLUTION: This game machine includes a CPU for determining whether or not the state advantageous to the game player is generated by conducting the lottery processing in relation to the game operation. This lottery processing includes update processing (S20 to S25) of a counter CT for big prize winning, which time-sequentially generates a numerical value string within a predetermined numerical value range, and the first initial value of the numerical value string is determined based upon the value of a hardware counter 61 separate from the CPU. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、回胴式遊技機などの遊技機に関し、特に、大当り状態の発生タイミングを予測不能にした遊技機に関するものである。   The present invention relates to a gaming machine such as a pachinko machine, an arrangement ball machine, a sparrow ball game machine, and a revolving game machine, and more particularly to a gaming machine in which the occurrence timing of a big hit state is unpredictable.

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数個の図柄を所定時間変動させた後に停止させる図柄表示手段と、開閉板を開閉駆動する大入賞手段などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると、図柄表示手段が表示図柄を所定時間変動させ、その後、特別図柄が整列して停止すると、大入賞手段が機能して遊技者に有利な利益状態を発生させるようにしている。   A ball game machine such as a pachinko machine is provided with a symbol start opening provided on the game board, a symbol display means for stopping a plurality of symbols after being changed for a predetermined time, and a big winning means for driving the opening and closing plate Configured. When the detection switch provided at the symbol start port detects the passing of the game ball, the symbol display means causes the display symbols to fluctuate for a predetermined time, and then the special winning symbol functions when the special symbols are aligned and stopped. A profit state advantageous to the player is generated.

この種の遊技機では、大当り用カウンタCTをソフトウェア的に実現すると共に、大当り確率が1/Nの場合、大当り用カウンタCTを0〜N−1の数値範囲内で循環動作させ、その数値範囲内の一つを大当り当選値Hitに設定するようにしている。そして、この大当り用カウンタCTは、電源投入後の初期処理によってゼロクリアされた後、所定の実行周期ごとに発せられる割込み信号に応答してインクリメント処理などによって更新されている。   In this type of gaming machine, the jackpot counter CT is realized by software, and when the jackpot probability is 1 / N, the jackpot counter CT is circulated within a numerical range of 0 to N-1, and the numerical range One of them is set to the big hit winning value Hit. The jackpot counter CT is cleared to zero by an initial process after power-on, and then updated by an increment process or the like in response to an interrupt signal issued every predetermined execution cycle.

このような循環動作をする大当り用カウンタCTの値は、図柄始動口の検出スイッチが遊技球を検出したことを条件に、抽選用乱数値RNDとして抽出される。そして、抽出された抽選用乱数値RNDが大当り当選値Hitと一致する場合には、図柄表示手段の変動後の停止状態で特別図柄が整列することになる。   The value of the big hit counter CT that performs such a circulation operation is extracted as a random number value RND for lottery on the condition that the detection switch at the symbol start opening detects a game ball. When the extracted random number for lottery RND matches the jackpot winning value Hit, the special symbols are arranged in a stopped state after the symbol display means is changed.

しかしながら、大当り当選値Hitは、遊技機を入手してプログラムを解析するだけで把握できるので、仮に、上記のような構成の遊技機に違法回路を取付けて電源投入後の割込み信号をカウントすれば、大当り用カウンタCTの値が大当り当選値Hitに一致する大当りタイミングを知られてしまうという問題点がある。しかも、この大当りタイミングは、その後もN個目の割込み信号に対応して規則的に到来するので、この大当りタイミングに合わせて図柄始動口の検出スイッチを違法に誤動作させれば、任意に大当り状態を実現できることになる。   However, since the jackpot winning value Hit can be obtained simply by obtaining the gaming machine and analyzing the program, if an illegal circuit is attached to the gaming machine having the above configuration and the interrupt signal after power-on is counted. There is a problem that the jackpot timing at which the value of the jackpot counter CT matches the jackpot winning value Hit is known. In addition, since the big hit timing comes regularly corresponding to the Nth interrupt signal, if the detection switch at the symbol start opening is illegally operated in accordance with the big hit timing, the big hit state can be arbitrarily set. Can be realized.

本発明は、このような問題点に鑑みてなされたものであって、大当り状態の発生タイミングを予測不能にした遊技機を提供することを課題とする。   The present invention has been made in view of such problems, and an object thereof is to provide a gaming machine in which the occurrence timing of the big hit state is unpredictable.

上記の課題を解決するため、本発明は、遊技動作に関連して抽選処理を行い、遊技者に有利な状態を発生させるか否かを決定するCPUを備えた遊技機であって、前記抽選処理は、所定の数値範囲内の数値列を時間順次に発生させる第1手段と、遊技動作に関連して発生する所定条件に起因して前記数値列の一つを取得し、これを予め決定されている当選値と比較する第2手段とを含んで実現され、前記数値列の最初の初期値は、前記CPUとは別のハードウェアカウンタの値に基づいて決定されるようになっている。   In order to solve the above-mentioned problems, the present invention is a gaming machine including a CPU that performs a lottery process in relation to a game operation and determines whether or not to generate a state advantageous to a player, The process obtains one of the numerical sequences based on a first means for generating a numerical sequence within a predetermined numerical range in time sequence and a predetermined condition that occurs in relation to the game operation, and determines this in advance. The second means for comparing with the selected winning value is realized, and the initial initial value of the numerical sequence is determined based on the value of a hardware counter different from the CPU.

本発明の特徴は、数値列の最初の初期値が、CPUとは別のハードウェアカウンタの値に基づいて決定される点にある。ここで「最初の初期値」とは、電源投入により動作を開始した遊技機で生成される一巡目の数値列における初期値を意味する。本発明では、この一巡目の数値列の初期値がハードウェアカウンタの値に基づいて決定されるので、仮に、遊技機の制御プログラムを解析しても発生する数値列を予め知ることはできず、大当り当選値Hitを知っていても、大当り状態の発生タイミングを予測することはできない。   A feature of the present invention is that the initial initial value of the numerical sequence is determined based on a value of a hardware counter different from the CPU. Here, the “first initial value” means an initial value in a first-sequence numerical value sequence generated by a gaming machine that has started operation upon power-on. In the present invention, since the initial value of the numerical sequence of the first round is determined based on the value of the hardware counter, it is not possible to know in advance the numerical sequence that occurs even if analyzing the control program of the gaming machine, Even if the jackpot winning value Hit is known, the occurrence timing of the jackpot state cannot be predicted.

本発明のハードウェアカウンタは特に限定されないが、請求項2に記載のように、電源投入後、所定値に設定されることなく計数動作を開始させるのが好ましい。この場合、ハードウェアカウンタは、如何なる数値から計数動作を開始するか予測できないので、このハードウェアカウンタに基づいて決定される数値列の最初の初期値もランダムなものとなり、大当り状態の発生タイミングを予測することが益々困難となる。   Although the hardware counter of the present invention is not particularly limited, it is preferable that the counting operation is started without being set to a predetermined value after the power is turned on as described in claim 2. In this case, since the hardware counter cannot predict from which numerical value the counting operation is started, the initial value of the numerical sequence determined based on the hardware counter is also random, and the occurrence timing of the big hit state is predicted. It becomes increasingly difficult.

本発明では、ハードウェアカウンタに供給される計数クロックと、CPUに供給されるシステムクロックとを、別々の回路によって生成するのが好ましく、この場合には計数動作がCPUの動作と同期する恐れがない。また、計数クロックの周波数を、システムクロックの周波数より高く設定すると共に、CPUの電源リセット期間を、システムクロックの周期の数倍以上に設定するのが好ましい。   In the present invention, it is preferable that the count clock supplied to the hardware counter and the system clock supplied to the CPU are generated by separate circuits. In this case, there is no fear that the counting operation is synchronized with the operation of the CPU. . Further, it is preferable that the frequency of the count clock is set higher than the frequency of the system clock, and the power reset period of the CPU is set to be several times the cycle of the system clock.

CPUを電源リセットする場合、この電源リセット期間は、回路部品の公差に基づき、遊技機ごとに少なからず変動するものである。したがって、計数クロックの周波数をシステムクロックの周波数より高く設定すると共に、CPUの電源リセット期間をシステムクロックの周期の数倍以上に設定しておけば、前記の変動分に応じて、電源リセット期間におけるハードウェアカウンタの計数回数も変化するので、ハードウェアカウンタをゼロクリアしてから動作させても、数値列の最初の初期値はランダムなものとなる。   When the power of the CPU is reset, this power reset period varies not less than every game machine based on the tolerance of circuit components. Therefore, if the frequency of the counting clock is set higher than the frequency of the system clock and the power reset period of the CPU is set to be several times the cycle of the system clock or more, the power reset period in the power reset period depends on the variation. Since the number of counts of the hardware counter also changes, even if the hardware counter is cleared to zero and then operated, the initial initial value of the numerical sequence is random.

なお、数値列の数値範囲がN(0〜N−1)の場合、ハードウェアカウンタをN未満のM進バイナリカウンタとするのが簡易的で好適である。また、電源リセット期間をハードウェアカウンタの計数周期の10倍以上(好ましくはN/3倍以上)に設定すると、ハードウェアカウンタをゼロクリアさせてから動作させても、電源リセット期間の変動によって、その期間経過後のカウンタ値が十分ランダムな値となる。   When the numerical range of the numerical sequence is N (0 to N-1), it is simple and preferable that the hardware counter is an M-ary binary counter of less than N. Also, if the power reset period is set to 10 times or more (preferably N / 3 times or more) of the counting period of the hardware counter, even if the hardware counter is operated after being cleared to zero, the period of time elapses due to fluctuations in the power reset period. The later counter value becomes a sufficiently random value.

以上説明したように、本発明によれば、大当り状態の発生タイミングを予測不能にした遊技機を実現できる。   As described above, according to the present invention, it is possible to realize a gaming machine in which the occurrence timing of the big hit state is unpredictable.

以下、本発明の一実施例であるカード式弾球遊技機に基づいて本発明の実施の形態を説明する。図1は、本実施例のパチンコ機2を示す斜視図であり、図2は、同パチンコ機2の側面図である。   Hereinafter, an embodiment of the present invention will be described based on a card-type ball game machine which is an embodiment of the present invention. FIG. 1 is a perspective view showing a pachinko machine 2 according to the present embodiment, and FIG. 2 is a side view of the pachinko machine 2.

図1に示すパチンコ機2は、島構造体に着脱可能に装着される矩形枠状の木製の外枠3と、外枠3に固着されたヒンジHを介して開閉可能に枢着される前枠4とで構成されている。なお、このパチンコ機2は、カード式球貸し機1に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。   The pachinko machine 2 shown in FIG. 1 is a rectangular frame-shaped wooden outer frame 3 that is detachably mounted on the island structure and a hinge H that is fixed to the outer frame 3 before being pivotably mounted. It consists of a frame 4. A plurality of pachinko machines 2 are arranged in the length direction of the island structure of the pachinko hall while being electrically connected to the card-type ball lending machine 1.

ヒンジHを介して外枠3に枢着される前枠4には、遊技盤5が裏側から着脱自在に装着され、この遊技盤5の前側に対応して、窓部を有するガラス扉6と前面板7とが夫々開閉自在に枢着されている。前面板7には発射用の遊技球を貯留する上皿8が装着され、前枠4の下部には、上皿8から溢れ出し又は抜き取った遊技球を貯留する下皿9と、発射手段10の発射ハンドル11とが設けられている。   A game board 5 is detachably attached from the back side to the front frame 4 pivotally attached to the outer frame 3 via a hinge H. A glass door 6 having a window portion corresponding to the front side of the game board 5 and A front plate 7 is pivotally attached to each other so as to be freely opened and closed. An upper plate 8 for storing game balls for launch is mounted on the front plate 7, and a lower plate 9 for storing game balls overflowing or extracted from the upper plate 8 and launching means 10 at the lower part of the front frame 4. And a firing handle 11 are provided.

発射手段10は、回動操作可能な発射ハンドル11と、この発射ハンドル11の回動角度に応じた打撃力で打撃槌12(図4)により遊技球を発射させる発射モータなどを備えている。上皿8の右部には、カード式球貸し機1に対する球貸し操作用の操作パネル13が設けられ、この操作パネル13には、カード残額を3桁の数字で表示するカード残額表示部13aと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ13bと、ゲーム終了時にカードの返却を指令する返却スイッチ13cとが設けられている。   The launching means 10 includes a launching handle 11 that can be rotated, and a launching motor that launches a game ball with a striking rod 12 (FIG. 4) with a striking force corresponding to the rotational angle of the launching handle 11. On the right side of the upper plate 8, there is provided an operation panel 13 for a ball lending operation for the card-type ball lending machine 1, and on this operation panel 13, a card remaining amount display portion 13a for displaying the remaining amount of the card with a three-digit number. And a ball lending switch 13b for instructing lending of game balls for a predetermined amount, and a return switch 13c for instructing to return the card at the end of the game.

図3に示すように、遊技盤5には、金属製の外レールと内レールとからなるガイドレール15がほぼ環状に設けられ、このガイドレール15の内側の遊技領域5aには、カラーの液晶ディスプレイ16、検出スイッチを備える図柄始動口(図柄始動手段兼入賞手段)17、開閉式入賞手段(大入賞手段)18、複数の普通入賞手段19(上段の普通入賞手段19以外に、開閉式入賞手段18の左右両側部に6つの普通入賞手段19)、2つのゲート20(通過口)が夫々所定の位置に配設されている。   As shown in FIG. 3, the game board 5 is provided with a guide rail 15 made of a metal outer rail and an inner rail in a substantially annular shape, and a color liquid crystal is provided in the game area 5 a inside the guide rail 15. A display 16, a symbol start opening (design start means / winning means) 17 having a detection switch, an open / close type winning means (large winning means) 18, a plurality of normal winning means 19 (in addition to the upper normal winning means 19, an open / close type winning prize) Six normal winning means 19) and two gates 20 (passage openings) are arranged at predetermined positions on the left and right sides of the means 18, respectively.

液晶ディスプレイ16は、変動図柄を表示するとともに背景画像や各種のキャラクタの動画などを表示する第1図柄表示手段22として機能する。第1図柄表示手段22は、背景画やキャラクタをアニメーション的に表示するとともに、左右方向に並ぶ3個(左、中、右)の図柄表示部22a〜22cを有し、図柄始動口17に遊技球が入賞することを条件に、各図柄表示部22a〜22cの表示図柄が所定時間だけ変動表示(スクロール表示)され、図柄始動口17への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄パターンで停止する。   The liquid crystal display 16 functions as a first symbol display means 22 that displays a changing symbol and also displays a background image, moving images of various characters, and the like. The first symbol display means 22 displays background images and characters in an animated manner, and has three (left, middle, and right) symbol display portions 22a to 22c arranged in the left-right direction. On the condition that the ball wins, the display symbols of the symbol display portions 22a to 22c are variably displayed (scrolled) for a predetermined time, and based on the lottery result corresponding to the winning timing of the game ball at the symbol start port 17. Stop at the determined stop symbol pattern.

液晶ディスプレイ16の直ぐ上側に、普通入賞手段19と第2図柄表示手段23とが設けられている。第2図柄表示手段23は1個の普通図柄を表示する普通図柄表示部を有し、ゲート20を通過した遊技球が検出されたとき、普通図柄表示部の表示図柄が所定時間だけ変動し、遊技球のゲート20通過時点において抽選された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。図柄始動口17は、開閉自在な左右1対の開閉爪17aを備えた電動式チューリップであり、第2図柄表示手段23の変動後の停止図柄が当り図柄を表示した場合に、開閉爪17aが所定時間だけ開放されて入賞し易くなっている。   A normal winning means 19 and a second symbol display means 23 are provided immediately above the liquid crystal display 16. The second symbol display means 23 has a normal symbol display unit for displaying one normal symbol. When a game ball that has passed through the gate 20 is detected, the display symbol of the normal symbol display unit fluctuates for a predetermined time, A stop symbol determined by a random number for lottery drawn at the time the game ball passes through the gate 20 is displayed and stopped. The symbol start port 17 is an electric tulip having a pair of left and right open / close claws 17a that can be freely opened and closed. When the stop symbol after the change of the second symbol display means 23 hits and the symbol is displayed, It is open for a predetermined time, making it easy to win.

開閉式入賞手段18は前方に開放可能な開閉板18aを備え、第1図柄表示手段22の変動後の停止図柄が「777」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板18aが前側に開放される。この開閉式入賞手段18の内部に特定領域18bがあり、この特定領域18bを入賞球が通過すると、特別遊技が継続される。ここで、特別遊技状態が遊技者に有利な状態に相当する。   The open / close-type winning means 18 includes an opening / closing plate 18a that can be opened forward, and when the stop symbol after the fluctuation of the first symbol display means 22 is a winning symbol such as “777”, a special game called “big hit” is started. The opening / closing plate 18a is opened to the front side. There is a specific area 18b inside the openable winning means 18, and when the winning ball passes through the specific area 18b, the special game is continued. Here, the special game state corresponds to a state advantageous to the player.

開閉式入賞手段18の開閉板18aが開放された後、所定時間が経過し、又は所定数(例えば10個)の遊技球が入賞して開閉板18aが閉じるときに、遊技球が特定領域18bを通過していない場合には特別遊技が終了するが、特定領域18bを通過していれば最大で例えば16回まで特別遊技が継続され、遊技者に有利な状態に制御される。   After the opening / closing plate 18a of the open / close winning means 18 is opened, when a predetermined time elapses, or when a predetermined number (for example, 10) of gaming balls wins and the opening / closing plate 18a is closed, the gaming ball is in the specific area 18b. If it has not passed, the special game ends. However, if it has passed the specific area 18b, the special game is continued up to, for example, 16 times, and is controlled in a state advantageous to the player.

図4に示すように、前枠4の裏側には、遊技盤5を裏側から押さえる裏機構板30が着脱自在に装着され、この裏機構板30には開口部30aが形成され、その上側に賞球タンク33と、これから延びるタンクレール34とが設けられ、このタンクレール34に接続された払出し手段35が裏機構板30の側部に設けられ、裏機構板30の下側には払出し手段35に接続された通路ユニット36が設けられている。払出し手段35から払出された遊技球は通路ユニット36を経由して上皿排出口8a(図1)から上皿8に払出される。   As shown in FIG. 4, on the back side of the front frame 4, a back mechanism plate 30 that presses the game board 5 from the back side is detachably mounted. The back mechanism plate 30 has an opening 30a formed on the top side thereof. A prize ball tank 33 and a tank rail 34 extending from the prize ball tank 33 are provided. Dispensing means 35 connected to the tank rail 34 is provided on the side of the back mechanism plate 30. A passage unit 36 connected to 35 is provided. The game balls paid out from the payout means 35 are paid out to the upper plate 8 from the upper plate discharge port 8a (FIG. 1) via the passage unit 36.

裏機構板30の開口部30aには、遊技盤5の裏側に装着された裏カバー37と、入賞手段17〜19に入賞した遊技球を排出する入賞球排出樋(不図示)とが夫々嵌合されている。この裏カバー37に装着されたケース38の内部に主制御基板39が配設され、その前側に図柄制御基板40が配設されている(図2)。主制御基板39の下側で、裏カバー37に装着されたケース41aの内部にランプ制御基板42が設けられ、このケース41aに隣接するケース41bの内部にサウンド制御基板43が設けられている。   The opening 30a of the back mechanism plate 30 is fitted with a back cover 37 mounted on the back side of the game board 5 and a winning ball discharge basket (not shown) for discharging the winning game balls to the winning means 17-19. Are combined. A main control board 39 is disposed inside a case 38 attached to the back cover 37, and a symbol control board 40 is disposed on the front side thereof (FIG. 2). Below the main control board 39, a lamp control board 42 is provided in a case 41a attached to the back cover 37, and a sound control board 43 is provided in a case 41b adjacent to the case 41a.

これらケース41a,41bの下側で裏機構板30に装着されたケース44の内部には、電源基板45と払出し制御基板46が夫々設けられている。この電源基板45には、図4に示すように、電源スイッチ80と初期化スイッチ85とが配置されている。これら両スイッチ80,85に対応する部位はケース44が切欠かれ、両スイッチ80,85の各々を指で同時に操作可能になっている。   A power supply board 45 and a payout control board 46 are provided inside the case 44 mounted on the back mechanism plate 30 below the cases 41a and 41b. As shown in FIG. 4, a power switch 80 and an initialization switch 85 are disposed on the power board 45. Cases 44 are notched at portions corresponding to these switches 80 and 85, and each of the switches 80 and 85 can be operated simultaneously with a finger.

また、発射手段10の後側に装着されたケース47の内部には、発射制御基板48が設けられている。これら制御基板39〜40,42〜43,45〜46,48は夫々独立の基板であり、電源基板45と発射制御基板48を除く制御基板39,40,42,43,46には、ワンチップマイコンLE2080A(LE・Tech社製)を備えるコンピュータ回路が搭載されており、主制御基板39と他の制御基板40,42,43,46とは、複数本の信号線でコネクタを介して電気的に接続されている。なお、この実施例で使用するワンチップマイコンLE2080Aは、Z80(Zilog社)相当品のCPUとROMとRAMとその他のICを内蔵して構成されている。   A launch control board 48 is provided inside the case 47 attached to the rear side of the launch means 10. These control boards 39 to 40, 42 to 43, 45 to 46, and 48 are independent boards, and the control boards 39, 40, 42, 43, and 46 excluding the power supply board 45 and the launch control board 48 have one chip. A computer circuit equipped with a microcomputer LE2080A (made by LE / Tech) is mounted, and the main control board 39 and the other control boards 40, 42, 43, 46 are electrically connected via a connector with a plurality of signal lines. It is connected to the. The one-chip microcomputer LE2080A used in this embodiment is constructed by incorporating a CPU, ROM, RAM, and other ICs equivalent to Z80 (Zilog).

主制御基板39とその他の制御基板40,42,43,46とは、複数本の信号線でコネクタを介して電気的に接続され、主制御基板39から各制御基板40,42,43,46に、所定の遊技動作を実行させる種々の制御コマンドを一方向通信で送信可能になっている。制御コマンドの一方向通信を採用することで、図柄停止に関する不正を確実に防止できるとともに、主制御基板39の制御負荷を格段に軽減でき、送信制御を簡単化することができる。   The main control board 39 and the other control boards 40, 42, 43, 46 are electrically connected via a connector with a plurality of signal lines, and each control board 40, 42, 43, 46 is connected from the main control board 39. In addition, various control commands for executing a predetermined game operation can be transmitted by one-way communication. By adopting the one-way communication of the control command, it is possible to reliably prevent fraud related to the symbol stop, to remarkably reduce the control load on the main control board 39, and to simplify the transmission control.

図5(a)は、主制御基板39の回路構成を示すブロック図である。図示の通り、主制御基板39は、前記したワンチップマイコンからなるCPU回路50と、電源投入直後にCPUを初期設定するための電源リセット回路51と、CPUの動作クロックΦ0を発生するシステムクロック発生部52と、CPUからのアドレス信号に基づき各部のチップセレクト信号を生成するデコード回路53と、CPUからのデータを出力するための出力ポート回路54と、外部データをCPUが取り込むための入力ポート回路55と、各制御基板にコマンドなどを出力する出力駆動回路56と、遊技盤各部のスイッチ類のON/OFF状態を入力するスイッチ入力回路57と、大当り用カウンタCTの初期値Initialを生成する初期値発生回路58と、各部に直流電圧Vccを供給する電源回路59とで構成されている。   FIG. 5A is a block diagram showing a circuit configuration of the main control board 39. As shown in the figure, the main control board 39 includes a CPU circuit 50 composed of the above-described one-chip microcomputer, a power reset circuit 51 for initializing the CPU immediately after the power is turned on, and a system clock generating the CPU operating clock Φ0. Unit 52, a decode circuit 53 for generating a chip select signal of each unit based on an address signal from the CPU, an output port circuit 54 for outputting data from the CPU, and an input port circuit for the CPU to capture external data 55, an output drive circuit 56 for outputting a command or the like to each control board, a switch input circuit 57 for inputting ON / OFF states of switches of each part of the game board, and an initial value for generating an initial value Initial of the jackpot counter CT A value generating circuit 58 and a power supply circuit 59 for supplying a DC voltage Vcc to each part are constituted.

図5(b)に示すように、この実施例の初期値発生回路58は、システムクロックΦ0より高速の計数クロックΦ1を発生する計数クロック発生部60と、計数クロック発生部60からの計数クロックΦ1に基づいてカウントアップされるカウンタ61とで構成されている。この実施例の場合、カウンタ61は、電源投入後、ゼロクリアされることなくランダムな値から動作を開始するようになっている。また、このカウンタ61は、大当り用カウンタCTの数値範囲Nに対応したN進カウンタとしている(数値範囲:0〜N−1)。但し、カウンタ61は、大当り用カウンタCTの初期値を決定するカウンタであるから、必ずしもN進カウンタである必要はなく、N進以下の任意のバイナリカウンタであっても良い。   As shown in FIG. 5B, the initial value generation circuit 58 of this embodiment includes a count clock generator 60 that generates a count clock Φ1 that is faster than the system clock Φ0, and a count clock Φ1 from the count clock generator 60. And a counter 61 that counts up based on the above. In this embodiment, the counter 61 starts to operate from a random value without being cleared to zero after the power is turned on. The counter 61 is an N-ary counter corresponding to the numerical range N of the big hit counter CT (numerical range: 0 to N-1). However, since the counter 61 is a counter that determines the initial value of the big hit counter CT, it is not always necessary to be an N-ary counter, and may be an arbitrary binary counter of N-ary or less.

図6(a)は、電源リセット回路51の回路例であり、図6(b)〜(f)は、その動作内容などを図示したものである。図6(a)に示すように、電源リセット回路51は、コンデンサCと抵抗Rからなる充電部70と、シュミットトリガ入力型の2つのインバータ71,72とを主要な構成要素としている。図6(b)に示すように、t0のタイミングでパチンコ機に電源が投入されて電源電圧+Vccが立上ると、これに対応して、主制御基板39各部のICは動作を開始する。例えば、システムクロック発生部52は、システムクロックΦ0の発振を開始し、初期値発生回路58のカウンタ61も計数動作を開始する。   FIG. 6A is a circuit example of the power reset circuit 51, and FIGS. 6B to 6F illustrate the operation contents and the like. As shown in FIG. 6A, the power reset circuit 51 includes a charging unit 70 including a capacitor C and a resistor R, and two Schmitt trigger input type inverters 71 and 72 as main components. As shown in FIG. 6B, when power is supplied to the pachinko machine at the timing t0 and the power supply voltage + Vcc rises, the IC of each part of the main control board 39 starts operating correspondingly. For example, the system clock generation unit 52 starts oscillating the system clock Φ0, and the counter 61 of the initial value generation circuit 58 also starts the counting operation.

一方、この実施例で使用するZ80CPUには、システムクロックΦ0の3クロック以上のLレベル期間を有するリセット信号RESETを供給する必要があるので、図6(a)に示す充電部70においてその時間TRSTを確保している。すなわち、電源電圧+Vccが立上った後、コンデンサCは、充電部70の時定数CRに対応した速度で充電されるが、コンデンサCの両端電圧がインバータ71のスレッシホールドレベルを超えるt1のタイミングまで、リセット信号RESETはLレベルに維持される。 On the other hand, since it is necessary to supply the reset signal RESET having an L level period of 3 clocks or more of the system clock Φ0 to the Z80 CPU used in this embodiment, the charging unit 70 shown in FIG. RST is secured. That is, after the power supply voltage + Vcc rises, the capacitor C is charged at a speed corresponding to the time constant CR of the charging unit 70, but the voltage at both ends of the capacitor C exceeds the threshold level of the inverter 71. Until the timing, the reset signal RESET is maintained at the L level.

そこで、この実施例では、充電部70の時定数CRを適宜な値に設定することによって、十分なリセット期間TRST(TRST>3×Φ0)を確保している。なお、この実施例では、リセット期間内にカウンタ61が相当回数カウントアップ動作を繰り返すよう、0.1秒程度のリセット期間TRSTに設定している。但し、抵抗RやコンデンサCの公差(=公称値と実際値との差)のため、リセット期間TRSTは、実際にはパチンコ機ごとに微妙に相違することになる。そのため、CPUの動作開始時(t1)に至るまでのカウンタ61の計数回数がパチンコ機ごとに微妙に相違し、カウンタ61の初期値が不定であることと相まって、大当り用カウンタCTの初期値を機器ごとに全くランダムな値にすることができる。 Therefore, in this embodiment, a sufficient reset period T RST (T RST > 3 × Φ0) is secured by setting the time constant CR of the charging unit 70 to an appropriate value. In this embodiment, the reset period T RST of about 0.1 seconds is set so that the counter 61 repeats the count-up operation a considerable number of times within the reset period. However, due to the tolerance of the resistor R and the capacitor C (= difference between the nominal value and the actual value), the reset period T RST actually differs slightly for each pachinko machine. Therefore, the count value of the counter 61 until the start of operation of the CPU (t1) is slightly different for each pachinko machine, and coupled with the fact that the initial value of the counter 61 is indefinite, the initial value of the big hit counter CT is A completely random value can be set for each device.

以下、この点も含めて、主制御基板39の制御プログラムについて概括的に説明する。営業開始に際して、パチンコ機2の前枠4を前方に開いた状態で、初期化スイッチ85を押圧操作しながら電源スイッチ80をオン側に切換えると、直流電圧+Vccが各制御基板39〜40,42〜43,46に供給される。その結果、制御基板39,40,42,43,46に搭載されたCPUは電源リセットされ、例えば、主制御基板39では、所定時間(TRST)経過後に遊技制御が開始され、その他の制御基板40,42,43,46においても夫々の制御動作が開始される。 Hereinafter, the control program of the main control board 39 including this point will be described generally. When the power switch 80 is turned on while pressing the initialization switch 85 with the front frame 4 of the pachinko machine 2 opened forward at the start of business, the DC voltage + Vcc is applied to each of the control boards 39 to 40, 42. To 43, 46. As a result, the CPU mounted on the control boards 39, 40, 42, 43, and 46 is reset in power supply. For example, in the main control board 39, the game control is started after a predetermined time (T RST ), and the other control boards In 40, 42, 43, and 46, the respective control operations are started.

図7のフローチャートに示すように、主制御基板39では、先ず、初期化スイッチ85が判定され(S1)、初期化スイッチ85がON状態であれば(S1:yes)、CPUの各メモリやレジスタを初期化する初期設定処理が実行され(S2)、RAMに記憶保持されている遊技情報の全てが消去処理される(S3)。続いて、CPUは、入力ポート55を介して、初期値発生回路58のカウンタ61の値を取得する(S4)。そして、この値を乱数初期値InitialとしてRAMのSTART番地に記憶すると共に、大当り用カウンタCTとして機能するCT番地にも記憶する(S5)。   As shown in the flowchart of FIG. 7, in the main control board 39, first, the initialization switch 85 is determined (S1), and if the initialization switch 85 is in the ON state (S1: yes), each memory and register of the CPU An initial setting process for initializing is executed (S2), and all game information stored in the RAM is erased (S3). Subsequently, the CPU obtains the value of the counter 61 of the initial value generation circuit 58 via the input port 55 (S4). Then, this value is stored as a random number initial value Initial in the START address of the RAM, and is also stored in the CT address that functions as the jackpot counter CT (S5).

先に説明したように、CPUのリセット期間TRSTはパチンコ機ごとに多少異なり、しかも、カウンタ61はゼロクリアされることなく動作を開始するので、CPUの動作開始(図6のt1)からステップS4までの時間が同一であっても、大当り用カウンタCTの乱数初期値Initialはパチンコ機ごとに相違することになる。したがって、当該機種について大当り当選値Hitを知った不正遊技者が、割込み信号をカウントするような回路をパチンコ機に取付けたとしても、大当りのタイミングを知ることはできない。 As described above, the CPU reset period T RST is slightly different for each pachinko machine, and the counter 61 starts its operation without being cleared to zero. Therefore, the CPU starts the operation (t1 in FIG. 6) to step S4. Even if the time is the same, the random number initial value Initial of the jackpot counter CT differs for each pachinko machine. Therefore, even if a fraudulent player who knows the jackpot winning value Hit for the model attaches a circuit that counts an interrupt signal to the pachinko machine, it cannot know the timing of the jackpot.

ステップS5の処理が終わると、CPUは、第1図柄表示手段22に表示する初期図柄を設定したり、この遊技制御の実行中に周期的に割込み処理を実行させる割込み周期を設定する等の初期処理を行った後、EI命令を実行して自らを割込み許可状態にする(S6)。   When the processing of step S5 is completed, the CPU sets an initial symbol to be displayed on the first symbol display means 22, or sets an interrupt cycle for periodically executing interrupt processing during execution of the game control. After performing the processing, the EI instruction is executed to set itself in an interrupt enabled state (S6).

一方、電源投入時、初期化スイッチ85がOFF状態のときには(S1:no)、バックアップデータの復帰処理が行われる(S7)。バックアップデータの復帰処理は、停電時などにNMI処理によってバックアップされたデータを復帰させる処理であり、停電復旧後に初期化スイッチ85を押すことなく電源を投入すると、この処理が行われる。   On the other hand, when the initialization switch 85 is in the OFF state when the power is turned on (S1: no), a backup data restoration process is performed (S7). The backup data restoration process is a process for restoring the data backed up by the NMI process in the event of a power failure or the like, and this processing is performed when the power is turned on without pressing the initialization switch 85 after the power failure is restored.

ステップS6又はS7の処理が終わると、無限ループ状に繰り返される外れ図柄用の乱数処理(S8,S9)が行われる。なお、外れ図柄用の乱数処理は、後述する割込み処理おいて特別図柄の抽選(図8のS31)に外れた場合に液晶ディスプレイ16に描かれる外れ図柄パターンを規定するものである。   When the process of step S6 or S7 is finished, random number processing (S8, S9) for the off symbol repeated in an infinite loop is performed. Note that the random symbol processing for the off symbol defines a off symbol pattern drawn on the liquid crystal display 16 when the special symbol lottery (S31 in FIG. 8) is interrupted in an interrupt process to be described later.

このような無限ループ状の処理の間に、所定時間(例えば2ms)ごとにタイマ割込みが生じ、図8(a)に示す処理が実行される。割込み処理プログラムでは、最初に、大当り用カウンタCTや普通当りカウンタRGの更新処理が行われる(S10)。図9は、大当り用カウンタCTの更新処理の内容を具体的に図示したものである。   During such infinite loop processing, a timer interruption occurs every predetermined time (for example, 2 ms), and the processing shown in FIG. 8A is executed. In the interrupt processing program, first, update processing of the big hit counter CT and the normal hit counter RG is performed (S10). FIG. 9 specifically shows the contents of the update process of the big hit counter CT.

図9に示すように、大当り用カウンタCTの値が+1された後(S20)、その値が数値範囲(0〜N−1)を超えていないか判定される(S21)。ここで、数値範囲を超えている場合(CT=N)には、大当り用カウンタCTの値が0に書き換えられる(S22)。続いて、大当り用カウンタCTの値が、その回の一巡動作における乱数初期値Initialに達しているか否かが判定される(S23)。具体的には、初期値発生回路58から取得してRAMのSTART番地に記憶されている乱数初期値Initialとの対比が行われる。   As shown in FIG. 9, after the value of the big hit counter CT is incremented by 1 (S20), it is determined whether the value exceeds the numerical value range (0 to N-1) (S21). Here, when the numerical value range is exceeded (CT = N), the value of the big hit counter CT is rewritten to 0 (S22). Subsequently, it is determined whether or not the value of the big hit counter CT has reached a random number initial value Initial in the round operation of that time (S23). Specifically, a comparison is made with the random number initial value Initial obtained from the initial value generation circuit 58 and stored in the START address of the RAM.

その結果、両者が一致すれば、初期値発生回路58から新たな乱数初期値Initialを取得してSTART番地に記憶する(S24)。また、START番地に記憶した新しい乱数初期値Initialを、大当り用カウンタCTの初期値に設定する(S25)。以上のように、この実施例の大当り用カウンタCTは、電源投入直後も含めて、常に不規則な乱数初期値Initialから開始されて一巡動作を繰り返すので、例え、当該機種について大当り当選値Hitが知られても、大当りのタイミングを予測することはできない。   As a result, if they match, a new random number initial value Initial is acquired from the initial value generation circuit 58 and stored in the START address (S24). Further, the new random number initial value Initial stored in the START address is set as the initial value of the jackpot counter CT (S25). As described above, the jackpot counter CT of this embodiment always starts with an irregular random initial value Initial, including immediately after the power is turned on, and repeats one round operation. For example, the jackpot winning value Hit for the model is Even if it is known, the timing of the big hit cannot be predicted.

以上、大当り用カウンタCTの更新処理について説明したが、普通当り用カウンタRGについては、ステップS20〜S22と同等の処理に止め、処理を簡略化している。また、電源投入後の初期値についても、普通当り用カウンタRGではゼロに設定している。このようにして、カウンタCT,RGの更新処理(S10)が終わると、次に、入賞検出センサを含む各種のスイッチからのスイッチ信号を読み込むスイッチ信号入力処理が実行される(図8のS11)。このスイッチ信号入力処理によって、遊技球がゲート20を通過したか否か、遊技球が図柄始動口17を通過したか否かなどを含む遊技盤5における各種の情報が把握される。   The update process of the big hit counter CT has been described above, but the normal hit counter RG is limited to the same process as steps S20 to S22, and the process is simplified. Also, the initial value after power-on is set to zero in the normal hit counter RG. When the updating process of the counters CT and RG (S10) is completed in this way, next, a switch signal input process for reading switch signals from various switches including the winning detection sensor is executed (S11 in FIG. 8). . By this switch signal input processing, various information in the game board 5 including whether or not the game ball has passed through the gate 20 and whether or not the game ball has passed through the symbol start port 17 is grasped.

続いて、タイマ減算処理が行われ、ステップS13やS14で初期設定されたワークエリアのタイマ用の各数値TIMEが減算される(S12)。次に、第2図柄表示手段23の普通図柄表示部に関する普通図柄処理が実行される(S13)。例えば、今回のスイッチ信号入力処理(S11)によって、遊技球がゲート20を通過したことが把握されれば、ステップS10で更新された当り用カウンタRGの値に応じて、普通図柄表示部23に当り図柄を表示するか否かを判定する。   Subsequently, a timer subtraction process is performed, and each numerical value TIME for the timer of the work area initialized in steps S13 and S14 is subtracted (S12). Next, the normal symbol process related to the normal symbol display part of the second symbol display means 23 is executed (S13). For example, if it is determined that the game ball has passed through the gate 20 by the current switch signal input process (S11), the normal symbol display unit 23 displays the value of the winning counter RG updated in step S10. It is determined whether or not a winning symbol is displayed.

そして、この判定処理によって当選状態となると、普通図柄を変動表示させる時間や、その後の停止図柄や、始動口17の電動チューリップや開閉板の開放時間などを決定して、変動表示時間や開放時間などに対応する数値TIME1をRAMのワークエリアに記憶させる。   And if it becomes a winning state by this determination process, the time to display a normal symbol variably, the subsequent stop symbol, the opening time of the electric tulip and the opening and closing plate of the start port 17, etc. are determined, and the variable display time and the opening time are determined. The numerical value TIME1 corresponding to the above is stored in the work area of the RAM.

続いて、特別図柄に関する処理が実行される(S14)。図8(b)に示すように、特別図柄処理では、図柄始動口17への入賞があったか否かがステップS11での入力結果に基づいて判定され、入賞していたら抽選処理が行われる(S31)。抽選処理では、ステップS10において更新された大当り用カウンタCTの値を抽選用乱数値RNDとして取得し、その値RNDを大当り当選値Hitと比較して当否判定し、その結果に対応した処理を行う(S31)。例えば、大当り状態であれば、特別図柄の変動が停止した後、大入賞口18の開閉板をどれだけの時間開放させるかの時間データTIME2をワークエリアに書き込む。   Then, the process regarding a special symbol is performed (S14). As shown in FIG. 8B, in the special symbol process, it is determined based on the input result in step S11 whether or not there has been a winning at the symbol starting port 17, and a lottery process is performed if a prize has been won (S31). ). In the lottery process, the value of the big hit counter CT updated in step S10 is acquired as the random number value RND for lottery, and the value RND is compared with the big hit winning value Hit to determine whether or not, and processing corresponding to the result is performed. (S31). For example, in the case of the big hit state, after the change of the special symbol is stopped, the time data TIME2 indicating how long the opening / closing plate of the special winning opening 18 is opened is written in the work area.

上記のような特別図柄処理(S14)の後、図柄制御基板40、払出し制御基板46、サウンド制御基板43、ランプ制御基板42に出力するべき制御コマンドがある場合には、その出力すべき制御コマンドを送信先の制御基板に出力する出力処理が実行される(S15)。   If there is a control command to be output to the symbol control board 40, the payout control board 46, the sound control board 43, and the lamp control board 42 after the special symbol processing (S14) as described above, the control command to be output. Is output to the destination control board (S15).

最後に、図柄始動口17及び大入賞口18の開閉爪や開閉板を開閉駆動するソレノイドに駆動信号を出力する駆動信号出力処理が実行されて(S16)割込み処理を終える。なお、駆動信号出力処理(S16)では、ステップS13やS14の処理で初期設定されステップS12の処理で減算されたワークエリアの内容を参照し、各ワークエリアの数値が特定値より小さくなるとソレノイドをON駆動して始動口17の開閉爪や大入賞口18の開閉板を開放させ、各ワークエリアの数値が0に達するとソレノイドをOFF駆動して開閉爪や開閉板を閉じるようにしている。なお、各ワークエリアの数値は、ステップS13やS14においてタイマ初期値TIME1,TIME2が設定される以前は共に0である。   Finally, a drive signal output process for outputting a drive signal to the solenoid that opens and closes the open / close claws and the open / close plate of the symbol start port 17 and the special winning opening 18 is executed (S16), and the interrupt process ends. In the drive signal output process (S16), the contents of the work areas that are initially set in the processes in steps S13 and S14 and subtracted in the processes in step S12 are referred to. The opening / closing claw of the start port 17 and the opening / closing plate of the grand prize winning port 18 are opened by turning ON, and when the numerical value of each work area reaches 0, the solenoid is driven OFF to close the opening / closing claw and the opening / closing plate. Note that the numerical values of the respective work areas are both 0 before the timer initial values TIME1 and TIME2 are set in steps S13 and S14.

以上、本発明の実施例を説明したが、具体例を例示したに過ぎず、特に本発明を限定するものではない。例えば、実施例では、大当り用カウンタCTが数値範囲を一巡するごとに初期値発生回路58から新たな初期値Initialを取得したが(S24)、ステップS4、S5の処理さえ行えば、割込み処理におけるステップS23〜S25の処理は省略しても良い。   As mentioned above, although the Example of this invention was described, it has only illustrated the specific example and does not specifically limit this invention. For example, in the embodiment, a new initial value Initial is obtained from the initial value generation circuit 58 every time the big hit counter CT makes a round of the numerical value range (S24). However, if only the processing in steps S4 and S5 is performed, the interrupt processing The processing in steps S23 to S25 may be omitted.

すなわち、このような実施態様でも、電源投入直後の大当り用カウンタCTの初期値(最初の初期値)はパチンコ機ごとに異なるので、大当り当選値Hitを知られても、大当り状態の発生タイミングを予測することはできない。また、計数クロックの周期と比較して、リセット期間TRSTを十分に長く設定すると、カウンタ61が同じ値から動作を開始しても、営業日ごとに初期値が微妙に異なることになり更に効果的である。 That is, even in such an embodiment, the initial value (initial initial value) of the jackpot counter CT immediately after the power is turned on is different for each pachinko machine. Therefore, even if the jackpot winning value Hit is known, the timing of occurrence of the jackpot state is determined. It cannot be predicted. In addition, if the reset period T RST is set sufficiently long compared to the count clock cycle, even if the counter 61 starts to operate from the same value, the initial value will be slightly different every business day, which is further effective. Is.

また、実施例では、システムクロック発生部52とは別の計数クロック発生部60を設け、計数クロックΦ1をシステムクロックΦ0より高速に設定する場合を説明したが、システムクロックΦ0を計数クロックΦ1と兼用させても良いのは勿論である。   In the embodiment, a case has been described in which the count clock generator 60 is provided separately from the system clock generator 52 and the count clock Φ1 is set faster than the system clock Φ0. However, the system clock Φ0 is also used as the count clock Φ1. Of course, it may be allowed to.

実施例に係るパチンコ機の斜視図である。It is a perspective view of the pachinko machine concerning an example. 図1のパチンコ機の側面図である。It is a side view of the pachinko machine of FIG. 図1のパチンコ機の正面図である。It is a front view of the pachinko machine of FIG. 図1のパチンコ機の背面図である。It is a rear view of the pachinko machine of FIG. 主制御基板の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of a main control board. 電源リセット回路の回路ブロック図と、その動作内容を示すタイムチャートである。3 is a circuit block diagram of a power reset circuit and a time chart showing the operation content. 実施例に係る遊技制御プログラムのメインルーチンのフローチャートである。It is a flowchart of the main routine of the game control program which concerns on an Example. 所定時間ごとに実施される割込み処理プログラムのフローチャートである。It is a flowchart of an interrupt processing program executed every predetermined time. 大当り用カウンタの更新処理を示すフローチャートである。It is a flowchart which shows the update process of the big hit counter.

符号の説明Explanation of symbols

2 遊技機(パチンコ機)
S10 第1手段(カウンタ値の更新)
S14 第2手段(特別図柄処理)
61 ハードウェアカウンタ
2 Pachislot machines (pachinko machines)
S10 1st means (update of counter value)
S14 Second means (special symbol processing)
61 Hardware counter

Claims (6)

遊技動作に関連して抽選処理を行い、遊技者に有利な状態を発生させるか否かを決定するCPUを備えた遊技機であって、
前記抽選処理は、所定の数値範囲内の数値列を時間順次に発生させる第1手段と、遊技動作に関連して発生する所定条件に起因して前記数値列の一つを取得し、これを予め決定されている当選値と比較する第2手段とを含んで実現され、
前記数値列の最初の初期値は、前記CPUとは別のハードウェアカウンタの値に基づいて決定されるようになっていることを特徴とする遊技機。
A gaming machine including a CPU that performs a lottery process in relation to a gaming operation and determines whether or not to generate a state advantageous to the player,
In the lottery process, a first means for sequentially generating a numerical sequence within a predetermined numerical range is acquired in time sequence, and one of the numerical sequences is acquired based on a predetermined condition generated in relation to a game operation. A second means for comparing with a pre-determined winning value,
A gaming machine, wherein an initial initial value of the numerical sequence is determined based on a value of a hardware counter different from the CPU.
前記ハードウェアカウンタは、電源投入後、所定値に設定されることなく計数動作を開始するようになっている請求項1に記載の遊技機。 The gaming machine according to claim 1, wherein the hardware counter starts counting without being set to a predetermined value after power-on. 前記ハードウェアカウンタに供給される計数クロックと、前記CPUに供給されるシステムクロックとは、別々の回路によって生成されている請求項1又は2に記載の遊技機。 The gaming machine according to claim 1 or 2, wherein the count clock supplied to the hardware counter and the system clock supplied to the CPU are generated by separate circuits. 前記計数クロックの周波数を、前記システムクロックの周波数より高く設定すると共に、前記CPUの電源リセット期間を、前記システムクロックの周期の数倍以上に設定している請求項3に記載の遊技機。 The gaming machine according to claim 3, wherein the frequency of the counting clock is set to be higher than the frequency of the system clock, and the power reset period of the CPU is set to be several times or more the period of the system clock. 前記数値列は、所定の数値範囲内を一巡するごとに、改めて新たな初期値に変更されるようになっている請求項1〜4の何れかに記載の遊技機。 The gaming machine according to any one of claims 1 to 4, wherein the numerical sequence is changed to a new initial value every time a predetermined numerical range is reached. 前記新たな初期値は、前記ハードウェアカウンタの値に基づいて決定されている請求項5に記載の遊技機。
The gaming machine according to claim 5, wherein the new initial value is determined based on a value of the hardware counter.
JP2006238127A 2006-09-01 2006-09-01 Game machine Expired - Fee Related JP4545125B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006238127A JP4545125B2 (en) 2006-09-01 2006-09-01 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006238127A JP4545125B2 (en) 2006-09-01 2006-09-01 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001123707A Division JP3934884B2 (en) 2001-04-23 2001-04-23 Game machine

Publications (2)

Publication Number Publication Date
JP2006346484A true JP2006346484A (en) 2006-12-28
JP4545125B2 JP4545125B2 (en) 2010-09-15

Family

ID=37642884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006238127A Expired - Fee Related JP4545125B2 (en) 2006-09-01 2006-09-01 Game machine

Country Status (1)

Country Link
JP (1) JP4545125B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009034162A (en) * 2007-07-31 2009-02-19 Daito Giken:Kk Game machine
JP2010214169A (en) * 2010-07-08 2010-09-30 Daito Giken:Kk Game machine
JP2012061332A (en) * 2011-11-25 2012-03-29 Daito Giken:Kk Game machine
JP2012106129A (en) * 2012-03-14 2012-06-07 Daito Giken:Kk Game machine
JP2014076313A (en) * 2013-09-19 2014-05-01 Daito Giken:Kk Game board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07124296A (en) * 1993-10-29 1995-05-16 Sammy Ind Co Ltd Random number generation structure for game machine
JPH0810402A (en) * 1994-04-29 1996-01-16 J T:Kk Game apparatus
JPH1170259A (en) * 1997-06-24 1999-03-16 Sanyo Bussan Kk Game machine control device
JPH11276701A (en) * 1998-03-30 1999-10-12 Toyomaru Sangyo Kk Game machine
JP2000079253A (en) * 1998-09-07 2000-03-21 Sophia Co Ltd Game machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07124296A (en) * 1993-10-29 1995-05-16 Sammy Ind Co Ltd Random number generation structure for game machine
JPH0810402A (en) * 1994-04-29 1996-01-16 J T:Kk Game apparatus
JPH1170259A (en) * 1997-06-24 1999-03-16 Sanyo Bussan Kk Game machine control device
JPH11276701A (en) * 1998-03-30 1999-10-12 Toyomaru Sangyo Kk Game machine
JP2000079253A (en) * 1998-09-07 2000-03-21 Sophia Co Ltd Game machine

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009034162A (en) * 2007-07-31 2009-02-19 Daito Giken:Kk Game machine
JP4624386B2 (en) * 2007-07-31 2011-02-02 株式会社大都技研 Amusement stand
JP2010214169A (en) * 2010-07-08 2010-09-30 Daito Giken:Kk Game machine
JP2012061332A (en) * 2011-11-25 2012-03-29 Daito Giken:Kk Game machine
JP2012106129A (en) * 2012-03-14 2012-06-07 Daito Giken:Kk Game machine
JP2014076313A (en) * 2013-09-19 2014-05-01 Daito Giken:Kk Game board

Also Published As

Publication number Publication date
JP4545125B2 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
JP4545125B2 (en) Game machine
JP3934884B2 (en) Game machine
JP3953292B2 (en) Game machine
JP4621784B2 (en) Bullet ball machine
JP4588012B2 (en) Bullet ball machine
JP5290246B2 (en) Bullet ball machine
JP3576476B2 (en) Gaming machine
JP4828727B2 (en) Game machine
JP3924129B2 (en) Bullet ball machine
JP4498281B2 (en) Game machine
JP2002282506A (en) Game machine
JP4034756B2 (en) Game machine
JP2003190480A (en) Game machine
JP4510859B2 (en) Game machine
JP4842394B2 (en) Bullet ball machine
JP5722925B2 (en) Bullet ball machine
JP5497826B2 (en) Bullet ball machine
JP4861508B2 (en) Bullet ball machine
JP4588099B2 (en) Bullet ball machine
JP2002282507A (en) Pachinko game machine
JP3634738B2 (en) Game machine
JP4842391B2 (en) Bullet ball machine
JP4498458B2 (en) Game machine
JP4562672B2 (en) Bullet ball machine
JP2006312090A (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4545125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees