JP2006344961A - 基板上に導体パターンを形成する方法 - Google Patents
基板上に導体パターンを形成する方法 Download PDFInfo
- Publication number
- JP2006344961A JP2006344961A JP2006156760A JP2006156760A JP2006344961A JP 2006344961 A JP2006344961 A JP 2006344961A JP 2006156760 A JP2006156760 A JP 2006156760A JP 2006156760 A JP2006156760 A JP 2006156760A JP 2006344961 A JP2006344961 A JP 2006344961A
- Authority
- JP
- Japan
- Prior art keywords
- etch resistant
- resistant material
- conductive
- conductor pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
【課題】 基板上に高い処理速度で、且つ高解像度で導体パターンを形成する。
【解決手段】 導電層を担持する基板を提供し、導電層をレーザーに露光させることによって導体パターンの第1の部分3を形成し、レーザーを制御して第1の部分の所望の導電領域のエッジ周囲の導電材料を除去し、導電層上にエッチング耐性材料20を配置し、該エッチング耐性材料が導体パターンの第2の部分を画定し、エッチング耐性材料によって被覆されていない第2の部分のそれらの領域から導電材料を除去し、次に、エッチング耐性材料を除去することによって、基板上に導体パターンを形成する。
【選択図】 図3
【解決手段】 導電層を担持する基板を提供し、導電層をレーザーに露光させることによって導体パターンの第1の部分3を形成し、レーザーを制御して第1の部分の所望の導電領域のエッジ周囲の導電材料を除去し、導電層上にエッチング耐性材料20を配置し、該エッチング耐性材料が導体パターンの第2の部分を画定し、エッチング耐性材料によって被覆されていない第2の部分のそれらの領域から導電材料を除去し、次に、エッチング耐性材料を除去することによって、基板上に導体パターンを形成する。
【選択図】 図3
Description
本発明は、例えば電子回路を形成するために、基板上に導体パターンを形成する方法に関する。
例えばドイツのLPKFレーザ・エレクトロニクス・アーゲー(LPKF Laser & Electronics AG)によって使用される超高解像度電気回路を形成するための1つの方法では、レーザーが、絶縁基板上の導電材料の層中に細長いラインの切れ目を入れるために使用される。こうした切れ目の完全なループは、次に回路の導電性トレースになる導体の領域を分離するために使用される。このプロセスは、プロトタイプ回路基板を形成するために有用であるが、処理速度が遅く、結果として生じる回路は、不必要な導体が残存する大きな領域を有する。これらの不必要な導体を除去するためにレーザーを使用するには非常に長い時間がかかることになるので、通常は所定の位置に残される。
低解像度回路に使用できる代替的な方法は、化学エッチングに耐えることができるインクを使用する導電層の全面にわたって、一般にはインクジェット・プリンタを用いて印刷される、ラスタ化された画像として必要な回路を定義することである。必要な回路パターンは、インクで被着されていない導電層をエッチングし、次に、溶剤などの他の化学物質を使用してインクを除去することによって生成される。このプロセスは、かなり速く、材料を節約できるので、小量又はプロトタイプ製品を製造するのに適しているが、高解像度の能力はない。これは、ラスタ化プロセス、及び印刷ヘッドと、表面上のインクの予測できない動作によるものである。
本発明は、処理速度が速く、且つ、高解像度での導体パターンの形成を可能とする方法を提供することを目的とする。
本発明によると、基板上に導体パターンを形成する方法は、以下のa)乃至b)から構成される。
a)導電層を担持する基板を提供すること。
b)導電層をレーザーに露光させることによって導体パターンの第1の部分を形成し、レーザーを制御して該第1の部分の所望の導電領域のエッジ付近の導電材料を除去すること。
c)導電層上にエッチング耐性材料を配置し、該エッチング耐性材料が導体パターンの第2の部分を定義し、エッチング耐性材料によって被着されていない第2の部分のそれらの領域から導電材料を除去し、次に、エッチング耐性材料を除去すること。
a)導電層を担持する基板を提供すること。
b)導電層をレーザーに露光させることによって導体パターンの第1の部分を形成し、レーザーを制御して該第1の部分の所望の導電領域のエッジ付近の導電材料を除去すること。
c)導電層上にエッチング耐性材料を配置し、該エッチング耐性材料が導体パターンの第2の部分を定義し、エッチング耐性材料によって被着されていない第2の部分のそれらの領域から導電材料を除去し、次に、エッチング耐性材料を除去すること。
我々発明者らは、代表的な回路が、例えば高密度ボール・グリッド・アレイ(BGA)チップ回りのトラックのような高解像度を必要とする一部領域、及びその他の低解像度で十分とされる通常はより大きな領域を有することを認識した。従って、レーザープロセスは高解像度を必要とする領域においてだけ使用され、エッチング・プロセスが残りの低解像度領域において使用されるように、2つの技術の使用を最適化することは可能である。
場合によっては、エッチング耐性材料は、第2の部分に限定されてもよいが、これは、除去化学物質が第1の部分に到達しないようにすることが必要であるという不利な点を有する。このため、好ましくは、エッチング耐性材料は、第1の部分の導電領域に少なくとも重なり合い、第1の部分の全体にわたって固体ブロックとして置かれることが好ましい。
一般的に、例えばインクジェット・プリンタ又は他の従来型プリンタを使用して、エッチング耐性材料が印刷されることになる。
本発明による方法の一例は、添付図面を参照して説明される。
図1A及び図1Bは、連続的且つ導電性の、例えば銅の表面層(銅層)2が設けられた絶縁基板1を示している。
プロセスの第1の段階において、銅層2の第1の部分3はレーザー光線(図示せず)に露光される。適切なビームは、ネオジムYAG又は2倍高調波YAGレーザーから生成してもよい。レーザー光線は、5A乃至5Gに示されるような導電材料の細線を除去し、あるいは切除することによって、所望の導電領域4A乃至4Gのエッジを定義するために制御される。基板1の部分は、領域5A乃至5Gを通して見ることができる。100μm以上の解像度が達成されるが、25μmまでの解像度も得られる。
次のステップ(図3)において、例えばアベイシア・エレクトロニック・マテリアルズ社(Avecia Electronic Materials)によるJetrack Etch Resist 001(商標)などのエッチング・レジスト・インク20は、インクジェット・プリンタ(図示せず)を使用して銅層2の表面上に塗布される。部分6において、このエッチング・レジスト・インクは、比較的低解像度(例えば少なくとも100μm)で、所望の回路パターンを定義する。部分3において、エッチング・レジスト・インクは、既に定められた導電領域4A乃至4C上の領域10A乃至10Cに置かれ、対応するエッチング・ライン5A乃至5Cとわずかに重なり合う。さらに、エッチング・レジスト・インク10Dの固体ブロックは、領域4D乃至4Gの全領域にわたって置かれる。最終的に、エッチング・レジスト・インクもまた、接続タブ11A乃至11Cを定義するように置かれる。
次の段階では、塩化第2鉄などの化学エッチング液が導電材料である銅層2の表面全体に塗布され、これにより、銅の露出領域のすべてが除去され、図4に示すようにエッチング・レジスト・インクのみを残すことになる。(基板1のエッジは、図4において図示が省略される。)
最後に、エッチング・レジスト・インクは、アセトン又は水酸化ナトリウム溶液などの従来の溶剤を使用して除去され、図5に示すようにパターン化された銅だけを残すことになる。図5において、銅の領域12A乃至12Cの一部が残され、これらが余分であることが分かるであろう。
レーザー画定式パターンがインクジェット画定式パターンを満足させる場合に、2つのプロセス間における位置合わせ誤差に応じるように一部がわずかに重なり合うことが必要となる。例えば、レーザーカットは、インクジェット式によってパターン化される領域内にかなりの距離にわたって延出することもある。別の方法として、導電層、及び該導電層が除去されると現れる絶縁層上のインクを用いてエッチング・レジスト・インクの設置を制御することが可能であり、このことは、レーザーカットを使用してインクジェット式に印刷された材料を重なり領域により正確に配置させ得る可能性を広げる。
レーザー/インクジェット・プリンタは、X−Yベクトル及びラスタ走査ができる単一の機械に取り付けることもでき、あるいは2つの別個の機械を使用することもできる。
Claims (9)
- a)導電層を担持する基板を提供することと、
b)導電層をレーザーに露光させることによって、導体パターンの第1の部分を形成し、レーザーを制御して第1の部分の所望の導電領域のエッジ周囲の導電材料を除去することと、
c)導電層上にエッチング耐性材料を配置し、該エッチング耐性材料が導体パターンの第2の部分を画定し、エッチング耐性材料によって被覆されていない第2の部分のそれらの領域から導電材料を除去し、その後エッチング耐性材料を除去すること、
を含む、基板上の導体パターンを形成する方法。 - 前記エッチング耐性材料が、ステップc)において導体パターンの第1の部分上にも配置される、請求項1に記載の方法。
- 前記エッチング耐性材料が、第1の部分の導電領域と重なり合う、請求項2に記載の方法。
- 前記エッチング耐性材料が、第1の部分の上に固体ブロックとして配置される、請求項2に記載の方法。
- 前記第1の部分が前記第2の部分と重なり合う、請求項1乃至4のいずれか1つに記載の方法。
- 前記導体パターンの第1の部分が、導体パターンの第2の部分より高い解像度で形成される、請求項1乃至5のいずれか1つに記載の方法。
- 前記導体パターンの第1の部分が、100μm以下の解像度で定義される特徴を有し、第2の部分が100μmより高い解像度で定義される特徴を有する、請求項6に記載の方法。
- 前記エッチング耐性層が、ステップc)において印刷される、請求項1乃至7のいずれか1つに記載の方法。
- 前記エッチング抵抗材料がインクジェット方式で印刷される、請求項8に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/146,498 US7271099B2 (en) | 2005-06-06 | 2005-06-06 | Forming a conductive pattern on a substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344961A true JP2006344961A (ja) | 2006-12-21 |
Family
ID=37027463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156760A Pending JP2006344961A (ja) | 2005-06-06 | 2006-06-06 | 基板上に導体パターンを形成する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7271099B2 (ja) |
EP (1) | EP1732371A3 (ja) |
JP (1) | JP2006344961A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021111744A (ja) * | 2020-01-15 | 2021-08-02 | 日本特殊陶業株式会社 | 導電層の製造方法、配線基板の製造方法及びヒータ装置の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100033400A1 (en) * | 2008-08-05 | 2010-02-11 | Daniel Chang | Spray non-contact cutting type antenna and its fabrication method |
US9380700B2 (en) | 2014-05-19 | 2016-06-28 | Sierra Circuits, Inc. | Method for forming traces of a printed circuit board |
WO2017171884A1 (en) * | 2016-04-02 | 2017-10-05 | Intel Corporation | Fine feature formation techniques for printed circuit boards |
US10849233B2 (en) | 2017-07-10 | 2020-11-24 | Catlam, Llc | Process for forming traces on a catalytic laminate |
US10349520B2 (en) | 2017-06-28 | 2019-07-09 | Catlam, Llc | Multi-layer circuit board using interposer layer and conductive paste |
US10765012B2 (en) | 2017-07-10 | 2020-09-01 | Catlam, Llc | Process for printed circuit boards using backing foil |
US10827624B2 (en) | 2018-03-05 | 2020-11-03 | Catlam, Llc | Catalytic laminate with conductive traces formed during lamination |
CN114916140A (zh) * | 2022-05-20 | 2022-08-16 | 胜宏科技(惠州)股份有限公司 | 一种激光辅助pcb板蚀刻的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58155791A (ja) * | 1982-03-11 | 1983-09-16 | 日本電気株式会社 | 配線板のパタ−ン形成装置 |
JPH06237063A (ja) * | 1993-02-12 | 1994-08-23 | Mitsubishi Rayon Co Ltd | プリント配線板の製造方法 |
JPH09116255A (ja) * | 1995-10-16 | 1997-05-02 | Oki Electric Ind Co Ltd | 回路パターンの形成方法 |
JP2002261425A (ja) * | 2000-12-25 | 2002-09-13 | Matsushita Electric Works Ltd | 回路基板の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3245272A1 (de) * | 1982-12-07 | 1984-06-07 | Ernst Roederstein Spezialfabrik für Kondensatoren GmbH, 8300 Landshut | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen |
JP3799069B2 (ja) * | 1993-12-14 | 2006-07-19 | キヤノン株式会社 | エッチングレジスト性組成物、これを用いたパターン形成方法及び配線基板の製造方法 |
US20020072228A1 (en) * | 1999-12-15 | 2002-06-13 | Texas A&M University System | Semiconductor conductive pattern formation method |
CA2401383A1 (en) * | 2001-02-14 | 2002-08-22 | Matthias Rath | Compositions of biochemical compounds involved in bioenergy metabolism of cells and method of use |
US20030146019A1 (en) * | 2001-11-22 | 2003-08-07 | Hiroyuki Hirai | Board and ink used for forming conductive pattern, and method using thereof |
-
2005
- 2005-06-06 US US11/146,498 patent/US7271099B2/en not_active Expired - Fee Related
-
2006
- 2006-04-25 EP EP06113071A patent/EP1732371A3/en not_active Withdrawn
- 2006-06-06 JP JP2006156760A patent/JP2006344961A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58155791A (ja) * | 1982-03-11 | 1983-09-16 | 日本電気株式会社 | 配線板のパタ−ン形成装置 |
JPH06237063A (ja) * | 1993-02-12 | 1994-08-23 | Mitsubishi Rayon Co Ltd | プリント配線板の製造方法 |
JPH09116255A (ja) * | 1995-10-16 | 1997-05-02 | Oki Electric Ind Co Ltd | 回路パターンの形成方法 |
JP2002261425A (ja) * | 2000-12-25 | 2002-09-13 | Matsushita Electric Works Ltd | 回路基板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021111744A (ja) * | 2020-01-15 | 2021-08-02 | 日本特殊陶業株式会社 | 導電層の製造方法、配線基板の製造方法及びヒータ装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1732371A3 (en) | 2008-04-23 |
EP1732371A2 (en) | 2006-12-13 |
US7271099B2 (en) | 2007-09-18 |
US20060273069A1 (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006344961A (ja) | 基板上に導体パターンを形成する方法 | |
JP2004146836A (ja) | 回路基板及びその製造方法 | |
JP4477359B2 (ja) | プリント回路板に対しソルダーマスクを塗布する方法 | |
JP2003324258A (ja) | プリント配線板用銅張板 | |
US8456023B2 (en) | Semiconductor wafer processing | |
US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
US6783688B2 (en) | Method and apparatus for structuring printed circuit boards | |
US6858352B1 (en) | Printed circuit fabrication | |
KR100826344B1 (ko) | 기판 레이저 드릴링 스캐닝 방법 | |
JP2010129723A (ja) | ビアホールの形成方法 | |
JP2015041770A (ja) | 印刷回路基板および印刷回路基板の製造方法 | |
JP2005347429A (ja) | プリント基板の製造方法 | |
WO2012148332A1 (en) | Manufacturing method for printed circuit boards | |
JPH1022610A (ja) | プリント回路板の製造方法 | |
JP2004304036A (ja) | 電子回路基板の製造装置 | |
JP2005223266A (ja) | 基板の端面スルーホール製造方法 | |
US20110048790A1 (en) | Chip carriers with side terminals | |
KR101407494B1 (ko) | 전도성 패턴 형성방법 및 전도성 패턴이 형성된 구조물 | |
JP2008244336A (ja) | プリント配線板の製造方法、及びプリント配線板 | |
JP7523418B2 (ja) | プリント配線板およびその製造方法 | |
JP2007053237A (ja) | 配線基板の製造方法 | |
JP3961997B2 (ja) | 高周波プリント配線板 | |
KR101603399B1 (ko) | 배선기판의 제조방법 | |
JP2007088232A (ja) | プリント配線板の製造方法 | |
JPH10270826A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |