JP2006324441A - Electronic module - Google Patents

Electronic module Download PDF

Info

Publication number
JP2006324441A
JP2006324441A JP2005145904A JP2005145904A JP2006324441A JP 2006324441 A JP2006324441 A JP 2006324441A JP 2005145904 A JP2005145904 A JP 2005145904A JP 2005145904 A JP2005145904 A JP 2005145904A JP 2006324441 A JP2006324441 A JP 2006324441A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
characterized
module
conductive
package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005145904A
Other languages
Japanese (ja)
Other versions
JP4819398B2 (en )
Inventor
W Eric Boyd
Keith D Gann
ディー. ガン キース
エリック ボイド ダブリュ.
Original Assignee
Irvine Sensors Corp
イルビン センサーズ コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a three-dimensional electronic module which comprises one or more layers containing a remodeled trace package.
SOLUTION: This electronic module has at least one TSOP package containing upper and lower faces, a route change board coupled to the lower face, and a means for electrically connecting at least one conductive metal trace to an external electronic circuit. The package has a pair of longitudinal sides, a pair of lateral sides, an integrated circuit die, and an internal lead frame. At least one of the longitudinal side and lateral side has at least one lead frame access lead. The route change board has at least one conductive trace and at least one route change board access lead, the route change board access lead is electrically connected to at least one conductive trace, and the lead frame access lead is electrically connected to the route change board access lead.
COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は電子モジュールに関するものであり、さらに詳しくは多層マイクロ電子モジュールに関するものである。 This invention relates to an electronic module, and more particularly to a multilayer microelectronic module.

また特にこの発明は電気的に相互接続された層からなる三次元モジュールに関するものであり、その少なくとも1個の層は薄い小型輪郭のパッケージ(TSOP)を装備している。 In particular this invention relates to electrically dimensional module composed of interconnected layers, at least one of the layers is equipped with a thin small outline package (TSOP). 該TSOPは工業標準(例えばJEDEC)BGAパッケージの面積を有するように改造されており、各TSOP層は選択的に薄型化されて集積体の高さを最少にしている。 The TSOP has a height of industry standards (e.g. JEDEC) has been modified to have an area of ​​BGA package, the TSOP layer is selectively thinner stack minimized.

ボールグリッドアレーパッケージ(BGA)の形でのコンピューターメモリーへの需要は、より大きな記憶容積と速度とBGAフォーマットのより小さなフォームファクターの故に、増大している。 Demand for computer memory in the form of a ball grid array package (BGA), due to the smaller form factor of larger storage volume and speed and BGA format has increased.

BGAパッケージはパッケージの下側のはんだボール相互接続を利用しており、パッケージ中の半導体ダイからのパワー源と入出力端を外部電子回路に相互接続している。 BGA package utilizes the lower solder ball interconnections of the package, interconnecting the power source and input and output terminals of the semiconductor die in the package to an external electronic circuit. したがってBGAパッケージはTSOPがするように相互接続に外部に突出しているリードを必要としない。 Therefore BGA package does not require a lead that protrudes externally interconnected as TSOP is. そこで小型のファクターが望ましい応用にはBGAパッケージを利用する傾向がある。 Therefore for small factors is desired applications tend to utilize BGA package.

さらにコンピューターメモリー製造者はより新しく、より高価なメモリー製品をBGAフォーマットで益々提供するようになっている。 Further computer memory manufacturer newer, have become more expensive memory products to provide more and more in BGA format. かくしてDIMMまたはプリント回路盤や電子ユニットなどを設計するサーバー製造者などの最終製品製造者は最終製品中または上にBGAメモリーパッケージを使用する結果となっている。 Thus the end product manufacturers, such as server manufacturers to design such DIMM or printed circuit board and the electronic unit has a result of using the BGA memory package to the final product in or on.

メモリー技術の以前の発生に当たっては、TSOPと呼ばれる薄い小さな輪郭のパッケージにメモリーICチップを装備していた。 In the previous generation of memory technology, it was equipped with a memory IC chip in thin small outline of the package called TSOP. TSOPパッケージ技術と製造プロセスは充分に発達しているので、TSOPメモリー製品群はより品質良く、安価でかつ入手し易くなる傾向にある。 Since TSOP packaging technology and manufacturing process is developed sufficiently, TSOP memory products are better quality, the inexpensive and easily available trends.

TSOPメモリー回路密度を向上させるべく、業界においてはトレースまたは他の超小型電子回路を含んだ2個以上の層を垂直に集積・相互接続して高密度三次元モジュールを形成することを利用している。 To improve the TSOP memory circuit densities in the industry by utilizing the formation of a dense three-dimensional module connected traces or other two or more layers vertically integrated and mutual including a microelectronic circuit there. TSOPメモリーパッケージの集積は当業界で周知であり、かつ例えばアメリカ特許第6,026,352号、6,806,559号、6,706,971号などに開示されている。 TSOP integrated memory package are well known in the art, and for example, US Patent No. 6,026,352, No. 6,806,559, are disclosed in such Patent 6,706,971.
アメリカ特許第6,026,352号 US Pat. No. 6,026,352 アメリカ特許第6,806,559号 US Pat. No. 6,806,559 アメリカ特許第6,706,971号 US Pat. No. 6,706,971

集積BGAパッケージに関しては、入手可能なBGAパッケージは高価であり独特な内外設計特性を有しており、熱的な諸問題が薄型化、集積化、相互接続化を容易でなくしている。 For the integrated BGA package, BGA package available has a expensive and unique internal and external design properties, thermal problems are thinner, integration, and not easy interconnection of. 他方TSOPは入手容易、薄型化容易、安価である。 On the other hand TSOP is readily available, thinner easy, and inexpensive. しかし業界で必要とされる標準BGAフォームファクターを欠いている。 But lacking the standard BGA form factor that is required in the industry.

この発明においては少なくとも1個の改造・薄型化または非薄型化TSOP層からなるBGAスケール集積を与えることにより、両方のタイプのパッケージにおいて得られる利点を結合しようとするものである。 In which by providing the BGA scale integrated consisting of at least one modified-thinning or non-thinned TSOP layer, it attempts to combine the advantages obtained in both types of packages in the present invention.

この発明は改造TSOPパッケージを含んだ1個以上の層からなる三次元電子モジュールを提案するものである。 This invention proposes a three-dimensional electronic module consisting of one or more layers containing the modified TSOP package.

一実施例においては、2個以上の従来型のTSOPパッケージとベース経路変更基板とを集積・相互結合して電子モジュールを形成する。 In one embodiment, the two or more conventional TSOP package base reroute substrate of integrated-interconnected to form an electronic module. TSOP層は、被包パッケージ内外リードフレームの所定の部分を除去することにより、改造されている。 TSOP layer by removing a predetermined portion of the encapsulation package out lead frame is modified. ここで現存するTSOP内部リードフレームの断面部分がモジュールの1個以上の長手方向側部上に露出されて、1個以上のリードフレームアクセスリードを形成する。 Here existing TSOP internal cross section of the lead frame is exposed on one or more longitudinal sides of the module, to form one or more of the lead frame access leads.

経路変更基板は一般に電気信号の経路変更のためにプリント回路盤、フレックス回路または均等構造物を含んでいる。 Reroute substrate generally printed circuit board for the rerouting of the electrical signals include a flex circuit or equivalent structure. 経路変更基板は適宜な電導性トレースと周辺経路変更基板アクセスリードとを有しており、TSOP集積モジュールの下側に結合されている。 Reroute substrate has a suitable conductive traces and peripheral reroute substrate access lead is coupled to the underside of the TSOP integrated module. 経路変更基板はさらにはんだボールパターンを有しており、これによりモジュールは、プリント回路盤に見られるように、工業標準BGA接続に電気接続される。 Route has changed substrate further solder ball pattern, is thereby modules, as seen in the printed circuit board, are electrically connected to the industry standard BGA connection.

各層からの適宜なアクセスリードは、「Tコネクター」を形成する金属化電導性トレースを用いて、相互接続されている。 Appropriate access read from each layer, using a metallized conductive traces to form a "T-connector", they are interconnected. 該Tコネクターは1個以上のモジュール周辺側部上に配置されている。 The T connector is disposed on one or more modules around the sides. またTSOPアクセスリードも経路変更基板上の適宜なアクセスリードと電気接続されている。 The TSOP Access Read is also appropriate access leads and electrical connections on reroute substrate. 該基板は電力、アースおよび層からの入出力信号をモジュールの下側に配置された経路変更基板はんだボールパターン上の適宜な場所に経路設定する。 The substrate power, to route input and output signals from the ground and the layer in an appropriate location on the arranged reroute substrate solder balls pattern on the lower side of the module. 被包集積回路チップまたは面研摩TSOPパッケージを有した改造層を層中に用いることもできる。 A modified layer having encapsulation integrated circuit chip or surface grinding TSOP package can also be used in the layer.

結合・相互接続された層は高回路密度で安価で製造容易で工業標準電導パターンに容易に接続できる三次元電子モジュールを形成する。 Bonded and interconnected layers form a three-dimensional electronic module can be easily connected to the easy industrial standard conductivity pattern produced at low cost with high circuit density.

この発明においては、現存の独特なTSOPリードフレーム構造の形状を利用しており、これによりアクセスリードはモジュールの4個の周辺側部上に形成・相互接続が可能となり、同時に標準BGAパッケージの形状に精密に適合するモジュールが形成される。 In the present invention, utilizes a shape unique TSOP lead frame structure of existing, thereby access leads enables formation and interconnected on four peripheral sides of the module, at the same time the shape of the standard BGA package precisely matching module is formed.

さらにこの発明における層はTSOP層からなっており、該TSOP層は薄型化されてダイ上にボールボンドまたはワイヤーボンドを露出させ、これらは電気的に縁部に経路変更されて、モジュールの1個以上の側部に沿って相互接続される。 And further made a layer from TSOP layer in the present invention, the TSOP layer is thinned to expose the ball bond or wire bonds on the die, it is rerouted to electrically edges, one module They are interconnected along more sides.

さらにこの発明の層は、被包されて誘電体で覆われた活性表面を有する集積回路ダイを1個以上有している。 Further layers of the present invention includes an integrated circuit die having a covered active surface in encapsulated by the dielectric 1 or more. 集積回路結合パッドは誘電体を通って露出され、金属化トレースを用いて縁部に電気的に経路変更される。 Integrated circuit bond pads is exposed through the dielectric, electrically reroute the edges with a metallized traces. 該トレースは経路変更基板に出入りする信号の経路設定に用いられる。 The traces are used to route signals in and out of the path change board.

図1a、1bに示す従来市販のTSOPパッケージ1は一般に被包材料中で成形された集積回路チップであって、被包材から外側に垂下する複数の電導性リードを有している。 Figure 1a, TSOP package 1 commercial conventional case shown in 1b is a generally molded from encapsulated material integrated circuit chip, has a plurality of conductive leads extending downward outward from the packaging material. 図1aに示すのは集積回路ダイとリードフレームとを有したTSOPの内部構造である。 Shown in Figure 1a is an internal structure of a TSOP having an integrated circuit die and the lead frame.

パッケージ1は一般に平面形状が方形であって、上面5、下面10、長手方向の第1の側部15a、15b、および横方向の第2の側部20a、20bを有している。 Package 1 is generally planar shape is a square, and has an upper surface 5, bottom surface 10, a longitudinal direction of the first side 15a, 15b, and lateral second side 20a, a 20b.

図2においてメモリーチップなどの内部集積回路ダイ25はワイヤーボンド35を介してリードフレーム30に電気接続されている。 The integrated circuit die 25, such as a memory chip 2 is electrically connected to the lead frame 30 via the wire bonds 35. リードフレーム30は銅などの電導性材料からなり、被包材40に被包された集積回路ダイ25、ワイヤーボンド35およびリードフレーム30を電気接続するものである。 The lead frame 30 is made of conductive material such as copper, the integrated circuit die 25 is encapsulated in encapsulant 40 is configured to electrically connect the wire bonds 35 and the lead frame 30. 外側に突出するTSOPリード45はリードフレーム30の外側突出部を有して、被包材40から延在して集積回路ダイ25およびTSOPリード45と電気接続されて外部回路への接続を可能としている。 TSOP lead 45 which projects outwardly has an outer projecting portion of the lead frame 30, as allow connection to an external circuit is extended Mashimashi electrically connected to the integrated circuit die 25 and the TSOP lead 45 from encapsulant 40 there.

図3に示す実施例において、パッケージ1は上面5、下面10または両面から被包材40の所定部分をラッピングまたは研磨することにより除去して薄型化されている。 In the embodiment shown in FIG. 3, the package 1 is top 5 are thinner was removed by a lapping or polishing predetermined portion of the lower surface 10 or encapsulant 40 from both sides. 当業者周知のように、下面10からの所定部分の除去に際しては、集積回路ダイ25の不活性下面の一部を除去して、TSOPパッケージの厚さを最小化する。 As those skilled in the art is well known, upon removal of the predetermined portion of the lower surface 10 by removing a portion of the inert lower surface of the integrated circuit die 25 to minimize the thickness of the TSOP package.

以下に詳記するように、図4a、4bに示す基板50は一群の電導性トレース55、はんだボール接続パッド60およびコネクター65を介しての貫通孔を有している。 As detailed in the following, the substrate 50 shown in FIG. 4a, 4b is a group of electrically conductive traces 55, has a through hole through the solder ball connection pads 60 and connectors 65. 電導性トレース55は基板50の長手方向・横方向周辺においてまたは近くで終わっており、実質的に経路変更基板アクセスリードに改造されて、サイドバス金属化体に相互接続されてTコネクターを形成している。 Conductive traces 55 are terminated near or in the longitudinal and lateral directions around the substrate 50, it is modified in substantially reroute substrate access leads are interconnected to form a T connector to the side bus metallization body ing.

図4aには複数のパッケージ1と基板50とが示されており、実質的にTSOPリード45と垂直状に集積されており、それぞれと経路変更基板アクセスリード70とはTSOPリード45と実質的に垂直に配置されている。 The Figure 4a there is shown a plurality of packages 1 and the substrate 50, substantially are integrated with TSOP lead 45 is vertically shaped, substantially the TSOP lead 45 and respectively reroute substrate access lead 70 They are arranged vertically. 複数のパッケージ1と基板50とはエポキシなどの適宜な接着材72により結合されていて、TSOP層の集積を形成し、経路変更基板はその下面上にあって、集積三次元モジュール75を形成している。 The plurality of packages 1 and the substrate 50 have been joined by a suitable adhesive 72 such as epoxy, to form a collection of TSOP layer, reroute substrate be on the lower surface thereof, to form an integrated three-dimensional module 75 ing.

図5において、モジュールが組立て・結合された後、1個以上の長手方向側部15a、15bまたは横方向側部20a、20bの所定部分78が鋸切断、研磨、ラッピングなどにより除去されて、リードフレーム30の断面領域を露出して、1個以上のリードフレームアクセスリード80を画定し、基板50の電導性トレースの横断領域を露出して、1個以上の経路変更基板アクセスリード70を画定している。 5, after the module has been assembled and bound, one or more longitudinal sides 15a, 15b or lateral side 20a, a predetermined portion 78 sawing of 20b, polishing, etc. are removed by lapping, lead exposing the cross section area of ​​the frame 30 to define one or more lead frame access leads 80, to expose the transverse area of ​​the conductive traces of the substrate 50 to define one or more reroute substrate access lead 70 ing.

リードフレームアクセスリード80と経路変更基板アクセスリード70とを形成することにより、モジュールの長手方向側部および/または横方向側部の辺りに一群の電導性接続点を形成する。 By forming the lead frame access leads 80 and reroute substrate access lead 70, to form a group of conductive connection points around the longitudinal side and / or the lateral side of the module. これにより基板50の下側の接続パッド60に経路変更されるべき各含パッケージ層中に回路が形成される。 Thus the circuit during each containing the package layer to be rerouted to the underside of the connecting pads 60 of the substrate 50 is formed.

一群のアクセスリードが選択された側部上に露出されると、メッキなどの金属化が全ての側部に施与されて、その上に含まれる各露出アクセスリードを効果的に短絡して、直交配置された伝導体の金属化Tコネクターが形成されて、そこで金属化体とアクセスリードとが相互接続される。 When a group of access leads are exposed on the selected side, the metal of the plating is applied to all sides, by shorting the exposed Access Read contained thereon effectively, It is metallized T connector perpendicular arranged conductor formation, where the metallized body and access leads are interconnected.

ついで鋸切断やレーザー研磨などにより金属化の選択された部分を除去することにより、選択された金属化電導性トレースがいずれかの側部上の所定の場所に形成される。 Then by removing selected portions of the metal by such sawing or laser polishing, metallized conductive traces selected are formed in place on either side. これにより種々の側部上のユーザー選択アクセスリード間に電導性トレースが形成される。 Thus conductive trace is formed between the user-selected access leads on various sides. 該リードは経路変更基板はんだボールパターンに経路変更されている。 The leads are rerouted to reroute substrate solder balls pattern.

他の実施例にあっては、複数のパッケージ1の各両側部の所定部分が除去され、各側部上にリードフレームアクセスリードが露出される。 In the other embodiment, the predetermined portion of each side portions of the plurality of packages 1 are removed, the lead frame access leads are exposed on each side. 補助的な経路変更基板が与えられて、アクセスリードがモジュール周辺近くの所望の場所に形成される。 Given ancillary reroute substrate, the access leads are formed into the desired location near the peripheral modules.

図6に示すパッケージ1の利点はリードフレーム30の独特な構成に有り、モジュールそれ自身の痕跡が最小化されているが、アクセスリードへの接続は最大化されている。 The advantage of the package 1 shown in FIG. 6 is in the unique construction of the lead frame 30, but traces of the module itself is minimized, the connection to the access lead is maximized. パッケージ1がこのように改造されると、BGAへの応用に使用できる高密度モジュールが安価で入手容易なTSOPパッケージから形成できる。 When the package 1 is modified in this manner, high-density modules available for application to BGA can be formed from an inexpensive and easy TSOP package available.

実施例の組立てに際しては、接続パッド60にはんだボールを用いて外部電子回路に相互接続するようにする。 In the assembly of embodiment, so as to interconnect to an external electronic circuit by using a solder ball connection pads 60.

図7a〜7nに示す製造方法にあっては、まずプリント回路盤やフレックス回路などの基板50が図7aに示すように用意される。 In the manufacturing method shown in FIG. 7a~7n, first substrate 50 such as a printed circuit board or flex circuit is prepared as shown in FIG. 7a. これは1個以上の適宜な電導性トレース(図示せず)を有しており、該トレースは爾後の電気接続や爾後のボールグリッドアレー接続用はんだボールを受けるためのものである。 It has one or more appropriate conductive traces (not shown), the trace is intended to receive the ball grid array connection solder ball of the electrical connection and subsequent the subsequent.

図7bに示すステップにおいては、熱可塑性プラスチックなどの接着材が一時的に施与されている。 In steps shown in Figure 7b, an adhesive such as a thermoplastic plastic is temporarily applied.

図7cに示すのは施与されたプリントエポキシ付き基板50であって、エポキシパターンは1個以上のパッケージ1を受け取るためのものである。 The printed epoxy-coated substrate 50 that is applied is that shown in Figure 7c, epoxy pattern is for receiving one or more packages 1.

図7dのステップにおいては、第1の犠牲基板または除去可能な位置決め固定材85が用意される。 In step of FIG. 7d, a first sacrificial substrate or removable positioning and fixing member 85 is prepared. 該固定材は1個以上のパッケージ1をその上に有していて、各パッケージ1は上面5と下面10とを有している。 The fixing material have one or more of the package 1 thereon, each package 1 has a top surface 5 and a lower surface 10. TSOPリードをはんだ付けするか接着などによりパッケージ1は第1の位置決め面上に固定するのが望ましい。 Packages such as by either adhesive soldering the TSOP lead 1 is desirably immobilized on the first positioning surface. 下面10は第1の位置決め面に向けて配置されている。 The lower surface 10 is disposed toward the first positioning surface.

図7eのステップにおいては、パッケージ1の上面5が基板50上のプリントエポキシ領域上に結合されて製造ユニット90を形成する。 In step of FIG. 7e, the upper surface 5 of the package 1 to form a preparation unit 90 is coupled on a printed epoxy regions on the substrate 50.

図7fにカール中の製造ユニット90を示す。 It shows the production unit 90 in curling Figure 7f.

図7gに第1の位置決め固定材を除去した後の製造ユニット90を示す。 Shows the production unit 90 after removal of the first positioning and fixing member in Figure 7 g.

図7hに示すように、パッケージ1の下面10の所定部分が研摩などにより除去されて、その上にエポキシ層が配置される。 As shown in FIG. 7h, a predetermined portion of the lower surface 10 of the package 1 is removed by grinding, epoxy layer is disposed thereon.

図7i〜7mのステップにおいて、第2のパッケージ1のセット付きの第2の位置決め固定材95が製造ユニット90に結合され、第2の固定材のパッケージ1の上面5が第1のセットのパッケージ1の下面10に結合される。 In step of FIG 7I~7m, second positioning and fixing member 95 with the second set of package 1 is coupled to the production unit 90, a second upper surface 5 of the package 1 of the fixed member is a first set of packages It is coupled to one of the lower surface 10.

固定材95が除去され、第2のセットのパッケージ1の下面10の所定部分が除去される。 Fixing material 95 is removed, a predetermined portion of the lower surface 10 of the package 1 of the second set is removed. これらのステップはユーザーの恣意により繰返し可能であり、これにより2個以上のTSOP層を具えたTSOP集積体が形成されるか、またはBGAフォーマットに適合するように単一のTSOPパッケージが改造される。 These steps are repeatable by the user's arbitrariness, thereby either TSOP integrated body equipped with two or more TSOP layer is formed, or a single TSOP package to conform to BGA format is modified .

所望数の層が集積・結合されると、切断などにより多重サブユニットが図7mに示すように薄型化TSOP層の個々の集積体に個別化され、モジュール75の1個以上の側部上に内部リードフレーム断面が露出される。 When the desired number of layers are stacked and bonding, multi-subunit is singulated into individual stack of thin TSOP layer as shown in FIG. 7m due cut, to one or more on the side of the module 75 internal lead frame cross section is exposed.

前記したように、この個別化ステップはTSOPの独特な内部構造、つまりダイの配置とリードフレームの配置とを利用したものである。 As mentioned above, the individualized steps are those utilizing unique internal structure of TSOP, i.e. the arrangement of the placement and the lead frame die. その表面領域が工業標準BGAフォームファクターのそれとなるようにTSOPを切断することにより、外部TSOPリード45が除去され、内部リードフレーム30が部分的に除去され、改造パッケージ1の周辺近くにリードフレーム断面が露出される。 By its surface area is to cut the TSOP so that of industry standard BGA form factor, is external TSOP lead 45 is removed, the internal lead frame 30 is partially removed, the lead frame section near the periphery of the modification package 1 There is exposed. これらの露出したリードフレーム部分は接続点として利用されて、モジュールの各対の長手方向側部、横方向側部上の1個以上の改造TSOP層の垂直接続が可能となる。 These exposed leadframe portions of being utilized as a connection point, the longitudinal sides of each pair of modules, vertical connection of one or more modified TSOP layer on lateral sides becomes possible.

図8に示すように集積体は「集積体の集積体」として積層されて、爾後のサイドバス金属化などのプロセスを簡単にする。 Stack as shown in FIG. 8 are laminated as the "aggregate of the stack", to simplify the process, such as side bus metallization of subsequent.

適宜な電導性トレースが積層集積体上に形成されて、図9に示すように露出リードフレーム部分の接続が可能となる。 Appropriate conductive traces is formed on the multilayer stack, it is possible to connect the exposed leadframe portions, as shown in FIG.

リードフレーム「非接続」リード断面の潜在的な使用に注目すべきであり、TSOP構造中の非接続リードフレーム部分が使用されて、パッケージ1の長手方向側部、横方向側部上に電導性トレースを形成して、より複雑なサイドバス設計を可能とする。 It should be noted potential use of the lead frame "disconnected" lead section, is used unconnected lead frame portion in TSOP structure, longitudinal sides of the package 1, conductivity on lateral sides forming traces, to allow more complex side bus design.

図10、11のステップにおいては、集積体個別化とはんだボール添着が行われて、フォームファクターを具えた薄型化TSOP層の集積体および工業標準BGAパッケージのレイアウトが形成される。 In step of FIG. 10 and 11, it is performed stack individualized and solder balls impregnated, integrated body and industry standard BGA package layout thinner TSOP layer comprises a form factor is formed.

以上に代えて、集積回路ダイをその上に具えた半導体ウエファーを購入・切断・TSOPフォーマットにパッケージして上記したような処理を容易に使えるようにすることもできる。 Instead of the above, the integrated circuit die may be packaged semiconductor wafer which comprises on the purchase and cutting-TSOP format thereof able to use easily processed as described above. BGAパッケージ中への集積回路ダイの再パッケージは現在非常に高価につく。 Re-package of the integrated circuit die into the BGA package is currently very expensive.

図12に示すのは、長手方向側部15a、15bと横方向側部20a,20bの除去前のTSOPリードフレーム構造、その結果得られる構造および4周辺面上へのリードフレームアクセスリードの形成である。 Shown in FIG. 12, the longitudinal sides 15a, 15b and lateral side portions 20a, TSOP lead frame structure before removal 20b, the formation of the lead frame access leads to the resulting structure and 4 near plane is there.

図示のように、結果として得られた電子モジュールはBGAフォームファクターであって、非常に低い垂直形状で(つまり1.5mm)BGA中に使用できる。 As shown, an electronic module obtained as a result of a BGA form factor, can be used at very low vertical profile (i.e. 1.5 mm) in the BGA. 該モジュールは立証された工業標準TSOP製造技術と方法の長所を具えたものであり、多重処理モジュール上に処理ステップを施せるので安価である。 The module is intended that equipped the advantages of proven industry standard TSOP manufacturing techniques and methods, is inexpensive because Hodokoseru processing steps on multiprocessing module.

垂直高さが得られるモジュールにおいてさして重要な要因でない場合にはTSOP層を薄型化する必要はない。 There is no need to thin the TSOP layer if not terribly important factor in module vertical height is obtained.

これに代わる実施例においては、TSOPパッケージの集積回路ダイ25に接続された内部ワイヤーボンドまたはボールパッドを利用する。 In an alternative embodiment, utilizing the internal wire bonds or ball pad connected to the TSOP package of the integrated circuit die 25. そのような層を形成する方法は上記したアメリカ特許第6,706,971号に開示されている。 Method of forming such a layer is disclosed in US Patent No. 6,706,971 described above.

図13中に見られるようにこの実施例にあっては、被包材40の所定部分が上面5からラッピング、研摩、エッチングなどにより除去または研摩されており、ほぼボールボンドの深さだけワイヤーボンド35が露出されている。 In the this embodiment, as seen in FIG. 13, a predetermined portion of the encapsulant 40 is lapped from the upper surface 5, polishing, etc. are removed or polished by etching, by a depth of approximately ball bond wire bonds 35 is exposed. ワイヤーボンド35は集積回路ダイ25に接続している。 Wire bonds 35 are connected to the integrated circuit die 25.

露出したボールボンドは誘電面として作用する改造パッケージの上面上の接続金属化電導性トレースにより改造TSOPの1個以上の側部に電気的に経路変更されている。 Exposed ball bond is electrically rerouting to one or more sides of the remodeled TSOP the connection metallization conductive traces on the upper surface of the modified package which acts as a dielectric surface. ついでアクセスリードが改造TSOPの面上の電導性トレースの端部に形成される。 Then access leads are formed on the end portion of the conductive traces on the surface of the remodeling TSOP.

さらなる実施例においては、モジュール75は少なくとも1個のTSOPなどのプラスチック被包超小型回路(PEM)からなり、該回路は集積回路を含んだ活性表面と集積回路とワイヤーボンドパッドとを含んだ活性面を具えた(a)超小型回路と(b)小型回路に接触する被包材とを有しており、PEMを改造して改造面を具えた改造PEMを形成している。 In a further embodiment, the module 75 is at least made of plastic encapsulated microcircuits such as (PEM) 1 single TSOP, the circuit is active containing and the inclusive active surface an integrated circuit integrated circuit and the wire bond pads equipped with surface (a) has a dressing in contact with the microcircuit and (b) the microcircuit to form a modified PEM equipped with modified surface by modifying the PEM. 該改造面上にはワイヤーボンド断面が露出しており、これを電導体とも呼ぶが、この電導体はワイヤーボンドのボールボンド部分またはワイヤーボンド断面それ自体を有しており、これが結合パッドに電気的に接続されている。 The on the modified surface is exposed wire bonding section, which is also referred to as a conductor, the conductor has a ball bond portion or wire bonding section of the wire bonding per se, which is electrically the coupling pad They are connected to each other.

またこの発明においては、モジュールが少なくとも1個のPEMを有している。 In this invention, the module has at least one PEM. 該PEMは(a)結合パッドを具えた超小型回路、(b)結合パッドに接続されたリードフレームと、(c)超小型回路と結合パッドとリードフレームの少なくとも一部を被包しているプラスチック体と、(d)プラスチック体の上部とリードフレームの少なくとも一部を除去して超小型回路と結合パッドを含んだ平坦面を残すPEMの上面の研摩とを有している。 The PEM has encapsulating at least a portion of (a) a microcircuit equipped with bonding pads, (b) a lead frame connected to bond pads, bond pads and the leadframe and (c) microcircuit and plastic body, and a polishing of the upper surface of the PEM leaving (d) is a flat surface which includes at least a portion was removed bond pads microcircuit top and the lead frame of the plastic body.

さらにこの発明の少なくとも1個のプラスチック被包超小型回路(PEM)を具えたモジュールは(a)集積回路と結合パッドを含んだ活性面を具えた超小型回路と、(b)結合パッドとリードフレーム接続されたワイヤーボンドと、(c)ワイヤーボンドをリードフレームに接続するワイヤーと、(d)公知の超小型回路とワイヤーボンドとワイヤーとリードフレームの少なくとも一部を被包するプラスチック体とを有している。 Moreover module and a microcircuit equipped with active surface including a bond pad (a) and an integrated circuit comprising at least one plastic encapsulated microcircuit (PEM) of the present invention, (b) the bond pad and the lead and wire bonds that are frame connected, a wire that connects to a lead frame (c) wire-bonding, and a plastic body encapsulating at least a portion of (d) a known microcircuit and wire bonds and the wires and the lead frame It has.

PEMの表面を研摩してリードフレームとワイヤーとを除去し改造PEMを形成する。 It is polished to PEM surface to remove the lead frame and the wire to form a modified PEM. 該PEMは超小型回路と結合パッドとワイヤーボンドとを含んでいる。 The PEM includes a coupling pads and wire bonds and microcircuit. また改造PEMは改造表面を有しており、その上にはワイヤーボンドが露出されており、該ワイヤーボンドは結合パッドに接続されている。 The modified PEM has a modified surface, which is exposed wire bonds thereon, the wire bonding is connected to the bond pads. かくして改造表面上に電気的リードが形成されて、ワイヤーボンドから改造PEMの周辺部に延在している。 Thus by electrical leads are formed on the modified surface, and extends to the periphery of the modification PEM from the wire bonding.

さらにこの発明のモジュールは(1)プラスチック被包超小型回路(PEM)の改造部分の改造面上の経路変更リードとを有している。 Further modules of the invention and a rerouting leads on remodeling surface modifications portion (1) plastic encapsulated microcircuit (PEM). 該超小型回路は当初(a)結合パッドを具えた公知の超小型回路と、(b)結合パッドに接続された電導性リードユニットと、(c)公知の超小型回路と結合パッドと電導性リードユニットを被包したプラスチック体を有している。 The known microcircuit ultra miniature circuit is equipped with initial (a) bond pads, (b) and conductive leads unit connected to the bond pads, bond pads and conductive and (c) a known microcircuit and a plastic body encapsulating the lead units.

PEMから電導性リードユニットの一部を除去して改造部分は形成される。 By removing part remodeled portion of the conductive lead unit from the PEM is formed. 改造部分は改造面を有しており、公知の超小型回路と結合パッドとリードユニットの残りの部分とを有しており、その端部は改造面上に露出している。 Modified portion has a modified surface has a remaining portion of the coupling pad and the lead unit and the known microcircuit, its end is exposed on the modified surface. (2)経路変更リードはリードユニットの露出した残りの部分を改造部分の縁部に接続している。 (2) rerouting leads are connected to the remaining part of the exposed lead units at the edge of the modified portion.

さらに他の実施例においては、BGAスケールモジュールがアメリカ特許第6,797,537号、アメリカ特許第6,784,547号などに開示された改造層から構成されている。 In yet another embodiment, BGA scale module is US Patent No. 6,797,537, and a modified layer as disclosed in such as the United States Patent No. 6,784,547.
アメリカ特許第6,797,537号 US Pat. No. 6,797,537 アメリカ特許第6,784,547号 US Pat. No. 6,784,547

改造層は一般にプラスチック材料中に被包された1個以上の集積回路ダイを含んだ層を有している。 Modified layer has a generally contains one or more integrated circuit die that is encapsulated in the plastics material layer. ダイの活性面上には誘電体が配置されている。 The on the active surface of the die are arranged dielectric. ダイの結合パッドは誘電体を通って露出し、結合パッドから改造層の周辺への経路変更金属化体が形成されて、層の端部に少なくとも1個の改造層アクセスリードが形成される。 Bond pads of the die is exposed through the dielectric, and rerouting metallization body to the surrounding modified layer is formed from a bond pad, at least one modified layer access leads are formed on the end of the layer.

改造層の使用により複数のダイが1個の層中に存在することができ、該層は経路変更基板に結合されてBGAスケールモジュールを形成する。 A plurality of dies with the use of the modified layer can be present in one layer, said layer to form a BGA scale module is coupled to reroute substrate. 集積体中においてダイは不均質または均質である。 Die is heterogeneous or homogeneous in integrated body. 改造層の使用により支持回路、FPGAダイまたは他のICが改造TSOPまたは単一層からなるBGAスケール集積体中に存在できる。 Supporting circuitry through the use of modified layer, FPGA die or other IC can exist BGA scale integrated body in consisting of modified TSOP or a single layer.

従来の薄型小型輪郭パッケージまたはTSOPの外部構造の斜視図である。 It is a perspective view of an external structure of a conventional thin-type contour package or TSOP. 従来の薄型小型輪郭パッケージまたはTSOPの内部構造の斜視図である。 It is a perspective view of the internal structure of a conventional thin-type contour package or TSOP. 図1のa、bのTSOPの断面図である。 a in FIG. 1 is a cross-sectional view of a TSOP of b. この発明のTSOPの断面図である。 It is a cross-sectional view of a TSOP of the present invention. この発明のモジュールの断面図である。 It is a cross-sectional view of the module of the present invention. 同じく経路変更基板の平面図である。 Also is a plan view of the reroute substrate. 同じくモジュールの左側部の断面図である。 Also is a cross-sectional view of the left portion of the module. 同じくモジュールの反対側側部の断面図である。 Also is a cross-sectional view of opposite side of the module. aはこの発明のモジュールの製造工程の一ステップを示す図である。 a is a diagram showing one step of the manufacturing process of the module of the present invention. bはこの発明のモジュールの製造工程の一ステップを示す図である。 b is a diagram showing one step of the manufacturing process of the module of the present invention. cはこの発明のモジュールの製造工程の一ステップを示す図である。 c is a diagram showing a first step of the manufacturing process of the module of the present invention. dはこの発明のモジュールの製造工程の一ステップを示す図である。 d is a diagram showing one step of the manufacturing process of the module of the present invention. eはこの発明のモジュールの製造工程の一ステップを示す図である。 e is a diagram showing one step of the manufacturing process of the module of the present invention. fはこの発明のモジュールの製造工程の一ステップを示す図である。 f is a diagram showing one step of the manufacturing process of the module of the present invention. gはこの発明のモジュールの製造工程の一ステップを示す図である。 g is a diagram showing a first step of the manufacturing process of the module of the present invention. hはこの発明のモジュールの製造工程の一ステップを示す図である。 h is a diagram showing one step of the manufacturing process of the module of the present invention. iはこの発明のモジュールの製造工程の一ステップを示す図である。 i is a diagram showing one step of the manufacturing process of the module of the present invention. jはこの発明のモジュールの製造工程の一ステップを示す図である。 j is a diagram showing one step of the manufacturing process of the module of the present invention. kはこの発明のモジュールの製造工程の一ステップを示す図である。 k is a diagram showing one step of the manufacturing process of the module of the present invention. lはこの発明のモジュールの製造工程の一ステップを示す図である。 l is a diagram showing one step of the manufacturing process of the module of the present invention. mはこの発明のモジュールの製造工程の一ステップを示す図である。 m is a diagram showing one step of the manufacturing process of the module of the present invention. nはこの発明のモジュールの製造工程の一ステップを示す図である。 n is a diagram showing one step of the manufacturing process of the module of the present invention. 図7a〜nの集積体の集積体を示す図である。 Is a diagram illustrating the integration of the stack of FIG 7A~n. 図8の集積体の集積体側の側部上の銅トレースの定義を示す図である。 It is a diagram illustrating the definition of the copper traces on the side of the integrated body side of the stack of Figure 8. 集積体の集積体の個々のモジュールへの単独化を示す図である。 Is a diagram illustrating the singulation into individual modules of the integrated body of the stack. 経路変更基板に取り付けられたはんだボールを示す図である。 Is a diagram illustrating a solder ball attached to reroute substrate. 従来のTSOPリードフレームの内部構造を示す図である。 Is a diagram showing an internal structure of a conventional TSOP lead frame. プラスチック被包超小型回路を示す図である。 It is a diagram showing a plastic encapsulated microcircuit.

符号の説明 DESCRIPTION OF SYMBOLS

1: パッケージ 15、20: 側部 25: 集積回路ダイ 30: リードフレーム 40: 被包材 50: 基板 75: 三次元モジュール 90: 製造ユニット 1: Package 15,20: side 25: integrated circuit die 30: lead frame 40: encapsulant 50: substrate 75: a three-dimensional module 90: Production Unit

Claims (17)

  1. 上下面を具えた少なくとも1個のTSOPパッケージと、前記下面に結合された経路変更基板と、少なくとも1個の電導性金属トレースを外部電子回路に電気接続する手段とを有してなり、前記パッケージは1対の長手方向側部と1対の横方向側部と集積回路ダイと内部リードフレームとを有しており、長手方向側部または横方向側部の少なくとも一方が少なくとも1個のリードフレームアクセスリードを有しており、経路変更基板が少なくとも1個の電導性トレースと少なくとも1個の経路変更基板アクセスリードとを有しており、該経路変更基板アクセスリードが少なくとも1個の電導性トレースと電気接続されており、リードフレームアクセスリードが経路変更基板アクセスリードと電気接続されていることを特徴とする電子モジュー And at least one TSOP package equipped with upper and lower surfaces, and the reroute substrate coupled to the bottom surface, it has a means for electrically connecting at least one conductive metal traces to the external electronic circuit, the package a pair of longitudinal sides and a pair of lateral side and the integrated circuit has a die and inner lead frame, at least one of the at least one lead frame longitudinal side or transverse sides has access read, reroute substrate has at least one electrically conductive trace and at least one reroute substrate access read, the route change substrate access read at least one conductive trace are electrically connected to the electronic module, characterized in that the lead frame access leads are rerouted substrate access leads electrically connected .
  2. さらに少なくとも1個の金属化Tコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it further comprises at least one metallized T connector.
  3. さらに少なくとも1個の金属化サイドバスを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it further comprises at least one metallized side bus.
  4. さらに少なくとも1個の長手方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector further comprises at least one longitudinal side on.
  5. さらに少なくとも1個の横方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector further comprises at least one lateral side on.
  6. さらに少なくとも1個の長手方向側部および少なくとも1個の横方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector further comprises at least one longitudinal side and at least one lateral side on.
  7. さらに2個の長手方向側部および少なくとも1個の横方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector further two longitudinal sides and at least one lateral side on.
  8. 少なくとも1個の長手方向側部および2個の横方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector to the at least one longitudinal side and two lateral sides on.
  9. さらに2個の長手方向側部および2個の横方向側部上にTコネクターを有していることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that it has a T connector further two longitudinal sides and two lateral sides on.
  10. 少なくとも1個のTSOPパッケージが薄型化されていることを特徴とする請求項1に記載のモジュール。 Module of claim 1 wherein at least one of the TSOP package is characterized in that it is thinner.
  11. 少なくとも1個の電導性金属トレースと外部電子回路との間の電気接続がはんだボールであることを特徴とする請求項1に記載のモジュール。 Module according to claim 1, characterized in that the electrical connection solder balls between at least one conductive metal traces and external electronic circuitry.
  12. 少なくとも1個のTSOPパッケージの上面がBGAパッケージのそれと実質的に同じに改造されていることを特徴とする請求項1に記載のモジュール。 Module of claim 1 in which at least the upper surface of one of the TSOP package, characterized in that the same has been modified to substantially the same of the BGA package.
  13. 上下面を具えてかつ結合パッドを具えた超小型回路を有した少なくとも1個の改造PEMと、該結合パッドに接続された電導性リードユニットと、超小型回路と結合パッドと電導性リードユニットを被包するプラスチック体と、電導性リードユニットの一部が露出している研摩面と、PEMの研摩面上の経路変更リードと、下面に結合された経路変更基板と、少なくとも1個の電導性金属トレースを外部電子回路に電気接続する接続手段とを有してなり、経路変更リードは電導性リードユニットの露出端部をPEMの縁部と接続し、経路変更基板は少なくとも1個の電導性トレースと少なくとも1個の経路変更基板アクセスリードとを有しており、少なくとも1個の経路変更基板アクセスリードが少なくとも1個の電導性トレースと電気接続 And at least one modified PEM having a microcircuit equipped with comprises upper and lower surfaces and bonding pads, and the conductive lead unit connected to the bonding pads, bonding pads and conductive lead units and microcircuit a plastic body encapsulating a polished surface partially exposed electrically conductive lead units, the rerouting leads on polished surface of the PEM, and the reroute substrate coupled to the lower surface, at least one electrically conductive it and a connecting means for electrically connecting the metal traces on the external electronic circuit, rerouting leads connect the exposed end of the conductive lead units and the edge of the PEM, reroute substrate at least one electrically conductive tracing and has at least one reroute substrate access leads, electrically connected at least one reroute substrate access lead and at least one conductive trace れており、少なくとも1個の電導性トレースが電導性リードユニットと電気接続されていることを特徴とする電子モジュール。 Is provided, the electronic module, characterized in that at least one conductive trace is electrically connected to the conductive lead units.
  14. 電導性リードユニットがワイヤーボンドを有していることを特徴とする請求項13に記載のモジュール。 Module of claim 13, conductive lead unit is characterized in that it has a wire bonding.
  15. 電導性リードユニットがボール結合を有していることを特徴とする請求項13に記載のモジュール。 Module of claim 13, conductive lead unit is characterized by having a ball bond.
  16. ワイヤーボンドが研摩により研摩面上に露出していることを特徴とする請求項13に記載のモジュール。 Module of claim 13, wire bonding is characterized in that it exposed on polished surface by polishing.
  17. 上下面を具えてかつ結合パッドを具えた少なくとも1個の集積回路ダイを有した改造層と、結合パッドと電気接続してかつ改造層の縁部において改造層アクセスリードに終わっている経路変更金属化体と、下面に結合されかつ少なくとも1個の電導性トレースと少なくとも1個の経路変更基板アクセスリードとを有した経路変更基板と、少なくとも1個の電導性金属トレースを外部電子回路に電気接続する接続手段とを有してなり、少なくとも1個の経路変更基板アクセスリードが少なくとも1個の電導性トレースと電気接続しており、改造層アクセスリードが経路変更基板アクセスリードと電気接続していることを特徴とする電子モジュール。 A modified layer having at least one integrated circuit die comprises upper and lower surfaces and equipped with bonding pads, rerouting metal that end the modified layer Access Read at the edges of the bond pad and electrically connected to and modified layer electrical connections and embodying, coupled to the lower surface and at least one conductive trace and reroute substrate having at least one reroute substrate access leads, at least one conductive metal traces in the external electronic circuit it and a connecting means, and at least one reroute substrate access leads are electrically coupled to the at least one conductive trace, remodeling layer access leads connected reroute substrate access leads and electric are to electronic module, characterized in that.
JP2005145904A 2005-05-18 2005-05-18 Electronic module Expired - Fee Related JP4819398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005145904A JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005145904A JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Publications (2)

Publication Number Publication Date
JP2006324441A true true JP2006324441A (en) 2006-11-30
JP4819398B2 JP4819398B2 (en) 2011-11-24

Family

ID=37543898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145904A Expired - Fee Related JP4819398B2 (en) 2005-05-18 2005-05-18 Electronic module

Country Status (1)

Country Link
JP (1) JP4819398B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205747A (en) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2001210782A (en) * 2000-01-27 2001-08-03 Seiko Epson Corp Semiconductor chip, multi-chip package, semiconductor device, and electronic equipment using it
JP2003534643A (en) * 2000-02-11 2003-11-18 スリーディー プラス Electronic device obtainable by the process and method of interconnection in three dimensions
JP2004523902A (en) * 2001-01-26 2004-08-05 アービン・センサーズ・コーポレイション How a resin sealed microcircuit stackable formed from a microcircuit layer and create it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205747A (en) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2001210782A (en) * 2000-01-27 2001-08-03 Seiko Epson Corp Semiconductor chip, multi-chip package, semiconductor device, and electronic equipment using it
JP2003534643A (en) * 2000-02-11 2003-11-18 スリーディー プラス Electronic device obtainable by the process and method of interconnection in three dimensions
JP2004523902A (en) * 2001-01-26 2004-08-05 アービン・センサーズ・コーポレイション How a resin sealed microcircuit stackable formed from a microcircuit layer and create it

Also Published As

Publication number Publication date Type
JP4819398B2 (en) 2011-11-24 grant

Similar Documents

Publication Publication Date Title
US7557443B2 (en) Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US6620648B2 (en) Multi-chip module with extension
US6525413B1 (en) Die to die connection method and assemblies and packages including dice so connected
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US7671459B2 (en) Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7198980B2 (en) Methods for assembling multiple semiconductor devices
US7345361B2 (en) Stackable integrated circuit packaging
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6900528B2 (en) Stacked mass storage flash memory package
US7119427B2 (en) Stacked BGA packages
US7245021B2 (en) Micropede stacked die component assembly
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6812066B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7215018B2 (en) Stacked die BGA or LGA component assembly
US7045899B2 (en) Semiconductor device and fabrication method of the same
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
US6380624B1 (en) Stacked integrated circuit structure
US20070045862A1 (en) Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20030178714A1 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
US6784525B2 (en) Semiconductor component having multi layered leadframe
US20040115867A1 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100906

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees