JP2006317960A - Display apparatus - Google Patents

Display apparatus Download PDF

Info

Publication number
JP2006317960A
JP2006317960A JP2006154357A JP2006154357A JP2006317960A JP 2006317960 A JP2006317960 A JP 2006317960A JP 2006154357 A JP2006154357 A JP 2006154357A JP 2006154357 A JP2006154357 A JP 2006154357A JP 2006317960 A JP2006317960 A JP 2006317960A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
dummy
scanning
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006154357A
Other languages
Japanese (ja)
Other versions
JP4639167B2 (en
Inventor
Yosuke Fujikawa
陽介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006154357A priority Critical patent/JP4639167B2/en
Publication of JP2006317960A publication Critical patent/JP2006317960A/en
Application granted granted Critical
Publication of JP4639167B2 publication Critical patent/JP4639167B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display apparatus capable of surely eliminating uneven display occurring in each display pixel group of a first scanning electrode or of an N-th scanning electrode without causing cost rise for driving a dummy scanning electrode. <P>SOLUTION: The display apparatus comprises N normal scanning electrodes 11, a plurality of normal pixel electrodes arranged in a matrix, and a dielectric material layer disposed between them. A first dummy scanning electrode 11a is formed adjacent to the outer side of the first scanning electrode 11 in the N electrodes and parallel to the first scanning electrode 11. The first dummy scanning electrode 11 is connected to one of the N scanning electrodes in such a manner that the voltage at the first dummy scanning electrode 11a when a scanning signal is applied on the first scanning electrode 11 is equal to the voltage at a scanning electrode 11 in a smaller number of the scanning electrodes adjacent to one scanning electrode 11 when a scanning signal is applied thereon from the second to N-th electrodes. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、表示装置に関する。 The present invention is related to a display device.

近年、平面型表示装置が実用化されており、特に液晶表示装置が広く使用されている。   In recent years, flat display devices have been put into practical use, and particularly liquid crystal display devices are widely used.

液晶表示装置には様々な形態のものがあるが、ここでは薄膜ダイオードをスイッチング素子として有するアクティブ駆動型液晶表示装置を例として説明する。   There are various types of liquid crystal display devices. Here, an active drive type liquid crystal display device having a thin film diode as a switching element will be described as an example.

図14は、液晶表示装置の構成を示した斜視図である。図15は、液晶表示装置を構成している液晶セル100の平面図である。図16は、1表示画素の近傍の拡大図である。   FIG. 14 is a perspective view showing the configuration of the liquid crystal display device. FIG. 15 is a plan view of the liquid crystal cell 100 constituting the liquid crystal display device. FIG. 16 is an enlarged view of the vicinity of one display pixel.

液晶表示装置は、液晶セル100、データ信号回路基板7及び走査信号回路基板13から構成され、液晶セル100とデータ信号回路基板7及び走査信号回路基板13のそれぞれとはTCP(Tape Carrier Package)方式の実装形態によって駆動ICチップ8、14に電気的に接続されている。図14では、駆動ICチップを走査信号回路側に3個、データ信号回路側に4個積載した形態を示している。尚、駆動ICチップの実装はTCP方式の他、COG(Chip On Glass)方式も実用化されている。   The liquid crystal display device includes a liquid crystal cell 100, a data signal circuit board 7, and a scanning signal circuit board 13, and each of the liquid crystal cell 100, the data signal circuit board 7, and the scanning signal circuit board 13 is a TCP (Tape Carrier Package) system. Are electrically connected to the drive IC chips 8 and 14 depending on the mounting form. FIG. 14 shows a configuration in which three drive IC chips are stacked on the scanning signal circuit side and four on the data signal circuit side. In addition to the TCP method, the COG (Chip On Glass) method has been put into practical use for mounting the driving IC chip.

液晶セル100は、図15に示すように、薄膜ダイオード4を有する素子側基板1、対向側基板10及び偏光板に代表される光学フィルム15から構成されている。   As shown in FIG. 15, the liquid crystal cell 100 includes an element side substrate 1 having a thin film diode 4, an opposite side substrate 10, and an optical film 15 typified by a polarizing plate.

素子側基板1上には、所定の間隔でマトリクス状に画素電極5が配設され、各画素電極5は薄膜ダイオード4を介して信号配線2に接続され、信号配線2は素子側端子電極6に引き出されている。信号配線2は直線ではなく屈曲した形状の場合もある。   On the element side substrate 1, pixel electrodes 5 are arranged in a matrix at predetermined intervals, each pixel electrode 5 is connected to the signal wiring 2 through the thin film diode 4, and the signal wiring 2 is connected to the element side terminal electrode 6. Has been drawn to. The signal wiring 2 may be bent rather than straight.

対向側基板10上には、ストライプ状の走査電極11が所定間隔をおいて複数配設されており、各走査電極11は基板端に設けられた対向側端子電極12に引き出されている。尚、表示画素配列によっては走査電極11が単純なストライプではなく屈曲した形状になる場合もある。   A plurality of stripe-shaped scanning electrodes 11 are arranged on the opposing substrate 10 at a predetermined interval, and each scanning electrode 11 is led out to an opposing terminal electrode 12 provided at the substrate end. Depending on the display pixel arrangement, the scanning electrode 11 may have a bent shape instead of a simple stripe.

素子側基返1及び対向側基板10は、それぞれの電極表面に配向処理が施された後に、電極が向かいあい且つ一定の間隔を保持するように所定の径を有するプラスチックビーズ等のスペーサを基板間に配置するとともにシール材9を介して貼り合わされており、両基板間に形成された空隙に液晶材料が封入されている。   The element-side base 1 and the counter-side substrate 10 are provided with spacers such as plastic beads having a predetermined diameter so that the electrodes face each other and maintain a constant interval after the surface of each electrode is subjected to orientation treatment. The liquid crystal material is sealed in a gap formed between the two substrates.

薄膜ダイオード4は、図16に示すように、下部電極2a、下部電極2aを覆うように形成された絶縁体(図示せず)及び上部電極4から構成され、所謂MIM(Metal Insulator Metal)構造のものである。このようなMIM素子の構成材料は、下部電極2aとしてTa、絶縁体としてTaの酸化膜TaOx、上部電極としてCrやTiが実用化されている。また、薄膜ダイオード4は、図示したような下部電極2aと上部電極4が単純に交差する構造の他に、ダイオードリング構造、back to back構造と呼ばれる構造のものも提案されている。   As shown in FIG. 16, the thin-film diode 4 includes a lower electrode 2a, an insulator (not shown) formed to cover the lower electrode 2a, and the upper electrode 4, and has a so-called MIM (Metal Insulator Metal) structure. Is. As the constituent material of such an MIM element, Ta is used as the lower electrode 2a, Ta oxide film TaOx as the insulator, and Cr or Ti as the upper electrode. In addition to the structure in which the lower electrode 2a and the upper electrode 4 simply intersect as shown in the figure, a thin film diode 4 having a structure called a diode ring structure or a back to back structure has been proposed.

以上のような構成の液晶表示装置においては、画素電極5と走査電極11との重なり合う領域が1つの表示画素となり、この表示画素がマトリクス状に配列して矩形状の表示画素群を構成している。そして、両端に高い電圧が印加された時に低抵抗となり且つ低い電圧が印加されたときに高抵抗になるという薄膜ダイオード4の性質を利用し、所定の信号を素子側端子電極6と対向側端子電極12とに与えて各表示画素に印加する信号電圧を調整することにより各表示画素の液晶分子の配向状態を制御し、それによって透過する光量を制御して所定の濃度の表示を行うようになっている。   In the liquid crystal display device configured as described above, an overlapping region between the pixel electrode 5 and the scanning electrode 11 becomes one display pixel, and the display pixels are arranged in a matrix to form a rectangular display pixel group. Yes. Then, utilizing the property of the thin film diode 4 that the resistance becomes low when a high voltage is applied to both ends and the resistance becomes high when a low voltage is applied, a predetermined signal is sent to the element side terminal electrode 6 and the opposite side terminal. The alignment state of the liquid crystal molecules of each display pixel is controlled by adjusting the signal voltage applied to each display pixel by applying it to the electrode 12, thereby controlling the amount of light transmitted thereby to display a predetermined density. It has become.

図17は、この液晶表示装置の駆動方法の概略を示したものであり、一般には、図に示すように、パルスを有する走査信号Sを各対向側端子電極12に時間をずらして順次与え、そのパルスが与えられた時間にその走査電極11が構成する表示画素群を選択状態とし、素子側端子6から表示画素が表示すべき濃度に基づいたデータ信号Dを信号配線2及び薄膜ダイオード4を経て画素電極5に与えて書き込むいわゆる時分割駆動が行われる。   FIG. 17 shows an outline of a driving method of the liquid crystal display device. Generally, as shown in the figure, a scanning signal S having a pulse is sequentially applied to each opposing terminal electrode 12 at different times, At the time when the pulse is given, the display pixel group constituted by the scan electrode 11 is selected, and the data signal D based on the density to be displayed by the display pixel is transmitted from the element side terminal 6 to the signal wiring 2 and the thin film diode 4. Then, so-called time-division driving is performed by giving to the pixel electrode 5 and writing.

ここで、各画素電極5へのデータの書き込みは選択期間T1のみに行われ、走査信号Sのパルスが与えられない非選択期間T2には各表示画素に設けられたアクティブ素子によってデータを書き込んだ状態が保持されるようになっている。そして、表示画面全体の表示は、表示画面を構成する走査電極11を順次選択状態としてデータの書き込みを行うことにより実現される。尚、走査信号Sは、表示画面の1走査時間(1フレーム=T1+T2)単位に信号の極性を交互に切り替えられることが多い。これは液晶層に直流が印加され続けると液晶材料の劣化が起こるのでこれを避けるためである。また、走査信号Sは、隣接した走査電極11同士においても信号の極性が切り替えられることが多い。これは1フレーム単位のみの極性切り替えでは、極性差による画面のちらつき(フリッカ)が目に付き易く、走査電極11単位に極性を切り替えるとちらつきの空間周波数が高くなりちらつきが目立たなくなる効果があるからである。図17に示す駆動方法では、1フレーム単位の走査信号Sの極性切り替え(フレーム反転駆動)と走査電極11単位の走査信号Sの極性切り替え(ライン反転駆動)とを行っている。走査信号11の極性の切り替えに応じてデータ信号Dの極性も切り替えることはいうまでもない。 Here, the data writing to each pixel electrode 5 is performed only during the selection period T 1, and during the non-selection period T 2 where the pulse of the scanning signal S is not applied, the data is written by the active element provided in each display pixel. The written state is retained. The display of the entire display screen is realized by writing data with the scanning electrodes 11 constituting the display screen sequentially selected. In many cases, the polarity of the scanning signal S can be switched alternately in units of one scanning time (1 frame = T 1 + T 2 ) of the display screen. This is to avoid the deterioration of the liquid crystal material if direct current is continuously applied to the liquid crystal layer. In addition, the polarity of the scanning signal S is often switched between adjacent scanning electrodes 11. This is because when the polarity is switched only in units of one frame, the flickering of the screen due to the polarity difference is easily noticeable, and when the polarity is switched to the scanning electrode 11 unit, the flickering spatial frequency becomes high and the flickering becomes inconspicuous. It is. In the driving method shown in FIG. 17, the polarity switching of the scanning signal S in units of one frame (frame inversion driving) and the polarity switching of the scanning signal S in units of the scanning electrodes 11 (line inversion driving) are performed. It goes without saying that the polarity of the data signal D is also switched in accordance with the switching of the polarity of the scanning signal 11.

また、非選択期間T2に保持電圧VHを印加する駆動方法もある。図18は、そのような非選択期間T2に保持電圧VHを印加する駆動方法の概略を示したものである。 There is also a driving method in which the holding voltage V H is applied during the non-selection period T 2 . FIG. 18 shows an outline of a driving method for applying the holding voltage V H during such a non-selection period T 2 .

図18に示す駆動方法は、図17のものとほぼ同一であるが、非選択期間T2に走査電極11に保持電圧VH(−VH)を印加している点が異なる。これは非選択期間中に画素電極に書き込んだデータを維持し易くなるように行われるものであり、走査信号Sのライン反転駆動を行う場合は、図18に示すように、保持電圧VHの極性もまた走査電極11単位で切り替わる。 The driving method shown in FIG. 18 is almost the same as that shown in FIG. 17 except that the holding voltage V H (−V H ) is applied to the scan electrode 11 in the non-selection period T 2 . This is intended to be performed as easily maintain data written to the pixel electrode during the non-selection period, when performing line inversion driving of the scanning signal S, as shown in FIG. 18, the holding voltage V H The polarity is also switched on a scan electrode 11 basis.

ところで、薄膜ダイオードのような2端子スイッチング素子を配した液晶表示装置においては、ある表示画素の周辺に生じる容量結合CSの影響がその表示画素の表示に反映され易いことが知られている(例えば、図16参照)。すなわち、ある表示画素の周辺の電極の配置の形態の違いや周辺の電圧の変動があると、それらがその表示画素に影響を及ぼすことにより表示濃度の違いとなって発生し、表示の不均一が生じることがある。 Incidentally, in the liquid crystal display device arranged two-terminal switching elements such as thin film diodes are effects of a capacitive coupling C S occurring in the periphery of the display pixel is known that likely to be reflected in the display of the display pixel ( For example, see FIG. In other words, if there is a difference in the arrangement of electrodes around a certain display pixel or a change in peripheral voltage, it will affect the display pixel, resulting in a difference in display density, resulting in uneven display. May occur.

このような不均一な表示が発生する位置の例として、N本の走査電極を有するものにおいて、1本目の走査電極が構成する表示画素群と、N本目の走査電極が構成する表示画素群とを挙げることができる。これは、走査信号が走査電極の1本目からN本目に向かって順に印加されるが、1本目及びN本目の走査電極ではその一方側にしか隣接した走査電極がないため、これらの走査電極が構成する表示画素は、他の走査電極(N本の走査電極があるとした場合では2本目からN−1本目までの各走査電極を指す)が構成する表示画素よりも隣接した表示画素数が少なく、隣接した表示画素から受ける電気的影響の度合いが他の走査電極と比較して異なることを原因としている。   As an example of the position where such non-uniform display occurs, a display pixel group formed by the first scan electrode and a display pixel group formed by the Nth scan electrode in the case of having N scan electrodes, Can be mentioned. This is because the scanning signal is applied in order from the first scanning electrode to the Nth scanning electrode, but the first scanning electrode and the Nth scanning electrode have scanning electrodes adjacent to only one side thereof. The display pixels to be configured have the number of display pixels adjacent to the display pixels formed by the other scan electrodes (in the case where there are N scan electrodes, each of the scan electrodes from the second to the (N-1) th scan). This is due to the fact that the degree of electrical influence from adjacent display pixels is different compared to other scan electrodes.

この表示濃度の乱れは比較的小さく、仮に1つの表示画素でこのような表示濃度の乱れが発生しても目立たない程度であるが、1本の走査電極が構成する表示画素全てに発生すると目立ち易くなる。特にOA用途の表示でよく見られる中間レベルの表示濃度の表示を背景にした表示の場合に目立ち易い。   This display density disturbance is relatively small, and even if such a display density disturbance occurs in one display pixel, it is inconspicuous. However, if it occurs in all the display pixels that constitute one scanning electrode, it is noticeable. It becomes easy. In particular, it is easily noticeable in the case of a display based on the display of an intermediate level display density often seen in the display for OA applications.

これに対して、特許文献1には、正規の走査電極の最初と最後のもののそれぞれの外側にダミー走査電極を設けることについて開示されている。具体的には、図19に示すように、例えば、正規の走査電極がN本ある場合、第0本目と第N+1本目の走査電極に対応する位置にダミー走査電極11a、11bとこれらのダミー走査電極11a,11bに対向するダミー画素電極5a、5bとを配置して、それぞれのダミー走査電極11a,11bにダミー走査信号を与えるものである。また、同公報には変形例として、図20に示すように、第0本位置のダミー走査電極11aを第N+1本位置のダミー走査電極11bに接続した表示装置が提案されている。   On the other hand, Patent Document 1 discloses providing dummy scan electrodes on the outer sides of the first and last regular scan electrodes. Specifically, as shown in FIG. 19, for example, when there are N regular scan electrodes, dummy scan electrodes 11a and 11b and their dummy scans are located at positions corresponding to the 0th and (N + 1) th scan electrodes. Dummy pixel electrodes 5a and 5b opposite to the electrodes 11a and 11b are arranged, and a dummy scanning signal is given to the dummy scanning electrodes 11a and 11b. As a modification, the publication proposes a display device in which the dummy scanning electrode 11a at the 0th position is connected to the dummy scanning electrode 11b at the (N + 1) th position, as shown in FIG.

ここで、ダミー走査電極11a,11bを駆動させる為には、ダミー走査電極11a,11bに接続されたダミー対向側端子電極12a,12bを新規に設けると共に、走査信号回路や駆動ICチップとしてダミー対向側端子電極12a,12bを駆動できるものを用いなければならない。   Here, in order to drive the dummy scan electrodes 11a and 11b, dummy counter-side terminal electrodes 12a and 12b connected to the dummy scan electrodes 11a and 11b are newly provided, and the dummy counter electrode is used as a scan signal circuit or a driving IC chip. What can drive the side terminal electrodes 12a and 12b must be used.

しかしながら、このような正規の出力に加えて新たな出力に対応できる駆動ICチップは新たな製造コストの増加を生じさせる。すなわち、図19に示される構成に基づけば、走査信号回路側の駆動ICチップは1種類のチップを3個積載で済んでいたものが、ダミーの対向側端子電極を設けたために3種類のチップを準備しなければならなくなる。これは、部品の共通化によるコスト削減ができなくなるという問題だけでなく、非常に良く似た3種類の駆動ICチップを所定の位置に取り付ける必要があり、製造工程において取り付けミス等が発生し易く作業性が劣るという問題をも生じさせる。このような問題は、図20に示される構成でも生じる。すなわち、1種類の駆動ICチップを複数個積載する表示装置においては、ダミー走査電極11a,11bからダミー信号を出力させるために製造コストの増加を避けることができないのである。   However, a driving IC chip that can cope with a new output in addition to the regular output causes a new increase in manufacturing cost. That is, based on the configuration shown in FIG. 19, the driving IC chip on the scanning signal circuit side has only been loaded with three types of chips, but the three types of chips are provided because the dummy counter terminal electrode is provided. You will have to prepare. This is not only a problem that the cost can not be reduced due to the common parts, but it is also necessary to attach three very similar driving IC chips at predetermined positions, and mounting errors are likely to occur in the manufacturing process. It also causes the problem of poor workability. Such a problem also occurs in the configuration shown in FIG. That is, in a display device in which a plurality of driving IC chips of one type are stacked, an increase in manufacturing cost cannot be avoided because dummy signals are output from the dummy scanning electrodes 11a and 11b.

尚、特許文献2には、対向基板が共通電極であるアクティブマトリックス方式、すなわち、薄膜トランジスタ(TFT)を用いた液晶表示装置における類似の表示不均一を解決すべく、最上段の走査配線の外側にダミー走査配線を設け、そのダミー走査配線を最下段の走査配線に接続したものが開示されており、かかる構成によれば、ダミー走査電極に固有の走査信号を新たに生成する必要がないとの内容が記載されている。この構成では、最上段の走査電極外側のダミー走査電極を最下段の走査電極に接続すべく、かなり大きな迂回配線を形成している。   In Patent Document 2, an active matrix system in which the counter substrate is a common electrode, that is, a liquid crystal display device using a thin film transistor (TFT), is arranged outside the uppermost scanning wiring in order to solve a similar display nonuniformity. A dummy scanning wiring is provided, and the dummy scanning wiring is connected to the lowermost scanning wiring. According to such a configuration, it is not necessary to newly generate a scanning signal unique to the dummy scanning electrode. The contents are described. In this configuration, a considerably large bypass wiring is formed so that the dummy scan electrode outside the uppermost scan electrode is connected to the lowermost scan electrode.

特許文献3には、主面に走査信号ラインと表示信号ラインとをXYマトリクス状に配置し、この走査信号ラインと表示信号ラインとにより区画された領域に薄型トランジスタ(TFT)及び画素電極を形成した第1基板と、第1基板の主面に対向して設けられた第2基板と、それらの基板間に設けられた液晶層とを備えた液晶表示装置であって、第1基板の最外周に並んだ画素電極を他の画素電極の形状よりも小さくすると共に、最外周の走査信号ライン及び表示信号ラインを内側に寄せることにより、非表示ダミー画素を構成したものが開示されており、かかる構成によれば、画像表示上の輝度むら及び液晶のシール性能の低下を招かずに、非表示液晶セル領域を狭くして基板の有効利用を図ることができる、との内容が記載されている。   In Patent Document 3, scanning signal lines and display signal lines are arranged in an XY matrix on the main surface, and thin transistors (TFTs) and pixel electrodes are formed in a region defined by the scanning signal lines and the display signal lines. The liquid crystal display device includes a first substrate, a second substrate provided to face the main surface of the first substrate, and a liquid crystal layer provided between the substrates. A pixel electrode arranged on the outer periphery is made smaller than the shape of the other pixel electrode, and the outermost scanning signal line and the display signal line are moved inward to constitute a non-display dummy pixel. According to such a configuration, it is described that the non-display liquid crystal cell region can be narrowed and the substrate can be effectively used without causing uneven luminance on the image display and a decrease in the sealing performance of the liquid crystal. Yes.

特許文献4には、表示画素群領域の外側に素子を伴うダミー画素電極とさらに外側に帯状のダミー走査電極が設けられている表示装置が開示されている。
特開2000−47236号公報 特開平9−288260号公報 特開平9−5780号公報 特開平3−45934号公報
Patent Document 4 discloses a display device in which a dummy pixel electrode with an element is provided outside a display pixel group region, and a strip-like dummy scanning electrode is further provided outside.
JP 2000-47236 A JP-A-9-288260 Japanese Patent Laid-Open No. 9-5780 JP-A-3-45934

本願の目的は、所定の機能を発揮するようにダミー電極を構成した表示装置を提供することである。 An object of the present application is to provide a display device in which a dummy electrode is configured to exhibit a predetermined function.

まず、発明者が液晶セルを用いて行った実験について説明する。図12は実験の概略を示したものであり、液晶セルの駆動条件を5種類準備し、それぞれにおける液晶セルの表示状態を調べた。 First, an experiment conducted by the inventors using a liquid crystal cell will be described. FIG. 12 shows an outline of the experiment. Five types of driving conditions for the liquid crystal cell were prepared, and the display state of the liquid crystal cell in each was examined.

液晶セルとして、薄膜ダイオードを使用した480×320ドットの白黒表示型で、表示画素ピッチが240μm、TNモードの配向をさせたノーマリホワイト型の光学系を有するものを用いた。   As the liquid crystal cell, a black and white display type of 480 × 320 dots using a thin film diode, a display pixel pitch of 240 μm, and a normally white type optical system with TN mode orientation was used.

実験にあたっては、液晶セルのデータ電極側の全てを接地し、走査電極を二つの領域に分け、一方にA波形、他方にB波形を与え、電圧を変化させながらそれぞれの駆動波形領域の境界における表示画素(ドット)の表示の濃淡を観察した。   In the experiment, all of the data electrode side of the liquid crystal cell is grounded, the scanning electrode is divided into two regions, one is given an A waveform, the other is given a B waveform, and the voltage is changed at the boundary of each drive waveform region. The display shade of the display pixel (dot) was observed.

この実験は、隣接した走査電極が構成する表示画素間に生じる容量結合が表示濃度に与える影響を調べることを目的とした。すなわちA波形とB波形で駆動した2つの領域の境界でなんらかの表示濃度の変化が生じれば、どんな駆動条件時に表示の乱れが発生するのかを定性的に把握することができる。駆動条件は、基本波形をB波形とし、A波形を5種類に変えて液晶セルを観察した。基本波形であるB波形は、1/320デューティー、フレーム周波数60Hzの走査信号に相当するパルスを極性を変えながら有する波形とした。   The purpose of this experiment was to investigate the effect of capacitive coupling between display pixels formed by adjacent scanning electrodes on display density. In other words, if any change in display density occurs at the boundary between the two areas driven by the A waveform and the B waveform, it is possible to qualitatively understand under what driving conditions display disturbance occurs. The driving conditions were such that the basic waveform was a B waveform, the A waveform was changed to five types, and the liquid crystal cell was observed. The B waveform which is a basic waveform was a waveform having a pulse corresponding to a scanning signal having a duty of 1/320 and a frame frequency of 60 Hz while changing the polarity.

実験(i) A波形:B波形を同極性で1パルス単位でずらした波形。実際の液晶表示装置におけるフレーム反転のみの駆動を模している。   Experiment (i) A waveform: A waveform obtained by shifting the B waveform with the same polarity in units of one pulse. This simulates driving only frame inversion in an actual liquid crystal display device.

実験(ii) A波形:B波形を逆極性に1パルス単位でずらした波形。実際の液晶表示装置におけるフレーム反転とライン反転の駆動を模している。   Experiment (ii) A waveform: A waveform obtained by shifting the B waveform to the opposite polarity in units of one pulse. This simulates the driving of frame inversion and line inversion in an actual liquid crystal display device.

実験(iii) A波形:B波形を同一極性で同一タイミングとした波形。   Experiment (iii) A waveform: A waveform in which the B waveform has the same polarity and the same timing.

実験(iv) A波形:B波形を逆極性で同一タイミングとした波形。   Experiment (iv) A waveform: A waveform with the B waveform having the opposite polarity and the same timing.

実験(v) A波形:B波形を接地した波形。   Experiment (v) A waveform: A waveform with the B waveform grounded.

結果は以下のようになった。   The result was as follows.

実験(i) 駆動領域境界に接する両領域の各走査電極1本が構成する表示画素の透過率が増加した。パルスの位置を同極性でずらしてもこの点灯状態は変化しなかった。   Experiment (i) The transmittance of the display pixel constituted by one scanning electrode in both regions in contact with the boundary of the driving region was increased. The lighting state did not change even when the pulse position was shifted with the same polarity.

実験(ii) 駆動領域境界に接する両領域の各走査電極1本が構成する表示画素の透過率が増加した。パルスの位置を逆極性でずらしてもこの点灯状態は変化しなかった。   Experiment (ii) The transmittance of the display pixel constituted by one scanning electrode in both regions in contact with the boundary of the driving region was increased. The lighting state did not change even when the pulse position was shifted with the reverse polarity.

実験(iii) 表示画素の透過率の変化は見られなかった。   Experiment (iii) No change in the transmittance of the display pixel was observed.

実験(iv) 駆動領域境界に接する両領域の各走査電極1本が構成する表示画素の透過率が増加した。この透過率の増加は実験(i)や実験(ii)よりも大きかった 。   Experiment (iv) The transmittance of the display pixel formed by one scanning electrode in both regions in contact with the boundary of the driving region was increased. This increase in transmittance was greater than in experiments (i) and (ii).

実験(v) B波形領域のA波形領域よりの走査電極本が構成する表示画素の透過率が上昇した。この透過率の増加は実験(i)や(ii)と同等であった。   Experiment (v) The transmittance of the display pixel formed by the scanning electrode book from the A waveform area of the B waveform area increased. This increase in transmittance was equivalent to experiments (i) and (ii).

上記の結果から本発明者は以下の知見(1)、(2)、(3)を得た。
(1)着目した走査電極が構成する表示画素における表示濃度の乱れは、実質的に隣接した1本の走査電極が構成する表示画素との結合容量による作用で生じる。
(2)着目した走査電極が構成する表示画素における表示濃度の乱れは、その走査電極へのパルス印加時(選択期間)に起因したものであり、パルスが無い時(非選択期間)に隣接した走査電極に与えられた印加電圧から受ける影響によって、着目した走査電極が構成する表示画素の表示濃度が影響されることはない。
(3)着目した走査電極が構成する表示画素における表示濃度に乱れの大小は、着目した走査電極のパルス印加時における、着目した走査電極の印加電圧と隣接した走査電極の印加電圧の差電圧が大きいほど大きい。
From the above results, the present inventor obtained the following findings (1), (2), and (3).
(1) Disturbances in display density in display pixels formed by the focused scan electrode are caused by an action caused by a coupling capacitance with a display pixel formed by one adjacent scan electrode.
(2) Disturbance in display density in the display pixel formed by the focused scan electrode is caused by the application of a pulse to the scan electrode (selection period) and is adjacent to the absence of a pulse (non-selection period). The display density of the display pixel formed by the focused scan electrode is not affected by the influence of the applied voltage applied to the scan electrode.
(3) The magnitude of the disturbance in the display density of the display pixel formed by the focused scan electrode is caused by the difference voltage between the applied voltage of the focused scan electrode and the applied voltage of the adjacent scan electrode when the pulse of the focused scan electrode is applied. Larger is bigger.

また、この実験から液晶表示装置において走査電極1本目(と最終本目)に生じる表示の濃度の乱れは以下のように考えられる。   In addition, from this experiment, the display density disturbance that occurs in the first scanning electrode (and the final one) in the liquid crystal display device can be considered as follows.

図13は、液晶セルの走査電極1本目から3本目に相当する部分を示した斜視図である。   FIG. 13 is a perspective view showing a portion corresponding to the first to third scan electrodes of the liquid crystal cell.

走査電極11の1本目から順に走査信号S1、S2、S3、…が与えられ、データ信号が信号配線2から与えられるが、図17又は図18で説明したとおりに、ある走査電極に走査信号のパルスが印加されたときは隣接した走査電極にパルスは無い(か一定の保持電圧)状態にある。 The scanning signals S 1 , S 2 , S 3 ,... Are supplied in order from the first scanning electrode 11 and the data signal is supplied from the signal wiring 2, but as described with reference to FIG. 17 or FIG. When a pulse of the scanning signal is applied, there is no pulse (or a constant holding voltage) in the adjacent scanning electrode.

説明した実験結果から得た知見(1)に基づけば、隣接した走査電極11が1つしか存在しない1本目の走査電極11が構成する表示画素は、受ける電気的影響が他の走査電極11が構成する表示画素よりも小さい為にその表示濃度が異なるものと考えられる。最終本目の走査電極が構成する表示画素においても隣接した走査電極が1つのみであるので同様に表示濃度が異なるものと考えられる。   Based on the knowledge (1) obtained from the experimental results described, the display pixels formed by the first scan electrode 11 in which there is only one adjacent scan electrode 11 are affected by the other scan electrodes 11. It is considered that the display density is different because it is smaller than the display pixel to be configured. In the display pixel that is formed by the final scan electrode, there is only one scan electrode adjacent to the display pixel.

すなわち、電気的影響の小さい1本目(最終本目)の走査電極11か構成する表示画素と、影響が大きい2本目からN−1本目までの走査電極11が構成する表示画素とで表示濃度が異なるのである。   That is, the display density is different between the display pixel constituted by the first (final) scan electrode 11 having a small electrical influence and the display pixels constituted by the second to N-1th scan electrodes 11 having a large influence. It is.

発明者はここでこの表示濃度の乱れを生じる原因が、走査電極11同士に生じる容量結合であるのか若しくは画素電極11同士で生じる容量結合であるのか判断できなかった為、次に述べる実験を行った。すなわち素子側基板1に画素電極5を伴わないダミーの走査電極を0本目の位置の対向側基板10上に形成し、このダミーの走査電極に非選択電位を与えながら液晶表示装置を駆動させ、1本目の走査電極11が構成する表示画素の表示濃度を観察した。この結果、表示濃度の乱れの改善度合いは、画素電極5を設けた場合に比較して小さかった。   Since the inventor could not determine whether the cause of the disturbance of the display density is the capacitive coupling generated between the scanning electrodes 11 or the capacitive coupling generated between the pixel electrodes 11, the following experiment was performed. It was. That is, a dummy scan electrode without the pixel electrode 5 is formed on the element side substrate 1 on the counter substrate 10 at the 0th position, and the liquid crystal display device is driven while applying a non-selection potential to the dummy scan electrode. The display density of the display pixels formed by the first scanning electrode 11 was observed. As a result, the degree of improvement in display density disturbance was small compared to the case where the pixel electrode 5 was provided.

これは画素電極5同士の離間距離a(実験では6μm)よりも走査電極11同士の離間距離b(20μm)が大きいことが原因と考えられた。また、素子側基板1上には電極材料の密着性の改善やエッチングストップの目的で酸化物などの下地膜(ベースコートとも呼称される)16が形成されるが、酸化物としてTa25などの比誘電率(20〜25)が大きい材料が使用されることが多い。したがって、比誘電率が8〜13である液晶層寄りに生じる寄生容量だけではなく、こうした比誘電率が大きい下地層寄りに生じる寄生容量も問題であると考えられた。 This was thought to be caused by the separation distance b (20 μm) between the scanning electrodes 11 being larger than the separation distance a (6 μm in the experiment) between the pixel electrodes 5. Further, although on the element side substrate 1 underlying film such purposes oxide adhesion improvement and etch stop electrode material (also basecoat is referred) 16 is formed, such as Ta 2 0 5 as the oxide A material having a large relative dielectric constant (20 to 25) is often used. Therefore, it was considered that not only the parasitic capacitance generated near the liquid crystal layer having a relative dielectric constant of 8 to 13, but also the parasitic capacitance generated near the base layer having a large relative dielectric constant was a problem.

以上から本発明者は次の知見(4)を得た。
(4)表示を乱す容量結合は離間距離が小さい電極同士で生じる。すなわち、走査信号Snが印加された走査電極と、それに隣接した走査信号Sn+1(Sn-1)が印加された走査電極との差電圧が生じると、表示画素の容量CLCを介して離間距離が短い画素電極5同士で容量結合CSが生じ、これが表示濃度を乱している。
From the above, the present inventor obtained the following knowledge (4).
(4) Capacitive coupling that disturbs the display occurs between electrodes having a small separation distance. That is, when a voltage difference occurs between the scan electrode to which the scan signal Sn is applied and the scan electrode to which the scan signal Sn + 1 ( Sn-1 ) adjacent thereto is applied, the capacitance CLC of the display pixel is changed. capacitive coupling C S at the distance shorter pixel electrodes 5 to each other through occurs which is disturbed display density.

尚、画素電極5同士の離間距離aを走査電極11同士の離間距離bよりも短くしているのは、開口率の確保や長距離で近接する走査電極11同士の短絡を防ぐこと等を理由としている。一般的には、離間距離aは4μm前後、離間距離bは10〜20μm程度である。   The reason why the separation distance a between the pixel electrodes 5 is shorter than the separation distance b between the scanning electrodes 11 is to secure the aperture ratio and prevent a short circuit between the scanning electrodes 11 that are close to each other over a long distance. It is said. In general, the separation distance a is about 4 μm, and the separation distance b is about 10 to 20 μm.

本発明は、相互に並行して延びるように設けられた複数本の正規の走査電極と、該複数本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、According to the present invention, a matrix is formed by forming a plurality of regular scanning electrodes provided so as to extend in parallel with each other and an electrode group facing each of the plurality of scanning electrodes and arranged along the scanning electrodes. A plurality of regular pixel electrodes arranged in a shape, and a dielectric material layer provided between the scan electrode and the pixel electrode,
上記複数本の走査電極のうち最も外側の走査電極に隣接し且つ該最も外側の走査電極に並行して延びるように1本だけ設けられた、該走査電極と同一構成のダミー走査電極と、A dummy scan electrode having the same configuration as the scan electrode, which is provided so as to be adjacent to the outermost scan electrode among the plurality of scan electrodes and to extend in parallel with the outermost scan electrode;
上記ダミー走査電極に対向し且つ該ダミー走査電極に沿って並ぶように設けられた複数の一のダミー電極と、A plurality of one dummy electrode provided to face the dummy scan electrode and to be arranged along the dummy scan electrode;
上記一のダミー電極の外側に設けられた他のダミー電極と、Another dummy electrode provided outside the one dummy electrode,
をさらに備えたことを特徴とする表示装置である。A display device characterized by further comprising:

他の本発明は、相互に並行して延びるように設けられた複数本の正規の走査電極と、該複数本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、Another aspect of the present invention is to form a plurality of regular scanning electrodes provided so as to extend in parallel with each other, and an electrode group facing each of the plurality of scanning electrodes and arranged along the scanning electrodes. A plurality of regular pixel electrodes arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
上記複数の画素電極がマトリクス状に配設された領域の少なくとも一辺に沿った最も外側の複数の画素電極に隣接して並ぶように設けられた複数の一のダミー電極と、A plurality of dummy electrodes provided adjacent to the outermost plurality of pixel electrodes along at least one side of the region in which the plurality of pixel electrodes are arranged in a matrix;
上記複数の一のダミー電極の外側に設けられた他のダミー電極と、Another dummy electrode provided outside the one dummy electrode, and
をさらに備え、Further comprising
上記一のダミー電極は、その平面形状の外寸法が上記画素電極と同一である一方、上記他のダミー電極は、その平面形状の外寸法が上記画素電極と異なることを特徴とする表示装置である。The one dummy electrode is a display device characterized in that an outer dimension of the planar shape thereof is the same as that of the pixel electrode, while the other dummy electrode is different from the pixel electrode in an outer dimension of the planar shape. is there.

他の本発明は、相互に並行して延びるように設けられた複数本の正規の走査電極と、該複数本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、Another aspect of the present invention is to form a plurality of regular scanning electrodes provided so as to extend in parallel with each other, and an electrode group facing each of the plurality of scanning electrodes and arranged along the scanning electrodes. A plurality of regular pixel electrodes arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
上記複数の画素電極がマトリクス状に配設された領域の少なくとも一辺に沿った最も外側の複数の画素電極に隣接して並ぶように設けられた複数の一のダミー電極と、A plurality of dummy electrodes provided adjacent to the outermost plurality of pixel electrodes along at least one side of a region in which the plurality of pixel electrodes are arranged in a matrix;
上記複数の一のダミー電極の外側に設けられた他のダミー電極と、Another dummy electrode provided outside the one dummy electrode, and
をさらに備え、Further comprising
上記一のダミー電極は、上記隣接する最も外側の画素電極との間の離間距離が上記電極群間相互の離間距離と同一であり、In the one dummy electrode, the distance between the adjacent outermost pixel electrodes is the same as the distance between the electrode groups,
上記他のダミー電極は、その平面形状の外寸法が上記画素電極と異なることを特徴とする表示装置である。The other dummy electrode is a display device characterized in that an outer dimension of the planar shape is different from that of the pixel electrode.

他の本発明は、相互に並行して延びるように設けられた複数本の正規の走査電極と、該複数本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、Another aspect of the present invention is to form a plurality of regular scanning electrodes provided so as to extend in parallel with each other, and an electrode group facing each of the plurality of scanning electrodes and arranged along the scanning electrodes. A plurality of regular pixel electrodes arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
上記複数の画素電極がマトリクス状に配設された領域の少なくとも一辺に沿った最も外側の複数の画素電極に隣接して並ぶように設けられた複数の一のダミー電極と、A plurality of dummy electrodes provided adjacent to the outermost plurality of pixel electrodes along at least one side of the region in which the plurality of pixel electrodes are arranged in a matrix;
上記複数の一のダミー電極の外側に設けられた他のダミー電極と、Another dummy electrode provided outside the plurality of one dummy electrode,
をさらに備え、Further comprising
上記一のダミー電極は、上記隣接する最も外側の画素電極との間の離間距離が上記電極群間相互の離間距離と同一であり、In the one dummy electrode, the distance between the adjacent outermost pixel electrodes is the same as the distance between the electrode groups,
上記他のダミー電極は、その平面形状の外寸法が上記一のダミー電極と異なることを特徴とする表示装置である。The other dummy electrode is a display device characterized in that an outer dimension of a planar shape thereof is different from that of the one dummy electrode.

本発明及び他の本発明は、上記他のダミー電極が、上記複数の一のダミー電極が並ぶ方向に延びるように形成されているものであってもよい。この場合、上記他のダミー電極は、複数本が並列に配設されているものであってもよい。In the present invention and other present invention, the other dummy electrode may be formed to extend in a direction in which the plurality of dummy electrodes are arranged. In this case, a plurality of the other dummy electrodes may be arranged in parallel.

本発明及び他の本発明は、上記他のダミー電極が、上記複数の一のダミー電極に沿って複数が並ぶように設けられていると共に、その平面形状の外寸法が該一のダミー電極よりも小さいものであってもよい。According to the present invention and another aspect of the present invention, the other dummy electrodes are provided so that a plurality of the dummy electrodes are arranged along the plurality of dummy electrodes, and an outer dimension of the planar shape is larger than that of the one dummy electrode. May be small.

本発明及び他の本発明は、上記他のダミー電極が表示画素群領域周囲の透過率調整用電極であるものであってもよい。In the present invention and other present invention, the other dummy electrode may be a transmittance adjusting electrode around the display pixel group region.

本発明及び他の本発明は、上記他のダミー電極が表示画素群領域周囲の反射率調整用電極であるものであってもよい。In the present invention and other present invention, the other dummy electrode may be a reflectance adjusting electrode around the display pixel group region.

本発明及び他の本発明は、上記他のダミー電極が表示画素群領域周囲の色味調整用電極であるものであってもよい。In the present invention and other present invention, the other dummy electrode may be a color adjusting electrode around the display pixel group region.

本発明及び他の本発明は、上記他のダミー電極が上記画素電極と同一材料で形成されているものであってもよい。In the present invention and other present invention, the other dummy electrode may be formed of the same material as the pixel electrode.

次に添付図面に基づいて液晶表示装置の実施の形態について説明する。尚、説明文中、”〜本目の走査電極”等の表現を多用するが、特に断りのない限り図面上方向から順に数えたものとする。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a liquid crystal display device will be described with reference to the accompanying drawings. In the description, expressions such as “to the main scanning electrode” are frequently used, but unless otherwise specified, they are counted in order from the top of the drawing.

(第1の実施の形態)
図1は、第1実施形態に係る液晶表示装置の液晶セル100の平面図である。図1では、対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。図2は、液晶セル100の拡大斜視図であり第1ダミー走査電極11a近傍を示している。図3は、走査電極に印加される駆動波形を示したものである。
(First embodiment)
FIG. 1 is a plan view of a liquid crystal cell 100 of the liquid crystal display device according to the first embodiment. FIG. 1 shows a state in which the opposing substrate 10 is disposed in front of the paper surface and the element substrate 1 is disposed in the back of the paper surface. FIG. 2 is an enlarged perspective view of the liquid crystal cell 100 and shows the vicinity of the first dummy scanning electrode 11a. FIG. 3 shows drive waveforms applied to the scan electrodes.

この液晶セル100は、相互に対向するように設けられた素子側基板1及び対向側基板10と、それらの両基板に狭持されるように設けられた液晶層(誘電性材料層)とからなる。   The liquid crystal cell 100 includes an element side substrate 1 and an opposite side substrate 10 provided so as to face each other, and a liquid crystal layer (dielectric material layer) provided so as to be sandwiched between both the substrates. Become.

素子側基板1の液晶層側には、所定の間隔でマトリクス状に画素電極5が配設されている。各画素電極5は薄膜ダイオード4を介して信号配線2に接続され、また、信号配線2は素子側端子電極6に引き出されている。   Pixel electrodes 5 are arranged in a matrix at predetermined intervals on the liquid crystal layer side of the element side substrate 1. Each pixel electrode 5 is connected to the signal wiring 2 through the thin film diode 4, and the signal wiring 2 is drawn out to the element side terminal electrode 6.

対向側基板10の液晶層側には、所定寸法の正規の走査電極11が間隔をおいてN本設けられており、各走査電極11は対向側端子電極12に接続されている。Nの数値は予め定められた表示画素フォーマットに従うが、通常120、160、240、320、480、600、768、1024、1200等の偶数である。   N regular scanning electrodes 11 having a predetermined size are provided at an interval on the liquid crystal layer side of the opposing substrate 10, and each scanning electrode 11 is connected to the opposing terminal electrode 12. The numerical value of N follows a predetermined display pixel format, but is usually an even number such as 120, 160, 240, 320, 480, 600, 768, 1024, or 1200.

このような素子側基板1と対向側基板10とは、それぞれ配向処理が行われた後、シール材9を介してスペーサ(図示せず)を利用して所定の間隔を維持すると共に、信号配線2の延びる方向と走査電極11の延びる方向とが直交し且つ画素電極5と走査電極11とが向かい合うように貼り合わされており、走査電極11が延びる方向に並んだ複数の画素電極5が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極5と走査電極11とそれらの間の液晶層とにより1つの表示画素が規定される。   The element-side substrate 1 and the counter-side substrate 10 are each subjected to an alignment process, and then maintain a predetermined interval by using a spacer (not shown) through the sealing material 9 and also perform signal wiring. 2 and the direction in which the scanning electrode 11 extends are perpendicular to each other and the pixel electrode 5 and the scanning electrode 11 are bonded to each other, and a plurality of pixel electrodes 5 arranged in the direction in which the scanning electrode 11 extends are an electrode group. Is configured. A liquid crystal material is sealed in the gap between the two substrates, which constitutes a liquid crystal layer, and in the liquid crystal layer, liquid crystal molecules are in a predetermined alignment state. One display pixel is defined by the pixel electrode 5, the scanning electrode 11, and the liquid crystal layer therebetween.

対向側基板10の液晶層側と反対側には、偏光板などの光学フィルム15が貼り付けられている。また、対向側基板10の液晶層側には、表示画素群領域の周囲に遮光膜17が設けられている。   An optical film 15 such as a polarizing plate is attached to the opposite side substrate 10 on the side opposite to the liquid crystal layer side. A light shielding film 17 is provided around the display pixel group region on the liquid crystal layer side of the counter substrate 10.

本実施形態では、対向側基板10の液晶層側(遮光膜17上)において、1本目の走査電極11の外側の0本目の走査電極対応位置に第1ダミー走査電極11a及びN本目の走査電極の外側のN+1本目の走査電極対応位置に第2ダミー走査電極11bが、それぞれ正規の走査電極11と同一寸法、同一材料で設けられている。また、ダミー走査電極11a,11bと正規の走査電極11との離間距離dは、正規の走査電極11同士の離間距離bと同一とされている。   In the present embodiment, the first dummy scan electrode 11a and the Nth scan electrode are located at the position corresponding to the 0th scan electrode outside the first scan electrode 11 on the liquid crystal layer side (on the light shielding film 17) of the counter substrate 10. The second dummy scanning electrode 11b is provided with the same size and the same material as the regular scanning electrode 11 at the position corresponding to the (N + 1) th scanning electrode outside. Further, the distance d between the dummy scan electrodes 11a and 11b and the regular scan electrode 11 is the same as the distance b between the regular scan electrodes 11.

第1ダミー走査電極11aの液晶層を介して対向する素子側基板1の液晶層側には、1本目の走査電極11に対向した1行目の画素電極5の電極群に隣接して各々が薄膜ダイオード4aを有する第1ダミー画素電極5aの電極群が設けられている。また、同様に、第2ダミー走査電極11bの液晶層を介して対向する素子側基板1の液晶層側には、N本目の走査電極11に対向したN行目の画素電極5の電極群に隣接して各々が薄膜ダイオード(図示せず)を有する第2ダミー画素電極5bの電極群が設けられている。また、第1ダミー走査電極11aに対応した第1ダミー画素電極5a及びこれが有する薄膜ダイオード4aの寸法や材料は、正規の画素電極5及び薄膜ダイオード4と同一とされている。同様に、第2ダミー走査電極11bに対応した第2ダミー画素電極5b及びこれが有する薄膜ダイオード(図示せず)の寸法や材料も正規の画素電極5及び薄膜ダイオード4と同一とされている。さらに、正規の画素電極5とダミーの画素電極5aとの離間距離cは、正規の画素電極5同士の離間距離aと同一とされている。つまり、第1ダミー走査電極11aに対応した第1ダミー画素電極5aが有する諸寸法は正規の画素電極5と同一であり、また、第2ダミー走査電極11bに対応した第2ダミー画素電極5bに関しても同様であり、その諸寸法は正規の画素電極5と同一である。   On the liquid crystal layer side of the element-side substrate 1 facing through the liquid crystal layer of the first dummy scanning electrode 11a, each is adjacent to the electrode group of the pixel electrode 5 in the first row facing the first scanning electrode 11. An electrode group of a first dummy pixel electrode 5a having a thin film diode 4a is provided. Similarly, on the liquid crystal layer side of the element-side substrate 1 facing through the liquid crystal layer of the second dummy scanning electrode 11b, the electrode group of the pixel electrode 5 in the Nth row facing the Nth scanning electrode 11 is formed. Adjacent to each other, an electrode group of second dummy pixel electrodes 5b each having a thin film diode (not shown) is provided. The dimensions and materials of the first dummy pixel electrode 5 a corresponding to the first dummy scanning electrode 11 a and the thin film diode 4 a included in the first dummy pixel electrode 5 a are the same as those of the regular pixel electrode 5 and the thin film diode 4. Similarly, the dimensions and materials of the second dummy pixel electrode 5 b corresponding to the second dummy scanning electrode 11 b and the thin film diode (not shown) included in the second dummy pixel electrode 5 b are the same as those of the regular pixel electrode 5 and the thin film diode 4. Further, the separation distance c between the regular pixel electrode 5 and the dummy pixel electrode 5 a is the same as the separation distance a between the regular pixel electrodes 5. That is, the dimensions of the first dummy pixel electrode 5a corresponding to the first dummy scanning electrode 11a are the same as those of the regular pixel electrode 5, and the second dummy pixel electrode 5b corresponding to the second dummy scanning electrode 11b. The dimensions are the same as those of the regular pixel electrode 5.

すなわち、第1及び第2ダミー走査電極11a,11b、第1及び第2ダミー画素電極5a,5b並びにそれらが有する薄膜ダイオード4aの形成は、従来の液晶セル100の基板の製造に使用するフォトマスクの変更のみで容易に実現できる。尚、図2に示すように、第1ダミー画素電極5aと正規の画素電極5の離間距離cは、第1ダミー走査電極11aと正規の走査電極11の離間距離dよりも短いほうがよい。これは、対向側基板10上の電極のパターニングに使用される露光装置は、プロキシミティー露光装置等の10μm程度の解像度のものが多く、効率的に容量結合を生じる程度の離間距離で走査電極11を加工するためには製造上の不都合を伴うからである。また、離間距離を短く加工できたとしても、走査電極11は長距離を平行して配置されるので異物による短絡の恐れが増し、短絡した場合にその場所の特定が難しく、製造上修正が困難であることから好ましくない。一方、素子側基板1上の電極のパターニングに使用する露光装置は、ステッパー露光装置等の4μm程度の解像度を有する露光装置である場合が多く、充分に画素電極5の離間距離を短く加工でき好都合である。また、異物で画素電極5同士が短絡しても短絡場所の特定が容易であるので修正が行いやすく特に製造上不都合を伴うことがない。   That is, the formation of the first and second dummy scanning electrodes 11a and 11b, the first and second dummy pixel electrodes 5a and 5b, and the thin film diode 4a included in the first and second dummy scanning electrodes 11a and 11b is a photomask used for manufacturing the substrate of the conventional liquid crystal cell 100. It can be easily realized only by changing the above. As shown in FIG. 2, the distance c between the first dummy pixel electrode 5a and the regular pixel electrode 5 is preferably shorter than the distance d between the first dummy scan electrode 11a and the regular scan electrode 11. In many cases, the exposure apparatus used for patterning the electrodes on the opposite substrate 10 has a resolution of about 10 μm, such as a proximity exposure apparatus, and the scanning electrodes 11 are separated at such a distance as to cause capacitive coupling efficiently. This is because there are inconveniences in manufacturing for processing. Even if the separation distance can be shortened, since the scanning electrodes 11 are arranged in parallel at a long distance, there is an increased risk of a short circuit due to a foreign substance. Therefore, it is not preferable. On the other hand, the exposure apparatus used for patterning the electrodes on the element-side substrate 1 is often an exposure apparatus having a resolution of about 4 μm, such as a stepper exposure apparatus, and can conveniently process the separation distance of the pixel electrodes 5 sufficiently. It is. Further, even if the pixel electrodes 5 are short-circuited due to a foreign substance, it is easy to specify the short-circuited location, so that correction is easy, and there is no inconvenience in manufacturing.

ここで、本実施形態に係る液晶セル100の構造の特徴は、第1ダミー走査電極11aが2本目の正規の走査電極11に接続されていると共に、第2ダミー走査電極11bがN−1本目の正規の走査電極11に接続されていることである。   Here, the structure of the liquid crystal cell 100 according to the present embodiment is characterized in that the first dummy scanning electrode 11a is connected to the second regular scanning electrode 11 and the second dummy scanning electrode 11b is the N-1th. Is connected to the regular scanning electrode 11.

このような接続をする理由を以下に説明する。   The reason for such connection will be described below.

図3は、正規の走査電極11の各々に印加する走査信号Sn(n=1〜8、本図は正規の走査電極の数N=8の場合である)を示している。 Figure 3 is a scanning signal S n to be applied to each of the normal scan electrodes 11 (n = 1 to 8, this figure is a is the case of the number N = 8 of the normal scan electrodes hereinafter).

本図は従来から行われている典型的なフレーム反転及びライン反転を有する走査信号を示している。すなわち、着目したある走査信号Snは、1フレームにVSの大きさの電圧が印加される選択期間と、0Vの電圧が印加される非選択期間とを有し、選択期間の電圧の極性がフレーム毎に切り替えられており、また、ある走査信号Snと隣接した走査信号Sn-1あるいはSn+1とは、選択期間のタイミングが1選択期間づつずらされていると共に、選択期間の電圧の極性が互いに逆になるようにされている。 This figure shows a scanning signal having a typical frame inversion and line inversion conventionally performed. That is, a certain scanning signal S n which focuses has a selection period in which the magnitude voltage of V S is applied to one frame, and a non-selection period the voltage of 0V is applied, the polarity of the voltage of selection period Are switched for each frame, and a scanning signal Sn and an adjacent scanning signal Sn-1 or Sn + 1 are shifted in the selection period by one selection period. The polarities of the voltages are reversed from each other.

さて、発明者が実験から得た知見(2)および知見(3)によれば、1本目及びN本目の正規の走査電極11が構成する表示画素に表示濃度の異常が生じないようにするためには、隣接した走査電極11との間の容量結合による作用を他の正規の走査電極(すなわち2本目からN−1本目までの走査電極)11が構成する表示画素の場合に生じる容量結合による作用と等しくすればよい。   Now, according to the knowledge (2) and knowledge (3) obtained by the inventors from experiments, in order to prevent display density abnormality from occurring in the display pixels formed by the first and N-th regular scanning electrodes 11. The capacitive coupling between adjacent scanning electrodes 11 is caused by capacitive coupling generated in the case of a display pixel constituted by other regular scanning electrodes (that is, scanning electrodes from the second to the (N-1) th scanning) 11. What is necessary is just to be equal to an effect.

正常な濃度を示す表示画素を構成する正規の走査電極11に印加される走査信号Sn(n=2〜N−1)と、これに隣接した2つの走査電極11に印加される走査信号Sn-1とSn+1を比較すると、走査信号Snが選択状態にある時は、Sn-1およびSn+1は必ず0であることが判る。これはいわゆる時分割駆動の特徴である。 A scanning signal S n (n = 2 to N−1) applied to the normal scanning electrode 11 constituting the display pixel exhibiting normal density, and a scanning signal S applied to the two scanning electrodes 11 adjacent thereto. comparing n-1 and S n + 1, when a scan signal S n is in the selected state, it can be seen that S n-1 and S n + 1 is always zero. This is a feature of so-called time-division driving.

すなわち、選択状態時の走査電極11は、非選択状態にある隣接した2つの走査電極11との間で液晶層の容量を介して容量結合を2箇所で生じているのである。   In other words, the scanning electrode 11 in the selected state has two capacitive couplings between the two adjacent scanning electrodes 11 in the non-selected state via the capacitance of the liquid crystal layer.

よって、第1ダミー走査電極11aに印加すべき走査信号S0は、1本目の正規の走査電極11に走査信号S1が印加されて選択状態になった時に最低限0Vの電圧を有すればよい。図3では、走査信号S0が満たすべき電圧を太線で示し、他の部分を細線で示している。また、第2ダミー走査電極11bに印加すべき走査信号S8+1に関しても同様であり、図3では、0Vの電圧であるべき部分を太線で示し、他の部分を細線で示している。尚、図3では、0Vを中心とした振幅VSを有する走査信号を用いて説明したが、上記の説明から明らかなように、振幅の中心電圧が0Vでない場合でも同じように説明できる。すなわち、第1ダミー走査電極11aに印加すべき走査信号S0は、1本目の正規の走査電極11に走査信号S1が印加されて選択状態になった時に非選択状態時の電圧を最低限有すればよい。また、第2ダミー走査電極11bに印加すべき走査信号S8+1は、8本目の正規の走査電極11に走査信号S8が印加されて選択状態になった時に非選択状態時の電圧を最低限有すればよい。 Therefore, if the scanning signal S 0 to be applied to the first dummy scanning electrode 11a has a voltage of at least 0 V when the scanning signal S 1 is applied to the first regular scanning electrode 11 and is in a selected state. Good. In FIG. 3, the voltage to be satisfied by the scanning signal S 0 is indicated by a thick line, and the other portions are indicated by thin lines. The same applies to the scanning signal S 8 + 1 to be applied to the second dummy scanning electrode 11b. In FIG. 3, the portion that should be a voltage of 0 V is indicated by a bold line, and the other portion is indicated by a thin line. In FIG. 3, the scanning signal having the amplitude V S centered on 0V has been described. However, as apparent from the above description, the same description can be made even when the center voltage of the amplitude is not 0V. That is, the scanning signal S 0 to be applied to the first dummy scanning electrode 11a has a minimum voltage in the non-selected state when the scanning signal S 1 is applied to the first regular scanning electrode 11 to be in the selected state. Just have it. Further, the scanning signal S 8 + 1 to be applied to the second dummy scanning electrode 11b is the voltage in the non-selected state when the scanning signal S 8 is applied to the eighth regular scanning electrode 11 to enter the selected state. It is enough to have at least.

以上のように第1ダミー走査電極11aに印加すべき走査信号S0及び第2ダミー走査電極11bに印加すべき走査信号S8+1が満たすべき条件が判った。 More first dummy scan electrodes 11a scanning signal to be applied to the scan signal S 0 and the second dummy scanning electrodes 11b to be applied to S 8 + 1 condition to be satisfied is found as.

ここで、走査信号S0が部分的に非選択状態(図3では0V)の電圧を有する必要があることと、他の走査信号Snに非選択状態時(図3では0V)の電圧を含む部分が存在することとの両方に着目する。すると、S2〜S8までのいずれの走査信号SnもS0として利用できることが判る。なぜならば、S2〜S8の走査信号はいずれも走査信号S1が選択状態にある時に非選択状態(0V)であるからである。これらのことより、第1ダミー走査電極11aは、2本目から8本目までのいずれか1つの正規の走査電極に接続させることができる。また、第2ダミー走査電極11bに関しても同様の理由から、1本目から7本目までのいずれか1つの正規の走査電極に接続させることができる。 Here, the fact that the scanning signal S 0 is partially should have a voltage of non-selected state (in FIG. 3 0V), during the non-selection state to another scan signal S n a voltage (in FIG. 3 0V) Pay attention to both the existence of the inclusion part. Then, it is found can be used as one of the scanning signal S n is also S 0 to S 2 to S 8. This is because the scanning signals S 2 to S 8 are all in the non-selected state (0 V) when the scanning signal S 1 is in the selected state. Accordingly, the first dummy scanning electrode 11a can be connected to any one of the second to eighth regular scanning electrodes. Further, the second dummy scanning electrode 11b can be connected to any one of the first to seventh regular scanning electrodes for the same reason.

ここで、第1ダミー走査電極11aの接続先となる正規の走査電極11と、第2ダミー走査電極11bの接続先となる正規の走査電極11とは上記条件を満たす限り自由に選ぶことができる。極端な例では第1ダミー走査電極11aの接続先となる正規の走査電極11と、第2ダミー走査電極11bの接続先となる正規の走査電極11を一致させることもできる。しかし、実施にあたっては断線等の不具合に配慮して接続距離が短くなるようにすることが好ましい。例えば、第1ダミー走査電極11aは正規の走査電極11群の前半(2本目から4本目まで)の1つに、第2ダミー走査電極11bは正規の走査電極11群の後半(5本目から7本目まで)の1つに接続させるとよい。   Here, the regular scan electrode 11 to be connected to the first dummy scan electrode 11a and the regular scan electrode 11 to be connected to the second dummy scan electrode 11b can be freely selected as long as the above conditions are satisfied. . In an extreme example, the regular scan electrode 11 to which the first dummy scan electrode 11a is connected can be matched with the regular scan electrode 11 to which the second dummy scan electrode 11b is connected. However, in implementation, it is preferable to shorten the connection distance in consideration of problems such as disconnection. For example, the first dummy scan electrode 11a is one of the first half (second to fourth) of the regular scan electrode 11 group, and the second dummy scan electrode 11b is the second half (fifth to seventh) of the regular scan electrode 11 group. It is good to connect it to one of them.

図3では、N=8の場合で説明したが、任意の本数の正規の走査電極11を有する液晶セル100全てに関して上記の接続条件を適用することができる。すなわち、第1ダミー走査電極11aを1本目以外の正規の走査電極11のいずれか1つに接続させ、また、第2ダミー走査電極11bをN本目以外の正規の走査電極11のいずれか1つに接続させるようにすればよい。   In FIG. 3, the case of N = 8 has been described, but the above connection condition can be applied to all the liquid crystal cells 100 having an arbitrary number of regular scanning electrodes 11. That is, the first dummy scan electrode 11a is connected to any one of the regular scan electrodes 11 other than the first one, and the second dummy scan electrode 11b is any one of the regular scan electrodes 11 other than the Nth regular scan electrode 11. It is sufficient to make it connect to.

従って、本実施形態によれば、対向側基板10に第1及び第2ダミー走査電極11a,11bのための新たな対向側端子電極を設ける必要がなく、第1及び第2ダミー走査電極11a,11bにそれぞれ印加される走査信号を用意することができる。この結果として、1本目からN本目までの正規の走査電極11が構成する表示画素のいずれも均一な表示濃度を示す表示装置を得ることができる。   Therefore, according to the present embodiment, it is not necessary to provide new opposing terminal electrodes for the first and second dummy scanning electrodes 11a and 11b on the opposing substrate 10, and the first and second dummy scanning electrodes 11a, 11b, Scan signals applied respectively to 11b can be prepared. As a result, it is possible to obtain a display device in which all the display pixels formed by the normal scanning electrodes 11 from the first to the Nth display have a uniform display density.

また、対向側基板10に設けられる駆動ICチップが複数必要であっても、1種類のICチップを用いるだけでよいので、部品の共通化によるコスト削減や組み立て時の部品間違い等が無く作業効率が良好なものとなる。   Further, even if a plurality of driving IC chips provided on the opposite substrate 10 are necessary, it is only necessary to use one type of IC chip. Will be good.

また、第1ダミー走査電極11aは液晶層を介して第1ダミー画素電極5aを、及び第2ダミー走査電極11bは液晶層を介して第2ダミー画素電極5bをそれぞれ有しているので、表示装置を駆動する際になんらかの表示を行ってしまい、この表示は美観上不快であるが、本実施形態ではそれらが遮光膜17で覆われており、表示装置の使用者が直接視認できないようになっている。遮光膜17は、対向側基板10内側でなく、素子側基板1側に設けたり、あるいは表示装置の外側表面に設けてもよい。このような遮光膜17は、従来の表示装置、特にカラー表示をおこなう表示装置で設けられていることが多く、当業者にとって遮光膜17を設けることの不都合は実質的に無い。   The first dummy scanning electrode 11a has the first dummy pixel electrode 5a through the liquid crystal layer, and the second dummy scanning electrode 11b has the second dummy pixel electrode 5b through the liquid crystal layer. When the device is driven, some kind of display is performed, and this display is unpleasant in appearance. However, in this embodiment, they are covered with the light shielding film 17 so that the user of the display device cannot directly see. ing. The light shielding film 17 may be provided not on the counter substrate 10 but on the element substrate 1 side, or on the outer surface of the display device. Such a light-shielding film 17 is often provided in a conventional display device, particularly a display device that performs color display, and those skilled in the art have substantially no inconvenience of providing the light-shielding film 17.

また、隣接したものとの離間距離の短い第1及び第2ダミー画素電極5a,5bが設けられているので、知見(4)によれば、その存在が容量結合を生ぜしめるために非常に有効となる。   In addition, since the first and second dummy pixel electrodes 5a and 5b having a short distance from adjacent ones are provided, according to the knowledge (4), the existence thereof is very effective for causing capacitive coupling. It becomes.

また、第1及び第2ダミー画素電極5aと正規の画素電極5との離間距離cは、正規の画素電極5同士の離間距離aと同一としているので、第1及び第2ダミー画素電極5aと正規の画素電極5との間に生じる結合容量が、正規の画素電極5同士の電極の間に生じる容量結合と等しくなり、さらに、第1及び第2ダミー画素電極5aに対応した液晶層の容量も正規の画素電極5に対応した液晶層の容量と同一となるので、1つの表示画素の等価回路が有する定数を正規の画素電極5と第1及び第2ダミー画素電極5aとで等しくなり、表示画素の周囲に等しく容量結合を理想的に生じさせることができる。   Further, since the separation distance c between the first and second dummy pixel electrodes 5a and the regular pixel electrode 5 is the same as the separation distance a between the regular pixel electrodes 5, the first and second dummy pixel electrodes 5a The coupling capacitance generated between the regular pixel electrodes 5 is equal to the capacitive coupling generated between the regular pixel electrodes 5, and the capacitance of the liquid crystal layer corresponding to the first and second dummy pixel electrodes 5a. Since the capacitance of the liquid crystal layer corresponding to the regular pixel electrode 5 is the same, the constant of the equivalent circuit of one display pixel is equal between the regular pixel electrode 5 and the first and second dummy pixel electrodes 5a. Capacitive coupling can ideally occur equally around the display pixel.

ここで、ダミーの画素電極5aは容量結合形成に係るものであり、平面形状の外寸法が正規の画素電極5と同一であればよく、その材料は必ずしも正規の画素電極5と同一である必要はない。例えば、図4に示すように、第1ダミー画素電極5aを正規の画素電極5の材料と同一材料(例えばIT0)で形成し、遮光のためにさらにほぼ同一寸法で上部電極材料(例えばTi)を利用して遮光部3aを設けてもよい。この遮光部3aは、第1ダミー画素電極5aの部分の表示が使用者から見えないように覆い隠す目的で形成するものである。   Here, the dummy pixel electrode 5a relates to capacitive coupling formation, and the outer dimension of the planar shape may be the same as that of the regular pixel electrode 5, and the material thereof is not necessarily the same as that of the regular pixel electrode 5. There is no. For example, as shown in FIG. 4, the first dummy pixel electrode 5a is formed of the same material (for example, IT0) as the material of the regular pixel electrode 5, and is further made of an upper electrode material (for example, Ti) with substantially the same size for light shielding. The light shielding portion 3a may be provided using the above. The light shielding portion 3a is formed for the purpose of covering the display of the first dummy pixel electrode 5a so as not to be visible to the user.

また、第1及び第2ダミー画素電極5a,5bに記号を設けてもよい。第1及び第2ダミー画素電極5a,5bと正規の画素電極5の区別は難しいので、素子側基板1の製造工程中の検査時に不良の第1及び第2ダミー画素電極5a,5bを誤って正規の画素電極5が不良であると判断し、この液晶セル100が不良であると誤判断される恐れもある。そこで、第1及び第2ダミー画素電極5a,5bの領域中に例えば”D”等と明瞭に第1及び第2ダミー画素電極5a,5bであることを示す記号を電極をごく一部を切り欠いた形状で設けたり、他の材料でパターニングすることにより、かかる誤判断が回避される。   Further, symbols may be provided on the first and second dummy pixel electrodes 5a and 5b. Since it is difficult to distinguish between the first and second dummy pixel electrodes 5a and 5b and the regular pixel electrode 5, the first and second dummy pixel electrodes 5a and 5b which are defective at the time of inspection during the manufacturing process of the element side substrate 1 are mistakenly detected. There is a possibility that the regular pixel electrode 5 is determined to be defective and the liquid crystal cell 100 is erroneously determined to be defective. Therefore, in the region of the first and second dummy pixel electrodes 5a and 5b, for example, “D” is clearly shown, and a symbol indicating that the first and second dummy pixel electrodes 5a and 5b are clearly cut is partially cut off. Such misjudgment can be avoided by providing the missing shape or patterning with another material.

また、容量結合は電極の端近傍で生じる成分が主であるので、ダミー画素電極の中央に一部欠損があったり、凹凸があったりしても機能上の問題は無く、第1及び第2ダミー画素電極5aをかかる構成のものとしてもよい。   In addition, since capacitive coupling is mainly a component that occurs near the end of the electrode, there is no functional problem even if there is a partial defect or irregularity in the center of the dummy pixel electrode. The dummy pixel electrode 5a may have such a configuration.

(第2の実施の形態)
図5は、第2実施形態に係る液晶表示装置の液晶セル100の平面図である。図5では、対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。図6は、走査電極11に印加される駆動波形を示したものである。
(Second Embodiment)
FIG. 5 is a plan view of the liquid crystal cell 100 of the liquid crystal display device according to the second embodiment. FIG. 5 shows a state in which the opposing substrate 10 is disposed in front of the paper surface and the element side substrate 1 is disposed at the back of the paper surface. FIG. 6 shows a drive waveform applied to the scan electrode 11.

この液晶セル100は、第1実施形態で示した構造とほぼ同一であり、同じ形状で同一符号の部品の説明は省略する。   The liquid crystal cell 100 is substantially the same as the structure shown in the first embodiment, and description of components having the same shape and the same reference numerals is omitted.

本実施形態に係る液晶セル100の構造の特徴は、第1ダミー走査電極11aが3本目の正規の走査電極に接続され、また第2ダミー走査電極11bがN−2本目の正規の走査電極に接続されていることである。つまり第1及び第2ダミー走査電極11a,11bの接続先が第1実施形態とは異なる。   A feature of the structure of the liquid crystal cell 100 according to the present embodiment is that the first dummy scan electrode 11a is connected to the third regular scan electrode, and the second dummy scan electrode 11b is N-2th regular scan electrode. Is connected. That is, the connection destination of the first and second dummy scanning electrodes 11a and 11b is different from that of the first embodiment.

本実施形態の液晶表示装置は、図6に示すように、その走査信号Snが非選択期間に+VH(−VH)の電圧を保持しており、フレーム反転及びライン反転を行っている。このような場合、第1及び第2ダミー走査電極11a,11bに印加すべき電圧条件が第1実施形態とは異なることに注意しなければならない。 The liquid crystal display device of the present embodiment, as shown in FIG. 6, holds the voltage of the scanning signal S n is the non-selection period + V H (-V H), and performs frame inversion and line inversion . In such a case, it should be noted that the voltage conditions to be applied to the first and second dummy scanning electrodes 11a and 11b are different from those in the first embodiment.

第1及び第2ダミー走査電極11a,11bの接続先が第1実施形態と異なる理由を、それらに印加すべき電圧条件と関連させて以下に説明する。   The reason why the connection destination of the first and second dummy scanning electrodes 11a and 11b is different from that of the first embodiment will be described below in relation to the voltage condition to be applied to them.

図6は、正規の走査電極11の各々に印加する走査信号Sn(n=1〜8、本図は正規の走査電極の数N=8の場合である)を示している。 6, scanning signals S n applied to each of the normal scan electrodes 11 (n = 1 to 8, this figure is a is the case of the number N = 8 of the normal scan electrodes hereinafter).

本図は従来から行われている典型的なフレーム反転及びライン反転を有する走査信号Snを示している。すなわち着目したある走査信号Snは、1フレームにVSの大きさの電圧が印加される選択期間と、VH又は−VHの電圧が保持される非選択期間とを有し、電圧の極性がフレーム毎に切り替えられており、また、ある走査信号Snと隣接した走査信号Sn-1あるいはSn+1とは、選択期間のタイミングが1選択期間づつずらされていると共に、電圧の極性が互いに逆になるようにされている。 The figure shows a scan signal S n with a typical frame inversion and line inversion is conventional. I.e. the scan signal S n which focuses has a selection period in which the voltage of the magnitude of V S to one frame is applied, and a non-selection period the voltage V H or -V H is maintained, the voltage of the polarity has been switched every frame, also the scanning signal S n-1 or S n + 1 adjacent to the scan signal S n which is, together with the timing of the selection period are shifted one by one selection period, the voltage The polarities of the two are reversed.

さて、発明者が実験から得た知見(2)および(3)によれば、1本目(N本目)の正規の走査電極11が構成する表示画素に表示濃度の異常が生じないようにするためには、隣接した走査電極11との間の作用を、他の正規の走査電極(すなわち、2本目からN−1本目までの走査電極)11が構成する表示画素の場合に生じる作用と等しくすればよい。   Now, according to the findings (2) and (3) obtained by the inventors from the experiments, in order to prevent display density abnormality from occurring in the display pixels formed by the first (Nth) normal scanning electrode 11. In this case, the operation between the adjacent scan electrodes 11 is made equal to the operation that occurs in the case of a display pixel constituted by other regular scan electrodes (that is, the second to (N-1) th scan electrodes) 11. That's fine.

正常な濃度を示す表示画素を構成する正規の走査電極11に印加される走査信号Sn(n=2〜N−1)と、これに隣接した2つの走査電極11,11に印加される走査信号Sn-1とSn+1を比較すると、走査信号Snが選択状態にある時は、Sn-1およびSn+1に印加されている電圧の組み合わせは、+VHと−VHとの組み合わせ、又は−VHと+VHとの組み合わせになる。 The scanning signal S n (n = 2~N-1 ) applied to the normal scan electrodes 11 constituting the display pixels exhibiting the normal concentration, it is applied to the two scan electrodes 11, 11 adjacent thereto scan comparing the signals S n-1 and S n + 1, when a scan signal S n is in the selected state, the combination of the voltage applied to the S n-1 and S n + 1, the + V H and -V combination of H, or be a combination of -V H and + V H.

すなわち、選択状態にある走査電極11は、非選択状態にある隣接した2つの走査電極11,11との間で液晶層の容量を介して容量結合が2箇所で生じていることは第1実施形態と同じであるが、その2つの容量結合は同じではない。   In other words, the scan electrode 11 in the selected state has two capacitive couplings between the two adjacent scan electrodes 11 and 11 in the non-selected state via the capacitance of the liquid crystal layer in the first embodiment. Although the form is the same, the two capacitive couplings are not the same.

よって、第1ダミー走査電極11aに印加すべき走査信号S0は、1本目の正規の走査電極11に印加される走査信号S1が選択状態になった時に、2本目の正規の走査電極11に印加されている電圧によって切り替える必要がある。具体的には、走査信号S0は、2本目の正規の走査電極に印加されている電圧が+VHの時には−VHを、2本目の正規の走査電極に印加されている電圧が−VHの時には+VHを有する必要がある。図6では、走査信号S0が満たすべき電圧を太線で示し、他の部分を細線で示している。また、第2ダミー走査電極11bに印加すべき走査信号S8+1に関しても同様であり、図6に満たすべき電圧の部分を太線で示し、他の部分を細線で示している。尚、図6では0Vを中心とした振幅VSを有する走査信号を用いて説明したが、上記の説明から明らかなように、振幅の中心電圧が0Vでない場合でも同じように説明できる。すなわち、第1ダミー走査電極11aに印加すべき走査信号S0は、1本目の正規の走査電極11に印加される走査信号S1が選択状態になった時に、2本目の正規の走査電極11に印加される走査信号S2が有する電圧とは反対の+VHか−VHのどちらかを有する必要がある。また、第2ダミー走査電極11bに印加すべき走査信号S8+1は、8本目の正規の走査電極に印加される走査信号S8が選択状態になった時に、7本目の正規の走査電極に印加される走査信号S7が有する電圧とは反対の+VHか−VHのどちらかを有する必要がある。以上のように、第1ダミー走査電極11aに印加すべき走査信号S0と第2ダミー走査電極11bに印加すべき走査信号S8+1が満たすべき条件が判った。 Therefore, the scanning signal S 0 to be applied to the first dummy scanning electrode 11a is the second regular scanning electrode 11 when the scanning signal S 1 applied to the first regular scanning electrode 11 is selected. It is necessary to switch according to the voltage applied to. Specifically, the scan signal S 0 is −V H when the voltage applied to the second regular scan electrode is + V H , and the voltage applied to the second regular scan electrode is −V. When H , it is necessary to have + V H. In FIG. 6, the voltage to be satisfied by the scanning signal S 0 is indicated by a thick line, and the other part is indicated by a thin line. The same applies to the scanning signal S 8 + 1 to be applied to the second dummy scanning electrode 11b. The portion of the voltage to be satisfied in FIG. 6 is indicated by a bold line, and the other portion is indicated by a thin line. Although described with reference to the scanning signal having an amplitude V S around the 0V 6, as is clear from the above description, it can be described as the same even when the center voltage of the amplitude is not 0V. That is, the scanning signal S 0 to be applied to the first dummy scanning electrode 11a is the second regular scanning electrode 11 when the scanning signal S 1 applied to the first regular scanning electrode 11 is selected. Needs to have either + V H or −V H opposite to the voltage of the scanning signal S 2 applied to. The scan signal S 8 + 1 to be applied to the second dummy scan electrode 11b is the seventh regular scan electrode when the scan signal S 8 applied to the eighth regular scan electrode is in the selected state. Needs to have either + V H or −V H opposite to the voltage of the scanning signal S 7 applied to. As described above, the conditions to be satisfied by the scanning signal S 0 to be applied to the first dummy scanning electrode 11a and the scanning signal S 8 + 1 to be applied to the second dummy scanning electrode 11b have been found.

ここで、走査信号S0が部分的に非選択(図6では+VHか−VH)の電圧を有する必要があることと、他の走査信号Snに非選択(図6では+VHか−VH)の電圧を含む部分が存在することの両方に着目する。すると、S3、S5,S7のいずれの走査信号SnもS0として利用できることが判る。なぜならば、S3、S5、S7の走査信号はいずれも走査信号S1が選択状態にある時に、走査信号S2とは反対の+VHか−VHの電圧を有するからである。よって、第1ダミー走査電極11aは、3本目、5本目、7本目のいずれか1つの正規の走査電極に接続させることができる。また、第2ダミー走査電極11bに関しても同様の理由から、2本目、4本目、6本目のいずれか1つの正規の走査電極に接続させることができる。 Here, it is necessary that the scanning signal S 0 partially has a voltage that is not selected (+ V H or −V H in FIG. 6), and that another scanning signal Sn is not selected (in FIG. 6, whether it is + V H or not). Note both that there is a portion containing the voltage of -V H ). Then, S 3, S 5, one of the scanning signal S n of S 7 also shows that can be used as S 0. This is because the scanning signals S 3 , S 5 , and S 7 all have a voltage of + V H or −V H opposite to the scanning signal S 2 when the scanning signal S 1 is in the selected state. Therefore, the first dummy scanning electrode 11a can be connected to any one of the third, fifth, and seventh regular scanning electrodes. The second dummy scan electrode 11b can be connected to any one of the second, fourth, and sixth regular scan electrodes for the same reason.

ここで、第1ダミー走査電極11aの接続先となる正規の走査電極11と、第2ダミー走査電極11bの接続先となる正規の走査電極11とは上記条件を満たす限り自由に選べる。例えば断線等の不具合に配慮して選択すればよい。   Here, the regular scanning electrode 11 to which the first dummy scanning electrode 11a is connected and the regular scanning electrode 11 to which the second dummy scanning electrode 11b is connected can be freely selected as long as the above conditions are satisfied. For example, it may be selected in consideration of problems such as disconnection.

図6では、N=8の場合で説明したが、任意の本数の正規の走査電極11を有する液晶セル100全てに関して上記の接続条件を適用することができる。すなわち、第1ダミー走査電極11aを1本目以外の奇数番目の正規の走査電極11のいずれか1つに接続させると共に、第2ダミー走査電極11bをN本目以外の偶数番目の正規の走査電極11のいずれか1つに接続させればよい。   In FIG. 6, the case of N = 8 has been described, but the above connection condition can be applied to all the liquid crystal cells 100 having an arbitrary number of regular scanning electrodes 11. That is, the first dummy scan electrode 11a is connected to any one of the odd-numbered regular scan electrodes 11 other than the first, and the second dummy scan electrode 11b is connected to the even-numbered regular scan electrode 11 other than the Nth. What is necessary is just to connect to any one of these.

尚、本実施形態では、1ライン毎に極性が切り替わる走査信号Snでの場合を示したが、Nライン毎に極性が反転する場合でも適用できる。さらに広く適用させるためには以下に留意すれば良い。即ち、着目した正規の走査電極11に印加されている走査信号Snが選択状態にある時に、隣の走査電極11に印加されている走査信号Sn-1およびSn+1が示している電圧の組み合わせがどの正規の走査電極11においても等しくなるように、第1ダミー走査電極11aの接続先となる正規の走査電極11と、第2ダミー走査電極11bの接続先となる正規の走査電極11を選択すればよいのである。 In the present embodiment, the case of the scanning signal S n polarity is switched for each line, it can be applied even when the polarity is inverted every N lines. The following should be taken into consideration for more wide application. That is, when the scanning signal S n which is applied to the scanning electrodes 11 of the focused normal is in the selected state, the scanning signal S n-1 and S n + 1 are applied next to the scan electrodes 11 are shown The regular scan electrode 11 that is the connection destination of the first dummy scan electrode 11a and the regular scan electrode that is the connection destination of the second dummy scan electrode 11b so that the combination of voltages is the same for any regular scan electrode 11. 11 may be selected.

また、本実施形態における第1及び第2ダミー走査電極11a,11bと正規の走査電極11との接続形態は、非選択期間に+VH又は−VHの電圧が保持されない、すなわち、第1実施形態における駆動波形でも適用できることは言うまでもない。何故ならば、第1実施形態の駆動波形は本実施形態において+VH=−VH(=0)の場合に相当するからである。 In addition, the connection form between the first and second dummy scan electrodes 11a and 11b and the regular scan electrode 11 in the present embodiment does not hold the voltage of + V H or −V H during the non-selection period. Needless to say, the drive waveform in the embodiment can also be applied. This is because the driving waveform of the first embodiment corresponds to the case of + V H = −V H (= 0) in the present embodiment.

その他の作用効果は第1実施形態と同一である。   Other functions and effects are the same as those of the first embodiment.

(第3の実施の形態)
図7は、第1実施形態に係る液晶表示装置の液晶セル100の変形例の平面図である。図7では、対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。
(Third embodiment)
FIG. 7 is a plan view of a modification of the liquid crystal cell 100 of the liquid crystal display device according to the first embodiment. FIG. 7 shows a state in which the opposing substrate 10 is disposed in front of the paper surface and the element side substrate 1 is disposed at the back of the paper surface.

先に示した第1及び第2実施形態では、正規の走査電極11に印加される駆動波形によって第1ダミー走査電極11aの接続先及び第2ダミー走査電極11bの接続先を適切に選択している。   In the first and second embodiments described above, the connection destination of the first dummy scan electrode 11a and the connection destination of the second dummy scan electrode 11b are appropriately selected according to the drive waveform applied to the regular scan electrode 11. Yes.

これらの接続形態は基本的な走査電極11のパターンを僅かに手直しして出来るものであるが、より柔軟性のある接続形態の提示も求められる。例えば、図7に示すように長距離にわたる第1及び第2ダミー走査電極11a,11bと正規の走査電極11との接続が必要になった場合、断線や配線抵抗の増大による電圧降下の問題が生じ第1及び第2ダミー走査電極11a,11bが期待する動作をしないことが予想される。   These connection forms can be obtained by slightly refining the basic pattern of the scanning electrode 11, but it is also required to present a more flexible connection form. For example, as shown in FIG. 7, when it is necessary to connect the first and second dummy scanning electrodes 11a and 11b and the regular scanning electrode 11 over a long distance, there is a problem of voltage drop due to disconnection or increased wiring resistance. It is expected that the first and second dummy scan electrodes 11a and 11b will not perform the expected operation.

図7に示す液晶セル100は、端子の数(電極の数)が異なる点と遮光膜が形成されていない点が第1実施形態と異なるが、基本構成は第1実施形態の液晶セル100と同一構成である。また、第1ダミー走査電極11aはN本目(N=8)の正規の走査電極11に接続され、第2ダミー走査電極11bは第1ダミー走査電極11aの外側を回って1本目の正規の走査電極11に接続されている点が異なる。これは、第1実施形態で示される接続形態のうち考えられる最も長距離の接続の事例である。   The liquid crystal cell 100 shown in FIG. 7 differs from the first embodiment in that the number of terminals (number of electrodes) is different from that of the first embodiment, but the basic configuration is the same as that of the liquid crystal cell 100 of the first embodiment. It is the same configuration. The first dummy scan electrode 11a is connected to the Nth (N = 8) regular scan electrode 11, and the second dummy scan electrode 11b goes around the outside of the first dummy scan electrode 11a and the first regular scan. The difference is that it is connected to the electrode 11. This is an example of the longest possible connection among the connection modes shown in the first embodiment.

このような接続は、例えば、走査電極11を構成する導電性薄膜がAl等の充分比抵抗が小さい材料であれば問題は無い。しかしながら、走査電極11の材料が必ずしもAlであるとは限らず、抵抗の低い接続を実現するためには対向側基板10の製造工程を増やし、新たに低抵抗薄膜の成膜、フォトレジストの塗布、露光、現像、エッチング及びレジストの剥離といったことが必要となり、製造上甚だ不都合である。   Such connection is not a problem if, for example, the conductive thin film constituting the scan electrode 11 is a material having a sufficiently small specific resistance such as Al. However, the material of the scan electrode 11 is not necessarily Al, and in order to realize a connection with low resistance, the manufacturing process of the counter substrate 10 is increased, and a low resistance thin film is newly formed and a photoresist is applied. , Exposure, development, etching and resist stripping are necessary, which is a serious disadvantage in manufacturing.

そこで、第1及び第2ダミー走査電極11a,11bと正規の走査電極11,11との接続が寸法精度を必要としない点に発明者は着目した。   Therefore, the inventor paid attention to the point that the connection between the first and second dummy scanning electrodes 11a and 11b and the regular scanning electrodes 11 and 11 does not require dimensional accuracy.

すなわち、接続を構成する配線を対向側基板10上に存在する導電材料ではなく、素子側基板1上に存在する導電材料で構成するということに想到した。   That is, it has been conceived that the wiring constituting the connection is made of the conductive material existing on the element side substrate 1 instead of the conductive material existing on the counter side substrate 10.

図8は、このような新規の接続が施された実施形態3に係る液晶表示装置の液晶セル100を示す平面図である。図8では、液晶セル100の対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。   FIG. 8 is a plan view showing the liquid crystal cell 100 of the liquid crystal display device according to Embodiment 3 in which such a new connection has been made. FIG. 8 shows a state in which the opposite substrate 10 of the liquid crystal cell 100 is disposed in front of the sheet and the element substrate 1 is disposed in the depth of the sheet.

この液晶セル100は、相互に対向するように設けられた素子側基板1及び対向側基板10と、それらの両基板に狭持されるように設けられた液晶層(誘電性材料層)とからなる。   The liquid crystal cell 100 includes an element side substrate 1 and an opposite side substrate 10 provided so as to face each other, and a liquid crystal layer (dielectric material layer) provided so as to be sandwiched between both the substrates. Become.

素子側基板1の液晶層側には、所定の間隔でマトリクス状に画素電極5が配設されている。各画素電極5は薄膜ダイオード(図示せず)を介して信号配線2に接続され、また、信号配線2は素子側端子電極6に引き出されている。   Pixel electrodes 5 are arranged in a matrix at predetermined intervals on the liquid crystal layer side of the element side substrate 1. Each pixel electrode 5 is connected to the signal wiring 2 through a thin film diode (not shown), and the signal wiring 2 is drawn out to the element side terminal electrode 6.

対向側基板10の液晶層側には、所定寸法の正規の走査電極11が間隔をおいてN本設けられており、各走査電極11は対向側端子電極12に接続されている。   N regular scanning electrodes 11 having a predetermined size are provided at an interval on the liquid crystal layer side of the opposing substrate 10, and each scanning electrode 11 is connected to the opposing terminal electrode 12.

このような素子側基板1と対向側基板10とは、それぞれ配向処理が行われた後、シール材9を介してスペーサ(図示せず)を利用して所定の間隔を維持すると共に、信号配線2の延びる方向と走査電極11の延びる方向とが直交し且つ画素電極5と走査電極11とが向かい合うように貼り合わされており、走査電極11が延びる方向に並んだ複数の画素電極5が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極5と走査電極11とそれらの間の液晶層とにより1つの表示画素が規定される。   The element-side substrate 1 and the counter-side substrate 10 are each subjected to an alignment process, and then maintain a predetermined interval by using a spacer (not shown) through the sealing material 9 and also perform signal wiring. 2 and the direction in which the scanning electrode 11 extends are perpendicular to each other and the pixel electrode 5 and the scanning electrode 11 are bonded to each other, and a plurality of pixel electrodes 5 arranged in the direction in which the scanning electrode 11 extends are an electrode group. Is configured. A liquid crystal material is sealed in the gap between the two substrates, which constitutes a liquid crystal layer, and in the liquid crystal layer, liquid crystal molecules are in a predetermined alignment state. One display pixel is defined by the pixel electrode 5, the scanning electrode 11, and the liquid crystal layer therebetween.

また、対向側基板10の液晶層側には、1本目の走査電極11の外側の0本目対応位置に第1ダミー走査電極11a、及びN本目の走査電極11の外側のN+1本目対応位置に第2ダミー走査電極11bがそれぞれ設けられている。   Further, on the opposite substrate 10 on the liquid crystal layer side, the first dummy scanning electrode 11 a is positioned outside the first scanning electrode 11 and the N + 1th corresponding position outside the Nth scanning electrode 11. Two dummy scanning electrodes 11b are provided.

さらに、素子側基板1の液晶層側には、液晶層を介して第1ダミー走査電極11aに対向し且つそれに沿って並んだ第1ダミー画素電極5aの電極群が設けられている。また、各第1ダミー画素電極5aは薄膜ダイオード(図示せず)を介して信号配線2に接続されている。同様に、素子側基板1の液晶層側には、液晶層を介して第2ダミー走査電極11bに対向し且つそれに沿って並んだ第2ダミー画素電極5bの電極群が設けられている。また、各第2ダミー画素電極5bもまた薄膜ダイオード(図示せず)を介して信号配線2に接続されている。これらの第1及び第2ダミー画素電極5a,5bは正規の画素電極5と同一の構成と寸法を有する。   Further, on the liquid crystal layer side of the element side substrate 1, an electrode group of the first dummy pixel electrodes 5 a arranged opposite to the first dummy scanning electrode 11 a through the liquid crystal layer and arranged along the same is provided. Each first dummy pixel electrode 5a is connected to the signal wiring 2 through a thin film diode (not shown). Similarly, on the liquid crystal layer side of the element side substrate 1, an electrode group of second dummy pixel electrodes 5 b is provided so as to face the second dummy scanning electrode 11 b through the liquid crystal layer and are arranged along the same. Each second dummy pixel electrode 5b is also connected to the signal wiring 2 through a thin film diode (not shown). These first and second dummy pixel electrodes 5 a and 5 b have the same configuration and dimensions as the regular pixel electrode 5.

対向側基板10の液晶層側とは反対側には、偏光板などの光学フィルム15(図示せず)が貼り付けられている。   An optical film 15 (not shown) such as a polarizing plate is attached to the opposite side of the opposite substrate 10 from the liquid crystal layer side.

本実施形態に係る液晶セル100においては、第1ダミー走査電極11aはN本目の正規の走査電極11に接続されているが、この接続は以下の(A1)から(A7)までの要素を介して実現されている。
(A1)第1ダミー走査電極11a
(A2)第1ダミー走査電極11aから延びてシール材9の外側隅部に引き出された取り出し電極20a
(A3)対向側基板10の取り出し電極20aに接触するように設けられた導電材19a
(A4)一端が導電材19aに接触し走査電極の延びる方向と直交した方向に延びるように素子側基板1に設けられた電極18a
(A5)素子側基板1の電極18aの他端に接触するように設けられた導電材19b
(A6)N本目の正規の走査電極11から導電材19bに接触するように延びてシール材9の外側隅部に引き出された取り出し電極20b
(A7)N本目の正規の走査電極11。
In the liquid crystal cell 100 according to the present embodiment, the first dummy scanning electrode 11a is connected to the Nth regular scanning electrode 11, and this connection is made through the following elements (A1) to (A7). Has been realized.
(A1) First dummy scanning electrode 11a
(A2) An extraction electrode 20a extending from the first dummy scanning electrode 11a and drawn to the outer corner of the sealing material 9
(A3) Conductive material 19a provided so as to be in contact with the extraction electrode 20a of the opposite substrate 10
(A4) An electrode 18a provided on the element-side substrate 1 so that one end is in contact with the conductive material 19a and extends in a direction orthogonal to the direction in which the scanning electrode extends.
(A5) Conductive material 19b provided in contact with the other end of the electrode 18a of the element side substrate 1
(A6) An extraction electrode 20b extending from the Nth regular scanning electrode 11 so as to be in contact with the conductive material 19b and drawn out to the outer corner of the sealing material 9
(A7) N-th regular scanning electrode 11.

また、第2ダミー走査電極11bは1本目の正規の走査電極11に接続されているが、この接続は以下の(B1)から(B7)までの要素を介して実現されている。
(B1)第2ダミー走査電極11b
(B2)第2ダミー走査電極11bから延びてシール材9の外側隅部に引き出された取り出し電極20c
(B3)対向側基板10の取り出し電極20cに接触するように設けられた導電材19c
(B4)一端が導電材19cに接触し走査電極の延びる方向と直交した方向に延びるように素子側基板1に設けられた電極18b
(B5)素子側基板1の電極18bの他端に接触するように設けられた導電材19d
(B6)1本目の正規の走査電極11から導電材19dに接触するように延びてシール材9の外側隅部に引き出された取り出し電極20d
(A7)1本目の正規の走査電極11。
The second dummy scan electrode 11b is connected to the first regular scan electrode 11, and this connection is realized through the following elements (B1) to (B7).
(B1) Second dummy scanning electrode 11b
(B2) A take-out electrode 20c extending from the second dummy scanning electrode 11b and drawn to the outer corner of the sealing material 9
(B3) Conductive material 19c provided in contact with the extraction electrode 20c of the opposite substrate 10
(B4) An electrode 18b provided on the element-side substrate 1 so that one end is in contact with the conductive material 19c and extends in a direction orthogonal to the direction in which the scanning electrode extends.
(B5) Conductive material 19d provided in contact with the other end of the electrode 18b of the element side substrate 1
(B6) An extraction electrode 20d extending from the first regular scanning electrode 11 so as to be in contact with the conductive material 19d and drawn out to the outer corner of the sealing material 9
(A7) First regular scanning electrode 11.

上記の導電材19a〜19dとは、例えば、カーボンペーストや表面に導電性材料をコーティングした粒子を使用することができる。   As said electrically conductive materials 19a-19d, the particle | grains which coated the conductive material on the carbon paste and the surface can be used, for example.

電極18a及び18bは、素子側基板1内側の画素電極5や薄膜ダイオード(図示せず)や信号配線2を構成する電極材料の少なくとも1つを利用して形成させることができる。この電極材料としては、例えばTa、Ti、Crを使用することができ、これらの単層膜や積層膜を使用することができる。   The electrodes 18 a and 18 b can be formed by using at least one of electrode materials constituting the pixel electrode 5 inside the element side substrate 1, a thin film diode (not shown) and the signal wiring 2. As this electrode material, for example, Ta, Ti, and Cr can be used, and these single layer films and laminated films can be used.

従って、本実施形態によれば、第1ダミー走査電極11aと正規の走査電極11との接続を低抵抗にできると共に、第2ダミー走査電極11bと正規の走査電極11との接続をも低抵抗にすることができる。何故ならば、第1及び第2ダミー走査電極11a,11bと正規の走査電極11,11との接続を構成する経路の大部分が素子側基板1上の電極18a,18bで構成されているからである。   Therefore, according to the present embodiment, the connection between the first dummy scan electrode 11a and the regular scan electrode 11 can be made low resistance, and the connection between the second dummy scan electrode 11b and the regular scan electrode 11 can also be made low resistance. Can be. This is because most of the paths constituting the connection between the first and second dummy scanning electrodes 11 a and 11 b and the regular scanning electrodes 11 and 11 are constituted by the electrodes 18 a and 18 b on the element side substrate 1. It is.

上記の対向側基板10の取り出し電極20a〜20dと素子側基板1上の電極18a,18bは、従来の製造方法に使用するフォトマスクの変更で形成可能である。尚、対向側基板10の取り出し電極20a〜20dと素子側基板1の電極18a,18bとの接続はシール材9の形状変更と導電材19a〜19dの塗布が必要であるが、実質的に導電材19a〜19dの塗布のみを製造工程に追加するだけであり、当業者にとって困難なものではない。   The take-out electrodes 20a to 20d of the counter substrate 10 and the electrodes 18a and 18b on the element substrate 1 can be formed by changing a photomask used in a conventional manufacturing method. The connection between the take-out electrodes 20a to 20d of the opposing substrate 10 and the electrodes 18a and 18b of the element side substrate 1 requires a change in the shape of the sealing material 9 and the application of the conductive materials 19a to 19d. Only the application of the materials 19a to 19d is added to the manufacturing process and is not difficult for those skilled in the art.

また、シール材9の形状変更をしない代わりに、シール材9中に導電性粒子を含有させ対向側基板10の取り出し電極20a〜20dと素子側基板1の電極18a,18bとの接続をシール材9を介してするようにしてもよい。   Further, instead of not changing the shape of the sealing material 9, conductive particles are contained in the sealing material 9, and the connection between the take-out electrodes 20 a to 20 d of the opposing substrate 10 and the electrodes 18 a and 18 b of the element-side substrate 1 is performed. 9 may be used.

以上、本実施形態では、第1及び第2ダミー走査電極11a,11bと正規の走査電極11,11との接続が長距離であっても低抵抗で実現できる方法を提示した。本実施形態の構成は、液晶セル100の外形が大きい場合や、第1及び第2ダミー走査電極11a,11bと正規の走査電極11の接続が高抵抗材料であったり接続幅が狭くなるような場合であっても不都合がないものとすることができる。すなわち、電極パターンの設計をより自由度が増したものとすることができるという効果をも奏する。   As described above, the present embodiment has presented a method that can be realized with low resistance even when the connection between the first and second dummy scanning electrodes 11a and 11b and the regular scanning electrodes 11 and 11 is a long distance. In the configuration of the present embodiment, the liquid crystal cell 100 has a large outer shape, or the connection between the first and second dummy scanning electrodes 11a and 11b and the regular scanning electrode 11 is a high-resistance material or the connection width is narrow. Even in this case, there can be no inconvenience. That is, there is also an effect that the degree of freedom can be increased in the design of the electrode pattern.

その他の作用効果は実施形態1と同一である。   Other functions and effects are the same as those of the first embodiment.

(第4の実施の形態)
図9は、第4実施形態に係る液晶表示装置の液晶セル100の平面図である。図9では、対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。
(Fourth embodiment)
FIG. 9 is a plan view of the liquid crystal cell 100 of the liquid crystal display device according to the fourth embodiment. FIG. 9 shows a state in which the opposing substrate 10 is disposed in front of the paper surface and the element side substrate 1 is disposed at the back of the paper surface.

第1〜3実施形態では、素子側端子電極6と対向側端子電極12とが個別の辺に取り出される形態を示したが、電極構造はこの形態に限って適用できるものではなく、例えば、図9に図示するように素子側端子電極6と対向側端子電極12とが液晶セル100の周囲の1辺(図では下側の辺)に設けられている形態でも適用できる。   In the first to third embodiments, the element-side terminal electrode 6 and the counter-side terminal electrode 12 are shown in the form of being taken out to individual sides. However, the electrode structure is not limited to this form. As shown in FIG. 9, the device-side terminal electrode 6 and the counter-side terminal electrode 12 may be applied to one side (lower side in the drawing) around the liquid crystal cell 100.

この液晶セル100は、相互に対向するように設けられた素子側基板1及び対向側基板10と、それらの両基板に狭持されるように設けられた液晶層(誘電性材料層)とからなる。   The liquid crystal cell 100 includes an element side substrate 1 and an opposite side substrate 10 provided so as to face each other, and a liquid crystal layer (dielectric material layer) provided so as to be sandwiched between both the substrates. Become.

素子側基板1の液晶層側には、所定の間隔でマトリクス状に画素電極5が配設されている。各画素電極5は薄膜ダイオード(図示せず)を介して信号配線2に接続され、また、各信号配線2は紙面下の液晶セル100の1辺のシール材9まで延びて素子側端子電極6に接続されている。   Pixel electrodes 5 are arranged in a matrix at predetermined intervals on the liquid crystal layer side of the element side substrate 1. Each pixel electrode 5 is connected to the signal wiring 2 through a thin film diode (not shown), and each signal wiring 2 extends to the sealing material 9 on one side of the liquid crystal cell 100 below the plane of the paper, and the element side terminal electrode 6. It is connected to the.

対向側基板10の液晶層側には、正規の走査電極11と第1及び第2ダミー走査電極11a、11bとが所定の寸法と間隔で形成されている。正規の走査電極11は、半数が紙面左右に延び且つ左端で90°延びる方向を変えて紙面下の液晶セル100の1辺のシール材9まで延びている。また、それらは、各々、シール材9に含有された導電性粒子を介して素子側基板1に設けられた対向側端子電極12に接続されている。他方、残りの半分の正規の走査電極11は、紙面左右方向に延び且つ右端で90°延びる方向を変えて紙面下の液晶セル100の1辺のシール材9まで延びている。また、それらは、各々、シール材9に含有された導電性粒子を介して素子側基板1に設けられた対向側端子電極12に接続されている。第1ダミー走査電極11aは正規の走査電極11群のほぼ中央に位置する所定の1つの正規の走査電極11に接続されている。また、第2ダミー走査電極11bは正規の走査電極11群のほぼ中央に位置する所定の1つの正規の走査電極11に接続されている。   A regular scanning electrode 11 and first and second dummy scanning electrodes 11a and 11b are formed on the opposite substrate 10 on the liquid crystal layer side with predetermined dimensions and intervals. Half of the regular scanning electrodes 11 extend to the left and right of the paper surface and extend to the sealing material 9 on one side of the liquid crystal cell 100 below the paper surface while changing the direction extending 90 ° at the left end. In addition, they are each connected to a counter-side terminal electrode 12 provided on the element-side substrate 1 via conductive particles contained in the sealing material 9. On the other hand, the other half regular scanning electrodes 11 extend in the left-right direction on the paper surface and extend to the sealing material 9 on one side of the liquid crystal cell 100 below the paper surface while changing the direction extending 90 ° at the right end. In addition, they are each connected to a counter-side terminal electrode 12 provided on the element-side substrate 1 via conductive particles contained in the sealing material 9. The first dummy scanning electrode 11a is connected to one predetermined regular scanning electrode 11 located substantially in the center of the regular scanning electrode 11 group. The second dummy scan electrode 11b is connected to one predetermined regular scan electrode 11 located substantially in the center of the regular scan electrode 11 group.

このような素子側基板1と対向側基板10とは、それぞれ配向処理が行われた後、シール材9を介してスペーサ(図示です)を利用して所定の間隔を維持すると共に、信号配線2の延びる方向と走査電極11の延びる方向とが直交し且つ画素電極5と走査電極11とが向かい合うように貼り合わされており、走査電極11が延びる方向に並んだ複数の画素電極5が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極5と走査電極11とそれらの間の液晶層とにより1つの表示画素が規定される。   The element-side substrate 1 and the counter-side substrate 10 are each subjected to an alignment process, and then maintained at a predetermined interval using a spacer (not shown) through the seal material 9 and the signal wiring 2 The pixel electrode 5 and the scan electrode 11 are bonded to each other so that the extending direction of the scanning electrode 11 and the scanning electrode 11 are orthogonal to each other, and the pixel electrode 5 and the scanning electrode 11 face each other. It is composed. A liquid crystal material is sealed in the gap between the two substrates, which constitutes a liquid crystal layer, and in the liquid crystal layer, liquid crystal molecules are in a predetermined alignment state. One display pixel is defined by the pixel electrode 5, the scanning electrode 11, and the liquid crystal layer therebetween.

また、対向側基板10の液晶層側には、1本目の走査電極11の外側の0本目対応位置に第1ダミー走査電極11a、及びN本目の走査電極11の外側のN+1本目対応位置に第2ダミー走査電極11bがそれぞれ設けられている。さらに、素子側基板1の液晶層側には、液晶層を介して第1ダミー走査電極11aに対向し且つそれに沿って並んだ第1ダミー画素電極(図示せず)の電極群が設けられている。また、各第1ダミー走査電極は薄膜ダイオード(図示せず)を介して信号配線2に接続されている。同様に、素子側基板1の液晶層側には、液晶層を介して第2ダミー走査電極11bに対向し且つそれに沿って並んだ第2ダミー画素電極5bの電極群が設けられている。また、各第2ダミー画素電極5bもまた薄膜ダイオード(図示せず)を介して信号配線2に接続されている。これらの第1及び第2ダミー画素電極5bは正規の画素電極5と同一の構成と寸法を有する。   Further, on the opposite substrate 10 on the liquid crystal layer side, the first dummy scanning electrode 11 a is positioned outside the first scanning electrode 11 and the N + 1th corresponding position outside the Nth scanning electrode 11. Two dummy scanning electrodes 11b are provided. Further, on the liquid crystal layer side of the element side substrate 1, an electrode group of first dummy pixel electrodes (not shown) arranged opposite to the first dummy scanning electrode 11 a via the liquid crystal layer is provided. Yes. Each first dummy scanning electrode is connected to the signal line 2 via a thin film diode (not shown). Similarly, on the liquid crystal layer side of the element side substrate 1, an electrode group of second dummy pixel electrodes 5 b is provided so as to face the second dummy scanning electrode 11 b through the liquid crystal layer and are arranged along the same. Each second dummy pixel electrode 5b is also connected to the signal wiring 2 through a thin film diode (not shown). These first and second dummy pixel electrodes 5 b have the same configuration and dimensions as the regular pixel electrodes 5.

対向側基板10の液晶層側とは反対側には、偏光板などの光学フィルム15が貼り付けられている。   An optical film 15 such as a polarizing plate is attached to the opposite side of the opposite substrate 10 from the liquid crystal layer side.

このような電極形態を有する液晶表示装置は、例えば携帯電話に適用されることが多く、表示装置の横寸法を小さくできるという利点がある。一方、走査電極11から端子までの引き回しが密集し易く、ダミー電極(ダミー走査電極、ダミー画素電極)等の他の目的の電極配線を追加できるようなスペースはほとんど残されていない。また、液晶セル100の1辺に対向側端子電極12と素子側端子電極6とを密に配置する必要もあり、ダミー電極用等の他の目的の端子電極を設けるには困難を伴い設計上の自由度はあまり無いデメリットも有する。   A liquid crystal display device having such an electrode configuration is often applied to, for example, a mobile phone, and has an advantage that the horizontal dimension of the display device can be reduced. On the other hand, the routing from the scanning electrode 11 to the terminal tends to be dense, and there is hardly any space left for adding other target electrode wirings such as dummy electrodes (dummy scanning electrodes and dummy pixel electrodes). Further, it is necessary to densely arrange the opposite terminal electrode 12 and the element side terminal electrode 6 on one side of the liquid crystal cell 100, and it is difficult to provide a terminal electrode for other purposes such as for a dummy electrode in designing. Has the disadvantage of not having much freedom.

しかしながら、本実施形態によれば、引き回しや液晶セル100の外側に取り出される素子側端子電極6や対向側端子電極12の配置の形態に左右されずに、第1及び第2ダミー走査電極11a,11bが設けられている。なぜならば、第1ダミー走査電極11aの接続先となる正規の走査電極11と、第2ダミー走査電極11bの接続先となる正規の走査電極11が、第1実施形態、第2実施形態のところで説明した通りに比較的自由に選択できるからである。例えば従来の構成として示した図19や図20のものに倣ったダミー走査電極の配置ではかかる形態の液晶セル100に対応することができないことを考慮すれば、本実施形態の利点が明瞭に理解できる。   However, according to the present embodiment, the first and second dummy scanning electrodes 11a, 11a, and 11c are not affected by the arrangement of the element-side terminal electrodes 6 and the opposing-side terminal electrodes 12 that are routed or taken out of the liquid crystal cell 100. 11b is provided. This is because the regular scan electrode 11 that is the connection destination of the first dummy scan electrode 11a and the regular scan electrode 11 that is the connection destination of the second dummy scan electrode 11b are the same as those in the first and second embodiments. This is because it can be selected relatively freely as described. For example, considering that the arrangement of dummy scanning electrodes according to the conventional configuration shown in FIGS. 19 and 20 cannot be applied to the liquid crystal cell 100 of this form, the advantages of this embodiment can be clearly understood. it can.

また、本実施形態の第1及び第2ダミー走査電極11a,11bはダミーの対向側端子電極を必要としないことが特徴であり、図9に図示するような液晶セル100の1辺に精細なピッチで配置される端子電極があったとしてもそのレイアウトになんら制限を与えることがないという効果をも有する。つまりは液晶セル100の電極設計に影響を与えずに第1及び第2ダミー走査電極11a,11bが設けられているのである。   In addition, the first and second dummy scanning electrodes 11a and 11b of the present embodiment are characterized in that they do not require dummy opposing terminal electrodes, and are fine on one side of the liquid crystal cell 100 as shown in FIG. Even if there are terminal electrodes arranged at a pitch, there is also an effect that the layout is not restricted at all. That is, the first and second dummy scanning electrodes 11a and 11b are provided without affecting the electrode design of the liquid crystal cell 100.

その他の作用効果は第1実施形態と同一である。   Other functions and effects are the same as those of the first embodiment.

(第5の実施の形態)
図10は、第5実施形態に係る液晶表示装置の液晶セル100の平面図である。図10では、対向側基板10を紙面手前に、及び素子側基板1を紙面奥にそれぞれ配置した状態を示している。図11は、第1ダミー画素電極5aが配置された近傍の斜視図である。本実施形態は、発明者が実験で得た知見(1)に基づいたものである。
(Fifth embodiment)
FIG. 10 is a plan view of the liquid crystal cell 100 of the liquid crystal display device according to the fifth embodiment. FIG. 10 shows a state in which the opposing substrate 10 is disposed in front of the sheet and the element substrate 1 is disposed in the back of the sheet. FIG. 11 is a perspective view of the vicinity where the first dummy pixel electrode 5a is disposed. This embodiment is based on the knowledge (1) obtained by the inventors through experiments.

知見(1)とは、容量結合の形成を目的とたダミー電極(ダミー走査電極、ダミー画素電極)は表示画素群が構成する領域の1辺あたり1本あるいは1行で充分であるということである。これは即ち表示画素群領域の周囲であって容量結合の形成を目的としたダミー電極が存在しない領域に他の構成のダミー電極を自由な構成で自由な位置に配置することができることを意味している。   Knowledge (1) means that one or one row of dummy electrodes (dummy scanning electrodes, dummy pixel electrodes) for the purpose of forming capacitive coupling is sufficient for each side of the region formed by the display pixel group. is there. This means that the dummy electrodes having other configurations can be arranged at any positions in a free configuration in a region around the display pixel group region where there is no dummy electrode for the purpose of forming capacitive coupling. ing.

一般的には、ダミー走査電極やダミー画素電極に代表されるダミー電極は様々な目的で配置されるが、表示画素を構成する電極と同一材料、同一寸法(間隔)で複数個配置されることが多い。特に製造工程中の静電気による不良を防ぐためには素子付きのダミー画素電極を表示画素群領域の周囲に多数個形成すると非常に効果的である。しかしながら、不用意に多数個のダミー画素電極を表示画素と同一寸法で配置すると液晶セル100の外形が大きくなる。これはマザー基板から複数個の液晶セル100を同時に形成することが多い液晶セル100の製造においては、マザー基板1枚あたりの液晶セル100の取り数が減少し、製造コストの上昇に直結することから極めて不都合である。   Generally, dummy electrodes typified by dummy scanning electrodes and dummy pixel electrodes are arranged for various purposes, but a plurality of dummy electrodes are arranged with the same material and the same dimensions (intervals) as the electrodes constituting the display pixel. There are many. In particular, in order to prevent defects due to static electricity during the manufacturing process, it is very effective to form a large number of dummy pixel electrodes with elements around the display pixel group region. However, if a large number of dummy pixel electrodes are carelessly arranged with the same dimensions as the display pixels, the outer shape of the liquid crystal cell 100 becomes large. This is because in the manufacture of the liquid crystal cell 100 in which a plurality of liquid crystal cells 100 are often formed simultaneously from the mother substrate, the number of liquid crystal cells 100 per mother substrate is reduced, which directly leads to an increase in manufacturing cost. Is extremely inconvenient.

これに対して、液晶セル100の外形を大きくせずに多数のダミー画素電極を配置させるために、ダミー画素電極の平面形状の外寸法を正規の画素電極よりも小さくすることが考えられる。しかしながら、ダミー画素電極が有する回路定数が正規の画素電極と異なってしまうので、このような小さいダミー画素電極が正規の画素電極に隣接すると容量結合が不均一になり、結果として表示画素群領域の外周位置の表示画素の表示濃度が不均一になるという問題を解消できなくなる。   On the other hand, in order to arrange a large number of dummy pixel electrodes without increasing the outer shape of the liquid crystal cell 100, it is conceivable to make the outer dimension of the planar shape of the dummy pixel electrode smaller than that of the regular pixel electrode. However, since the circuit constant of the dummy pixel electrode is different from that of the regular pixel electrode, capacitive coupling becomes non-uniform when such a small dummy pixel electrode is adjacent to the regular pixel electrode. The problem that the display density of the display pixels at the outer peripheral position becomes non-uniform cannot be solved.

そこで、本発明者は、表示画素群領域の周囲に配置するダミー電極を少なくとも2種類に分け、一方を表示画素に隣接し少なくとも表示画素を構成する電極と平面形状の外寸法が同一であるダミー電極とし、他方を表示画素を構成する電極と平面形状の外寸法が異なる他のダミー電極を配置することに想到するに至った。すなわち、表示画素群領域の周囲にまず容量結合の形成を目的としたダミー電極を配置し、さらに、その外側に他の目的を有するダミー電極を設けるのである。   Therefore, the present inventor divides the dummy electrodes arranged around the display pixel group region into at least two types, one of which is adjacent to the display pixel and at least the dummy constituting the display pixel and having the same external dimension as the planar shape. It has been conceived that another dummy electrode having an electrode having the other dimension different from that of the electrode constituting the display pixel is disposed as the other electrode. That is, a dummy electrode for the purpose of forming capacitive coupling is first arranged around the display pixel group region, and a dummy electrode having another purpose is further provided outside the dummy electrode.

この液晶セル100は、相互に対向するように設けられた素子側基板1及び対向側基板10と、それらの両基板に狭持されるように設けられた液晶層(誘電性材料層)とからなる。   The liquid crystal cell 100 includes an element side substrate 1 and an opposite side substrate 10 provided so as to face each other, and a liquid crystal layer (dielectric material layer) provided so as to be sandwiched between both the substrates. Become.

素子側基板1の液晶層側には、所定の間隔でマトリクス状に画素電極5が配設されている。各画素電極5は薄膜ダイオード4を介して信号配線2に接続され、また、信号配線2は素子側端子電極6に引き出されている。   Pixel electrodes 5 are arranged in a matrix at predetermined intervals on the liquid crystal layer side of the element side substrate 1. Each pixel electrode 5 is connected to the signal wiring 2 through the thin film diode 4, and the signal wiring 2 is drawn out to the element side terminal electrode 6.

対向側基板10の液晶層側には、所定寸法の正規の走査電極11が間隔をおいてN本設けられており、各走査電極11は対向側端子電極12に接続されている。   N regular scanning electrodes 11 having a predetermined size are provided at an interval on the liquid crystal layer side of the opposing substrate 10, and each scanning electrode 11 is connected to the opposing terminal electrode 12.

このような素子側基板1と対向側基板10とは、それぞれ配向処理が行われた後、シール材9を介してスペーサ(図示せず)を利用して所定の間隔を維持すると共に、信号配線2の延びる方向と走査電極11の延びる方向とが直交し且つ画素電極5と走査電極11とが向かい合うように貼り合わされており、走査電極11が延びる方向に並んだ複数の画素電極5が電極群を構成している。両基板の間隙には液晶材料が封入されており、それが液晶層を構成しており、液晶層では液晶分子が所定の配向状態をとっている。そして、画素電極5と走査電極11とそれらの間の液晶層とにより1つの表示画素が規定される。   The element-side substrate 1 and the counter-side substrate 10 are each subjected to an alignment process, and then maintain a predetermined interval by using a spacer (not shown) through the sealing material 9 and also perform signal wiring. 2 and the direction in which the scanning electrode 11 extends are perpendicular to each other and the pixel electrode 5 and the scanning electrode 11 are bonded to each other, and a plurality of pixel electrodes 5 arranged in the direction in which the scanning electrode 11 extends are an electrode group. Is configured. A liquid crystal material is sealed in the gap between the two substrates, which constitutes a liquid crystal layer, and in the liquid crystal layer, liquid crystal molecules are in a predetermined alignment state. One display pixel is defined by the pixel electrode 5, the scanning electrode 11, and the liquid crystal layer therebetween.

また、対向側基板10の液晶層側には、1本目の走査電極11の外側の0本目の走査電極対応位置に第1ダミー走査電極11a及びN本目の走査電極の外側のN+1本目の走査電極対応位置に第2ダミー走査電極11bが、それぞれ正規の走査電極11と同一寸法、同一材料で設けられている。本実施形態では、第1ダミー走査電極11aが2本目の正規の走査電極11に接続され、第2走査電極11bがN−1本目の正規の走査電極11に接続されている。   Further, on the liquid crystal layer side of the counter substrate 10, the first dummy scanning electrode 11 a and the (N + 1) th scanning electrode outside the Nth scanning electrode are positioned at the position corresponding to the 0th scanning electrode outside the first scanning electrode 11. The second dummy scanning electrode 11b is provided at the corresponding position with the same size and the same material as the regular scanning electrode 11, respectively. In the present embodiment, the first dummy scanning electrode 11a is connected to the second regular scanning electrode 11, and the second scanning electrode 11b is connected to the (N-1) th regular scanning electrode 11.

素子側基板1の液晶層側には、液晶層を介して第1ダミー走査電極11aに対向し且つそれに沿って並んだ第1ダミー画素電極5aの電極群が設けられている。また、各第1ダミー画素電極5aは薄膜ダイオード4aを介して信号配線2に接続されている。同様に、素子側基板1の液晶層側には、液晶層を介して第2ダミー走査電極11bに対向し且つそれに沿って並んだ第2ダミー画素電極5bの電極群が設けられている。また、各第2ダミー画素電極5bもまた薄膜ダイオード(図示せず)を介して信号配線2に接続されている。これらの第1及び第2ダミー画素電極5a,5bは正規の画素電極5と同一の構成と寸法を有する。   On the liquid crystal layer side of the element side substrate 1, an electrode group of the first dummy pixel electrodes 5 a arranged opposite to the first dummy scanning electrode 11 a through the liquid crystal layer and arranged along the same is provided. Each first dummy pixel electrode 5a is connected to the signal line 2 through a thin film diode 4a. Similarly, on the liquid crystal layer side of the element side substrate 1, an electrode group of second dummy pixel electrodes 5 b is provided so as to face the second dummy scanning electrode 11 b through the liquid crystal layer and are arranged along the same. Each second dummy pixel electrode 5b is also connected to the signal wiring 2 through a thin film diode (not shown). These first and second dummy pixel electrodes 5 a and 5 b have the same configuration and dimensions as the regular pixel electrode 5.

対向側基板10の液晶層側とは反対側には、偏光板などの光学フィルム15が貼り付けられている。また、対向側基板10の液晶層側には、表示画素群領域の周囲に遮光膜17が設けられている。   An optical film 15 such as a polarizing plate is attached to the opposite side of the opposite substrate 10 from the liquid crystal layer side. A light shielding film 17 is provided around the display pixel group region on the liquid crystal layer side of the counter substrate 10.

本実施形態における液晶セル100では、表示画素群領域の周囲であって且つ第1及び第2ダミー走査電極11a,11bが存在しない領域に、構成の異なる走査電極側第3及び第4ダミー電極11c,11d、並びに画素電極側第3及び第4ダミー電極5c,5dが配設されていることを特徴としている。   In the liquid crystal cell 100 according to the present embodiment, the scan electrode side third and fourth dummy electrodes 11c having different configurations are provided in a region around the display pixel group region where the first and second dummy scan electrodes 11a and 11b are not present. 11d, and pixel electrode side third and fourth dummy electrodes 5c and 5d are provided.

つまり、対向側基板10の液晶層側には、第1及び第2走査電極11a,11bのそれぞれの外側に、正規の走査電極11に並行して、それよりも幅の狭い走査電極側第3及び第4ダミー電極11c,11dが3本ずつ設けられている。また、走査電極側第3及び第4ダミー電極11c,11dは正規の走査電極11(第1及び第2ダミー走査電極11a,11b)よりも間隔が短く密に配置されている。走査電極側第3及び第4ダミー電極11c,11dは容量結合を生ぜしめることが目的ではないので電気的な接続形態に制限は無い。例えば、電気的に浮かせたり、他の電極に接続させることができる。本実施形態では3本ずつの走査電極側第3及び第4ダミー電極11c,11dがまとめて1つの正規の走査電極11に接続されている。   In other words, on the liquid crystal layer side of the counter substrate 10, the third scan electrode side third narrower than the first scan electrode 11 a, 11 b is arranged in parallel with the regular scan electrode 11. In addition, three fourth dummy electrodes 11c and 11d are provided. Further, the scan electrode side third and fourth dummy electrodes 11c and 11d are closely spaced with a shorter interval than the regular scan electrodes 11 (first and second dummy scan electrodes 11a and 11b). The scan electrode side third and fourth dummy electrodes 11c and 11d are not intended to cause capacitive coupling, and therefore there is no limitation on the electrical connection form. For example, it can be electrically floated or connected to another electrode. In the present embodiment, every third scan electrode side third and fourth dummy electrodes 11 c and 11 d are connected together to one regular scan electrode 11.

素子側基板1の液晶層側には、第1及び第2ダミー画素電極5a,5bの電極群の外側に、それぞれ正規の画素電極5、第1及び第2ダミー画素電極5a,5bよりも平面形状の外寸法の小さいダミーの画素電極で構成された画素電極側第3及び第4ダミー電極5c,5dの電極群が走査電極側第3及び第4ダミー電極11c,11dに対応して3行ずつ設けられている。また、各画素電極側第3及び第4ダミー電極5c,5dはそれぞれ薄膜ダイオード4c,4d(図示せず)を介して信号配線2に接続されている。これらの画素電極側第3及び第4ダミー電極5c,5dは、走査電極側第3及び第4ダミー電極11c,11dの場合と同様、正規の画素電極5(第1及び第2ダミー画素電極5a,5b)よりも間隔が短く密に配設されている。薄膜ダイオード4c,4dは、正規の薄膜ダイオード4と同一構成、寸法とされている。   On the liquid crystal layer side of the element-side substrate 1, outside the electrode group of the first and second dummy pixel electrodes 5a and 5b, they are flatter than the regular pixel electrode 5 and the first and second dummy pixel electrodes 5a and 5b, respectively. The electrode groups of the pixel electrode side third and fourth dummy electrodes 5c and 5d, each of which is composed of a dummy pixel electrode having a small outer dimension, correspond to the scanning electrode side third and fourth dummy electrodes 11c and 11d in three rows. It is provided one by one. The pixel electrode side third and fourth dummy electrodes 5c and 5d are connected to the signal line 2 through thin film diodes 4c and 4d (not shown), respectively. The pixel electrode side third and fourth dummy electrodes 5c and 5d are the same as the scanning electrode side third and fourth dummy electrodes 11c and 11d, respectively, and the regular pixel electrode 5 (first and second dummy pixel electrodes 5a). , 5b), the intervals are shorter and densely arranged. The thin film diodes 4 c and 4 d have the same configuration and dimensions as the regular thin film diode 4.

本実施形態によれば、以下の効果を奏する。   According to this embodiment, the following effects can be obtained.

すなわち、まず、正規の画素電極11と少なくとも平面形状の外寸法が等しい第1及び第2ダミー画素電極5a,5bと第1及び第2ダミー走査電極が配置されているので、表示画素群領域の端に位置する表示画素に容量結合CSを生ぜしめることができ、その結果、その表示画素の表示濃度が他の表示画素の表示濃度と同一になる。また、第1及び第2ダミー走査電極11a,11bは正規の走査電極11に接続されているので、ダミー電極用の対向側端子電極を用意する必要がない。 That is, first, the first and second dummy pixel electrodes 5a and 5b and the first and second dummy scanning electrodes having at least the same planar outer dimensions as those of the normal pixel electrode 11 are arranged. Capacitive coupling C S can be generated in the display pixel located at the end, and as a result, the display density of the display pixel is the same as the display density of the other display pixels. Further, since the first and second dummy scanning electrodes 11a and 11b are connected to the regular scanning electrode 11, it is not necessary to prepare a counter terminal electrode for the dummy electrode.

次に、第1及び第2ダミー走査電極11a,l1bのそれぞれのさらに外側に走査電極側第3及び第4ダミー電極11c,11dが設けられているのに加え、第1及び第2ダミー画素電極5a,5bの外側に薄膜ダイオード4cを備えた画素電極側第3及び第4ダミー電極5c,5dが設けられているので、液晶セル100の製造工程中に静電気が生じても、この薄膜ダイオード4c,4d(図示せず)が先に破壊されて表示画素群領域の表示画素の薄膜ダイオード4が破壊されずに済めば、それが不良になることを防ぐことができる。   Next, the scan electrode side third and fourth dummy electrodes 11c and 11d are provided on the outer sides of the first and second dummy scan electrodes 11a and 11b, respectively, and the first and second dummy pixel electrodes. Since the pixel electrode side third and fourth dummy electrodes 5c and 5d having the thin film diode 4c are provided outside the 5a and 5b, the thin film diode 4c can be used even if static electricity is generated during the manufacturing process of the liquid crystal cell 100. , 4d (not shown) can be prevented from becoming defective if the thin film diode 4 of the display pixel in the display pixel group region is not destroyed first.

画素電極側第3及び第4ダミー電極5c,5dは正規の画素電極5よりも平面形状の外寸法が小さいので複数個設けても液晶セル100の外形を大きくなることがない。従って、特に多数個の画素電極側第3及び第4ダミー電極5c,5dを設けても液晶セル100の外形がほとんど変わらないので、マザー基板から取れる液晶セル100の数が減ることが無いという利点がある。   Since the third and fourth dummy electrodes 5c and 5d on the pixel electrode side are smaller in outer dimension than the regular pixel electrode 5, the outer shape of the liquid crystal cell 100 does not increase even if a plurality of pixel electrodes are provided. Therefore, even if a large number of third and fourth dummy electrodes 5c and 5d on the pixel electrode side are provided, the outer shape of the liquid crystal cell 100 is hardly changed, so that the number of liquid crystal cells 100 that can be taken from the mother substrate is not reduced. There is.

画素電極側第3及び第4ダミー電極5c,5d、並びに走査電極側第3及び第4ダミー電極11c,11dはそれぞれ3本に限る必要はない。少なくとも薄膜ダイオード等のスイッチング素子を備えた画素電極側第3及び第4ダミー電極5c,5dをより多数の配列で形成すると効果的である。走査電極側第3及び第4ダミー電極11c,11dはそれぞれ画素電極側第3及び第4ダミー電極5c,5dの対向電極であればよく、それらの行数に合わせて同じ数の走査電極側第3及び第4ダミー電極11c,11dを設ける必要は無い。例えば、1つの大きなべた状の電極であってもよく、この1つの走査電極側第3及び第4ダミー電極11c,11dに複数行の画素電極側第3及び第4ダミー電極5c,5dが対向する形態でもかまわない。但し、表示画素群領域に隣接した容量結合の形成を目的としたダミー電極の配列数よりも外側に形成されるダミー電極の配列数の方を多くすることが、表示の均一化と静電気対策との両方に対して最大の効果を発揮させるには有効である。つまり、一般的に表示画素群は矩形状の領域になるが、この領域の周囲の少なくとも1辺に隣接して容量結合を目的としたダミー電極が1本配置され、さらに外側領域に複数本でダミー電極が配置される形態が良くこの形態が最も液晶セル100の外形が大きくならない構成になる。   The pixel electrode side third and fourth dummy electrodes 5c and 5d and the scan electrode side third and fourth dummy electrodes 11c and 11d are not necessarily limited to three, respectively. It is effective to form the pixel electrode side third and fourth dummy electrodes 5c and 5d having at least switching elements such as thin film diodes in a larger number of arrangements. The scan electrode side third and fourth dummy electrodes 11c and 11d may be the counter electrodes of the pixel electrode side third and fourth dummy electrodes 5c and 5d, respectively, and the same number of scan electrode side first electrodes as the number of rows thereof. It is not necessary to provide the third and fourth dummy electrodes 11c and 11d. For example, one large solid electrode may be used, and the third and fourth dummy electrodes 11c and 11d on the scanning electrode side are opposed to the third and fourth dummy electrodes 5c and 5d on the plurality of rows. It does not matter even if it is a form to do. However, increasing the number of dummy electrodes arranged outside the dummy electrodes for the purpose of forming capacitive coupling adjacent to the display pixel group region can increase display uniformity and prevent static electricity. It is effective to exert the maximum effect on both. In other words, the display pixel group is generally a rectangular region, but one dummy electrode for capacitive coupling is disposed adjacent to at least one side around this region, and a plurality of dummy electrodes are further provided in the outer region. The form in which the dummy electrode is arranged is good, and this form has a configuration in which the outer shape of the liquid crystal cell 100 does not become the largest.

また、第1及び第2ダミー走査電極11a,11bは正規の走査電極11に接続された構造となっているが、第1及び第2ダミー走査電極11a,11bが例えば従来の液晶セルである図19や図20に図示されるように正規の走査電極11と独立した構造であっても、本実施形態の発明の主旨である2種類のダミー電極の適切な配置構造によって、容量結合による表示の不均一性の解消と効果的な静電気対策を施すことができる効果が得られることは言うまでもない。   The first and second dummy scanning electrodes 11a and 11b are connected to the regular scanning electrode 11, but the first and second dummy scanning electrodes 11a and 11b are, for example, conventional liquid crystal cells. 19 and FIG. 20, even if the structure is independent of the regular scanning electrode 11, the appropriate arrangement structure of the two types of dummy electrodes, which is the gist of the invention of this embodiment, enables display by capacitive coupling. Needless to say, the effect of eliminating the non-uniformity and effective countermeasures against static electricity can be obtained.

尚、第3及び第4ダミー電極として、薄膜ダイオード4c,4d(図示せず)を備えた画素電極側第3及び第4ダミー電極5c,5d、並びに走査電極側第3及び第4ダミー電極11c,11dを挙げたがこれに限らない。例えば、以下(1)から(5)に示す電極を第3及び第4ダミー電極として素子側基板1又は対向側基板10の少なくとも一方に設けるようにしてもよい。
(1)液晶層の厚み制御を目的とした第3及び第4ダミー電極。例えば、表示画素を構成する電極材料を用いて表示画素群領域周囲に配置する。形状や数は当業者が決定して良いが、配線や画素電極に似たパターンと密度で形成する。
(2)素子側基板1と対向側基板10との間隙を維持するために基板間に介在しているスペーサを、液晶セル100の製造工程中の基板上に散布する時に基板表面の帯電状態を制御することを目的とした第3及び第4ダミー電極。例えば、表面が画素電極と同一材料である第3ダミー電極を表示画素群領域周囲に任意の形状と数で形成する。
(3)液晶層中の不純物を吸着させることを目的とした第3及び第4ダミー電極。例えば、外部から電位を与えられた電極であり、液晶を注入する為にシール材9の一部に設けられた開口部付近や、表示画素群領域の周囲に設けられる。
(4)液晶セル100の表示画素群領域外の色見調整を目的とした第3及び第4ダミー電極。例えば、表示画素を構成する電極と同一材料を用いて、透過率や反射率を調整するパターンが表示画素群領域周囲に設けられる。
(5)正規の配線や電極の断線を補修するための冗長配線の第3及び第4ダミー電極。例えば、正規の配線や電極に対して並列配置されたり迂回経路となっている電極。
The third and fourth dummy electrodes include pixel electrode side third and fourth dummy electrodes 5c and 5d provided with thin film diodes 4c and 4d (not shown), and scan electrode side third and fourth dummy electrodes 11c. 11d, but is not limited thereto. For example, the electrodes shown in (1) to (5) below may be provided on at least one of the element side substrate 1 and the counter side substrate 10 as third and fourth dummy electrodes.
(1) Third and fourth dummy electrodes for the purpose of controlling the thickness of the liquid crystal layer. For example, it is arranged around the display pixel group region using an electrode material constituting the display pixel. The shape and number may be determined by those skilled in the art, but they are formed with a pattern and density similar to wiring and pixel electrodes.
(2) When the spacers interposed between the substrates in order to maintain the gap between the element-side substrate 1 and the counter-side substrate 10 are spread on the substrate during the manufacturing process of the liquid crystal cell 100, the charged state of the substrate surface is changed. Third and fourth dummy electrodes intended to be controlled. For example, a third dummy electrode whose surface is made of the same material as the pixel electrode is formed in an arbitrary shape and number around the display pixel group region.
(3) Third and fourth dummy electrodes intended to adsorb impurities in the liquid crystal layer. For example, it is an electrode to which an electric potential is applied from the outside, and is provided in the vicinity of an opening provided in a part of the sealing material 9 for injecting liquid crystal or around the display pixel group region.
(4) Third and fourth dummy electrodes for the purpose of color adjustment outside the display pixel group region of the liquid crystal cell 100. For example, a pattern for adjusting the transmittance and the reflectance is provided around the display pixel group region using the same material as the electrodes constituting the display pixel.
(5) Third and fourth dummy electrodes of redundant wiring for repairing normal wiring and electrode disconnection. For example, an electrode that is arranged in parallel to a regular wiring or electrode or is a detour path.

上記に挙げた第3及び第4ダミー電極は、その構成や材料、寸法は自由である。なぜならば、第3及び第4ダミー電極と表示画素群領域の間に、表示画素を構成する電極と平面形状の外寸法が等しい容量結合の形成を目的とした第1及び第2ダミー電極が設けられているので、第3及び第4ダミー電極に関しては容量結合の観点すなわち等価回路の観点からの制限が与えられていないからである。よって容量結合の形成を目的とした第1及び第2ダミー電極のすぐ傍の領域から第3及び第4ダミー電極を配置しても表示画素は均一に表示され、第3及び第4ダミー電極に当業者が期待する機能を持たせることができる利点を有するのである。   The above-described third and fourth dummy electrodes are free in configuration, material, and dimensions. This is because the first and second dummy electrodes are provided between the third and fourth dummy electrodes and the display pixel group region for the purpose of forming capacitive coupling having the same outer dimensions of the planar shape as the electrodes constituting the display pixels. This is because the third and fourth dummy electrodes are not limited from the viewpoint of capacitive coupling, that is, from the viewpoint of an equivalent circuit. Therefore, even if the third and fourth dummy electrodes are arranged from the region immediately adjacent to the first and second dummy electrodes for the purpose of forming capacitive coupling, the display pixels are displayed uniformly, and the third and fourth dummy electrodes are displayed. It has the advantage that it can have the functions expected by those skilled in the art.

尚、表示画素群領域の周囲に各種の第1〜第4ダミー電極を設けているので、これらのダミー電極が表示される恐れがある。しかしながら、表示画素群領域の周囲に遮光膜17が設けられているので、表示装置の使用者に美観上不快感を与えるのが避けられる。この遮光膜17は、対向側基板10だけでなく素子側基板1内側又はあるいは液晶セル100外側表面に設けることもできる。   Since various first to fourth dummy electrodes are provided around the display pixel group region, these dummy electrodes may be displayed. However, since the light shielding film 17 is provided around the display pixel group region, it is possible to avoid giving the user of the display device an unpleasant aesthetic appearance. The light shielding film 17 can be provided not only on the opposite substrate 10 but also on the inside of the element side substrate 1 or on the outer surface of the liquid crystal cell 100.

また、第3及び第4ダミー電極の外側に液晶セル100の外形の縁に向かってさらなるダミー電極を形成して良い。   Further, a further dummy electrode may be formed outside the third and fourth dummy electrodes toward the outer edge of the liquid crystal cell 100.

その他の作用効果は第1実施形態と同一である。   Other functions and effects are the same as those of the first embodiment.

(その他の実施形態)
以上薄膜ダイオードを有する液晶表示装置を例として実施形態を説明したがその適用範囲はこれに限らない。第1〜第5実施形態では、誘電性材料として液晶材料を用いた表示装置としたが、液晶材料ではなく他の誘電性材料、例えば無機発光材料や有機発光材料を電極間に狭持した表示装置であってもよく、要は走査電極と画素電極とを有し、これらの電極間に誘電性材料が挟持され、隣接した電極において寄生容量が生じる表示装置であれば適用が可能である。
(Other embodiments)
Although the embodiments have been described above by taking the liquid crystal display device having a thin film diode as an example, the application range is not limited thereto. In the first to fifth embodiments, a display device using a liquid crystal material as a dielectric material is used. However, instead of a liquid crystal material, another dielectric material such as an inorganic light emitting material or an organic light emitting material is sandwiched between electrodes. may be a device, short and a scanning electrode and the pixel electrode is a dielectric material is sandwiched between these electrodes, it is possible to apply to any display device that parasitic capacitance is generated in the adjacent electrodes .

本発明は、表示装置について有用である。   The present invention is useful for display devices.

第1実施形態に係る液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which concerns on 1st Embodiment. 第1実施形態に係る液晶表示装置の液晶セルの一部分を拡大した斜視図である。It is the perspective view which expanded some liquid crystal cells of the liquid crystal display device concerning a 1st embodiment. 第1実施形態に係る液晶表示装置の液晶セルの走査電極に印加される走査信号を説明するための波形図である。It is a wave form diagram for demonstrating the scanning signal applied to the scanning electrode of the liquid crystal cell of the liquid crystal display device which concerns on 1st Embodiment. 第1実施形態に係る液晶表示装置の液晶セルの変形例を示す斜視図である。It is a perspective view which shows the modification of the liquid crystal cell of the liquid crystal display device which concerns on 1st Embodiment. 第2実施形態に係る液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which concerns on 2nd Embodiment. 第2実施形態に係る液晶表示装置の液晶セルの走査電極に印加される走査信号を説明するための波形図である。It is a wave form diagram for demonstrating the scanning signal applied to the scanning electrode of the liquid crystal cell of the liquid crystal display device which concerns on 2nd Embodiment. 第1実施形態に係る液晶表示装置の液晶セルの別の変形例の平面図である。It is a top view of another modification of the liquid crystal cell of the liquid crystal display device concerning a 1st embodiment. 第3実施形態に係る液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which concerns on 3rd Embodiment. 第4実施形態に係る液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which concerns on 4th Embodiment. 第5実施形態に係る液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which concerns on 5th Embodiment. 第5実施形態に係る液晶表示装置の液晶セルの一部分を拡大した斜視図である。It is the perspective view which expanded a part of liquid crystal cell of the liquid crystal display device which concerns on 5th Embodiment. 験概要を説明するための説明図である。It is an explanatory diagram for explaining an experimental outline. 従来の液晶表示装置の液晶セルの一部分を拡大した斜視図である。It is the perspective view which expanded a part of liquid crystal cell of the conventional liquid crystal display device. 従来の液晶表示装置の斜視図である。It is a perspective view of the conventional liquid crystal display device. 従来の液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the conventional liquid crystal display device. 従来の液晶表示装置の液晶セルを構成する基板の一部分を拡大した斜視図である。It is the perspective view which expanded a part of board | substrate which comprises the liquid crystal cell of the conventional liquid crystal display device. 従来の液晶表示装置の駆動波形を説明するための図である。It is a figure for demonstrating the drive waveform of the conventional liquid crystal display device. 従来の液晶表示装潰の他の駆動波形を説明するための図である。It is a figure for demonstrating the other drive waveform of the conventional liquid crystal display crushing. 従来の表示不均一を解消するための構成を有する液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which has the structure for eliminating the conventional display nonuniformity. 従来の表示不均一を解消するための他の構成を有する液晶表示装置の液晶セルの平面図である。It is a top view of the liquid crystal cell of the liquid crystal display device which has another structure for eliminating the conventional display nonuniformity.

符号の説明Explanation of symbols

1 素子側基板
2 信号配線
2a 下部電極
3 上部電極
4,4a,4c 薄膜ダイオード
5 画素電極
5a 第1ダミー画素電極
5b 第2ダミー画素電極
5c 画素電極側第3ダミー電極
5d 画素電極側第4ダミー電極
6 素子側端子電極
7 データ信号回路基板
8 データ信号駆動用ICチップ
9 シール材
10 対向側基板
11 走査電極
11a 第1ダミー走査電極
11b 第2ダミー走査電極
11c 走査電極側第3ダミー電極
11d 走査電極側第4ダミー電極
12 対向側端子電極
12a,12b ダミー対向側端子電極
13 走査信号回路基板
14 走査信号駆動用ICチップ
15 光学フィルム
16 下地膜
17 遮光膜
18a,18b 電極
19a〜19d 導電材
20a〜20d 取り出し電極
100 液晶セル
DESCRIPTION OF SYMBOLS 1 Element side board | substrate 2 Signal wiring 2a Lower electrode 3 Upper electrode 4, 4a, 4c Thin film diode 5 Pixel electrode 5a 1st dummy pixel electrode 5b 2nd dummy pixel electrode 5c Pixel electrode side 3rd dummy electrode 5d Pixel electrode side 4th dummy Electrode 6 Element side terminal electrode 7 Data signal circuit board 8 Data signal driving IC chip 9 Sealing material 10 Opposite side substrate 11 Scan electrode 11a First dummy scan electrode 11b Second dummy scan electrode 11c Scan electrode side third dummy electrode 11d Scan Electrode side fourth dummy electrode 12 Opposing terminal electrodes 12a, 12b Dummy opposing terminal electrode 13 Scanning signal circuit board 14 Scanning signal driving IC chip 15 Optical film 16 Base film 17 Light shielding films 18a, 18b Electrodes 19a-19d Conductive material 20a ~ 20d Extraction electrode 100 Liquid crystal cell

Claims (27)

相互に並行して延びるように番号1から番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうち1本目の走査電極の外側に隣接し且つ該1本目の走査電極に並行して延びるように設けられた第1ダミー走査電極をさらに備え、
上記第1ダミー走査電極は、上記1本目の走査電極に走査信号が印加されて選択状態となった際の該第1ダミー走査電極の電圧が、上記N本の走査電極のうち2本目からN本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうちいずれかの走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to number N so as to extend in parallel to each other, and an electrode group facing each of the N scanning electrodes and arranged along the scanning electrodes A plurality of regular pixel electrodes formed and arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A first dummy scan electrode provided adjacent to the outside of the first scan electrode of the N scan electrodes and extending in parallel with the first scan electrode;
In the first dummy scan electrode, when the scan signal is applied to the first scan electrode and selected, the voltage of the first dummy scan electrode is changed from the second of the N scan electrodes to N. When the scanning signal is applied to any one of the scanning electrodes and the selected scanning electrode is selected, the N scanning electrodes are equal to the voltage of the scanning electrode with the smaller number adjacent to the scanning electrode in the selected state. A display device connected to any one of the scanning electrodes.
相互に並行して延びるように番号1から番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうち1本目の走査電極の外側に隣接し且つ該1本目の走査電極に並行して延びるように設けられた第1ダミー走査電極をさらに備え、
上記N本の走査電極は、時分割方式で走査信号が順次印加されるように構成されており、
上記第1ダミー走査電極は、上記1本目の走査電極に走査信号が印加されて選択状態となった際の該第1ダミー走査電極の電圧が、上記N本の走査電極のうち2本目からN本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の小さい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうち1本目以外のいずれかの走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to number N so as to extend in parallel to each other, and an electrode group facing each of the N scanning electrodes and arranged along the scanning electrodes A plurality of regular pixel electrodes formed and arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A first dummy scan electrode provided adjacent to the outside of the first scan electrode of the N scan electrodes and extending in parallel with the first scan electrode;
The N scan electrodes are configured such that scan signals are sequentially applied in a time division manner,
In the first dummy scan electrode, when the scan signal is applied to the first scan electrode and selected, the voltage of the first dummy scan electrode is changed from the second of the N scan electrodes to N. When the scanning signal is applied to any one of the scanning electrodes and the selected scanning electrode is selected, the N scanning electrodes are equal to the voltage of the scanning electrode with the smaller number adjacent to the scanning electrode in the selected state. A display device connected to any one of the scanning electrodes other than the first scanning electrode.
相互に並行して延びるように番号1から偶数である番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうち1本目の走査電極の外側に隣接し且つ該1本目の走査電極に並行して延びるように設けられた第1ダミー走査電極をさらに備え、
上記N本の走査電極は、時分割方式で且つ走査電極毎に走査信号の極性が交互に反転するライン反転駆動方式で走査信号が順次印加されるように構成されており、
上記第1ダミー走査電極は、上記N本の走査電極のうち1本目以外のいずれか奇数番号の走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to even number N so as to extend in parallel with each other, and the N scanning electrodes that face each other and are arranged along the scanning electrodes A plurality of regular pixel electrodes arranged in a matrix to form an electrode group, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A first dummy scan electrode provided adjacent to the outside of the first scan electrode of the N scan electrodes and extending in parallel with the first scan electrode;
The N scan electrodes are configured such that the scan signals are sequentially applied in a time division method and in a line inversion drive method in which the polarity of the scan signal is alternately inverted for each scan electrode.
The display device according to claim 1, wherein the first dummy scan electrode is connected to any odd-numbered scan electrode other than the first of the N scan electrodes.
請求項1乃至3のいずれかに記載された表示装置において、
1本目の走査電極に対向して設けられた1行目の画素電極の電極群の外側に隣接し且つ上記第1ダミー走査電極に対向して設けられた第1ダミー画素電極の電極群をさらに備えたことを特徴とする表示装置。
The display device according to any one of claims 1 to 3,
An electrode group of a first dummy pixel electrode that is adjacent to the outside of the electrode group of the pixel electrode in the first row provided facing the first scan electrode and is opposed to the first dummy scan electrode is further provided. A display device comprising:
請求項4に記載された表示装置において、
上記第1ダミー画素電極の電極群とそれに隣接した上記1行目の画素電極の電極群との離間距離の方が、上記第1ダミー走査電極とそれに隣接した上記1本目の走査電極との離間距離よりも短いことを特徴とする表示装置。
The display device according to claim 4,
The distance between the electrode group of the first dummy pixel electrode and the electrode group of the pixel electrode in the first row adjacent to the electrode group is greater than the distance between the first dummy scan electrode and the first scan electrode adjacent thereto. A display device characterized by being shorter than a distance.
請求項4に記載された表示装置において、
上記第1ダミー画素電極の電極群とそれに隣接した上記1行目の画素電極の電極群との離間距離が、上記画素電極の電極群相互間の離間距離に等しいことを特徴とする表示装置。
The display device according to claim 4,
A display device, wherein a distance between the electrode group of the first dummy pixel electrode and the electrode group of the pixel electrode in the first row adjacent thereto is equal to the distance between the electrode groups of the pixel electrode.
請求項4に記載された表示装置において、
上記第1ダミー画素電極及び上記複数の画素電極は、いずれも平面形状の外形寸法が同一に形成されていることを特徴とする表示装置。
The display device according to claim 4,
The display device according to claim 1, wherein the first dummy pixel electrode and the plurality of pixel electrodes are both formed to have the same planar outer dimensions.
請求項1乃至3のいずれかに記載された表示装置において、
上記第1ダミー走査電極の外側に設けられた走査電極側第3ダミー電極をさらに備えたことを特徴とする表示装置。
The display device according to any one of claims 1 to 3,
A display device, further comprising a scan electrode side third dummy electrode provided outside the first dummy scan electrode.
請求項4に記載された表示装置において、
上記第1ダミー画素電極の電極列の外側に設けられた画素電極側第3ダミー電極をさらに備えたことを特徴とする表示装置。
The display device according to claim 4,
The display device further comprising a pixel electrode side third dummy electrode provided outside the electrode row of the first dummy pixel electrode.
請求項9に記載された表示装置において、
上記画素電極側第3ダミー電極は、上記第1ダミー画素電極の電極列に並設されたダミーの画素電極の電極列で構成されていることを特徴とする表示装置。
The display device according to claim 9,
3. The display device according to claim 1, wherein the third dummy electrode on the pixel electrode side is composed of an electrode array of dummy pixel electrodes arranged in parallel with the electrode array of the first dummy pixel electrode.
請求項10に記載された表示装置において、
上記画素電極側第3ダミー電極の電極群は複数行配設されていることを特徴とする表示装置。
The display device according to claim 10,
A display device comprising a plurality of rows of electrode groups of the pixel electrode side third dummy electrodes.
請求項11に記載された表示装置において、
上記画素電極側第3ダミー電極の電極群の配設ピッチが、上記画素電極の配設ピッチよりも短いことを特徴とする表示装置。
The display device according to claim 11,
The display device, wherein an arrangement pitch of the electrode groups of the third dummy electrode on the pixel electrode side is shorter than an arrangement pitch of the pixel electrodes.
請求項1に記載された表示装置において、
N本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本目の走査電極に走査信号が印加されて選択状態となった際の該第2ダミー走査電極の電圧が、上記N本の走査電極のうち1本目からN−1本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の大きい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうちいずれかの走査電極に接続されていることを特徴とする表示装置。
The display device according to claim 1,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode and extending in parallel with the Nth scan electrode;
In the second dummy scan electrode, when the scanning signal is applied to the Nth scan electrode and selected, the voltage of the second dummy scan electrode is changed from the first of the N scan electrodes to N. When the scanning signal is applied to any one of the first scanning electrodes to be in the selected state, the voltage is equal to the voltage of the larger scanning electrode adjacent to the selected scanning electrode. A display device connected to any one of N scanning electrodes.
請求項2に記載された表示装置において、
N本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本目の走査電極に走査信号が印加されて選択状態となった際の該第2ダミー走査電極の電圧が、上記N本の走査電極のうち1本目からN−1本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の大きい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうちN本目以外のいずれかの走査電極に接続されていることを特徴とする表示装置。
The display device according to claim 2,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode and extending in parallel with the Nth scan electrode;
In the second dummy scan electrode, when the scanning signal is applied to the Nth scan electrode and selected, the voltage of the second dummy scan electrode is changed from the first of the N scan electrodes to N. When the scanning signal is applied to any one of the first scanning electrodes to be in the selected state, the voltage is equal to the voltage of the larger scanning electrode adjacent to the selected scanning electrode. A display device connected to any one of the N scanning electrodes other than the Nth scanning electrode.
請求項3に記載された表示装置において、
N本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本の走査電極のうちN本目以外のいずれか偶数番号の走査電極に接続されていることを特徴とする表示装置。
The display device according to claim 3,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode and extending in parallel with the Nth scan electrode;
The display device, wherein the second dummy scan electrode is connected to any even-numbered scan electrode other than the Nth scan electrode among the N scan electrodes.
相互に並行して延びるように番号1から番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうちN本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本目の走査電極に走査信号が印加されて選択状態となった際の該第2ダミー走査電極の電圧が、上記N本の走査電極のうち1本目からN−1本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の大きい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうちいずれかの走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to number N so as to extend in parallel to each other, and an electrode group facing each of the N scanning electrodes and arranged along the scanning electrodes A plurality of regular pixel electrodes formed and arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode of the N scan electrodes and extending in parallel with the Nth scan electrode;
In the second dummy scan electrode, when the scanning signal is applied to the Nth scan electrode and selected, the voltage of the second dummy scan electrode is changed from the first of the N scan electrodes to N. When the scanning signal is applied to any one of the first scanning electrodes to be in the selected state, the voltage is equal to the voltage of the larger scanning electrode adjacent to the selected scanning electrode. A display device connected to any one of N scanning electrodes.
相互に並行して延びるように番号1から番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうちN本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本目の走査電極に走査信号が印加されて選択状態となった際の該第2ダミー走査電極の電圧が、上記N本の走査電極のうち1本目からN−1本目のいずれかの走査電極に走査信号が印加されて選択状態となった際に該選択状態となった走査電極に隣接した番号の大きい方の走査電極の電圧と等しくなるように、上記N本の走査電極のうちN本目以外のいずれかの走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to number N so as to extend in parallel to each other, and an electrode group facing each of the N scanning electrodes and arranged along the scanning electrodes A plurality of regular pixel electrodes formed and arranged in a matrix, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode of the N scan electrodes and extending in parallel with the Nth scan electrode;
In the second dummy scan electrode, when the scanning signal is applied to the Nth scan electrode and selected, the voltage of the second dummy scan electrode is changed from the first of the N scan electrodes to N. When the scanning signal is applied to any one of the first scanning electrodes to be in the selected state, the voltage is equal to the voltage of the larger scanning electrode adjacent to the selected scanning electrode. A display device connected to any one of the N scanning electrodes other than the Nth scanning electrode.
相互に並行して延びるように番号1から偶数である番号Nまで番号順に設けられたN本の正規の走査電極と、該N本の走査電極のそれぞれに対向し且つ該走査電極に沿って並ぶ電極群を形成してマトリクス状に配設された複数の正規の画素電極と、該走査電極と該画素電極との間に設けられた誘電性材料層と、を備え、
上記N本の走査電極のうちN本目の走査電極の外側に隣接し且つ該N本目の走査電極に並行して延びるように設けられた第2ダミー走査電極をさらに備え、
上記第2ダミー走査電極は、上記N本の走査電極のうちN本目以外のいずれか偶数番号の走査電極に接続されていることを特徴とする表示装置。
N regular scanning electrodes provided in order from number 1 to even number N so as to extend in parallel with each other, and the N scanning electrodes that face each other and are arranged along the scanning electrodes A plurality of regular pixel electrodes arranged in a matrix to form an electrode group, and a dielectric material layer provided between the scan electrodes and the pixel electrodes,
A second dummy scan electrode provided adjacent to the outside of the Nth scan electrode of the N scan electrodes and extending in parallel with the Nth scan electrode;
The display device, wherein the second dummy scan electrode is connected to any even-numbered scan electrode other than the Nth scan electrode among the N scan electrodes.
請求項13乃至18のいずれかに記載された表示装置において、
N本目の走査電極に対向して設けられたN行目の画素電極の電極群の外側に隣接し且つ上記第2ダミー走査電極に対向して設けられた第2ダミー画素電極の電極群をさらに備えたことを特徴とする表示装置。
The display device according to any one of claims 13 to 18,
An electrode group of a second dummy pixel electrode that is adjacent to the outside of the electrode group of the pixel electrode in the Nth row provided to face the Nth scan electrode and that faces the second dummy scan electrode is further provided. A display device comprising:
請求項19に記載された表示装置において、
上記第2ダミー画素電極の電極群とそれに隣接した上記N行目の画素電極の電極群との離間距離の方が、上記第2ダミー走査電極とそれに隣接した上記N本目の走査電極との離間距離よりも短いことを特徴とする表示装置。
The display device according to claim 19,
The distance between the electrode group of the second dummy pixel electrode and the electrode group of the pixel electrode of the Nth row adjacent to the electrode group of the second dummy pixel electrode is the distance between the second dummy scan electrode and the Nth scan electrode adjacent thereto. A display device characterized by being shorter than a distance.
請求項19に記載された表示装置において、
上記第2ダミー画素電極の電極群とそれに隣接した上記N行目の画素電極の電極群との離間距離が、上記画素電極相互間の離間距離に等しいことを特徴とする表示装置。
The display device according to claim 19,
A display device, wherein a distance between the electrode group of the second dummy pixel electrode and an electrode group of the pixel electrode of the Nth row adjacent thereto is equal to the distance between the pixel electrodes.
請求項19に記載された表示装置において、
上記第2ダミー画素電極及び上記複数の画素電極は、いずれも平面形状の外形寸法が同一に形成されていることを特徴とする表示装置。
The display device according to claim 19,
The display device, wherein the second dummy pixel electrode and the plurality of pixel electrodes are both formed to have the same planar outer dimensions.
請求項13乃至18のいずれかに記載された表示装置において、
上記第2ダミー走査電極の外側に設けられた走査電極側第4ダミー電極をさらに備えたことを特徴とする表示装置。
The display device according to any one of claims 13 to 18,
The display device further comprising a scan electrode side fourth dummy electrode provided outside the second dummy scan electrode.
請求項19に記載された表示装置において、
上記第2ダミー画素電極の電極列の外側に設けられた画素電極側第4ダミー電極をさらに備えたことを特徴とする表示装置。
The display device according to claim 19,
The display device further comprising a pixel electrode side fourth dummy electrode provided outside the electrode row of the second dummy pixel electrode.
請求項24に記載された表示装置において、
上記画素電極側第4ダミー電極は、上記第2ダミー画素電極の電極列に並設されたダミーの画素電極の電極列で構成されていることを特徴とする表示装置。
The display device according to claim 24,
4. The display device according to claim 1, wherein the pixel electrode side fourth dummy electrode is composed of an electrode array of dummy pixel electrodes arranged in parallel with the electrode array of the second dummy pixel electrode.
請求項25に記載された表示装置において、
上記画素電極側第4ダミー電極の電極群は複数行配設されていることを特徴とする表示装置。
The display device according to claim 25,
A display device comprising a plurality of rows of electrode groups of the pixel electrode side fourth dummy electrodes.
請求項26に記載された表示装置において、
上記画素電極側第4ダミー電極の電極群の配設ピッチが、上記画素電極の配設ピッチよりも短いことを特徴とする表示装置。
The display device according to claim 26, wherein
A display device, wherein an arrangement pitch of the electrode groups of the pixel electrode side fourth dummy electrodes is shorter than an arrangement pitch of the pixel electrodes.
JP2006154357A 2006-06-02 2006-06-02 Display device Expired - Fee Related JP4639167B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154357A JP4639167B2 (en) 2006-06-02 2006-06-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154357A JP4639167B2 (en) 2006-06-02 2006-06-02 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001292859A Division JP2003098540A (en) 2001-09-26 2001-09-26 Display device

Publications (2)

Publication Number Publication Date
JP2006317960A true JP2006317960A (en) 2006-11-24
JP4639167B2 JP4639167B2 (en) 2011-02-23

Family

ID=37538629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154357A Expired - Fee Related JP4639167B2 (en) 2006-06-02 2006-06-02 Display device

Country Status (1)

Country Link
JP (1) JP4639167B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345934A (en) * 1989-07-13 1991-02-27 Citizen Watch Co Ltd Liquid crystal display device
JPH08194235A (en) * 1995-01-19 1996-07-30 Sharp Corp Liquid crystal display device
JPH095780A (en) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd Active matrix system liquid crystal display device
JPH10170935A (en) * 1996-12-10 1998-06-26 Seiko Epson Corp Liquid crystal panel, its driving method, and projection type display device
JPH10213816A (en) * 1997-01-31 1998-08-11 Sharp Corp Active matrix type liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345934A (en) * 1989-07-13 1991-02-27 Citizen Watch Co Ltd Liquid crystal display device
JPH08194235A (en) * 1995-01-19 1996-07-30 Sharp Corp Liquid crystal display device
JPH095780A (en) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd Active matrix system liquid crystal display device
JPH10170935A (en) * 1996-12-10 1998-06-26 Seiko Epson Corp Liquid crystal panel, its driving method, and projection type display device
JPH10213816A (en) * 1997-01-31 1998-08-11 Sharp Corp Active matrix type liquid crystal display device

Also Published As

Publication number Publication date
JP4639167B2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
US10025148B2 (en) Display device with signal lines routed to decrease size of non-display area
US9875699B2 (en) Display device
US7760419B2 (en) Electrophoretic display device
KR101238337B1 (en) Array subatrate and liquid crystal display device having the same
JP5024110B2 (en) Electro-optical device and electronic apparatus
US10964284B2 (en) Electronic component board and display panel
US20080180372A1 (en) Display device
JP2019184765A (en) Display device with position input function
US7463324B2 (en) Liquid crystal display panel of line on glass type
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
US10714038B2 (en) Display device
US10847109B2 (en) Active matrix substrate and display panel
KR102076841B1 (en) Thin Film Transistor Substrate For Flat Panel Display Having Additional Common Line
JP2006189477A (en) Color liquid crystal display device
JP2003098540A (en) Display device
KR20080002336A (en) A liquid crystal display device
JP4639167B2 (en) Display device
JPWO2009063684A1 (en) Liquid crystal display device
JP2007108790A (en) Display device
JP2007108789A (en) Display device
JP2006072366A (en) Display device
JP2009036938A (en) Display device
KR20070077989A (en) Thin film transistor substrate and liquid crystal display panel
US11347122B2 (en) Display apparatus
JP7467239B2 (en) Electronic Devices and Displays

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4639167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees