JP2006313231A - Array substrate and method for manufacturing the same - Google Patents

Array substrate and method for manufacturing the same Download PDF

Info

Publication number
JP2006313231A
JP2006313231A JP2005135917A JP2005135917A JP2006313231A JP 2006313231 A JP2006313231 A JP 2006313231A JP 2005135917 A JP2005135917 A JP 2005135917A JP 2005135917 A JP2005135917 A JP 2005135917A JP 2006313231 A JP2006313231 A JP 2006313231A
Authority
JP
Japan
Prior art keywords
layer
pixel electrode
signal line
titanium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005135917A
Other languages
Japanese (ja)
Inventor
Kensaku Yano
健作 矢野
Azusa Ikeda
梓 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005135917A priority Critical patent/JP2006313231A/en
Publication of JP2006313231A publication Critical patent/JP2006313231A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an array substrate that can keep the ohmic properties between a signal line and a pixel electrode. <P>SOLUTION: A bottom titanium layer 21, an intermediate aluminum layer 22, a top titanium layer 23 and a topcoat layer 24 are consecutively laminated in a vacuum atmosphere on an interlayer insulating film containing a contact hole. The layers are patterned by dry etching by using chlorine gas to form a signal line 13. A passivation film 25 is laminated on the interlayer insulating film to cover the signal line 13, then a contact hole 26 is formed and a pixel electrode 27 is deposited thereon. The pixel electrode 27 is laminated directly on the topcoat layer 24 of the signal line 13 for electrical connection. Thus, the top coat layer 24 of the signal line 13 is connected to the pixel electrode 27 and makes ohmic contact with each other. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、スイッチング素子および画素電極を有するアレイ基板およびその製造方法に関する。   The present invention relates to an array substrate having switching elements and pixel electrodes, and a method for manufacturing the same.

従来、この種のアレイ基板を備えた液晶表示装置としては、ガラス基板上にアンダーコート層が積層され、このアンダーコート層上に各画素に対向して薄膜トランジスタ（ＴＦＴ）が設けられ、この薄膜トランジスタ上に層間膜が積層されている。そして、この層間膜には薄膜トランジスタのドレイン電極に連通したコンタクトホールが設けられており、このコンタクトホールを含む層間膜上に信号線が積層されて、この信号線が薄膜トランジスタのドレイン電極に電気的に接続されている。また、この信号線を覆う層間膜上に保護膜が積層されており、この保護膜には信号線に連通した開口部が設けられている。そして、この開口部を含む保護膜上に画素電極が積層されており、この画素電極が開口部を介して信号線に電気的に接続されている。   Conventionally, as a liquid crystal display device including this type of array substrate, an undercoat layer is laminated on a glass substrate, and a thin film transistor (TFT) is provided on the undercoat layer so as to face each pixel. An interlayer film is laminated on the substrate. The interlayer film has a contact hole communicating with the drain electrode of the thin film transistor. A signal line is stacked on the interlayer film including the contact hole, and the signal line is electrically connected to the drain electrode of the thin film transistor. It is connected. Further, a protective film is laminated on the interlayer film covering the signal line, and the protective film is provided with an opening communicating with the signal line. A pixel electrode is stacked on the protective film including the opening, and the pixel electrode is electrically connected to the signal line through the opening.

ここで、この信号線としては、低抵抗のアルミ系配線、例えばアルミニウム（Ａｌ）や、アルミニウム−ネオジウム（Ｎｄ）などのアルミニウム系合金が用いられている。ところが、この信号線をアルミニウムやアルミニウム系合金のみにて構成したアルミニウム系独立配線とした場合には、この信号線と薄膜トランジスタのドレイン電極との電気的な接続部分において、この薄膜トランジスタのポリシリコンにて構成された半導体層が反応してしまうと、画素電極とも反応してしまう。このため、この種の信号線としては、アルミニウム系材料の上下を、例えばモリブデン（Ｍｏ）などの他の金属材料で覆って挟み込んだ多層配線構造（Ｍｏ／ＡｌＮｄ／Ｍｏ）が用いられている。   Here, as this signal line, a low-resistance aluminum-based wiring, for example, an aluminum-based alloy such as aluminum (Al) or aluminum-neodymium (Nd) is used. However, when this signal line is an aluminum-based independent wiring composed only of aluminum or an aluminum-based alloy, the polysilicon of the thin film transistor is used at the electrical connection between the signal line and the drain electrode of the thin film transistor. If the configured semiconductor layer reacts, the pixel electrode also reacts. For this reason, a multilayer wiring structure (Mo / AlNd / Mo) in which the upper and lower surfaces of an aluminum-based material are covered with another metal material such as molybdenum (Mo) and sandwiched between them is used as this type of signal line.

そして、この多層配線構造の信号線では、アレイ基板上の画素の集積度が低ければ、いわゆるウエットエッチングでパターニングしても寸法精度的に問題ないが、液晶表示装置の高精細化に伴う信号線パターンの微細度や集積化の向上を考慮した場合には、信号線をウエットエッチングにてパターニングするには限界がある。このため、この信号線を、いわゆるドライエッチングにてパターニングして微細化する必要がある。   With this signal line with a multilayer wiring structure, if the degree of integration of the pixels on the array substrate is low, there is no problem in dimensional accuracy even if patterning is performed by so-called wet etching. When considering the fineness of the pattern and the improvement in integration, there is a limit to patterning the signal line by wet etching. For this reason, it is necessary to refine the signal line by patterning by so-called dry etching.

さらに、この種のドライエッチングが可能な信号線としては、アルミニウムの上下がチタン（Ｔｉ）にて積層されたＴｉ／Ａｌ／Ｔｉ積層構造がある。そして、このＴｉ／Ａｌ／Ｔｉ積層構造の信号線は、この信号線を構成するチタンおよびアルミニウムのそれぞれが塩素系ガスに対する反応生成物の蒸気圧が高い。一方、Ｍｏ／ＡｌＮｄ／Ｍｏ多層配線構造の信号線は、この信号線中のネオジウムの反応塩化物または反応フッ化物の蒸気圧が低いから、ドライエッチングには適していない。したがって、この種の信号線をドライエッチングするためには、この信号線をＴｉ／Ａｌ／Ｔｉ積層構造にせざるを得ない。   Further, as a signal line capable of this kind of dry etching, there is a Ti / Al / Ti laminated structure in which the upper and lower surfaces of aluminum are laminated with titanium (Ti). And the signal line of this Ti / Al / Ti laminated structure has a high vapor pressure of the reaction product with respect to chlorine gas in each of titanium and aluminum which constitute this signal line. On the other hand, the signal line of the Mo / AlNd / Mo multilayer wiring structure is not suitable for dry etching because the vapor pressure of the reaction chloride or reaction fluoride of neodymium in the signal line is low. Therefore, in order to dry-etch this type of signal line, this signal line has to be a Ti / Al / Ti laminated structure.

ところが、この種のＴｉ／Ａｌ／Ｔｉ積層構造の信号線は、この信号線中のチタンが酸化されやすく、このチタン膜中または表面には単位体積当たり、チタン原子が１０１８以上１０１９以下個に対して酸素原子（Ｏ）が１０２１以上１０２２個も存在するので、このチタン膜の表面に強固なチタン酸化物が生成されてしまう。したがって、この状態のまま、この信号線上に画素電極を積層させて電気的に接続させた場合には、図１０に示すように、この信号線上のチタン酸化物によって、これら信号線と画素電極との間の電気的な接続が、電流値および電圧値によらず抵抗値が一定なオーミックラインからずれてしまい、非線型な電圧（Ｖ）−電流（Ｉ）特性（ＶＩ特性）となる。そして、このＶＩ特性を確保するためには、信号線と画素電極との電気的な接続をオーミック接触にする必要があり、これら信号線と画素電極との接続がオーミック接触でないと、液晶表示装置の画像特性のうち、階調特性が低下するおそれがある。 However, in this type of Ti / Al / Ti laminated structure signal line, titanium in the signal line is easily oxidized, and there are 10 18 or more and 10 19 or less titanium atoms per unit volume in the titanium film or on the surface. On the other hand, since there are 10 21 or more and 10 22 oxygen atoms (O), a strong titanium oxide is generated on the surface of the titanium film. Therefore, when the pixel electrodes are stacked on the signal lines and are electrically connected in this state, the signal lines and the pixel electrodes are made of titanium oxide on the signal lines as shown in FIG. The electrical connection between them is deviated from the ohmic line having a constant resistance value regardless of the current value and the voltage value, resulting in a non-linear voltage (V) -current (I) characteristic (VI characteristic). In order to ensure the VI characteristics, the electrical connection between the signal line and the pixel electrode needs to be in ohmic contact. If the connection between the signal line and the pixel electrode is not in ohmic contact, the liquid crystal display device Among these image characteristics, the gradation characteristics may be degraded.

したがって、この画素電極を信号線上に積層させる前に、この信号線の表面に形成されたチタン酸化物を予め除去しておく必要がある。そして、この信号線の表面のチタン酸化物を除去する手段としては、薬液を用いたウエットエッチングが考えられるが、この信号線の下に積層されている層間膜に欠陥があった場合には、この層間膜の欠陥を介して薬液が染み込んで薄膜トランジスタを損傷させてしまう可能性がある。このため、この信号線表面のチタン酸化物をドライ方式で除去する必要がある。   Therefore, before laminating the pixel electrode on the signal line, it is necessary to remove in advance the titanium oxide formed on the surface of the signal line. And, as a means for removing titanium oxide on the surface of the signal line, wet etching using a chemical solution can be considered, but when there is a defect in the interlayer film laminated under the signal line, The chemical solution may permeate through the defects of the interlayer film and damage the thin film transistor. For this reason, it is necessary to remove the titanium oxide on the surface of the signal line by a dry method.

ここで、この信号線表面のチタン酸化物をドライ方式で除去する手段としては、いわゆる逆スパッタ法が考えられる。そして、この逆スパッタ法とは、アルゴン（Ａｒ）などの不活性ガスを放電させて、この不活性ガス中のアルゴンイオン（Ａｒ＋）をチタン酸化物に衝突させて、このチタン酸化物を除去する方法である。さらに、この種の逆スパッタ法としては、ガラス基板上の保護膜上に透明導電膜を形成してから、真空チャンバに水素（Ｈ２）を主成分とするガスを導入してから電界を印加してプラズマを発生させて、この透明導電膜の表面を水素（Ｈ２）イオンにて逆スパッタする方法が知られている（例えば、特許文献１参照。）。
特開平１０−１０５５７号公報 Here, as a means for removing the titanium oxide on the surface of the signal line by a dry method, a so-called reverse sputtering method can be considered. And this reverse sputtering method removes the titanium oxide by discharging an inert gas such as argon (Ar) and causing the argon ions (Ar + ) in the inert gas to collide with the titanium oxide. It is a method to do. Furthermore, as this kind of reverse sputtering method, a transparent conductive film is formed on a protective film on a glass substrate, and then an electric field is applied after introducing a gas containing hydrogen (H 2 ) as a main component into a vacuum chamber. A method is known in which plasma is generated and the surface of the transparent conductive film is reverse-sputtered with hydrogen (H 2 ) ions (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 10-10557

しかしながら、上述した逆スパッタ法であっても、信号線の表面のチタン酸化物が強固であるから、水素イオンのみでは所望する時間内に効率良くチタン酸化物を除去することが容易ではない。すなわち、このチタン酸化物を逆スパッタする時間を延々と長くすることによって、このチタン酸化物を原理的に完全に除去でき、信号線のチタン層と画素電極との接触を理想的なオーミック状態に近づけることができるが、この逆スパッタ時間を長くした場合には、生産性が低くなり実用的ではない。   However, even with the reverse sputtering method described above, since the titanium oxide on the surface of the signal line is strong, it is not easy to efficiently remove the titanium oxide within a desired time with only hydrogen ions. That is, by increasing the time for reverse sputtering of the titanium oxide, the titanium oxide can be completely removed in principle, and the contact between the titanium layer of the signal line and the pixel electrode becomes an ideal ohmic state. However, when the reverse sputtering time is increased, productivity is lowered and it is not practical.

このため、この逆スパッタ時の水素イオンに印加する放電量を増加させて、この水素イオンの加速エネルギを増加させることによって、チタン酸化物の除去効率を改善することも考えられるが、この場合には、薄膜トランジスタ全体にダメージを与えてしまうおそれがあり、この薄膜トランジスタのトランジスタ特性、すなわちＴＦＴ特性を低下させてしまうおそれがあるという問題を有している。   Therefore, it is conceivable to improve the removal efficiency of titanium oxide by increasing the amount of discharge applied to the hydrogen ions during reverse sputtering and increasing the acceleration energy of the hydrogen ions. Has a problem that the whole thin film transistor may be damaged, and the transistor characteristic of the thin film transistor, that is, the TFT characteristic may be deteriorated.

本発明は、このような点に鑑みなされたもので、配線部と画素電極との間のオーミック性を確保できるアレイ基板およびその製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide an array substrate that can ensure ohmic properties between a wiring portion and a pixel electrode, and a method for manufacturing the same.

本発明は、基板と、この基板上に設けられたスイッチング素子と、前記基板上に設けられ前記スイッチング素子に電気的に接続された配線部と、前記基板上に設けられ前記スイッチング素子にて制御される画素電極とを具備し、前記配線部は、導電層と、この導電層上に設けられチタン（Ｔｉ）にて構成されたチタン層と、このチタン層上に設けられ前記画素電極に電気的に接続されモリブデン（Ｍｏ）にて構成されたモリブデン層とを有するものである。   The present invention includes a substrate, a switching element provided on the substrate, a wiring portion provided on the substrate and electrically connected to the switching element, and a control provided by the switching element provided on the substrate. And the wiring portion includes a conductive layer, a titanium layer provided on the conductive layer and made of titanium (Ti), and provided on the titanium layer and electrically connected to the pixel electrode. And a molybdenum layer composed of molybdenum (Mo).

また、基板と、この基板上に設けられたスイッチング素子と、前記基板上に設けられ前記スイッチング素子に電気的に接続された配線部と、前記基板上に設けられ前記スイッチング素子にて制御される画素電極とを具備し、前記配線部が、導電層と、この導電層上に設けられ前記画素電極に電気的に接続されチタン（Ｔｉ）にて構成されたチタン層とを有するアレイ基板の製造方法であって、前記配線部のチタン層に、アルゴン（Ａｒ）と水素（Ｈ２）および水蒸気（Ｈ２Ｏ）のいずれかとの混合ガスを吹き付けて、前記チタン層の表面に形成される酸化膜を除去する除去工程と、この除去工程にて前記酸化膜が除去された前記チタン層上に画素電極を設けて、この画素電極を前記チタン層に電気的に接続させる画素電極形成工程とを具備したものである。 A substrate; a switching element provided on the substrate; a wiring portion provided on the substrate and electrically connected to the switching element; and provided on the substrate and controlled by the switching element. Manufacturing of an array substrate having a pixel electrode, wherein the wiring portion includes a conductive layer, and a titanium layer provided on the conductive layer and electrically connected to the pixel electrode and made of titanium (Ti). In this method, a mixed gas of argon (Ar), hydrogen (H 2 ), and water vapor (H 2 O) is sprayed on the titanium layer of the wiring part to form an oxidation formed on the surface of the titanium layer. A removing step of removing the film, and a pixel electrode forming step of providing a pixel electrode on the titanium layer from which the oxide film has been removed in the removing step and electrically connecting the pixel electrode to the titanium layer. Equipped It is a thing.

本発明によれば、導電層と、この導電層上に設けられチタン（Ｔｉ）にて構成されたチタン層と、このチタン層上に設けられモリブデン（Ｍｏ）にて構成されたモリブデン層とを有する配線部とし、この配線部のモリブデン層を画素電極に電気的に接続させる構成とした。この結果、このモリブデン層を前処理などすることなく、このモリブデン層上に画素電極を直接接続させても、このモリブデン層と画素電極とのオーミック接触が可能となるから、配線部と画素電極との間のオーミック性を確保できる。   According to the present invention, a conductive layer, a titanium layer provided on the conductive layer and made of titanium (Ti), and a molybdenum layer provided on the titanium layer and made of molybdenum (Mo) are provided. The wiring portion has a structure in which the molybdenum layer of the wiring portion is electrically connected to the pixel electrode. As a result, ohmic contact between the molybdenum layer and the pixel electrode is possible even if the pixel electrode is directly connected to the molybdenum layer without pretreatment of the molybdenum layer. The ohmic property between can be secured.

また、導電層と、この導電層上に設けられ画素電極に電気的に接続されチタン（Ｔｉ）にて構成されたチタン層とを有する配線部のチタン層に、アルゴン（Ａｒ）と水素（Ｈ２）および水蒸気（Ｈ２Ｏ）のいずれかとの混合ガスを吹き付けて、このチタン層の表面に形成される酸化膜を除去してから、このチタン層上に画素電極を設けて、この画素電極をチタン層に電気的に接続させる構成とした。この結果、このチタン層の表面に形成される酸化膜を容易に除去でき、このチタン層と画素電極とのオーミック接触が可能となるから、配線部と画素電極とのオーミック性を確保できる。 In addition, argon (Ar) and hydrogen (H) are formed on a titanium layer of a wiring portion including a conductive layer and a titanium layer provided on the conductive layer and electrically connected to the pixel electrode and configured by titanium (Ti). 2 ) A mixed gas with either water vapor (H 2 O) is sprayed to remove the oxide film formed on the surface of the titanium layer, and then a pixel electrode is provided on the titanium layer. Was electrically connected to the titanium layer. As a result, the oxide film formed on the surface of the titanium layer can be easily removed and the ohmic contact between the titanium layer and the pixel electrode is possible, so that the ohmic property between the wiring portion and the pixel electrode can be ensured.

以下、本発明の液晶表示装置の第１の実施の形態の構成を図１および図２を参照して説明する。   The configuration of the first embodiment of the liquid crystal display device of the present invention will be described below with reference to FIG. 1 and FIG.

図１および図２において、１は液晶表示装置としての液晶表示素子である。この液晶表示素子１は、画像表示が可能な平面表示装置であって、略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板３を備えている。このガラス基板３の一主面である表面上には、アンダーコート層４が積層されている。   1 and 2, reference numeral 1 denotes a liquid crystal display element as a liquid crystal display device. The liquid crystal display element 1 is a flat display device capable of displaying an image, and includes an array substrate 2 having a substantially rectangular flat plate shape. The array substrate 2 includes a glass substrate 3 which is a translucent substrate as a substantially transparent rectangular flat plate-like insulating substrate. An undercoat layer 4 is laminated on the surface which is one main surface of the glass substrate 3.

そして、このアンダーコート層４上には、スイッチング素子としての複数の薄膜トランジスタ（ＴＦＴ）５がマトリクス状に設けられている。そして、これら薄膜トランジスタ５は、アンダーコート層４上に積層されて設けられた半導体層としての細長矩形状の活性層６を備えている。この活性層６は、非晶質半導体薄膜としてのアモルファスシリコン（ａ−Ｓｉ）薄膜のレーザアニールによる溶融結晶化にて設けられた多結晶半導体薄膜としてのポリシリコン（ｐ−Ｓｉ）薄膜にて構成されている。さらに、この活性層６の両側には、ドレイン電極７およびソース電極８が設けられている。そして、これらドレイン電極７およびソース電極８の間には図示しないゲート電極が電気的に絶縁されて設けられている。また、このゲート電極は、このゲート電極と同じ層に配線された図示しない走査線に一体的に電気的に接続されている。   On the undercoat layer 4, a plurality of thin film transistors (TFTs) 5 as switching elements are provided in a matrix. These thin film transistors 5 include an elongated rectangular active layer 6 as a semiconductor layer provided by being laminated on the undercoat layer 4. The active layer 6 is composed of a polysilicon (p-Si) thin film as a polycrystalline semiconductor thin film provided by melt crystallization of an amorphous silicon (a-Si) thin film as an amorphous semiconductor thin film by laser annealing. Has been. Furthermore, a drain electrode 7 and a source electrode 8 are provided on both sides of the active layer 6. A gate electrode (not shown) is provided between the drain electrode 7 and the source electrode 8 so as to be electrically insulated. The gate electrode is integrally electrically connected to a scanning line (not shown) wired in the same layer as the gate electrode.

さらに、薄膜トランジスタ５を覆うアンダーコート層４上には、層間膜としての保護膜である層間絶縁膜11が積層されて設けられている。この層間絶縁膜11には、この層間絶縁膜11を貫通して薄膜トランジスタ５のドレイン電極７に導通した導通部としてのスルーホールであるコンタクトホール12が開口形成されている。このコンタクトホール12は、平面視でドレイン電極７上に設けられており、このドレイン電極７に連通している。また、このコンタクトホール12を含む層間絶縁膜11上には、導電性を有する配線部としての信号線13が積層されて設けられている。この信号線13は、コンタクトホール12を介して薄膜トランジスタ５のドレイン電極７に電気的に接続されている。さらに、この信号線13は、平面視で薄膜トランジスタ５上を覆うように設けられている。   Further, on the undercoat layer 4 covering the thin film transistor 5, an interlayer insulating film 11 as a protective film as an interlayer film is laminated and provided. In the interlayer insulating film 11, a contact hole 12 that is a through hole is formed as a conduction portion that penetrates the interlayer insulating film 11 and is conducted to the drain electrode 7 of the thin film transistor 5. The contact hole 12 is provided on the drain electrode 7 in plan view and communicates with the drain electrode 7. On the interlayer insulating film 11 including the contact hole 12, a signal line 13 as a conductive wiring portion is laminated and provided. The signal line 13 is electrically connected to the drain electrode 7 of the thin film transistor 5 through the contact hole 12. Further, the signal line 13 is provided so as to cover the thin film transistor 5 in a plan view.

また、この信号線13は、多重配線構造、例えば４層構造である積層構造であって、コンタクトホール12を含む層間絶縁膜11上に積層された第１層としての最下層であるボトムチタン層21を備えている。このボトムチタン層21は、チタン（Ｔｉ）にて構成されたチタン層であって、例えば１０００オングストローム[Å]程度の膜厚寸法に設けられている。そして、このボトムチタン層21は、コンタクトホール12を介して薄膜トランジスタ５のドレイン電極７に電気的に接続されている。   The signal line 13 has a multiple wiring structure, for example, a laminated structure having a four-layer structure, and is a bottom titanium layer as a lowermost layer as a first layer laminated on the interlayer insulating film 11 including the contact hole 12. 21. The bottom titanium layer 21 is a titanium layer made of titanium (Ti), and is provided with a film thickness of, for example, about 1000 angstroms [Å]. The bottom titanium layer 21 is electrically connected to the drain electrode 7 of the thin film transistor 5 through the contact hole 12.

さらに、このボトムチタン層21上には、第２層としての中間アルミ層22が成膜されて積層されている。この中間アルミ層22は、アルミニウム（Ａｌ）にて構成されたアルミニウム層であって、例えば５０００Å程度の膜厚寸法に設けられている。ここで、これらボトムチタン層21および中間アルミ層22によって、導電性を有する導電下層としての導電層20が構成されている。   Further, an intermediate aluminum layer 22 as a second layer is formed and laminated on the bottom titanium layer 21. The intermediate aluminum layer 22 is an aluminum layer made of aluminum (Al), and is provided with a film thickness of about 5000 mm, for example. Here, the bottom titanium layer 21 and the intermediate aluminum layer 22 constitute a conductive layer 20 as a conductive lower layer having conductivity.

また、この導電層20の中間アルミ層22上には、第３層としてのトップチタン層23が成膜されて積層されている。このトップチタン層23は、ボトムチタン層21と同様に、チタンにて構成されたチタン層であって、例えば１０００Å程度の膜厚寸法に設けられている。ここで、このトップチタン層は、単位体積当たりチタン原子が１０１８以上１０１９以下個に対して酸素原子（Ｏ）が１０２１以上１０２２個も存在するから、チタン酸化物が生成されやすい。 A top titanium layer 23 as a third layer is formed and laminated on the intermediate aluminum layer 22 of the conductive layer 20. The top titanium layer 23 is a titanium layer made of titanium like the bottom titanium layer 21, and is provided with a film thickness of about 1000 mm, for example. Wherein the top layer of titanium, since titanium atoms per unit volume oxygen atom (O) is also present 10 22 10 21 or more with respect to 10 19 or less pieces 10 18 or more, likely titanium oxide is produced.

また、このトップチタン層23上には、第４層としての最上層である比較的薄いトップコート層24が成膜されて積層されている。このトップコート層24は、モリブデン（Ｍｏ）にて構成されたモリブデン層であって、好ましくは５０Å以上１５０Å以下、具体的には１００Å程度の膜厚寸法に設けられている。さらに、このトップコート層24は、ボトムチタン層21、中間アルミ層22およびトップチタン層23のそれぞれに比べエッチング速度が遅く構成されている。   On the top titanium layer 23, a relatively thin topcoat layer 24, which is the uppermost layer as the fourth layer, is formed and laminated. The topcoat layer 24 is a molybdenum layer made of molybdenum (Mo), and is preferably provided with a film thickness of about 50 to 150 mm, specifically about 100 mm. Further, the top coat layer 24 has a lower etching rate than the bottom titanium layer 21, the intermediate aluminum layer 22, and the top titanium layer 23, respectively.

そして、ボトムチタン層21上に中間アルミ層22が積層され、この中間アルミ層22上にトップチタン層23が積層され、このトップチタン層23上にトップコート層24が積層されたＴｉ／Ａｌ／Ｔｉ／Ｍｏの４層構造の信号線13を覆う層間絶縁膜11上の全面には、保護膜としてのパッシベーション膜25が積層されている。このパッシベーション膜25は、窒化ケイ素膜にて構成されている。さらに、このパッシベーション膜25には、このパッシベーション膜25を貫通して信号線13のトップコート層24に導通した導通部としてのスルーホールであるコンタクトホール26が開口形成されている。このコンタクトホール26は、フッ素系ガスによる吹き付けにて形成されている。さらに、このコンタクトホール26は、平面視で信号線13上に設けられており、この信号線13のトップコート層24の一部に連通している。   Then, an intermediate aluminum layer 22 is laminated on the bottom titanium layer 21, a top titanium layer 23 is laminated on the intermediate aluminum layer 22, and a top coat layer 24 is laminated on the top titanium layer 23. A passivation film 25 as a protective film is laminated on the entire surface of the interlayer insulating film 11 covering the signal line 13 having a four-layer structure of Ti / Mo. The passivation film 25 is composed of a silicon nitride film. Further, the passivation film 25 is formed with a contact hole 26 that is a through hole as a conductive portion that penetrates the passivation film 25 and is conducted to the top coat layer 24 of the signal line 13. The contact hole 26 is formed by spraying with a fluorine-based gas. Further, the contact hole 26 is provided on the signal line 13 in a plan view and communicates with a part of the top coat layer 24 of the signal line 13.

また、このコンタクトホール26を含むパッシベーション膜25上には、透明導電膜としてのＩＴＯ（Indium-Tin-Oxide）膜にて構成された画素電極27が積層されて設けられている。この画素電極27は、コンタクトホール26を介して信号線13のトップコート層14上に直接的に積層されて電気的に接続されており、このトップコート層14を介して信号線13と画素電極27とのオーミック接触（ohmic contact）が確保されている。さらに、この画素電極27は、平面視で薄膜トランジスタ５上を覆うように設けられている。そして、この画素電極27を覆うパッシベーション膜25上の全面には、ポリイミドの配向処理にて構成された配向膜28が積層されて設けられている。   On the passivation film 25 including the contact hole 26, a pixel electrode 27 made of an ITO (Indium-Tin-Oxide) film as a transparent conductive film is laminated and provided. The pixel electrode 27 is directly stacked on the top coat layer 14 of the signal line 13 through the contact hole 26 and electrically connected thereto, and the signal line 13 and the pixel electrode are connected through the top coat layer 14. Ohmic contact with 27 is secured. Further, the pixel electrode 27 is provided so as to cover the thin film transistor 5 in a plan view. Then, on the entire surface of the passivation film 25 covering the pixel electrode 27, an alignment film 28 constituted by polyimide alignment processing is laminated and provided.

ここで、上記オーミック接触とは、抵抗性の接触のことであり、電流値および電圧値に関わらず抵抗値が一定な状態での電気的な接触をいう。したがって、完全なオーミック接触では、接触界面が純粋な抵抗（resistance）分だけを有することになる。すなわち、このオーミック接触とは、接触部分においてオームの法則、すなわち電圧（Ｖ）が係数（Ｒ）で電流（Ｉ）に比例するＶ＝ＲＩの関係に従っている電気的な接触をいう。   Here, the ohmic contact is a resistive contact, and means an electrical contact in a state where the resistance value is constant regardless of the current value and the voltage value. Therefore, in a perfect ohmic contact, the contact interface has only a pure resistance. In other words, the ohmic contact means an electrical contact in accordance with Ohm's law, that is, the voltage (V) is proportional to the current (I) with a coefficient (R) at the contact portion.

一方、アレイ基板２に対向して矩形平板状の対向基板31が配設されている。この対向基板31は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板32を備えている。このガラス基板32のアレイ基板２に対向した側の一主面には、カラーフィルタ層33が積層されて設けられている。さらに、このカラーフィルタ層33を覆うガラス基板32上には、透明導電膜としてのＩＴＯ膜にて構成された対向電極34が積層されて設けられている。また、この対向電極34上には、ラビング処理されたポリイミド（ＰＩ）にて構成された配向膜35が積層されて設けられている。そして、この配向膜35とアレイ基板２の配向膜28との間には、液晶組成物36が注入されて封止されて光変調層として液晶層37が介在されて設けられている。   On the other hand, an opposing substrate 31 having a rectangular flat plate shape is disposed to face the array substrate 2. The counter substrate 31 includes a glass substrate 32 that is a translucent substrate as a substantially transparent rectangular flat plate-like insulating substrate. A color filter layer 33 is laminated on one main surface of the glass substrate 32 facing the array substrate 2. Further, on the glass substrate 32 covering the color filter layer 33, a counter electrode 34 composed of an ITO film as a transparent conductive film is laminated and provided. On the counter electrode 34, an alignment film 35 made of rubbed polyimide (PI) is laminated and provided. A liquid crystal composition 36 is injected and sealed between the alignment film 35 and the alignment film 28 of the array substrate 2, and a liquid crystal layer 37 is provided as a light modulation layer.

次に、上記第１の実施の形態の液晶表示素子の製造方法について説明する。   Next, a manufacturing method of the liquid crystal display element of the first embodiment will be described.

まず、ガラス基板３上にアンダーコート層４を積層させて堆積させてから、このアンダーコート層４上に薄膜トランジスタ５を作成する。   First, the undercoat layer 4 is laminated and deposited on the glass substrate 3, and then the thin film transistor 5 is formed on the undercoat layer 4.

この後、この薄膜トランジスタ５を覆うアンダーコート層４上に層間絶縁膜11を積層させて堆積させてから、この層間絶縁膜11にコンタクトホール12を設けて薄膜トランジスタ５のドレイン電極７を導通させる。   Thereafter, an interlayer insulating film 11 is laminated and deposited on the undercoat layer 4 covering the thin film transistor 5, and then a contact hole 12 is provided in the interlayer insulating film 11 to make the drain electrode 7 of the thin film transistor 5 conductive.

次いで、このコンタクトホール12が設けられたガラス基板３を図示しない真空チャンバ内へと搬送して、真空雰囲気下へと移動させる。   Next, the glass substrate 3 provided with the contact holes 12 is transferred into a vacuum chamber (not shown) and moved to a vacuum atmosphere.

そして、この真空雰囲気下で、コンタクトホール12を含む層間絶縁膜11上に、膜厚１０００Åのボトムチタン層21、膜厚５０００Åの中間アルミ層22、膜厚１０００Åのトップチタン層23、および膜厚１００Åのトップコート層24の順にスパッタ成膜にて真空状態を破ることなく連続的に積層させる。次に、塩素系ガスを用いたドライエッチングにてパターニングして信号線13とし、この信号線13のボトムチタン層21を薄膜トランジスタ５のドレイン電極７に電気的に接続させる。したがって、この信号線13のトップチタン層23が空気雰囲気、すなわち酸素が含まれた雰囲気に曝されることがないので、このトップチタン層23の表面が酸化して、このトップチタン層23の表面にチタン酸化物が生成されることはない。   Then, in this vacuum atmosphere, on the interlayer insulating film 11 including the contact hole 12, a bottom titanium layer 21 having a thickness of 1000 mm, an intermediate aluminum layer 22 having a thickness of 5000 mm, a top titanium layer 23 having a thickness of 1000 mm, and a film thickness The top coat layer 24 having a thickness of 100 mm is successively laminated by sputtering film formation without breaking the vacuum state. Next, patterning is performed by dry etching using a chlorine-based gas to form a signal line 13, and the bottom titanium layer 21 of the signal line 13 is electrically connected to the drain electrode 7 of the thin film transistor 5. Therefore, since the top titanium layer 23 of the signal line 13 is not exposed to the air atmosphere, that is, the atmosphere containing oxygen, the surface of the top titanium layer 23 is oxidized and the surface of the top titanium layer 23 is No titanium oxide is produced.

この状態で、この信号線13を覆う層間絶縁膜11上にパッシベーション膜25を積層させて堆積させてから、このパッシベーション膜25にコンタクトホール26を設けて信号線13のトップコート層24の一部を導通させる。   In this state, a passivation film 25 is laminated and deposited on the interlayer insulating film 11 covering the signal line 13, and then a contact hole 26 is provided in the passivation film 25 to form a part of the top coat layer 24 of the signal line 13. Is made conductive.

この後、このコンタクトホール26を含むパッシベーション膜25上に画素電極27を積層させて、この画素電極27を信号線13のトップコート層24上に直接積層させて電気的に接続させる。このとき、この信号線13のトップコート層24と画素電極27との電気的な接続が完全なオーミック接触となる。   Thereafter, a pixel electrode 27 is stacked on the passivation film 25 including the contact hole 26, and the pixel electrode 27 is directly stacked on the top coat layer 24 of the signal line 13 to be electrically connected. At this time, the electrical connection between the top coat layer 24 of the signal line 13 and the pixel electrode 27 is a complete ohmic contact.

次いで、この画素電極27を覆うパッシベーション膜25上に配向膜28を積層させて堆積させる。   Next, an alignment film 28 is laminated and deposited on the passivation film 25 covering the pixel electrode 27.

さらに、この配向膜28に対向基板31の配向膜35を対向させて、この対向基板31とアレイ基板２とを貼り合わせてから、これらアレイ基板２の配向膜28と対向基板31の配向膜35との間に液晶組成物36を注入して液晶層37を介在させて液晶表示素子１とする。   Further, the alignment film 35 of the counter substrate 31 is opposed to the alignment film 28 and the counter substrate 31 and the array substrate 2 are bonded together, and then the alignment film 28 of the array substrate 2 and the alignment film 35 of the counter substrate 31 are bonded. A liquid crystal composition 36 is injected between them and a liquid crystal layer 37 is interposed therebetween to obtain the liquid crystal display element 1.

上述したように、上記第１の実施の形態によれば、コンタクトホール12を含む層間絶縁膜11上に、真空雰囲気下でボトムチタン層21、中間アルミ層22、トップチタン層23およびトップコート層24を連続的に積層させてから、塩素系ガスを用いたドライエッチングにてパターニングして信号線13とした。さらに、この信号線13を覆う層間絶縁膜11上にパッシベーション膜25を積層させてから、このパッシベーション膜25にコンタクトホール26を設けて画素電極27を積層させ、この画素電極27を信号線13のトップコート層24上に直接積層させて電気的に接続させることにより、この信号線13のトップコート層24と画素電極27との接続が完全なオーミック接触となる。   As described above, according to the first embodiment, the bottom titanium layer 21, the intermediate aluminum layer 22, the top titanium layer 23, and the top coat layer are formed on the interlayer insulating film 11 including the contact hole 12 in a vacuum atmosphere. After 24 were continuously laminated, patterning was performed by dry etching using a chlorine-based gas to form a signal line 13. Further, after a passivation film 25 is laminated on the interlayer insulating film 11 covering the signal line 13, a contact hole 26 is provided in the passivation film 25, a pixel electrode 27 is laminated, and the pixel electrode 27 is connected to the signal line 13. By directly laminating and electrically connecting on the topcoat layer 24, the connection between the topcoat layer 24 of the signal line 13 and the pixel electrode 27 becomes a complete ohmic contact.

したがって、この信号線13のトップコート層24を、何ら前処理などすることなく、このトップコート層24上に画素電極27を直接積層させて電気的に接続させることによって、このトップコート層24と画素電極27との完全なオーミック接触が可能となる。よって、信号線13と画素電極27との間のオーミック性を確実に確保できる。   Therefore, the topcoat layer 24 of the signal line 13 is directly stacked on the topcoat layer 24 and electrically connected without any pretreatment, and thus the topcoat layer 24 and the topcoat layer 24 are electrically connected. Complete ohmic contact with the pixel electrode 27 is possible. Therefore, the ohmic property between the signal line 13 and the pixel electrode 27 can be reliably ensured.

さらに、信号線13のドライエッチングとしては、微細化手段の一般的な方法である反応性イオンエッチング方式を用い、このときのエッチング条件としては、少なくともボトムチタン層21、中間アルミ層22およびトップチタン層23のエッチング速度が同じになるような条件が必要である。そして、信号線13を構成するボトムチタン層21、中間アルミ層22、トップチタン層23およびトップコート層24それぞれのエッチング速度を、塩素系ガスの流量を４００ｓｃｃｍとし、この塩素系ガスの圧力を２Ｐａとし、スパッタ装置への投入パワーである放電パワーを１２００Ｗとした条件で評価したところ、トップコート層24のエッチング速度（ＳＭｏ）が１０００Å／分以下で、ボトムチタン層21のエッチング速度（ＳＴｉ）、中間アルミ層22のエッチング速度（ＳＡｌ）およびトップチタン層23のエッチング速度（ＳＴｉ）のそれぞれが３０００Å／分以下であった。そして、このときのエッチング条件を変更しても、エッチング速度の関係がＳＭｏ＜ＳＴｉ≒ＳＡｌで変化しなかった。 Further, as the dry etching of the signal line 13, a reactive ion etching method, which is a general method of miniaturization means, is used, and the etching conditions at this time include at least the bottom titanium layer 21, the intermediate aluminum layer 22, and the top titanium. Conditions are required such that the etching rate of layer 23 is the same. Then, the etching rates of the bottom titanium layer 21, the intermediate aluminum layer 22, the top titanium layer 23, and the top coat layer 24 constituting the signal line 13 are set such that the flow rate of chlorine gas is 400 sccm, and the pressure of this chlorine gas is 2 Pa. When the discharge power as the input power to the sputtering apparatus was 1200 W, the etching rate (S Mo ) of the top coat layer 24 was 1000 Å / min or less and the etching rate (S Ti of the bottom titanium layer 21 was ), each of the etching speed of the intermediate etch rate of the aluminum layer 22 (S Al) and the top titanium layer 23 (S Ti) is less than or equal to 3000 Å / min. And even if the etching conditions at this time were changed, the relationship between the etching rates did not change as S Mo <S Ti ≈S Al .

一般に、エッチング速度が相対的に遅い材料であるトップコート層24が積層膜である信号線13の最上層に存在する場合には、この信号線13をエッチングした後のエッチング形状に問題が生じるおそれがある。そして、この信号線13のエッチング形状は、トップコート層24の膜厚にも関係している。例えば、このトップコート層24の膜厚を３００Åとした図１１に示す比較例の場合には、信号線13のエッチングが終了した直後において、この信号線13のトップコート層24上にレジスト39が積層されて被覆されている。   In general, when the top coat layer 24, which is a material having a relatively low etching rate, is present in the uppermost layer of the signal line 13 that is a laminated film, a problem may occur in the etching shape after the signal line 13 is etched. There is. The etching shape of the signal line 13 is also related to the film thickness of the topcoat layer 24. For example, in the case of the comparative example shown in FIG. 11 in which the thickness of the top coat layer 24 is 300 mm, the resist 39 is formed on the top coat layer 24 of the signal line 13 immediately after the etching of the signal line 13 is completed. Laminated and covered.

そして、図１１に示すように、このトップコート層24よりもボトムチタン層21、中間アルミ層22およびトップチタン層23のそれぞれが側面視凹状に内側にくびれている。この現象は、トップコート層24のエッチング速度が遅いので、このトップコート層24の水平方向の後退速度が遅く、このトップコート層24に比べボトムチタン層21、中間アルミ層22およびトップチタン層23の後退速度が速いために生じる現象である。そして、この現象は、トップコート層24の膜厚が厚くなるほど著しくなるので、信号線13の加工精度を損ねてしまう。   As shown in FIG. 11, the bottom titanium layer 21, the intermediate aluminum layer 22, and the top titanium layer 23 are constricted inwardly in a side view than the top coat layer 24. This phenomenon is because the etching rate of the top coat layer 24 is slow, the horizontal retreat speed of the top coat layer 24 is slow, and the bottom titanium layer 21, the intermediate aluminum layer 22 and the top titanium layer 23 are slower than the top coat layer 24. This is a phenomenon that occurs due to the high retraction speed. This phenomenon becomes more prominent as the thickness of the topcoat layer 24 increases, so that the processing accuracy of the signal line 13 is impaired.

このため、この信号線13のトップコート層24の膜厚を薄くする必要がある。ところが、このトップコート層24の膜厚が薄すぎると画素電極27とのオーミック性が崩れてくる。すなわち、このトップコート層24の加工形状と、画素電極27とのオーミック性とは相対する関係、いわゆるトレードオフの関係にある。そこで、このトップコート層24の膜厚をパラメータとして変化させて、このトップコート層24の加工形状とオーミック性との関係を調べたところ、このトップコート層24の膜厚が１５０Å以上の付近から、このトップコート層24の形状異常が発生し始めた。   Therefore, it is necessary to reduce the thickness of the top coat layer 24 of the signal line 13. However, if the thickness of the topcoat layer 24 is too thin, ohmic properties with the pixel electrode 27 are destroyed. In other words, the processed shape of the topcoat layer 24 and the ohmic property with the pixel electrode 27 are in a relationship that is opposite to each other, that is, a so-called trade-off relationship. Therefore, by changing the film thickness of the top coat layer 24 as a parameter and examining the relationship between the processed shape of the top coat layer 24 and the ohmic property, the film thickness of the top coat layer 24 is around 150 mm or more. The shape abnormality of the top coat layer 24 started to occur.

一方、このトップコート層24の膜厚を薄くした場合には、このトップコート層24の膜厚を１００Å以下にした付近から、このトップコート層24が連続した膜ではなくなって島状化するが、このトップコート層24の膜厚が５０Å程度まではオーミック性を確保できた。そして、このトップコート層24の膜厚を５０Å以下にした場合には、このトップコート層24のオーミック性が崩れてきて、非線型特性となった。したがって、このトップコート層24の膜厚が５０Å以上１５０Å以下の範囲であれば、信号線13のエッチング形状として、この信号線13の端面の垂直加工が可能であるとともに、この信号線13と画素電極27との間のオーミック性を確保できることが分かった。   On the other hand, when the film thickness of the topcoat layer 24 is reduced, the topcoat layer 24 is not a continuous film and is islanded from the vicinity where the film thickness of the topcoat layer 24 is 100 mm or less. The ohmic property could be secured until the top coat layer 24 had a thickness of about 50 mm. When the film thickness of the top coat layer 24 is 50 mm or less, the ohmic property of the top coat layer 24 is broken and non-linear characteristics are obtained. Therefore, if the film thickness of the top coat layer 24 is in the range of 50 mm to 150 mm, the end surface of the signal line 13 can be vertically processed as the etched shape of the signal line 13, and the signal line 13 and the pixel It was found that the ohmic property with the electrode 27 can be secured.

この結果、信号線13と画素電極27とのオーミック性を確保できるとともに、この信号線13のエッチング時の断面形状も正常にできる。よって、この信号線13のパターニングとしてドライエッチングを用い、この信号線13のトップコート層24の膜厚を５０Å以上１５０Å以下の範囲とすることによって、この信号線13の断面の形状と画素電極27とのオーミック性とのそれぞれを確保できる。したがって、これら信号線13と画素電極27との間の接触を、線型のオーミック接触に確保できるので、薄膜トランジスタ５のＴＦＴ特性の劣化を防止できるから、液晶表示素子１の階調特性を確保できる。   As a result, the ohmic property between the signal line 13 and the pixel electrode 27 can be secured, and the cross-sectional shape of the signal line 13 at the time of etching can be made normal. Therefore, dry etching is used as the patterning of the signal line 13, and the thickness of the top coat layer 24 of the signal line 13 is set in the range of 50 mm to 150 mm, whereby the cross-sectional shape of the signal line 13 and the pixel electrode 27 are obtained. And the ohmic nature of each. Therefore, since the contact between the signal line 13 and the pixel electrode 27 can be ensured as a linear ohmic contact, the TFT characteristics of the thin film transistor 5 can be prevented from being deteriorated, so that the gradation characteristics of the liquid crystal display element 1 can be ensured.

なお、上記第１の実施の形態では、ボトムチタン層21、中間アルミ層22、トップチタン層23およびトップコート層24を積層させた４層構造の信号線13について説明したが、図３および図４に示す第２の実施の形態のように、ボトムチタン層21、中間アルミ層22およびトップチタン層23を積層させた３層構造の信号線13の最上層に位置するトップチタン層23の表面に、アルゴン（Ａｒ）と水素（Ｈ２）および水蒸気（Ｈ２Ｏ）のいずれかとの混合ガスを吹き付けて、このトップチタン層23の表面に形成されるチタン酸化物Ａを除去してから画素電極を積層させる構成とすることもできる。ここで、このチタン酸化物Ａは、トップチタン層23の表面が酸化されて形成される自然酸化物としてのＴｉ酸化膜である。 In the first embodiment, the signal line 13 having the four-layer structure in which the bottom titanium layer 21, the intermediate aluminum layer 22, the top titanium layer 23, and the top coat layer 24 are stacked has been described. As in the second embodiment shown in FIG. 4, the surface of the top titanium layer 23 located at the uppermost layer of the signal line 13 having a three-layer structure in which the bottom titanium layer 21, the intermediate aluminum layer 22, and the top titanium layer 23 are laminated. Then, a mixed gas of argon (Ar), hydrogen (H 2 ), and water vapor (H 2 O) is sprayed to remove the titanium oxide A formed on the surface of the top titanium layer 23, and then the pixel. It can also be set as the structure which laminates | stacks an electrode. Here, the titanium oxide A is a Ti oxide film as a natural oxide formed by oxidizing the surface of the top titanium layer 23.

また、信号線13は、ボトムチタン層21上に中間アルミ層22が積層され、この中間アルミ層22上にトップチタン層23が積層されたＴｉ／Ａｌ／Ｔｉの３層構造である。そして、この信号線13のトップチタン層23は、このトップチタン層23の表面に、アルゴンガスに水素または水蒸気が加えられた混合ガスが吹き付けられて、このトップチタン層23の表面のチタン酸化物Ａをチタン水素化物に化学的に変化させて、このチタン水素化物を効率良く除去してから、このトップチタン層23の表面にコンタクトホール26を介して画素電極27が積層されている。   The signal line 13 has a three-layer structure of Ti / Al / Ti in which an intermediate aluminum layer 22 is laminated on the bottom titanium layer 21 and a top titanium layer 23 is laminated on the intermediate aluminum layer 22. Then, the top titanium layer 23 of the signal line 13 is sprayed on the surface of the top titanium layer 23 with a mixed gas in which hydrogen or water vapor is added to argon gas, so that the titanium oxide on the surface of the top titanium layer 23 is A pixel electrode 27 is laminated on the surface of the top titanium layer 23 via a contact hole 26 after chemically changing A to titanium hydride to efficiently remove the titanium hydride.

さらに、これら信号線13および画素電極27は、いわゆるマルチチャンバのスパッタ装置41にてガラス基板３上に積層されている。そして、このスパッタ装置41は、アレイ基板２の製造装置であって、図５に示すように、上面視六角形状で内部が中空な搬送路となる枚葉式のトランスファチャンバ42を備えている。このトランスファチャンバ42の一側面には、このトランスファチャンバ42内へとガラス基板３を移送させる前に、このガラス基板３が収容されるロードロック室43が取り付けられている。このロードロック室43は、スパッタ装置41内へとガラス基板３を投入させるための投入室であるとともに、このスパッタ装置41にて処理された後のガラス基板３が移送されて、このガラス基板３をスパッタ装置から取り出させる搬出室でもある。   Further, the signal line 13 and the pixel electrode 27 are laminated on the glass substrate 3 by a so-called multi-chamber sputtering apparatus 41. The sputtering apparatus 41 is an apparatus for manufacturing the array substrate 2 and includes a single-wafer type transfer chamber 42 that is a hexagonal shape in a top view and serves as a hollow conveyance path as shown in FIG. A load lock chamber 43 in which the glass substrate 3 is accommodated is attached to one side surface of the transfer chamber 42 before the glass substrate 3 is transferred into the transfer chamber 42. The load lock chamber 43 is a loading chamber for loading the glass substrate 3 into the sputtering apparatus 41, and the glass substrate 3 processed by the sputtering apparatus 41 is transferred to the glass substrate 3. It is also a carry-out chamber for taking out from the sputtering apparatus.

また、トランスファチャンバ42のロードロック室43に対向する一側面には、ガラス基板３上の信号線13のトップチタン層23の表面に形成されるチタン酸化物Ａを逆スパッタにて除去する逆スパッタ室44が取り付けられている。この逆スパッタ室44には、この逆スパッタ室44とトランスファチャンバ42との間を開閉可能に閉塞するゲートバルブ45が取り付けられている。また、この逆スパッタ室44には、この逆スパッタ室44内を外部に連通させて、この逆スパッタ室44内のガスを排気させるバルブ開口46が設けられている。さらに、この逆スパッタ室44には、信号線13上に積層されたパッシベーション膜25にコンタクトホール26が形成されて信号線13のトップチタン層23の一部が露出された状態のガラス基板３がロードロック室43からトランスファチャンバ42を経由して移送される。   Further, on one side surface of the transfer chamber 42 facing the load lock chamber 43, reverse sputtering is performed to remove titanium oxide A formed on the surface of the top titanium layer 23 of the signal line 13 on the glass substrate 3 by reverse sputtering. Chamber 44 is attached. The reverse sputtering chamber 44 is provided with a gate valve 45 that closes the reverse sputtering chamber 44 and the transfer chamber 42 so as to be openable and closable. Further, the reverse sputtering chamber 44 is provided with a valve opening 46 that allows the gas inside the reverse sputtering chamber 44 to be exhausted by communicating the inside of the reverse sputtering chamber 44 to the outside. Further, in the reverse sputtering chamber 44, the glass substrate 3 in a state in which a contact hole 26 is formed in the passivation film 25 laminated on the signal line 13 and a part of the top titanium layer 23 of the signal line 13 is exposed. It is transferred from the load lock chamber 43 via the transfer chamber 42.

そして、この逆スパッタ室44では、ガラス基板３上のトップチタン層23の表面に、混合ガスを吹き付けて、このトップチタン層23の表面に形成されているチタン酸化物Ａを水素化させてチタン水素化物として逆スパッタして除去させる。すなわち、この逆スパッタ室44は、ガラス基板３上に画素電極27を成膜積層する直前の段階で、このガラス基板３上の信号線13の最上層に位置するトップチタン層23の表面に形成されているチタン酸化物Ａを除去する。   In the reverse sputtering chamber 44, a mixed gas is sprayed onto the surface of the top titanium layer 23 on the glass substrate 3 to hydrogenate the titanium oxide A formed on the surface of the top titanium layer 23 to form titanium. It is removed by reverse sputtering as a hydride. That is, the reverse sputtering chamber 44 is formed on the surface of the top titanium layer 23 located on the uppermost layer of the signal line 13 on the glass substrate 3 immediately before the pixel electrode 27 is deposited on the glass substrate 3. The titanium oxide A is removed.

さらに、この逆スパッタ室44およびロードロック室43のそれぞれに対向するトランスファチャンバ42の一側面には、この逆スパッタ室44にてチタン酸化物Ａが除去された信号線13上にアモルファスＩＴＯ膜を積層させるＩＴＯスパッタ室47が取り付けられている。このＩＴＯスパッタ室47は、逆スパッタ室44にてトップチタン層23の表面のチタン酸化物Ａが除去されたガラス基板３が、この逆スパッタ室44からトランスファチャンバ42を経由して移送される。そして、このＩＴＯスパッタ室47では、ガラス基板３のコンタクトホール26を含むパッシベーション膜25上にアモルファスＩＴＯ膜を積層させて、このアモルファスＩＴＯ膜をコンタクトホール26を介して信号線13のトップチタン層23に電気的に接続させる。   Further, an amorphous ITO film is formed on one side surface of the transfer chamber 42 facing each of the reverse sputtering chamber 44 and the load lock chamber 43 on the signal line 13 from which the titanium oxide A has been removed in the reverse sputtering chamber 44. An ITO sputtering chamber 47 to be laminated is attached. In the ITO sputtering chamber 47, the glass substrate 3 from which the titanium oxide A on the surface of the top titanium layer 23 has been removed in the reverse sputtering chamber 44 is transferred from the reverse sputtering chamber 44 via the transfer chamber 42. In this ITO sputtering chamber 47, an amorphous ITO film is laminated on the passivation film 25 including the contact hole 26 of the glass substrate 3, and this amorphous ITO film is passed through the contact hole 26 and the top titanium layer 23 of the signal line 13. Electrically connect to

そして、このＩＴＯスパッタ室47にてアモルファスＩＴＯ膜が積層されたガラス基板３は、このＩＴＯスパッタ室47からトランスファチャンバ42を経由してロードロック室43へと移送される。さらに、このロードロック室43へと移送されたガラス基板３は、このロードロック室43から取り出されて、図示しないパターニング装置へと移送させる。そして、このパターニング装置にて、ガラス基板３上のアモルファスＩＴＯ膜が所定の画素電極パターンにパターニングされる。さらに、このパターニング装置にてアモルファスＩＴＯ膜がパターニングされたガラス基板３は、図示しないアニール装置へと移送される。そして、このアニール装置によって、ガラス基板３上のパターニングされたアモルファスＩＴＯ膜がアニールされてポリＩＴＯ膜へとポリ化されて画素電極27とされる。   Then, the glass substrate 3 on which the amorphous ITO film is laminated in the ITO sputtering chamber 47 is transferred from the ITO sputtering chamber 47 to the load lock chamber 43 via the transfer chamber 42. Further, the glass substrate 3 transferred to the load lock chamber 43 is taken out from the load lock chamber 43 and transferred to a patterning apparatus (not shown). Then, with this patterning apparatus, the amorphous ITO film on the glass substrate 3 is patterned into a predetermined pixel electrode pattern. Furthermore, the glass substrate 3 on which the amorphous ITO film is patterned by this patterning device is transferred to an annealing device (not shown). Then, by this annealing apparatus, the patterned amorphous ITO film on the glass substrate 3 is annealed and polymorphized into a polyITO film to form the pixel electrode 27.

上述したように、上記第２の実施の形態によれば、スパッタ装置41のトランスファチャンバ42を経由した逆スパッタ室44からＩＴＯスパッタ装置47へのガラス基板３の移送によって、真空状態を確保したまま、ガラス基板３上の信号線13のトップチタン層23の表面のチタン酸化物Ａを除去するとともに、このチタン酸化物Ａが除去されたトップチタン層23上に画素電極27となるアモルファスＩＴＯ膜を積層する。このため、これら信号線13と画素電極27とのオーミック接触を確保できるから、上記第１の実施の形態と同様の作用効果を奏することができる。   As described above, according to the second embodiment, a vacuum state is maintained by transferring the glass substrate 3 from the reverse sputtering chamber 44 to the ITO sputtering device 47 via the transfer chamber 42 of the sputtering device 41. Then, the titanium oxide A on the surface of the top titanium layer 23 of the signal line 13 on the glass substrate 3 is removed, and an amorphous ITO film to be the pixel electrode 27 is formed on the top titanium layer 23 from which the titanium oxide A has been removed. Laminate. For this reason, since the ohmic contact between the signal line 13 and the pixel electrode 27 can be ensured, the same operation and effect as in the first embodiment can be obtained.

さらに、スパッタ装置41の逆スパッタ室44にて、アルゴンガスに水素ガスを加えた混合ガスを用いたことにより、放電ガスとしてアルゴンイオンのほかに、水素イオン（Ｈ＋）や水素ラジカル（Ｈ＊）が生成される。よって、この逆スパッタ室44内での還元性を高めることができ、これら水素イオンおよび水素ラジカルによってトップチタン層23の表面のチタン酸化物Ａを還元できるから、このチタン酸化物Ａを蒸気圧の高いチタン水素化物に変化させて効率良く除去できる。したがって、この逆スパッタ室44において、トップチタン層23の表面のチタン酸化物Ａを一旦除去できれば、このトップチタン層23の表面に新たなチタン酸化物Ａが形成されない。よって、このトップチタン層23上にアモルファスＩＴＯ膜をＩＴＯスパッタ室47にて成膜できる。 Further, by using a mixed gas obtained by adding hydrogen gas to argon gas in the reverse sputtering chamber 44 of the sputtering apparatus 41, in addition to argon ions as a discharge gas, hydrogen ions (H + ) and hydrogen radicals (H *) ) Is generated. Therefore, the reducibility in the reverse sputtering chamber 44 can be increased, and the titanium oxide A on the surface of the top titanium layer 23 can be reduced by these hydrogen ions and hydrogen radicals. It can be efficiently removed by changing to high titanium hydride. Therefore, once the titanium oxide A on the surface of the top titanium layer 23 can be removed in the reverse sputtering chamber 44, no new titanium oxide A is formed on the surface of the top titanium layer 23. Therefore, an amorphous ITO film can be formed on the top titanium layer 23 in the ITO sputtering chamber 47.

ここで、このスパッタ装置41の逆スパッタ室44に用いる混合ガスとして、アルゴンガスと水素ガスとの混合ガスを用い、ガラス基板３上の信号線13のトップチタン層23の表面に形成されるチタン酸化物Ａを除去した後に画素電極27を積層させてから、電圧−電流（ＶＩ）特性を０Ｖから１．０Ｖの範囲で測定した。このとき、この逆スパッタ室44へのアルゴンガスの流量を１００ｓｃｃｍとし、このアルゴンガスの圧力を約０．３Ｐａとし、逆スパッタ室44への放電パワーを２００Ｗとし、この逆スパッタ室44での逆スパッタ時間を一定の２０秒とした。この状態で、この逆スパッタ室44への水素ガスの流量を０ｓｃｃｍ以上３０ｓｃｃｍ以下と順次変化させて混合させた。   Here, as a mixed gas used in the reverse sputtering chamber 44 of the sputtering apparatus 41, a mixed gas of argon gas and hydrogen gas is used, and titanium formed on the surface of the top titanium layer 23 of the signal line 13 on the glass substrate 3 is used. After removing the oxide A, the pixel electrode 27 was laminated, and the voltage-current (VI) characteristics were measured in the range of 0V to 1.0V. At this time, the flow rate of argon gas to the reverse sputtering chamber 44 is set to 100 sccm, the pressure of the argon gas is set to about 0.3 Pa, the discharge power to the reverse sputtering chamber 44 is set to 200 W, and the reverse sputtering chamber 44 Sputtering time was a constant 20 seconds. In this state, the flow rate of hydrogen gas into the reverse sputtering chamber 44 was sequentially changed from 0 sccm to 30 sccm and mixed.

この結果、図６に示すように、水素ガスの流量が増すに連れて、信号線13と画素電極27との間の接触がオーミック状態に近づいていく。そして、この水素ガスの流量が約２０ｓｃｃｍ以上２５ｓｃｃｍ以下の場合に、これら信号線13と画素電極27との間の接触がほぼオーミック状態となる。また、この水素ガスの流量をさらに増して３０ｓｃｃｍにすると、これら信号線13と画素電極27との間の接触がオーミック状態からずれてしまう。   As a result, as shown in FIG. 6, as the flow rate of hydrogen gas increases, the contact between the signal line 13 and the pixel electrode 27 approaches the ohmic state. When the flow rate of the hydrogen gas is about 20 sccm or more and 25 sccm or less, the contact between the signal line 13 and the pixel electrode 27 is almost in an ohmic state. Further, when the flow rate of the hydrogen gas is further increased to 30 sccm, the contact between the signal line 13 and the pixel electrode 27 is shifted from the ohmic state.

すなわち、この水素ガスの流量が増えると、逆スパッタ部44内のアルゴンガスに対する水素ガスの分圧比が増えるので、この逆スパッタ室44内に水素イオンや水素ラジカルが増えて、信号線13のトップチタン層23上のチタン酸化物Ａに対す還元性が増加し、このチタン酸化物Ａのチタン水素化物への転換が増加する。一方で、この水素ガスに対するアルゴンガスの分圧が小さくなるので、チタン酸化物Ａのスパッタ速度が低下してしまう。したがって、このチタン酸化物Ａの物理的なスパッタ速度に寄与するのはアルゴンイオンのみで、水素イオンはほとんど寄与しない。   That is, as the flow rate of this hydrogen gas increases, the partial pressure ratio of hydrogen gas to argon gas in the reverse sputter unit 44 increases, so that hydrogen ions and hydrogen radicals increase in the reverse sputter chamber 44, and the top of the signal line 13 increases. The reducibility to the titanium oxide A on the titanium layer 23 increases, and the conversion of the titanium oxide A to titanium hydride increases. On the other hand, since the partial pressure of the argon gas with respect to the hydrogen gas is reduced, the sputtering rate of the titanium oxide A is reduced. Therefore, only argon ions contribute to the physical sputtering rate of the titanium oxide A, and hydrogen ions hardly contribute.

そして、これらアルゴンガスおよび水素ガスの相乗効果が最も大きい領域が、上述の水素ガスの流量が約２０ｓｃｃｍ以上２５ｓｃｃｍ以下の場合であり、実際に水素ガスの流量が３０ｓｃｃｍの場合には、チタン酸化物Ａがわずかにトップチタン層23上に残存しているのが確認できた。   The region where the synergistic effect of the argon gas and the hydrogen gas is greatest is when the flow rate of the hydrogen gas is about 20 sccm or more and 25 sccm or less. When the flow rate of the hydrogen gas is actually 30 sccm, titanium oxide is used. It was confirmed that A remained on the top titanium layer 23 slightly.

さらに、信号線13と画素電極27との間に印加させる電圧を５Ｖとした場合の各水素ガスの流量条件における、これら信号線13と画素電極27との間の電流の変化を確認したところ、図７に示すように、逆スパッタ室44での逆スパッタ時間を２０秒、３０秒と変換させた場合には、この逆スパッタ室44での逆スパッタ時間を長くすると、信号線13と画素電極27との間の接触がオーミック状態になる水素ガスの流量条件が、約１５ｓｃｃｍ以上２８ｓｃｃｍ以下と拡大することが分かった。   Furthermore, when the change in current between the signal line 13 and the pixel electrode 27 was confirmed under the flow rate condition of each hydrogen gas when the voltage applied between the signal line 13 and the pixel electrode 27 was 5 V, As shown in FIG. 7, when the reverse sputtering time in the reverse sputtering chamber 44 is converted to 20 seconds and 30 seconds, if the reverse sputtering time in the reverse sputtering chamber 44 is increased, the signal line 13 and the pixel electrode It was found that the flow rate condition of hydrogen gas in which the contact with 27 is in an ohmic state expands to about 15 sccm or more and 28 sccm or less.

また、この逆スパッタ部44での放電パワーの依存性について確認したところ、この逆スパッタ室44への放電パワーを２００Ｗ、３００Ｗと変化させた場合に、図７に示すように、この放電パワーとして約３００Ｗを投入するとイオンダメージが発生し、このイオンダメージによって層間絶縁膜11に固定電荷が発生し、薄膜トランジスタ５のゲート電圧−ドレイン電流特性において、この薄膜トランジスタ５の閾値電圧（Ｖｔｈ）が変化してしまう現象が起きることが分かった。   In addition, when the dependency of the discharge power in the reverse sputtering unit 44 was confirmed, when the discharge power to the reverse sputtering chamber 44 was changed to 200 W and 300 W, as shown in FIG. When about 300 W is applied, ion damage is generated, and fixed charges are generated in the interlayer insulating film 11 due to the ion damage, and the threshold voltage (Vth) of the thin film transistor 5 changes in the gate voltage-drain current characteristics of the thin film transistor 5. It turns out that the phenomenon that happens.

このとき、信号線13と画素電極27との間に印加させる電圧を５Ｖとした。また、逆スパッタ室44での放電パワーを２００Ｗとし水素ガスの流量を０ｓｃｃｍとした場合も確認した。この結果、この放電パワーを２００Ｗよりも３００Ｗとした場合に、信号線13と画素電極27との間の電流値が、オーミック状態の電流値に近づくことが分かった。この状態で、水素ガスの流量を増加させた場合には、信号線13と画素電極27との間の接触がオーミック状態になる範囲が、１０ｓｃｃｍ以上３５ｓｃｃｍ以下と拡大することが分かった。   At this time, the voltage applied between the signal line 13 and the pixel electrode 27 was set to 5V. It was also confirmed that the discharge power in the reverse sputtering chamber 44 was 200 W and the hydrogen gas flow rate was 0 sccm. As a result, it has been found that when the discharge power is set to 300 W rather than 200 W, the current value between the signal line 13 and the pixel electrode 27 approaches the ohmic current value. In this state, it was found that when the flow rate of hydrogen gas was increased, the range in which the contact between the signal line 13 and the pixel electrode 27 was in an ohmic state expanded to 10 sccm or more and 35 sccm or less.

この結果、逆スパッタ室44に導入させる逆スパッタガスとして、アルゴンガスと水素ガスとの混合ガスを用いることによって、アルゴンガスのみでは容易に除去できないチタン酸化物Ａを容易に除去できた。さらに、この逆スパッタ室44に導入させる逆スパッタガスとして、アルゴンガスと水蒸気との混合ガスを用いた場合には、この逆スパッタ室44内には図４に示すように、アルゴンイオン、水素イオンおよび水素ラジカル以外に、水酸化物イオン（ＯＨ−）や酸素ラジカル（Ｏ＊）が発生するので、この逆スパッタ室44内で酸化と還元とが一緒になった状態となる。 As a result, by using a mixed gas of argon gas and hydrogen gas as the reverse sputtering gas introduced into the reverse sputtering chamber 44, the titanium oxide A that cannot be easily removed only by the argon gas can be easily removed. Further, when a mixed gas of argon gas and water vapor is used as the reverse sputtering gas to be introduced into the reverse sputtering chamber 44, argon ions and hydrogen ions are present in the reverse sputtering chamber 44 as shown in FIG. Since hydroxide ions (OH − ) and oxygen radicals (O * ) are generated in addition to hydrogen radicals, oxidation and reduction are combined in the reverse sputtering chamber 44.

具体的には、この逆スパッタ室44へのアルゴンガスの流量を１００ｓｃｃｍとし、このアルゴンガスに流量０ｓｃｃｍ以上１０ｓｃｃｍ以下の水蒸気を添加する。このとき、この水蒸気の流量としては、排気の関係から１０ｓｃｃｍが限界である。そして、水を入れた容器と逆スパッタ室内の真空度との差圧によって、この逆スパッタ室44内に水蒸気を添加させた。   Specifically, the flow rate of argon gas into the reverse sputtering chamber 44 is set to 100 sccm, and water vapor at a flow rate of 0 sccm to 10 sccm is added to the argon gas. At this time, the flow rate of the water vapor is limited to 10 sccm because of exhaust. Then, water vapor was added into the reverse sputtering chamber 44 by the differential pressure between the container containing water and the degree of vacuum in the reverse sputtering chamber.

ここで、この水蒸気をアルゴンガスに添加する場合は、水素ガスを添加する場合に比べチタン酸化物Ａの除去効率が余り良くない。したがって、このときの逆スパッタ室44への放電パワーを２５０Ｗとし、この逆スパッタ室44での逆スパッタ時間を３０秒とした。この結果、図８に示すように、アルゴンガスのみの場合は、放電パワーが２５０Ｗであるから、この放電パワーが２００Ｗの場合に比べ改善されていることが分かった。   Here, when this water vapor is added to the argon gas, the removal efficiency of the titanium oxide A is not so good as compared with the case where the hydrogen gas is added. Accordingly, the discharge power to the reverse sputtering chamber 44 at this time is 250 W, and the reverse sputtering time in the reverse sputtering chamber 44 is 30 seconds. As a result, as shown in FIG. 8, in the case of only argon gas, since the discharge power is 250 W, it was found that this discharge power was improved as compared with the case of 200 W.

さらに、水蒸気の流量を０ｓｃｃｍから１０ｓｃｃｍへと変化させてアルゴンガスに添加するに従って、信号線13と画素電極27との間の電流値が徐々に増加し、この水蒸気の流量がほぼ８ｓｃｃｍ以上１０ｓｃｃｍ以下の範囲で、これら信号線13と画素電極27との間の接触がオーミック状態になることが分かった。したがって、逆スパッタガスとして、アルゴンガス単体を用いた場合に比べ、このアルゴンガスに水蒸気を添加した場合であっても、信号線13のトップチタン層23上のチタン酸化物Ａを除去できる。このため、これら信号線13と画素電極27との間の接触をオーミック状態にできるので、薄膜トランジスタ５のＴＦＴ特性の劣化を防止できることが分かった。   Furthermore, as the flow rate of water vapor is changed from 0 sccm to 10 sccm and added to the argon gas, the current value between the signal line 13 and the pixel electrode 27 gradually increases, and the flow rate of the water vapor is about 8 sccm to 10 sccm. It was found that the contact between the signal line 13 and the pixel electrode 27 is in an ohmic state in the range of. Therefore, the titanium oxide A on the top titanium layer 23 of the signal line 13 can be removed even when water vapor is added to the argon gas as compared with the case where argon gas alone is used as the reverse sputtering gas. For this reason, the contact between the signal line 13 and the pixel electrode 27 can be in an ohmic state, and it has been found that the TFT characteristics of the thin film transistor 5 can be prevented from deteriorating.

また、第３の実施の形態のように、スパッタ装置41のＩＴＯスパッタ室47内に、逆スパッタ室44に導入した混合ガスと同じ、アルゴンガスに水蒸気を混合させた混合ガスを導入し、この混合ガスが導入された雰囲気下で、信号線13上にアモルファスＩＴＯ膜を成膜することもできる。この場合、このスパッタ装置41の逆スパッタ室44は、アルゴンガスと水蒸気との混合ガスが導入されている。そして、この逆スパッタ室44は、この混合ガス雰囲気下で、ガラス基板３の信号線13の最上層のトップチタン層23上のチタン酸化物Ａを逆スパッタして除去する。   Further, as in the third embodiment, the same mixed gas introduced into the reverse sputtering chamber 44 as the mixed gas introduced into the reverse sputtering chamber 44 is introduced into the ITO sputtering chamber 47 of the sputtering apparatus 41. An amorphous ITO film can also be formed on the signal line 13 in an atmosphere in which a mixed gas is introduced. In this case, the reverse sputtering chamber 44 of the sputtering apparatus 41 is introduced with a mixed gas of argon gas and water vapor. Then, the reverse sputtering chamber 44 removes the titanium oxide A on the top titanium layer 23 of the uppermost layer of the signal line 13 of the glass substrate 3 by reverse sputtering under the mixed gas atmosphere.

さらに、スパッタ装置41のＩＴＯスパッタ室47内にもまた、ほぼ常温でアルゴンガスと水蒸気との混合ガスが導入され、この混合ガスにてアモルファスＩＴＯ膜をスパッタしてガラス基板３の信号線13のトップチタン層23上に積層させる。ここで、このアモルファスＩＴＯ膜がアモルファス状態のままでは、このアモルファスＩＴＯ膜から形成される画素電極27と信号線13とをオーミック接触できない。   Further, a mixed gas of argon gas and water vapor is also introduced into the ITO sputtering chamber 47 of the sputtering apparatus 41 at almost normal temperature, and the amorphous ITO film is sputtered with this mixed gas to form the signal line 13 of the glass substrate 3. Laminate on top titanium layer 23. Here, if the amorphous ITO film is in an amorphous state, the pixel electrode 27 formed from the amorphous ITO film and the signal line 13 cannot be in ohmic contact.

そこで、ＩＴＯスパッタ室47にて成膜されたアモルファスＩＴＯ膜を有するガラス基板３を、ＩＴＯスパッタ室47からトランスファチャンバ42を経由してロードロック室43へと移送させて取り出した後、このガラス基板３上のアモルファスＩＴＯ膜をパターニング装置にてパターニングしてからアニール装置にてアニールしてポリＩＴＯ膜の画素電極27にする。ここで、このアニール装置でのアモルファスＩＴＯ膜のアニールによって、このアモルファスＩＴＯ膜がポリ化されてポリＩＴＯ膜となり、このポリＩＴＯ膜にて構成された画素電極27と信号線13との接触がオーミック接触となる。   Therefore, the glass substrate 3 having the amorphous ITO film formed in the ITO sputtering chamber 47 is transferred from the ITO sputtering chamber 47 to the load lock chamber 43 via the transfer chamber 42 and then taken out. Then, the amorphous ITO film 3 is patterned by a patterning device and then annealed by an annealing device to form a pixel electrode 27 of a poly ITO film. Here, by annealing the amorphous ITO film in this annealing apparatus, the amorphous ITO film is polymorphized to become a poly ITO film, and the contact between the pixel electrode 27 and the signal line 13 constituted by the poly ITO film is ohmic. Contact.

上述したように、上記第３の実施の形態では、スパッタ装置41の逆スパッタ室44にアルゴンガスと水蒸気との混合ガスを導入して、信号線13のトップチタン層23上のチタン酸化物Ａを除去してから、この逆スパッタ室44に導入した混合ガスと同じ混合ガスをＩＴＯスパッタ室47に導入して、この信号線13のトップチタン層23上にアモルファスＩＴＯ膜を連続して成膜させる構成とした。この結果、信号線13と画素電極27とのオーミック接触を確保できるから、上記第１の実施の形態と同様の作用効果を奏することができる。   As described above, in the third embodiment, a mixed gas of argon gas and water vapor is introduced into the reverse sputtering chamber 44 of the sputtering apparatus 41, and the titanium oxide A on the top titanium layer 23 of the signal line 13 is introduced. Then, the same mixed gas as that introduced into the reverse sputtering chamber 44 is introduced into the ITO sputtering chamber 47, and an amorphous ITO film is continuously formed on the top titanium layer 23 of the signal line 13. It was set as the structure made to do. As a result, the ohmic contact between the signal line 13 and the pixel electrode 27 can be ensured, so that the same effect as the first embodiment can be obtained.

ここで、逆スパッタ室44へと導入する混合ガスとしては、アルゴンガスと水素ガスとの混合ガスよりも、アルゴンガスと水蒸気との混合ガスの方が適している。すなわち、アルゴンガスと水蒸気との混合ガスの場合には、この混合ガスをいわゆるクライオポンプに吸蔵させても、排気能力がやや劣るだけで問題がない。なお、このクライオポンプとは、真空容器内に極低温面が配置されており、この極低温面に真空容器内に充填した気体分子を凝縮または吸着させて捕捉して、この気体分子を排気させるポンプである。   Here, as the mixed gas introduced into the reverse sputtering chamber 44, a mixed gas of argon gas and water vapor is more suitable than a mixed gas of argon gas and hydrogen gas. That is, in the case of a mixed gas of argon gas and water vapor, even if this mixed gas is occluded in a so-called cryopump, there is no problem because the exhaust capability is slightly inferior. The cryopump has a cryogenic surface arranged in the vacuum vessel. The cryogenic surface condenses or adsorbs gas molecules filled in the vacuum vessel and traps them to exhaust the gas molecules. It is a pump.

また、チタン酸化物Ａの除去能力に関しては、実験の結果、アルゴンガスと水素ガスとの混合ガスの方が、アルゴンガスと水蒸気との混合ガスのより約５倍ほど優れていることが分かった。すなわち、アルゴンガスと水蒸気との混合ガスの場合は、この混合ガスを放電させると、水素ラジカルおよび水素イオンの外に、酸素ラジカルが生成されてしまい、還元酸化反応が同時に起こってしまうからである。   As for the removal ability of titanium oxide A, as a result of experiments, it was found that the mixed gas of argon gas and hydrogen gas was superior to the mixed gas of argon gas and water vapor by about 5 times. . That is, in the case of a mixed gas of argon gas and water vapor, if this mixed gas is discharged, oxygen radicals are generated in addition to hydrogen radicals and hydrogen ions, and a reductive oxidation reaction occurs simultaneously. .

さらに、逆スパッタ室44での逆スパッタが終了した後のガラス基板３上の残存水分に関しては、アルゴンガスと水素ガスとの混合ガスには問題ないが、アルゴンガスと水蒸気との混合ガスの場合には、ガラス基板３の信号線13上に水分が残存してしまうおそれがあるから、この信号線13上に残存した水分を取り除く処理が必要となる。そして、この信号線13上の水分を取り除く方法としては、逆スパッタ室44での逆スパッタが終了した後に、この逆スパッタ室44からのガス排気時間をやや長くして、この逆スパッタ室44内での到達真空度を下げて、信号線13上の残存水分を出来るだけ少なくする第１の方法や、アルゴンガスと水蒸気との混合ガスを用いた逆スパッタの後にさらにアルゴンガスで逆スパッタして信号線13上の残存水分を飛ばす第２の方法、スパッタ装置41のトランスファチャンバ42の一側面に、図示しない加熱室を設けて真空保持し、この加熱室にて加熱して信号線13上の残存水分を取り除く第３の方法などがある。   Further, regarding the residual moisture on the glass substrate 3 after the reverse sputtering in the reverse sputtering chamber 44 is finished, there is no problem with the mixed gas of argon gas and hydrogen gas, but in the case of a mixed gas of argon gas and water vapor. In such a case, moisture may remain on the signal line 13 of the glass substrate 3, and therefore, it is necessary to remove the moisture remaining on the signal line 13. As a method for removing moisture on the signal line 13, after the reverse sputtering in the reverse sputtering chamber 44 is completed, the gas exhaust time from the reverse sputtering chamber 44 is slightly lengthened, and the inside of the reverse sputtering chamber 44 is The first method of reducing the ultimate vacuum at the electrode and reducing the residual moisture on the signal line 13 as much as possible, or reverse sputtering using a mixed gas of argon gas and water vapor, followed by reverse sputtering with argon gas. A second method for removing residual moisture on the signal line 13, a heating chamber (not shown) is provided on one side of the transfer chamber 42 of the sputtering apparatus 41 and held in vacuum, and heated in this heating chamber to be heated on the signal line 13. There is a third method for removing residual moisture.

次いで、逆スパッタ室44にて用いる逆スパッタガスをアルゴンガスと水素ガスとの混合ガスとした場合には、ＩＴＯスパッタ室47でのＩＴＯスパッタ法として、比較的高温なポリＩＴＯ膜でも、比較的低温なアモルファスＩＴＯ膜でも成膜できる。すなわち、このＩＴＯスパッタ室47にてポリＩＴＯ膜を成膜する場合には、信号線13上にポリＩＴＯ膜を直接成膜できる。また、このＩＴＯスパッタ室47にてアモルファスＩＴＯ膜を成膜する場合には、信号線13上にアモルファスＩＴＯ膜を成膜した後にアニール装置にて約２００℃に熱処理してポリＩＴＯ膜にすればよいので、信号線13と画素電極27との間にオーミック接続を得ることができる。   Next, when the reverse sputtering gas used in the reverse sputtering chamber 44 is a mixed gas of argon gas and hydrogen gas, as an ITO sputtering method in the ITO sputtering chamber 47, even with a relatively high-temperature poly ITO film, Even a low temperature amorphous ITO film can be formed. That is, when a poly ITO film is formed in the ITO sputtering chamber 47, the poly ITO film can be directly formed on the signal line 13. When an amorphous ITO film is formed in the ITO sputtering chamber 47, an amorphous ITO film is formed on the signal line 13 and then heat-treated at about 200 ° C. with an annealing apparatus to form a poly ITO film. Therefore, an ohmic connection can be obtained between the signal line 13 and the pixel electrode 27.

これに対し、逆スパッタ室44にて用いる逆スパッタガスをアルゴンガスと水蒸気との混合ガスとした場合には、ＩＴＯスパッタ室47にてポリＩＴＯ膜を成膜すると、上述した第３の方法以外の方法では、信号線13のトップチタン層23の表面上の残存水分によって、このトップチタン層23にしみが残ってしまい、信号線13と画素電極27との間のオーミック性がやや損なわれてしまうことが分かった。これに対し、ＩＴＯスパッタ室47にてアモルファスＩＴＯ膜を成膜した場合には、逆スパッタ室44での逆スパッタにて信号線13のトップチタン層23上に残存した水分に加え、ＩＴＯスパッタ室47内でアモルファスＩＴＯ膜を成膜する直前まで、このＩＴＯスパッタ室47内の水分が信号線13のトップチタン層23上に付着することとなる。   On the other hand, when the reverse sputtering gas used in the reverse sputtering chamber 44 is a mixed gas of argon gas and water vapor, a poly ITO film is formed in the ITO sputtering chamber 47 except for the third method described above. In this method, the residual moisture on the surface of the top titanium layer 23 of the signal line 13 leaves a stain on the top titanium layer 23, and the ohmic property between the signal line 13 and the pixel electrode 27 is slightly impaired. I understood that. In contrast, when an amorphous ITO film is formed in the ITO sputtering chamber 47, in addition to the water remaining on the top titanium layer 23 of the signal line 13 by reverse sputtering in the reverse sputtering chamber 44, the ITO sputtering chamber The moisture in the ITO sputtering chamber 47 adheres to the top titanium layer 23 of the signal line 13 until just before the amorphous ITO film is formed in the 47.

ここで、上述した第１の方法にて、信号線13のトップチタン層23上の残存水分を取り除いた場合には、逆スパッタ室44の到達真空度を低くするに連れて、信号線13と画素電極27との間のオーミック性が改善され、この逆スパッタ室44の到達真空度を５×１０−３Ｐａ以下にすれば、これら信号線13と画素電極27との間のオーミック性を常に得ることができることが分かった。ここで、この逆スパッタ室44の到達真空度を具体的に得る方法としては、アルゴンガスと水蒸気との混合ガスを逆スパッタ室44に供給し続けながら、この逆スパッタ室44のバルブ開口46を逆スパッタ時の半開放状態であるハーフオープンから全開放状態であるフルオープンにするとともにゲートバルブ45を開け、この状態で約５秒間保持する。なお、この５秒間の保持による製造時間の増加は、この逆スパッタ室44内に保持する以前に逆スパッタした信号線13上にＩＴＯスパッタ室47にてアモルファスＩＴＯ膜を成膜する時間内にすればよいので、この逆スパッタ室44とＩＴＯスパッタ室47との連結時間であるタクトタイムの増加にはならず、生産性の低下とはならない。 Here, when the residual moisture on the top titanium layer 23 of the signal line 13 is removed by the first method described above, the signal line 13 and the If the ohmic property between the pixel electrode 27 is improved and the ultimate vacuum of the reverse sputtering chamber 44 is set to 5 × 10 −3 Pa or less, the ohmic property between the signal line 13 and the pixel electrode 27 is always maintained. It turns out that you can get. Here, as a specific method for obtaining the ultimate vacuum of the reverse sputtering chamber 44, the valve opening 46 of the reverse sputtering chamber 44 is set while the mixed gas of argon gas and water vapor is continuously supplied to the reverse sputtering chamber 44. The half open state, which is a half open state during reverse sputtering, is changed to a full open state, which is a fully open state, and the gate valve 45 is opened, and this state is maintained for about 5 seconds. The increase in manufacturing time due to the holding for 5 seconds is within the time for forming an amorphous ITO film in the ITO sputtering chamber 47 on the signal line 13 reversely sputtered before being held in the reverse sputtering chamber 44. Therefore, the tact time which is the connection time between the reverse sputtering chamber 44 and the ITO sputtering chamber 47 is not increased, and the productivity is not lowered.

さらに、上述した第２の方法にて、信号線13のトップチタン層23上の残存水分を取り除いた場合には、逆スパッタ室44にアルゴンガスと水蒸気との混合ガスを導入して信号線13のトップチタン層23の表面を逆スパッタした後に、この逆スパッタ室44への水蒸気の導入を停止させて、この逆スパッタ室44内をアルゴンガスのみにする。このとき、この逆スパッタ室44内のアルゴンガスの圧力が安定するまで約１０秒ほど掛かる。次いで、この逆スパッタ室44にてアルゴンガスによる逆スパッタを約１０秒ほどして、信号線13の表面の残存水分を取り除いたらすぐにトランスファチャンバ42を経由してＩＴＯスパッタ室47へと移送させて、この信号線13上にアモルファスＩＴＯ膜を成膜させる。   Further, when residual moisture on the top titanium layer 23 of the signal line 13 is removed by the second method described above, a mixed gas of argon gas and water vapor is introduced into the reverse sputtering chamber 44 to introduce the signal line 13. After the surface of the top titanium layer 23 is reverse sputtered, the introduction of water vapor into the reverse sputter chamber 44 is stopped so that the inside of the reverse sputter chamber 44 contains only argon gas. At this time, it takes about 10 seconds until the pressure of the argon gas in the reverse sputtering chamber 44 is stabilized. Next, reverse sputtering with argon gas is performed in the reverse sputtering chamber 44 for about 10 seconds, and immediately after the residual moisture on the surface of the signal line 13 is removed, it is transferred to the ITO sputtering chamber 47 via the transfer chamber 42. Then, an amorphous ITO film is formed on the signal line 13.

この場合も、この信号線13と画素電極27との間にオーミック性を得ることができた。しかしながら、この第２の方法の場合には、逆スパッタ室44からＩＴＯスパッタ室47までの間のタクトタイムが長くなってしまう。したがって、このＩＴＯスパッタ室47にて成膜するアモルファスＩＴＯ膜の膜厚によっては、逆スパッタ室44での逆スパッタ時間よりＩＴＯスパッタ室47でのスパッタ時間が長くなってしまう場合がある。   Also in this case, an ohmic property could be obtained between the signal line 13 and the pixel electrode 27. However, in the case of the second method, the tact time between the reverse sputtering chamber 44 and the ITO sputtering chamber 47 becomes long. Therefore, depending on the thickness of the amorphous ITO film formed in the ITO sputtering chamber 47, the sputtering time in the ITO sputtering chamber 47 may be longer than the reverse sputtering time in the reverse sputtering chamber 44.

また、上述した第３の方法にて、信号線13のトップチタン層23上の残存水分を取り除いた場合には、この信号線13上の残存水分の除去する際の温度設定の仕方を、例えば１００℃にすると、この信号線13上に積層させるアモルファスＩＴＯ膜の中に微小なポリＩＴＯが成長混在する可能性が生ずる。さらに、実験事実としては、１００℃程度の低温でもアモルファスＩＴＯ膜中にポリＩＴＯが成長することが確認されている。   Further, when the residual moisture on the top titanium layer 23 of the signal line 13 is removed by the third method described above, the temperature setting method for removing the residual moisture on the signal line 13 is, for example, When the temperature is set to 100 ° C., there is a possibility that minute poly ITO grows and mixes in the amorphous ITO film laminated on the signal line 13. Further, as an experimental fact, it has been confirmed that poly-ITO grows in the amorphous ITO film even at a low temperature of about 100 ° C.

すなわち、信号線13上のチタン酸化物Ａを除去したガラス基板３を加熱室からＩＴＯスパッタ室47に移行しても、これら加熱室およびＩＴＯスパッタ室47内が真空雰囲気であるから、このガラス基板３の温度が下がらない。このため、このガラス基板３上のアモルファスＩＴＯ膜にポリＩＴＯが混在した場合には、このアモルファスＩＴＯ膜をエッチングする時にポリＩＴＯが残渣として残ってしまう。したがって、加熱室の温度を低く設定せざるを得ないから、信号線13上の水分を乾燥させる効率が著しく低下してしまう。ただし、生産性の観点からは、加熱室内に複数枚のガラス基板３を同時に保持できるので、これら加熱室からＩＴＯスパッタ室47までの間のタクトタイムが長くなることはない。   That is, even if the glass substrate 3 from which the titanium oxide A on the signal line 13 is removed is transferred from the heating chamber to the ITO sputtering chamber 47, the heating chamber and the ITO sputtering chamber 47 are in a vacuum atmosphere. The temperature of 3 does not fall. For this reason, when poly ITO is mixed in the amorphous ITO film on the glass substrate 3, the poly ITO remains as a residue when the amorphous ITO film is etched. Therefore, since the temperature of the heating chamber must be set low, the efficiency of drying the moisture on the signal line 13 is significantly reduced. However, from the viewpoint of productivity, a plurality of glass substrates 3 can be simultaneously held in the heating chamber, so that the tact time from these heating chambers to the ITO sputtering chamber 47 does not increase.

さらに、信号線13上にポリＩＴＯ膜を積層させた場合には、このポリＩＴＯ膜を強酸にてエッチングし、この信号線13上にアモルファスＩＴＯ膜を積層させた場合には、このアモルファスＩＴＯ膜を弱酸にてエッチングする。このとき、逆スパッタ室44での逆スパッタガスとしてアルゴンガスと水蒸気との混合ガスを用い、上述の第３の方法にて信号線上の残存水分を取り除いた場合にのみ問題があるに過ぎない。すなわち、図９に示すように、信号線13のトップチタン層23の逆スパッタ室44での逆スパッタに関しては、逆スパッタガスとしてアルゴンガスと水蒸気との混合ガスを用いる。   Further, when a poly ITO film is laminated on the signal line 13, the poly ITO film is etched with strong acid, and when an amorphous ITO film is laminated on the signal line 13, the amorphous ITO film Is etched with a weak acid. At this time, there is only a problem when a mixed gas of argon gas and water vapor is used as the reverse sputtering gas in the reverse sputtering chamber 44 and residual moisture on the signal line is removed by the third method described above. That is, as shown in FIG. 9, for reverse sputtering in the reverse sputtering chamber 44 of the top titanium layer 23 of the signal line 13, a mixed gas of argon gas and water vapor is used as the reverse sputtering gas.

また、この逆スパッタ室44での逆スパッタ後においては、この逆スパッタ室44内のガスの排気時間をやや長くして、信号線13上の残存水分の影響を低減させてから、ガラス基板３を連続的にＩＴＯスパッタ室47へと移送して、このＩＴＯスパッタ室47でのスパッタガスとして逆スパッタガスと同じ、アルゴンガスと水蒸気との混合ガスを用いてアモルファスＩＴＯ膜を信号線13上に成膜させるプロセスが最適であることが分かった。この結果、スパッタ装置41の生産性を落とすことなく、信号線13と画素電極27との間のオーミック性を確実に得ることができる。   Further, after reverse sputtering in the reverse sputtering chamber 44, the gas exhaust time in the reverse sputtering chamber 44 is slightly increased to reduce the influence of residual moisture on the signal line 13, and then the glass substrate 3 is used. Is transferred to the ITO sputtering chamber 47 continuously, and an amorphous ITO film is formed on the signal line 13 by using the same mixed gas of argon gas and water vapor as the reverse sputtering gas as the sputtering gas in the ITO sputtering chamber 47. It has been found that the process of forming a film is optimal. As a result, the ohmic property between the signal line 13 and the pixel electrode 27 can be reliably obtained without reducing the productivity of the sputtering apparatus 41.

本発明のアレイ基板の第１の実施の形態の一部を示す説明断面図である。It is explanatory sectional drawing which shows a part of 1st Embodiment of the array substrate of this invention. 同上アレイ基板を備えた液晶表示装置の一部を示す説明断面図である。It is explanatory sectional drawing which shows a part of liquid crystal display device provided with the array substrate same as the above. 本発明のアレイ基板の信号線の第２の実施の形態にアルゴンガスと水素ガスとの混合ガスを用いた場合を示す説明図である。It is explanatory drawing which shows the case where the mixed gas of argon gas and hydrogen gas is used for 2nd Embodiment of the signal wire | line of the array substrate of this invention. 同上アレイ基板の信号線にアルゴンガスと水蒸気との混合ガスを用いた場合を示す説明図である。It is explanatory drawing which shows the case where the mixed gas of argon gas and water vapor | steam is used for the signal wire | line of an array board | substrate same as the above. 同上アレイ基板の製造装置を示す説明構成図である。It is explanatory drawing which shows the manufacturing apparatus of an array substrate same as the above. 同上アレイ基板の信号線と画素電極との間の電圧−電流特性を示すグラフである。It is a graph which shows the voltage-current characteristic between the signal line and pixel electrode of an array board | substrate same as the above. 同上アレイ基板の製造装置への水素ガス流量を変化させた場合の信号線と画素電極との間の電流値を示すグラフである。It is a graph which shows the electric current value between a signal wire | line and a pixel electrode at the time of changing the hydrogen gas flow rate to the manufacturing apparatus of an array substrate same as the above. 同上アレイ基板の製造装置への水蒸気流量を変化させた場合の信号線と画素電極との間の電流値を示すグラフである。It is a graph which shows the electric current value between a signal wire | line and a pixel electrode at the time of changing the water vapor | steam flow rate to the manufacturing apparatus of an array substrate same as the above. 同上アレイ基板の製造装置の逆スパッタの種々の特性を示す表である。It is a table | surface which shows the various characteristics of the reverse sputtering of the manufacturing apparatus of an array substrate same as the above. チタン酸化物が生成されたまま信号線上に画素電極を積層させた場合の電圧−電流特性を示すグラフである。It is a graph which shows the voltage-current characteristic at the time of laminating | stacking a pixel electrode on a signal wire | line with a titanium oxide produced | generated. 比較例のアレイ基板の一部を示す説明断面図である。It is explanatory sectional drawing which shows a part of array substrate of a comparative example.

符号の説明Explanation of symbols

２ アレイ基板
３ 基板としてのガラス基板
５ スイッチング素子としての薄膜トランジスタ
13 配線部としての信号線
20 導電層
23 チタン層としてのトップチタン層
24 モリブデン層としてのトップコート層
27 画素電極
Ａ 酸化膜としてのチタン酸化物 2 Array substrate 3 Glass substrate as substrate 5 Thin film transistor as switching element
13 Signal line as wiring section
20 Conductive layer
23 Top titanium layer as titanium layer
24 Topcoat layer as molybdenum layer
27 Pixel electrode A Titanium oxide as oxide film

Claims (6)

基板と、
この基板上に設けられたスイッチング素子と、
前記基板上に設けられ前記スイッチング素子に電気的に接続された配線部と、
前記基板上に設けられ前記スイッチング素子にて制御される画素電極とを具備し、
前記配線部は、導電層と、この導電層上に設けられチタン（Ｔｉ）にて構成されたチタン層と、このチタン層上に設けられ前記画素電極に電気的に接続されモリブデン（Ｍｏ）にて構成されたモリブデン層とを有する
ことを特徴とするアレイ基板。 A substrate,
A switching element provided on the substrate;
A wiring portion provided on the substrate and electrically connected to the switching element;
A pixel electrode provided on the substrate and controlled by the switching element;
The wiring portion includes a conductive layer, a titanium layer provided on the conductive layer and made of titanium (Ti), and provided on the titanium layer and electrically connected to the pixel electrode to molybdenum (Mo). And an molybdenum substrate configured as described above. 配線部のモリブデン層は、５０オングストローム以上１５０オングストローム以下の厚さに形成されている
ことを特徴とする請求項１記載のアレイ基板。 The array substrate according to claim 1, wherein the molybdenum layer of the wiring portion is formed to a thickness of 50 Å or more and 150 Å or less. 基板と、この基板上に設けられたスイッチング素子と、前記基板上に設けられ前記スイッチング素子に電気的に接続された配線部と、前記基板上に設けられ前記スイッチング素子にて制御される画素電極とを具備し、前記配線部が、導電層と、この導電層上に設けられチタン（Ｔｉ）にて構成されたチタン層と、このチタン層上に設けられ前記画素電極に電気的に接続されモリブデン（Ｍｏ）にて構成されたモリブデン層とを有するアレイ基板の製造方法であって、
前記基板上に、前記導電層、チタン層およびモリブデン層のそれぞれを設けてから塩素系ガスにてドライエッチングしてパターニングして前記配線部を形成する配線部形成工程と、
この配線部形成工程にて形成された前記配線部のモリブデン層上に画素電極を設けて、この画素電極を前記モリブデン層に電気的に接続させる画素電極形成工程と
を具備したことを特徴とするアレイ基板の製造方法。 A substrate, a switching element provided on the substrate, a wiring portion provided on the substrate and electrically connected to the switching element, and a pixel electrode provided on the substrate and controlled by the switching element And the wiring portion is electrically connected to the pixel electrode provided on the conductive layer, a titanium layer provided on the conductive layer and composed of titanium (Ti), and the titanium layer. A method of manufacturing an array substrate having a molybdenum layer composed of molybdenum (Mo),
A wiring portion forming step of forming the wiring portion by providing a pattern on the substrate by dry etching with a chlorine-based gas after providing each of the conductive layer, the titanium layer, and the molybdenum layer;
A pixel electrode forming step of providing a pixel electrode on the molybdenum layer of the wiring portion formed in the wiring portion forming step and electrically connecting the pixel electrode to the molybdenum layer. A method for manufacturing an array substrate. 基板と、この基板上に設けられたスイッチング素子と、前記基板上に設けられ前記スイッチング素子に電気的に接続された配線部と、前記基板上に設けられ前記スイッチング素子にて制御される画素電極とを具備し、前記配線部が、導電層と、この導電層上に設けられ前記画素電極に電気的に接続されチタン（Ｔｉ）にて構成されたチタン層とを有するアレイ基板の製造方法であって、
前記配線部のチタン層に、アルゴン（Ａｒ）と水素（Ｈ２）および水蒸気（Ｈ２Ｏ）のいずれかとの混合ガスを吹き付けて、前記チタン層の表面に形成される酸化膜を除去する除去工程と、
この除去工程にて前記酸化膜が除去された前記チタン層上に画素電極を設けて、この画素電極を前記チタン層に電気的に接続させる画素電極形成工程と
を具備したことを特徴とするアレイ基板の製造方法。 A substrate, a switching element provided on the substrate, a wiring portion provided on the substrate and electrically connected to the switching element, and a pixel electrode provided on the substrate and controlled by the switching element And the wiring portion includes a conductive layer and a titanium layer provided on the conductive layer and electrically connected to the pixel electrode and made of titanium (Ti). There,
Removal to remove the oxide film formed on the surface of the titanium layer by spraying a mixed gas of argon (Ar), hydrogen (H 2 ) and water vapor (H 2 O) onto the titanium layer of the wiring portion Process,
A pixel electrode forming step of providing a pixel electrode on the titanium layer from which the oxide film has been removed in the removing step, and electrically connecting the pixel electrode to the titanium layer. A method for manufacturing a substrate. 除去工程は、真空雰囲気内で配線部のチタン層に混合ガスを吹き付け、
画素電極形成工程は、前記除去工程と同じ前記真空雰囲気内で前記配線部のチタン層上に画素電極を設ける
ことを特徴とする請求項４記載のアレイ基板の製造方法。 In the removal process, a mixed gas is sprayed onto the titanium layer of the wiring part in a vacuum atmosphere.
5. The method of manufacturing an array substrate according to claim 4, wherein the pixel electrode forming step includes providing a pixel electrode on the titanium layer of the wiring portion in the same vacuum atmosphere as the removing step. 除去工程は、アルゴン（Ａｒ）と水蒸気（Ｈ２Ｏ）との混合ガスを配線部のチタン層に吹き付ける
ことを特徴とする請求項４または５記載のアレイ基板の製造方法。 Removal step, argon (Ar) and water vapor (H 2 O), and claim 4 or 5 array substrate manufacturing method according to the gas mixture, characterized in that spraying of the titanium layer of the wiring portion of.
JP2005135917A 2005-05-09 2005-05-09 Array substrate and method for manufacturing the same Pending JP2006313231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005135917A JP2006313231A (en) 2005-05-09 2005-05-09 Array substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135917A JP2006313231A (en) 2005-05-09 2005-05-09 Array substrate and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006313231A true JP2006313231A (en) 2006-11-16

Family

ID=37534753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135917A Pending JP2006313231A (en) 2005-05-09 2005-05-09 Array substrate and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2006313231A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270509A (en) * 2007-04-20 2008-11-06 Nec Electronics Corp Method of manufacturing semiconductor device
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
WO2016017516A1 (en) * 2014-07-30 2016-02-04 シャープ株式会社 Display device and method for producing same
WO2016017515A1 (en) * 2014-07-30 2016-02-04 シャープ株式会社 Display device and method for producing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
JP2008270509A (en) * 2007-04-20 2008-11-06 Nec Electronics Corp Method of manufacturing semiconductor device
WO2016017516A1 (en) * 2014-07-30 2016-02-04 シャープ株式会社 Display device and method for producing same
WO2016017515A1 (en) * 2014-07-30 2016-02-04 シャープ株式会社 Display device and method for producing same
US20170139296A1 (en) * 2014-07-30 2017-05-18 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US10175518B2 (en) 2014-07-30 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device including a wiring layer of a molybdenum-based material

Similar Documents

Publication Publication Date Title
KR100600229B1 (en) An electronic device and a method for producing the same, and a sputtering target
JP4958253B2 (en) Thin film transistor
JP5568267B2 (en) Semiconductor device
JP4541787B2 (en) Display device
KR101175085B1 (en) Semiconductor device, liquid crystal display device equipped with semiconductor device, and process for production of semiconductor device
CN104733539B (en) Thin film transistor (TFT) and the display device for using thin film transistor (TFT)
CN104508808B (en) Semiconductor device and method for producing same
TWI546975B (en) Semiconductor device, liquid crystal display device and method for manufacturing semiconductor device
TWI395270B (en) Method for forming a wiring film, transistor, and electronic device
WO2008032786A1 (en) Display device
JP2004273614A (en) Semiconductor device and its fabricating process
KR100355948B1 (en) Semiconductor storage device and method of producing same
WO2000036641A1 (en) Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
TWI421950B (en) Thin film transistors having multiple doped silicon layers
US20160204126A1 (en) Thin-film transistor substrate and method for fabricating the same
TW201234603A (en) Thin film transistor and a method of manufacturing the same
WO2018061969A1 (en) Semiconductor device and method for manufacturing same
US20190148412A1 (en) Multilayer wiring film and thin film transistor element
TWI445095B (en) Manufacturing method of thin film transistor and thin film transistor
JP2007081385A (en) Source drain electrode, transistor substrate and method for manufacturing the same, and display device
TW201034204A (en) Thin film transistor and method for manufacturing same
JP2006313231A (en) Array substrate and method for manufacturing the same
KR20000071417A (en) Iridium conductive electrode/barrier structure and method for same
KR20140074861A (en) Method for depositing a thin film electrode and thin film stack
KR20070021086A (en) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices