JP2006251093A - Electrophoretic display device, method for manufacturing the same, and electronic appliance - Google Patents

Electrophoretic display device, method for manufacturing the same, and electronic appliance Download PDF

Info

Publication number
JP2006251093A
JP2006251093A JP2005064623A JP2005064623A JP2006251093A JP 2006251093 A JP2006251093 A JP 2006251093A JP 2005064623 A JP2005064623 A JP 2005064623A JP 2005064623 A JP2005064623 A JP 2005064623A JP 2006251093 A JP2006251093 A JP 2006251093A
Authority
JP
Japan
Prior art keywords
electrode
storage capacitor
display device
electrophoretic display
electrophoretic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005064623A
Other languages
Japanese (ja)
Other versions
JP4748441B2 (en
Inventor
Mitsutoshi Miyasaka
光敏 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005064623A priority Critical patent/JP4748441B2/en
Publication of JP2006251093A publication Critical patent/JP2006251093A/en
Application granted granted Critical
Publication of JP4748441B2 publication Critical patent/JP4748441B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrophoretic display device in which an influence of storage charge reduction on an image display is alleviated. <P>SOLUTION: The electrophoretic display device in which an image is displayed with an electrophoretic element is equipped with: the electrophoretic element mounted on each pixel; a thin film transistor to drive the electrophoretic element; and a storage capacitor to store voltage applied to the electrophoretic element. The electrophoretic element includes: a pixel electrode 17 independently mounted for each pixel; a common electrode 220 electrically common to a plurality of pixels; and an electrophoretic material interposed between the pixel electrodes and the common electrode. The thin film transistor TFT includes: a drain electrically connected to a signal line 23; a source electrically connected to the pixel electrode 17; and a gate electrode 14a electrically connected to a scanning line. The storage capacitor includes: a first storage capacitor electrode; a second storage capacitor electrode; and a storage capacitor dielectric film disposed between the first and second storage capacitor electrodes. The second storage capacitor electrode is formed of a metal layer identical to the gate electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本願発明は、帯電した粒子に電界に対する電界印加を制御することにより視認状態を変化させる電気泳動表示装置の改良に関する。   The present invention relates to an improvement of an electrophoretic display device that changes a visual recognition state by controlling electric field application to an electrically charged particle.

電気泳動表示装置は、マトリクス状に配列された複数の画素電極等が形成された半導体等の素子基板と、平面状の共通電極等が形成された対向基板とから構成されている。素子基板と対向基板とは一定の間隙を保って各々の電極形成面が対向するように貼り合わされている。この間隙には、電気泳動層が設けられている。電気泳動層は分散媒に電気泳動粒子を分散させたものである。   The electrophoretic display device includes an element substrate such as a semiconductor on which a plurality of pixel electrodes and the like arranged in a matrix are formed, and a counter substrate on which a planar common electrode and the like are formed. The element substrate and the counter substrate are bonded to each other so that the electrode forming surfaces face each other with a certain gap. An electrophoretic layer is provided in this gap. The electrophoretic layer is obtained by dispersing electrophoretic particles in a dispersion medium.

この構成において、画素電極と共通電極との電極間に電位差を与えると、電界の方向によって帯電した電気泳動粒子がどちらか一方の電極に引き寄せられる。電気泳動粒子を着色粒子で構成し、共通電極および対向基板として透過性を有する材料を用いると、対向基板側に引き寄せられた電気泳動粒子の色が見える。従って、各画素電極に印加する電圧を制御することによって画像を表示することができる。
特開2002−162651号公報 特開2002−169190号公報
In this configuration, when a potential difference is applied between the pixel electrode and the common electrode, the electrophoretic particles charged according to the direction of the electric field are attracted to one of the electrodes. When the electrophoretic particles are composed of colored particles and a transparent material is used as the common electrode and the counter substrate, the color of the electrophoretic particles attracted to the counter substrate side can be seen. Therefore, an image can be displayed by controlling the voltage applied to each pixel electrode.
JP 2002-162651 A JP 2002-169190 A

しかしながら、電気泳動表示装置では、画像保持(維持)期間に電力供給を停止すると、薄膜トランジスタ(以下、「TFT」という。)や電気泳動材料におけるリーク電流によって共通電極及び画素電極の保持電荷が減少し、電極間の電位差が減少して電気泳動粒子の分散が生じる。これにより、表示画像のコントラストが徐々に低下する。また、電位差のない状態が長時間継続すると電気泳動粒子の拡散によって画像が消失する。   However, in the electrophoretic display device, when the power supply is stopped during the image holding (maintenance) period, the charge held in the common electrode and the pixel electrode is reduced due to a leakage current in a thin film transistor (hereinafter referred to as “TFT”) or an electrophoretic material. The potential difference between the electrodes decreases, and electrophoretic particles are dispersed. As a result, the contrast of the display image gradually decreases. Further, when a state without a potential difference continues for a long time, the image disappears due to diffusion of the electrophoretic particles.

よって、本発明は保持電荷の減少による画像表示への影響を軽減した電気泳動表示装置装置を提供することを目的とする。   Therefore, an object of the present invention is to provide an electrophoretic display device in which the influence on the image display due to the decrease in the retained charge is reduced.

上記目的を達成するため本発明の電気泳動表示装置は、電気泳動素子により画像を表示する電気泳動表示装置において、画素毎に設けられた電気泳動素子と、該電気泳動素子を駆動する薄膜トランジスタと、該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持された電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第1電極と、保持容量第2電極と、該保持容量第1電極と該保持容量第2電極との間に設けられた保持容量誘電体膜と、を含み、該保持容量第2電極は、該ゲート電極と同一の金属層により形成されている。
In order to achieve the above object, an electrophoretic display device of the present invention is an electrophoretic display device that displays an image using an electrophoretic element, an electrophoretic element provided for each pixel, a thin film transistor that drives the electrophoretic element, A holding capacitor for holding a voltage applied to the electrophoretic element,
The electrophoretic element includes a pixel electrode independent for each pixel, a common electrode electrically common to a plurality of pixels, and an electrophoretic material sandwiched between the pixel electrode and the common electrode,
The thin film transistor includes a drain electrically connected to the signal line, a source electrically connected to the pixel electrode, and a gate electrode electrically connected to the scan line,
The storage capacitor includes a storage capacitor first electrode, a storage capacitor second electrode, and a storage capacitor dielectric film provided between the storage capacitor first electrode and the storage capacitor second electrode, The storage capacitor second electrode is formed of the same metal layer as the gate electrode.

かかる構成とすることによって、大容量の保持容量を形成することが可能となる。   With this configuration, a large storage capacity can be formed.

好ましくは、上記保持容量第1電極は、上記薄膜トランジスタの上記ソースを構成する半導体膜の一部によって形成されており、上記保持容量は、上記半導体膜の一部と上記保持容量第2電極とが、平面上で重なることで形成されており、上記保持容量誘電体膜は、ゲート絶縁膜と同一の絶縁膜層によって形成されている。   Preferably, the storage capacitor first electrode is formed by a part of a semiconductor film constituting the source of the thin film transistor, and the storage capacitor includes a part of the semiconductor film and the storage capacitor second electrode. The storage capacitor dielectric film is formed of the same insulating film layer as the gate insulating film.

好ましくは、上記半導体膜の一部と上記保持容量第2電極とが重なった領域の面積は、上記電気泳動素子の表示面積の50%以上を占める。   Preferably, the area of a region where a part of the semiconductor film overlaps with the storage capacitor second electrode occupies 50% or more of the display area of the electrophoretic element.

好ましくは、上記保持容量第1電極は、上記画素電極の一部によって形成されており、上記保持容量は、上記画素電極の一部と上記保持容量第2電極とが、平面上(平面視)で重なることで形成されている。   Preferably, the storage capacitor first electrode is formed by a part of the pixel electrode, and the storage capacitor includes a part of the pixel electrode and the storage capacitor second electrode on a plane (plan view). It is formed by overlapping.

好ましくは、上記画素電極と上記保持容量第2電極とが重なった領域の面積は、上記電気泳動素子の表示面積の50%以上を占める。   Preferably, the area of the region where the pixel electrode overlaps the storage capacitor second electrode occupies 50% or more of the display area of the electrophoretic element.

好ましくは、上記ゲート電極と上記画素電極との間に絶縁膜が形成されており、上記保持容量第1電極は、当該絶縁膜が相対的に薄膜化された領域に形成された上記画素電極により形成されており、上記保持容量誘電体膜は、当該薄膜化された絶縁膜により形成されている。   Preferably, an insulating film is formed between the gate electrode and the pixel electrode, and the storage capacitor first electrode is formed by the pixel electrode formed in a region where the insulating film is relatively thinned. The storage capacitor dielectric film is formed of the thinned insulating film.

好ましくは、上記薄膜化された領域における上記絶縁膜の誘電率は、薄膜化されていない領域における上記絶縁膜の誘電率より高く設定されている。   Preferably, the dielectric constant of the insulating film in the thinned region is set higher than the dielectric constant of the insulating film in the non-thinned region.

好ましくは、上記薄膜化された前記絶縁膜の厚みは、300μmより小さく、薄膜化されていない領域の絶縁膜の厚みは、300μm以上である。   Preferably, the thickness of the insulating film that has been thinned is smaller than 300 μm, and the thickness of the insulating film in a region that has not been thinned is 300 μm or more.

また、本発明の電気泳動表示装置は、電気泳動材料に印加させる電圧を制御して画像を表示する電気泳動表示装置において、画素毎に設けられた電気泳動素子と、該電気泳動素子を駆動する薄膜トランジスタと、該電気泳動素子に印加される電圧を保持する保持容量と、を備え、該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持される該電気泳動材料と、を含み、該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、該保持容量は、保持容量第1電極と、保持容量第2電極と、該保持容量第1電極と該保持容量第2電極との間に設けられた保持容量誘電体膜と、を含み、該保持容量第2電極は、該ゲート電極と同一の金属層により形成されており、該保持容量第1電極は、
1)該薄膜トランジスタの該ソースを構成する半導体膜の一部と、
2)該ゲート電極と該画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における画素電極の一部と、により形成されており、
該保持容量は、
1)該半導体膜の一部と該保持容量第2電極とで形成された下側保持容量と、
2)前記画素電極の一部と前記保持容量第2電極とで形成される上側保持容量と、の並列接続により形成されており、
該下側保持容量では、ゲート絶縁膜と同一の絶縁膜層が、該保持容量誘電体膜となっており、
該上側保持容量では、前記ゲート電極と前記画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における絶縁膜が、該保持容量誘電体膜となっている。
The electrophoretic display device of the present invention drives an electrophoretic element provided for each pixel in the electrophoretic display device that displays an image by controlling a voltage applied to the electrophoretic material. A thin film transistor and a storage capacitor for holding a voltage applied to the electrophoretic element, the electrophoretic element comprising: a pixel electrode independent for each pixel; and a common electrode electrically common to the plurality of pixels. The electrophoretic material sandwiched between the pixel electrode and the common electrode, and the thin film transistor includes a drain electrically connected to the signal line and a source electrically connected to the pixel electrode And a gate electrode electrically connected to the scanning line, and the storage capacitor includes a storage capacitor first electrode, a storage capacitor second electrode, the storage capacitor first electrode, and the storage capacitor second electrode. Retention capacity provided between It includes a body layer, and the storage capacitor second electrode is formed of the same metal layer and the gate electrode, the storage capacitor first electrode,
1) a part of a semiconductor film constituting the source of the thin film transistor;
2) Of the insulating film formed between the gate electrode and the pixel electrode, a part of the pixel electrode in a relatively thinned region is formed.
The holding capacity is
1) a lower storage capacitor formed by a part of the semiconductor film and the storage capacitor second electrode;
2) formed by parallel connection of an upper storage capacitor formed by a part of the pixel electrode and the storage capacitor second electrode;
In the lower storage capacitor, the same insulating film layer as the gate insulating film is the storage capacitor dielectric film,
In the upper storage capacitor, an insulating film in a relatively thinned region of the insulating film formed between the gate electrode and the pixel electrode is the storage capacitor dielectric film.

好ましくは、上記保持容量における、上記半導体膜の一部、上記保持容量第2電極、および上記画素電極の一部が、平面上(平面視)で、重なるように形成されている。   Preferably, a part of the semiconductor film, the second part of the storage capacitor, and a part of the pixel electrode in the storage capacitor are formed to overlap each other on a plane (plan view).

かかる構成とすることによって保持容量を大容量化することができる。   With this configuration, the storage capacity can be increased.

好ましくは、上記保持容量第2電極は、容量線に電気的に接続されており、当該容量線は、低インピーダンス源に電気的に接続されている。   Preferably, the storage capacitor second electrode is electrically connected to a capacitor line, and the capacitor line is electrically connected to a low impedance source.

また、本発明の電気泳動表示装置の製造方法は、電気泳動素子により画像を表示する電気泳動表示装置の製造方法において、薄膜トランジスタの半導体膜を形成する工程と、該半導体膜をパターニングして保持容量第1電極下部を形成する工程と、該半導体膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に金属層を形成してからパターニングし、該薄膜トランジスタのゲート電極と保持容量第2電極とを形成する工程と、該ゲート電極および該保持容量第2電極が形成された上に、第1絶縁膜を形成する工程と、該第1絶縁膜に、該半導体膜へのコンタクトホールと該保持容量第2電極に達する凹部とを形成する工程と、該第1絶縁膜上に、該凹部内を含めて第2絶縁膜を形成する工程と、該第2絶縁膜上に、該凹部内を含めて、該半導体膜に電気的に接続する画素電極を形成し、保持容量第1電極上部を形成する工程と、を備えたことを特徴とする。   In addition, the method for manufacturing an electrophoretic display device according to the present invention includes a step of forming a semiconductor film of a thin film transistor and a storage capacitor by patterning the semiconductor film in the method for manufacturing an electrophoretic display device that displays an image using an electrophoretic element. Forming a lower portion of the first electrode, forming a gate insulating film on the semiconductor film, forming a metal layer on the gate insulating film, and then patterning the gate electrode and the storage capacitor second A step of forming an electrode; a step of forming a first insulating film on the gate electrode and the storage capacitor second electrode; and a contact hole to the semiconductor film in the first insulating film; Forming a recess reaching the second storage capacitor electrode; forming a second insulating film on the first insulating film including the inside of the recess; and forming the recess on the second insulating film. Including Electrically pixel electrode is formed to be connected to the semiconductor film, a step of forming a storage capacitor first electrode upper, characterized by comprising a.

好ましくは、上記電気泳動表示装置の製造方法において、上記第2絶縁膜の誘電率は、上記第1絶縁膜の誘電率より高く設定されている。   Preferably, in the method for manufacturing an electrophoretic display device, a dielectric constant of the second insulating film is set higher than a dielectric constant of the first insulating film.

好ましくは、上記第2絶縁膜の厚みは、上記第1絶縁膜の厚みより薄く形成される。   Preferably, the second insulating film is formed thinner than the first insulating film.

また、本発明の電子機器は、上述した電気泳動表示装置を表示器として備える。   The electronic apparatus of the present invention includes the above-described electrophoretic display device as a display.

ここで、「電子機器」は、電気泳動材料による表示を利用する表示部を備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。また、「機器」という概念からはずれるもの、例えば可撓性のある紙状/フィルム状の物体、これら物体が貼り付けられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。   Here, the “electronic device” includes all devices including a display unit that uses display by an electrophoretic material, and includes a display device, a television device, an electronic paper, a clock, a calculator, a mobile phone, a portable information terminal, and the like. Including. Also, things that deviate from the concept of “equipment”, for example, flexible paper / film-like objects, belonging to real estate such as wall surfaces to which these objects are attached, moving objects such as vehicles, flying objects, ships, etc. Including those belonging to.

本発明の電気泳動表示装置によれば、保持容量を大容量に形成することができるので電荷の保持特性が良好となる。また、相対的に保持容量を小型にすることが可能となり、画素電極を小さくすることが可能となるので、高精細の画面を形成することが可能となる。これは、面積階調に好都合である。   According to the electrophoretic display device of the present invention, since the storage capacitor can be formed in a large capacity, the charge retention characteristic is improved. In addition, since the storage capacitor can be made relatively small and the pixel electrode can be made small, a high-definition screen can be formed. This is convenient for area gradation.

次に、本発明の好適な実施形態を、図面を参照しながら説明する。   Next, preferred embodiments of the present invention will be described with reference to the drawings.

以下の実施形態はあくまで例示に過ぎず、本発明は本発明の趣旨の範囲で種々に変更可能なものである。   The following embodiments are merely examples, and the present invention can be variously modified within the scope of the gist of the present invention.

なお、本明細書では半導体装置のソース電極とドレイン電極とを区別しないが、便宜上、一方の電極をソース電極と名付け、他方の電極をドレイン電極と名付ける。物理的に厳密を期すならば、トランジスタのソース電極とドレイン電極とは、N型トランジスタでは電位の低い方がソース電極と定義され、P型トランジスタでは電位の高い方がソース電極と定義される。しかしどちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本明細書では説明を明瞭とする目的でこうした厳密性を排し、便宜上一方の電極をソース電極と呼び、他方の電極をドレイン電極と呼ぶことにする。   Note that in this specification, a source electrode and a drain electrode of a semiconductor device are not distinguished, but for convenience, one electrode is named a source electrode and the other electrode is named a drain electrode. In terms of physical strictness, the source electrode and the drain electrode of a transistor are defined as a source electrode having a lower potential in an N-type transistor, and defined as a source electrode in a P-type transistor. However, which electrode has a higher potential varies depending on the operating state. Therefore, strictly speaking, the source electrode and the drain electrode can always be interchanged in one transistor. In the present specification, for the sake of clarity, such strictness is eliminated, and for convenience, one electrode is referred to as a source electrode and the other electrode is referred to as a drain electrode.

本実施例の電気泳動表示装置は電気泳動表示パネルと周辺回路とを備えている。本実施例においては、大容量の保持容量が画素電極下に2つ形成されて、リーク電流の影響を受け難くしている。   The electrophoretic display device of this embodiment includes an electrophoretic display panel and a peripheral circuit. In the present embodiment, two large storage capacitors are formed under the pixel electrode to make it less susceptible to leakage current.

図1は、電気泳動表示装置の電気的な全体構成を示すブロック図である。素子基板100の表面には、電気泳動表示パネルAとその周辺領域とが設けられている。この図は、移動度の高い素子(低温ポリシリコン等)を想定して周辺領域にある駆動回路を一体としているが、もちろん移動度の低い素子(アモルファスシリコン等)でも本発明は適用できる。その場合の駆動回路は、移動度の高い素子(単結晶シリコン等)で構成されて、電気泳動表示パネルAとデータ線駆動回路140や走査線駆動回路130は別部品となる。この例の電気泳動表示パネルAは複数の画素から構成されており、この画素は、後述するスイッチング素子としてのTFT103や、このTFT103に接続された画素電極104を含んで構成されている。一方、素子基板100の周辺領域には、走査線駆動回路130やデータ線駆動回路140が形成されている。   FIG. 1 is a block diagram showing an overall electrical configuration of the electrophoretic display device. On the surface of the element substrate 100, an electrophoretic display panel A and its peripheral region are provided. In this figure, a drive circuit in the peripheral region is integrated assuming an element with high mobility (low temperature polysilicon or the like), but of course, the present invention can also be applied to an element with low mobility (such as amorphous silicon). The driving circuit in that case is composed of an element with high mobility (such as single crystal silicon), and the electrophoretic display panel A and the data line driving circuit 140 and the scanning line driving circuit 130 are separate components. The electrophoretic display panel A of this example includes a plurality of pixels, and each pixel includes a TFT 103 as a switching element described later and a pixel electrode 104 connected to the TFT 103. On the other hand, a scanning line driving circuit 130 and a data line driving circuit 140 are formed in the peripheral region of the element substrate 100.

電気泳動表示装置の周辺回路には、コントローラ300が設けられている。このコントローラ300は画像信号処理回路およびタイミングジェネレータを含んでいる。ここで、画像信号処理回路は、画像データ及び対向電極制御信号を生成し、それぞれ及びデータ線駆動回路140及び対向電極変調回路150に入力する。対向電極変調回路150は画素の共通電極及び保持容量の対向電極にそれぞれバイアス信号Vcom及び電源電圧Vsを供給する。例えば、正又は負の高レベルのバイアス信号Vcom(リセット信号)によって画像のリセットが設定される。リセット信号は、データ駆動回路140が画像データを出力する前の所定期間に出力される。リセットは、分散媒中を泳動している電気泳動粒子を画素電極又は共通電極に引き寄せ、空間的な状態を初期化するために用いられる。   A controller 300 is provided in the peripheral circuit of the electrophoretic display device. The controller 300 includes an image signal processing circuit and a timing generator. Here, the image signal processing circuit generates image data and a counter electrode control signal, and inputs them to the data line driving circuit 140 and the counter electrode modulation circuit 150, respectively. The counter electrode modulation circuit 150 supplies a bias signal Vcom and a power supply voltage Vs to the common electrode of the pixel and the counter electrode of the storage capacitor, respectively. For example, image reset is set by a positive or negative high level bias signal Vcom (reset signal). The reset signal is output for a predetermined period before the data driving circuit 140 outputs image data. The reset is used to attract the electrophoretic particles migrating in the dispersion medium to the pixel electrode or the common electrode to initialize the spatial state.

また、タイミングジェネレータは、リセット設定や画像データが画像信号処理回路から出力されるときに、走査線駆動回路130やデータ線駆動回路140を制御するための各種タイミング信号を生成する。   The timing generator generates various timing signals for controlling the scanning line driving circuit 130 and the data line driving circuit 140 when reset settings and image data are output from the image signal processing circuit.

素子基板100の電気泳動表示パネルAには、図示のX方向に沿って平行に複数本の走査線101が形成されている。また、これと直交するY方向に沿って平行に複数本のデータ線102が形成されている。そして、各画素は走査線101とデータ線102との交差に対応してマトリクス状に配列されている。   On the electrophoretic display panel A of the element substrate 100, a plurality of scanning lines 101 are formed in parallel along the X direction shown in the drawing. In addition, a plurality of data lines 102 are formed in parallel along the Y direction orthogonal thereto. Each pixel is arranged in a matrix corresponding to the intersection of the scanning line 101 and the data line 102.

図2は、上記画素の構造を示している。i行、j列目の画素(i,j)はTFT103、画素電極104及び保持容量Csを含んで構成されている。TFT103のゲート端子が走査線101に接続され、そのソース端子がデータ線102に接続されている。さらに、TFT103のドレイン端子が画素電極104及び保持容量Csに接続されている。保持容量CsはTFT103によって画素電極104に印加された電圧を保持する。   FIG. 2 shows the structure of the pixel. The pixel (i, j) in the i-th row and the j-th column includes the TFT 103, the pixel electrode 104, and the storage capacitor Cs. A gate terminal of the TFT 103 is connected to the scanning line 101, and a source terminal thereof is connected to the data line 102. Further, the drain terminal of the TFT 103 is connected to the pixel electrode 104 and the storage capacitor Cs. The holding capacitor Cs holds the voltage applied to the pixel electrode 104 by the TFT 103.

画素は、画素電極104と共通電極Comとの間に電気泳動層を挟持して構成されているので、電極面積、電極間の距離、および電気泳動層の誘電率に応じた画素容量Cepdを形成している。上述のように、共通電極Comは配線201を介して対向電極変調回路150に接続されている。また、保持容量Csの他方は保持容量線106に接続されている。保持容量線106は対向電極変調回路150で電源Vsに接続されている。   Since the pixel is configured by sandwiching an electrophoretic layer between the pixel electrode 104 and the common electrode Com, a pixel capacitor Cepd is formed according to the electrode area, the distance between the electrodes, and the dielectric constant of the electrophoretic layer. is doing. As described above, the common electrode Com is connected to the counter electrode modulation circuit 150 via the wiring 201. The other side of the storage capacitor Cs is connected to the storage capacitor line 106. The storage capacitor line 106 is connected to the power source Vs by the counter electrode modulation circuit 150.

このような電気泳動表示パネルAにおいて、まず、リセットタイミングで全走査線信号がアクティブになると、j番目の走査線101に接続されたTFT103もオン状態になる。リセット動作では、全データ信号が白あるいは黒のレベルに設定され、共通電極Comに対向電極変調回路150からリセット信号が印加されて全電気泳動素子が白又は黒表示に設定される(2値表示の場合)。その後、走査線101が順次に選択されて画像の書込みが行われる。j番目の走査線101に接続されたTFT103がオン状態になると、走査線選択に同期してデータ線駆動回路140から供給されるデータ信号Xi(画像信号)が画素電極104に書き込まれる。このとき、データ信号Xiの電圧レベルで保持容量Csも充電され、TFT103の遮断後も画素(画素電極と共通電極)の電荷保持を図り、電気泳動粒子による画像の維持を図る。各画素がデータ信号の電圧レベルに応じた表示を行うことによって画像が表示される。   In such an electrophoretic display panel A, first, when all the scanning line signals become active at the reset timing, the TFT 103 connected to the jth scanning line 101 is also turned on. In the reset operation, all data signals are set to a white or black level, a reset signal is applied to the common electrode Com from the counter electrode modulation circuit 150, and all electrophoretic elements are set to white or black display (binary display). in the case of). Thereafter, the scanning lines 101 are sequentially selected and image writing is performed. When the TFT 103 connected to the jth scanning line 101 is turned on, the data signal Xi (image signal) supplied from the data line driving circuit 140 is written to the pixel electrode 104 in synchronization with the scanning line selection. At this time, the storage capacitor Cs is also charged at the voltage level of the data signal Xi, and even after the TFT 103 is cut off, the charge of the pixels (pixel electrode and common electrode) is maintained to maintain the image by the electrophoretic particles. Each pixel performs display in accordance with the voltage level of the data signal, thereby displaying an image.

図3は、本実施例における保持容量を説明する説明図である。既述したように、保持容量Csにおけるリーク電流は共通電極Com及び画素電極104間の保持電荷を減少させ、電気泳動粒子の拡散の原因となる。そこで、実施例では保持容量Csを大容量としてリーク電流の影響を少なくする。   FIG. 3 is an explanatory diagram for explaining the storage capacitor in the present embodiment. As described above, the leakage current in the storage capacitor Cs reduces the storage charge between the common electrode Com and the pixel electrode 104 and causes the electrophoretic particles to diffuse. Therefore, in the embodiment, the storage capacitor Cs is made large to reduce the influence of the leakage current.

本実施例では、画素領域内に大容量の保持容量Csを構成する。このため、画素電極下に2つの保持容量CSL及びCSUを配置し、これ等を電気泳動素子の透過容量Cepdに対して並列に接続する。   In this embodiment, a large storage capacitor Cs is formed in the pixel region. For this reason, two holding capacitors CSL and CSU are arranged under the pixel electrode, and these are connected in parallel to the transmission capacitor Cepd of the electrophoretic element.

図4は、素子基板に形成された2つの保持容量CSL及びCSU(保持容量Cs)を説明する電気泳動表示装置の断面図である。   FIG. 4 is a cross-sectional view of the electrophoretic display device for explaining two storage capacitors CSL and CSU (retention capacitors Cs) formed on the element substrate.

同図に示されるように、電気泳動表示装置は大別して素子基板100と共通電極基板200によって構成されている。電気泳動層は説明の簡単のために省略している。   As shown in the figure, the electrophoretic display device is roughly composed of an element substrate 100 and a common electrode substrate 200. The electrophoretic layer is omitted for simplicity of explanation.

素子基板組100は、絶縁基板11、半導体層12、ゲート絶縁層13、ゲート電極層14a、ゲート電極配線層14、ゲート層、第1層間絶縁層15、第2層間絶縁層16、画素電極層17、コンタクト21及び22、配線層(データ線)23を含んでいる。   The element substrate set 100 includes an insulating substrate 11, a semiconductor layer 12, a gate insulating layer 13, a gate electrode layer 14a, a gate electrode wiring layer 14, a gate layer, a first interlayer insulating layer 15, a second interlayer insulating layer 16, and a pixel electrode layer. 17, contacts 21 and 22, and a wiring layer (data line) 23.

例えば、絶縁基板11は、カラス、樹脂などの絶縁基板である。半導体層12は不純物が高濃度で注入されたn+又はp+のポリシリコンであり、TFTのソース・ドレイン領域及び保持容量CSLの下部電極を兼ねている。ゲート絶縁層13はシリコン酸化膜(SiO2)によって構成されており、TFTのゲート絶縁膜及び保持容量CSLの誘電体層を兼ねている。ゲート電極層配線14はアルミニウムなどの金属膜によって形成されており、保持容量CSLの上部電極及び保持容量CSUの下部電極を兼ねている。また、ゲート電極配線層14と同じ膜でTFTのゲート電極層14aが形成される。   For example, the insulating substrate 11 is an insulating substrate such as crow or resin. The semiconductor layer 12 is n + or p + polysilicon into which impurities are implanted at a high concentration, and serves also as a source / drain region of the TFT and a lower electrode of the storage capacitor CSL. The gate insulating layer 13 is composed of a silicon oxide film (SiO 2), and serves also as a gate insulating film of the TFT and a dielectric layer of the storage capacitor CSL. The gate electrode layer wiring 14 is formed of a metal film such as aluminum and serves also as an upper electrode of the storage capacitor CSL and a lower electrode of the storage capacitor CSU. Further, the gate electrode layer 14 a of the TFT is formed with the same film as the gate electrode wiring layer 14.

第1層間絶縁層15は、300nm以上の膜厚のシリコン酸化膜であり、配線相互間を絶縁する。第2層間絶縁層16は100nm〜300nmの薄いシリコン窒化膜(SiN)であり、保持容量CSUの誘電体層を兼ねている。画素電極層17は、共通電極Comとの間に電界を形成する電極であり、ITO等の金属膜で形成される。この画素電極層17は、保持容量CSUの上部電極を兼ねている。コンタクト21は第1層間絶縁層15に開口されたコンタクトホールに堆積された金属材料であり、TFTのドレイン領域と配線層23を接続する。同様に、コンタクト22はTFTのソース領域と画素電極層17を接続する。   The first interlayer insulating layer 15 is a silicon oxide film having a thickness of 300 nm or more and insulates the wirings from each other. The second interlayer insulating layer 16 is a thin silicon nitride film (SiN) having a thickness of 100 nm to 300 nm, and also serves as a dielectric layer of the storage capacitor CSU. The pixel electrode layer 17 is an electrode that forms an electric field with the common electrode Com, and is formed of a metal film such as ITO. The pixel electrode layer 17 also serves as an upper electrode of the storage capacitor CSU. The contact 21 is a metal material deposited in a contact hole opened in the first interlayer insulating layer 15 and connects the drain region of the TFT and the wiring layer 23. Similarly, the contact 22 connects the TFT source region and the pixel electrode layer 17.

素子基板組100は、ガラスや樹脂などの透明基板210の表面にITOなどの透明電極層220を形成して共通電極Comとしている。透明電極層220は対向電極変調回路150に接続されている。   In the element substrate set 100, a transparent electrode layer 220 such as ITO is formed on the surface of a transparent substrate 210 such as glass or resin to form a common electrode Com. The transparent electrode layer 220 is connected to the counter electrode modulation circuit 150.

上記構成において、ゲート電極配線層14の右端側はゲート絶縁層13をオーバーラップしないので半導体層12が破壊されることが防止される。また、ゲート電極配線層14の両端は第2層間絶縁膜16の凹部底部のエッジ部よりもオーバーラップしているので配線間の短絡が防止される。   In the above configuration, the right end side of the gate electrode wiring layer 14 does not overlap the gate insulating layer 13, so that the semiconductor layer 12 is prevented from being destroyed. Further, since both ends of the gate electrode wiring layer 14 overlap with the edge portion of the bottom of the recess of the second interlayer insulating film 16, a short circuit between the wirings is prevented.

上述した構成の保持容量Csは下側の保持容量CSLと上側の保持容量CSUの和となる。ここで、真空の誘電率をεo、ゲート絶縁層の非誘電率をεG、ゲート絶縁層の膜厚tG、保持容量CSLの2つの電極間の有効面積(上部電極及び下部電極の重複領域)SL、保持容量CSUの2つの電極間の有効面積SU、第2層間絶縁膜の非誘電率をεI、第2層間絶縁膜の膜厚をtIとすると、以下のように示される。   The storage capacitor Cs having the above-described configuration is the sum of the lower storage capacitor CSL and the upper storage capacitor CSU. Here, the dielectric constant of vacuum is εo, the non-dielectric constant of the gate insulating layer is εG, the thickness tG of the gate insulating layer, and the effective area between the two electrodes of the storage capacitor CSL (overlapping region of the upper electrode and the lower electrode) SL Assuming that the effective area SU between the two electrodes of the storage capacitor CSU, the non-dielectric constant of the second interlayer insulating film is εI, and the film thickness of the second interlayer insulating film is tI, the following is obtained.

Cs=CSL+CSU=(εo・εG・SL/tG)+(εo・εI・SL/tI)

例えば、後述する実施例では、
εo=8.85×10-12[F/m]、εG=3.9、SL=3080μm2、tG=75nm、より
CSL=(εo・εG・SL/tG)
=8.85×10-12[F/m]×3.9×3080μm2/0.075μm
=1.417[pF]
εI=7.5、SU=2500、tI=200nm
CSU=εo・εI・SL/tI=8.85×10-12[F/m]×7.5×2500μm2/0.2μm=0.830[pF]
Cs=CSL+CSU=1.417+0.830=2.247[pF]
このように、保持容量が極めて大きいので、保持特性が良好の電気泳動表示素子が得られる。
Cs = CSL + CSU = (εo · εG · SL / tG) + (εo · εI · SL / tI)

For example, in the embodiment described later,
εo = 8.85 × 10 −12 [F / m], εG = 3.9, SL = 3080 μm 2 , tG = 75 nm, and more CSL = (εo · εG · SL / tG)
= 8.85 × 10 −12 [F / m] × 3.9 × 3080 μm 2 /0.075 μm
= 1.417 [pF]
εI = 7.5, SU = 2500, tI = 200 nm
CSU = εo · εI · SL / tI = 8.85 × 10 −12 [F / m] × 7.5 × 2500 μm 2 /0.2 μm = 0.830 [pF]
Cs = CSL + CSU = 1.417 + 0.830 = 2.247 [pF]
As described above, since the holding capacity is extremely large, an electrophoretic display element having good holding characteristics can be obtained.

(電気泳動表示装置の製造方法)
本発明の実施例に係る電気泳動表示装置の製造方法について図5及び図6の工程図、図7図乃至図14の成膜パターンの平面視図を参照して説明する。
(Method for manufacturing electrophoretic display device)
A method for manufacturing an electrophoretic display device according to an embodiment of the present invention will be described with reference to the process diagrams of FIGS. 5 and 6 and the plan views of the film formation patterns of FIGS.

まず、図5(A)に示されるように、ガラスあるいは樹脂などの絶縁基板11上にCVD法によってシリコンを厚さ50nmに堆積し、エキシマレーザ照射による熱処理を施してポリシリコン層(半導体層)12を形成する。   First, as shown in FIG. 5A, silicon is deposited to a thickness of 50 nm by CVD on an insulating substrate 11 such as glass or resin, and heat treatment is performed by excimer laser irradiation to form a polysilicon layer (semiconductor layer). 12 is formed.

次に、同図(B)に示すように、ポリシリコン層12をパターニングして素子領域及び保持容量CSLの下部電極部分を形成する(図7参照)。   Next, as shown in FIG. 7B, the polysilicon layer 12 is patterned to form an element region and a lower electrode portion of the storage capacitor CSL (see FIG. 7).

同図(C)に示すように、ポリシリコン層12の上にプラズマCVD法によってTEOSを材料としてシリコン酸化膜を75nm程度堆積する。ポリシリコン層1を熱酸化してもよい。TFTのチャネル領域をマスクしてポリシリコン層12にイオン注入を行う。例えば、p+イオンを5×1020cm-3の濃度で注入する。 As shown in FIG. 5C, a silicon oxide film is deposited on the polysilicon layer 12 by a plasma CVD method using TEOS as a material to a thickness of about 75 nm. The polysilicon layer 1 may be thermally oxidized. Ions are implanted into the polysilicon layer 12 while masking the channel region of the TFT. For example, p + ions are implanted at a concentration of 5 × 10 20 cm −3 .

その後熱処理を行って不純物を活性化し、TFTのソース領域、ドレイン領域、保持容量CSLの下部電極を形成する(図8参照)。   Thereafter, heat treatment is performed to activate the impurities, and the source and drain regions of the TFT and the lower electrode of the storage capacitor CSL are formed (see FIG. 8).

同図(D)に示すように、スパッタ法にて、金属材料、例えば、タンタルを700nm程度堆積して金属膜を形成する。次に、この金属膜のパターニングを行って、TFTのゲート電極層14a、保持容量CSLの上側電極層14、配線106の配線層を形成する(図9参照)。   As shown in FIG. 4D, a metal material, for example, tantalum is deposited to a thickness of about 700 nm by sputtering to form a metal film. Next, this metal film is patterned to form a gate electrode layer 14a of the TFT, an upper electrode layer 14 of the storage capacitor CSL, and a wiring layer of the wiring 106 (see FIG. 9).

図6(A)に示すように、基板11、ゲート絶縁層13、ゲート電極層14a及びゲート電極配線層14の上に、プラズマCVD法によってTEOSを材料として酸化シリコンを堆積し、800nm程度の膜厚のシリコン酸化膜を成膜して第1層間絶縁層15を形成する。   As shown in FIG. 6A, silicon oxide is deposited on the substrate 11, the gate insulating layer 13, the gate electrode layer 14a and the gate electrode wiring layer 14 using TEOS as a material by a plasma CVD method to form a film having a thickness of about 800 nm. A thick silicon oxide film is formed to form the first interlayer insulating layer 15.

図6(B)に示すように、TFT上のソース領域及びドレイン領域、ゲート電極配線層14上の第1層間絶縁層に異方性エッチングを施し、TFT上にコンタクトホール21a及び22aを開口する。また、ゲート電極配線層14上にコンタクト領域25を開口する(第1コンタクト開口)。ゲート電極配線層14をエッチングストッパとして利用することにより、コンタクトホール21a及び22aとコンタクト領域25とを同一工程で開口することができる。ゲート電極配線層14上の開口面積(凹部の底部)の面積は、例えば、2500μm2程度である(図10参照)。 As shown in FIG. 6B, anisotropic etching is performed on the source and drain regions on the TFT and the first interlayer insulating layer on the gate electrode wiring layer 14 to open contact holes 21a and 22a on the TFT. . Further, a contact region 25 is opened on the gate electrode wiring layer 14 (first contact opening). By using the gate electrode wiring layer 14 as an etching stopper, the contact holes 21a and 22a and the contact region 25 can be opened in the same process. The area of the opening area (the bottom of the recess) on the gate electrode wiring layer 14 is, for example, about 2500 μm 2 (see FIG. 10).

図6(C)に示すように、スパッタ法などによってアルミニウムなどの金属を基板全面に成膜し、コンタクトホール21a及び22aを埋設する。この金属膜をパターニングして配線層23及び接続用パッド電極24を形成する(図11参照)。   As shown in FIG. 6C, a metal such as aluminum is formed over the entire surface of the substrate by sputtering or the like, and the contact holes 21a and 22a are embedded. The metal film is patterned to form the wiring layer 23 and the connection pad electrode 24 (see FIG. 11).

更に、基板全面にプラズマCVD法によってシリコン窒化膜を200nm程度成膜し、第2層間絶縁膜16を形成する。   Further, a silicon nitride film is formed to a thickness of about 200 nm on the entire surface of the substrate by plasma CVD, and a second interlayer insulating film 16 is formed.

図6(D)に示すように、第2層間絶縁膜16にコンタクトホール25を開口し、TFTのソース電極24を露出させる(図12参照)。   As shown in FIG. 6D, a contact hole 25 is opened in the second interlayer insulating film 16 to expose the source electrode 24 of the TFT (see FIG. 12).

次に、基板全面にスパッタ法などによってITOを成膜し、パターニングを行って画素電極層17を形成する(図13参照)。画素電極層17は保持容量CSUの上部電極を構成している。   Next, an ITO film is formed on the entire surface of the substrate by sputtering or the like, and patterning is performed to form the pixel electrode layer 17 (see FIG. 13). The pixel electrode layer 17 constitutes an upper electrode of the storage capacitor CSU.

図15に示すように、梨地で示される半導体層12と、右上から左下方向に延在する斜線で示されるゲート電極配線層14と、左上から右下方向に延在する斜線で示される画素電極層17が膜厚方向において重なり合い、画素電極層下に2つの並列容量が形成される。   As shown in FIG. 15, the semiconductor layer 12 shown in satin, the gate electrode wiring layer 14 shown by diagonal lines extending from the upper right to the lower left direction, and the pixel electrodes shown by diagonal lines extending from the upper left to the lower right direction The layers 17 overlap in the film thickness direction, and two parallel capacitors are formed under the pixel electrode layer.

このように、保持容量が大きいために画素電極と共通電極間のリーク電流が生じても両電極間電荷の減少が少なく、電気泳動粒子の拡散が防止される。   As described above, since the storage capacitance is large, even if a leakage current is generated between the pixel electrode and the common electrode, the charge between the two electrodes is hardly reduced and the diffusion of the electrophoretic particles is prevented.

図15(A)及び同図(B)は、このような電気泳動表示装置を適用した電子機器(電気光学装置)の例示である。図15(A)は、大型テレビジョン装置900の表示面に電気泳動表示装置600を適用した例である。図15(B)は、ロール型テレビジョン装置910の表示面に電気泳動装置600を適用した例である。   FIG. 15A and FIG. 15B are examples of electronic apparatuses (electro-optical devices) to which such an electrophoretic display device is applied. FIG. 15A shows an example in which an electrophoretic display device 600 is applied to the display surface of a large television device 900. FIG. 15B is an example in which the electrophoresis apparatus 600 is applied to the display surface of the roll-type television apparatus 910.

なお、本発明を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。例えば、上記のような装置例の他、電気泳動フィルムが貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。   Note that the range of electronic devices to which the present invention can be applied is not limited to this, and includes a wide range of devices that utilize changes in visual color tone accompanying the movement of charged particles. For example, in addition to the above apparatus examples, those belonging to real estate such as wall surfaces to which an electrophoretic film is bonded, and those belonging to moving bodies such as vehicles, flying objects, and ships are included.

本発明の電気泳動表示装置の全体構成を説明するブロック図である。It is a block diagram explaining the whole structure of the electrophoretic display device of this invention. 本発明の電気泳動表示装置における画素回路を説明する回路図である。FIG. 6 is a circuit diagram illustrating a pixel circuit in the electrophoretic display device of the present invention. 本発明の電気泳動表示装置の画素回路の保持容量を説明する回路図である。FIG. 6 is a circuit diagram illustrating a storage capacitor of a pixel circuit of the electrophoretic display device of the present invention. 電気泳動表示装置の保持容量の構成を説明する断面図である。It is sectional drawing explaining the structure of the storage capacity | capacitance of an electrophoretic display device. 実施例の電気泳動表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the electrophoretic display device of an Example. 実施例の電気泳動表示装置の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of the electrophoretic display device of an Example. 実施例の電気泳動表示装置の下側保持容量CSLの下側電極形成工程を説明する平面図である。It is a top view explaining the lower electrode forming process of the lower holding capacitor CSL of the electrophoretic display device of the example. 実施例の電気泳動表示装置の下側保持容量CSLの下側電極形成工程を説明する平面図である。It is a top view explaining the lower electrode forming process of the lower holding capacitor CSL of the electrophoretic display device of the example. 実施形態の電気泳動表示装置のゲート電極・保持容量(保持容量の共通電極)を説明する平面図。FIG. 3 is a plan view illustrating a gate electrode and a storage capacitor (a common electrode of the storage capacitor) of the electrophoretic display device according to the embodiment. 実施形態の電気泳動表示装置の第1コンタクトホール・凹部同時形成工程を説明する平面図である。It is a top view explaining the 1st contact hole and recessed part simultaneous formation process of the electrophoretic display device of an embodiment. 実施形態の電気泳動表示装置の配線層形成工程を説明する平面図である。It is a top view explaining the wiring layer formation process of the electrophoretic display device of an embodiment. 電気泳動表示装置の第2層間絶縁膜形成(第2コンタクトホール形成)工程の平面図である。It is a top view of the 2nd interlayer insulation film formation (2nd contact hole formation) process of an electrophoretic display device. 電気泳動表示装置の保持容量第1電極上部形成(画素電極形成)工程の平面図Plan view of process of forming upper part of storage capacitor first electrode (pixel electrode formation) of electrophoretic display device 2つの保持容量を構成する3つの電極位置を説明する平面図である。It is a top view explaining three electrode positions which constitute two retention capacity. 図15は電子機器の例であり、同図(A)は電気泳動表示装置を大型テレビジョン装置に用いた例を示す図である。同図(B)は電気泳動表示装置をロール型テレビジョン装置に用いた例を示す図である。FIG. 15 illustrates an example of an electronic device, and FIG. 15A illustrates an example in which an electrophoretic display device is used in a large television device. FIG. 5B is a diagram showing an example in which the electrophoretic display device is used in a roll type television device.

符号の説明Explanation of symbols

11 絶縁基板、12 半導体層、13 ゲート絶縁層、14a ゲート電極層、14 ゲート電極層配線層、15 第1層間絶縁層、16 第2層間絶縁層、17 画素電極層 DESCRIPTION OF SYMBOLS 11 Insulating substrate, 12 Semiconductor layer, 13 Gate insulating layer, 14a Gate electrode layer, 14 Gate electrode layer wiring layer, 15 1st interlayer insulating layer, 16 2nd interlayer insulating layer, 17 Pixel electrode layer

Claims (15)

電気泳動素子により画像を表示する電気泳動表示装置において、
画素毎に設けられた電気泳動素子と、
該電気泳動素子を駆動する薄膜トランジスタと、
該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持された電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第1電極と、保持容量第2電極と、該保持容量第1電極と該保持容量第2電極との間に設けられた保持容量誘電体膜と、を含み、
該保持容量第2電極は、該ゲート電極と同一の金属層により形成されている、電気泳動表示装置。
In an electrophoretic display device that displays an image with an electrophoretic element,
An electrophoretic element provided for each pixel;
A thin film transistor for driving the electrophoretic element;
A holding capacitor for holding a voltage applied to the electrophoretic element,
The electrophoretic element includes a pixel electrode independent for each pixel, a common electrode electrically common to a plurality of pixels, and an electrophoretic material sandwiched between the pixel electrode and the common electrode,
The thin film transistor includes a drain electrically connected to the signal line, a source electrically connected to the pixel electrode, and a gate electrode electrically connected to the scan line,
The storage capacitor includes a storage capacitor first electrode, a storage capacitor second electrode, and a storage capacitor dielectric film provided between the storage capacitor first electrode and the storage capacitor second electrode,
The electrophoretic display device, wherein the storage capacitor second electrode is formed of the same metal layer as the gate electrode.
請求項1に記載の電気泳動表示装置において、
前記保持容量第1電極は、前記薄膜トランジスタの前記ソースを構成する半導体膜の一部によって形成されており、
前記保持容量は、前記半導体膜の一部と前記保持容量第2電極とが、平面上で重なることで形成されており、
前記保持容量誘電体膜は、ゲート絶縁膜と同一の絶縁膜層によって形成されている、電気泳動表示装置。
The electrophoretic display device according to claim 1.
The storage capacitor first electrode is formed by a part of a semiconductor film constituting the source of the thin film transistor,
The storage capacitor is formed by overlapping a part of the semiconductor film and the storage capacitor second electrode on a plane,
The electrophoretic display device, wherein the storage capacitor dielectric film is formed of the same insulating film layer as the gate insulating film.
請求項2に記載の電気泳動表示装置において、
前記半導体膜の一部と前記保持容量第2電極とが重なった領域の面積は、前記電気泳動素子の表示面積の50%以上を占める、電気泳動表示装置。
The electrophoretic display device according to claim 2.
The area of the region where a part of the semiconductor film overlaps with the storage capacitor second electrode occupies 50% or more of the display area of the electrophoretic element.
請求項1に記載の電気泳動表示装置において、
前記保持容量第1電極は、前記画素電極の一部によって形成されており、
前記保持容量は、前記画素電極の一部と前記保持容量第2電極とが、平面上で重なることで形成されている、電気泳動表示装置。
The electrophoretic display device according to claim 1.
The storage capacitor first electrode is formed by a part of the pixel electrode,
The storage capacitor is an electrophoretic display device formed by overlapping a part of the pixel electrode and the storage capacitor second electrode on a plane.
請求項4に記載の電気泳動表示装置において、
前記画素電極と前記保持容量第2電極とが重なった領域の面積は、前記電気泳動素子の表示面積の50%以上を占める、電気泳動表示装置。
The electrophoretic display device according to claim 4.
The area of the region where the pixel electrode and the storage capacitor second electrode overlap with each other occupies 50% or more of the display area of the electrophoretic element.
請求項4に記載の電気泳動表示装置において、
前記ゲート電極と前記画素電極との間に絶縁膜が形成されており、
前記保持容量第1電極は、当該絶縁膜が相対的に薄膜化された領域に形成された前記画素電極により形成されており、
前記保持容量誘電体膜は、当該薄膜化された絶縁膜により形成されている、電気泳動表示装置。
The electrophoretic display device according to claim 4.
An insulating film is formed between the gate electrode and the pixel electrode,
The storage capacitor first electrode is formed by the pixel electrode formed in a region where the insulating film is relatively thinned,
The electrophoretic display device, wherein the storage capacitor dielectric film is formed of the thinned insulating film.
請求項6に記載の電気泳動表示装置において、
前記薄膜化された領域における前記絶縁膜の誘電率は、薄膜化されていない領域における前記絶縁膜の誘電率より高く設定されている、電気泳動表示装置。
The electrophoretic display device according to claim 6.
The electrophoretic display device, wherein a dielectric constant of the insulating film in the thinned region is set higher than a dielectric constant of the insulating film in a non-thinned region.
請求項6に記載の電気泳動表示装置において、
前記薄膜化された前記絶縁膜の厚みは、300μmより小さく、薄膜化されていない領域の絶縁膜の厚みは、300μm以上である、電気泳動表示装置。
The electrophoretic display device according to claim 6.
The thickness of the thinned insulating film is less than 300 μm, and the thickness of the insulating film in the non-thinned region is 300 μm or more.
電気泳動材料に印加させる電圧を制御して画像を表示する電気泳動表示装置において、
画素毎に設けられた電気泳動素子と、
該電気泳動素子を駆動する薄膜トランジスタと、
該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持される該電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第1電極と、保持容量第2電極と、該保持容量第1電極と該保持容量第2電極との間に設けられた保持容量誘電体膜と、を含み、
該保持容量第2電極は、該ゲート電極と同一の金属層により形成されており、
該保持容量第1電極は、
1)該薄膜トランジスタの該ソースを構成する半導体膜の一部と、
2)該ゲート電極と該画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における画素電極の一部と、により形成されており、
該保持容量は、
1)該半導体膜の一部と該保持容量第2電極とで形成された下側保持容量と、
2)前記画素電極の一部と前記保持容量第2電極とで形成される上側保持容量と、の並列接続により形成されており、
該下側保持容量では、ゲート絶縁膜と同一の絶縁膜層が、該保持容量誘電体膜となっており、
該上側保持容量では、前記ゲート電極と前記画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における絶縁膜が、該保持容量誘電体膜となっている、電気泳動表示装置。
In an electrophoretic display device that displays an image by controlling the voltage applied to the electrophoretic material,
An electrophoretic element provided for each pixel;
A thin film transistor for driving the electrophoretic element;
A holding capacitor for holding a voltage applied to the electrophoretic element,
The electrophoretic element includes a pixel electrode independent for each pixel, a common electrode electrically common to a plurality of pixels, and the electrophoretic material sandwiched between the pixel electrode and the common electrode. ,
The thin film transistor includes a drain electrically connected to the signal line, a source electrically connected to the pixel electrode, and a gate electrode electrically connected to the scan line,
The storage capacitor includes a storage capacitor first electrode, a storage capacitor second electrode, and a storage capacitor dielectric film provided between the storage capacitor first electrode and the storage capacitor second electrode,
The storage capacitor second electrode is formed of the same metal layer as the gate electrode,
The storage capacitor first electrode
1) a part of a semiconductor film constituting the source of the thin film transistor;
2) Of the insulating film formed between the gate electrode and the pixel electrode, a part of the pixel electrode in a relatively thinned region is formed.
The holding capacity is
1) a lower storage capacitor formed by a part of the semiconductor film and the storage capacitor second electrode;
2) formed by parallel connection of an upper storage capacitor formed by a part of the pixel electrode and the storage capacitor second electrode;
In the lower storage capacitor, the same insulating film layer as the gate insulating film is the storage capacitor dielectric film,
In the upper storage capacitor, an insulating film in a relatively thinned region of the insulating film formed between the gate electrode and the pixel electrode is the storage capacitor dielectric film. Electrophoretic display device.
請求項9に記載の電気泳動表示装置において、
前記保持容量における、前記半導体膜の一部、前記保持容量第2電極、および前記画素電極の一部が、平面上で重なるように形成されている、電気泳動表示装置。
The electrophoretic display device according to claim 9,
An electrophoretic display device, wherein a part of the semiconductor film, the second part of the storage capacitor, and a part of the pixel electrode in the storage capacitor overlap each other on a plane.
請求項1乃至10のいずれか一項に記載の電気泳動表示装置において、
前記保持容量第2電極は、容量線に電気的に接続されており、当該容量線は、低インピーダンス源に電気的に接続されている、電気泳動表示装置。
The electrophoretic display device according to any one of claims 1 to 10,
The storage capacitor second electrode is electrically connected to a capacitor line, and the capacitor line is electrically connected to a low impedance source.
電気泳動素子により画像を表示する電気泳動表示装置の製造方法であって、
薄膜トランジスタの半導体膜を形成する工程と、
該半導体膜をパターニングして保持容量第1電極下部を形成する工程と、
該半導体膜上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に金属層を形成してからパターニングし、該薄膜トランジスタのゲート電極と保持容量第2電極とを形成する工程と、
該ゲート電極および該保持容量第2電極が形成された上に、第1絶縁膜を形成する工程と、
該第1絶縁膜に、該半導体膜へのコンタクトホールと該保持容量第2電極に達する凹部とを形成する工程と、
該第1絶縁膜上に、該凹部内を含めて第2絶縁膜を形成する工程と、
該第2絶縁膜上に、該凹部内を含めて、該半導体膜に電気的に接続する画素電極を形成し、保持容量第1電極上部を形成する工程と、
を備えたことを特徴とする電気泳動表示装置の製造方法。
An electrophoretic display device manufacturing method for displaying an image by an electrophoretic element,
Forming a semiconductor film of the thin film transistor; and
Patterning the semiconductor film to form a lower portion of the storage capacitor first electrode;
Forming a gate insulating film on the semiconductor film;
Forming a metal layer on the gate insulating film and then patterning to form a gate electrode of the thin film transistor and a storage capacitor second electrode;
Forming a first insulating film on the gate electrode and the storage capacitor second electrode; and
Forming a contact hole to the semiconductor film and a recess reaching the storage capacitor second electrode in the first insulating film;
Forming a second insulating film on the first insulating film including the inside of the recess;
Forming a pixel electrode electrically connected to the semiconductor film including the inside of the recess on the second insulating film, and forming an upper portion of the storage capacitor first electrode;
A method for manufacturing an electrophoretic display device, comprising:
請求項12に記載の電気泳動表示装置の製造方法において、
前記第2絶縁膜の誘電率は、前記第1絶縁膜の誘電率より高く設定されている、電気泳動表示装置の製造方法。
In the manufacturing method of the electrophoretic display device according to claim 12,
The method of manufacturing an electrophoretic display device, wherein a dielectric constant of the second insulating film is set higher than a dielectric constant of the first insulating film.
請求項12に記載の電気泳動表示装置において、
前記第2絶縁膜の厚みは、前記第1絶縁膜の厚みより薄く形成される、電気泳動表示装置の製造方法。
The electrophoretic display device according to claim 12,
The method for manufacturing an electrophoretic display device, wherein the second insulating film is formed to have a thickness smaller than that of the first insulating film.
請求項1乃至11のいずれか一項に記載の電気泳動表示装置を備える、電子機器。   An electronic apparatus comprising the electrophoretic display device according to claim 1.
JP2005064623A 2005-03-08 2005-03-08 Electrophoretic display device, manufacturing method thereof, and electronic apparatus Expired - Fee Related JP4748441B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005064623A JP4748441B2 (en) 2005-03-08 2005-03-08 Electrophoretic display device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005064623A JP4748441B2 (en) 2005-03-08 2005-03-08 Electrophoretic display device, manufacturing method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2006251093A true JP2006251093A (en) 2006-09-21
JP4748441B2 JP4748441B2 (en) 2011-08-17

Family

ID=37091711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005064623A Expired - Fee Related JP4748441B2 (en) 2005-03-08 2005-03-08 Electrophoretic display device, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4748441B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770131A (en) * 2009-01-07 2010-07-07 精工爱普生株式会社 Active matrix substrate, electrophoretic display apparatus, and electronic device
US8202770B2 (en) 2007-04-20 2012-06-19 Au Optronics Corp. Semiconductor structure of a display device and method for fabricating the same
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
CN104903782A (en) * 2012-11-16 2015-09-09 伊英克公司 Active matrix display with dual driving modes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236825A (en) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd Liquid crystal display device and its production
JPH11271812A (en) * 1997-12-31 1999-10-08 Samsung Electronics Co Ltd Liquid crystal display device and its production
JP2003179073A (en) * 1995-02-15 2003-06-27 Semiconductor Energy Lab Co Ltd Active matrix display device
JP2004273922A (en) * 2003-03-11 2004-09-30 Seiko Epson Corp Manufacturing method of thin film transistor, thin film transistor, display device, and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179073A (en) * 1995-02-15 2003-06-27 Semiconductor Energy Lab Co Ltd Active matrix display device
JPH09236825A (en) * 1996-02-29 1997-09-09 Semiconductor Energy Lab Co Ltd Liquid crystal display device and its production
JPH11271812A (en) * 1997-12-31 1999-10-08 Samsung Electronics Co Ltd Liquid crystal display device and its production
JP2004273922A (en) * 2003-03-11 2004-09-30 Seiko Epson Corp Manufacturing method of thin film transistor, thin film transistor, display device, and electronic equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202770B2 (en) 2007-04-20 2012-06-19 Au Optronics Corp. Semiconductor structure of a display device and method for fabricating the same
US8378404B2 (en) 2007-04-20 2013-02-19 Au Optronics Corp. Semiconductor structure of a display device and method for fabricating the same
US8822997B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Electrophoretic display device and method for manufacturing thereof
CN101770131A (en) * 2009-01-07 2010-07-07 精工爱普生株式会社 Active matrix substrate, electrophoretic display apparatus, and electronic device
CN101770131B (en) * 2009-01-07 2014-02-12 精工爱普生株式会社 Active matrix substrate, electrophoretic display apparatus, and electronic device
CN104903782A (en) * 2012-11-16 2015-09-09 伊英克公司 Active matrix display with dual driving modes
JP2016504617A (en) * 2012-11-16 2016-02-12 イー インク コーポレイション Active matrix display with dual drive mode
US10037735B2 (en) 2012-11-16 2018-07-31 E Ink Corporation Active matrix display with dual driving modes

Also Published As

Publication number Publication date
JP4748441B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
JP4277874B2 (en) Manufacturing method of electro-optical device
CN108598087A (en) Array substrate and its manufacturing method, display panel, electronic device
US8355195B2 (en) Electrophoretic display device and electronic apparatus
WO2014015576A1 (en) Tft-lcd array substrate
JP2008176196A (en) Display device, method for manufacturing display device, and electronic paper
US20070153167A1 (en) Liquid crystal display device
US20100039354A1 (en) Display device and manufacturing method thereof
US7724234B2 (en) Panel for display device, and display device
US10782577B2 (en) Display panel and method for reducing capacitive load
WO2018126676A1 (en) Pixel structure and method for manufacturing same, array substrate, and display device
KR102363840B1 (en) Substrate including thin film transistor for touch display
KR20060001398A (en) Lipuid crystal display device and method for fabricating the same
JP2007293072A (en) Method of manufacturing electro-optical device and the electro-optical device, and electronic equipment
CN109313517A (en) Display device and its manufacturing method with touch panel
JP4748441B2 (en) Electrophoretic display device, manufacturing method thereof, and electronic apparatus
US6404466B1 (en) Thin film transistor array for liquid crystal display (LCD) apparatus
US7859502B2 (en) Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus
JP4187027B2 (en) Display device
JP5540843B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
WO2022193239A1 (en) E-paper and manufacturing method therefor, and display apparatus
JP2007052286A (en) Semiconductor element, liquid crystal display device, and method for repairing the same
US20090207329A1 (en) Liquid crystal display
JPH11212120A (en) Liquid crystal display device and production thereof
JP2002296619A (en) Active matrix type display device
JP2002297058A (en) Active matrix type display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110425

R150 Certificate of patent or registration of utility model

Ref document number: 4748441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees