JP2006196078A - 不揮発性半導体記憶装置及びそのデータ読み出し方法 - Google Patents
不揮発性半導体記憶装置及びそのデータ読み出し方法 Download PDFInfo
- Publication number
- JP2006196078A JP2006196078A JP2005006432A JP2005006432A JP2006196078A JP 2006196078 A JP2006196078 A JP 2006196078A JP 2005006432 A JP2005006432 A JP 2005006432A JP 2005006432 A JP2005006432 A JP 2005006432A JP 2006196078 A JP2006196078 A JP 2006196078A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- temperature
- circuit
- read
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 不揮発性半導体記憶装置は、モリセルアレイ21、読み出し回路22,23,23,25,26,27、書き込み回路22,23,23,25,26,27、読み出し電圧発生回路29、記憶回路34及び切り換え回路35を備えている。読み出し電圧発生回路は、読み出し電圧を生成して上記読み出し回路に供給する。上記記憶回路は、メモリセルアレイ中のメモリセルの温度特性を変化させるための情報を記憶する。上記切り換え回路は、上記記憶回路に記憶された情報に基づいて、上記読み出し電圧発生回路で生成される読み出し電圧の温度依存性を切り換える。
【選択図】 図1
Description
図1は、本発明の第1の実施形態に係る不揮発性半導体記憶装置について説明するためのもので、NANDセル型EEPROMの概略構成を示すブロック図である。
なお、上述した説明では、カラムアドレスに応じて書き込みベリファイリード中のワード線電圧の温度特性を変える場合を例にとって説明した。しかしながら、上記記憶回路34に、メモリセルアレイ21中のメモリセルの温度特性を変化させるための情報と、メモリセルアレイ21中のプレーンやブロックアドレスを記憶し、上記切り換え回路35でこれらの情報に基づいて、上記読み出し電圧発生回路29から出力される読み出し電圧の温度依存性を切り換えるようにしても良い。
また、上記記憶回路34に、メモリセルアレイ21中のメモリセルの温度特性を変化させるための情報と、上記メモリセルアレイ21中のメモリセルを温度依存性の異なる複数のグループに分け、アクセスされたメモリセルがどのグループに属するかを識別する情報とを記憶し、上記切り換え回路35でこれらの情報に基づいて、上記読み出し電圧発生回路29から出力される読み出し電圧の温度依存性を切り換えるようにしても良い。
更に、上記記憶回路34に、メモリセルアレイ21中のメモリセルの温度特性を変化させるための情報と、ウェーハ中における当該不揮発性半導体記憶装置のチップが形成された位置の情報とを記憶し、上記切り換え回路35でこれらの情報に基づいて、上記読み出し電圧発生回路29から出力される読み出し電圧の温度依存性を切り換えることもできる。
上述した第1の実施形態、変形例1乃至変形例3を選択的に組み合わせ、種々の情報に基づいてメモリセルの温度特性の変化をきめ細かく補償することもできる。
図7は、上記図1に示したNANDセル型EEPROMにおける読み出し電圧発生回路29について説明するための概念図である。
イネーブル信号EN1b,EN2,EN3b,EN4をロウ(“L”)レベルにする。これによって、MOSトランジスタPA1,PA2がオン状態となり、MOSトランジスタNA1,NA2がオフ状態となるので、抵抗Routを流れる電流Ioutは次式のようになる。
その結果、出力電圧Voutは
Vout=Rout×Iout=Rout×(I1+I3)
となる。つまり、出力電圧は電圧値Rout×I1に対して温度に比例する電圧となる。
その結果、出力電圧Voutは
Vout=Rout×Iout=Rout×(I3−I2)
となる。この場合も出力電圧は所望の電圧値に対して温度に比例して増加する電圧となる。
イネーブル信号EN1b,EN2を“L”レベル、イネーブル信号EN3b,EN4を“H”レベルにする。これによって、MOSトランジスタPA1,NA2がオン状態となり、MOSトランジスタNA1,PA2がオフ状態となるので、抵抗Routを流れる電流Ioutは次式のようになる。
その結果、出力電圧Voutは
Vout=Rout×Iout=Rout×(I1−I4)
となる。つまり、出力電圧は電圧値Rout×I1に対して温度に比例して減少する電圧となる。
イネーブル信号EN1b,EN2,EN4を“L”レベル、イネーブル信号EN3bを“H”レベルにする。これによって、MOSトランジスタPA1がオン状態となり、MOSトランジスタNA1,NA2,PA2がオフ状態となるので、抵抗Routを流れる電流Ioutは次式のようになる。
その結果、出力電圧Voutは
Vout=Rout×Iout=Rout×I1
となる。つまり、出力電圧は温度に依存しなくなる。
次に、上述した読み出し電圧発生回路29の具体的な回路例を示してより詳しく説明する。図8(a)は、温度に比例した電流発生回路である。この回路は、オペアンプOP1、Pチャネル型MOSトランジスタTP1〜TP3、Nチャネル型MOSトランジスタTN1、抵抗R2及びダイオードD3,D4等を含んで構成されている。オペアンプOP1の反転入力端(−)には電位Vaが印加され、非反転入力端(+)には電位Vbが印加される。上記オペアンプOP1の出力端には、MOSトランジスタTP1〜TP3のゲートが接続されている。上記MOSトランジスタTP1,TP2のソースは電源Vccに接続され、MOSトランジスタTP1のドレインにはダイオードD3のアノードが、MOSトランジスタTP2のソースには抵抗R2の一端が接続されている。上記ダイオードD3のカソードは接地点GNDに接続され、アノード側の電位Vaが上記オペアンプOP1の反転入力端(−)に供給される。また、上記抵抗R2の他端にはN個のダイオードD4のアノードが接続され、これらダイオードD4のカソードは接地点GNDに接続されている。上記抵抗R2の一端側の電位Vbは、上記オペアンプOP1の非反転入力端(+)に供給される。
I10=(VT/R2)×lnN…(1)
である。ここで、VT=kT/q(kはボルツマン定数、qは電子の電荷量、Tは絶対温度)である。(1)式から明らかなように電流I10は絶対温度Tに比例する。また、この電流I10は電源電圧VccやMOSトランジスタのしきい値電圧等に依存しない安定した電流である。
I20=Vref/R3
である。Vrefが温度に依存しないので、I20は温度、電源電圧、トランジスタのしきい値電圧等に依存しない定電流になる。
I1=(Wp11/Wp2)×I20
=(Wp11/Wp2)×(Vref/R3)
となる。また、イネーブル信号EN1b1,EN1b2,EN1b3を“L”レベル、他のイネーブル信号EN1b4,EN1b5,EN1b6を“H”レベルにすると、
I1=[(Wp11+Wp12+Wp13)/Wp2]×I20
=[(Wp11+Wp12+Wp13)/Wp2]×(Vref/R3)
となる。このように、イネーブル信号EN1b1,EN1b2,EN1b3,…,EN1b5,EN1b6の“H”レベル/“L”レベルを切り換えることにより、温度に依存しない任意の値の電流を供給することができる。
I2=(Wn21/Wn2)×I20
=(Wn21/Wn2)×(Vref/R3)
となる。また、イネーブル信号EN22,EN23を“H”レベル、他のイネーブル信号EN21,EN24,EN25,EN26を“L”レベルにすると、
I2=[(Wn22+Wn23)/Wn2]×I20
=[(Wn22+Wn23)/Wn2]×(Vref/R3)
となる。このように、イネーブル信号EN21,EN22,…,EN25、イネーブル信号EN26の“H”レベル/“L”レベルを切り換えることにより、温度に依存しない任意の値の電流を供給することができる。
I3=(Wp31/Wp1)×I10
=(Wp31/Wp1)×(VT/R2)×lnN
となる。また、イネーブル信号EN3b1,EN3b2を“L”レベル、他のイネーブル信号EN3b3,EN3b4,EN3b5を“H”レベルにすると、
I3=[(WP31+Wp32)/Wp1]×I10
=[(WP31+Wp32)/Wp1]×(VT/R2)×lnN
となる。このようにイネーブル信号EN3b1,EN3b2,…,EN3b5の“H”レベル/“L”レベルを切り換えることにより、温度に比例する任意の値の電流を供給することができる。
I4=(Wn41/Wn1)×I10
=(Wn41/Wn1)×(VT/R2)×lnN
となる。また、イネーブル信号EN41,EN42を“H”レベル、他のイネーブル信号EN43,EN44,EN45を“L”レベルにすると、
I4=[(Wn41+Wn42)/Wn1]×I10
=[(Wn41+Wn42)/Wn1]×(VT/R2)×lnN
となる。このようにイネーブル信号EN41,EN42,…,EN45の“H”レベル/“L”レベルを切り換えることにより、温度に比例する任意の値の電流を供給することができる。
図10に示した回路において、イネーブル信号EN21,EN22,EN23,…,EN26、及びイネーブル信号EN41,EN42,EN43,…,EN45をそれぞれ“L”レベルにすることにより、これらのイネーブル信号がゲートに供給される、電流源2,4内の全てのMOSトランジスタをオフにする。また、イネーブル信号EN1b1,EN1b2,EN1b3,…,EN1b6、及びイネーブル信号EN3b1,EN3b2,EN3b3,…,EN3b5をそれぞれ“L”レベルにすることにより、これらのイネーブル信号がゲートに供給される、電流源1,3内の全てのMOSトランジスタをオンすることにより、抵抗Routputを流れる電流Ioutputは次式のようになる。
その結果、出力電圧Voutputは
Voutput=Routput×Ioutput=(I1+I3)×Routput
となる。つまり、出力電圧Voutputは電圧値Routput×I1に対して温度に比例する電圧となる。Voutは抵抗素子の比(例えばRout/R2)の関数である。従って、プロセスばらつきや温度変動により抵抗素子の抵抗値が変わっても出力電圧Voutputは変動しない。
その結果、出力電圧Voutputは
Voutput=Routput×Ioutput=Routput×(I3−I2)
となる。この場合もI2,I3の値は電流源2,3内でオンするMOSトランジスタのチャネル幅の総和を変えることにより様々な値を取ることができるので、様々な値の様々な正の温度特性を持つ電圧Voutputを生成することができる。
図10に示した回路において、イネーブル信号EN21,EN22,EN23,…,EN26を“L”レベル、イネーブル信号EN3b1,EN3b2,EN3b3,…,EN3b5を“H”レベルにすることにより、これらのイネーブル信号がゲートに供給される、電流源2,3内の全てのMOSトランジスタをオフにする。電流源1,4内のMOSトランジスタをオンすることにより、抵抗Routputを流れる電流Ioutputは次式のようになる。
その結果、出力電圧Voutputは
Voutput=Routput×Ioutput=Routput×(I1−I4)
となる。つまり、出力電圧Voutputは電圧値Routput×I1に対して温度に比例して減少する電圧となる。
図10に示した回路において、イネーブル信号EN21,EN22,EN23,…,EN26、イネーブル信号EN41,EN42,EN43,…,EN45を“L”レベル、イネーブル信号EN3b1,EN3b2,EN3b3,…,EN3b5を“H”レベルにすることにより、これらのイネーブル信号がゲートに供給される、電流源2,3,4内の全てのMOSトランジスタをオフにする。電流源1内のMOSトランジスタをオンすることにより、抵抗Routputを流れる電流Ioutputは次式のようになる。
その結果、出力電圧Voutputは
Voutput=Routput×Ioutput=Routput×I1
となる。つまり、出力電圧Voutputは温度に依存しなくなる。
Icon=Vref/RA
となり、電流Iconは温度に依存しない一定電流となる。また、ダイオードD5に流れる電流は一定である。この場合、電位VCは温度に比例して減少する。つまり、
VC=B1−B2×T
となる。但し、B1,B2は定数である。電位VDは電位VCと一定になるように制御されるので、
Ivar=VD/RD=VC/RD=C1−C2×T
となる。但し、C1,C2は定数である。従って、IconとIvarの加算・減算を行うことにより、温度に比例して減少・増加し、任意の絶対値を持つ電流を生成することができる。
Vouts=[(Rs1+Rs2)/Rs2]×Voutput
に達するまでは信号VXXFLAGが“L”レベルであり、昇圧回路201は昇圧動作を続ける。そして、昇圧回路が上記電圧に達すると信号VXXFLAGが“H”レベルになり、昇圧動作が停止する。
図27は、メモリセルトランジスタのドレイン電流Id−ゲート電圧Vg特性である。センス動作を行うドレイン電流Idの値により、温度特性は異なる。リード時にどのようなドレイン電流Idでセンスするかは読み出し時間とアレイノイズから決まる。
メモリセルからデータを読み出すのに必要なドレイン電流Idは、ビット線容量をCB、ビット線をセル電流で放電する時間をTBL、読み出すのに必要なビット線の振幅をΔVとすると、
Id=CBL×ΔV/TBL
と表される。従って、読み出し時間を短縮する場合(TBLが小さい場合)には、センスするドレイン電流Idが大きくなる。図27で領域A1がセンスするドレイン電流Idが大きい場合である。領域A1では同じゲート電圧Vgでは低温の方が高温よりも電流値が大きい。本例では温度によらず一定のドレイン電流Id1になるように、選択メモリセルの制御ゲート電圧をリード・ベリファイリードで低温時(Vgb)よりも高温時(Vga)が高くなるように制御する。
読み出し時間を長く設定すると、TBLが大きいので読み出すのに必要なドレイン電流Idは小さくなり、図27の領域A3になる。読み出し時間を長くすることによりメモリセルアレイ21内のアレイノイズが小さくなり、しきい値電圧の分布の幅を狭めることができる。領域A3では同じゲート電圧Vgでは高温の方が低温よりも電流値が大きい。本例では温度によらず一定の電流Id3になるように、選択メモリセルの制御ゲート電圧Vgをリード・ベリファイリードで低温時(Vgd)よりも高温時(Vge)が低くなるように制御する。
図27の領域A2、つまりセンスする電流がId2の場合には、制御ゲート電圧Vgcに対して電流値は温度によらない。この場合には、選択メモリセルの制御ゲート電圧をリード・ベリファイリードで温度によらず一定にする。
本発明の一態様に係る不揮発性半導体記憶装置は、図28に示すようなしきい値電圧の分布を有する多値メモリにおいてより有効である。図28は4値のメモリセルを例にとって示すしきい値電圧の分布である。多値メモリでも動作は2値メモリとほぼ同様である。例えば読み出しでは“11”であるか、あるいは“10”、“01”、“00”であるかを読み出す場合には選択した制御ゲートに電圧Vrd1(例えば0.05Vあるいは0V)を与えてメモリセルに電流が流れるか否かを検知する。“11”、“10”であるか、あるいは“01”、“00”であるかを読み出す場合には、選択した制御ゲートに電圧Vrd2(例えば0.7V)を与えてメモリセルに電流が流れるか否かを検知する。“11”、“10”、“01”であるか、あるいは“00”であるかを読み出す場合には、選択した制御ゲートに電圧Vrd3(例えば1.45V)を与えてメモリセルに電流が流れるか否かを検知する。
Claims (5)
- メモリセルがマトリックス状に配置されたメモリセルアレイと、
前記メモリセルアレイ中のメモリセルからデータを読み出す読み出し手段と、
前記メモリセルアレイ中のメモリセルにデータを書き込む書き込み手段と、
読み出し電圧を生成して前記読み出し手段に供給する読み出し電圧発生手段と、
前記メモリセルアレイ中のメモリセルの温度特性を変化させるための情報を記憶する記憶手段と、
前記記憶手段に記憶された情報に基づいて、前記読み出し電圧発生手段で生成される読み出し電圧の温度依存性を切り換える切り換え手段と
を具備することを特徴とする不揮発性半導体記憶装置。 - 前記記憶手段は、前記メモリセルアレイ中のメモリセルのセンスポイントからの距離に応じた情報を更に記憶し、
前記切り換え手段は、前記メモリセルアレイ中のメモリセルの温度特性を変化させるための情報と、読み出しの対象となるメモリセルのセンスポイントからの距離に応じた情報とに基づいて、前記読み出し電圧発生手段から出力される読み出し電圧の温度依存性を切り換えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記記憶手段は、前記メモリセルアレイ中のメモリセルを温度依存性の異なる複数のグループに分け、アクセスされたメモリセルがどのグループに属するかを識別する情報を更に記憶し、
前記切り換え手段は、前記メモリセルアレイ中のメモリセルの温度特性を変化させるための情報と、読み出しの対象となるメモリセルが前記複数のグループのうちどのグループに属するかを識別する情報とに基づいて、前記読み出し電圧発生手段から出力される読み出し電圧の温度依存性を切り換えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記記憶手段は、ウェーハ中における当該不揮発性半導体記憶装置のチップが形成された位置の情報を更に記憶し、
前記切り換え手段は、前記メモリセルアレイ中のメモリセルの温度特性を変化させるための情報と、ウェーハ中における当該不揮発性半導体記憶装置のチップが形成された位置の情報とに基づいて、前記読み出し電圧発生手段から出力される読み出し電圧の温度依存性を切り換えることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - メモリセルアレイ中のメモリセルの温度特性を変化させるための情報を記憶するステップと、
読み出しの対象となるメモリセルをアクセスするステップと、
読み出しの対象となるメモリセルがアクセスされた時に、前記記憶した温度特性を変化させるための情報に基づいて読み出し電圧の温度依存性を設定するステップと、
設定した温度依存性の読み出し電圧を前記読み出しの対象となるメモリセルに印加してデータを読み出すステップと
を具備することを特徴とする不揮発性半導体記憶装置のデータ読み出し方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006432A JP4746326B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
PCT/IB2005/002923 WO2006075202A1 (en) | 2005-01-13 | 2005-09-30 | Nonvolatile memory cell having current compensated for temperature dependency and data read method thereof |
KR1020067018653A KR100790040B1 (ko) | 2005-01-13 | 2005-09-30 | 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법 |
CNB2005800080768A CN100524529C (zh) | 2005-01-13 | 2005-09-30 | 具有其温度依赖性被补偿的电流的非易失性存储器单元及其数据读取方法 |
US11/531,082 US7411830B2 (en) | 2005-01-13 | 2006-09-12 | Nonvolatile memory cell having current compensated for temperature dependency and data read method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006432A JP4746326B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196078A true JP2006196078A (ja) | 2006-07-27 |
JP4746326B2 JP4746326B2 (ja) | 2011-08-10 |
Family
ID=35966464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006432A Active JP4746326B2 (ja) | 2005-01-13 | 2005-01-13 | 不揮発性半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7411830B2 (ja) |
JP (1) | JP4746326B2 (ja) |
KR (1) | KR100790040B1 (ja) |
CN (1) | CN100524529C (ja) |
WO (1) | WO2006075202A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
JP2009129470A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
US7558118B2 (en) | 2006-10-24 | 2009-07-07 | Kabushiki Kaisha Toshiba | NAND flash memory device |
JP2010262696A (ja) * | 2009-04-30 | 2010-11-18 | Toshiba Corp | Nand型フラッシュメモリ |
US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
JP2012113810A (ja) * | 2010-11-25 | 2012-06-14 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれを含むデータ格納装置 |
US8947928B2 (en) | 2011-05-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Flash memory device and memory system including the same |
US9042175B2 (en) | 2012-01-31 | 2015-05-26 | Samsung Electronics Co., Ltd. | Non-volatile memory device and read method thereof |
JP2017526077A (ja) * | 2014-08-25 | 2017-09-07 | マイクロン テクノロジー, インク. | 温度独立型電流生成用装置 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7571287B2 (en) | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
US7518930B2 (en) | 2006-04-21 | 2009-04-14 | Sandisk Corporation | Method for generating and adjusting selected word line voltage |
DE102006023934B3 (de) * | 2006-05-19 | 2007-11-15 | Atmel Germany Gmbh | Speichervorrichtung mit einer nicht-flüchtigen Speichermatrix |
US7456678B2 (en) | 2006-10-10 | 2008-11-25 | Atmel Corporation | Apparatus and method for providing a temperature compensated reference current |
US20080247253A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Non-volatile storage with temperature compensation for bit line during sense operations |
KR100908527B1 (ko) * | 2007-04-25 | 2009-07-20 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 독출 전압 발생장치 |
WO2008133674A1 (en) * | 2007-04-27 | 2008-11-06 | Sandisk Corporation | Method and device for generating and adjusting selected word line voltage |
US7910976B2 (en) * | 2007-06-28 | 2011-03-22 | Richard Fastow | High density NOR flash array architecture |
KR100908814B1 (ko) | 2007-08-29 | 2009-07-21 | 주식회사 하이닉스반도체 | 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치 |
US8131915B1 (en) | 2008-04-11 | 2012-03-06 | Marvell Intentional Ltd. | Modifying or overwriting data stored in flash memory |
US8683085B1 (en) | 2008-05-06 | 2014-03-25 | Marvell International Ltd. | USB interface configurable for host or device mode |
US8760951B2 (en) | 2008-05-26 | 2014-06-24 | SK Hynix Inc. | Method of reading data in a non-volatile memory device |
KR100908533B1 (ko) * | 2008-05-26 | 2009-07-20 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 독출 방법 |
KR100967002B1 (ko) * | 2008-05-29 | 2010-06-30 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 그 동작 방법 |
US7755965B2 (en) | 2008-10-13 | 2010-07-13 | Seagate Technology Llc | Temperature dependent system for reading ST-RAM |
US8611151B1 (en) | 2008-11-06 | 2013-12-17 | Marvell International Ltd. | Flash memory read performance |
US8947929B1 (en) | 2008-11-06 | 2015-02-03 | Marvell International Ltd. | Flash-based soft information generation |
US8423710B1 (en) | 2009-03-23 | 2013-04-16 | Marvell International Ltd. | Sequential writes to flash memory |
US8213236B1 (en) * | 2009-04-21 | 2012-07-03 | Marvell International Ltd. | Flash memory |
US8756394B1 (en) | 2010-07-07 | 2014-06-17 | Marvell International Ltd. | Multi-dimension memory timing tuner |
US8582381B2 (en) | 2012-02-23 | 2013-11-12 | SanDisk Technologies, Inc. | Temperature based compensation during verify operations for non-volatile storage |
US20140198576A1 (en) * | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
US8885416B2 (en) | 2013-01-30 | 2014-11-11 | Sandisk Technologies Inc. | Bit line current trip point modulation for reading nonvolatile storage elements |
US9202579B2 (en) * | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Compensation for temperature dependence of bit line resistance |
US20150279472A1 (en) * | 2014-03-26 | 2015-10-01 | Intel Corporation | Temperature compensation via modulation of bit line voltage during sensing |
US9633742B2 (en) | 2014-07-10 | 2017-04-25 | Sandisk Technologies Llc | Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices |
KR102290974B1 (ko) | 2014-11-07 | 2021-08-19 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법 |
CN104934068B (zh) * | 2015-07-07 | 2018-10-09 | 合肥恒烁半导体有限公司 | 一种nand型闪存存储器读取操作时的字线电压生成电路 |
KR102062116B1 (ko) | 2015-07-28 | 2020-01-03 | 마이크론 테크놀로지, 인크. | 일정 전류 제공 장치 및 방법 |
KR102659596B1 (ko) | 2016-08-26 | 2024-04-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US10381094B2 (en) | 2016-10-11 | 2019-08-13 | Macronix International Co., Ltd. | 3D memory with staged-level multibit programming |
CN108109659A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的擦除方法及装置 |
CN108109646A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法及装置 |
CN108109645A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的读取方法及装置 |
JP2018129105A (ja) | 2017-02-07 | 2018-08-16 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気抵抗メモリ装置 |
CN112385113A (zh) * | 2018-07-10 | 2021-02-19 | 株式会社半导体能源研究所 | 半导体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097383A (ja) * | 1995-06-09 | 1997-01-10 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置とそのワードライン駆動方法 |
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
JP2001517350A (ja) * | 1997-03-31 | 2001-10-02 | インテル・コーポレーション | プログラミングの変動性を除去するフラッシュ・メモリvds補償技術 |
JP2002373495A (ja) * | 2001-06-14 | 2002-12-26 | Hitachi Ltd | 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2004206740A (ja) * | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 半導体記憶装置及びその制御方法 |
US20040223371A1 (en) * | 2003-05-08 | 2004-11-11 | Micron Technology, Inc. | NAND flash memory with improved read and verification threshold uniformity |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154397A (ja) * | 1997-11-20 | 1999-06-08 | Nec Ic Microcomput Syst Ltd | 不揮発性半導体メモリ |
JP2000011671A (ja) | 1998-06-29 | 2000-01-14 | Hitachi Ltd | 半導体記憶装置 |
US6108266A (en) * | 1999-10-28 | 2000-08-22 | Motorola, Inc. | Memory utilizing a programmable delay to control address buffers |
JP3875570B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
JP3829088B2 (ja) * | 2001-03-29 | 2006-10-04 | 株式会社東芝 | 半導体記憶装置 |
JP2003132676A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6560152B1 (en) * | 2001-11-02 | 2003-05-06 | Sandisk Corporation | Non-volatile memory with temperature-compensated data read |
JP2003217287A (ja) | 2002-01-21 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-01-13 JP JP2005006432A patent/JP4746326B2/ja active Active
- 2005-09-30 KR KR1020067018653A patent/KR100790040B1/ko active IP Right Grant
- 2005-09-30 CN CNB2005800080768A patent/CN100524529C/zh active Active
- 2005-09-30 WO PCT/IB2005/002923 patent/WO2006075202A1/en not_active Application Discontinuation
-
2006
- 2006-09-12 US US11/531,082 patent/US7411830B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097383A (ja) * | 1995-06-09 | 1997-01-10 | Samsung Electron Co Ltd | 不揮発性半導体メモリ装置とそのワードライン駆動方法 |
JP2001517350A (ja) * | 1997-03-31 | 2001-10-02 | インテル・コーポレーション | プログラミングの変動性を除去するフラッシュ・メモリvds補償技術 |
JP2001035177A (ja) * | 1999-07-22 | 2001-02-09 | Toshiba Corp | 電圧発生回路 |
JP2002373495A (ja) * | 2001-06-14 | 2002-12-26 | Hitachi Ltd | 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法 |
JP2004206740A (ja) * | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 半導体記憶装置及びその制御方法 |
US20040223371A1 (en) * | 2003-05-08 | 2004-11-11 | Micron Technology, Inc. | NAND flash memory with improved read and verification threshold uniformity |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8027194B2 (en) | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US7558118B2 (en) | 2006-10-24 | 2009-07-07 | Kabushiki Kaisha Toshiba | NAND flash memory device |
US8208333B2 (en) | 2007-11-15 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
US7911864B2 (en) | 2007-11-15 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2009129470A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
US8565021B2 (en) | 2008-06-13 | 2013-10-22 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8614919B2 (en) | 2008-06-13 | 2013-12-24 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8625344B2 (en) | 2008-06-13 | 2014-01-07 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8638585B2 (en) | 2008-06-13 | 2014-01-28 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8705272B2 (en) | 2008-06-13 | 2014-04-22 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
US8760918B2 (en) | 2008-06-13 | 2014-06-24 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
JP2010262696A (ja) * | 2009-04-30 | 2010-11-18 | Toshiba Corp | Nand型フラッシュメモリ |
JP2012113810A (ja) * | 2010-11-25 | 2012-06-14 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれを含むデータ格納装置 |
US9384840B2 (en) | 2010-11-25 | 2016-07-05 | Samsung Electronics Co., Ltd. | Method compensation operating voltage, flash memory device, and data storage device |
US8947928B2 (en) | 2011-05-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Flash memory device and memory system including the same |
US9042175B2 (en) | 2012-01-31 | 2015-05-26 | Samsung Electronics Co., Ltd. | Non-volatile memory device and read method thereof |
JP2017526077A (ja) * | 2014-08-25 | 2017-09-07 | マイクロン テクノロジー, インク. | 温度独立型電流生成用装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060124755A (ko) | 2006-12-05 |
CN1930634A (zh) | 2007-03-14 |
WO2006075202A1 (en) | 2006-07-20 |
JP4746326B2 (ja) | 2011-08-10 |
KR100790040B1 (ko) | 2008-01-02 |
US7411830B2 (en) | 2008-08-12 |
CN100524529C (zh) | 2009-08-05 |
US20070036016A1 (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746326B2 (ja) | 不揮発性半導体記憶装置 | |
JP3954245B2 (ja) | 電圧発生回路 | |
US7453742B2 (en) | Semiconductor integrated circuit device | |
US6788601B2 (en) | Semiconductor memory device and current mirror circuit | |
US6243292B1 (en) | Nonvolatile semiconductor memory device capable of reducing memory array area | |
US8233328B2 (en) | Nonvolatile semiconductor memory | |
US7272053B2 (en) | Integrated circuit having a non-volatile memory with discharge rate control and method therefor | |
US7911864B2 (en) | Semiconductor memory device | |
US6680865B2 (en) | Nonvolatile memory for which program operation is optimized by controlling source potential | |
US5757700A (en) | Semiconductor memory device | |
JP2009146556A (ja) | 半導体記憶装置 | |
JPH11120779A (ja) | 不揮発性半導体記憶装置 | |
US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
JP4757422B2 (ja) | フラッシュメモリのチップ全体に亘るワード線トラッキング | |
KR100591773B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로 | |
US7889559B2 (en) | Circuit for generating a voltage and a non-volatile memory device having the same | |
JP2008004196A (ja) | 半導体メモリ装置 | |
JP3615041B2 (ja) | 不揮発性半導体記憶装置 | |
US10515707B2 (en) | Temperature compensation for unselected memory cells and string select switches in NAND flash memory | |
JP2009076188A (ja) | 不揮発性半導体記憶装置 | |
JP6290034B2 (ja) | 不揮発性半導体記憶装置、及びその読み出し方法 | |
US8138741B2 (en) | High voltage generator in semiconductor memory | |
JP2007058973A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4746326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |