JP2006177698A - Ｌｓｉ端子間短絡装置、これを用いたｌｓｉおよびｌｓｉ端子間短絡方法 - Google Patents

Abstract

【課題】 LSIの端子を介しての検査には、状態を想定して必要以上のテスト回路を搭載したり、LSIの外部に切り替え回路を設けたりしていたが、デバック時も含むすべての状態を想定しての設計は困難であった。
【解決手段】 本発明はLSIの端子周辺にリング状に張られた短絡用リング配線と、当該短絡用リング配線とLSI内の各端子間に接続されたトライステートゲートと、トライステートゲートをオン・オフするイネーブル信号を有している。これにより、端子への信号を制御するための特別な回路を内蔵したり、外部装置を作成したりすることなく自在に端子間で信号のやりとりや電源固定が可能となる。
【選択図】 図１

Description

本発明は、LSI端子間短絡装置およびLSI端子間短絡方法、特に、LSIの検査に利用可能なLSI端子間短絡装置およびLSI端子間短絡方法に関する。

従来、LSIの端子の入出力を使った検査をする場合、外部から別の装置によって入力するか、LSIの外部に別端子同士を短絡させることによって検査を実施してきた。主に行われている従来のLSIの端子の入出力を使った検査方法は、図８に示すように、外部で端子１０２を短絡する装置を用いたり、外部からテストボードによって入力を切り替えるなどの方法が用いられている（例えば、特許文献１参照）。
特開平１０−１１５６６６号公報（第一図）

しかしながら、近年、LSIの高密度化・高機能化にともない、LSI端子数の増加やパッケージの微細化が進んでいるため、目的の端子に外部の装置を取り付けることが困難な場合が多い。さらには、SIP（ System in Package）のように複数のLSIを一つのパッケージに収める場合、所望の端子がパッケージのピンとして外部に出ていない場合もある。

それにもかかわらず、製品の不具合モードやテスト項目も増大・複雑化しているので、所定の端子状態をモニタしたい場合や、所定の端子に信号を入力しなければ検査できない場合も多々ある。

従来、以上の状態に対応するために、検査時を想定して必要以上のテスト回路を搭載したり、LSIの外部に切り替え回路を設けたりしていたが、すべての場合を想定することは困難であり、しばしば、再設計を余儀なくされていた。

本発明は、上記従来の事情に鑑みてなされたものであって、外部に特別な装置を用いることなく端子の検査が可能なLSI端子間短絡装置およびLSI端子間短絡方法を提供することを目的としている。

本発明のLSI端子間短絡装置は、外部と信号の入出力が可能な複数の端子と、前記複数の端子の周辺にリング状に張られた短絡用リング配線と、前記短絡用リング配線と前記複数の端子間に接続され、イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とする。

本発明のLSI端子間短絡装置によれば、外部での接続が困難な端子であっても、他の端子と短絡することで、別端子から外部入力ができるため、外部に特別な装置を用いることなく端子の検査が可能となる。

また、本発明のLSI端子間短絡装置は、外部と信号の入出力が可能な複数の端子と、前記複数の端子の周辺にリング状に張られた短絡用リング配線と、選択信号を保持可能な複数のフリップフロップと、前記フリップフロップの出力信号によりイネーブル信号を制御する複数のゲートと、前記短絡用リング配線と前記複数の端子間に接続され、前記ゲートから出力される前記イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とする。

本発明のLSI端子間短絡装置によれば、短絡する端子の選択信号をフリップフロップで保持できるため、複数の端子の短絡を切り替えることができ、検査途中で動的に端子を切り替えることが可能となる。

また、本発明のLSI端子間短絡装置は、前記選択信号が入力される選択信号入力端子と、前記イネーブル信号が入力されるイネーブル信号入力端子と、クロック信号が入力されるクロック信号入力端子と、前記複数のフリップフロップをシフトレジスタとして機能させるための短絡データシフト用配線とを備え、前記選択信号は、前記クロック信号に同期して転送され、前記複数のトライステートゲートは、前記選択信号により順次制御されることを特徴とする。

本発明のLSI端子間短絡装置によれば、フリップフロップへの選択信号のセットを外部端子からのシフト動作で行うことができるため、特別な内部回路を用いることなく、外部端子間のショート・オープンの切り替えが可能となる。

また、本発明のLSI端子間短絡装置は、前記選択信号、前記イネーブル信号および前記フリップフロップを識別するためのアドレス信号を生成するマイコンと、前記アドレス信号に基づいて、前記選択信号を所定のフリップフロップに供給するとともに前記イネーブル信号を前記ゲートに供給し、前記複数のトライステートゲートを制御するデコーダ回路とを具備したことを特徴とする。

本発明のLSI端子間短絡装置によれば、フリップフロップへの選択信号のセットをLSIに内蔵されるマイコンによって行うため、特別な内部回路を用いることなく、マイコンの命令によって外部端子間のショート・オープンの切り替えが可能となる。

また、本発明のLSI端子間短絡装置は、前記複数の端子の少なくとも１つが電源に接続される電源端子であり、前記複数の端子を電源に固定可能であるものを含む。すなわち、部と信号の入出力が可能な複数の端子と、電源に接続された電源端子と、前記複数の端子および前記電源端子の周辺にリング状に張られた短絡用リング配線と、前記短絡用リング配線と前記複数の端子および前記電源端子間に接続され、イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とする。

本発明のLSI端子間短絡装置によれば、リークテストなどを行う場合のような、一斉に端子を電源に固定することが、外部装置なしに可能となる。

また、本発明のLSI端子間短絡装置は、前記複数の端子の少なくとも１つが外部チップと前記短絡用電源配線とを接続するための端子であるものを含む。すなわちこの装置は、外部と信号の入出力が可能な複数の端子と、前記複数の端子の周辺にリング状に張られた短絡用リング配線と、前記短絡用リング配線に接続されたリング配線接続用端子と、前記短絡用リング配線と前記複数の端子間に接続され、イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とする。

本発明のLSI端子間短絡装置によれば、同じ構成を持つ別のLSIと接続することにより、別LSIの端子との間でも、外部端子間のショート・オープンの切り替えができるため、ボードに実装されたチップセットの検査も少ない端子で実施できる。

本発明のLSIは、上記LSI端子間短絡装置を、所望の機能回路を内蔵した半導体基板の配線部に搭載したことを特徴とする。
本発明のLSIによれば、小型でかつ、外部での接続が困難な端子であっても、他の端子と短絡することで、別端子から外部入力ができるため、外部に特別な装置を用いることなく端子の検査が可能となる。

また、本発明のLSI端子間短絡方法は、外部と信号の入出力が可能な複数の端子と、前記複数の端子の周辺にリング状に張られた短絡用リング配線と、前記短絡用リング配線と前記複数の端子間に接続される複数のトライステートゲートとを備え、前記複数のトライステートゲートをイネーブル信号によりオン・オフ制御することを特徴とする。

以上説明したように、本発明のLSI端子間短絡装置およびLSI端子間短絡方法によれば、外部での接続が困難な端子であっても、他の端子と短絡することで、別端子から外部入力ができるため、外部に特別な装置を用いることなく端子の検査が可能となる。

また、短絡する端子の選択信号をフリップフロップで保持できるため、複数の端子の短絡を切り替えることができ、検査途中で動的に端子を切り替えることが可能となる。

また、フリップフロップへの選択信号のセットを外部端子からシフト動作で行えるため、特別な内部回路を用いることなく、外部端子間のショート・オープンの切り替えが可能となる。

また、フリップフロップへの選択信号のセットをLSIに内蔵されるマイコンによって行うため、特別な内部回路を用いることなく、マイコンの命令によって外部端子間のショート・オープンの切り替えが可能となる。

また、リークテストなどを行う場合のような、一斉に端子を電源に固定することが、外部装置なしに可能となる。

さらに、同じ構成を持つ別のLSIと接続することにより、別LSIの端子との間でも、外部端子間のショート・オープンの切り替えができるため、ボードに実装されたチップセットの検査を少ない端子で実施できる。

本発明の実施態様のLSI端子間短絡装置は、短絡イネーブル信号によってオン・オフされるトライステートバッファが、短絡用リング配線と端子とに接続されていることを特徴としている。以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１に係るLSI端子間短絡装置の概略構成図である。本実施形態のLSI端子間短絡装置は、短絡用リング配線１０１がLSIの端子１０２の周辺にリング状に張られており、この短絡用リング配線１０１に各端子１０２が短絡イネーブル回路１０３を介して接続されている。この短絡イネーブル回路１０３は、短絡用リング配線１０１と端子１０２とをトライステートバッファ１０４のオン・オフで、ショート・オープンと切り替えられる構成になっている。トライステートバッファ１０４のオン・オフは、短絡イネーブル信号１０５によって制御される。この短絡イネーブル回路１０３が端子１０２の数の分だけ、短絡用リング配線１０１に接続される構成を持つ。

このように本実施形態に係るLSI端子間短絡装置は、短絡用リング配線１０１と短絡イネーブル回路１０３を有し、LSIテスト時の端子間ショートを行うことができるため、外部での接続が困難な端子であっても、他の端子と短絡することで別端子から外部入力ができるため、外部に特別な装置を用いることなく端子の検査が可能となる。

（実施の形態２）
図２は、本発明の実施の形態２に係るLSI端子間短絡装置の概略構成図である。本実施形態では、実施形態１のLSI端子間短絡装置の短絡イネーブル信号１０５を、短絡イネーブル信号保持用フリップフロップ（以下、FF）３０１と２入力ANDゲート３０４により制御する。この短絡イネーブル信号保持用FF３０１は、選択信号セットクロック３０２によって選択入力信号３０３がセットされる。そして、２入力ANDゲート３０４は、短絡イネーブル信号保持用FF３０１の出力がセットされているときに、イネーブル信号３０５のタイミングでトライステートバッファ１０４をオン・オフする構成を持つ。

本実施形態に係るLSI端子間短絡装置は、実施形態１のLSI端子間短絡装置に短絡イネーブル用のデータ保持機能を加えたもので、複数の端子の短絡を簡単な設定で切り替えることが可能である。これは、LSIテスト時に少ないテスト端子しか出ていないときなどに、モニタする端子や入力する端子をモードにあわせて切り替えることができるため、端子数制限のあるテスターや全端子が出力されていないチップの検査に有効である。

（実施の形態３）
図３は、本発明の実施の形態３に係るLSI端子間短絡装置の概略構成図である。本実施形態では、実施形態２のLSI端子間短絡装置における短絡イネーブル信号保持用FF３０１のデータセット用に、LSI内部のすべての短絡イネーブル回路１０３をシリアルに接続する短絡データシフト用配線４０１を持つ。この短絡データシフト用配線４０１は、選択信号端子４０２に接続され、すべての短絡イネーブル回路１０３の短絡イネーブル信号はここから入力される。

また、この選択信号端子４０２からの入力をシフトし、データをセットするための転送クロック端子４０３を備え、セットしたデータによってトライステートバッファ１０４をオン・オフするためのイネーブル信号端子４０４より信号が入力される構成を持つ。

本実施形態に係るLSI端子間短絡装置は、実施形態２のLSI端子間短絡装置の短絡イネーブルデータ保持FF３０１をシリアル接続し、データシフトによりデータを設定していく機能を加えたものである。この構成をとれば、テスト時、データを転送するための３つの端子（４０２，４０３，４０４）さえ有していれば、特別な回路は必要なく、全端子１０２への入力と出力モニタを行うことが可能であるため、端子に制限のあるテストやボード上でのデバック時に有効である。

（実施の形態４）
図４は、本発明の実施の形態４に係るLSI端子間短絡装置の概略構成図である。本実施形態は、実施形態２のLSI端子間短絡装置の短絡信号保持用FF３０１に、内蔵されるマイコン５０８の命令によりデータをセットする構成を持たせるために、アドレスデコード回路５０１を有している。このアドレスデコード回路５０１は、マイコン５０８からアドレス信号５０２と制御信号５０３とデータ５０４が供給され、アドレスデコード回路５０１でデコードされたアドレスに対応する短絡信号保持用FF３０１にデータがセットされる。

データのセット用クロック５０６と短絡イネーブル信号５０７は、マイコン５０８の制御に従って、アドレスデコード回路５０１より各短絡イネーブル回路１０３に渡される。これにより短絡信号保持用FF３０１にデータがセットされる。

本実施形態に係るLSI端子間短絡装置は、実施形態２のLSI端子間短絡装置の短絡イネーブルデータ保持FF３０１に対し、マイコン５０８からの命令で短絡オン・オフを設定できる構成である。これによると、例えば、マイコンスタンバイモード時などに端子リークを防ぐために端子の電位を固定したい場合など、マイコン５０８の状態に合わせてソフトウエアで設定することができる。

（実施の形態５）
図５は、本発明の実施の形態５に係るLSI端子間短絡装置の概略構成図である。本実施形態は、実施形態１のLSI端子間短絡装置の短絡用リング配線６０３に、電源端子６０２を接続することにより、選択された端子がすべて、イネーブル信号のタイミングで電源に固定される。電源に固定される端子は、テストモード信号生成回路６０１によって設定される。

本実施形態に係るLSI端子間短絡装置は、実施形態１のLSI端子間短絡装置に対し、テストモードにあわせて電源固定にするかあるいはオープンとするか制御する仕組みを加えたものである。この形態をとれば、リークテストなど電源固定が必要な検査を、外部装置を用いずに行うことができる。

（実施の形態６）
図６は、本発明の実施の形態６に係るLSI端子間短絡装置の概略構成図である。本実施形態は、実施形態１のLSI端子間短絡装置の短絡用リング配線７０１に接続され、リング配線を外部に出すためのリング配線接続用端子７０２を有する。このため、別のLSIのリング配線接続用端子７０２同士を外部装置で接続することにより、異なるチップの端子間でもショート・オープンの切り替えが可能となる。

本実施形態に係るLSI端子間短絡装置は、LSIのリング配線を外部と接続するための端子に接続することにより、他のLSIとの端子間短絡を行うことができる。これによると、ボード上に設置された複数のLSI間の端子を固定あるいは短絡することができるので、特別な回路や装置を必要とすることなく、オンボードテストを行うことが可能となる。

図７は、本実施形態のLSI端子間短絡装置をシリアル入出力テストに応用した場合の概要を示す。シリアルIF回路８０３内のシリアル出力部８０４より端子１０２に対し、シリアル出力データが出力される。このとき、テストモード信号生成回路８０６より、シリアル出力端子とシリアル入力端子のみ、短絡イネーブルとなる短絡イネーブル信号を出力している。このため、シリアル出力データは、シリアル入力部８０５より、短絡用リング配線８０１を介して入力され、シリアルIF回路８０３のループバックテストを行うことができる。

以上説明したように、本実施形態のLSI端子間短絡装置およびLSI端子間短絡方法によれば、従来の検査装置を省略することができ、従来検査が困難であって端子の検査を行うことができる。さらに、実仕様状態での端子固定や短絡の制御を簡単に行うことができ、設計時に、検査やデバック時などに起こりうる端子状態を想定して設計を行う必要がなくなる。

なお、前記実施の形態では、LSIを構成する基板上にLSI端子間短絡装置を集積化して搭載した例について説明したが、別のLSIチップを構成しておき、異方性導電膜などによってｌSIチップの外部接続端子にこのLSI端子間短絡装置の外部接続端子を接続して用いるようにしてもよい。

本発明は、短絡用リング配線と短絡イネーブル回路を有し、LSIテスト時に端子間ショートを行うために利用可能である。

本発明の実施の形態１に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態２に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態３に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態４に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態５に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態６に係るLSI端子間短絡装置の概略構成図 本発明の実施の形態１に係るLSI端子間短絡装置をシリアルIFテストに応用した場合の概略構成図 従来のLSI端子間短絡テストの概略構成を示す図

符号の説明

１０１ 短絡用リング配線
１０２ 端子
１０３ 短絡イネーブル回路
１０４ トライステートバッファ
１０５ 短絡イネーブル信号
３０１ 短絡データ保持用FF
３０２ 選択信号セットクロック
３０３ 選択入力信号
３０４ ２入力ANDゲート
３０５ イネーブル信号
４０１ 短絡データシフト用配線
４０２ 選択信号
４０３ 転送クロック端子
４０４ イネーブル信号
５０１ アドレスデコーダ
５０２ アドレス信号
５０３ 制御信号
５０４ データ信号
５０５ 短絡データ信号
５０６ データセットクロック
５０７ 短絡イネーブル信号
６０１ テストモード信号生成回路
６０２ 電源端子
６０３ 短絡用リング配線
７０１ 短絡用リング配線
７０２ リング配線接続用端子
８０１ 短絡用リング配線
８０２ 短絡イネーブル回路
８０３ シリアルIF回路
８０４ シリアル出力部
８０５ シリアル入力部
８０６ テストモード信号生成回路

Claims (8)

1. 外部と信号の入出力が可能な複数の端子と、
   前記複数の端子の周辺にリング状に張られた短絡用リング配線と、
   前記短絡用リング配線と前記複数の端子間に接続され、イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とするLSI端子間短絡装置。
2. 外部と信号の入出力が可能な複数の端子と、
   前記複数の端子の周辺にリング状に張られた短絡用リング配線と、
   選択信号を保持可能な複数のフリップフロップと、
   前記フリップフロップの出力信号によりイネーブル信号を制御する複数のゲートと、
   前記短絡用リング配線と前記複数の端子間に接続され、前記ゲートから出力される前記イネーブル信号によりオン・オフが制御される複数のトライステートゲートとを具備したことを特徴とするLSI端子間短絡装置。
3. 請求項２記載のLSI端子間短絡装置であって、
   前記選択信号が入力される選択信号入力端子と、
   前記イネーブル信号が入力されるイネーブル信号入力端子と、
   クロック信号が入力されるクロック信号入力端子と、
   前記複数のフリップフロップをシフトレジスタとして機能させるための短絡データシフト用配線とを備え、
   前記選択信号は、前記クロック信号に同期して転送され、
   前記複数のトライステートゲートは、前記選択信号により順次制御されることを特徴とするLSI端子間短絡装置。
4. 請求項２記載のLSI端子間短絡装置であって、
   前記選択信号、前記イネーブル信号および前記フリップフロップを識別するためのアドレス信号を生成するマイコンと、
   前記アドレス信号に基づいて、前記選択信号を所定のフリップフロップに供給するとともに前記イネーブル信号を前記ゲートに供給し、前記複数のトライステートゲートを制御するデコーダ回路とを具備したことを特徴とするLSI端子間短絡装置。
5. 請求項１記載のLSI端子間短絡装置であって、
   前記複数の端子の少なくとも１つが電源に接続される電源端子であり、
   前記複数の端子を電源に固定可能であるLSI端子間短絡装置。
6. 請求項１記載のLSI端子間短絡装置であって、
   前記複数の端子の少なくとも１つが外部チップと前記短絡用電源配線とを接続するための端子であるLSI端子間短絡装置。
7. 請求項１乃至６のいずれかに記載のLSI端子間短絡装置を、所望の機能回路を内蔵した半導体基板の配線部に搭載したLSI。
8. 請求項１乃至６のいずれかに記載のLSI端子間短絡装置を用いて、所望の機能回路を内蔵した半導体基板の配線部の端子に接続し、配線接続を実現するようにしたLSI端子間短絡方法。

Images