JP2006135045A - Polishing apparatus and method for manufacturing semiconductor device - Google Patents

Polishing apparatus and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2006135045A
JP2006135045A JP2004321643A JP2004321643A JP2006135045A JP 2006135045 A JP2006135045 A JP 2006135045A JP 2004321643 A JP2004321643 A JP 2004321643A JP 2004321643 A JP2004321643 A JP 2004321643A JP 2006135045 A JP2006135045 A JP 2006135045A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
polishing
film
polishing pad
cu
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004321643A
Other languages
Japanese (ja)
Inventor
Seiichi Kondo
誠一 近藤
Original Assignee
Renesas Technology Corp
株式会社ルネサステクノロジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To ensure high reliability wiring connection by stabilizing voltage application from an electrode, and to attain in-plane uniformity of wafer by preventing a polishing residue of a Cu film. <P>SOLUTION: The polishing apparatus is provided with a carrier 510 for holding a wafer 300; a polishing pad 530 which is provided opposite to the carrier 510 to electropolish the wafer 300; and an electrode sheet 570 which is arranged opposite to the polishing pad 530, namely on the opposite side of the carrier 510, and becomes a cathode electrode to be electrically energized between the polishing pad 530 and itself, while the polishing pad 530 is used as an anode electrode. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、研磨装置及び半導体装置の製造方法に係り、特に、Cu(銅)配線を用いた半導体装置の製造方法及びかかる半導体装置の製造に用いる電解研磨装置に関するものである。 The present invention relates to a method of manufacturing a polishing device and a semiconductor device, particularly, it relates to electrolytic polishing apparatus used in the production of the production method and such a semiconductor device of a semiconductor device using a Cu (copper) wiring.

近年、半導体集積回路(LSI)の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。 Recently, high integration of a semiconductor integrated circuit (LSI), new microfabrication technology with the performance have been developed. 化学機械研磨(ケミカル・メカニカル・ポリッシング:chemical mechanical polishing:CMP)法もその一つであり、LSI製造工程、特に多層配線形成工程における層間絶縁膜の平坦化、金属プラグ形成、或いは埋め込み工程において頻繁に利用されている技術である(例えば、特許文献1参照)。 Chemical mechanical polishing (chemical mechanical polishing: chemical mechanical polishing: CMP) method is also one of them, LSI manufacturing process, often in particular flattening of interlayer insulating film in a multilayer interconnect forming step, a metal plug formed or in embedding step is a technique that has been utilized (for example, see Patent Document 1).

特に、最近はLSIの高速性能化を達成するために、配線技術を従来のアルミ(Al)合金から低抵抗のCu或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。 And in particular, for recently to achieve high-speed performance of LSI, wiring techniques conventional aluminum (Al) having a low resistance alloy Cu or Cu alloy (hereinafter collectively referred to as Cu.) Replaced by progressing movement . Cuは、Al合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にCu膜を堆積し、溝内に埋め込まれた部分以外のCu膜をCMPにより除去して埋め込み配線を形成する、いわゆるダマシン(damascene)法が主に採用されている(例えば、特許文献2参照)。 Cu, since fine processing by dry etching method, which is frequently used for formation of the Al alloy wiring is difficult, except by depositing a Cu film on the insulating film which grooving is performed, embedded in the groove portion the Cu film forming the buried wiring is removed by the CMP, so-called damascene (damascene) method has been mainly used (for example, see Patent Document 2). Cu膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数100nm程度の厚さ(例えば、300nm〜1000nm)の積層膜で形成されることが一般的である。 Cu film thickness of about several 100nm by an electrolytic plating method after forming a thin seed layer by sputtering or the like (e.g., 300 nm to 1000 nm) that is generally formed by a laminated film of.

さらに、最近は層間絶縁膜として比誘電率の低いlow−k膜を用いることが検討されている。 Moreover, recently it has been considered to use a low low-k film having a dielectric constant as an interlayer insulating film. すなわち、比誘電率kが、約4.2のシリコン酸化膜(SiO 膜)から比誘電率kが例えば3.5以下のlow−k膜を用いることにより、配線間の寄生容量を低減することが試みられている。 That is, the relative dielectric constant k, by using about 4.2 silicon oxide film (SiO 2 film) from a relative dielectric constant k of, for example, 3.5 or less of the low-k film, to reduce the parasitic capacitance between wirings it has been attempted. また、比誘電率kが2.5以下のlow−k膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。 The ratio development are also underway in the dielectric constant k of 2.5 or less of the low-k film material, they often what has become a porous material containing the pores in the material. このようなlow−k膜(若しくはポーラスlow−k膜)とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。 Method of manufacturing such a low-k film (or porous low-k film) and the semiconductor device having a multilayer wiring structure combining Cu wiring is as follows.

図12は、従来のlow−k膜とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。 Figure 12 is a process cross-sectional views showing a manufacturing method of a semiconductor device having a multilayer wiring structure combining conventional low-k film and the Cu wiring.
図12では、デバイス部分等の形成方法は省略している。 In Figure 12, forming methods such as the device portions are omitted.
図12(a)において、シリコン基板による基体200上に化学気相成長(CVD)等の方法により第1の絶縁膜221を成膜する。 In FIG. 12 (a), forming a first insulating film 221 on the substrate 200 by the silicon substrate by a method such as chemical vapor deposition (CVD).
図12(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。 In FIG. 12 (b), by a photolithography process and an etching process to form a groove structure for forming a Cu metal wire or a Cu contact plug (opening H) in the first insulating film 221.
図12(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。 Figure in 12 (c), formed in the order according the first insulating film 221 barrier metal film 240 on, Cu seed film and the Cu film 260, for about 30 minutes annealing at a temperature of 400 ° C. from 0.99 ° C..
図12(d)において、Cu膜260とバリアメタル膜240をCMPにより除去することにより、溝である開口部HにCu配線を形成する。 In FIG. 12 (d), the by the Cu film 260 and the barrier metal film 240 is removed by CMP, to form a Cu interconnection in the opening H is a groove.
図12(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。 In FIG. 12 (e), the the second insulating film 281 after performing reducing plasma treatment to the Cu film 260 surface.
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。 Furthermore, when forming a multi-layer Cu wiring going laminated by repeating these steps are common. ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。 Here, the majority of the first insulating film 221 and the second insulating film 281 is low-k film.

前記CMPに関し、テーブル(CMPプラテン)の中心を軸に回転するロータリ方式のCMP装置に関する技術(例えば、特許文献3参照)、特に、ロータリ方式のCMP装置の中で電解研磨に関する技術が特許文献4〜6に開示されている。 Relates to the aforementioned CMP technique related CMP apparatus of the rotary type which rotates the center of the table (CMP platen) to the shaft (e.g., see Patent Document 3), in particular, techniques relating to electrolytic polishing patents in the CMP apparatus of the rotary type document 4 It is disclosed in 6.

また、CMPプラテンがプラテンの中心から偏芯した位置を軸に回転する、いわゆる回転及びオービタル運動するオービタル方式のCMP装置に関する技術が特許文献7に開示されている。 Further, to rotate the position where the CMP platen is eccentric from the center of the platen shaft, technology related CMP apparatus orbital method of so-called rotational and orbital movement is disclosed in Patent Document 7.
米国特許番号4944836 US Patent No. 4944836 特開平2−278822号公報 JP-2-278822 discloses 特開2001−185515号公報 JP 2001-185515 JP 特開2002−93761号公報 JP 2002-93761 JP 特開2001−77117号公報 JP 2001-77117 JP 特開2003−347243号公報 JP 2003-347243 JP 特開平11−239961号公報 JP 11-239961 discloses

図13は、CMPを用いた研磨工程時の半導体装置の断面例を示す図である。 Figure 13 is a diagram showing an exemplary cross section of a semiconductor device in polishing step using CMP.
図13では、図12における第1の絶縁膜は、下地CVD膜となるSiC膜212とlow−k膜220とキャップCVD膜となるSiO 膜222とにより構成される。 In Figure 13, the first insulating film in FIG. 12 is composed of a SiO 2 film 222 serving as the SiC film 212 and the low-k film 220 and the cap CVD film serving as a base CVD film.
図13において、図12に示す前述の方法によってlow−k膜220を基体200となるシリコンウエハ上に形成しても、low−k膜220はSiO 膜222と比較して機械的強度が弱いため、CMPの研磨荷重Pによって構造的な破壊が起こったり、キャップCVD膜となるSiO 膜222がlow−k膜220から剥離する問題があった。 13, be formed on a silicon wafer to be the substrate 200 to the low-k film 220 by the aforementioned method shown in FIG. 12, the low-k film 220 is weak mechanical strength as compared with the SiO 2 film 222 Therefore, there is a problem that occurs or structural destruction by the polishing load P CMP, SiO 2 film 222 serving as a cap CVD film is peeled off from the low-k film 220. もしくはlow−k膜220と下地CVD膜となるSiC膜212の界面で剥離する問題があった。 Or there is a problem of peeling at the interface of the SiC film 212 to be a low-k film 220 and the underlying CVD film. 特にヤング率や硬度が低いlow−k材料や、キャップCVD膜とlow−k膜の接着強度が低い材料でこの問題が頻発した。 In particular and Young's modulus and low hardness low-k material, the adhesive strength of the cap CVD film and the low-k film is this problem with low material frequently.
従来はこのようなlow−k膜の剥離を抑制するために、CMPの研磨荷重を下げることで対処していた。 For conventional to suppress separation of such low-k film, it was addressed by lowering the polishing load of CMP. しかし、研磨荷重を下げると研磨速度も低下するという問題があった。 However, the polishing speed and reducing the polishing load even is lowered. そのために、従来は安定した研磨速度とウエハ面内均一性を得るために6.9×10 Pa(1psi)以上の研磨荷重でCMPを行うことが一般的であった。 Therefore, conventionally, to perform the CMP at 6.9 × 10 3 Pa (1psi) or more polishing load in order to obtain a stable polishing rate and wafer in-plane uniformity were common. この問題が、層間絶縁膜としてlow−k材を、配線としてCuを用いるlow−k/Cu配線開発の大きな問題となっていた。 This problem is a low-k material as an interlayer insulating film, has been a major problem for low-k / Cu Interconnect developed using Cu as a wiring.

この問題を解決するために電解研磨を併用したロータリ型CMPも開発を試みている。 Rotary type CMP in combination an electrolytic polishing in order to solve this problem have attempted to develop.
図14は、ロータリ型CMP装置の概念図である。 Figure 14 is a conceptual view of a rotary-type CMP system.
図14に示すロータリ型のCMP装置において、プラテン620上に配置された対向電極670と研磨パッド630上に、研磨面を下に向けて基板となるウエハ300をキャリア610が保持する。 In the rotary-type CMP apparatus shown in FIG. 14, on the polishing pad 630 and the counter electrode 670 disposed on the platen 620, a wafer 300 comprising a substrate toward the polishing surface under the carrier 610 is held. キャリア610を図に示すように中心を軸に回転することでウエハ300を回転させ、プラテン620も中心を軸に回転させる。 The wafer 300 is rotated by rotating the carrier 610 in the axial center as shown in FIG., The platen 620 is also rotated centered on axis. そして、研磨パッド630上に電解研磨液660を供給ノズル650から供給する。 And provides an electrolytic polishing liquid 660 from the supply nozzle 650 onto the polishing pad 630. その際、ウエハ300上に成膜されたCu膜とCMPプラテン620上の対向電極670間に電圧を印加して電解研磨を行う。 At that time, it performs electrolytic polishing by applying a voltage between the counter electrode 670 on the Cu film and the CMP platen 620 which is formed on the wafer 300. また、プラテン620は回転するため、外部の電源装置から電圧を印加するためには、可動式電極を接点640とする必要があった。 Further, since the platen 620 is rotated, in order to apply a voltage from an external power supply, it is necessary to the movable electrode and the contact point 640. ここで、図14に示したように、ウエハ300とプラテン620は同時に回転するために、それぞれ接点が常時接続していることができず、それぞれの電極からの電圧印加が安定しないという問題があった。 Here, as shown in FIG. 14, for the wafer 300 and the platen 620 to rotate simultaneously, can not contact each is always connected, the voltage applied from each electrode there is a problem of unstable It was. さらに、特に、回転するプラテン620から飛び散る電解研磨液660の濡れから電極となる接点640を保護することが難しく、電解研磨液660による腐食等が発生する問題があった。 Further, in particular, it is difficult to protect the wetting the electrodes from the contact point 640 of the electropolishing solution 660 splashing from the platen 620 to rotate, corrosion by the electrolytic polishing solution 660 has a problem that occurs. このような状態の中、信頼性の高い配線接続を行うことが困難であった。 Under such conditions, it is difficult to perform a highly reliable wiring connections. さらに、研磨パッドの面積に対するウエハの面積が小さく、研磨の効率が悪いという問題があった。 Furthermore, small area of ​​the wafer to the area of ​​the polishing pad, the efficiency of polishing is poor.

さらに、Cu膜を研磨する最終段階において、研磨残りが発生するという問題があった。 Furthermore, in the final step of polishing the Cu film, polishing residue is disadvantageously generated.
図15は、研磨残りが発生する様子を説明するための図である。 Figure 15 is a diagram for explaining how polishing residue occurs.
図15(b)に示すように、通常、接点は、ウエハ300上に成膜されたCu膜の外周部において接続される。 As shown in FIG. 15 (b), normally, contacts are connected at the outer periphery of the Cu film deposited on the wafer 300. したがって、図15(a)(b)に示すように、ウエハ300上に島状(アイランド型)に残ったCu膜に対しては、接点が接続された外周部と通電できず、その結果、電解研磨ができない。 Accordingly, as shown in FIG. 15 (a) (b), for the remaining Cu film island on the wafer 300-Island, is not possible to energize an outer peripheral portion which contacts are connected, as a result, can not electrolytic polishing. したがって、かかるアイランド型のCu膜の研磨残りが発生するという問題があった。 Thus, polishing the remaining Cu film according Island there is a problem that occurs.

本発明は、かかる問題点を克服し、電極からの電圧印加を安定させ、信頼性の高い配線接続を行い、さらには、Cu膜の研磨残りを防止してウエハ面内均一性を得ることを目的とする。 The present invention overcomes these problems, to stabilize the voltage applied from the electrodes, performs highly reliable wiring connection, that more, which prevents the abrasive remaining Cu film obtaining the wafer surface uniformity for the purpose.

本発明の電解研磨装置は、 Electrolytic polishing apparatus of the present invention,
基板を保持する保持部と、 A holding unit for holding a substrate,
前記保持部と対向して設けられ、前記基板を電解研磨する研磨パッドと、 Provided to face the holder, a polishing pad for electrolytic polishing of the substrate,
前記研磨パッドと対向して前記保持部とは反対側に配置され、前記研磨パッドをアノード電極として前記研磨パッドとの間で通電されるカソード電極と、 Wherein the polishing pad opposed to the holding portion is disposed on the opposite side of a cathode electrode is energized between said polishing pad and the polishing pad as the anode electrode,
を備えたことを特徴とする。 Characterized by comprising a.

アノード電極となる前記研磨パッドと、前記保持部と反対側に対向して設けられたカソード電極とに通電することで、電解研磨する場合に、研磨パッド自体を前記基板の被電解研磨面に接触させて前記基板の被電解研磨面をアノード電極化させる。 Said polishing pad comprising an anode electrode, by supplying currents to the cathode electrode opposed to the opposite side of the holding portion, when the electrolytic polishing, contact the polishing pad itself to be electropolished surface of said substrate is allowed to anode stream to be electropolished surface of said substrate. その結果、前記基板とカソード電極との間で電場を形成することができる。 As a result, it is possible to form an electric field between the substrate and the cathode electrode. よって、電解研磨を行なうことができる。 Therefore, it is possible to perform the electrolytic polishing. 電解研磨を行なうことができるので、研磨荷重を下げることができる。 It is possible to perform the electrolytic polishing, it is possible to lower the polishing load. さらに、前記基板の外周部に接点を設けずに、研磨パッド自体を前記基板の被電解研磨面に接触させることで、被電解研磨領域がアイランド状に残った場合でも被電解研磨領域に通電させることができる。 Further, without providing a contact on the outer peripheral portion of the substrate, a polishing pad itself is brought into contact with the object to be electropolished surface of said substrate, thereby energizing the target electropolishing region even when the electrolytic polishing region remained in the island shape be able to.

そして、本発明における前記電解研磨装置は、さらに、アノード電極となる前記研磨パッドと前記カソード電極とにより挟持される絶縁板を備え、 Then, the electrolytic polishing apparatus in the present invention may further include an insulating plate which is clamped between the said polishing pad as the anode cathode electrode,
前記カソード電極と前記絶縁板と前記研磨パッドとには、前記カソード電極側から前記研磨パッド側に向かって電解研磨液を供給する貫通する供給孔が設けられていることを特徴とする。 Wherein the polishing pad and the cathode electrode and the insulating plate, characterized in that the supply hole is provided through supplying the electrolytic polishing liquid toward the polishing pad side from the cathode electrode side.

前記供給孔が設けられていることにより、前記研磨パッドから電解研磨液が基板表面に供給される。 By the supply hole is provided, electrolytic polishing solution from the polishing pad is applied to the substrate surface. そして、基板面との間で電場が形成された前記カソード電極には、基板面で電解研磨された研磨金属が付着する。 Then, the said cathode electrode an electric field is formed between the substrate surface, polishing the metal is deposited electrolytically polished with the substrate surface.

さらに、本発明における前記カソード電極と前記研磨パッドとは、オービタル運動をすることを特徴とする。 Further, the cathode electrode of the present invention and the polishing pad, characterized by the orbital motion.

自転せずにオービタル運動による周回軌道を移動することにより、前記カソード電極と前記研磨パッドとに接続される外部からの接点を前記カソード電極、或いは、前記カソード電極と電気的に接続された部材と、前記研磨パッド、或いは、前記研磨パッドと電気的に接続された部材とに固定して配置することができる。 By moving the orbit by orbital motion without rotation, the contacts from the outside to be connected to said polishing pad and the cathode electrode cathode electrode, or said cathode electrode and electrically connected to the member , the polishing pad, or can be arranged fixed to said polishing pad and electrically connected to the member. 接点を固定して配置することができるので、電極からの電圧印加を安定させることができる。 Can be arranged by fixing the contacts, the voltage applied from the electrode can be stabilized.

さらに、前記カソード電極の材料として、銅(Cu)を用いると特に有効である。 Further, as a material for the cathode electrode, it is particularly effective to use copper (Cu).

基板面で電解研磨される研磨金属として、Cuが電解研磨される場合には、同じ、Cuをカソードとすることにより、より効果的に基板面の電解研磨を行なうことができる。 As polishing metal electropolished at the substrate surface, when the Cu is electropolished the same, by making the Cu cathode, it is possible to perform electrolytic polishing effectively substrate surface.

さらに、前記研磨パッドの材料として、カーボン材料を用いると有効である。 Further, as a material of the polishing pad, it is effective to use a carbon material.

前記カーボン材料として、カーボンファイバーを用いると特に有効である。 As the carbon material, it is particularly effective to use a carbon fiber.

後述するように、カーボンファイバーを用いたことで、導電性材料でありながらやわらかい研磨材に形成することができる。 As described later, by using carbon fibers, it is possible to form the soft abrasive yet conductive material.

さらに、前記電解研磨液は、リン酸或いは硫酸を含有することが望ましい。 Furthermore, the electrolytic polishing solution, it is desirable to contain the phosphoric acid or sulfuric acid.

本発明の半導体装置の製造方法は、 The method of manufacturing a semiconductor device of the present invention,
基体上に絶縁膜を形成する絶縁膜形成工程と、 An insulating film forming step of forming an insulating film on a substrate,
前記絶縁膜上に導電性材料膜を形成する導電性材料膜形成工程と、 A conductive material film forming step of forming a conductive material film on the insulating film,
アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することで、前記導電性材料膜を電解研磨する電解研磨工程と、 The anode electrode in contact with said conductive material layer surface, by energizing between the anode electrode and the predetermined cathode electrode, and the electrolytic polishing step of electrolytic polishing the conductive material film,
を備えたことを特徴とする。 Characterized by comprising a.

前記導電性材料膜を電解研磨することにより、研磨加重を小さくすることができる。 By electropolishing the conductive material film, it is possible to reduce the polishing weights. さらに、アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することにより、前記導電性材料膜を電解研磨する場合に、導電性材料膜がアイランド状に残った場合でも導電性材料膜に通電させることができる。 Furthermore, by contacting the conductive material film surface to the anode electrode, by energizing between the anode electrode and the predetermined cathode electrode, in the case of electrolytic polishing the conductive material film, the conductive material film it can be energized to the conductive material film even when left in the island shape.

さらに、本発明における前記絶縁膜形成工程において、 Further, in the insulating film forming step in the present invention,
前記低誘電率材料を用いた低誘電率材料膜を形成する低誘電率材料膜形成工程と、 And a low dielectric constant material film formation step of forming a low dielectric constant material film using the low dielectric constant material,
前記低誘電率材料膜上に前記低誘電率材料膜を覆うキャップ膜を形成するキャップ膜形成工程と、 A cap film forming step of forming a cap layer covering the low dielectric constant material film on the low dielectric constant material film,
を有することを特徴とする。 Characterized in that it has a.

機械的強度が弱い前記低誘電率材料膜上に、前記低誘電率材料膜を覆うキャップ膜が形成されることで、その後の導電性材料膜を研磨する場合に、キャップ膜が前記低誘電率材料膜から剥離しやすいが、ここで、研磨加重を小さくできる本発明の電解研磨を行なうことで、かかる剥離を防止することができる。 The mechanical strength is weak on the low dielectric constant material layer, the low dielectric constant material film covering cap film that is formed, in case of polishing a subsequent conductive material layer, the cap film is the low dielectric constant easily detached from the material film, but here, by performing the electrolytic polishing of the present invention that the polishing weighting can be reduced, it is possible to prevent such peeling.

ここで、本発明における前記導電性材料膜形成工程において、前記導電性材料膜の材料として、銅(Cu)を用いる場合に、特に有効である。 Here, in the conductive material film forming step in the present invention, as the material of the conductive material film, in the case of using the copper (Cu), it is particularly effective.

以上説明したように、本発明によれば、研磨荷重を下げることができるので、低誘電率材料膜の構造的な破壊を起こさないようにすることができる。 As described above, according to the present invention, it is possible to lower the polishing load, it is possible not causing structural breakdown of the low dielectric constant material film. さらに、キャップ膜が低誘電率材料膜から剥離しないようにすることができる。 Furthermore, it is possible to cap film is prevented from peeling from the low dielectric constant material film. さらに、低誘電率材料膜と下地CVD膜との界面で剥離しないようにすることができる。 Furthermore, it is possible to prevent peeling at the interface between the low dielectric constant material film and the underlying CVD film. さらに、オービタル運動により、接点を固定して配置することができるので、前記接点を、通電のための電線と電解研磨中離れることなく接続させても、自転により生じる問題点である通電用ケーブルが回転軸に巻き取られたり、前記研磨パッド上を前記ケーブルに覆われたりするといったことをおこさないようにすることができる。 Further, the orbital movement can be arranged by fixing the contacts, the contact, be connected without wires and away during electropolishing for energization, energization cable is a problem caused by rotation or wound around the rotating shaft, on the polishing pad can be prevented cause that such or covered by the cable. よって、これら問題点を回避するためのブラシ接点等の可動式接点を用いる必要もない。 Therefore, there is no need to use a movable contact of the brushes or the like to avoid these problems. 接点を電解研磨中離れることなく接続できるため、安定した電圧を印加し続けることができる。 It can be connected without leaving the electrolytic polishing the contacts can continue to apply a stable voltage. 安定した電圧を印加し続けることができるので、安定した研磨速度とウエハ面内均一性を得ることができる。 It is possible to continue to apply a stable voltage, it is possible to obtain a stable polishing rate and within wafer uniformity. よって、半導体製造装置として信頼性の高い配線接続を行うことができる。 Therefore, it is possible to perform a highly reliable wiring connection as a semiconductor manufacturing device. さらに、接点を固定して配置することができるので、プラテンから飛び散る電解研磨液の濡れから接点を保護することを容易に行なうことができる。 Furthermore, it is possible to arrange the fixed contacts can be easily carried out to protect the contacts from wetting electropolishing solution splashing from the platen. よって、電解研磨液による腐食等を防止することができる。 Therefore, it is possible to prevent the corrosion by the electrolytic polishing solution. さらに、研磨パッド面が基板面と接触して電極となるので、アイランド状の研磨残りを生じさせないようにすることができる。 Further, since the polishing pad surface becomes an electrode in contact with the substrate surface, it can be prevented to cause the abrasive remaining islands.

実施の形態1. The first embodiment.
図1は、実施の形態1における研磨装置の概要構成図である。 Figure 1 is a schematic configuration view of a polishing apparatus in the first embodiment.
図1において、研磨装置は、オービタル型のCMP装置である。 In Figure 1, the polishing apparatus is an orbital type CMP apparatus. 電解研磨による作用とCMPによる化学機械研磨の両方の作用で研磨を行う。 It is polished at both the action of the chemical mechanical polishing by the action and CMP by electrolytic polishing. 平面運動の一例であるオービタル運動機構を有するテーブルであるプラテン520上には、電極シート570が配置される。 On the platen 520 is a table having an orbital motion mechanism which is an example of a planar motion, the electrode sheet 570 is disposed. そして、電極シート570の上に絶縁板580が配置され、絶縁板580の上に導電性材料を用いた研磨パッド530が配置される。 Then, the insulating plate 580 on the electrode sheet 570 is disposed, the polishing pad 530 using a conductive material is disposed on the insulating plate 580. かかる研磨パッド530上に、研磨面を下に向け、すなわち前記研磨パッド530側に向けてウエハ300を保持部の一例であるキャリア510が保持する。 On such a polishing pad 530, the polishing surface toward the bottom, i.e. the carrier 510 is an example of a holding portion of the wafer 300 is held toward the side polishing pad 530. ウエハ300表面には、後述するCu膜が形成される。 The wafer 300 surface, Cu film to be described later is formed. カソード電極となる電極シート570には、外部装置より負の電圧を印加するために通電する電線と接続する接点542が配置され設けられている。 The electrode sheet 570 serving as a cathode electrode, contacts 542 for connecting the wire is energized to apply a negative voltage from the external device is provided disposed. 一方、アノード電極となる研磨パッド530には、外部装置より正の電圧を印加するために通電する電線と接続する接点540が配置され設けられている。 On the other hand, the polishing pad 530 which serves as an anode electrode, contacts 540 for connecting the wire is energized to apply a positive voltage from the external device is provided disposed. 電解研磨液560は、プラテン520の下部より電極シート570側から研磨パッド530を抜けてウエハ300面内に供給される。 Electropolishing solution 560 is supplied to the wafer 300 plane exits the polishing pad 530 from the electrode sheet 570 side from the bottom of the platen 520.
前記プラテン520と共に電極シート570と絶縁板580と前記研磨パッド530をオービタル運動させながら、ウエハ300表面と前記研磨パッド530を接触させ、前記接点540を介して前記研磨パッド530に通電することにより前記ウエハ300をアノード電極化させ、さらに、前記接点542を介して電極シート570に通電することにより、前記ウエハ300と電極シート570との間に電場を形成し、前記ウエハ300を電解研磨する。 While the electrode sheet 570 and the insulating plate 580 and the polishing pad 530 is an orbital motion with the platen 520, contacting the wafer 300 surface and the polishing pad 530, the by energizing the polishing pad 530 through the contact 540 the wafer 300 is an anode electrode of, further, by energizing the electrode sheet 570 through the contact 542 to form an electric field between the wafer 300 and the electrode sheet 570, electropolishing the wafer 300. 供給された電解研磨液560は、プラテン520のオービタル運動に伴い、外周部から排出される。 It was supplied electropolished solution 560, with the orbital motion of the platen 520, and is discharged from the outer peripheral portion. ウエハ300表面で、ウエハ300面より大きく、ウエハ300と平行な研磨パッド530面で電解研磨することにより、均一な電解研磨を行なうことができる。 In the wafer 300 surface, larger than the wafer 300 surface, by electropolishing in parallel polishing pad 530 surface and the wafer 300, it is possible to perform uniform electropolishing. ウエハ300表面を電解研磨することにより、電解研磨により研磨される分、CMPでの研磨を行わないようにすることができ、CMPの研磨荷重を下げることができる。 By the wafer 300 surface electropolishing, minutes to be polished by electrolytic polishing, it is possible not to perform the polishing by CMP, or lowering the grinding load of the CMP.

図2は、実施の形態1におけるオービタル運動の様子を説明するための図である。 Figure 2 is a diagram for explaining how an orbital motion in the first embodiment.
図2において、C1は、研磨パッド530の中心位置、C2は、キャリア510に支持されたウエハ300の中心位置、Aは、研磨パッド530に配置された接点540の位置を示している。 In FIG. 2, C1 is the center position of the polishing pad 530, C2 is the center position of the wafer 300 that is supported by the carrier 510, A indicates the position of the contact 540 disposed on the polishing pad 530. 電極シート570に配置された接点542の位置も同様である。 Position of contacts 542 arranged in the electrode sheet 570 is the same.
図2に示すように、ウエハ300の位置を固定して表わすと、導電性パッド530は、自転せずに所定の周回軌道を移動する。 As shown in FIG. 2, when represented by fixing the position of the wafer 300, the conductive pad 530 is moved a predetermined orbit without rotation. オービタル型の研磨装置では、研磨プラテン520がその中心を軸として回転するのではなく、研磨プラテン520上の全ての点が円を描くように回転するものである。 An orbital type polishing apparatus, the polishing platen 520 instead of rotating the center as an axis, in which all points on the polishing platen 520 is rotated in a circular motion. その回転半径は1cmから10cmの範囲であることが望ましい。 Its turning radius is preferably in the range from 1cm to 10 cm. ロータリ型のプラテン回転機構では、電解研磨を行うために必要な導電性のCMPパッドの電極となる接点の位置が、プラテンの回転とともにずれてしまうが、オービタル型のプラテン回転機構を用いることによって、プラテンが回転しても電極となる接点540および接点542は常に同じ方向に向けることが可能となるために、前記接点540および接点542を前記研磨パッド及び電極シートに固定して配置することができる。 The rotary platen rotating mechanism, the position of the contacts to be conductive CMP pad electrodes necessary for carrying out electrolytic polishing, but shifted with the rotation of the platen by using an orbital type of the platen rotating mechanism, for platen made possible the contacts 540 and contacts 542 to be also rotated electrodes directed always in the same direction, the contact 540 and the contact 542 can be arranged fixedly on the polishing pad and the electrode sheet . よって、電極の接続が安定しており、電解研磨装置の信頼性が向上する。 Thus, the connection of the electrode is stable, thus improving the reliability of electropolishing apparatus. 前記接点540は、電気的に接続された他の部材に固定して配置してもよい。 The contact 540 may be disposed and fixed to the other member which is electrically connected. かかる他の部材を介して研磨パッド530に接続して通電すればよい。 It may be energized to connect the polishing pad 530 via such other member. 同様に、前記接点542は、電気的に接続された他の部材に固定して配置してもよい。 Similarly, the contact 542 may be disposed and fixed to the other member which is electrically connected. かかる他の部材を介して電極シート570に接続して通電すればよい。 It may be energized to connect to the electrode sheet 570 through such other member. 例えば、前記接点542は、プラテン520に固定して配置してもよい。 For example, the contact 542 may be disposed and fixed to the platen 520. プラテン520を介してプラテン520上に置かれた電極シート570に接続して通電すればよい。 Through the platen 520 may be energized to connect to the electrode sheet 570 placed on the platen 520.

前記接点540或いは前記接点542には、オービタル運動により移動する前記接点540或いは前記接点542の移動量を許容する尤度をもったフレキシブル電線が接続される。 The contact 540 or the contact 542, a flexible wire having a likelihood to permit movement of the contact 540 or the contact 542 moves are connected by orbital motion. 前記接点540或いは前記接点542の移動量を許容する尤度をもった電線が接点に接続されることにより、前記接点位置を固定しても通電のための電線と電解研磨中離れることなく接続させることができる。 By wire having a likelihood to permit movement of the contact 540 or the contact 542 is connected to the contact, to connect without wires and away during electropolishing for energization even when fixing the contact position be able to. 前記接点540或いは前記接点542と電源を結ぶ配線となるフレキシブル電線は、10cm以下の範囲で伸び縮みするようにしておけば良い。 The contact 540 or flexible wire comprising a wire connecting the contact 542 and the power supply, it suffices so as to expand and contract in the range of 10 cm. 従来のロータリ型のCMP装置では、電極の位置がプラテンの回転とともに回転するため、電解研磨液の濡れから電極が腐食するのを保護することが難しく、信頼性の高い配線接続を行うことが困難であったが、本実施の形態1では、電極となる接点540および接点542の位置が固定されるため保護し易く腐食するのを防止することができる。 In the conventional rotary type CMP apparatus, since the position of the electrode is rotated with the rotation of the platen, it is difficult to electrodes from wetting electropolishing solution to protect to corrosion, it is difficult to perform a highly reliable wiring connection Although there was a can be prevented in the first embodiment, the to corrosion easily protect the position of the contacts 540 and contacts 542 to be an electrode is fixed.

さらに、ここでは、キャリア510は、ウエハ300を保持しながら回転させる。 Further, here, the carrier 510 rotates while holding the wafer 300. ここで、図14に示す構成では、ウエハと陽極を接続するため、ヘッドの回転中に電気的接続が保たれるような構造にしなければならないが、ここでは、キャリア510を介してウエハ300側に接点を接続させず、研磨パッド530を介してウエハ300側に通電することにより、前記ウエハ300を保持しながら回転させても、自転により生じる問題点である通電用ケーブルが回転軸に巻き取られたり、前記ケーブルに覆われたりするといったことをおこさないようにすることができる。 Here, in the configuration shown in FIG. 14, for connecting the wafer and anode, must be so structured that an electrical connection is maintained during rotation of the head, where the wafer 300 side through the carrier 510 without connecting the contacts by energizing the wafer 300 side through the polishing pad 530, be rotated while holding the wafer 300, is a problem that the current supply cable caused by rotation preparative around the rotational axis it is or can be made to not cause things like or covered by the cable. さらに、ウエハ300を回転させることで、スラリーや電解研磨液の排出を促進することができる。 Further, by rotating the wafer 300, it is possible to facilitate the discharge of the slurry or electrolytic polishing liquid.

さらに、キャリア510を介してウエハ300外周部に接点を接続させず、研磨パッド530を介してウエハ300側に通電することにより、ウエハ300上に成膜されたCu膜外周部と電気的に接続が切れた、例えば、アイランド状のCu膜であっても通電させることができる。 Further, without connecting the contacts to the wafer 300 outer peripheral portion via the carrier 510, by energizing the wafer 300 side through the polishing pad 530, the wafer 300 on the connection Cu Makugaishu portion and electrically, which is deposited on the has expired, for example, it can be energized even island-shaped Cu film. その結果、研磨残りの問題を解消することができる。 As a result, it is possible to eliminate the polishing residue problems.

以下、図1の研磨装置を使用した半導体装置の製造方法を説明する。 Hereinafter, a method of manufacturing a semiconductor device using the polishing apparatus of FIG.
図3は、半導体装置の構成のうち、層間絶縁膜として、下層のSiO 膜形成工程からlow−k膜上のSiO 膜形成工程までを示す工程断面図である。 3, of the structure of a semiconductor device, an interlayer insulating film, cross-sectional views showing a process up to the SiO 2 film forming step on the low-k film from the underlying SiO 2 film formation step. それ以降の工程は後述する。 The following steps will be described later.

図3(a)において、SiO 膜形成工程として、基体200上にCVD法によって、例えば、膜厚200nmの下地SiO 膜を堆積し、SiO 膜210を形成する。 3 (a), the as SiO 2 film forming step, the CVD method on the substrate 200, for example, is deposited an underlying SiO 2 film having a thickness of 200 nm, to form a SiO 2 film 210. ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。 Here, although the film formation by CVD, may be used other methods. 基体200として、例えば、直径300ミリのシリコンウエハ等の基板を用いる。 As the substrate 200, for example, a substrate such as a silicon wafer of 300 mm in diameter. ここでは、デバイス部分の形成を省略している。 Here is omitted the formation of the portion of the device.

図3(b)において、SiC膜形成工程として、SiO 膜210の上に、CVD法によって、SiCを用いた膜厚50nmの下地SiC膜を堆積し、SiC膜212を形成する。 3 (b), the as SiC film forming step, on the SiO 2 film 210 by the CVD method to deposit an underlying SiC layer with a thickness of 50nm using SiC, to form a SiC film 212. ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。 Here, although the film formation by CVD, may be used other methods. SiC膜212は、エッチングストッパとしての機能も有する。 SiC film 212 also functions as an etching stopper. SiC膜の代わりに誘電率の低いSiOC膜を用いても構わない。 It may be used a low dielectric constant SiOC film in place of the SiC film. 或いは、バリア信頼性の高いSiCN膜、SiN膜を用いることができる。 Alternatively, the barrier reliable SiCN film, it is possible to use an SiN film.

図3(c)において、low−k膜形成工程として、基体200の上に形成された前記SiC絶縁膜形成工程により形成されたSiC膜212の上に多孔質の絶縁性材料を用いたlow−k膜220を200nmの厚さで形成する。 In FIG. 3 (c), as the low-k film formation process, using a porous insulating material on the SiC film 212 formed by the formed the SiC insulating film forming step on the substrate 200 low- the k film 220 is formed to a thickness of 200 nm. low−k膜220を形成することで、比誘電率kが3.5よりも低い層間絶縁膜を得ることができる。 By forming a low-k film 220 can be a dielectric constant k to obtain a lower interlayer insulating film than 3.5. low−k膜220の材料としては、例えば、多孔質のメチルシルセスキオキサン(methyl silsequioxane:MSQ)を用いることができる。 As the material of the low-k film 220, for example, porous methyl silsesquioxane (methyl silsequioxane: MSQ) can be used. また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectic coating)法を用いることができる。 Further, as a formation method, for example, the solution can be used SOD (spin on dielectic coating) method to form a thin film by spin coating and heat treated. ここでは、スピナーの回転数は900min−1(900rpm)で成膜した。 Here, the rotational speed of the spinner was deposited at 900min-1 (900rpm). このウエハをホットプレート上で窒素雰囲気中150℃の温度で75秒間の第1のベークを行い、さらに250℃の温度で75秒間第2のベークを行った後、最終的にホットプレート上で窒素雰囲気中450℃の温度で10分間のキュアを行った。 The wafer subjected to the first baking of 75 seconds at a temperature in a nitrogen atmosphere 0.99 ° C. on a hot plate, after further second baking 75 seconds at a temperature of 250 ° C., and finally nitrogen on a hot plate the cure of 10 minutes at a temperature of 450 ℃ in the atmosphere. MSQの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。 By appropriately adjusting the like materials and forming conditions of MSQ, porous dielectric film having a predetermined physical property value is obtained. 例えば、密度が0.68g/cm3で比誘電率kが1.8、空孔率が55%、ヤング率が1.6GPa、硬度が0.18GPa物性値を有するlow−k膜220が得られる。 For example, the ratio density of 0.68 g / cm @ 3 permittivity k of 1.8, porosity of 55%, a Young's modulus of 1.6 GPa, the low-k film 220 hardness has a 0.18GPa physical properties obtained . low−k膜のSiとOとCの組成比は、Siが30%、Oが53%、Cが17%とする。 The composition ratio of the low-k film of Si, O and C is, Si is 30%, O is 53%, C is 17%.

そして、Heプラズマ処理工程として、このlow−k膜220表面をCVD装置内でヘリウム(He)プラズマ照射によって表面改質する。 Then, the He plasma treatment process, surface modification of the low-k film 220 surface by helium (He) plasma irradiation in a CVD apparatus. Heプラズマ照射によって表面が改質されることで、low−k膜220とlow−k膜220上に形成する後述するキャップ膜としてのCVD−SiO 膜222との接着性を改善することができる。 By surface is modified by the He plasma irradiation, it is possible to improve the adhesion between the CVD-SiO 2 film 222 as a cap film to be described later is formed on the low-k film 220 and the low-k film 220 . ガス流量は1.7Pa・m /s(1000sccm)、ガス圧力は1000Pa、高周波パワーは500W、低周波パワーは400W、温度は400℃とした。 The gas flow rate 1.7Pa · m 3 / s (1000sccm ), gas pressure 1000 Pa, high frequency power is 500 W, the low-frequency power was 400W, the temperature and 400 ° C.. キャップCVD膜をlow−k膜上に成膜する際は、low−k膜表面にプラズマ処理を施すことがキャップCVD膜との接着性を改善する上で有効である。 When forming the cap CVD film on the low-k film is effective in applying plasma treatment to the low-k film surface to improve adhesion between the cap CVD film. プラズマガスの種類としてはアンモニア(NH )、亜酸化窒素(N O)、水素(H )、He、酸素(O )、シラン(SiH )、アルゴン(Ar)、窒素(N )などがあり、これらの中でもHeプラズマはlow−k膜へのダメージが少ないために特に有効である。 Ammonia as the type of plasma gas (NH 3), nitrous oxide (N 2 O), hydrogen (H 2), He, oxygen (O 2), silane (SiH 4), argon (Ar), nitrogen (N 2 ) There is such, He plasma among these are particularly effective for less damage to the low-k film. また、プラズマガスはこれらのガスを混合したものでも良い。 The plasma gas may be a mixture of these gases. 例えば、Heガスは他のガスと混合して用いると効果的である。 For example, He gas is effective when used as a mixture with other gases.

図3(d)において、SiO 膜形成工程として、前記Heプラズマ処理を行った後、キャップ膜として、CVD法によってlow−k膜220上にSiO を膜厚50nm堆積することで、SiO 膜222を形成する。 In FIG. 3 (d), the as SiO 2 film forming step, said after the He plasma treatment, as a cap film, the SiO 2 by a thickness of 50nm is deposited on the low-k film 220 by the CVD method, SiO 2 to form a film 222. SiO 膜222を形成することで、直接リソグラフィを行うことができないlow−k膜220を保護し、low−k膜220にパターンを形成することができる。 By forming the SiO 2 film 222, it is possible to protect the low-k film 220 can not perform lithography directly, to form a pattern on the low-k film 220. かかるキャップCVD膜は、SiO 膜、SiC膜、SiOC膜、SiCN膜などがあるが、ダメージ低減の観点からはSiO 膜が優れ、低誘電率化の観点からはSiOC膜が、耐圧向上の観点からはSiC膜やSiCN膜が優れている。 Such cap CVD film, SiO 2 film, SiC film, SiOC film, there are such SiCN film, excellent SiO 2 film from the viewpoint of damage reduction, SiOC film from the viewpoint of low dielectric constant is, the improvement in breakdown voltage It is excellent SiC film and SiCN film from the point of view. さらに、SiO 膜とSiC膜の積層膜、もしくはSiO 膜とSiCO膜の積層膜、もしくはSiO 膜とSiCN膜の積層膜を用いることができる。 Furthermore, it is possible to use SiO 2 film and the SiC film laminated film of, or SiO 2 film and the SiCO film laminated film of, or a laminated film of SiO 2 film and SiCN film. さらにキャップCVD膜の一部、もしくは全てが後述する平坦化工程においてCMPにより除去されても良い。 Further part of the cap CVD film, or all may be removed by CMP in the planarization step described below. キャップ膜を除去することで誘電率をさらに低減することができる。 It is possible to further reduce the dielectric constant by removing the cap film. キャップ膜の厚さとしては10nmから150nmが良く、10nmから50nmが実効的な比誘電率を低減する上で効果的である。 Good 150nm from 10nm as the thickness of the cap film, is effective in 50nm from 10nm to reduce the effective dielectric constant.

以上の説明において、下層配線における層間絶縁膜は、比誘電率が3.5以下のlow−k膜でなくても構わないが、low−k膜(特に、ポーラスlow−k膜)を含む場合に特に有効である。 If in the above description, an interlayer insulating film in the lower layer wiring is a relative dielectric constant may not be a low-k film of 3.5 or less, the low-k film (in particular, porous low-k film) containing it is particularly effective in. なぜならば、low−k膜は絶縁耐圧が低い材料が多いだけでなく、CMPプロセスによりダメージを受けやすいからである。 This is because, low-k film is not only more material having a low dielectric strength, because susceptible to damage by the CMP process. 比誘電率が3.5以下の低誘電率絶縁膜としてlow−k膜を一部に形成することで、半導体装置の微細化を図ることができる。 By dielectric constant is formed in a part of the low-k film as 3.5 or lower dielectric constant insulating film, it is possible to miniaturize the semiconductor device. low−k膜の種類としては、塗布されることにより形成されるMSQやHSQ(Hydrogen Silsesquioxane)、ポリマー、CVDにより形成されるSiOC系やポリマーのいずれも用いることができる。 The types of low-k films, MSQ or HSQ (Hydrogen Silsesquioxane) which is formed by applying, polymers, can be either a SiOC-based or polymer formed by CVD. また、low−k膜の比誘電率は3.0以下のもの、特に2.6以下のものに対して有効である。 The dielectric constant of the low-k film is 3.0 following are particularly effective for those 2.6. また、CVD膜とスピン塗布膜を比較した場合、特にスピン塗布膜に対して有効である。 Also, when comparing CVD film and spin coated film is particularly effective for spin coating film. 前記low−k膜の膜厚としては、100nmから1000nmの範囲であることが望ましい。 As the thickness of the low-k film, it is preferably in the range of 100nm to 1000 nm. 前述のMSQ膜の組成としては、珪素の濃度は20%から40%、炭素の濃度は10%から30%、酸素の濃度は40%から60%が望ましい。 The composition of the aforementioned MSQ film, 40% concentration of silicon is 20%, the concentration of carbon 10% to 30%, the concentration of oxygen is preferably 40% to 60%.

図4は、配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。 Figure 4 is a process sectional view showing the up-plating process from the opening portion forming step for wiring formation. それ以降の工程は後述する。 The following steps will be described later.
図4(a)において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部150をSiO 膜222とlow−k膜220と下地SiC膜212内に形成する。 Figure 4 (a), the as an opening formation step, a lithography process and a dry etching process SiO 2 film 222 and the low-k film 220 and the underlying SiC film an opening 150 is a wiring groove structure for making a damascene wiring formed in 212. 図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てSiO 膜222の上にレジスト膜が形成された基体200に対し、露出したSiO 膜222とその下層に位置するlow−k膜220を、下地SiC膜212をエッチングストッパとして異方性エッチング法により除去し、その後、下地SiC膜212をエッチングして開口部150を形成すればよい。 Resist coating process which is not shown, to a substrate 200 on which the resist film is formed on the SiO 2 film 222 through a lithography process such as an exposure process, low-k film located exposed and SiO 2 film 222 thereunder 220, a base SiC film 212 is removed by anisotropic etching as an etching stopper, thereafter, the opening 150 may be formed underlying SiC film 212 is etched. 異方性エッチング法を用いることで、基体200の表面に対し、略垂直に開口部150を形成することができる。 Anisotropic etching method by using, it is possible to form the surface to an opening 150 substantially perpendicularly of the substrate 200. 例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。 As an example, the opening 150 may be formed by reactive ion etching.

図4(b)において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部150及びSiO 膜222表面にバリアメタル材料を用いたバリアメタル膜240を形成する。 In FIG. 4 (b), as the barrier metal film forming step, a barrier metal film 240 using a barrier metal material the formed opening 150 and the SiO 2 film 222 surface by the opening forming step. 物理気相成長法(physical vapor deposition:PVD)法の1つであるスパッタ法を用いるスパッタリング装置内で窒化タンタル(TaN)を膜厚5nm、タンタル(Ta)膜を膜厚8nm堆積し、バリアメタル膜240を形成する。 Physical vapor deposition (physical vapor deposition: PVD) method is one sputtering thickness 5nm tantalum nitride (TaN) in a sputtering apparatus using the, tantalum (Ta) film with a thickness of 8nm deposited, a barrier metal to form a film 240. TaN膜とTa膜とを積層することで、TaN膜によりCuのlow−k膜220への拡散防止を図り、Ta膜によりCuの密着性向上を図ることができる。 By stacking the TaN film and the Ta film, aims to prevent diffusion into the low-k film 220 of Cu by TaN film, it is possible to improve adhesion Cu by Ta film. バリアメタル材料の堆積方法としては、原子層気相成長(atomic layer deposition:ALD法、あるいは、atomic layer chemical vapor deposition:ALCVD法)やCVD法などを用いることでPVD法を用いる場合より被覆率を良くすることができる。 As a method for depositing a barrier metal material, atomic layer chemical vapor deposition (atomic layer deposition: ALD method, or, atomic layer chemical vapor deposition: ALCVD method) coverage than the PVD method is used by the like or CVD it is possible to improve.
前記バリアメタル膜は、Ta膜、TaN膜、もしくはその積層膜であることが望ましい。 The barrier metal film, Ta film, TaN film, or it is desirable that the laminate film. 前記バリアメタル膜の成膜方法は、CVD法もしくはALD法であることが被覆性の観点から望ましいが、上述したスパッタ法などのPVD法であっても有効である。 Method of forming the barrier metal film is desirably from the standpoint of the coating property is a CVD method or ALD method, is effective with a PVD method such as the above-mentioned sputtering.

図4(c)において、シード膜形成工程として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜250としてバリアメタル膜240が形成された開口部150内壁及び基体200表面に堆積(形成)させる。 In FIG. 4 (c), as a seed film formation step, by physical vapor deposition such as sputtering (PVD) method, a barrier metal film 240 and Cu thin film as a cathode of the electroplating step is the next step as a seed layer 250 There the formed opening 150 inner wall and the substrate 200 surface causes deposition (formation). ここでは、シード膜250を膜厚50nm堆積させた。 Here, the seed film 250 is a film thickness 50nm is deposited.

図4(d)において、めっき工程として、シード膜250をカソード極として、電解めっき等の電気化学成長法によりCu膜260を開口部150及び基体200表面に堆積させる。 In FIG. 4 (d), the as plating step, the seed film 250 as a cathode electrode, a Cu film 260 is deposited in the openings 150 and the substrate 200 surface by an electrochemical deposition method such as electrolytic plating. ここでは、膜厚500nmのCu膜260を堆積させ、堆積させた後にアニール処理を250℃の温度で30分間行った。 Here, by depositing a Cu film 260 having a thickness of 500 nm, it was performed for 30 minutes at a temperature of 250 ° C. The annealing after deposition.

図5は、平坦化する研磨工程を示す工程断面図である。 Figure 5 is a process sectional view showing a polishing step of flattening.
図5において、研磨工程として、SiO 膜222の表面に堆積された導電部としての配線層となるCu膜260、シード膜250、及びバリアメタル膜240をCMP研磨及び電解研磨により除去することにより、図5に表したような埋め込み構造を形成する。 5, as the polishing process, Cu film 260 serving as the wiring layer as a conductive portion deposited on the surface of the SiO 2 film 222, the seed layer 250, and the barrier metal film 240 is removed by CMP polishing, and electrolytic polishing , to form a buried structure as shown in FIG. 前記研磨工程において、電解研磨により研磨加重を小さくすることができるので、一部に形成された比誘電率が3.5以下の低誘電率絶縁膜と他の部分に形成された絶縁膜との剥離を抑制することができる。 In the polishing step, it is possible to reduce the polishing weighted by electrolytic polishing, the dielectric constant formed in part of which is formed in the low dielectric constant insulating film and the other part of 3.5 or less and the insulating film it is possible to suppress separation.

図6は、実施の形態1における研磨装置の概要構成断面図である。 Figure 6 is a schematic configuration sectional view of a polishing apparatus in the first embodiment.
研磨装置は、図示していないオービタル回転機構とヘッド回転機構とにより、プラテン520とキャリア510とを平面運動させる。 Polishing apparatus, by the orbital rotating mechanism and the head rotating mechanism not shown, to planar motion of the platen 520 and carrier 510. プラテン520をオービタル回転機構によりオービタル回転させ、キャリア510をヘッド回転機構により自転させる。 The platen 520 is an orbital rotation by orbital rotating mechanism causes the carrier 510 is rotating by the head rotating mechanism. 研磨荷重は1.3×10 Pa(0.2psi)の超低荷重に設定し、オービタル回転数は19min −1 (19rpm)、ヘッドの回転数は21min −1 (21rpm)、電解研磨液の供給速度は0.4L/min(400cc/分)とする。 Polishing load was set at ultra-low load of 1.3 × 10 3 Pa (0.2psi) , orbital rotational speed 19min -1 (19rpm), the rotational speed of the head is 21min -1 (21rpm), electropolishing solution the feed rate and 0.4L / min (400cc / min).
研磨布となる研磨パッド530は、導電性のパッドは、導電性の物質をCMPパッドに含ませたもので良く、例えばカーボン材料製、特にカーボンファイバー製の単層パッドを用いるとよい。 Polishing pad 530 as the polishing pad, conductive pads, conductive material well which was included in the CMP pad, for example, a carbon material made, may in particular using a single layer pad made of carbon fiber. 金属を用いるとウエハ300表面を傷つけてしまうが、前記導電性パッドの材料として、カーボンファイバーを用いたことで、導電性材料でありながらやわらかいソフトな材料に形成でき、ウエハ300表面を研磨しても傷つけず、研磨パッドとしてより好ましい。 With metal damage the wafer 300 surface, as a material of the conductive pads, by using carbon fiber, while being electrically conductive material can be formed into soft soft material, by polishing the wafer 300 surface without damaging even more preferred as a polishing pad. 言い換えれば、スクラッチを低減することができる。 In other words, it is possible to reduce the scratching.

研磨パッドの裏側には、絶縁性のスペーサとなる絶縁板580を挟んで銅製の電極シート570が配置される。 On the back side of the polishing pad, copper electrode sheet 570 are arranged to sandwich an insulating plate 580 made of an insulating spacer. 電極シート570は、Cu製が望ましいが、これに限らず、導電性材料であればよい。 Electrode sheet 570 is made of Cu is desired, not limited thereto, and may be a conductive material. 例えば、ステンレス材であってもよい。 For example, it may be a stainless steel material. 或いは、プラテン520自体を電極シート570の代わりに陰極に用いてもよい。 Or it may be used in the cathode in place of the platen 520 itself an electrode sheet 570. 但し、陰極には電解研磨されたCuが堆積するため、研磨パッド530や絶縁板580と一緒に取り外しできるものが望ましい。 However, since the Cu, which is electropolished the cathode is deposited, those removable with the polishing pad 530 and the insulating plate 580 is desirable. また、電解研磨されたCuがプラテン520に堆積しないようにするため、プラテン520と電極シート570との間に絶縁性のシートを挿入し、電気的に絶縁してもよい。 Further, since the electro-polished Cu is prevented from depositing on the platen 520, inserting an insulating sheet between the platen 520 and the electrode sheet 570 may be electrically insulated.

研磨パッド530と絶縁板580と電極シート570には、140個のスラリー供給用の穴(供給孔550)が施され、電解研磨液560はこの供給孔550を通して研磨プラテン520の下から図6の矢印のように供給される。 The polishing pad 530 and the insulating plate 580 and the electrode sheet 570, 140 pieces of holes for slurry supply (supply hole 550) is performed, electrolytic polishing liquid 560 in FIG. 6 from the bottom of the polishing platen 520 through the supply hole 550 supplied as an arrow. 設定された研磨荷重によって研磨パッドとなる導電性パッド530とウエハ300表面は接触しており、電解研磨液560は研磨パッドに施された溝の中を通過して研磨プラテン520の外部に流されるものである。 Set conductive pad 530 and the wafer 300 surface as the polishing pad by the polishing load is in contact, flows to the outside of the polishing platen 520 electropolishing solution 560 passes through the groove which has been subjected to the polishing pad it is intended. 前記研磨パッド530と前記ウエハ300表面と間に電解研磨液560を供給する供給孔550が設けられていることにより、従来のような前記導電性パッドの上方から滴下される場合より確実に電解研磨液をウエハ300表面に供給することができる。 By the polishing pad 530 and the wafer 300 surface and supply holes 550 for supplying an electrolytic polishing liquid 560 between is provided, reliably electropolishing than when it is dropped from above of a conventional electrically conductive pads such as it can be supplied to the liquid to the wafer 300 surface.

前記研磨パッド530にはプラテン520の外側で電源と接続されており、他方の電極は、電極シート570に接続されている。 Wherein the polishing pad 530 is connected to the power source outside of the platen 520, the other electrode is connected to the electrode sheet 570. 図1では、接点540は、研磨パッド530上に配置されているが、図6のようにパッドの裏側にあってもどちらでもよい。 In Figure 1, the contacts 540 are disposed on the polishing pad 530 may be either be in the backside of the pad as shown in FIG. また、研磨パッド530の裏面に接点540となる電極シートを別途設けても構わない。 Further, it may be provided separately electrode sheet comprising a contact 540 on the back surface of the polishing pad 530. 同様に、接点542も、電極シート570上に配置されていても、裏側にあってもどちらでもよい。 Similarly, the contacts 542 may also be disposed on the electrode sheet 570 may be either be in the back.

なお、図14で説明したロータリ型の電解研磨方式の場合、電解研磨液はプラテンの上から垂らす方式を採用せざるを得ない。 In the case of rotary-type electrolytic polishing method described in FIG. 14, electrolytic polishing solution must be employed a method of hanging down from the top of the platen. 回転するプラテンの電極は、外周で常にコンタクトを取れるように可動式のものとなるため、問題が生じる。 A platen electrode rotating, because the always movable to take the contact with the outer circumference, a problem arises.

電解研磨液は、リン酸と過酸化水素水とクエン酸とベンゾトリアゾールとポリアクリル酸アンモニウムから成る水溶液を用いた。 Electropolishing solution, using an aqueous solution consisting of phosphoric acid and hydrogen peroxide and ammonium citrate benzotriazole and polyacrylic acid. リン酸は0.5重量%、過酸化水素は2体積%、クエン酸は0.05重量%、ベンゾトリアゾールは0.05重量%、ポリアクリル酸アンモニウムは0.01重量%の濃度で添加した。 Phosphoric acid 0.5% by weight, hydrogen peroxide 2 vol%, citric acid 0.05 wt%, benzotriazole from 0.05%, ammonium polyacrylate was added in a concentration of 0.01 wt% . 前記電解研磨としては、リン酸もしくは硫酸を含む水溶液を用いることが可能である。 As the electrolytic polishing, it is possible to use an aqueous solution containing phosphoric acid or sulfuric acid. また、水溶液中に銅イオンを添加することにより電流量を増加することが可能である。 Further, it is possible to increase the amount of current by adding copper ions in the aqueous solution. さらに、ディシングや摩擦力を低減するために、防食剤や界面活性剤を用いることが可能である。 Furthermore, in order to reduce dishing and frictional force, it is possible to use a corrosion inhibitor and a surfactant. 防食剤としてはベンゾトリアゾール(BTA)やイミダゾール、またはその誘導体を用いることができる。 The anticorrosive may be used benzotriazole (BTA) and imidazole or a derivative thereof,. 界面活性剤としてはポリアクリル酸もしくはポリアクリル酸アンモニウムなどを用いることが可能である。 As the surfactant which can be used polyacrylic acid or ammonium polyacrylate.
電解研磨を促進するために過酸化水素のような酸化剤を添加することも有効である。 It is also effective to add an oxidizing agent such as hydrogen peroxide to promote electrolytic polishing. これによってCu表面が酸化され、電解研磨の速度が速くなる。 This Cu surface is oxidized by the speed of electrolytic polishing is increased.

また、有機酸を添加することによって均一なエッチングを行うことが可能となる。 Further, it is possible to perform uniform etching by adding an organic acid. 有機酸を添加する場合は、リン酸や硫酸の濃度を低減することが可能となる。 When adding an organic acid, it is possible to reduce the concentration of phosphoric acid and sulfuric acid. リン酸や硫酸の濃度を低減することでCuに対する過度な腐食を防止することができる。 It is possible to prevent excessive corrosion to Cu by reducing the concentration of phosphoric acid and sulfuric acid. 有機酸としては、ヒドロキシ酸(OH基を含む有機酸)もしくはカルボン酸(COOH基を含む有機酸)が望ましく、ヒドロキシカルボン酸(OH基とCOOH基を一分子中に含む有機酸)が最も望ましい。 The organic acid, or a carboxylic acid (an organic acid containing OH groups) hydroxy acid (organic acid containing COOH groups) is preferably a hydroxy carboxylic acid (OH groups and COOH groups of the organic acid containing in one molecule) is most desirable . 例えば、クエン酸、リンゴ酸、コハク酸、酒石酸、フタル酸、マロン酸、マレイン酸、フマル酸、乳酸、ピメリン酸、アジピン酸、グルタル酸、シュウ酸、サリチル酸、グルコール酸、安息香酸、酪酸、吉草酸、プロピオン酸、酢酸、ギ酸などが挙げられる。 For example, citric acid, malic acid, succinic acid, tartaric acid, phthalic acid, malonic acid, maleic acid, fumaric acid, lactic acid, pimelic acid, adipic acid, glutaric acid, oxalic acid, salicylic acid, glycolic acid, benzoic acid, butyric acid, Gil Kusasan, propionic acid, acetic acid, formic acid.
電解研磨液は砥粒を含むことが可能である。 Electrolytic polishing solution can include abrasive grains. 砥粒の濃度は10重量%以下であることがスクラッチ低減の観点から望ましい。 It is desirable from the viewpoint of reducing scratches abrasive concentration is 10 wt% or less. さらに、5重量%以下の砥粒であればCMP後の洗浄性が良くなる観点から望ましい。 Further, from the viewpoint of cleanability after CMP when the abrasive 5 wt% or less is improved. 1重量%以下の砥粒であれば分散性の観点から望ましい。 From the viewpoint of dispersibility if 1 wt% or less of the abrasive grains. 砥粒を含まなければ廃液処理の観点から、なお望ましい。 Unless it contains abrasive grains in terms of waste liquid treatment still desirable.

図7は、実施の形態1における研磨装置の概要構成断面図である。 Figure 7 is a schematic configuration sectional view of a polishing apparatus in the first embodiment.
図7では、プラテン520にも研磨パッド530と絶縁板580と電極シート570に設けられた位置に合わせて供給孔550が施され、電極シート570が、プラテン520の表面に乗せられている。 In Figure 7, the supply hole 550 in accordance with the position provided in the polishing pad 530 to the platen 520 and the insulating plate 580 and the electrode sheet 570 is performed, the electrode sheet 570, are placed on the surface of the platen 520. 電解研磨液560はこの供給孔550を通して研磨プラテン520の下から図7の矢印のように供給される。 Electrolytic polishing liquid 560 is supplied as indicated by the arrows in FIG. 7 from the bottom of the polishing platen 520 through the supply hole 550. かかる構成の場合、カソード電極となる電極シート570では、この供給孔550の内壁に電解研磨液560が触れることになる。 For such a configuration, the electrode sheet 570 becomes a cathode electrode, so that the electrolytic polishing liquid 560 touches the inner wall of the feed hole 550. したがって、ウエハ300で電解研磨されたCuと同等のCuが電解研磨液中から電極シート570の供給孔550の内壁に付着する。 Therefore, Cu equivalent to Cu which has been electropolished at the wafer 300 is attached to the inner wall of the feed hole 550 of the electrode sheet 570 from the electrolytic polishing solution.

図8は、実施の形態1における研磨装置の別の概要構成断面図である。 8 is another schematic configuration sectional view of a polishing apparatus in the first embodiment.
図7では、電解研磨液560が、電極シート570の供給孔550の内壁にのみ触れる構成であるが、図8に示すように、プラテン520と電極シート570との間に空間を設け、かかる空間に電解研磨液560が溜まる槽(バッファ領域)となるように構成してもよい。 In Figure 7, electrolytic polishing liquid 560, but a configuration in which touch only on the inner wall of the feed hole 550 of the electrode sheet 570, as shown in FIG. 8, a space is provided between the platen 520 and the electrode sheet 570, such space it may be configured such that the bath electrolytic polishing liquid 560 is accumulated (buffer area) to. そして、バッファ領域にいったん溜まった電解研磨液560を供給孔550を通して研磨パッド530側に供給してもよい。 Then, an electrolytic polishing solution 560 temporarily accumulated in the buffer area may be supplied to the side polishing pad 530 through the supply hole 550. バッファ領域を設けることで、電解研磨液560が電極シート570の下面全面に触れることになり、ウエハ300で電解研磨されたCuと同等のCuが付着する場合に、許容できる付着量を大きくすることができる。 By providing the buffer region, the electrolytic polishing solution 560 will be touching the entire lower surface of the electrode sheet 570, when the equivalent to Cu which has been electropolished at the wafer 300 Cu is deposited, increasing the adhesion amount of acceptable can. よって、電極シート570の交換寿命を向上させることができる。 Therefore, it is possible to improve the exchange life of the electrode sheet 570. また、研磨パッド530と絶縁板580と電極シート570の剛性を高め、撓まないようにするため、バッファ領域に支柱或いは支持梁を設けてプラテン520で電極シート570を支持するように構成しても構わない。 Further, a polishing pad 530 enhances the rigidity of the insulating plate 580 and the electrode sheet 570, so that undeflected, and provided with a strut or support beam in a buffer area configured to support the electrode sheet 570 in the platen 520 it may be. 電解研磨液560が触れる領域が電極シート570における供給孔550の内壁面積より大きな面積とすることにより許容できるCu付着量を大きくすることができる。 Can region electropolishing solution 560 touches to increase the allowable Cu deposition amount by a larger area than the inner wall area of ​​the supply holes 550 of the electrode sheet 570.

図9は、研磨パッドの表面形状を示す図である。 Figure 9 is a diagram showing a surface shape of the polishing pad.
図9(a)に示すように、研磨パッド530の表面には、格子状の溝が形成されている。 As shown in FIG. 9 (a), on the surface of the polishing pad 530, lattice-like grooves are formed. 溝の交差する位置の底部に前記供給孔550が設けられている。 The supply hole 550 is provided in the bottom position at the intersection of the groove. 研磨パッド530の上面に溝が形成され、前記溝の底部から電解研磨液560が供給されることにより、溝をつたって電解研磨液560をウエハ300表面全体に供給することができる。 Grooves are formed on the upper surface of the polishing pad 530, by electrolytic polishing liquid 560 is supplied from the bottom of the groove, it is possible to supply the electrolytic polishing liquid 560 down the groove in the entire wafer 300 surface. また、前記研磨パッド530とウエハ300表面との間に残った電解研磨液560を排出し、新しい電解研磨液560と置換することができる。 Further, it is possible to discharge the electrolytic polishing liquid 560 remaining between the polishing pad 530 and the wafer 300 surface, replaced with a new electropolishing solution 560. そして、前記溝が格子状に形成されることで、さらに、電解研磨液の広がりを促進することができる。 Then, when the grooves are formed in a lattice shape, furthermore, it can facilitate the spread of the electropolishing solution. 図9(b)に示すように、溝は、例えば、幅2mm、深さ1mmに形成する。 As shown in FIG. 9 (b), the groove is formed, for example, a width 2 mm, depth 1 mm. 図9では、格子状の溝が形成されているが、これに限るものではなく、例えば、同心円状の溝が形成されてもよい。 9, the lattice-shaped groove is formed, not limited to this, for example, concentric grooves may be formed.

以上のように、研磨液は、研磨布となる研磨パッド530に形成された穴を通して研磨プラテン520の裏側からウエハ300表面に供給されることが望ましい。 As described above, the polishing liquid is supplied from the back side of the polishing platen 520 to the wafer 300 surface through a hole formed in the polishing pad 530 as the polishing pad is desired. 特に、研磨パッド530の表面に格子状の溝や同心円状の溝が施されていることが研磨液を高速に流動させる観点から望ましい。 In particular, it is desirable from the viewpoint of flow of the polishing liquid at a high speed that the lattice-shaped grooves or concentric grooves are applied to the surface of the polishing pad 530. 研磨布中の溝が施されている面積は10%から40%であることが高研磨速度を維持する上で望ましい。 Area groove in the polishing cloth is subjected desirable for from 40% to 10% to maintain a high polishing rate.

上述の条件でCuの電解研磨を行った結果、300nm/分の速度でCuが研磨され、研磨を始めてから約90秒で光学式終点信号が検知されて研磨が終了した。 As a result of electrolytic polishing of Cu under the above conditions, the polished Cu is at 300 nm / min, optical end-point signal has ended polished is detected in about 90 seconds from the start of polishing. 従来、終点信号が検出されても研磨残りが発生するという問題があったが、本実施の形態による電解研磨方式によれば研磨残りは全く発生しなかった。 Conventionally, the end point signal has a problem that polishing residue be detected occurs, polishing residue according to electrolytic polishing method according to this embodiment did not occur at all. その後、TaNのCMPをCMPスラリーに切り替えて1分間研磨を行い、キャップSiO2膜4が露出するまで研磨した。 Thereafter, by switching the CMP of TaN in CMP slurry was ground for 1 minute, was polished to the cap SiO2 film 4 is exposed. TaNのCMPでは硬度(Shore D)が70以下のソフトパッドを用いて、low−k膜の剥離を防止するようにした。 TaN of CMP in hardness (Shore D) by using the 70 following soft pad so as to prevent separation of the low-k film.

図10は、オービタル型とロータリ型とにおける電解研磨時の電流波形を示す図である。 Figure 10 is a diagram showing a current waveform at the time of electrolytic polishing in an orbital type and rotary type.
オービタル型の電解研磨装置では、電圧を10V、電流を3A必要とした。 An orbital type electrolytic polishing apparatus has a voltage 10V, current and 3A necessary.
CMP後のウエハを顕微鏡で検査したところ、low−k膜の剥離は全く見られなかった。 The wafer after the CMP was examined under a microscope, the release of the low-k film was not seen at all. これに対してロータリ型の電解研磨装置でCMPを行った場合、図10に示すように、プラテンの電極に研磨液が付着して度々電流が不安定になり、電解研磨がストップする問題が発生した。 When performing CMP on a rotary-type electrolytic polishing apparatus contrast, as shown in FIG. 10, frequently current becomes unstable polishing liquid attached to the electrode of the platen, the problem of electrolytic polishing is stopped occurs did. また、電極が回転する端子によって擦れ(図14参照)、かつそこが研磨液によって腐食する問題が多発した。 Further, rubbing the terminal electrode is rotated (see FIG. 14), and there was frequently a problem of corrosion by the polishing liquid. オービタル式の電解研磨装置では電極を被覆することができるために腐食することは無く、安定で信頼性の高い研磨を行うことが可能であった(図1参照)。 It is not the orbital type electrolytic polishing apparatus for corrosion to be able to coat the electrode, it was possible to perform highly stable and reliable polishing (see FIG. 1). また、ロータリ型の電解研磨装置でCMPを行った場合、研磨残りは頻発した。 Also, when performing CMP on a rotary-type electrolytic polishing apparatus, polishing residue was frequent. そのため、Cu研磨の途中段階でCu用のCMPスラリーを用いて研磨を行う必要があった。 Therefore, it is necessary to perform polishing by using the CMP slurry for Cu in the middle stage of the Cu polishing. つまり、Cu研磨を電解研磨のみで安定して終了させることはできなかった。 That is, it was not possible to terminate only in a stable electrolytic polishing the Cu polishing. 本実施の形態では、Cu用のCMPスラリーを用いて研磨荷重を上げて化学機械研磨を行なうといったことは必要なく、電解研磨液を用いて小さい研磨荷重のまま電解研磨および、研磨パッド530をウエハ300に接触させることによる小さい研磨荷重のままでの化学機械研磨により所定のCu膜の平坦化を行なうことができる。 In this embodiment, rather than necessary, such as a chemical mechanical polishing to raise the polishing load using a CMP slurry for Cu, while electropolishing and small polishing load using an electrolytic polishing solution, the polishing pad 530 wafers can be carried out to flatten the predetermined Cu film by chemical mechanical polishing remains small polishing load by contacting 300. また、ロータリ型の電解研磨装置では、電圧を10V、電流を5A必要とした。 Further, in the rotary-type electrolytic polishing apparatus has a voltage 10V, current and 5A required. オービタル型の方が、ウエハ面積とパット面積の差がはるかに小さいので、少ない電流で効率よく研磨することができる。 Who orbital type, the difference in the wafer area and pat area is much smaller, it can be polished efficiently with less current.
研磨パッドの溝に関しては、本実施例では格子溝のものを用いた。 For the grooves of the polishing pad used was a grating grooves in this embodiment. 溝部分の面積比が30%のものを用いたが、溝が全く形成されていない研磨パッドを用いた場合と比較すると研磨速度が4倍以上増加した。 The area ratio of the groove portion is used as 30%, but the grooves is increased at all as compared with the case of using the polishing pad is not formed polishing rate more than four times.
研磨パッドに設けられた研磨液の供給穴の数については、10個、30個、100個、300個の場合で比較すると、多ければ多いほど研磨速度が増加し、かつウエハ内の研磨均一性が向上することがわかった。 The number of feed holes in the polishing liquid is provided in the polishing pad, 10, 30, 100, when compared with 300 cases, many as large as the polishing rate is increased, and the polishing uniformity within the wafer There was found to be improved.
本実験をデバイスが搭載されたウエハで実施しても同様の効果を確認することができた。 This experiment device is able to confirm the same effect can be implemented in the mounted wafer. 1層目のCu配線層だけでなく、2層目のCu配線層においてもlow−k膜が剥離なく研磨することができ、さらに3層目以上のCu配線層でも剥離なく研磨することができた。 Not only the first-layer Cu wiring layer, even low-k film can be polished without peeling, it can also be polished without peeling another three-layer or more Cu wiring layer in the second layer of Cu wiring layer It was. low−k材料としては、HSQやポリマー、CVD法によるSiOCを用いても剥離なく研磨することができた。 The low-k material, could be polished without peeling using SiOC HSQ or polymer, by a CVD method.

半導体装置の製造をさらに進めていくには、以下のようにしていけばよい。 To go further advance the manufacture of semiconductor devices, it should be as follows.
図11は、平坦化する研磨工程後、第2の絶縁膜としてのlow−k膜形成工程までを示す工程断面図である。 11, after the polishing step of flattening, cross-sectional views showing a process up to the low-k film formation process as a second insulating film.
図11において、研磨処理後、還元性プラズマ処理工程として、CVD装置内でアンモニア(NH )プラズマ処理を行なう。 11, after the polishing process, as a reducing plasma treatment step, ammonia (NH 3) in a CVD apparatus for performing plasma treatment. この処理により図5における平坦化工程でのCu−電解研磨の際にスラリーとの反応によって形成されたCu表面の錯体を還元し、キャップSiO 膜上に存在する残留有機物を除去することができる。 The process by reducing the complex formed Cu surface by reaction with the slurry in the Cu- electropolishing of a planarization process in FIG. 5, it is possible to remove residual organics present in the cap SiO 2 film . この処理によりCu−電解研磨の際にスラリーとの反応によって形成されたCu表面の錯体が還元され、キャップSiO2膜上にある残留有機物も除去されることから絶縁耐圧は改善される。 This process Cu- complexes Cu surface formed by the reaction of the slurry is reduced during the electropolishing, the dielectric strength since the residual organic matter present on the cap SiO2 film is removed is improved. 前記還元性のプラズマはアンモニアプラズマ、もしくは水素(H )プラズマが効果的であり、特にアンモニアプラズマが処理装置内におけるガスの扱い易さから好ましい。 The reducing plasma ammonia plasma, or hydrogen (H 2) plasma are effective, especially ammonia plasma is preferred in easy handling of the gas in the processing apparatus.

還元性プラズマ処理工程では、図示していないCVD装置内におけるチャンバの内部にて、下部電極を兼ねた温度が400℃に制御された基板ホルダの上に基体200となる半導体基板を設置する。 The reducing plasma treatment process, at the interior of the chamber in a CVD apparatus, not shown, placing the semiconductor substrate temperature which also serves as a lower electrode is a substrate 200 on the substrate holder was controlled to 400 ° C.. そして、チャンバの内部に上部電極内部からガスを供給する。 Then, supplying the gas from inside the upper electrode into the chamber. 供給するガス流量は11.8Pa・m /s(7000sccm)とした。 Gas flow rate supplied was 11.8Pa · m 3 / s (7000sccm ). 真空ポンプにより233Paのガス圧力になるように真空引きされたチャンバの内部の上記上部電極と下部電極との間に高周波電源を用いてプラズマを生成させる。 Using a high frequency power source to generate plasma between the inside of the upper and lower electrodes of the evacuated chamber so that the gas pressure of 233Pa by the vacuum pump. 高周波パワーは560W、低周波パワーは250W、処理時間は10秒とした。 RF power is 560W, low-frequency power 250 W, treatment time was 10 seconds.

そして、次の層における第2の絶縁膜形成工程の一部であるSiC膜形成工程として、還元性プラズマ処理した同じCVD装置内で400℃の温度で30nmの膜厚のSiC膜275を形成する。 Then, a second insulating film formed as SiC film forming step is a part of the process, reducing plasma treated SiC film 275 of 30nm in thickness at a temperature of 400 ° C. in the same CVD apparatus in the next layer . SiC膜275は拡散防止膜の働きがあり、このSiC膜275を形成することで、Cuの拡散を防止することができる。 SiC film 275 has the action of the diffusion preventing film, by forming the SiC film 275 can prevents diffusion of Cu. かかるCVD法で形成されるSiC膜275の他に、SiCN膜、SiCO膜、SiN膜、SiO 膜を用いることができる。 In addition to the SiC film 275 is formed in such a CVD method, SiCN film, SiCO film, SiN film, it is possible to use SiO 2 film. そして、low−k膜形成工程として、図3(c)で説明した工程と同様に、SiC膜275の上にSiC膜275よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたlow−k膜280を形成する。 Then, as the low-k film forming step, similarly to the process described in FIG. 3 (c), the a lower low dielectric constant film having a relative dielectric constant than SiC film 275 on the SiC film 275, a porous insulating forming a low-k film 280 using sexual material. 以降、多層配線を必要に応じ順次形成する。 After sequentially forming optionally a multilayer wiring.

以上のように、上記のCu電解研磨の電極の信頼性の問題は、オービタル型の回転機構を備えた電解研磨装置でCuの研磨平坦化を行うことにより克服することができる。 As described above, reliability problems of the above Cu electrolytic polishing of the electrodes can be overcome by performing polishing planarization of Cu by electrolytic polishing apparatus having an orbital type of the rotating mechanism. これにより低荷重で、かつ高い研磨速度でダマシンCu配線を形成することが可能となり、low−k膜の剥離も防止することが可能となる。 Thus under low load, and it is possible to form a damascene Cu wiring at a high polishing rate, the peeling of the low-k film also can be prevented.

前記実施の形態において、比誘電率が2.6以下の場合、ポーラスlow−k膜が主流となるため、配線溝におけるlow−k膜の側壁が20nm以下の膜厚のCVD膜で被覆保護されていることが望ましい。 In the above embodiment, when the specific dielectric constant of 2.6 or less, the porous low-k film becomes mainstream, the side wall of the low-k film in the wiring groove is covered and protected by the following film thickness of the CVD film 20nm and it is desirable that. これはポーラスlow−k膜のポアシーリングの働きがある。 This is a function of pore sealing of the porous low-k film. 特に、バリアメタル膜をCVD法やALD法によって形成する場合に染み込みが無くなるために効果的である。 In particular, it is effective to soak in the case of forming a barrier metal film by CVD method or ALD method is eliminated. このポアシーリングのためのCVD膜の種類としては、SiC膜、SiCH膜、SiCN膜、SiCO膜、SiN膜が望ましい。 The types of the CVD film for the pore sealing, SiC film, SiCH film, SiCN film, SiCO film, SiN film is desirable. 特に、低誘電率の観点からSiC膜やSiCH膜が最適である。 In particular, SiC film, SiCH film from the viewpoint of low dielectric constant is optimal.

以上の説明において、バリアメタルとして、Ta、TaNに限らず、TaCN(炭化窒化タンタル)、WN(窒化タングステン)、WCN(炭化窒化タングステン)、TiN(窒化チタン)等の高融点金属の窒化膜或いは窒化炭素膜であっても構わない。 In the above description, as a barrier metal is not limited Ta, the TaN, TaCN (tantalum carbide nitride), WN (tungsten nitride), WCN (tungsten carbide nitride), TiN nitride film of a high melting point metal (titanium nitride) or the like, or a carbon nitride film may be. 或いはチタン(Ti)、WSiN等であっても構わない。 Or titanium (Ti), may be a WSiN like.

ここで、上記各実施の形態における配線層の材料として、Cu以外に、Cu−Sn合金、Cu−Ti合金、Cu−Al合金等の、半導体産業で用いられるCuを主成分とする材料を用いて同様の効果が得られる。 Here, as a material of the wiring layers in the above-described embodiments, used in addition to Cu, Cu-Sn alloy, Cu-Ti alloy, such as Cu-Al alloy, a material mainly composed of Cu used in the semiconductor industry similar effect Te can be obtained.

なお、多層配線構造などを形成する場合には、各図において基体200は、下層の配線層と絶縁膜とが形成されたものである。 When forming a multilayer wiring structure, the substrate 200 in the figures, in which the lower wiring layer and an insulating film is formed.

上記各実施の形態においては、多孔質絶縁膜の材料としては、多孔質誘電体薄膜材料としてのMSQに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。 In the above embodiments, as the material of the porous insulating film is not limited to MSQ as porous dielectric thin film material, using another porous inorganic insulating film material, a porous organic insulating film material You can also obtain the same effect.
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。 Particularly, in the case of applying the above embodiments to the low dielectric constant porous material it is a remarkable effect as described above can be obtained. 上記各実施の形態において多孔質絶縁膜の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素(fluorocarbon)、パリレン(parylene)、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。 As those which can be used as the material of the porous insulation film in each of the above embodiments, for example, various silsesquioxane compound, polyimide, fluorocarbon (Fluorocarbon), parylene (parylene), O started benzocyclobutene various insulating materials and the like.

以上、具体例を参照しつつ各実施の形態について説明した。 It has been described the embodiments with reference to concrete examples. しかし、本発明は、これらの具体例に限定されるものではない。 However, the present invention is not limited to these specific examples.

例えば、各実施の形態で層間絶縁膜が形成された基体200は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。 For example, the substrate 200 an interlayer insulating film is formed in each of the embodiments can be made to have a variety of semiconductor devices or structures (not shown). また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。 Further, instead of the semiconductor substrate, on the wiring structure having an interlayer insulating film and the wiring layer may be further formed an interlayer insulating film. 開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。 It opening also has a semiconductor substrate may be formed so as to expose, may be formed on the wiring structure.

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。 Further, the thickness of and the interlayer insulating film, the size, shape, number for such can also be used by selecting what is needed for semiconductor integrated circuits and various semiconductor devices.

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。 Other, which include the elements of the present invention, a method of manufacturing any semiconductor devices by those skilled in the art can be appropriately modified, it is included in the scope of the present invention.

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。 Further, for convenience of description, the technique normally used in the semiconductor industry, for example, a photolithography process and cleaning before and after treatment are omitted, it is needless to say that includes those methods.

実施の形態1における研磨装置の概要構成図である。 It is a schematic configuration view of a polishing apparatus in the first embodiment. 実施の形態1におけるオービタル運動の様子を説明するための図である。 It is a diagram for explaining how an orbital motion in the first embodiment. 半導体装置の構成のうち、層間絶縁膜として、下層のSiO 膜形成工程からlow−k膜上のSiO 膜形成工程までを示す工程断面図である。 In the configuration of a semiconductor device, an interlayer insulating film, cross-sectional views showing a process up to the SiO 2 film forming step on the low-k film from the underlying SiO 2 film formation step. 配線形成のための開口部形成工程からめっき工程までを示す工程断面図である。 Sectional views showing the steps of the opening forming step to the plating step for wiring formation. 平坦化する研磨工程を示す工程断面図である。 It is a process cross-sectional view showing a polishing step of flattening. 実施の形態1における研磨装置の概要構成断面図である。 It is a schematic configuration sectional view of a polishing apparatus in the first embodiment. 実施の形態1における研磨装置の概要構成断面図である。 It is a schematic configuration sectional view of a polishing apparatus in the first embodiment. 実施の形態1における研磨装置の別の概要構成断面図である。 It is another schematic configuration sectional view of a polishing apparatus in the first embodiment. 導電性パッドの表面形状を示す図である。 It is a diagram showing a surface shape of the conductive pads. オービタル型とロータリ型とにおける電解研磨時の電流波形を示す図である。 It is a diagram showing a current waveform at the time of electrolytic polishing in an orbital type and rotary type. 平坦化する研磨工程後、第2の絶縁膜としてのlow−k膜形成工程までを示す工程断面図である。 After the polishing step of flattening, cross-sectional views showing a process up to the low-k film formation process as a second insulating film. 従来のlow−k膜とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。 The method of manufacturing a semiconductor device having a multilayer wiring structure combining conventional low-k film and the Cu wiring cross-sectional views showing a process. CMPを用いた研磨工程時の半導体装置の断面例を示す図である。 Is a diagram showing an exemplary cross section of a semiconductor device in polishing step using CMP. ロータリ型CMP装置の概念図である。 It is a conceptual view of a rotary-type CMP system. 研磨残りが発生する様子を説明するための図である。 It is a diagram for explaining how the polishing residue may occur.

符号の説明 DESCRIPTION OF SYMBOLS

150 開口部200 基体210,222 SiO 膜212,275 SiC膜220,280 low−k膜221,281 絶縁膜240 バリアメタル膜250 シード膜260 Cu膜300 ウエハ510,610 キャリア520,620 プラテン530 研磨パッド540,542,640 接点550 供給孔560,660 電解研磨液570 電極シート580 絶縁板630 研磨パッド650 供給ノズル670 対向電極 150 opening 200 base 210, 222 SiO 2 film 212,275 SiC film 220, 280 low-k film 221,281 insulating film 240 barrier metal film 250 seed film 260 Cu film 300 wafers 510, 610 carrier 520, 620 platen 530 polished pads 540,542,640 contact 550 supply holes 560,660 electropolishing solution 570 electrode sheet 580 insulating plate 630 polishing pad 650 supply nozzle 670 counter electrode

Claims (8)

  1. 基板を保持する保持部と、 A holding unit for holding a substrate,
    前記保持部と対向して設けられ、前記基板を電解研磨する研磨パッドと、 Provided to face the holder, a polishing pad for electrolytic polishing of the substrate,
    前記研磨パッドと対向して前記保持部とは反対側に配置され、前記研磨パッドをアノード電極として前記研磨パッドとの間で通電されるカソード電極と、 Wherein the polishing pad opposed to the holding portion is disposed on the opposite side of a cathode electrode is energized between said polishing pad and the polishing pad as the anode electrode,
    を備えたことを特徴とする研磨装置。 Polishing apparatus characterized by comprising a.
  2. 前記電解研磨装置は、さらに、アノード電極となる前記研磨布と前記カソード電極とにより挟持される絶縁板を備え、 The electrolytic polishing apparatus further comprises an insulating plate which is clamped between the said polishing pad as the anode cathode electrode,
    前記カソード電極と前記絶縁板と前記研磨パッドとには、前記カソード電極側から前記研磨布側に向かって電解研磨液を供給する貫通する供給孔が設けられていることを特徴とする請求項1記載の研磨装置。 Claim 1, wherein the cathode electrode and the insulating plate and the polishing pad is characterized in that the supply hole is provided through supplying the cathode electrode side electropolishing solution toward the polishing cloth side from the polishing apparatus according.
  3. 前記カソード電極と前記研磨パッドとは、オービタル運動をすることを特徴とする請求項2記載の研磨装置。 Wherein A the polishing pad and the cathode electrode, the polishing apparatus according to claim 2, characterized in that the orbital motion.
  4. 前記研磨パッドの材料として、カーボン材料を用いることを特徴とする請求項1〜3いずれか記載の研磨装置。 The abrasive as the material of the pad, a polishing apparatus according to any one of claims 1 to 3, characterized by using the carbon material.
  5. 前記電解研磨液は、リン酸或いは硫酸を含有することを特徴とする請求項2記載の研磨装置。 The electrolytic polishing liquid, polishing apparatus according to claim 2, characterized by containing phosphoric acid or sulfuric acid.
  6. 基体上に絶縁膜を形成する絶縁膜形成工程と、 An insulating film forming step of forming an insulating film on a substrate,
    前記絶縁膜上に導電性材料膜を形成する導電性材料膜形成工程と、 A conductive material film forming step of forming a conductive material film on the insulating film,
    アノード電極に前記導電性材料膜面を接触させて、前記アノード電極と所定のカソード電極との間で通電することで、前記導電性材料膜を電解研磨する電解研磨工程と、 The anode electrode in contact with said conductive material layer surface, by energizing between the anode electrode and the predetermined cathode electrode, and the electrolytic polishing step of electrolytic polishing the conductive material film,
    を備えたことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device characterized by comprising a.
  7. 前記絶縁膜形成工程において、 In the insulating film forming step,
    前記低誘電率材料を用いた低誘電率材料膜を形成する低誘電率材料膜形成工程と、 And a low dielectric constant material film formation step of forming a low dielectric constant material film using the low dielectric constant material,
    前記低誘電率材料膜上に前記低誘電率材料膜を覆うキャップ膜を形成するキャップ膜形成工程と、 A cap film forming step of forming a cap layer covering the low dielectric constant material film on the low dielectric constant material film,
    を有することを特徴とする請求項6記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, wherein a.
  8. 前記導電性材料膜形成工程において、前記導電性材料膜の材料として、銅(Cu)を用いることを特徴とする請求項6又は7記載の半導体装置の製造方法。 Wherein the conductive material film formation step, as a material of the conductive material film, a manufacturing method of a copper (Cu) semiconductor device according to claim 6 or 7, wherein the use of.
JP2004321643A 2004-11-05 2004-11-05 Polishing apparatus and method for manufacturing semiconductor device Pending JP2006135045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004321643A JP2006135045A (en) 2004-11-05 2004-11-05 Polishing apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321643A JP2006135045A (en) 2004-11-05 2004-11-05 Polishing apparatus and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2006135045A true true JP2006135045A (en) 2006-05-25

Family

ID=36728329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321643A Pending JP2006135045A (en) 2004-11-05 2004-11-05 Polishing apparatus and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2006135045A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011177884A (en) * 2010-02-05 2011-09-15 Kuraray Co Ltd Polishing pad

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100987U (en) * 1990-01-30 1991-10-22
JP2003225831A (en) * 2001-11-29 2003-08-12 Ebara Corp Electrochemical machining device
JP2003528219A (en) * 2000-03-17 2003-09-24 エヌユー トゥール インコーポレイテッド Apparatus for forming an electrical contact to the surface of the semiconductor workpiece in the metal plating
JP2003311540A (en) * 2002-04-30 2003-11-05 Sony Corp Electrolytic polishing liquid, electrolytic polishing method and method for producing semiconductor device
JP2003324088A (en) * 2002-04-30 2003-11-14 Sony Corp Polishing method and polishing device
JP2004015028A (en) * 2002-06-11 2004-01-15 Ebara Corp Method of processing substrate and semiconductor device
JP2004087760A (en) * 2002-08-27 2004-03-18 Renesas Technology Corp Manufacturing method and manufacturing apparatus for semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100987U (en) * 1990-01-30 1991-10-22
JP2003528219A (en) * 2000-03-17 2003-09-24 エヌユー トゥール インコーポレイテッド Apparatus for forming an electrical contact to the surface of the semiconductor workpiece in the metal plating
JP2003225831A (en) * 2001-11-29 2003-08-12 Ebara Corp Electrochemical machining device
JP2003311540A (en) * 2002-04-30 2003-11-05 Sony Corp Electrolytic polishing liquid, electrolytic polishing method and method for producing semiconductor device
JP2003324088A (en) * 2002-04-30 2003-11-14 Sony Corp Polishing method and polishing device
JP2004015028A (en) * 2002-06-11 2004-01-15 Ebara Corp Method of processing substrate and semiconductor device
JP2004087760A (en) * 2002-08-27 2004-03-18 Renesas Technology Corp Manufacturing method and manufacturing apparatus for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011177884A (en) * 2010-02-05 2011-09-15 Kuraray Co Ltd Polishing pad

Similar Documents

Publication Publication Date Title
US6962869B1 (en) SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US6436302B1 (en) Post CU CMP polishing for reduced defects
US7190079B2 (en) Selective capping of copper wiring
US5340370A (en) Slurries for chemical mechanical polishing
US6890846B2 (en) Method for manufacturing semiconductor integrated circuit device
US6001269A (en) Method for polishing a composite comprising an insulator, a metal, and titanium
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
US20020016073A1 (en) Methods of polishing, interconnect-fabrication, and producing semiconductor devices
US20050275941A1 (en) Metal-filled openings for submicron devices and methods of manufacture thereof
US20080102631A1 (en) Chemical dissolution of barrier and adhesion layers
US6630433B2 (en) Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
US6046110A (en) Copper-based metal polishing solution and method for manufacturing a semiconductor device
US6709316B1 (en) Method and apparatus for two-step barrier layer polishing
US20030032292A1 (en) Fabrication method of semiconductor integrated circuit device
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
US6569349B1 (en) Additives to CMP slurry to polish dielectric films
US20050106872A1 (en) Copper CMP defect reduction by extra slurry polish
US6426294B1 (en) Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition
US20020090820A1 (en) Tantalum removal during chemical mechanical polishing
US20060003570A1 (en) Method and apparatus for electroless capping with vapor drying
US20010013617A1 (en) Semiconductor device and method of manufacturing the same
US6774041B1 (en) Polishing method, metallization fabrication method, method for manufacturing semiconductor device and semiconductor device
US20050085066A1 (en) Novel method to reduce Rs pattern dependence effect

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214