JP2006114656A - Semiconductor device, and structure and method of packaging the same - Google Patents

Semiconductor device, and structure and method of packaging the same Download PDF

Info

Publication number
JP2006114656A
JP2006114656A JP2004299831A JP2004299831A JP2006114656A JP 2006114656 A JP2006114656 A JP 2006114656A JP 2004299831 A JP2004299831 A JP 2004299831A JP 2004299831 A JP2004299831 A JP 2004299831A JP 2006114656 A JP2006114656 A JP 2006114656A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor device
insulating layer
semiconductor chip
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004299831A
Other languages
Japanese (ja)
Inventor
Hiroki Kato
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004299831A priority Critical patent/JP2006114656A/en
Publication of JP2006114656A publication Critical patent/JP2006114656A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing current leakage and short-circuiting due to migration between adjacent bumps thereby narrowing the bump pitch, a packaging structure of the semiconductor device using the same, and to provide a method of packaging the semiconductor device. <P>SOLUTION: The semiconductor device 1 has a semiconductor chip 3 having a plurality of bumps formed on at least one of its surfaces. An insulation layer 4 is formed between the bumps 2 and 2 to fill a gap between the bumps 2 and 2 without covering the upper surface of the bump 2, and a recess 5 is formed on the upper surface of the insulation layer 4. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置と、これを用いた半導体装置の実装構造、及び半導体装置の実装方法に関する。   The present invention relates to a semiconductor device, a semiconductor device mounting structure using the same, and a semiconductor device mounting method.

半導体チップを配線基板上に実装する技術として、従来、配線基板の実装面に液状樹脂を塗布し、続いて半導体チップをフェースダウンにより配線基板上に実装（搭載）し、その後、液状樹脂を硬化させることにより、配線基板に対して半導体チップを電気的に接続するとともに、実装する方法が知られている（例えば、特許文献１参照）。
また、配線基板上に半導体チップを搭載した後、これらの間の間隙に封止樹脂（アンダーフィル材）を充填し、封止する技術も知られている（例えば、特許文献２参照。）。
ところで、近年では電子機器の高性能化や小型化に伴い、ＬＳＩの高集積化が益々求められている。そして、このようなＬＳＩの高集積化に伴い、半導体チップでは信号端子などの多ピン化・小型化を可能にするため、バンプ（信号端子）の狭ピッチ化が進められている。
特開平１１−１１１７６８号公報 特開２００２−１５８２４８号公報 As a technology for mounting a semiconductor chip on a wiring board, conventionally, a liquid resin is applied to the mounting surface of the wiring board, and then the semiconductor chip is mounted (mounted) on the wiring board by face down, and then the liquid resin is cured. Thus, there is known a method of electrically connecting and mounting a semiconductor chip to a wiring board (see, for example, Patent Document 1).
In addition, a technique is known in which after a semiconductor chip is mounted on a wiring board, a gap between them is filled with a sealing resin (underfill material) and sealed (for example, see Patent Document 2).
Incidentally, in recent years, with the increase in performance and size of electronic devices, higher integration of LSIs has been increasingly demanded. With the high integration of such LSIs, the pitch of bumps (signal terminals) is being reduced in order to enable the semiconductor chip to have a large number of pins such as signal terminals and to be miniaturized.
JP-A-11-111768 JP 2002-158248 A

しかしながら、狭ピッチ化が進むと、隣り合うバンプ（端子）間、すなわちギャップ間に液状樹脂や封止樹脂が十分に入り込まず、したがってこれらの樹脂がバンプ（端子）間（ギャップ間）を十分に埋め込まないことにより、これら隣り合うバンプ間でマイグレーションが発生してしまうおそれがある。
すなわち、隣り合うバンプ間を十分に樹脂が埋め込まないと、半導体チップと樹脂との間の密着性が悪くなり、したがってこれらの間で剥離が生じることなどにより、バンプの周囲に空隙が生じることがある。すると、この空隙に水分が侵入し、浸入した水分中にバンプを構成する金属がイオン化して溶け込むことにより、隣り合うバンプ間でマイグレーションが発生し、電流リークやショートが引き起こされてしまうのである。 However, when the pitch is reduced, liquid resin or sealing resin does not sufficiently enter between the adjacent bumps (terminals), that is, between the gaps, so that these resins are sufficiently provided between the bumps (terminals) (between the gaps). If not embedded, migration may occur between these adjacent bumps.
That is, if the resin is not sufficiently embedded between adjacent bumps, the adhesion between the semiconductor chip and the resin is deteriorated, and therefore, a gap may be generated around the bumps due to separation between them. is there. Then, moisture penetrates into the voids, and the metal constituting the bumps is ionized and dissolved in the infiltrated moisture, thereby causing migration between adjacent bumps and causing current leakage or short circuit.

本発明は前記事情に鑑みてなされたもので、その目的とするところは、隣り合うバンプ間でのマイグレーションによる電流リークやショートを防止し、これによってバンプの狭ピッチ化を可能にした半導体装置と、これを用いた半導体装置の実装構造、及び半導体装置の実装方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to prevent a current leak or a short circuit due to migration between adjacent bumps, thereby enabling a narrow pitch of the bumps. Another object of the present invention is to provide a semiconductor device mounting structure and a semiconductor device mounting method using the same.

前記目的を達成するため本発明の半導体装置は、少なくとも一方の面に複数のバンプを形成した半導体チップを有してなる半導体装置であって、前記バンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるように絶縁層が形成され、前記絶縁層の上面に凹部が形成されていることを特徴としている。
この半導体装置によれば、絶縁層の上面に凹部を形成したことにより、バンプ間における絶縁層の上面上での距離が、バンプ間の真の距離（ギャップ）より長くなり、したがってこの絶縁層上にバンプを構成する金属がイオン化して溶け込むことによる、バンプ間でのマイグレーションの発生が抑制される。よって、電流リークやショートが引き起こされるのが防止され、信頼性の高い半導体装置となる。 In order to achieve the above object, a semiconductor device of the present invention is a semiconductor device having a semiconductor chip in which a plurality of bumps are formed on at least one surface, without covering the upper surface of the bumps between the bumps. An insulating layer is formed so as to fill a gap between the bumps, and a recess is formed on the upper surface of the insulating layer.
According to this semiconductor device, since the recess is formed on the upper surface of the insulating layer, the distance between the bumps on the upper surface of the insulating layer is longer than the true distance (gap) between the bumps. The occurrence of migration between bumps due to ionization and melting of the metal constituting the bumps is suppressed. Therefore, current leakage and a short circuit are prevented, and a highly reliable semiconductor device is obtained.

本発明の半導体装置の実装構造は、実装基板上に前記の半導体装置が実装され、前記実装基板と前記半導体装置との間が封止樹脂で封止されてなり、前記絶縁層の前記半導体チップに対する接着性が、前記封止樹脂の前記半導体チップに対する接着性より高いことを特徴としている。
この半導体装置の実装構造によれば、前述したようにマイグレーションの発生が抑制された半導体装置が実装基板上に実装されているので、この実装構造自体の信頼性が高いものとなる。また、前記絶縁層の前記半導体チップに対する接着性が、前記封止樹脂の半導体チップに対する接着性より高いことから、絶縁層を形成する絶縁材料が隣り合うバンプ間を十分に埋め込み、得られる絶縁層が半導体チップに対し良好に密着するようになる。したがって、特にバンプ間において半導体チップと絶縁層との間で剥離が生じることなどにより、バンプの周囲に空隙が生じ、これによっての空隙に水分が侵入し、浸入した水分中にバンプを構成する金属がイオン化して溶け込むことにより、隣り合うバンプ間でマイグレーションが発生するのを防止することができる。 The mounting structure of the semiconductor device according to the present invention is such that the semiconductor device is mounted on a mounting substrate, and a space between the mounting substrate and the semiconductor device is sealed with a sealing resin, and the semiconductor chip of the insulating layer The adhesiveness to the semiconductor chip is higher than the adhesiveness of the sealing resin to the semiconductor chip.
According to the mounting structure of the semiconductor device, since the semiconductor device in which the occurrence of migration is suppressed is mounted on the mounting substrate as described above, the reliability of the mounting structure itself is high. Further, since the adhesiveness of the insulating layer to the semiconductor chip is higher than the adhesiveness of the sealing resin to the semiconductor chip, the insulating material that forms the insulating layer is sufficiently embedded between adjacent bumps to obtain the insulating layer Comes to adhere well to the semiconductor chip. Therefore, a gap is generated around the bump due to peeling between the semiconductor chip and the insulating layer, particularly between the bumps, and moisture enters the gap, thereby forming the bump in the infiltrated moisture. By ionizing and melting, migration can be prevented from occurring between adjacent bumps.

なお、前記絶縁層は、無機絶縁材料からなるのが好ましく、その場合に、特にポリシラザンからなるのが好ましい。
半導体チップは、例えばシリコンなどの無機材料からなっているため、これとの接着性については無機絶縁材料がより高くなる。また、絶縁層は半導体チップと反対の側で封止樹脂と接着することになることから、半導体チップに対してだけでなく封止樹脂に対しても接着性が高いことが望ましいが、ポリシラザンは焼成によってＳｉＯ２となることから、無機材料に対してだけでなく有機材料に対しても接着性が高いものとなる。
また、前記の半導体装置の実装構造においては、前記絶縁層に用いる絶縁材料が、１０００ｃＰ以下の粘度であるのが好ましい。
このようにすれば、後述するようにこれを塗布した際、毛細管現象がより起こりやすくなり、したがってバンプ間に容易に引き込まれ、結果としてバンプ間に配置されるようになる。 The insulating layer is preferably made of an inorganic insulating material, and in that case, it is particularly preferably made of polysilazane.
Since the semiconductor chip is made of an inorganic material such as silicon, for example, the inorganic insulating material is higher in adhesiveness with the semiconductor chip. In addition, since the insulating layer is bonded to the sealing resin on the side opposite to the semiconductor chip, it is desirable that the insulating layer has high adhesion not only to the semiconductor chip but also to the sealing resin. Since it becomes SiO 2 by firing, it has high adhesion not only to inorganic materials but also to organic materials.
In the semiconductor device mounting structure, it is preferable that the insulating material used for the insulating layer has a viscosity of 1000 cP or less.
In this way, when this is applied as will be described later, the capillary phenomenon is more likely to occur, and therefore, it is easily drawn between the bumps and consequently disposed between the bumps.

本発明の半導体装置の実装方法は、少なくとも一方の面に複数のバンプを形成した半導体チップを有してなる半導体装置を、実装基板上に実装する半導体装置の実装方法において、前記半導体チップのバンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるようにして液状の絶縁材料を配する工程と、前記液状材料を硬化させてその上面に凹部を有する絶縁層を形成する工程と、前記絶縁層が形成された半導体装置を、前記実装基板上に実装し、該実装基板上と前記半導体装置との間を封止樹脂で封止する工程と、を備えたことを特徴としている。
この半導体装置の実装方法によれば、液状の絶縁材料を用いてその表面張力を利用することにより、上面に凹部を有する絶縁層をバンプ間に形成するので、前述したように得られる半導体装置のバンプ間における絶縁層の上面上での距離を、バンプ間の真の距離（ギャップ）より長くすることができる。したがって、この絶縁層上にバンプを構成する金属がイオン化して溶け込むことによる、バンプ間でのマイグレーションの発生を抑制し、電流リークやショートが引き起こされるのを防止して信頼性の高い半導体装置の実装構造を得ることができる。 The semiconductor device mounting method of the present invention is a semiconductor device mounting method in which a semiconductor device including a semiconductor chip having a plurality of bumps formed on at least one surface is mounted on a mounting substrate. A step of disposing a liquid insulating material so as to fill a gap between the bumps without covering an upper surface of the bump, and a step of curing the liquid material to form an insulating layer having a recess on the upper surface And mounting the semiconductor device on which the insulating layer is formed on the mounting substrate, and sealing between the mounting substrate and the semiconductor device with a sealing resin. Yes.
According to this method for mounting a semiconductor device, an insulating layer having a recess on the upper surface is formed between the bumps by utilizing the surface tension using a liquid insulating material. The distance on the upper surface of the insulating layer between the bumps can be made longer than the true distance (gap) between the bumps. Therefore, the metal constituting the bump is ionized and melted on the insulating layer, thereby suppressing the occurrence of migration between the bumps, preventing current leakage and short-circuiting, and providing a highly reliable semiconductor device. A mounting structure can be obtained.

また、前記の半導体装置の実装方法においては、前記半導体チップのバンプ間に絶縁材料を配する工程に先立ち、前記半導体チップのバンプ間を親液処理する工程を有しているのが好ましい。
このようにすれば、絶縁材料の半導体チップやバンプに対する濡れ性が悪い場合にも、親液処理によってその濡れ性が改善されるため、絶縁材料が半導体チップのバンプ間に良好に充填されるようになる。 The semiconductor device mounting method preferably includes a step of performing a lyophilic treatment between the bumps of the semiconductor chip prior to the step of disposing an insulating material between the bumps of the semiconductor chip.
In this way, even when the wettability of the insulating material to the semiconductor chip or bump is poor, the wettability is improved by the lyophilic treatment, so that the insulating material is satisfactorily filled between the bumps of the semiconductor chip. become.

また、前記の半導体装置の実装方法においては、前記半導体チップのバンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるようにして液状の絶縁材料を配する工程において、液状の絶縁材料を液滴吐出法で配するとともに、該液状の絶縁材料を前記バンプ間に直接吐出することなく、該バンプ間の周辺部に吐出することにより、吐出した絶縁材料をバンプ間に引き込ませるのが好ましい。
このようにすれば、絶縁材料を液滴吐出法で配することから、例えばスピンコート法等に比べて材料の無駄が少なくなり、またバンプ間の周辺部に吐出することにより、バンプの上面を絶縁層で覆ってしまうことがなくなることから、フォトリソなどの工程が不要になり、したがって、製造コストの低減化が可能になる。また、例えば半導体チップについてのアライメントマークを覆うことなく、絶縁材料を吐出することができるので、アライメント等を容易にして生産性の向上を図ることができる。 In the semiconductor device mounting method, in the step of disposing a liquid insulating material between the bumps of the semiconductor chip so as to fill a gap between the bumps without covering an upper surface of the bumps, The insulating material is arranged by a droplet discharge method, and the discharged insulating material is drawn between the bumps by discharging the liquid insulating material to the peripheral portion between the bumps without directly discharging between the bumps. Is preferred.
In this way, since the insulating material is disposed by the droplet discharge method, the waste of the material is reduced as compared with, for example, the spin coating method, and the upper surface of the bump is formed by discharging it to the peripheral portion between the bumps. Since it is no longer covered with an insulating layer, a process such as photolithography is not required, and thus the manufacturing cost can be reduced. In addition, for example, since the insulating material can be discharged without covering the alignment marks on the semiconductor chip, it is possible to facilitate alignment and improve productivity.

また、前記の半導体装置の実装方法においては、前記絶縁層の前記半導体チップに対する接着性が、前記封止樹脂の前記半導体チップに対する接着性より高い前記液状体の絶縁材料を用いるのが好ましい。
このようにすれば、前述したように絶縁材料が隣り合うバンプ間を十分に埋め込み、得られる絶縁層が半導体チップに対し良好に密着するようになる。したがって、特にバンプ間において半導体チップと絶縁層との間で剥離が生じることなどにより、バンプの周囲に空隙が生じ、これによっての空隙に水分が侵入し、浸入した水分中にバンプを構成する金属がイオン化して溶け込むことにより、隣り合うバンプ間でマイグレーションが発生するのを防止することができる。 In the semiconductor device mounting method, it is preferable to use the liquid insulating material in which the adhesiveness of the insulating layer to the semiconductor chip is higher than the adhesiveness of the sealing resin to the semiconductor chip.
In this way, as described above, the insulating material is sufficiently filled between adjacent bumps, and the resulting insulating layer is in good contact with the semiconductor chip. Therefore, a gap is generated around the bump due to peeling between the semiconductor chip and the insulating layer, particularly between the bumps, and moisture enters the gap, thereby forming the bump in the infiltrated moisture. By ionizing and melting, migration can be prevented from occurring between adjacent bumps.

また、前記の半導体装置の実装方法においては、前記半導体チップとして、該半導体チップを複数形成した半導体基板の状態のままで用い、前記の絶縁材料を配する工程、及び絶縁層を形成する工程を経た後、個片化して絶縁層を形成した半導体装置とするのが好ましい。
このようにすれば、半導体チップを複数個有する半導体基板に絶縁材料を配し、絶縁層を形成するので、個片化された半導体チップに対して同じ処理を行うのに比べ、生産性を格段に向上することができる。 In the method for mounting a semiconductor device, the semiconductor chip is used as it is in the state of a semiconductor substrate on which a plurality of semiconductor chips are formed, and the insulating material is disposed, and the insulating layer is formed. After that, a semiconductor device in which an insulating layer is formed by dividing into pieces is preferable.
In this way, since the insulating material is arranged on the semiconductor substrate having a plurality of semiconductor chips and the insulating layer is formed, the productivity is markedly improved compared with the case where the same processing is performed on the separated semiconductor chips. Can be improved.

以下、本発明の半導体装置、半導体装置の実装構造、半導体装置の実装方法を、図面を参照して詳細に説明する。
図１は、本発明の半導体装置の一実施形態を示す図であり、図１中符号１は半導体装置である。この半導体装置１は、少なくとも一方の面に複数のバンプ（端子）２を形成した半導体チップ３を有してなるもので、前記バンプ２、２間に、該バンプ２の上面を覆うことなくその間隙を埋めるようにして、絶縁材料からなる絶縁層４を形成したものである。 Hereinafter, a semiconductor device, a semiconductor device mounting structure, and a semiconductor device mounting method according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing an embodiment of a semiconductor device of the present invention, and reference numeral 1 in FIG. 1 is a semiconductor device. The semiconductor device 1 includes a semiconductor chip 3 having a plurality of bumps (terminals) 2 formed on at least one surface, and the upper surface of the bump 2 is not covered between the bumps 2 and 2. The insulating layer 4 made of an insulating material is formed so as to fill the gap.

半導体チップ３は、Ｓｉ等の無機半導体基板（例えばシリコンウエハ）から形成されたもので、基板の厚さ（平均）を、例えば３０〜１０００μｍ程度としたものである。なお、無機半導体基板については、単層で構成されたもののみならず、複数の層の積層体で構成されたものであってもよい。このような無機半導体基板には、その一方の面側に集積回路（図示せず）が形成されており、この集積回路は絶縁性のパッシベーション膜（図示せず）で覆われている。そして、このパッシベーション膜から、前記集積回路の配線パターンの一部が露出しており、これら配線パターンの露出部（パッド）に接続して、前記バンプ２が形成されている。   The semiconductor chip 3 is formed from an inorganic semiconductor substrate (for example, a silicon wafer) such as Si, and the thickness (average) of the substrate is, for example, about 30 to 1000 μm. In addition, about the inorganic semiconductor substrate, not only what was comprised by the single layer but what was comprised by the laminated body of a some layer may be sufficient. Such an inorganic semiconductor substrate has an integrated circuit (not shown) formed on one surface side thereof, and this integrated circuit is covered with an insulating passivation film (not shown). A part of the wiring pattern of the integrated circuit is exposed from the passivation film, and the bump 2 is formed in connection with an exposed portion (pad) of the wiring pattern.

集積回路の配線パターンは、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｓｉまたはこれらを含む合金等で構成されている。さらに、これら配線パターン上には、例えば無電解メッキ法等により、Ｎｉメッキ、Ａｕメッキ等が施されていてもよい。
また、前記パッシベーション膜は、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ−Ｎ）、ポリイミド、その他の酸化物、窒化物、酸化窒化物等で形成されている。このパッシベーション膜は、これら材料の単層膜であってもよく、２層以上が積層された多層膜であってもよい。
なお、前記集積回路は、前記無機半導体基板の一方の面にのみ形成されることなく、これと反対の側の面にも形成されていてもよい。また、無機半導体基板が複数の層の積層体で形成されている場合には、集積回路は、基板２の内部にも形成されていてもよい。 The wiring pattern of the integrated circuit is made of, for example, Al, Cu, W, Mo, Si, or an alloy containing these. Furthermore, Ni plating, Au plating, or the like may be performed on these wiring patterns by, for example, an electroless plating method.
The passivation film is made of, for example, silicon oxide (SiO 2 ), silicon nitride (Si—N), polyimide, other oxides, nitrides, oxynitrides, or the like. This passivation film may be a single layer film of these materials or a multilayer film in which two or more layers are laminated.
The integrated circuit may be formed not only on one surface of the inorganic semiconductor substrate but also on the opposite surface. Further, when the inorganic semiconductor substrate is formed of a stacked body of a plurality of layers, the integrated circuit may also be formed inside the substrate 2.

バンプ２は、特に限定されることはないものの、複数の金属層の積層体、例えば第１の金属層と第２の金属層と第３の金属層との３層構造で形成することができる。このようにバンプ２を複数の金属層の積層体で形成することにより、各種目的に応じたバンプ２を形成することができる。   The bump 2 is not particularly limited, but can be formed of a laminate of a plurality of metal layers, for example, a three-layer structure of a first metal layer, a second metal layer, and a third metal layer. . In this way, by forming the bump 2 with a laminated body of a plurality of metal layers, the bump 2 can be formed according to various purposes.

すなわち、前記の無機半導体基板側に形成される第１の金属層としては、前記配線パターンと相互拡散しにくい材料（バリアメタル）で形成するのが好ましい。また、隣接するバンプ２同士の間隔（ピッチ）が特に狭い場合には、比較的硬質の材料で形成するのが好ましく、このようにすることにより、バンプ２が全体として変形しにくくなるため、隣接するバンプ２同士が接触してしまうのを防止することができる。   That is, the first metal layer formed on the inorganic semiconductor substrate side is preferably formed of a material (barrier metal) that is difficult to interdiffuse with the wiring pattern. In addition, when the interval (pitch) between adjacent bumps 2 is particularly narrow, it is preferable to form with a relatively hard material. By doing so, the bumps 2 are not easily deformed as a whole. It is possible to prevent the bumps 2 to be in contact with each other.

このような第１の金属層の形成材料としては、例えば、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｓｎ、Ｐ、Ｂまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、ＮｉまたはＮｉを含む合金を主成分にした金属であるのが好ましい。これらのものは、配線パターンとのバリアメタル性に優れ、また、硬度が高くかつ導電性に優れ、さらに、前述したような配線パターンの形成材料との密着性も高いからである。   Examples of the material for forming the first metal layer include Ni, Au, Ag, Cu, Al, Sn, P, B, and alloys containing these. Among these, in particular, Ni or A metal mainly composed of an alloy containing Ni is preferable. This is because these have excellent barrier metal properties with the wiring pattern, have high hardness and excellent conductivity, and also have high adhesion to the wiring pattern forming material as described above.

また、前記第１の金属層上に形成される第２の金属層、およびこの第２の金属層上に形成される第３の金属層としては、種々の目的で設けることができる。例えば、第３の金属層については、後述する実装基板の端子との密着性（接合性）を向上させる目的で設け、第２の金属層については、第１の金属層と第３の金属層との密着性を向上させる目的で設けることができる。   The second metal layer formed on the first metal layer and the third metal layer formed on the second metal layer can be provided for various purposes. For example, the third metal layer is provided for the purpose of improving the adhesion (bondability) with the terminal of the mounting board described later, and the second metal layer is the first metal layer and the third metal layer. It can provide for the purpose of improving adhesiveness.

このような目的で設ける場合、第２の金属層の形成材料としては、例えば、Ｃｕ、Ａｕまたはこれらを含む合金等を用いることができる。また、第３の金属層の形成材料としては、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉ、Ｉｎ、Ｚｎまたはこれらを含む合金等を用いることができる。   When providing for such a purpose, as a formation material of a 2nd metal layer, Cu, Au, or an alloy containing these can be used, for example. In addition, as a material for forming the third metal layer, for example, Sn, Ag, Cu, Bi, In, Zn, or an alloy containing these can be used.

このような３層構造によるバンプ２は、それぞれほぼ等しい厚さ（高さ）に形成されており、その平均厚さ（高さ）は、例えば１５〜２５μｍ程度とされる。また、バンプ２は、その厚さ方向に沿って、横断面積がほぼ一定となるように形成されている。これにより、電子機器の高性能化、小型化に伴って要求される、狭ピッチ化（端子の配線密度の高密度化）に対応することができるようになっている。なお、隣り合うバンプ２、２間のピッチについては、例えば４０μｍ程度とされ、また、隣り合うバンプ２、２間のギャップ（間隙）については、例えば３０μｍ以下とされる。   The bumps 2 having such a three-layer structure are formed with substantially the same thickness (height), and the average thickness (height) is, for example, about 15 to 25 μm. The bump 2 is formed so that the cross-sectional area is substantially constant along the thickness direction. As a result, it is possible to cope with the narrow pitch (increasing the wiring density of the terminals), which is required as electronic devices have higher performance and smaller size. The pitch between the adjacent bumps 2 and 2 is, for example, about 40 μm, and the gap (gap) between the adjacent bumps 2 and 2 is, for example, 30 μm or less.

なお、バンプ２を複数の金属層の積層体で形成する場合、２層または４層以上であってもよい。また、第２の金属層および第３の金属層については、必要に応じて設けるようにすればよく、省略することもできる。すなわち、バンプ２は、第１の金属層と第２の金属層とで構成される２層構造のものであってもよく、第１の金属層のみで構成される単層のものであってもよい。
これらの隣接するバンプ２同士の間隙には、これらバンプ２の上面を覆うことなくその間隙を埋めるようにして、絶縁層４が形成されている。 In addition, when forming bump 2 with the laminated body of a some metal layer, two layers or four layers or more may be sufficient. In addition, the second metal layer and the third metal layer may be provided as necessary, and may be omitted. That is, the bump 2 may be of a two-layer structure composed of a first metal layer and a second metal layer, or a single layer composed of only the first metal layer. Also good.
An insulating layer 4 is formed in a gap between the adjacent bumps 2 so as to fill the gap without covering the upper surface of the bumps 2.

この絶縁層４は、後述するように液状の絶縁材料を用いた液滴吐出法で形成されたもので、その上面（図１中では下方に向く面）に凹部５を形成したものである。すなわち、この絶縁層４は、バンプ２に接する側の高さ（厚さ）がバンプ２の高さとほぼ同じかこれよりわずかに低く形成され、バンプ２、２間ではバンプ２の高さより十分に低く形成されている。このような構成のもとに凹部５は、その深さ（高低差）が、例えば２μｍ以上に形成されたものとなっている。したがって、バンプ２、２間における絶縁層４の上面上での距離が、この凹部５により、バンプ２、２間の真の距離（ギャップ）より長くなっている。   As will be described later, this insulating layer 4 is formed by a droplet discharge method using a liquid insulating material, and has a concave portion 5 formed on the upper surface (the surface facing downward in FIG. 1). That is, the insulating layer 4 is formed so that the height (thickness) on the side in contact with the bump 2 is substantially the same as or slightly lower than the height of the bump 2, and the height between the bumps 2 and 2 is sufficiently larger than the height of the bump 2. It is formed low. Under such a configuration, the recess 5 is formed with a depth (height difference) of, for example, 2 μm or more. Therefore, the distance on the upper surface of the insulating layer 4 between the bumps 2 and 2 is longer than the true distance (gap) between the bumps 2 and 2 due to the recess 5.

ここで、この絶縁層４を形成する絶縁材料としては、半導体チップ３に対する接着性（密着性）が高いものが好ましく、このように接着性が高いものとして、無機絶縁材料が好適に用いられる。すなわち、半導体チップ３は、前記したようにシリコンウエハなどの無機半導体基板からなっているため、これとの接着性については無機絶縁材料がより高くなり、したがって無機絶縁材料が好適に用いられるのである。また、無機絶縁材料の中でも、特にポリシラザンが好適に用いられる。これは、後述するように絶縁層４は半導体チップ３と反対の側で封止樹脂と接着することになることから、半導体チップ３に対してだけでなく封止樹脂に対しても接着性が高いことが望ましいからである。すなわち、ポリシラザンは焼成によってＳｉＯ２となることから、無機材料に対してだけでなく有機材料に対しても接着性が高いものとなり、したがって半導体チップ３に対しても封止樹脂に対しても、高い接着力（密着力）を発現するからである。 Here, as the insulating material for forming the insulating layer 4, a material having high adhesiveness (adhesiveness) to the semiconductor chip 3 is preferable, and an inorganic insulating material is suitably used as the material having such high adhesiveness. That is, since the semiconductor chip 3 is made of an inorganic semiconductor substrate such as a silicon wafer as described above, the inorganic insulating material is higher in adhesiveness with the semiconductor chip 3, and therefore the inorganic insulating material is preferably used. . Of the inorganic insulating materials, polysilazane is particularly preferably used. This is because, as will be described later, the insulating layer 4 is bonded to the sealing resin on the side opposite to the semiconductor chip 3, so that the adhesive property is not only to the semiconductor chip 3 but also to the sealing resin. It is because it is desirable that it is high. That is, since polysilazane becomes SiO 2 by firing, it has high adhesiveness not only to inorganic materials but also to organic materials, and therefore to both the semiconductor chip 3 and the sealing resin, This is because high adhesive strength (adhesive strength) is expressed.

なお、絶縁層４を形成する絶縁材料としては、前記の無機絶縁材料に限定されることなく、樹脂からなる絶縁材料も使用可能である。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルペンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリロニトリル−ブタジエン−スチレン共重合体（ＡＢＳ樹脂）、アクリロニトリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール（ＰＶＡ）、エチレン−ビニルアルコール共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン、ポリケイ皮酸ビニル、ポリビニルアジドベンザジル、アクリルアミド、ｏ−キノンジアジドノボラック樹脂、ノボラック樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、シロキサン系樹脂、フッ素添加パラキシレン、フッ素添加パリレン、ポリ４フッ化エチレン、フルオロポリアリルエーテル、ＰＦＣＢ等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。   The insulating material for forming the insulating layer 4 is not limited to the inorganic insulating material described above, and an insulating material made of resin can also be used. For example, polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, Polycarbonate, poly- (4-methylpentene-1), ionomer, acrylic resin, polymethyl methacrylate, acrylonitrile-butadiene-styrene copolymer (ABS resin), acrylonitrile-styrene copolymer (AS resin), butadiene-styrene Copolymer, polyoxymethylene, polyvinyl alcohol (PVA), ethylene-vinyl alcohol copolymer (EVOH), polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polyester such as polycyclohexane terephthalate (PCT), polyether, polyether ketone (PEK), polyether ether ketone (PEEK), polyether imide, polyacetal (POM), polyphenylene oxide, modified polyphenylene oxide, polysulfone , Polyethersulfone, Polyphenylene sulfide, Polyarylate, Aromatic polyester (Liquid crystal polymer), Polytetrafluoroethylene, Polyvinylidene fluoride, Other fluororesins, Styrene, Polyolefin, Polyvinyl chloride, Polyurethane, Polyester , Polyamide-based, polybutadiene-based, trans-polyisoprene-based, fluororubber-based, chlorinated polyethylene-based thermoplastic elastomers, epoxy resins, Nord resin, urea resin, melamine resin, unsaturated polyester, silicone resin, polyurethane, polyvinyl cinnamate, polyvinyl azidobenzazyl, acrylamide, o-quinonediazide novolac resin, novolac resin, BCB (benzocyclobutene) resin, siloxane resin , Fluorinated paraxylene, fluorinated parylene, polytetrafluoroethylene, fluoropolyallyl ether, PFCB, and the like, and one or more of these can be used in combination.

また、絶縁材料としては、マイグレーション防止のため、低吸湿性、さらには低誘電率のものが好ましい。特に低吸湿性とすることで、吸湿により例えば絶縁層４中に水分が溜められ、ここに金属がイオン化してとけ込むといったことを抑制することができる。また、低誘電率のものとすることで、電流リークをより確実に防止することができる。   The insulating material preferably has a low hygroscopic property and a low dielectric constant in order to prevent migration. By making it especially low hygroscopicity, it is possible to prevent moisture from being accumulated, for example, in the insulating layer 4 and the metal from being ionized and melted therein. Moreover, current leakage can be more reliably prevented by using a low dielectric constant.

なお、このような絶縁材料による絶縁層４の形成方法については、本発明の半導体装置の実装方法に基づいて、後に詳述する。
また、このような絶縁層４は、半導体チップ３におけるバンプ２を形成した側の面を全て覆うことなく、前記したように少なくとも隣接するバンプ２同士の間隙に、その間隙を埋めるようにして形成されていればよい。 A method for forming the insulating layer 4 using such an insulating material will be described later in detail based on the method for mounting a semiconductor device of the present invention.
The insulating layer 4 is formed so as to fill at least the gap between the adjacent bumps 2 as described above without covering the entire surface of the semiconductor chip 3 on which the bumps 2 are formed. It only has to be done.

次に、このような構成からなる半導体装置１を用いた半導体装置の実装構造を説明する。
図２は、本発明における半導体装置の実装構造の一実施形態を示す図であり、図２中符号１０は半導体装置の実装構造である。この実装構造１０は、実装基板１１上に、前記の半導体装置１を実装し、前記実装基板１１と前記半導体装置１との間を封止樹脂１２で封止したものである。 Next, a mounting structure of a semiconductor device using the semiconductor device 1 having such a configuration will be described.
FIG. 2 is a diagram showing an embodiment of a semiconductor device mounting structure according to the present invention, and reference numeral 10 in FIG. 2 denotes a semiconductor device mounting structure. In the mounting structure 10, the semiconductor device 1 is mounted on a mounting substrate 11, and the space between the mounting substrate 11 and the semiconductor device 1 is sealed with a sealing resin 12.

実装基板１１は、配線パターン（図示せず）とこの配線パターンに接続する複数の端子（ランド）１３を有したもので、各端子１３が、それぞれ前記半導体チップ３のバンプ２に対応して形成配置されたものである。このような構成のもとに半導体チップ３は、そのバンプ３側が実装基板１１に向けられ、さらに各バンプ３がそれぞれ前記端子１３に直接または間接的に接するようにして、実装されている。すなわち、バンプ２は、前述したようにその上面が絶縁層４に覆われることなく露出していることから、端子１３に直接接続可能になっているのである。なお、バンプ２と端子１３とは、封止樹脂１２として異方導電性ペースト（ＡＣＰ）や異方導電性フィルム（ＡＣＦ）を用いた場合に、この封止樹脂１２中の導電性微粒子を介して接続されていてもよく、また、例えば鉛フリーハンダなどのろう材（軟ろう材）によって接続されていてもよい。   The mounting substrate 11 has a wiring pattern (not shown) and a plurality of terminals (lands) 13 connected to the wiring pattern. Each terminal 13 is formed corresponding to the bump 2 of the semiconductor chip 3. It is arranged. Based on such a configuration, the semiconductor chip 3 is mounted such that the bump 3 side is directed to the mounting substrate 11, and each bump 3 is in direct or indirect contact with the terminal 13. That is, since the bump 2 is exposed without being covered with the insulating layer 4 as described above, the bump 2 can be directly connected to the terminal 13. Note that the bumps 2 and the terminals 13 are interposed via conductive fine particles in the sealing resin 12 when an anisotropic conductive paste (ACP) or an anisotropic conductive film (ACF) is used as the sealing resin 12. They may be connected together, or may be connected by a brazing material (soft brazing material) such as lead-free solder.

封止樹脂１２としては、後述する実装方法において示すように、予め実装基板１１上に配しておき、その上に前記半導体装置１を実装させるタイプのもの、すなわち前記の異方導電性ペースト（ＡＣＰ）や異方導電性フィルム（ＡＣＦ）などを用いることもでき、また、実装基板１１上に半導体装置１を配した後、これら実装基板１１と半導体装置１との間に充填する、アンダーフィル材を用いることもできる。   As shown in the mounting method described later, the sealing resin 12 is a type in which the semiconductor device 1 is mounted on the mounting substrate 11 in advance, that is, the anisotropic conductive paste ( ACP) or anisotropic conductive film (ACF) can also be used, and after the semiconductor device 1 is disposed on the mounting substrate 11, the underfill is filled between the mounting substrate 11 and the semiconductor device 1. A material can also be used.

なお、この封止樹脂１２については、前述したように特に前記半導体チップ３に対する接着性が、前記の絶縁層４を形成する絶縁材料に比べて低いものが用いられる。ただし、この封止樹脂１２は、特にバンプ２、２間においては直接半導体チップ３に接着することがないことから、問題にはならない。むしろ、バンプ２、２間においては、前記の絶縁層４に接着することから、この絶縁層４を形成する絶縁材料に対する接着性（密着性）が高いものが好適とされる。   As the sealing resin 12, as described above, a resin having a lower adhesiveness to the semiconductor chip 3 than that of the insulating material forming the insulating layer 4 is used. However, since the sealing resin 12 is not directly bonded to the semiconductor chip 3 especially between the bumps 2 and 2, there is no problem. Rather, since the adhesive between the bumps 2 and 2 is adhered to the insulating layer 4, a material having high adhesiveness (adhesion) to the insulating material forming the insulating layer 4 is preferable.

具体的には、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ケトン樹脂等の熱硬化性樹脂、またはその前駆体（未硬化または半硬化の熱硬化性樹脂）を主材料とするものが挙げられる。また、封止樹脂１２中には、カップリング剤、着色剤、難燃剤、低応力成分、離型剤、酸化防止剤、無機フィラー等の各種添加剤が配合（混合）されていてもよく、また、前記の異方導電性ペースト（ＡＣＰ）や異方導電性フィルム（ＡＣＦ）として用いる場合には、導電性微粒子が配合される。
そして、このように半導体装置１（半導体チップ３）がそのバンプ２を端子１３に雪像した状態で実装基板１１上に実装され、さらにこれらの間の絶縁層４、封止樹脂１２が硬化せしめられたことにより、本発明における半導体装置の実装構造１０となる。 Specific examples include thermosetting resins such as epoxy resins, phenolic resins, melamine resins, and ketone resins, or precursors thereof (uncured or semi-cured thermosetting resins). Further, in the sealing resin 12, various additives such as a coupling agent, a colorant, a flame retardant, a low stress component, a release agent, an antioxidant, and an inorganic filler may be blended (mixed), Moreover, when using as said anisotropically conductive paste (ACP) or anisotropically conductive film (ACF), electroconductive fine particles are mix | blended.
In this way, the semiconductor device 1 (semiconductor chip 3) is mounted on the mounting substrate 11 with the bumps 2 snowed on the terminals 13, and the insulating layer 4 and the sealing resin 12 between them are cured. As a result, the semiconductor device mounting structure 10 of the present invention is obtained.

次に、このような半導体装置の実装構造１０の製造方法を基に、本発明の半導体装置の実装方法の一実施形態を説明する。
この実装方法では、まず、前記の半導体装置１を形成する。半導体装置１の形成に際しては、図３（ａ）に示すようにシリコンウエハ（無機半導体基板）１４を用意する。そして、従来公知の手法により、ここに集積回路や配線パターン、さらにこの配線パターンに接続するバンプ２を形成し、個片化する前の状態の半導体チップ３を多数形成しておく。 Next, an embodiment of the semiconductor device mounting method of the present invention will be described based on the manufacturing method of the semiconductor device mounting structure 10.
In this mounting method, first, the semiconductor device 1 is formed. In forming the semiconductor device 1, a silicon wafer (inorganic semiconductor substrate) 14 is prepared as shown in FIG. Then, an integrated circuit, a wiring pattern, and bumps 2 connected to the wiring pattern are formed here by a conventionally known method, and a large number of semiconductor chips 3 in a state before being singulated are formed.

このようにして半導体チップ３を多数形成したら、通常はダイシングライン１５に沿ってダイシングを行い、半導体チップ３を個片化するが、本実施形態では、半導体チップ３を多数形成したシリコンウエハ（半導体基板）１４の状態のままで、絶縁層４の形成を行う。   When a large number of semiconductor chips 3 are formed in this way, usually, dicing is performed along the dicing line 15 to separate the semiconductor chips 3, but in this embodiment, a silicon wafer (semiconductor having a large number of semiconductor chips 3 formed thereon) The insulating layer 4 is formed in the state of the substrate 14.

図３（ｂ）は、図３（ａ）に示したシリコンウエハ１４の要部を示す図であり、ダイシングライン１５に囲まれた領域が、個片化されて１個の半導体チップ３となる部分３ａである。半導体チップ３となる部分３ａにおいては、前述したようにバンプ３が多数、所定間隔（ギャップ）をおいて適宜に配列されている。図３（ｂ）に示した例では、長方形の各辺を形成するようにして、縦・横に配列形成されている。   FIG. 3B is a view showing a main part of the silicon wafer 14 shown in FIG. 3A, and the region surrounded by the dicing line 15 is divided into one semiconductor chip 3. Part 3a. In the portion 3a to be the semiconductor chip 3, as described above, a large number of bumps 3 are appropriately arranged with a predetermined interval (gap). In the example shown in FIG. 3B, the rectangular sides are formed so as to be arranged vertically and horizontally.

このようなバンプ３を形成した各半導体チップ３（３ａ）に対し、絶縁層４を形成するにあたっては、まず、絶縁材料を配する工程に先立ち、前記半導体チップ３（３ａ）のバンプ３間を親液処理する。親液処理として具体的には、Ｏ２プラズマ処理や、紫外線光（例えばエキシマレーザ光）の照射処理などが採用される。このような親液処理を行うことにより、液状の絶縁材料が半導体チップ３（３ａ）やバンプ２に対して濡れ性が悪い場合であっても、前記の親液処理によってその濡れ性が改善されるため、絶縁材料が半導体チップ３のバンプ２間に良好に充填されるようになる。なお、使用する液状の絶縁材料が、半導体チップ３（３ａ）のバンプ３間に対して十分に高い濡れ性を有している場合には、前記の親液処理を省略することもできる。 In forming the insulating layer 4 for each semiconductor chip 3 (3a) on which such bumps 3 are formed, first, before the step of disposing the insulating material, the gaps between the bumps 3 of the semiconductor chip 3 (3a) are formed. Treat lyophilically. Specific examples of the lyophilic treatment include O 2 plasma treatment and ultraviolet light (eg, excimer laser light) irradiation treatment. By performing such lyophilic treatment, even when the liquid insulating material has poor wettability with respect to the semiconductor chip 3 (3a) or the bump 2, the wettability is improved by the lyophilic treatment. Therefore, the insulating material is satisfactorily filled between the bumps 2 of the semiconductor chip 3. If the liquid insulating material to be used has sufficiently high wettability between the bumps 3 of the semiconductor chip 3 (3a), the lyophilic treatment can be omitted.

このようにして親液処理を行ったら、前述したように液状の絶縁材料を液滴吐出法によって配する。液状の絶縁材料としては、前述したポリシラザン系のものなど各種の無機絶縁材料や、樹脂系の絶縁材料が選択されて用いられ、用いる材料に応じて溶媒や分散媒が適宜に用いられる。本実施形態では、特にポリシラザン系の絶縁材料として、クリアントジャパン社製のアクアミカ（商品名）を用いる。このポリシラザン系の絶縁材料は、非常に活性であり、金属やセラミックス、シリコンなどの最表面に対しＯＨ等の存在により密着性（接着性）が高くなっており、したがって半導体チップ３（３ａ）に対して高い接着性を有している。また、ＯＨやＣＯＯＨなどの官能基と化学結合するとともに、アクリルやウレタンなどの樹脂と相溶するため、前記の封止樹脂１２に対しても高い密着性（接着性）を有している。さらに、この絶縁材料は、樹脂の絶縁材料に比べ、吸湿性も低くなっている。   When the lyophilic process is performed in this manner, a liquid insulating material is disposed by a droplet discharge method as described above. As the liquid insulating material, various inorganic insulating materials such as the polysilazane-based materials described above and resin-based insulating materials are selected and used, and a solvent or a dispersion medium is appropriately used depending on the material to be used. In this embodiment, aquamica (trade name) manufactured by Cleart Japan Co., Ltd. is used as a polysilazane-based insulating material. This polysilazane-based insulating material is very active and has high adhesion (adhesiveness) to the outermost surface of metal, ceramics, silicon, etc. due to the presence of OH or the like. It has high adhesiveness. Further, since it is chemically bonded to a functional group such as OH and COOH and is compatible with a resin such as acrylic and urethane, it has high adhesion (adhesiveness) to the sealing resin 12. Furthermore, this insulating material has lower hygroscopicity than the resin insulating material.

このような液状の絶縁材料を配するための液滴吐出法としては、インクジェット法やディスペンサ法などが採用可能であるが、特にインクジェット法が、所望の量を所望の位置に迅速に配置することができるなどの理由により、好適に用いられる。
インクジェット法で前記の絶縁材料を配するに際しては、バンプ２間に直接、絶縁材料を配してもよいが、その場合には絶縁材料バンプ２の上面に配され、得られる絶縁層４によってバンプ２の上面が覆われてしまうおそれがあるため、本実施形態では、図３（ｂ）中においてＡに示す吐出領域のみに、液状の絶縁材料を選択的に吐出する。すなわち、バンプ２間の周辺部に、絶縁材料を吐出する。 As a droplet discharge method for arranging such a liquid insulating material, an inkjet method, a dispenser method, or the like can be adopted. In particular, the inkjet method quickly arranges a desired amount at a desired position. It is preferably used for the reason that it can be produced.
When the insulating material is arranged by the ink jet method, the insulating material may be arranged directly between the bumps 2. In that case, the insulating material 4 is arranged on the upper surface of the insulating material bump 2, and the bump is formed by the obtained insulating layer 4. In this embodiment, the liquid insulating material is selectively discharged only in the discharge region indicated by A in FIG. 3B. That is, an insulating material is discharged to the periphery between the bumps 2.

すると、バンプ２間は例えば前述したようにその間隙（ギャップ）が３０μｍ以下と狭くなっており、またこれらバンプ２間は親液処理がなされているので、バンプ２間の周辺部に吐出され配された絶縁材料は、毛細管現象によってバンプ２間に引き込まれ、結果としてバンプ２間に配置される。そして、このバンプ２間においては、絶縁材料の液面はその表面張力によってバンプ２に接する側が高く、バンプ２より離れるに連れて低くなる。
ここで、このようにインクジェット法等の液滴吐出法で絶縁材料を配するにあたっては、特に絶縁材料を、１０００ｃＰ以下の粘度に調整しておくのが好ましい。このようにすれば、前述したようにこれを塗布した際に毛細管現象がより起こりやすくなり、したがってバンプ２間に容易に引き込まれ、バンプ２間に配置されるようになるからである。
なお、このようにバンプ２間の周辺部にのみ選択的に絶縁材料を吐出し、これをバンプ２間に引き込ませるので、例えば半導体チップ３（３ａ）に形成したアライメントマーク（図示せず）等は絶縁材料によって覆われることがなく、したがってこれから得られる絶縁層４によっても覆われないことから、後工程でのアライメント等が容易になる。 Then, the gap (gap) between the bumps 2 is as narrow as 30 μm or less as described above, and the lyophilic treatment is performed between these bumps 2, so that the bumps 2 are discharged and arranged in the peripheral part. The insulating material thus drawn is drawn between the bumps 2 by capillary action, and as a result, is disposed between the bumps 2. Between the bumps 2, the liquid surface of the insulating material is high on the side in contact with the bumps 2 due to the surface tension, and decreases as the distance from the bumps 2 increases.
Here, when the insulating material is arranged by the droplet discharge method such as the ink jet method, it is particularly preferable to adjust the insulating material to a viscosity of 1000 cP or less. In this way, as described above, when this is applied, the capillary phenomenon is more likely to occur, so that it is easily drawn between the bumps 2 and disposed between the bumps 2.
In this way, since the insulating material is selectively discharged only to the peripheral part between the bumps 2 and is drawn between the bumps 2, for example, an alignment mark (not shown) formed on the semiconductor chip 3 (3a), etc. Is not covered with an insulating material, and therefore is not covered with the insulating layer 4 obtained therefrom, and alignment and the like in the subsequent process are facilitated.

このように絶縁材料を配した後、この絶縁材料を加熱し焼成することにより、図３（ｃ）に示すように、隣接するバンプ２間の間隙を埋めた状態に絶縁層４を形成する。すると、このようにして得られた絶縁層４は、特にバンプ２間において、図３（ｄ）に示すようにバンプ２に接する側が高く、バンプ２、２間ではそれより低く形成され、結果として深さ２μｍ以上の球面状の凹部５となる。   After the insulating material is arranged in this manner, the insulating material 4 is heated and baked to form the insulating layer 4 in a state where the gaps between the adjacent bumps 2 are filled as shown in FIG. As a result, the insulating layer 4 obtained in this way is formed between the bumps 2 and the bumps 2 as shown in FIG. A spherical recess 5 having a depth of 2 μm or more is formed.

次いで、図３（ａ）に示したシリコンウエハ１４を、そのダイシングライン１５に沿ってダイシングし、個片化することにより、個々の半導体チップ３を得るとともに、この半導体チップ３のバンプ間に絶縁層４を形成した、本発明の半導体装置１を得る。
なお、前記工程では、半導体チップ３（３ａ）を多数形成したシリコンウエハ（半導体基板）１４に絶縁層４を形成し、その後、個片化して半導体装置１を得たが、シリコンウエハ１４をダイシングして個片化した後、得られた半導体チップ３に対して個々に絶縁層４を形成するようにしてもよい。 Next, the silicon wafer 14 shown in FIG. 3A is diced along the dicing line 15 and separated into individual pieces to obtain individual semiconductor chips 3, and insulation between the bumps of the semiconductor chips 3 is obtained. The semiconductor device 1 of the present invention in which the layer 4 is formed is obtained.
In the above process, the insulating layer 4 is formed on the silicon wafer (semiconductor substrate) 14 on which a large number of semiconductor chips 3 (3a) are formed, and then the semiconductor device 1 is obtained by singulation, but the silicon wafer 14 is diced. Then, after dividing into individual pieces, the insulating layer 4 may be individually formed on the obtained semiconductor chip 3.

このようにして絶縁層４を有する半導体装置１を得たら、図４に示すように予め用意した実装基板１１上に、この半導体装置１を実装する。この実装にあたっては、前述したように、予め実装基板１１上に封止樹脂１２を配しておき、その上に前記半導体装置１を実装させることで、端子１３とバンプ２とを電気的に導通させてもよく、また、端子１３とバンプ２との間を鉛フリーハンダなどのろう材（軟ろう材）によって接続した後、実装基板１１と半導体装置１との間に封止樹脂１２を充填するようにしてもよい。
その後、前記封止樹脂１２を加熱し硬化させることにより端子１３やバンプ２を封止し、これによって図２に示した本発明の半導体装置の実装構造１０を得る。 When the semiconductor device 1 having the insulating layer 4 is obtained in this way, the semiconductor device 1 is mounted on a mounting substrate 11 prepared in advance as shown in FIG. In this mounting, as described above, the sealing resin 12 is disposed on the mounting substrate 11 in advance, and the semiconductor device 1 is mounted thereon, whereby the terminals 13 and the bumps 2 are electrically connected. Alternatively, after the terminals 13 and the bumps 2 are connected by a brazing material (soft brazing material) such as lead-free solder, a sealing resin 12 is filled between the mounting substrate 11 and the semiconductor device 1. You may make it do.
Thereafter, the sealing resin 12 is heated and cured to seal the terminals 13 and the bumps 2, thereby obtaining the semiconductor device mounting structure 10 of the present invention shown in FIG. 2.

このようにして得られた半導体装置の実装構造１０にあっては、特に半導体装置１における絶縁層４の上面に凹部５が形成されていることにより、隣り合うバンプ２、２間における絶縁層４の上面上での距離、すなわち側面視円弧状で示される凹部５内面を通る距離が、バンプ２、２間の真の距離（ギャップ）より長くなる。したがって、この絶縁層４の半導体チップ３に対する接着性（密着性）が良好であり、これらの間に剥離等に起因する空隙が形成されるおそれがなく、しかも絶縁層４と封止樹脂１２との間の界面も前述したように特にバンプ２、２間では凹部５によって絶縁層４を通る距離が長くなっていることから、隣り合うバンプ２、２間でのマイグレーションの発生が抑制される。   In the semiconductor device mounting structure 10 obtained as described above, the insulating layer 4 between the adjacent bumps 2 and 2 is formed particularly by forming the recess 5 on the upper surface of the insulating layer 4 in the semiconductor device 1. The distance on the upper surface of the bumps 2, that is, the distance passing through the inner surface of the recess 5 indicated by an arc shape when viewed from the side is longer than the true distance (gap) between the bumps 2 and 2. Therefore, the adhesiveness (adhesiveness) of the insulating layer 4 to the semiconductor chip 3 is good, there is no possibility that a gap due to peeling or the like is formed between them, and the insulating layer 4 and the sealing resin 12 As described above, especially, the distance between the bumps 2 and 2 between the bumps 2 and 2 is long due to the recess 5, so that the migration between the adjacent bumps 2 and 2 is suppressed.

すなわち、バンプ２を構成する金属がイオン化して絶縁層４上に溶け出しても、凹部５によって絶縁層４の上面を通るバンプ２、２間の距離が長くなっていることから、イオン化して溶け出してもこの金属がバンプ２、２間を導通させるには至らず、したがってバンプ２、２間でのマイグレーションの発生が抑制されるのである。そして、このようにマイグレーションの発生が抑制されることにより、本実施形態の半導体装置の実装構造１０は、電流リークやショートが引き起こされるのが防止され、信頼性の高い構造となる。   That is, even if the metal constituting the bump 2 is ionized and melts on the insulating layer 4, the distance between the bumps 2 and 2 passing through the upper surface of the insulating layer 4 is increased by the recess 5, so Even if the metal melts, the metal does not conduct between the bumps 2 and 2, and therefore, the occurrence of migration between the bumps 2 and 2 is suppressed. In addition, by suppressing the occurrence of migration in this way, the semiconductor device mounting structure 10 of this embodiment is prevented from causing a current leak or a short circuit, and has a highly reliable structure.

また、特に絶縁層４を形成するための絶縁材料の半導体チップ３に対する接着性が、封止樹脂１２の半導体チップ３に対する接着性より高いことから、絶縁材料が隣り合うバンプ２、２間を十分に埋め込み、得られる絶縁層４が半導体チップ３に対し良好に密着するようになる。したがって、特にバンプ２、２間において半導体チップ３と絶縁層４との間で剥離が生じることなどにより、バンプ２の周囲に空隙が生じ、これによっての空隙に水分が侵入し、浸入した水分中にバンプ２を構成する金属がイオン化して溶け込むことにより、隣り合うバンプ２、２間でマイグレーションが発生するのを防止することができる。   In particular, since the adhesiveness of the insulating material for forming the insulating layer 4 to the semiconductor chip 3 is higher than the adhesiveness of the sealing resin 12 to the semiconductor chip 3, the insulating material is sufficient between the adjacent bumps 2 and 2. The insulating layer 4 obtained by being embedded in the semiconductor chip 3 is in good contact with the semiconductor chip 3. Accordingly, a gap is generated around the bump 2 due to separation between the semiconductor chip 3 and the insulating layer 4 between the bumps 2 and 2 and the like. It is possible to prevent migration between adjacent bumps 2 and 2 by the metal constituting the bumps 2 being ionized and melted.

このように、本発明の実装構造１０にあっては、隣り合うバンプ２、２間でのマイグレーションの発生が抑制され、これによって電流リークやショートが引き起こされるのが防止されていることから、バンプ２、２間の狭ピッチ化（狭ギャップ化）が可能になり、したがって配線間隔が微細な高密度配線構造を実現することができる。   As described above, in the mounting structure 10 of the present invention, the occurrence of migration between the adjacent bumps 2 and 2 is suppressed, thereby preventing current leakage and short-circuiting. A narrow pitch (narrow gap) between 2 and 2 is possible, and therefore a high-density wiring structure with a fine wiring interval can be realized.

本発明の半導体装置の実装方法にあっては、特に、液状の絶縁材料を用いてその表面張力を利用することにより、上面に凹部５を有する絶縁層４をバンプ２、２間に形成するので、前述したようにバンプ２、２間でのマイグレーションの発生を抑制し、電流リークやショートが引き起こされるのを防止した信頼性の高い半導体装置の実装構造１０を得ることができる。   In the semiconductor device mounting method of the present invention, the insulating layer 4 having the concave portion 5 on the upper surface is formed between the bumps 2 and 2 by utilizing the surface tension of a liquid insulating material. As described above, it is possible to obtain a highly reliable semiconductor device mounting structure 10 that suppresses the occurrence of migration between the bumps 2 and 2 and prevents current leakage and short-circuiting.

また、絶縁材料をインクジェット法等の液滴吐出法で配することから、例えばスピンコート法等に比べて材料の無駄が少なくなり、またバンプ２、２間の周辺部に吐出することにより、バンプ２の上面を絶縁層４で覆ってしまうことがなくなることから、フォトリソなどの工程が不要になり、したがって、製造コストの低減化を図ることができる。また、例えば半導体チップ３についてのアライメントマークを覆うことなく、絶縁材料を吐出することができるので、アライメント等を容易にして生産性の向上を図ることができる。   In addition, since the insulating material is disposed by a droplet discharge method such as an ink jet method, waste of the material is reduced as compared with, for example, a spin coating method. Since the upper surface of 2 is not covered with the insulating layer 4, a process such as photolithography is not necessary, and thus the manufacturing cost can be reduced. Further, for example, since the insulating material can be discharged without covering the alignment mark for the semiconductor chip 3, it is possible to facilitate alignment and improve productivity.

また、半導体チップ３（３ａ）を多数形成したシリコンウエハ（半導体基板）１４に絶縁層４を形成し、その後、個片化して半導体装置１を得るようにしているので、個片化された半導体チップ３に対して同じ処理を行うのに比べ、生産性を格段に向上することができる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。 In addition, since the insulating layer 4 is formed on a silicon wafer (semiconductor substrate) 14 on which a large number of semiconductor chips 3 (3a) are formed and then separated into individual pieces, the semiconductor device 1 is obtained. Compared with performing the same processing on the chip 3, the productivity can be significantly improved.
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

本発明の半導体装置の概略構成を示す側断面図である。It is a sectional side view which shows schematic structure of the semiconductor device of this invention. 本発明の半導体装置の実装構造の概略構成を示す側断面図である。It is a sectional side view which shows schematic structure of the mounting structure of the semiconductor device of this invention. （ａ）〜（ｄ）は、図２に示した実装構造の製造方法説明図である。(A)-(d) is explanatory drawing of the manufacturing method of the mounting structure shown in FIG. 図３に続く製造方法の説明図である。It is explanatory drawing of the manufacturing method following FIG.

符号の説明Explanation of symbols

１…半導体装置、２…バンプ、３…半導体チップ、４…絶縁層、５…凹部、
１０…半導体装置の実装構造、１１…実装基板、１２…封止樹脂、１３…端子、
Ａ…吐出領域
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Bump, 3 ... Semiconductor chip, 4 ... Insulating layer, 5 ... Recessed part,
DESCRIPTION OF SYMBOLS 10 ... Mounting structure of semiconductor device, 11 ... Mounting board, 12 ... Sealing resin, 13 ... Terminal,
A ... Discharge area

Claims (10)

少なくとも一方の面に複数のバンプを形成した半導体チップを有してなる半導体装置であって、
前記バンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるように絶縁層が形成され、
前記絶縁層の上面に凹部が形成されていることを特徴とする半導体装置。 A semiconductor device having a semiconductor chip having a plurality of bumps formed on at least one surface,
Between the bumps, an insulating layer is formed so as to fill the gap between the bumps without covering the upper surface of the bumps,
A semiconductor device, wherein a recess is formed on an upper surface of the insulating layer. 実装基板上に請求項１記載の半導体装置が実装され、前記実装基板と前記半導体装置との間が封止樹脂で封止されてなり、
前記絶縁層の前記半導体チップに対する接着性が、前記封止樹脂の前記半導体チップに対する接着性より高いことを特徴とする半導体装置の実装構造。 The semiconductor device according to claim 1 is mounted on a mounting substrate, and a space between the mounting substrate and the semiconductor device is sealed with a sealing resin,
A mounting structure of a semiconductor device, wherein an adhesiveness of the insulating layer to the semiconductor chip is higher than an adhesiveness of the sealing resin to the semiconductor chip. 前記絶縁層が、無機絶縁材料からなることを特徴とする請求項２記載の半導体装置の実装構造。   3. The semiconductor device mounting structure according to claim 2, wherein the insulating layer is made of an inorganic insulating material. 前記絶縁層が、ポリシラザンからなることを特徴とする請求項３記載の半導体装置の実装構造。   4. The semiconductor device mounting structure according to claim 3, wherein the insulating layer is made of polysilazane. 前記絶縁層に用いる絶縁材料が、１０００ｃＰ以下の粘度であることを特徴とする請求項２〜４記載の半導体装置の実装構造。   The semiconductor device mounting structure according to claim 2, wherein an insulating material used for the insulating layer has a viscosity of 1000 cP or less. 少なくとも一方の面に複数のバンプを形成した半導体チップを有してなる半導体装置を、実装基板上に実装する半導体装置の実装方法において、
前記半導体チップのバンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるようにして液状の絶縁材料を配する工程と、
前記液状材料を硬化させてその上面に凹部を有する絶縁層を形成する工程と、
前記絶縁層が形成された半導体装置を、前記実装基板上に実装し、該実装基板上と前記半導体装置との間を封止樹脂で封止する工程と、を備えたことを特徴とする半導体装置の実装方法。 In a semiconductor device mounting method for mounting a semiconductor device having a semiconductor chip having a plurality of bumps formed on at least one surface on a mounting substrate,
Disposing a liquid insulating material between the bumps of the semiconductor chip so as to fill a gap between the bumps without covering the upper surface of the bumps;
Curing the liquid material to form an insulating layer having a recess on its upper surface;
Mounting the semiconductor device on which the insulating layer is formed on the mounting substrate, and sealing the space between the mounting substrate and the semiconductor device with a sealing resin. Device mounting method. 前記半導体チップのバンプ間に絶縁材料を配する工程に先立ち、前記半導体チップのバンプ間を親液処理する工程を有していることを特徴とする請求項６記載の半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, further comprising a lyophilic process between the bumps of the semiconductor chip prior to the step of disposing an insulating material between the bumps of the semiconductor chip. 前記半導体チップのバンプ間に、該バンプの上面を覆うことなく前記バンプ間の間隙を埋めるようにして液状の絶縁材料を配する工程において、液状の絶縁材料を液滴吐出法で配するとともに、該液状の絶縁材料を前記バンプ間に直接吐出することなく、該バンプ間の周辺部に吐出することにより、吐出した絶縁材料をバンプ間に引き込ませることを特徴とする請求項６又は７記載の半導体装置の実装方法。   In the step of arranging the liquid insulating material so as to fill the gap between the bumps without covering the upper surface of the bumps between the bumps of the semiconductor chip, the liquid insulating material is disposed by a droplet discharge method, 8. The discharged insulating material is drawn between the bumps by discharging the liquid insulating material to the peripheral portion between the bumps without directly discharging the bumps between the bumps. Semiconductor device mounting method. 前記絶縁層の前記半導体チップに対する接着性が、前記封止樹脂の前記半導体チップに対する接着性より高い前記液状体の絶縁材料を用いることを特徴とする請求項６〜８記載の半導体装置の実装方法。   9. The method of mounting a semiconductor device according to claim 6, wherein the insulating material of the liquid material is higher in adhesiveness of the insulating layer to the semiconductor chip than adhesiveness of the sealing resin to the semiconductor chip. . 前記半導体チップとして、該半導体チップを複数形成した半導体基板の状態のままで用い、前記の絶縁材料を配する工程、及び絶縁層を形成する工程を経た後、個片化して絶縁層を形成した半導体装置とすることを特徴とする請求項６〜９記載の半導体装置の実装方法。
As the semiconductor chip, the semiconductor chip is used in the state of a semiconductor substrate on which a plurality of semiconductor chips are formed, and after passing through the step of arranging the insulating material and the step of forming an insulating layer, the semiconductor layer is separated into individual pieces to form an insulating layer. 10. The semiconductor device mounting method according to claim 6, wherein the semiconductor device is a semiconductor device.
JP2004299831A 2004-10-14 2004-10-14 Semiconductor device, and structure and method of packaging the same Withdrawn JP2006114656A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004299831A JP2006114656A (en) 2004-10-14 2004-10-14 Semiconductor device, and structure and method of packaging the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299831A JP2006114656A (en) 2004-10-14 2004-10-14 Semiconductor device, and structure and method of packaging the same

Publications (1)

Publication Number Publication Date
JP2006114656A true JP2006114656A (en) 2006-04-27

Family

ID=36382927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299831A Withdrawn JP2006114656A (en) 2004-10-14 2004-10-14 Semiconductor device, and structure and method of packaging the same

Country Status (1)

Country Link
JP (1) JP2006114656A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009137027A (en) * 2007-12-03 2009-06-25 Canon Inc Liquid discharge head
JP2009537970A (en) * 2006-05-19 2009-10-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Electrically conductive connection using an insulating connection medium
JP2011114127A (en) * 2009-11-26 2011-06-09 Seiko Epson Corp Semiconductor device, electronic component and method for manufacturing the same
JP2013214558A (en) * 2012-03-30 2013-10-17 Olympus Corp Wiring board and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009537970A (en) * 2006-05-19 2009-10-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Electrically conductive connection using an insulating connection medium
JP2009137027A (en) * 2007-12-03 2009-06-25 Canon Inc Liquid discharge head
JP2011114127A (en) * 2009-11-26 2011-06-09 Seiko Epson Corp Semiconductor device, electronic component and method for manufacturing the same
JP2013214558A (en) * 2012-03-30 2013-10-17 Olympus Corp Wiring board and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP4716819B2 (en) Manufacturing method of interposer
KR100554779B1 (en) Semiconductor device, circuit substrate and electronic instrument
KR100609334B1 (en) Stack circuit member gap-filled photo sensitive polymer and method for manufacturing thereof
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8304664B2 (en) Electronic component mounted structure
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US20100212939A1 (en) Module, circuit board, and module manufacturing method
US20090102038A1 (en) Chip scale stacked die package
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
WO2000077843A1 (en) Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
JP2009218613A (en) Electronic device and method for manufacturing the same
US9351410B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP6291738B2 (en) CIRCUIT BOARD, CIRCUIT BOARD MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US20090309231A1 (en) Semiconductor device and method of manufacturing the same
US11049779B2 (en) Carrier for chip packaging and manufacturing method thereof
KR20150004749A (en) Wiring substrate, method for manufacturing wiring substrate, and semiconductor package
JP2017034059A (en) Printed wiring board, semiconductor package and manufacturing method for printed wiring board
JP2008270362A (en) Multilayer wiring board and manufacturing method thereof
JP5238182B2 (en) Manufacturing method of multilayer wiring board
JP2006114656A (en) Semiconductor device, and structure and method of packaging the same
JP2007317955A (en) Circuit module board incorporating components
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5285385B2 (en) Manufacturing method of multilayer wiring board
JP4480710B2 (en) Semiconductor device embedded substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108