JP2006101490A - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP2006101490A JP2006101490A JP2005237952A JP2005237952A JP2006101490A JP 2006101490 A JP2006101490 A JP 2006101490A JP 2005237952 A JP2005237952 A JP 2005237952A JP 2005237952 A JP2005237952 A JP 2005237952A JP 2006101490 A JP2006101490 A JP 2006101490A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- power supply
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 ソースが高電圧電源に接続されドレインがIN4に接続されゲートがIN5に接続されたP型MOSトランジスタ2、ソースが高電圧電源に接続されドレインがIN5に接続されゲートがIN4に接続されたP型MOSトランジスタ3、ソースが接地されドレインがIN4に接続されゲートが低電圧信号を受けるN型MOSトランジスタ5、及び、ソースが接地されドレインがIN5に接続されたN型MOSトランジスタ6を有するレベルシフト部13と、P型MOSトランジスタ1及びN型MOSトランジスタ4を有するCMOS出力部14とを備え、P型MOSトランジスタ2の駆動電流は、N型MOSトランジスタ5の駆動電流より大きい。
【選択図】 図1
Description
まず、実施の形態1のPDPドライバの構成を、図1を用いて説明する。
次に、実施の形態2のPDPドライバの構成を、図4を用いて説明する。
次に、実施の形態3のPDPドライバの構成を、図8を用いて説明する。
次に、実施の形態4のPDPドライバの構成を、図10を用いて説明する。
4〜6 N型MOSトランジスタ
7 低電圧制御部
8 電源電圧検出回路
9 高電圧電源端子
10 低電圧電源端子
11 接地電位端子
12 出力端子
13、113、113a、114、114a レベルシフト部
14 CMOS出力部
15〜17、103、103a P型MOSトランジスタ
18〜20、106、106a N型MOSトランジスタ
21 低電圧制御部
22 高電圧電源端子
23 接地電位端子
24 出力端子
25 レベルシフト部
26 CMOS出力部
27 低電圧電源端子
28 電源電圧端子
29 接地電位端子
30 ヒステリシスコンバータ
31、32、110、111 抵抗
33 基準電圧
34 出力負荷
41 信号検出回路
42 固定信号出力回路
43 変換回路
44 SW
51 ゲート電極
52 ソース領域
53 ドレイン領域
54 ゲート幅
Claims (9)
- ソースが高電圧電源に接続されドレインが第1接点に接続されゲートが第2接点に接続された第1のP型MOSトランジスタと、ソースが前記高電圧電源に接続されドレインが前記第2接点に接続されゲートが前記第1接点に接続された第2のP型MOSトランジスタと、ソースが接地されドレインが前記第1接点に接続されゲートが第1信号を受ける第1のN型MOSトランジスタと、ソースが接地されドレインが前記第2接点に接続されゲートが第2信号を受ける第2のN型MOSトランジスタとを有するレベルシフト部と、
低電圧電源に接続されるとともに、前記第1のN型MOSトランジスタのゲート、前記第2のN型MOSトランジスタのゲートに接続され、入力信号に基づいて、前記第1のN型MOSトランジスタのゲートに前記第1信号を出力し、前記第2のN型MOSトランジスタのゲートに前記第2信号を出力する低電圧制御部と、
前記レベルシフト部の前記第1接点の信号と前記低電圧制御部が出力する第3信号とに基づいてスイッチング動作するプッシュプル出力部とを備え、
前記第1のP型MOSトランジスタの駆動電流は、前記第1のN型MOSトランジスタの駆動電流より大きい
駆動回路。 - 前記第1のN型MOSトランジスタの駆動電流は、前記第2のN型MOSトランジスタの駆動電流より大きく、
前記第2のN型MOSトランジスタの駆動電流は、前記第2のP型MOSトランジスタの駆動電流より大きい
請求項1記載の駆動回路。 - 前記第1のP型MOSトランジスタの電流駆動能力は、前記第1のN型MOSトランジスタの電流駆動能力より大きい
請求項1記載の駆動回路。 - 前記第1のN型MOSトランジスタの電流駆動能力は、前記第2のN型MOSトランジスタの電流駆動能力より大きく、
前記第2のN型MOSトランジスタの電流駆動能力は、前記第2のP型MOSトランジスタの電流駆動能力より大きい
請求項3記載の駆動回路。 - 前記駆動回路はさらに、前記高電圧電源と前記第2のP型MOSトランジスタのソースとの間に接続された第1の抵抗性素子を備え、
前記第2のP型MOSトランジスタのソースは、前記第1の抵抗性素子を介して前記高電圧電源に接続されている
請求項1記載の駆動回路。 - 前記第1の抵抗性素子は、P型MOSトランジスタである
請求項5記載の駆動回路。 - 前記駆動回路はさらに、前記第2のN型MOSトランジスタのソースと接地電位との間に接続された第2の抵抗性素子を備え、
前記第2のN型MOSトランジスタのソースは、前記第2の抵抗性素子を介して接地されている
請求項5記載の駆動回路。 - 前記第2の抵抗性素子は、N型MOSトランジスタである
請求項7記載の駆動回路。 - 更に、前記低電圧電源が印加する電圧を検出し、検出した電圧が、第1の電圧以上の電圧から前記第1の電圧より低い第2の電圧へ変化した場合、制御信号を前記低電圧制御部へ出力する電源電圧検出回路を備え、
前記低電圧制御部は、前記制御信号が入力された場合、前記第2のN型MOSトランジスタをオフさせる前記第2信号を出力する
請求項1記載の駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237952A JP4098322B2 (ja) | 2004-08-30 | 2005-08-18 | 駆動回路 |
US11/211,638 US7323923B2 (en) | 2004-08-30 | 2005-08-26 | Driver circuit |
KR1020050080116A KR20060050831A (ko) | 2004-08-30 | 2005-08-30 | 구동 회로 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249733 | 2004-08-30 | ||
JP2005237952A JP4098322B2 (ja) | 2004-08-30 | 2005-08-18 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006101490A true JP2006101490A (ja) | 2006-04-13 |
JP4098322B2 JP4098322B2 (ja) | 2008-06-11 |
Family
ID=35942236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237952A Expired - Fee Related JP4098322B2 (ja) | 2004-08-30 | 2005-08-18 | 駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7323923B2 (ja) |
JP (1) | JP4098322B2 (ja) |
KR (1) | KR20060050831A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053992A (ja) * | 2006-08-24 | 2008-03-06 | Sony Corp | レベルシフト回路、駆動装置、撮像装置 |
JP2009065616A (ja) * | 2007-09-10 | 2009-03-26 | Oki Data Corp | 駆動回路、ledヘッドおよび画像形成装置 |
US8760371B2 (en) | 2009-12-08 | 2014-06-24 | Renesas Electronics Corporation | Plasma display apparatus using drive circuit |
JP2017038263A (ja) * | 2015-08-11 | 2017-02-16 | 株式会社日立製作所 | 電子回路および半導体装置 |
WO2019244230A1 (ja) * | 2018-06-19 | 2019-12-26 | 株式会社ソシオネクスト | 半導体集積回路装置およびレベルシフタ回路 |
WO2020031538A1 (ja) * | 2018-08-10 | 2020-02-13 | 日本電産株式会社 | 駆動回路、駆動システム |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004052092A1 (de) * | 2004-10-26 | 2006-05-04 | Micronas Gmbh | Schaltungsanordung zur Pegelverschiebung |
US20070063758A1 (en) * | 2005-09-22 | 2007-03-22 | Honeywell International Inc. | Voltage divider and method for minimizing higher than rated voltages |
JP4772480B2 (ja) * | 2005-11-30 | 2011-09-14 | 株式会社東芝 | 半導体集積装置 |
FR2896610A1 (fr) * | 2006-01-20 | 2007-07-27 | St Microelectronics Sa | Procede et dispositif de commande d'un ecran a plasma matriciel |
US7705600B1 (en) | 2006-02-13 | 2010-04-27 | Cypress Semiconductor Corporation | Voltage stress testing of core blocks and regulator transistors |
JP2007311971A (ja) * | 2006-05-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
DE102008056130A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas Gmbh | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
JP2010197878A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | 容量性負荷駆動装置及びpdp表示装置 |
US8471606B2 (en) * | 2011-02-23 | 2013-06-25 | Deere & Company | Driver circuit for a semiconductor power switch |
KR20120110868A (ko) | 2011-03-30 | 2012-10-10 | 삼성전자주식회사 | 반도체 장치 |
KR102004912B1 (ko) * | 2012-11-20 | 2019-10-01 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치 |
JP6588116B2 (ja) | 2018-02-26 | 2019-10-09 | ウィンボンド エレクトロニクス コーポレーション | レベルシフタ |
CN110798199B (zh) * | 2018-08-01 | 2024-04-26 | 联合汽车电子有限公司 | Mos管驱动电路 |
JP7151325B2 (ja) * | 2018-09-25 | 2022-10-12 | 富士電機株式会社 | ドライバ回路 |
CN110752843B (zh) * | 2019-11-26 | 2023-09-19 | 上海华力微电子有限公司 | 电平转换电路 |
CN111289882B (zh) * | 2020-03-30 | 2022-03-15 | 重庆长安新能源汽车科技有限公司 | 推挽输出pwm的开路检测电路、方法及车辆 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691442B2 (ja) | 1988-03-31 | 1994-11-14 | 日本電気株式会社 | レベルシフト回路 |
JPH0727717B2 (ja) * | 1988-07-13 | 1995-03-29 | 株式会社東芝 | センス回路 |
DE4140729C2 (de) | 1991-12-11 | 1995-11-16 | Balcke Duerr Ag | Verfahren und Vorrichtung zur Herstellung von Wärmetauscherelementen |
US5243236A (en) * | 1991-12-31 | 1993-09-07 | Intel Corporation | High voltage CMOS switch with protection against diffusion to well reverse junction breakdown |
JP2000164730A (ja) | 1998-11-26 | 2000-06-16 | Fuji Electric Co Ltd | Mos型半導体集積回路 |
JP3369535B2 (ja) | 1999-11-09 | 2003-01-20 | 松下電器産業株式会社 | プラズマディスプレイ装置 |
-
2005
- 2005-08-18 JP JP2005237952A patent/JP4098322B2/ja not_active Expired - Fee Related
- 2005-08-26 US US11/211,638 patent/US7323923B2/en active Active
- 2005-08-30 KR KR1020050080116A patent/KR20060050831A/ko not_active Application Discontinuation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053992A (ja) * | 2006-08-24 | 2008-03-06 | Sony Corp | レベルシフト回路、駆動装置、撮像装置 |
JP2009065616A (ja) * | 2007-09-10 | 2009-03-26 | Oki Data Corp | 駆動回路、ledヘッドおよび画像形成装置 |
JP4538033B2 (ja) * | 2007-09-10 | 2010-09-08 | 株式会社沖データ | 駆動回路、ledヘッドおよび画像形成装置 |
US7821211B2 (en) | 2007-09-10 | 2010-10-26 | Oki Data Corporation | Drive circuit, light emitting diode head, and image forming apparatus |
US8760371B2 (en) | 2009-12-08 | 2014-06-24 | Renesas Electronics Corporation | Plasma display apparatus using drive circuit |
JP2017038263A (ja) * | 2015-08-11 | 2017-02-16 | 株式会社日立製作所 | 電子回路および半導体装置 |
WO2019244230A1 (ja) * | 2018-06-19 | 2019-12-26 | 株式会社ソシオネクスト | 半導体集積回路装置およびレベルシフタ回路 |
US11621705B2 (en) | 2018-06-19 | 2023-04-04 | Socionext Inc. | Semiconductor integrated circuit device and level shifter circuit |
US11979155B2 (en) | 2018-06-19 | 2024-05-07 | Socionext Inc. | Semiconductor integrated circuit device and level shifter circuit |
WO2020031538A1 (ja) * | 2018-08-10 | 2020-02-13 | 日本電産株式会社 | 駆動回路、駆動システム |
JPWO2020031538A1 (ja) * | 2018-08-10 | 2021-08-26 | 日本電産株式会社 | 駆動回路、駆動システム |
Also Published As
Publication number | Publication date |
---|---|
JP4098322B2 (ja) | 2008-06-11 |
US20060044041A1 (en) | 2006-03-02 |
US7323923B2 (en) | 2008-01-29 |
KR20060050831A (ko) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4098322B2 (ja) | 駆動回路 | |
US8643426B2 (en) | Voltage level shifter | |
KR20040098566A (ko) | 레벨시프트회로 | |
JP2008258939A (ja) | 多チャンネル半導体集積回路 | |
KR100535346B1 (ko) | 반도체 집적회로장치 | |
JP2004260242A (ja) | 電圧レベルシフタ | |
JP4419965B2 (ja) | レベルシフト回路 | |
JP2007174311A (ja) | 電圧選択回路 | |
WO2012042683A1 (ja) | レベルシフト回路 | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
JP2008263446A (ja) | 出力回路 | |
JP4397697B2 (ja) | 出力回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
JP4207774B2 (ja) | インバータ回路 | |
JP2007150987A (ja) | 半導体集積装置 | |
US20200259491A1 (en) | Output circuit | |
JP2003198358A (ja) | レベルシフト回路 | |
JP4887111B2 (ja) | シュミット回路 | |
JP2010021818A (ja) | 多機能ドライバ回路 | |
JP2008219664A (ja) | スイッチング回路 | |
JP2006025085A (ja) | Cmos駆動回路 | |
JP2001077680A (ja) | ドライバ回路 | |
JP4267406B2 (ja) | スキャンドライバー制御回路装置 | |
JP2004180241A (ja) | アナログスイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |