JP2006084556A - 焦点検出装置 - Google Patents

Abstract

【課題】 照明光フリッカの影響によるＡＦセンサの出力変動を抑制し、焦点検出精度の向上を図る焦点検出装置を得る。
【解決手段】 受光した被写体光を光電変換して積分し、該積分電荷を画素単位のビデオ信号として出力するＡＦセンサと、受光量に応じて光電変換した電気信号を測光信号として出力する測光センサと、この測光センサの出力変動から、受光した被写体光のフリッカ周期を判定するフリッカ周期判定手段と、このフリッカ周期判定手段が判定したフリッカ周期に同期させて、ＡＦセンサの積分を開始させる制御手段とを備えた焦点検出装置。
【選択図】 図３

Description

本発明は、カメラの焦点検出に適した焦点検出装置に関する。

従来のＡＦ一眼レフカメラには、位相差方式のＡＦセンサ（ＣＣＤ焦点検出素子）を備えた焦点検出装置が搭載されている。ＡＦセンサは、被写体光を受光して積分し該積分電荷を画素単位のビデオ信号として出力するＣＣＤラインセンサと、このＣＣＤラインセンサの積分量に応じたモニタ信号を出力するモニタセンサを有している。モニタセンサから出力されたモニタ信号はオートゲインコントローラ回路で増幅され、この増幅後のモニタ信号が所定の閾値に達したときに、ＣＣＤラインセンサの積分動作を終了させる構成が従来一般的である。
特開平９−３１１２７０号公報

しかしながら、蛍光灯等の明滅する照明光下で焦点検出する際には、照明光フリッカの影響によりＡＦセンサの出力が変動し、焦点検出精度が低下してしまう。

本発明は、上記課題に鑑みてなされたものであり、照明光フリッカの影響によるＡＦセンサの出力変動を抑制し、焦点検出精度の向上を図る焦点検出装置を得ることを目的とする。

本発明は、明滅する照明光のフリッカ周期に対して毎回同じタイミングでＡＦセンサの積分動作を開始させれば、受光蓄積部と電荷検出部での積分量にずれが生じても、該ずれ量が照明光のフリッカに影響されず各積分動作で一定になることに着目してなされたものである。

すなわち、本発明は、受光した被写体光を光電変換して積分し、該積分電荷を画素単位のビデオ信号として出力するＡＦセンサと、受光量に応じて光電変換した電気信号を測光信号として出力する測光センサと、この測光センサの出力変動から、受光した被写体光のフリッカ周期を判定するフリッカ周期判定手段と、このフリッカ周期判定手段が判定したフリッカ周期に同期させて、ＡＦセンサの積分を開始させる制御手段とを備えたことを特徴としている。

フリッカ周期判定手段は、測光センサ出力のボトムまたはピークを検出し、このボトムまたはピーク間隔からフリッカ周期を判定することが好ましい。あるいは、測光センサ出力が所定の閾値に達するポイントを検出し、このポイント検出間隔からフリッカ周期を判定するとよい。そして制御手段は、測光センサ出力のボトムまたはピークあるいはポイントが検出されてから所定のディレイ時間が経過した時を積分サイクル基準点とし、この積分サイクル基準点からの経過時間がフリッカ周期の整数倍に達した時に、ＡＦセンサの積分を開始させることが好ましい。

またフリッカ周期判定手段は、ボトム又はピーク間隔あるいはポイント検出間隔が所定間隔以上であればフリッカ周波数５０Ｈｚと判定し、該所定間隔未満であればフリッカ周波数６０Ｈｚと判定することが実際的である。

本発明によれば、照明光フリッカ周期に対して毎回同じタイミングでＡＦセンサの積分動作を開始させるので、フリッカの影響によるＡＦセンサの出力変動を抑制でき、焦点検出精度の向上を図れる焦点検出装置を得ることができる。

図１は、本発明の焦点検出装置を搭載する一眼レフカメラの主要構成を示すブロック図である。この一眼レフカメラは、ＡＦセンサとしてＣＣＤ焦点検出素子６１を有する本焦点検出装置（ＡＦモジュール）６０を内蔵したカメラボディ１１と、このカメラボディ１１に着脱可能なＡＦ対応の撮影レンズ５１とを備えている。カメラボディ１１は、カメラボディ１１及び撮影レンズ５１を総括的に制御するメインＣＰＵ３１を備えている。

撮影レンズ５１からカメラボディ１１内に入射した被写体光束は、大部分がメインミラー１３により、ファインダ光学系を構成するペンタプリズム１７に向かって反射されてアイピースから射出する。一方、メインミラー１３の中央部に形成されたハーフミラー部１４に入射した光束の一部はハーフミラー部１４を透過し、メインミラー１３の背面に設けられたサブミラー１５により下方に反射され、ＡＦモジュール６０に入射する。

分割測光ＩＣ１８は、撮影領域を所定の測光エリアに８分割して各測光エリア毎に測光可能であり、メインＣＰＵ３１からのセンサー選択信号によって選択された各測光エリアについて、該測光エリアの受光量に応じた電気信号を被写体輝度情報Ｂｖ（測光信号）としてメインＣＰＵ３１に出力する。分割測光ＩＣ１８は、各測光エリアを独立に測光する８個の測光センサを有している。メインＣＰＵ３１は、被写体輝度情報Ｂｖ及びフィルム感度情報等に基づいて所定の露出演算を実行し、露出用の適正シャッタ速度及び絞り値を算出する。そして、これらのシャッタ速度及び絞り値に基づいて絞り機構２２及び露光機構２３を駆動してフィルムに露光する。周辺部制御用回路２１は、撮影処理に際し、モータドライブ回路（モードラＩＣ）２４を介してミラーモータ２５を駆動してメインミラー１３をアップし、露光終了後にはミラーモータ２５を駆動してメインミラー１３をダウンし、フィルム巻上モータ２６を駆動してフィルムを１コマ分巻き上げる。

ＡＦモジュール６０は、いわゆる瞳分割位相差方式であって、撮影領域に対応させた複数の焦点検出エリアを有するＣＣＤ焦点検出素子６１と、図示しないがＡＦ光学系として、撮像面と等価な焦点検出面において、複数の焦点検出エリア内に被写体像を形成する被写体光束を二分割に瞳分割して、対応するラインセンサ上に投影する光学系を備えている。図２に示すようにＣＣＤ焦点検出素子６１は、いわゆる瞳分割された一対の被写体光束をそれぞれ受光して積分する複数列のラインセンサＩと、各ラインセンサＩの積分値をモニタするモニタセンサＭと、各ラインセンサＩ及びモニタセンサＭを駆動制御する制御回路６５とを備えている。制御回路６５は、モニタセンサＭのモニタ信号（出力電圧）が所定の閾値に達すると、そのモニタセンサＭに対応するラインセンサＩの積分を終了させる。そして、全てのラインセンサＩの積分を終了させたときに、ラインセンサＩが積分した電荷を、各ラインセンサＩ毎に画素単位で逐一電圧に変換し、画素単位のビデオ信号としてメインＣＰＵ３１へ出力させる。

メインＣＰＵ３１は、ＡＦモジュール６０（ＣＣＤ焦点検出素子６１）から入力したビデオ信号に基づいて所定の演算によりデフォーカス量を算出し、算出したデフォーカス量に基づいてＡＦモータ３３の回転方向及び回転数（エンコーダ３７が出力するパルス数）をレンズ駆動量として算出する。そしてメインＣＰＵ３１は、その回転方向及びパルス数に基づき、ＡＦモータドライバ（モードラＩＣ）３２を介してＡＦモータ３３を駆動する。この駆動に際してメインＣＰＵ３１は、ＡＦモータ３３の回転に連動してエンコーダ３７が出力するパルスをパルスカウンタ３１ｈによりカウントし、カウント値が上記パルス数に達したらＡＦモータ３３を停止させる。

一方、撮影レンズ５１には、レンズＣＰＵ５７と、焦点調節用レンズ５２を光軸方向に駆動するギアブロック５３と、撮影レンズ５１のマウント部に設けられた、カメラボディ１１のジョイント３５と着脱自在に連結するジョイント５５を備えている。ＡＦモータ３３の回転は、ギアブロック３４、ジョイント３５、５５を介してギアブロック５３に伝達され、ギアブロック５３を介して焦点調節用レンズ５２を進退移動させる。

またメインＣＰＵ３１は、制御プログラム等をメモリしたＲＯＭ３１ａ、演算用・制御用の所定のデータを一時的にメモリするＲＡＭ３１ｂ、計時用のタイマ３１ｃ、カウンタ３１ｄ、ＡＦモジュール６０から入力したＶＯＵＴ信号をＡ／Ｄ変換する第１Ａ／Ｄ変換器３１ｅ、積分終了レベルのＶＭＳ信号をＤ／Ａ変換して出力するＤ／Ａ変換器３１ｆ、分割測光ＩＣ１８から入力した被写体輝度情報ＢｖをＡ／Ｄ変換する第２Ａ／Ｄ変換器３１ｇ及びエンコーダ３７の出力パルスをカウントするパルスカウンタ３１ｈを内蔵し、ＥＥＰＲＯＭ３８が外部メモリ手段として接続されている。ＥＥＰＲＯＭ３８には、カメラボディ１１特有の各種定数、ＣＣＤ焦点検出素子６１が使用するモニタセンサＭ、ラインセンサＩに関するモードデータなどがメモリされている。

さらにメインＣＰＵ３１には、電源をオン／オフするメインスイッチＳＷＭ、自動焦点制御とマニュアル焦点制御とを切り換える自動焦点スイッチＳＷＡＦ、レリーズボタンの半押状態から全押状態までの間はオンする測光スイッチＳＷＳ、及び同レリーズボタンの全押状態でオンするレリーズスイッチＳＷＲが接続されている。

測光スイッチＳＷＳがオンすると、メインＣＰＵ３１は、周辺部制御用回路２１を介して分割測光ＩＣ１８を起動し、被写体輝度を測定して露出演算を実行すると共に、ＡＦモジュール６０を起動してＣＣＤ焦点検出素子６１からビデオ信号を入力し、該ビデオ信号に基づいてデフォーカス量を演算する。そして算出したデフォーカス量に基づいてレンズ駆動量を演算し、該レンズ駆動量だけＡＦモータ３３を駆動する。

メインＣＰＵ３１は、設定されたＡＦ、露出、撮影などのモード、シャッタ速度、絞り値等を表示器３９に表示する。表示器３９は、通常、カメラボディ１１の外面及びファインダ視野内の２ヶ所に設けられた表示パネルを含む。

レンズＣＰＵ５７は、電気接点群５６、３６の接続を介してカメラボディ１１の周辺部制御用回路２１と接続されていて、この周辺部制御用回路２１を介してメインＣＰＵ３１との間で、開放、最大Ｆ値情報、焦点距離情報、レンズ位置（距離）情報などの所定のデータ通信を行なう。

次に、この一眼レフカメラに搭載した、ＡＦモジュール６０の詳細について、図２を参照して説明する。図２は、ＡＦモジュール６０の主要部を示すブロック図である。ＣＣＤ焦点検出素子６１の受光面上には、複数の焦点検出エリアに関連させた所定の規則性を持って複数列のラインセンサＩがそれぞれ配置され、各ラインセンサＩに隣接してモニタセンサＭがそれぞれ配置されているが、各ラインセンサＩ及びモニタセンサＭの構成及び基本的な動作は同一であり、図２ではラインセンサＩとモニタセンサＭを一列のみ示してある。ＣＣＤ焦点検出素子６１の制御回路６５とラインセンサＩ及びモニタセンサＭとは、同一の回路基板上に設けられている。

ラインセンサＩは、いわゆるＣＣＤラインセンサであって、多数の受光素子を列状に配置し、該受光素子が光電変換した電荷を素子毎に積分（蓄積）する受光蓄積部ＩＡと、遮光画素群からなり受光蓄積部ＩＡで積分された電荷を画素単位で逐次転送する電荷転送部ＩＢとを有している。モニタセンサＭは、ラインセンサＩの受光蓄積部ＩＡの一画素素子の数倍の受光面（モニタ開口部ＭＡ）を有し、ラインセンサＩの受光量をモニタする。

制御回路６５は、メインＣＰＵ３１との間で通信を行ない、メインＣＰＵ３１から入力した各種設定情報や制御信号に基づいてＣＣＤ焦点検出素子６１を制御すると共に、積分ＯＲ信号や積分ＡＮＤ信号等の各種情報をメインＣＰＵ３１へ出力する。制御回路６５は、メインＣＰＵ３１から積分開始指令を入力すると、ラインセンサＩの積分開始直前に該ラインセンサＩをいわゆる掃出駆動してその積分電荷をクリアさせてから、ラインセンサＩの積分を開始させる。同時に、モニタセンサＭの積分電荷もクリアさせ、モニタセンサＭによるラインセンサの積分量モニタを開始させる。モニタセンサＭの積分電荷は、モニタ開口部ＭＡから遮光画素部ＭＢを経由してモニタ電荷検出部６２へ転送され、モニタ電荷検出部６２で電圧に変換されてオートゲインコントローラ（ＡＧＣ回路）６３に出力される。このモニタ電荷検出部６２とオートゲインコントローラ６３は、モニタセンサＭ毎に備えられている。オートゲインコントローラ６３は、メインＣＰＵ３１からのＶＭＳ信号に基づいて動作し、モニタセンサＭのモニタ信号を制御回路６５へ出力する。

制御回路６５は、各モニタセンサＭのモニタ信号（出力電圧）が所定の閾値（ＡＧＣレベル）に達したことを検知する手段としてのロジック（例えばオペアンプ）をモニタセンサＭ毎に内蔵しており、このロジック出力が変化したときに積分ＯＲ信号をメインＣＰＵ３１へ出力する。積分ＯＲ信号は、全モニタセンサＭのモニタ信号が所定の閾値未満であればハイレベルであり、いずれかのモニタセンサＭのモニタ信号が所定の閾値に達した時点でハイレベルからローレベルに落ちる。制御回路６５は、積分ＯＲ信号がローレベルに落ちると、該積分ＯＲ信号に続いてモニタセンサＭの積分終了情報をメインＣＰＵ３１へ出力する。さらに制御回路６５は、全てのモニタセンサＭのモニタ信号が所定の閾値に達したとき、すなわち、全てロジック出力が変化したときは、積分ＡＮＤ信号をメインＣＰＵ３１へ出力する。メインＣＰＵ３１は、制御回路６５から積分ＯＲ信号を入力したときに対応するモニタセンサＭ及びラインセンサＩの積分終了を検知し、積分ＯＲ信号に続いて入力した積分終了情報から、他の積分中のモニタセンサＭ及びラインセンサＩの積分時間を計測する。さらに積分ＡＮＤ信号を入力したときに、全てのラインセンサＩの積分が終了したことを検知する。メインＣＰＵ３１は、所定時間内に全てのラインセンサＩの積分が終了したとき及び全てのラインセンサＩの積分が終了する前に所定時間が経過したときのいずれか早いときに、積分終了指令を制御回路６５へ出力する。制御回路６５は、メインＣＰＵ３１から積分終了指令を入力すると、積分中であればラインセンサＩの積分を強制終了させ、すべてのラインセンサＩ（受光蓄積部ＩＡ）の積分電荷を電荷転送部ＩＢを介して各ラインセンサＩ及び画素単位で一斉に逐次転送させ、ＣＣＤ電荷検出部６４で電圧信号に変換させる。ＣＣＤ電荷検出部６４で変換された画素単位の電圧信号は、制御回路６５内で増幅やクランプ等の各種処理されてビデオ信号となる。ここで、ラインセンサＩの積分終了処理とは、ラインセンサＩの受光蓄積部ＩＡでの電荷の積分を終了させることである。

ＣＣＤ焦点検出素子６１（ＡＦモジュール６０）は、ラインセンサＩの積分期間中はモニタセンサＭのモニタ信号をＶＯＵＴ信号として択一的に出力し、ラインセンサＩの積分終了後（すべてのラインセンサＩの積分が終了した後または所定時間経過によりラインセンサＩの積分を強制終了させた後）は、ラインセンサＩのビデオ信号をＶＯＵＴ信号として出力する。メインＣＰＵ３１は、ＶＯＵＴ信号がラインセンサＩのビデオ信号である場合には、入力したビデオ信号を画素単位で、内蔵の第１Ａ／Ｄ変換器３１ｅによりデジタル信号に変換し、内蔵のＲＡＭ３１ｂに順にメモリする。ＶＯＵＴ信号がモニタ信号である場合には、入力したモニタ信号を内蔵の第１Ａ／Ｄ変換器３１ｅによりデジタル信号に変換し、積分時間予測やゲイン設定に利用する。

上記構成のＡＦモジュール６０では、備えられるラインセンサＩ及びモニタセンサＭの数が多く、また、装置小型化を図る設計上の都合等によりラインセンサＩ及びモニタセンサＭの直近にスペースを確保しづらいことから、モニタセンサＭは、モニタ開口部（受光面）ＭＡからモニタ電荷検出部６２までの距離を長く引き延ばした構成となっている。この構成では、電荷転送距離が短ければ問題にならないが、電荷転送距離が長くなりすぎると、積分電荷の転送が遅れ、モニタ開口部ＭＡの積分値とモニタ電荷検出部６２の積分値との間にずれが生じてしまう場合がある。例えば図１０（ａ）、（ｂ）に示すように、モニタ開口部ＭＡで所定の閾値（ＡＧＣレベル）に達していてもモニタ電荷検出部６２で同所定の閾値（ＡＧＣレベル）を下回っている場合は、ＣＣＤラインセンサＩの積分動作が正規の積分時間を超えて継続され、結果としてＣＣＤラインセンサＩの出力は必要以上に増大してしまう。モニタ開口部ＭＡとモニタ電荷検出部６２での積分値のずれ量は、一定であればモニタ電荷検出部６２での積分値に基づいてモニタ開口部ＭＡでの積分値を補正する等の措置が考えられる。しかしながら、照明光フリッカが生じている場合には、該フリッカを完全には吸収できず、フリッカの影響を受けてモニタ開口部ＭＡとモニタ電荷検出部６２での積分量のずれが増減し、このずれ増減量は予測することができない。このため、明滅する照明光下では、毎回の積分動作においてＣＣＤ焦点検出素子６１の出力が安定せず、高精度な合焦動作を望めなかった。

本実施形態のＡＦモジュール６０は、ＣＣＤ焦点検出素子６１（ラインセンサＩ）の積分開始タイミングに特徴を有し、照明光フリッカの影響によるＣＣＤ焦点検出素子６１の出力変動を抑えるものである。ＣＣＤ焦点検出素子６１の積分動作は、ＣＣＤ焦点検出素子６１の制御回路６５を介し、メインＣＰＵ３１により制御される。メインＣＰＵ３１は、照明光フリッカが生じている場合、分割測光ＩＣ１８の出力変動からフリッカ周期（フリッカ周波数）を判定し、このフリッカ周期に同期させてＣＣＤ焦点検出素子６１の積分を毎回同じタイミングで開始させる。

以下では、メインＣＰＵ３１によるＣＣＤ焦点検出素子６１の積分制御動作について、図３に示すタイミングチャートを参照して詳細に説明する。

（時間ｔ１）ＰＨｏｎループ時間タイマ（１００ｍｓ）がスタートし、ＰＨｏｎループ時間タイマＰｘのカウントアップが開始される。このＰＨｏｎループ時間タイマは、例えば測光処理、ＡＥ演算処理及び表示処理等を実行する周期を設定するタイマであり、時間経過と共にカウントアップされ、本実施形態では１００ｍｓ経過する毎にリスタートされる。

（時間ｔ２）１回目のＰＨｏｎループ時間タイマがスタートしてから所定時間経過すると、測光処理が開始される。測光処理では、分割測光ＩＣ１８からの被写体輝度情報Ｂｖが第２Ａ／Ｄ変換器３１ｇによりＡ／Ｄ変換入力され、そのＡ／Ｄ変換値がＡ／Ｄ変換ステップ数（何回目のＡ／Ｄ変換かを示す値）に関連させて内蔵のＲＡＭ３１ｂにメモリされ、測光センサ出力のボトム（最小Ａ／Ｄ変換値）が検出される。この１回目のＰＨｏｎループ処理で実行される測光処理は、通常（２回目以降のＰＨｏｎループ処理で実行される測光処理）よりも全体処理時間が長く、例えば２倍に設定されている。

（時間ｔ３）そして測光センサ出力のボトムを検出したときは、該ボトムである最小Ａ／Ｄ変換値から該最小Ａ／Ｄ変換値に隣接する周期の最小Ａ／Ｄ変換値までの時間間隔（ボトム間隔）が算出され、このボトム間隔に基づきフリッカ周期（フリッカ周波数）が判定されると共に、ｄｅｌａｙ時間及びｉｎｔｅｇ＿ｃｙｃｌｅ基準点（積分サイクル基準点）Ｐ０が設定される。ｄｅｌａｙ時間は、ボトムから積分開始タイミングまでの待機時間であり、本実施形態では照明光フリッカのピークに同期させてＣＣＤ焦点検出素子６１の積分を開始させるため、フリッカ周波数５０Ｈｚのとき５ｍｓ、フリッカ周波数６０Ｈｚのとき４．１６ｍｓがそれぞれ設定される。ｉｎｔｅｇ＿ｃｙｃｌｅ基準点（積分サイクル基準点）Ｐ０は、測光センサ出力のボトムを検出してからｄｅｌａｙ時間が経過した時点であり、該ボトムを検出した時のＰＨｏｎループ時間タイマＰ１（＝ｔ３）とｄｅｌａｙ時間とを合計した時間ｔ４に相当する。このｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０は、測光処理で測光センサ出力のボトムを検出する毎に更新される。

（時間ｔ５）１回目の測光処理が終了した後は、ＡＥ演算処理、表示処理、レリーズスイッチチェック及びＡＦ処理が順次実行される。

（時間ｔ６）そしてＡＦ処理中の積分処理で、積分開始タイミングチェック処理が開始される。積分開始タイミングチェック処理では、ｃｙｃｌｅタイマのカウントアップが開始され、このｃｙｃｌｅタイマがｌｏｏｐ時間を超えるまで待機状態となる。ｃｙｃｌｅタイマはｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０からの経過時間を計時するタイマであり、カウントアップ開始時点でのタイマ時間は（時間ｔ６−時間ｔ４）である。ｌｏｏｐ時間は、ｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０から次回の積分開始タイミングまでに要する時間を示している。このｌｏｏｐ時間は、演算式：ＡＢＳ（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）×基準周期Ｔにより算出される。基準周期Ｔは、フリッカ周波数５０Ｈｚのとき１０ｍｓ、フリッカ周波数６０Ｈｚのとき８．３３ｍｓである。ここで、演算式：ＡＢＳ（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）は引数（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）に与えられた値以下で最も大きな整数値であるから、ｌｏｏｐ時間は基準周期Ｔの整数倍となる。例えばフリッカ周波数５０Ｈｚのとき、積分開始タイミングチェック処理開始時におけるｃｙｃｌｅタイマ時間とｌｏｏｐ時間との関係の一例を、表１に示す。

（表１）
ｃｙｃｌｅタイマ時間 ｌｏｏｐ時間
０〜９ｍｓ １０ｍｓ
１０〜１９ｍｓ ２０ｍｓ
２０〜２９ｍｓ ３０ｍｓ
３０〜３９ｍｓ ４０ｍｓ

上記ｃｙｃｌｅタイマがｌｏｏｐ時間を超えるまで待機することにより、ＣＣＤ焦点検出素子６１の積分開始タイミングが毎回同一に規定される。本実施形態では、照明光フリッカが最大となる時点からＣＣＤ焦点検出素子６１の積分動作が開始されるように制御される。

（時間ｔ７）ｃｙｃｌｅタイマがｌｏｏｐ時間以上になったときは、ＣＣＤ焦点検出素子６１（ラインセンサＩ）の積分動作を開始させ、積分終了時にＣＣＤ焦点検出素子６１からのビデオ信号を入力する。そして、入力したビデオ信号に基づいてデフォーカス量を演算し、算出したデフォーカス量に対応するレンズ駆動量だけＡＦモータ３３を駆動させる。

（時間ｔ８）レンズ駆動後は、ＰＨｏｎループ時間タイマがタイムアップするまでＡＦ処理が繰り返し実行される。ＡＦ処理中の積分開始タイミングチェック処理では、前回と同様に、ｃｙｃｌｅタイマがｌｏｏｐ時間を超えるまで待機状態となる。

（時間ｔ９）ｃｙｃｌｅタイマがｌｏｏｐ時間以上になったときは、ＣＣＤ焦点検出素子６１の積分動作を開始させ、積分終了時にＣＣＤ焦点検出素子６１からのビデオ信号を入力してデフォーカス演算を行なう。

（時間ｔ１０）そしてＰＨｏｎループ時間タイマがタイムアップすると（本実施形態では１００ｍｓに達すると）、該ＰＨｏｎループ時間タイマはリセットされて再スタートする。ＰＨｏｎループ時間タイマがリスタートしたら、上述のように測光処理、積分開始チェック処理等が同様に繰り返し実行される。

次に、図４〜図８のフローチャートを参照し、ＣＣＤ焦点検出素子６１の積分制御動作について、より詳細に説明する。図４〜図８のフローチャートは、メインＣＰＵ３１が内蔵のＲＯＭ３１ａに書き込まれたプログラムに基づき制御する処理である。

図４は、一眼レフカメラのカメラ全体処理であって、カメラボディ１１にバッテリーが装填されたときに実行開始される処理である。バッテリーが装填されると、メインＣＰＵ３１は、各入出力ポート、内蔵のＲＡＭ３１ｂや処理に用いる定数及び補正値などを初期化し（Ｓ１）、周辺回路への電力供給を遮断して電源オフ状態とし、さらにカメラボディ１１に備えられた表示器３９をすべて消灯するパワーダウン処理を実行し（Ｓ３）、測光スイッチＳＷＳがオンしているか否かをチェックする（Ｓ５）。測光スイッチＳＷＳがオンしていなければ、Ｓ３へ戻り、電源オフ状態を維持する（Ｓ５；Ｎ）。測光スイッチＳＷＳがオンしていれば（Ｓ５；Ｙ）、周辺回路への電力供給を開始して電源オン状態とするパワーオン処理を実行し（Ｓ７）、ＰＨｏｎループ処理を繰り返し実行する。

『ＰＨｏｎループ』
ＰＨｏｎループ処理に入ると先ず、１００ｍｓ経過する毎に再スタートするＰＨｏｎループ時間タイマをスタートさせ（Ｓ９）、全スイッチのオン／オフ状態を入力し（Ｓ１１）、レンズＣＰＵ５７とメインＣＰＵ３１との間でレンズ通信を実行してレンズ情報を入力する（Ｓ１３）。続いて、分割測光ＩＣ１８から被写体輝度情報ＢｖをＡ／Ｄ変換して入力し（Ｓ１５）、入力したレンズ情報及び被写体輝度情報Ｂｖに基づいてＡＥ演算（自動露出演算）を実行する（Ｓ１７）。ＡＥ演算では、適正露出値Ｅｖ、適正シャッタ速度Ｔｖ及び適正絞り値Ａｖを算出し、さらに、適正絞り値Ａｖに対応するＥＥパルス数も算出する。ＡＥ演算後は、表示器３９に測光演算値（Ｔｖ、Ａｖ）、撮影可能枚数、バッテリー状態等の撮影に必要な情報を表示し（Ｓ１９）、レリーズスイッチＳＷＲがオンしているか否かをチェックする（Ｓ２１）。レリーズスイッチＳＷＲがオンしていれば（Ｓ２１；Ｙ）、ミラーアップ処理、露光処理及びメカチャージ処理を順次に行なうレリーズ処理を実行し（Ｓ２３）、Ｓ９へ戻る。レリーズスイッチＳＷＲがオンしていなければ（Ｓ２１；Ｎ）、ＡＦ処理を実行して（Ｓ２５）、ＰＨｏｎループ時間タイマが経過したか否かをチェックし（Ｓ２７）、ＰＨｏｎループ時間タイマが経過していなければＳ２５へ戻る（Ｓ２７；Ｎ）。これにより、ＡＦ処理はＰＨｏｎループ時間タイマが経過するまで繰り返し実行される。

ＰＨｏｎループ時間タイマが経過したら（Ｓ２７；Ｙ）、測光スイッチＳＷＳがオンしているか否かをチェックする（Ｓ２９）。測光スイッチＳＷＳがオンしていればＳ９へ戻り（Ｓ２９；Ｙ）、測光スイッチＳＷＳがオンしていなければパワーホールド中フラグが１であるか否かをチェックする（Ｓ２９；Ｎ、Ｓ３１）。パワーホールド中フラグが１でなければ、パワーホールドタイマをスタートさせてパワーホールド中フラグに１をセットする（Ｓ３１；Ｎ、Ｓ３３、Ｓ３５）。一方、パワーホールド中フラグが１であればＳ３３、Ｓ３５をスキップする（Ｓ３１；Ｙ）。そして、Ｓ３７ではパワーホールド時間が経過しているか否かをチェックし、パワーホールド時間が経過していなければＳ９へ戻ってＳ９〜Ｓ３７の処理を繰り返し実行し（Ｓ３７；Ｎ）、パワーホールド時間が経過していればパワーホールド中フラグを０にセットしてＳ３へ戻る（Ｓ３７；Ｙ、Ｓ３９）。

図５は、上述した一眼レフカメラの全体処理のＳ１５で実行される測光処理に関するフローチャートである。この処理に入ると先ず、Ａ／Ｄ変換ステップ数をカウントするカウンタ３１ｄに初期値０をセットし（Ｓ５１）、この測光処理で実行する全Ａ／Ｄ変換ステップ数を規定するループカウンタ値をセットする（Ｓ５３）。ここでＡ／Ｄ変換ステップ数とは、分割測光ＩＣ１８の測光センサを切り換えながら全測光センサの出力に対してＡ／Ｄ変換を実行する周期を１ステップとして定義したものである。本実施形態で上記１ステップに要する時間は約２３０μｓであり、分割測光ＩＣ１８の各測光センサの出力は十分に短い周期で例えば数百μｓ毎にＡ／Ｄ変換される。Ｓ５３ではループカウンタ値として、１２ｍｓに相当するＡ／Ｄ変換ステップ数５２をセットする。

そして、１回目のＰＨｏｎループ処理か否かをチェックする（Ｓ５５）。１回目のＰＨｏｎループ処理であれば（Ｓ５５；Ｙ）、ループカウンタ値をＳ５３でセットした値の２倍、すなわち１０４にセットしなおす（Ｓ５７）。ここで、ループカウンタ値を通常時（２回目以降のＰＨｏｎループ処理時）の２倍に設定するのは、測光センサ出力、より具体的には測光センサ出力に含まれる照明光フリッカのボトムを確実に検出できるようにするためである。１回目のＰＨｏｎループ処理でなければＳ５７をスキップする（Ｓ５５；Ｎ）。Ｓ５９では、分割測光ＩＣ１８を構成する複数（本実施形態では８個）の測光センサの中から、撮影領域の中央エリアを測光するＡ１センサを選択する。

続いて、分割測光ＩＣ１８の現在選択されている測光センサからの出力（測光信号）を入力して第２Ａ／Ｄ変換器３１ｇでＡ／Ｄ変換し、このＡ／Ｄ変換値を該Ａ／Ｄ変換値が得られたときのＡ／Ｄ変換ステップ数（カウンタ３１ｄの値）に関連させてＲＡＭ３１ｂにメモリして（Ｓ６１）、現在の選択センサがＡ１センサであるか否かをチェックする（Ｓ６３）。現在の選択センサがＡ１センサであれば（Ｓ６３；Ｙ）、Ｓ６１で取得したＡ／Ｄ変換値が、Ａ１センサの最小Ａ／Ｄ変換値（ボトム）であるか否かをチェックする（Ｓ６５）。現在の選択センサがＡ１センサでない場合（Ｓ６３；Ｎ）及びＳ６１で取得したＡ／Ｄ変換値が最小Ａ／Ｄ変換値でない場合（Ｓ６５；Ｎ）は、Ｓ６７及びＳ６９をスキップして、Ｓ７１へ進む。

Ｓ６１で取得したＡ／Ｄ変換値が最小Ａ／Ｄ変換値であれば（Ｓ６５；Ｙ）、Ａ１センサ出力のボトムを検出したので、該Ａ／Ｄ変換値をｂｖａｄ＿ｍｉｎとしてＲＡＭ３１ｂにストアすると共に、同Ａ／Ｄ変換値が得られたＡ／Ｄ変換ステップ数（カウンタ３１ｄの値）をｍｉｎ＿ｐｏｓとしてセットし（Ｓ６７）、さらにｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０をセットして（Ｓ６９）、Ｓ７１へ進む。ｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０は、Ａ１センサの最小Ａ／Ｄ変換値（ボトム）ｂｖａｄ＿ｍｉｎに達した時点でのＰＨｏｎタイマ時間Ｐ１（＝図３の時間ｔ３）とフリッカ周波数に応じたｄｅｌａｙ時間との和（Ｐ０＝Ｐ１＋ｄｅｌａｙ）により設定される。フリッカ周波数の判別前は、ｄｅｌａｙ時間に、デフォルトとしてフリッカ周波数５０Ｈｚ用の５ｍｓが設定される。このｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０は、Ａ１センサの最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎが検出される毎に更新される。

Ｓ７１では分割測光ＩＣ１８の選択センサを切り換え、Ｓ７３では分割測光ＩＣ１８の全測光センサの切り換えが終了したか否かをチェックする。本実施形態では、最初にＳ５９でＡ１センサを選択しているので、全測光センサの切り換えが終了すると、最後にＳ７１で再度Ａ１センサに切り換えられる。よって、Ｓ７３ではＡ１センサが選択されている場合にＹ（イエス）と判定され、Ａ１センサ以外の測光センサが選択されている場合にＮ（ノー）と判定される。全測光センサの切り換えが終了していなければ、Ｓ６１へ戻り、Ｓ６１〜Ｓ７１を繰り返し実行する（Ｓ７３；Ｎ）。分割測光ＩＣ１８の全測光センサの切り換えが終了していれば（Ｓ７３；Ｙ）、全測光センサに対してＳ６１〜Ｓ７１の処理が終了しているので、Ａ／Ｄ変換ステップ数をカウントするカウンタ３１ｄを＋１インクリメントし（Ｓ７５）、このカウンタ３１ｄの値がＳ５３またはＳ５７でセットしたループカウンタ値以上であるか否かをチェックし（Ｓ７７）、ループカウンタ値以上でなければＳ５９へ戻る（Ｓ７７；Ｎ）。カウンタ３１ｄの値がループカウンタ値に達するまでは、Ｓ５９〜Ｓ７７の処理が繰り返し実行される。カウンタ３１ｄの値がループカウンタ値以上になれば（Ｓ７７；Ｙ）、１回目のＰＨｏｎループ処理か否かをチェックし（Ｓ７９）、１回目のＰＨｏｎループ処理でなければそのままカメラ全体処理へリターンする（Ｓ７９；Ｎ）。

１回目のＰＨｏｎループ処理であれば（Ｓ７９；Ｙ）、Ａ１センサの最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎと、該最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎに隣接する周期の最小Ａ／Ｄ変換値との時間間隔（ボトム間隔）を、フリッカ周期として検出する（Ｓ８１〜Ｓ８５）。Ｓ６１で取得したＡ１センサのＡ／Ｄ変換値は、Ａ／Ｄ変換ステップ数に関連させてＲＡＭ３１ｂにメモリされている。具体的に先ず、Ｓ８１では、最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎに対応するＡ／Ｄ変換ステップ数ｍｉｎ＿ｐｏｓの値がループカウンタ値の（１／２）倍未満であるか否かをチェックする。ｍｉｎ＿ｐｏｓの値がループカウンタ値の（１／２）倍未満である場合は（Ｓ８１；Ｙ）、例えば図６（ａ）に示すように最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎが全Ａ／Ｄ変換ステップの前半範囲（１２ｍｓ＝５２ステップよりも前）に存在しているので、ｍｉｎ＿ｐｏｓよりも少なくとも５ｍｓ（２１ステップ）後からの範囲に２番目に小さいＡ／Ｄ変換値が存在する。よって、この場合には、Ａ／Ｄ変換ステップ数を引数ｉとし、ｍｉｎ＿ｐｏｓ＋２０≦ｉ≦ｍｉｎ＿ｐｏｓ＋４８の範囲でＡ１センサのＡ／Ｄ変換値が最小となる引数ｉを検出して、検出した引数ｉからｍｉｎ＿ｐｏｓを減算して算出した引数ａｎｓをＲＡＭ３１ｂにメモリする（Ｓ８３）。逆に、ｍｉｎ＿ｐｏｓの値がループカウンタ値の（１／２）倍以上である場合は（Ｓ８１；Ｎ）、例えば図６（ｂ）に示すように最小Ａ／Ｄ変換値ｂｖａｄ＿ｍｉｎが全Ａ／Ｄ変換ステップの後半範囲（１２ｍｓ＝５２ステップよりも後）に存在しているので、ｍｉｎ＿ｐｏｓよりも少なくとも５ｍｓ（２１ステップ）前からの範囲に２番目に小さいＡ／Ｄ変換値が存在する。よって、この場合には、Ａ／Ｄ変換ステップ数を引数ｉとし、ｍｉｎ＿ｐｏｓ−４８≦ｉ≦ｍｉｎ＿ｐｏｓ−２０の範囲でＡ１センサのＡ／Ｄ変換値が最小となる引数ｉを検出して、検出した引数ｉをｍｉｎ＿ｐｏｓから減算して算出した引数ａｎｓをＲＡＭ３１ｂにメモリする（Ｓ８５）。Ｓ８１またはＳ８３で算出した引数ａｎｓは、Ａ１センサのＡ／Ｄ変換値のボトム間隔、すなわち、フリッカ周期である。

続いて、フリッカ周波数が６０Ｈｚであるか否かを識別する６０Ｈｚフラグをクリアし（Ｓ８７）、Ｓ８３またはＳ８５で算出した引数ａｎｓが４０ステップ未満であるか否かをチェックする（Ｓ８９）。フリッカ周波数５０Ｈｚであるときのフリッカ周期は１０ｍｓ（４３ステップ）であり、フリッカ周波数６０Ｈｚであるときのフリッカ周期は８．３３ｍｓ（３６ステップ）である。引数ａｎｓが４０ステップ未満であれば（Ｓ８９；Ｙ）、フリッカ周波数６０Ｈｚと判定して６０Ｈｚフラグをセットし（Ｓ９１）、式；ｉｎｔｅｇ＿ｃｙｃｌｅ−（５−４．１６）によりフリッカ周波数６０Ｈｚ用のｄｅｌａｙ時間に補正してｉｎｔｅｇ＿ｃｙｃｌｅタイマを更新し（Ｓ９３）、カメラ全体処理にリターンする。引数ａｎｓが４０ステップ未満でなければ（Ｓ８９；Ｎ）、フリッカ周波数５０Ｈｚと判定して６０Ｈｚフラグをクリアしたまま、カメラ全体処理にリターンする。リターン後は、６０Ｈｚフラグがセットされていればフリッカ周波数６０Ｈｚ（＝フリッカ周期８．３３ｍｓ）、クリアされていればフリッカ周波数５０Ｈｚ（＝フリッカ周期１０ｍｓ）と識別される。

図７は、上述した一眼レフカメラの全体処理のＳ２５で実行されるＡＦ処理に関するフローチャートである。この処理に入ると先ず、測光スイッチＳＷＳがオンしているか否かをチェックする（Ｓ１０１）。測光スイッチＳＷＳがオンしていない場合は（Ｓ１０１；Ｎ）、ＡＦロックフラグ、ＡＧＣレベルシフトフラグ及び時間短縮要求フラグをすべてクリアして（０にセットして）（Ｓ１０３、Ｓ１０５、Ｓ１０７）、カメラ全体処理へリターンする。測光スイッチＳＷＳがオンしている場合は（Ｓ１０１；Ｙ）、ＡＦロックフラグに１がセットされているか否かによりＡＦロック状態か否かをチェックし（Ｓ１０９）、ＡＦロック状態であればそのまま何もせずにカメラ全体処理へリターンする（Ｓ１０９；Ｙ）。ＡＦロック状態でなければ（Ｓ１０９；Ｎ）、ＣＣＤ焦点検出素子６１の積分を実行させ、積分終了時にＣＣＤ焦点検出素子６１からのビデオ信号を入力してデフォーカス演算を行なう（Ｓ１１１）。そして、Ｓ１１１で算出したデフォーカス量が合焦とみなせる所定の合焦巾未満であるか否かをチェックし（Ｓ１１３）、合焦巾未満であればＡＦロックフラグに１をセットしてカメラ全体処理へリターンする（Ｓ１１３；Ｙ、Ｓ１１５）。デフォーカス量が合焦巾未満でなかった場合には（Ｓ１１３；Ｎ）、デフォーカス量に基づいてＡＦモータ３７の回転方向及び回転数（エンコーダ３７が出力するパルス数）をレンズ駆動量として算出し（Ｓ１１７）、この算出したレンズ駆動量に基づいてＡＦモータ３３を駆動させ（Ｓ１１９）、カメラ全体処理へリターンする。

図８は、上述したＡＦ処理のＳ１１１で実行される積分処理に関するフローチャートである。この処理に入ると先ず、ＣＣＤ焦点検出素子６１の積分開始タイミングに達するまで待機状態を維持する積分開始タイミングチェック処理を実行し（Ｓ１２１）、ＣＣＤ焦点検出素子６１の積分開始タイミングに達した時点で積分開始通信を実行する（Ｓ１２３）。この積分開始通信によりＣＣＤ焦点検出素子６１の制御回路６５が積分開始指令を入力すると、ラインセンサＩ及びモニタセンサＭの積分が開始される。

続いて、積分ＯＲ信号を入力したか否か、つまり、いずれかのモニタセンサＭのモニタ信号（出力電圧）が所定の閾値に達したか否かをチェックする（Ｓ１２５）。積分ＯＲ信号が出力されていないときは、各センサ毎に積分時間を更新してＳ１２９へ進む（Ｓ１２５；Ｎ、Ｓ１２７）。積分ＯＲ信号が出力されているときは（Ｓ１２５；Ｙ）、積分終了情報通信を実行し（Ｓ１３３）、該積分終了情報通信で入力したモニタセンサＭの積分終了情報から、積分中のラインセンサＩがあるか否かをチェックする（Ｓ１３５）。積分中のラインセンサＩがある場合は積分中のラインセンサＩの積分時間を更新してＳ１２９へ進み（Ｓ１３５；Ｙ、Ｓ１３７）、積分中のラインセンサがなければそのままＳ１２９へ進む（Ｓ１３５；Ｎ）。

Ｓ１２９では、所定の最大積分時間が経過したか否かをチェックする。最大積分時間が経過していなければ（Ｓ１２９；Ｎ）、積分ＡＮＤ信号を入力したか否かにより全てのラインセンサＩの積分が終了したか否かをチェックして（Ｓ１３１）、全てのラインセンサＩの積分が終了していなければＳ１２５へ戻り（Ｓ１３１；Ｎ）、全てのラインセンサＩの積分が終了していればＳ１４１へ進む（Ｓ１３１；Ｙ）。一方、全てのラインセンサＩの積分が終了する前に最大積分時間が経過していたときは（Ｓ１２９；Ｙ）、モニタセンサＭの積分時間に基づいてＡＧＣレベルを設定してＳ１４１へ進む（Ｓ１３９）。

Ｓ１４１では、積分終了通信を実行する。この積分終了通信によりＣＣＤ焦点検出素子６１の制御回路６５が積分終了指令を入力すると、積分中であればラインセンサＩの積分が強制終了され、すべてのラインセンサＩの積分電荷をＣＣＤ電荷検出部６４により画素単位の電圧信号に変換させたビデオ信号が、ＶＯＵＴ信号としてメインＣＰＵ３１へ出力される。

続いて、ＶＯＵＴ信号（ビデオ信号）を入力し、所定のポートＳＰ信号に同期してＡ／Ｄ変換し（Ｓ１４３）、このＶＯＵＴ信号のＡ／Ｄ変換値に基づいてデフォーカス演算を実行する（Ｓ１４５）。デフォーカス演算終了後は、ＡＦ処理にリターンする。

図９は、上述した積分処理のＳ１２１で実行される積分開始タイミングチェック処理に関するフローチャートである。この処理に入ると先ず、ｌｏｏｐ時間に初期値０をセットし（Ｓ１５１）、ｃｙｃｌｅタイマ時間を設定する（Ｓ１５３）。ｃｙｃｌｅタイマ時間は、ｉｎｔｅｇ＿ｃｙｃｌｅ基準点Ｐ０から現在までの経過時間であり、式；ｃｙｃｌｅタイマ時間＝現在のＰＨｏｎループタイマ時間Ｐｘ−ｉｎｔｅｇ＿ｃｙｃｌｅ基準点でのＰＨｏｎループタイマ時間Ｐ０により算出される。

続いて、ｌｏｏｐ時間が０であるか否かをチェックし（Ｓ１５５）、ｌｏｏｐ時間が０でなければＳ１５７をスキップしてＳ１５９へ進み（Ｓ１５５；Ｎ）、ｌｏｏｐ時間が０であれば次の積分開始タイミングを規定するためにｌｏｏｐ時間を更新設定してＳ１５９へ進む（Ｓ１５５；Ｙ、Ｓ１５７）。ｌｏｏｐ時間は、上述したように、演算式：ＡＢＳ（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）×基準周期Ｔにより算出する。なお、演算式：ＡＢＳ（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）は引数（ｃｙｃｌｅタイマ時間／基準周期Ｔ＋１）に与えられた値以下で最も大きな整数値であり、基準周期Ｔはフリッカ周波数５０Ｈｚのとき１０ｍｓ、フリッカ周波数６０Ｈｚのとき８．３３ｍｓである。ｌｏｏｐ時間は基準周期Ｔの整数倍である。

Ｓ１５９では、ｃｙｃｌｅタイマ時間がｌｏｏｐ時間以上であるか否かをチェックする。ｃｙｃｌｅタイマ時間がｌｏｏｐ時間以上でなければ（Ｓ１５９；Ｎ）、Ｓ１５３へ戻って、Ｓ１５３〜Ｓ１５９を繰り返し実行する。すなわち、ｃｙｃｌｅタイマ時間がｌｏｏｐ時間に達するまでは、Ｓ１５３でｃｙｃｌｅタイマ時間が更新されつつ、待機状態が維持される。そしてｃｙｃｌｅタイマ時間がｌｏｏｐ時間以上になったときに（Ｓ１５９）、積分処理へリターンする。

以上の本実施形態によれば、測光センサ出力のボトム間隔に基づいて照明光フリッカ周期（周波数）を判定し、この照明光フリッカ周期に対して毎回同じタイミングでＣＣＤ焦点検出素子６１の積分動作を開始させるので、各回の積分動作で受ける照明光フリッカの影響は一様になる。すなわち、照明光フリッカの影響を排除することができる。よって、照明光フリッカの影響で各回の積分動作毎にＣＣＤ焦点検出素子６１の出力レベルが変動することはなく、安定した積分出力レベルが得られる。本実施形態によれば、モニタ開口部ＭＡとモニタ電荷検出部６２の積分値にずれが生じても、該ずれ量は照明光フリッカの影響を受けずに一定となるので、モニタ電荷検出部６２の積分値に基づいてモニタ開口部ＭＡでの積分値を補正する等の措置をとることができる。これに対し、従来のようにＣＣＤ焦点検出素子６１の積分動作を照明光フリッカ周期に対して任意のタイミングで開始した場合には、フリッカの影響を受けてモニタ開口部ＭＡとモニタ電荷検出部６２での積分値のずれが増減してしまうので、安定した積分出力レベルを得られない。

本実施形態では、測光センサ出力のボトム間隔からフリッカ周期を判定しているが、測光センサ出力のピーク間隔に基づいてフリッカ周期を判定してもよい。あるいは、測光センサ出力が所定の閾値に達した時点（ポイント）を検出し、このポイント検出間隔に基づいてフリッカ周期を判定する態様であってもよい。

また本実施形態では、照明光フリッカのピークでＣＣＤ焦点検出素子６１の積分動作を開始させているが、照明光フリッカ周期に対して毎回同一のタイミングであれば、フリッカ周期中のどの位置から積分動作を開始させてもよい。

本発明は、一眼レフカメラに限らず、コンパクトカメラ及びデジタルカメラにも適用可能である。

本発明の焦点検出装置を搭載する一眼レフカメラの主要構成を示すブロック図である。 図１に示すＡＦモジュールの主要部を示すブロック図である。 図１に示すＣＣＤ焦点検出素子の積分制御動作に関するタイミングチャートである。 図１に示す一眼レフカメラのカメラ全体処理に関するフローチャートである。 図４のカメラ全体処理で実行される測光処理に関するフローチャートである。 図５の測光処理で実行される、Ａ１センサ出力のＡ／Ｄ変換値の最小値探索を説明する概念図である。 図４のカメラ全体処理で実行されるＡＦ処理に関するフローチャートである。 図７のＡＦ処理で実行される積分処理に関するフローチャートである。 図８の積分処理で実行される積分開始タイミングチェックに関するフローチャートである。 モニタ開口部（受光蓄積部）から電荷検出部までの転送距離が長い場合の（ａ）モニタ開口部での積分波形、（ｂ）電荷検出部での積分波形を示す概念図である。

符号の説明

１１ カメラボディ
１８ 分割測光ＩＣ
２１ 周辺部制御用回路
３１ メインＣＰＵ
３１ａ ＲＯＭ
３１ｂ ＲＡＭ
３１ｃ タイマ
３１ｄ カウンタ
３１ｅ 第１Ａ／Ｄ変換器
３１ｆ Ｄ／Ａ変換器
３１ｇ 第２Ａ／Ｄ変換器
３１ｈ パルスカウンタ
３２ ＡＦモータドライバ
３３ ＡＦモータ
３７ エンコーダ
５１ 撮影レンズ
６０ ＡＦモジュール
６１ ＣＣＤ焦点検出素子
６２ モニタ電荷検出部
６３ オートゲインコントローラ（ＡＧＣ回路）
６４ ＣＣＤ電荷検出部
６５ 制御回路
Ｉ ラインセンサ（ＣＣＤラインセンサ）
Ｍ モニタセンサ
ＩＡ 受光蓄積部
ＭＡ モニタ開口部（受光面；受光蓄積部）
ＩＢ 電荷転送部
ＭＢ 遮光画素部

Claims (4)

1. 受光した被写体光を光電変換して積分し、該積分電荷を画素単位のビデオ信号として出力するＡＦセンサと、
   受光量に応じて光電変換した電気信号を測光信号として出力する測光センサと、
   この測光センサの出力変動から、受光した被写体光のフリッカ周期を判定するフリッカ周期判定手段と、
   このフリッカ周期判定手段が判定したフリッカ周期に同期させて、前記ＡＦセンサの積分を開始させる制御手段と、
   を備えたことを特徴とする焦点検出装置。
2. 請求項１記載の焦点検出装置において、前記フリッカ周期判定手段は、測光センサ出力のボトムまたはピークを検出し、このボトムまたはピーク間隔からフリッカ周期を判定しており、
   前記制御手段は、測光センサ出力のボトムまたはピークが検出されてから所定のディレイ時間が経過した時を積分サイクル基準点とし、この積分サイクル基準点からの経過時間が前記フリッカ周期の整数倍に達した時に、前記ＡＦセンサの積分を開始させる焦点検出装置。
3. 請求項１記載の焦点検出装置において、前記フリッカ周期判定手段は、測光センサ出力が所定の閾値に達するポイントを検出し、このポイント検出間隔からフリッカ周期を判定しており、
   前記制御手段は、測光センサ出力のポイントが検出されてから所定のディレイ時間が経過した時を積分サイクル基準点とし、この積分サイクル基準点からの経過時間が前記フリッカ周期の整数倍に達した時に、前記ＡＦセンサの積分を開始させる焦点検出装置。
4. 請求項２または３記載の焦点検出装置において、前記フリッカ周期判定手段は、前記ボトム又はピーク間隔あるいは前記ポイント検出間隔が所定間隔以上であればフリッカ周波数５０Ｈｚと判定し、同所定間隔未満であればフリッカ周波数６０Ｈｚと判定する焦点検出装置。
   
   

Images