JP2005502197A - 金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 - Google Patents
金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 Download PDFInfo
- Publication number
- JP2005502197A JP2005502197A JP2003525695A JP2003525695A JP2005502197A JP 2005502197 A JP2005502197 A JP 2005502197A JP 2003525695 A JP2003525695 A JP 2003525695A JP 2003525695 A JP2003525695 A JP 2003525695A JP 2005502197 A JP2005502197 A JP 2005502197A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- plasma
- chalcogenide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5846—Reactive treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0623—Sulfides, selenides or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/542—Controlling the film thickness or evaporation rate
- C23C14/544—Controlling the film thickness or evaporation rate using measurement in the gas phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of the switching material, e.g. post-treatment, doping
- H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
Abstract
金属ドープトカルコゲニド層と、このようなドープトカルコゲニド層を含む装置とを形成する方法は、プラズマを使用し、金属蒸着と同時にカルコゲニド層中に金属の拡散を生じさせるステップを含む。前記プラズマは、ネオン又はヘリウムのような小さい原子量の少なくとも１つの希ガスを含む。前記プラズマは、金属ターゲットをスパッタするのに十分なスパッタ発生量と、スパッタされた金属を前記カルコゲニド層中に拡散させるのに十分な放射スペクトルのＵＶ成分とを有する。このような方法を使用し、導電層を前記ドープトカルコゲニド層上に（その場所に）形成することができる。不揮発性カルコゲニドメモリ装置のような集積回路装置において、金属蒸着と同時のカルコゲニド層のドーピングと、前記カルコゲニド層のドーピングによる導電層の（その場所における）形成とは、前記装置基板をツールからツールへ移動する結果として生じる汚染と物理的損傷とを減らし、したがって、改善された装置の信頼性を促進させる。
Description
【技術分野】
【０００１】
本発明は、一般に集積回路メモリ装置に関し、特にカルコゲニドメモリ素子の製造におけるカルコゲニド材料の金属ドーピングと、このようなメモリ素子を含む集積回路装置とに関する。
【背景技術】
【０００２】
電気的にプログラム可能かつ消去可能な材料、すなわち、一般に抵抗状態と一般に同通状態との間で電気的に切り替えることができる材料は、当該技術分野においてよく知られている。カルコゲニド材料は、半導体産業において、特に不揮発性メモリ装置の製造において使用が見られるこのような材料の例の１つのクラスである。
【０００３】
カルコゲニド材料は、１つ以上のカルコゲンと、カルコゲンより陽性の１つ以上の元素とから形成された化合物である。カルコゲンは、慣例的なＩＵＰＡＣ版の周期律表のＶＩＢ族元素、すなわち、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）及びポロニウム（Ｐｏ）である。前記より陽性の元素は、一般にＩＶＢ族及びＶＢ族から選択される。不揮発性メモリ装置に関する代表的な組み合わせは、セレン及び／又はテルルと、ゲルマニウム（Ｇｅ）及び／又はアンチモン（Ｓｂ）である。しかしながら、ヒ素（Ａｓ）及び硫黄のような他の組み合わせも既知である。
【０００４】
所望の電気特性を得るために、カルコゲニド材料は、しばしば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）又はアルミニウム（Ａｌ）のような金属をドープされる。図１Ａ−１Ｄは、簡単なカルコゲニドメモリ素子１００の製造を示す。カルコゲニドメモリ素子の基本的な構造は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたカルコゲニド材料とを含む。カルコゲニドメモリ装置の追加の細部は、カルコゲニドメモリ素子の基本的構造におけるバリエーションの例と共に、１９９９年１２月７日にウォルステンホルム（Wolstenholme）他に発行された米国特許第５９９８２４４号明細書と、１９９９年７月６日にレインバーグ（Reinberg）に発行された米国特許第５９２０７８８号明細書と、１９９８年１１月１７日にサンドゥ（Sandhu）他に発行された米国特許第５８３７５６４号明細書とにおいて与えられ、これらの文献の各々は、本開示の譲受人に一般に譲り受けられる。一般に、カルコゲニドメモリ素子は、集積回路装置の一部として半導体ウェハ又は他の基板上に形成される。
【０００５】
カルコゲニドメモリ素子は、代表的に単一のビット、例えば、第１論理状態に対応する低抵抗率（高導電率）と、第２論理状態に対応する高抵抗率（低導電率）とを格納する。前記カルコゲニドメモリ素子の異なったレベルの抵抗率は、しきい値電位未満の読み出し電位を印加する当該技術分野においてよく知られる電流感知技術を使用して感知される。
【０００６】
カルコゲニドメモリ素子を、前記ドープトカルコゲニド材料に変化する電界を印加することによって導電率状態間で電気的に切り替えることができる。あるしきい値電位より高いプログラミング電位を印加することによって、金属ドーパント原子は、樹木状構造において整列すると考えられ、これによって、導電チャネルを形成し、前記カルコゲニド材料の抵抗率が低下する。この変化は、反対の極性を有する電位を印加することによって可逆である。前記しきい値電位未満の高さを有するある範囲の印加電位すなわち読み出し電位を、前記ドープトカルコゲニド材料の抵抗率を変化させることなく印加することができる。これらの読み出し電位を、前記ドープトカルコゲニド材料の抵抗値と、したがって前記メモリ素子のデータ値とを検知するために、前記カルコゲニドメモリ素子に印加することができる。
【０００７】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置と異なり、不揮発性メモリ装置は、そのプログラムされた状態を保持するのに周期的なリフレッシュを必要としない。代わりに、不揮発性メモリ装置を、しばしば年において測定される延長された時間周期の間、そのメモリセルにおいて格納された情報を失うことなく、電源から分離することができる。不揮発性メモリにおいて使用するのに最も適したカルコゲニド材料は、したがって、印加電圧が前記しきい値電位を越えない場合、これらの抵抗率の程度を無期限に保持する傾向にあるであろう。
【０００８】
図１Ａにおいて、第１電極１１０を形成し、カルコゲニド層１１５を第１電極１１０の上に被せて形成する。上記で注意したように、カルコゲニド層１１５の電気特性を、カルコゲニド材料へ金属をドーピングすることによって改善することができる。これを、代表的に、金属原子の拡散を光子誘導する光ドーピングとして知られるプロセスによって行うこのプロセスにおいて、図１Ａに示すように、金属層１２０を最初にカルコゲニド層１１５上に形成する。金属層１２０は、代表的に、銅、銀、金、アルミニウム、又は他の高拡散金属を含む。第１電極１１０及び／又は金属層１２０の形成を、代表的に、真空チャンバにおいて、例えば真空スパッタリングプロセスを使用して行う。
【０００９】
図１Ｂにおける光ドーピングプロセスを続けるために、電磁放射１２５を金属層１２０に向け、結果として、金属層１２０からカルコゲニド層１１５中への金属原子の拡散が生じる。電磁放射１２５は、一般的に紫外（ＵＶ）光である。金属原子をカルコゲニド層１１５中へ打ち込むと、結果として、前記カルコゲニド材料と拡散された金属とを含むドープトカルコゲニド層１３０が生じる。一般に、前記半導体ウェハを前記真空チャンバから除去し、ウェハ表面をＵＶ光源に露出しなければならない。
【００１０】
前記光ドーピングプロセスを、一般に、図１Ｃに示すように、金属層１２０がドープトカルコゲニド層１３０中に完全に拡散するまで行う。金属層１２０の厚さを、所望のドーピングレベルをドープトカルコゲニド層１３０において達成することができるように選択すべきである。しかしながら、光子によって生じる金属の所望の拡散を生じさせるため、金属層１２０を十分に、例えば数１００オングストロームまで薄くし、電磁放射１２５の伝達可能にさせなければならない。図１Ｄに示すように、次に第２電極１５０をドープトカルコゲニド層１３０及び金属層１２０の任意の残りの部分の上に形成し、カルコゲニドメモリ素子１００を製造する。第１電極１１０及び／又はカルコゲニド層１１５に関するように、第２電極１５０の形成も代表的にバキュームチャンバにおいて行う。第２電極１５０を、好適には、第１電極１１０と異なった仕事関数（φｍ）を有する材料とする。前記仕事関数は、材料の表面から電子を除去するのに必要なエネルギーの程度である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前記慣例的な光ドーピングプロセスにはいくつかの欠点がある。前記プロセスは、上述した種々のプロセス段階中に前記半導体ウェハを前記真空チャンバに出し入れするにつれて、時間を消費するおそれがある。この種々のプロセス設備間の前記半導体ウェハの移動は、輸送中の汚染又は他の損傷の可能性も増す。また、前記金属層は、光子によって生じる金属の有効な拡散のために薄くなければならないため、前記金属層の必要な厚さが結果として前記電磁放射の過度の反射を生じるにつれて、所望のドーピングレベルを単一の光ドーピングプロセスによって有効に達成できないかもしれない。
【００１２】
上述した理由と、本命最初を読み、理解する当業者には明らかになる後述する他の理由とのため、当該技術分野においてカルコゲニドメモリ素子を製造する代わりの方法に対して必要性がある。
【課題を解決するための手段】
【００１３】
金属ドープトカルコゲニド層と、このようなドープトカルコゲニド層を含む装置とを形成する方法をここで説明する。本方法は、プラズマを使用し、金属蒸着と同時に金属をカルコゲニド層中に拡散させるステップを含む。前記プラズマは、ネオン又はヘリウムのような低い原子量の少なくとも１つの希ガスを含む。前記プラズマは、金属ターゲットをスパッタするのに十分なスパッタ発生量と、スパッタされた金属を前記カルコゲニド層中に拡散させるのに十分な放射スペクトルのＵＶ成分とを有する。このような方法を使用し、導電層を前記ドープトカルコゲニド層上に形成することができる。不揮発性カルコゲニドメモリ装置のような集積回路装置において、金属蒸着と同時のカルコゲニド層のドーピングと、前記カルコゲニド層のドーピングによる導電層の形成とは、前記装置基板をツールからツールへ移動する結果として生じる汚染と物理的損傷とを減らし、したがって、改善された装置の信頼性を促進させる。
【００１４】
他の実施例に関して、本発明は、ドープトカルコゲニド層を形成する方法を提供する。この方法は、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含むプラズマを使用して金属をスパッタするステップと、前記スパッタされた金属を前記プラズマによって発生されたＵＶ成分を使用してカルコゲニド材料の層中へ打ち込むステップとを含む。
【００１５】
他の実施例に関して、本発明は、ドープトカルコゲニド層を形成する方法を提供する。本方法は、カルコゲニド材料の層を形成するステップと、少なくとも２つの希ガスを含むプラズを使用し、前記カルコゲニド材料の層状に金属をスパッタするステップとを含む。前記プラズマは、前記スパッタされた金属をＵＶ強調拡散によって前記カルコゲニド材料の層中に打ち込むことができるＵＶ成分を有するスペクトルを放射する。一実施例に関して、前記プラズマの成分を、所望のスパッタリング効率を発生するのに十分な平均原子量を有するように選択する。他の実施例に関して、前記プラズマの成分を、前記プラズマの放射スペクトルのＵＶ成分の所望の相対強度を有するように選択する。依然として他の実施例に関して、前記プラズマの成分を、前記プラズマの所望の放射スペクトルを有するように選択する。
【００１６】
一実施例に関して、本発明は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法を提供する。本方法は、前記第１電極上にカルコゲニド層を形成するステップと、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して金属を前記カルコゲニド層上にスパッタし、金属を前記カルコゲニド層中へ拡散させ、これによって前記ドープトカルコゲニドを形成するステップと、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して金属を前記カルコゲニド層上にスパッタし、これによって前記第２電極を形成するステップとを含む。他の実施例に関して、前記第１プラズマ及び第２プラズマを同じプラズマとする。依然として他の実施例に関して、前記第１プラズマの成分を、前記第２プラズマを発生するように変更する。このような成分の変更は、スパッタリング段階間を切り替えるステップとして生じてもよく、又は、前記金属のスパッタリングと同時に生じてもよい。
【００１７】
他の実施例に関して、本発明は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法を提供する。本方法は、前記第１電極上にカルコゲニド層を形成し、本質的にネオンから成る供給ガスから発生された第１プラズマを使用して銀を前記カルコゲニド層上にスパッタし、銀を前記カルコゲニド層中に拡散させ、これによって前記ドープトカルコゲニド層を形成するステップと、本質的にアルゴンから成る供給ガスから発生された第２プラズマを使用して銀を前記ゴープトカルコゲニド層上にスパッタし、これによって前記第２電極を形成するステップとを含む。
【００１８】
依然として他の実施例に関して、本発明は、不揮発性メモリ装置を形成する方法を提供する。本方法は、ワードラインを形成するステップと、前記ワードラインに結合した第１電極を形成するステップとを含み、各々のワードラインを２つ以上の第１電極に結合する。本方法は、各々の第１電極上にカルコゲニド層を形成し、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して金属を各々のカルコゲニド層上にスパッタし、金属を各々のカルコゲニド層中に拡散させ、これによってドープトカルコゲニド層を形成するステップをさらに含む。本方法は、第２の異なったプラズマを使用して金属を各々のドープトカルコゲニド層上にスパッタし、これによって第２電極を形成するステップを依然としてさらに含む。前記第２プラズマは、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含んでもよい。代わりに又は加えて、前記第２プラズマは窒素（Ｎ２）を含み、前記第２電極を窒化金属材料で形成するようにしてもよい。本方法は、前記第２電極に結合したビットラインを形成するステップを依然としてさらに含み、各々のビットラインを２つ以上の第２電極に結合する。各々のダイオードを第２電極とビットラインとの間に置き、各々の第２電極がダイオードを経てビットラインに結合されるようにする。代わりに、各々のダイオードを、第１電極とワードラインとの間に置き、各々の第１電極がダイオードを経てワードラインに結合されるようにしてもよい。
【００１９】
本発明の他の実施例は、変化する範囲の方法を含む。
【発明を実施する最良の形態】
【００２０】
以下の本発明の詳細な説明において、その一部を形成し、本発明を実施することができる説明的な特定の実施例によって示す添付図面を参照する。これらの実施例を、当業者が本発明を実施することを可能にするのに十分なほど詳細に説明し、他の実施例を使用してもよく、プロセス、電気的又は機械的な変更を、本発明の範囲から逸脱することなく行えることを理解すべきである。以下の説明において使用する用語、ウェハ又は基板は、任意の基礎半導体構造を含む。例は、シリコンオンサファイア（ＳＯＳ）技術、シリコンオンインシュレータ（ＳＯＩ）技術、薄膜トランジスタ（ＴＦＴ）技術、ドープト及びアンドープト半導体、基礎半導体構造によって支持されたシリコンのエピタキシャル層、及び、当業者によく知られている他の半導体構造を含む。さらに、以下の説明においてウェハ又は基板を参照する場合、以前のプロセスステップを使用し、前記基礎半導体構造において領域／接合を形成したかもしれず、ウェハ及び基板という用語は、下にあるこのような領域／接合を含む層を含む。したがって、以下の詳細な説明は、限定する意味において取るべきではなく、本発明の範囲は、添付した請求項とこれらの等価物によってのみ規定される。
【００２１】
図２Ａ−２Ｄは、本発明の一実施例による集積回路装置の一部としてのカルコゲニドメモリ素子２００の製造を示す。図２Ａ−２Ｄは、種々のプロセス段階中にとった断面図である。
【００２２】
図２Ａにおいて、下側すなわち第１電極２１０を基板（図示せず）上に形成する。第１電極２１０は、導電材料を含む。例は、導電性にドープされたポリシリコン、カーボン（Ｃ）、金属、合金、金属珪化物、導電性金属窒化物及び導電性金属酸化物を含む。第１電極２１０は、２つ以上の導電材料をさらに含む。例えば、第１電極２１０は、モリブデン（Ｍｏ）の上に重なる炭素の層、又は、チタン窒化物（ＴｉＮ）の上に重なるタングステン（Ｗ）を含んでもよい。加えて、第１電極２１０は、下に又は上に重なる層と隣接する粘着又はバリア層を含んでもよい。任意の粘着又はバリア層を、好適には、カルコゲニドメモリ素子２００のプログラミングに干渉しないように導電性とすべきである。一実施例に関して、第１電極２１０は銀を含む。他の実施例に関して、第１電極２１０を銀の層とする。
【００２３】
第１電極２１０を、好適には、物理蒸着法（ＰＶＤ）プロセスを使用して形成する。例は、真空又は熱蒸着、電子ビーム蒸着及び当該技術分野においてよく知られているスパッタリング技術である。ＰＶＤプロセスにおいて、蒸着すべき材料を含むソース又はターゲットを蒸発させ、前記蒸発したターゲット材料のいくらか又はすべてのイオン化を含んでもよい。前記基板に衝突する前記蒸発した及び／又はイオン化した種は、前記基板上に蒸着することができる。ＰＶＤプロセスは、ＰＶＤプロセスにおいて使用するソース又はターゲットの純度によってのみ制限される高純度の層を形成するこれらの一般的な能力に関して好まれる。しかしながら、蒸発した化学前駆物質を基板表面において吸収させ、反応させ、第１電極２１０を形成する化学蒸着法（ＣＶＤ）プロセスのような他の蒸着技術を使用してもよい。
【００２４】
一実施例に関して、第１電極２１０は、約５００−１０００Åの厚さを有する。他の実施例に関して、第１電極２１０は、約７００Åの厚さを有する。
【００２５】
第１電極２１０の形成に続いて、カルコゲニド層２１５を第１電極２１０上に形成する。第１電極２１０に関するように、カルコゲニド層２１５を、好適にはＰＶＤプロセスを使用して形成するが、他の蒸着技術を使用して形成してもよい。一実施例に関して、カルコゲニド層２１５は、慣例的なＩＵＰＡＣ版の周期律表のＶＩＢ族元素、すなわち、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）及びポロニウム（Ｐｏ）のうち１つ以上と、慣例的なＩＵＰＡＣ版の周期律表のＩＶＢ族及びＶＢ族元素、すなわち、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）のうち１つ以上とを含むカルコゲニド材料を含む。より特には、カルコゲニド層２１５は、セレン及び／又はテルルと、ゲルマニウム及び／又はアンチモンの組み合わせを含むカルコゲニド材料を含む。一実施例に関して、カルコゲニド層２１５は、セレン化ゲルマニウム（ＧｅＳｅ又はＧｅＳｅ２）を含む。
【００２６】
一実施例に関して、カルコゲニド層２１５は、約３００−７００Åの厚さを有する。他の実施例に関して、カルコゲニド層２１５は、約５００Åの厚さを有する。
【００２７】
図２Ｂに示すように、カルコゲニド層２１５に、スパッタリングプロセスを使用して金属２４０をドープし、ドープトカルコゲニド層２３０を生じさせる。ドープトカルコゲニド層２３０を、所望のドーピングレベルにドープする。一実施例に関して、前記所望のドーピングレベルは、金属２４０で飽和されたドープトカルコゲニド層２３０を生じる。他の実施例に関して、前記所望のドーピングレベルは、過飽和ドープトカルコゲニド層２３０を生じる。依然として他の実施例に関して、前記所望のドーピングレベルは、ドープトカルコゲニド層２３０において約１５−３０重量パーセントの金属２４０である。
【００２８】
スパッタリングを行う装置の一例は、米国、カリフォルニア州、サンタクララ、アプライドマテリアルから商業的に利用可能なＥＮＤＵＲＡ（登録商標）システムを含んでもよい。このような装置において発生されたプラズマは、ＵＶ成分を放射し、したがって、前記スパッタリングプロセス中に光子強調拡散を生じる。
【００２９】
図３は、本発明の実施例に使用するのに適したあるＰＶＤ装置３１０の図式的なイラストである。ＰＶＤ装置３１０に精通している人たちは、単純化した図式であり、代表的なＰＶＤ装置は、追加の又は代わりの構成要素を含んでもよいことを認識するであろう。
【００３０】
基板３１２を含む導電性台３１４を、蒸着チャンバ３１６中に置く。台３１４を直流電源３２４に接続する。ガス注入口３１８を、チャンバ３１６中への成分ガスの導入のために設ける。前記成分ガスは、プラズマ３２２を作る。前記成分ガスを、一般的に、装置３１０の動作中に連続的に蒸着チャンバ３１６に供給する。ここで使用したように、成分ガスは、スパッタプロセス中に形成された蒸発ターゲット材料をなにも含まない。
【００３１】
直流電源３２８に接続されたスパッタターゲット３２６を、チャンバ３１６内に置く。ターゲット３２６を、スパッタすべき材料で形成された板としてもよい。カルコゲニド層２１５のドーピングにおいてスパッタすべき材料の例は、銅、銀、金及びアルミニウムのような高拡散金属を含む。余分の又は消費されたガスを、蒸着チャンバ３１６から穴３２９を経て真空ポンプ（図示せず）によって吸い出す。
【００３２】
マグネトロン配置において、磁石３２７は、プラズマ３２２の発生において援助する。プラズマ３２２を、カソードとしてのターゲット３２６と、アノードとしての基板３１２とを横切ったバイアスの印加によって形成する。磁石３２７は、しばしばターゲット３２６の背後に置かれる。
【００３３】
前記プラズマによって放射されるＵＶ成分を増加するために、小さい原子量の希ガスを前記プラズマに加える。特に、前記プラズマを、少なくとも一部、ネオン（Ｎｅ）及び／又はヘリウム（Ｈｅ）を使用して形成する。前記プラズマは、他の成分ガスをさらに含んでもよい。一例は、スパッタリングプロセスにおいて一般に使用されるアルゴン（Ａｒ）である。アルゴンのスペクトルはＵＶ成分を有する上、その相対強度はネオン又はヘリウムのものと比べて比較的低く、結果として、金属拡散のレートがより低くなる。一実施例に関して、前記ドーピングプロセス中に使用されるプラズマを、本質的にネオンから成る供給ガスから発生する。他の実施例に関して、前記ドーピングプロセス中に使用されるプラズマはヘリウムを含む。依然として他の実施例に関して、前記ドーピングプロセス中に使用されるプラズマは少なくともアルゴン及びネオンを含む。前記プラズマを、そのＵＶ成分を増加するために本質的にヘリウムから成る供給ガスから発生することもできるが、このような使用は、スパッタリング効率において望ましくない低下を招くおそれがある。より小さい原子量のガスの使用は、結果として、慣例的なＰＶＤプロセスよりはるかに高い動作圧力、例えば３０−３００ｍＴｏｒｒを生じるかもしれない。
【００３４】
前記プラズマの発生において使用するガスの体積比率を調節することによって、最も小さい原子量のガスと、最も大きい原子量のガスとの間の任意の平均原子量を有するプラズマを発生することができる。この方法において、所望のスパッタリング効率を容易にするのに十分な平均原子量を有するプラズマを形成することができる。スパッタリング効率は、一般に、入射イオンあたりに放出されたターゲット原子の数に関し、代表的に約０．５−１．５の範囲である。スパッタリング効率は、スパッタインプランテーション又は蒸着のレートを大部分決定する。スパッタリング効率は、入射イオンの方向、ターゲット材料、衝撃イオンの質量、衝撃イオンのエネルギー、線量、結晶状態及び表面結合エネルギーを含む多数の要因に依存する。
【００３５】
３つ以上のガスが前記プラズマを形成する場合、これらのガスの多数の組み合わせが同じ平均原子量を発生することができることに注意されたい。例えば、体積を基準にして５％アルゴン、７８％ネオン及び１７％ヘリウムの混合物は、体積を基準にして１０％アルゴン、６７％ネオン及び２３％ヘリウムの混合物と同じ平均原子量を有する。
【００３６】
前記プラズマにおけるガスの体積割合を調節することによって、個々のガスのスペクトルの合成であるＵＶ成分を有し、一般に、前記プラズマにおけるガスのうち最も小さい相対強度のものと、前記プラズマにおけるガスのうち最も大きい相対強度のものとの間の相対強度を有するプラズマを発生することもできる。この方法において、その合成ＵＶ成分の相対強度が、前記スパッタされた金属の光子によって生じる所望のレベルの拡散を生じるのに十分なプラズマを形成することができる。３つ以上のガスが前記プラズマを形成する場合、これらのガスの多数の組み合わせが、同じ相対強度を有するＵＶ成分を放射することができることに注意されたい。
【００３７】
上記を考慮して、その放射ＵＶ成分の所望の相対強度と、所望の平均原子量とを有するプラズマを、２つ以上の成分ガスとこれらの相対体積割合とを選択することによって選択することができる、すなわち、ある値に達することは、他の値における妥協を必要とするかもしれない。ある妥協の方法は、所望の相対強度を有するプラズマを発生する成分ガスの組み合わせを決定し、次に、これらの成分ガスの組み合わせのうち、所望の原子量に近い平均原子量を有するものを選択することである。他の方法は、所望の平均原子量を有するプラズマを発生する成分ガスの組み合わせを決定し、次に、前記成分ガスのこれらの組み合わせのうち、所望の相対強度に近いＵＶ成分の相対強度を有するものを選択することである。
【００３８】
異なったプラズマのＵＶ成分は、異なったスペクトルを有するかもしれないが、同じ相対強度を有するかもしれない。前記スペクトルは拡散レートに影響するかもしれないため、結果として生じるプラズマにおける特定の放射スペクトルを発生することが望ましいかもしれない。したがって、一実施例に関して、成分ガスの混合物を、結果として生じるプラズマの所望のスペクトルを発生するように選択する。他の実施例に関して、成分ガスの混合物を、ネオンから成るプラズマより高いレベルの可視成分を有する、結果として生じるプラズマの所望のスペクトルを発生するように選択する。他の実施例に関して、結果として生じるプラズマにおける所望のスペクトルを発生することができる成分ガスの混合物を、ターゲットスパッタ効力を生じるように選択する。一般に、カルコゲニド層２１５のドーピング中のスパッタリングプロセスにおいて使用するプラズマの成分ガスを、所望の拡散及びスパッタリングレートを生じるように選択する。
【００３９】
前記プラズマ構成がどのように拡散に影響するかの例として、異なったプラズマを使用するが、そうでなければ比較できるプロセス条件においてセレン化ゲルマニウム上に銀をスパッタする実験に着手した。実質的にネオンから成る供給ガスから発生されたプラズマを使用し、約５０１．６Åの銀を、約５０３Åのセレン化ゲルマニウム（ＧｅＳｅ）上にスパッタした。約３００Åの銀が前記セレン化ゲルマニウム層中に拡散したと推定される。対照的に、実質的にアルゴンから成る供給ガスから発生されたプラズマを使用し、約４６８．０Åの銀を約５０３Åのセレン化ゲルマニウム（ＧｅＳｅ）上にスパッタし、約３３６．３Åの銀が前記セレン化ゲルマニウムの表面において検出された。したがって、アルゴンに関して、約１３１．７Åの銀のみが前記セレン化ゲルマニウム層中に拡散したと推定される。
【００４０】
図２Ｃを参照し、上部又は第２電極２５０をドープトカルコゲニド層２３０上に形成する。第２電極２５０は、一般に、第１電極２１０と同じガイドラインにしたがう。したがって、第２電極２５０は導電材料を含む。例は、導電性にドープされたポリシリコンと、炭素と、金属（耐火金属を含む）、合金、金属珪化物、導電性金属窒化物及び導電性金属酸化物を含む。第２電極２５０は、２つ以上の導電材料をさらに含んでもよい。加えて、第２電極２５０は、下に重なる又は上に重なる層と隣接した１つ以上の粘着層又はバリア層を含んでもよい。任意の粘着層又はバリア層を、カルコゲニドメモリ素子２００のプラグら民具に干渉しないようにするため、好適には導電性とする。一実施例に関して、第２電極２５０は銀を含む。他の実施例に関して、第２電極２５０を銀の層とする。
【００４１】
第２電極２５０を、好適にはＰＶＤプロセスを使用して形成するが、ＣＶＤ技術のような他の方法によって形成してもよい。第２電極２５０を、より特には、カルコゲニド層２１５のドーピング中に使用したのと同じＰＶＤ装置及びターゲットを使用して形成する。この方法において、第２電極２５０を、前記ドーピングプロセスの場所において形成してもよく、したがって、前記半導体基板の輸送に関する汚染又は損傷の危険性がさらに減少する。したがって、一実施例に関して、第２電極２５０を、金属２４５をドープトカルコゲニド層２３０上にスパッタすることによって形成する。
【００４２】
一実施例に関して、第２電極２５０は、約８００−１２００Åの厚さを有する。他の実施例に関して、第２電極２５０は、約１０００Åの厚さを有する。
【００４３】
一実施例に関して、カルコゲニド層２１５のドーピング中に使用した成分ガスを、第２電極２５０の形成前に蒸着チャンバ３１６から排出する。このような実施例に関して、新たなプラズマ３２２を、第２電極２５０の蒸着用の新たな成分ガスによって形成する。例えば、カルコゲニド層２１５のドーピングを、本質的にネオンから成る供給ガスを使用して発生されたプラズマ３２２を使用して行うことができる。蒸着チャンバ３１６を、所望のドーピングレベルに達した後、排気する。その後、前記第２電極の形成を、本質的にアルゴンから成る供給ガスを使用して発生されたプラズマ３２２を使用して行うことができる。代わりに、又は、加えて、第２プラズマ３２２は、窒素又は酸素を含み、金属窒化物又は金属酸化物を各々形成してもよい。
【００４４】
代わりに、前記成分ガス供給成分を、蒸着チャンバ３１６の排気なしに変更することができる。例えば、カルコゲニド層３１５のドーピングを、例えば本質的にネオンから成る第１成分を有する成分ガス及びプラズマ３２２を使用して行うことができる。所望のドーピングレベルに近づくにつれて、前記成分ガス供給を、例えば本質的にアルゴンから成る第２成分に変化させることができる。この例に関して、プラズマ３２２におけるアルゴンの濃度は、したがって、アルゴンが蒸着チャンバ３１６に供給され、混合ガスが排出されるにつれて徐々に増加する。プラズマ３２２の成分が変化すると、より大きい平均原子量及び／又はより小さいＵＶ成分になり、力学が拡散から蒸着へシフトする。プラズマ３２２の成分における変化のレートを低下させるために、前記成分ガス供給成分を、ステップ変化を行う代わりに、徐々に変化させることができる。
【００４５】
他の実施例に関して、図２Ｂ及び２Ｃの参照と共に説明したプロセスを、プラズマ３２２に関して１つの成分を使用することによって結合することができる。このような実施例に関して、前記成分ガスを、拡散及び蒸着の所望の組み合わせが生じるように選択する。拡散のレートを、第２電極２５０が金属のドープトカルコゲニド層２３０中への更なる拡散を阻止するのに十分な厚さになる前に十分なドーピングが生じる蒸着のレートに対して十分高くすべきである。
【００４６】
図２Ｄは、第２電極２５０の形成時のカルコゲニドメモリ素子２００を示す。カルコゲニドメモリ素子２００は、第１電極２１０と第２電極２５０との間に置かれたドープトカルコゲニド層を有する。カルコゲニドメモリ素子２００を使用し、ドープトカルコゲニド層２３０の状態がメモリセルに格納されたデータ値を示すカルコゲニドメモリセルを形成することができる。
【００４７】
図４は、ここで説明したようなカルコゲニドメモリ素子２００を含むメモリアレイ４００の一部を示す図である。メモリアレイ４００は、一般に行及び列において配置された多数のメモリセル４０５を含む。代表的なメモリアレイ４００は、数百万のこれらのメモリセル４０５を含む。各メモリセル４０５は、ワードライン４１０のような第１導電ラインとダイオード４１５との間に結合されたカルコゲニドメモリ素子２００を含む。ダイオード４１５を、ビットライン４２０のような第２導電ラインとカルコゲニドメモリ素子２００との間にさらに結合する。代わりに、ダイオード４１５を、前記第１導電ラインとカルコゲニドメモリ素子２００との間に結合することができる。ダイオード４１５は、メモリセル３００へのアクセス装置として作用する。同じワードライン４１０に結合されたメモリセル３００のグループ化を、代表的に、ある行のメモリセルと呼ぶ。同様に、同じビットライン４２０に結合されたメモリセル３００のグループ化を、代表的に、ある列のメモリセルと呼ぶ。
【００４８】
図５は、本発明の一実施例による集積回路メモリ装置５００の単純化したブロック図である。メモリ装置５００は、本発明によるカルコゲニドメモリ素子を含む不揮発性メモリ装置である。メモリ装置５００は、前記不揮発性カルコゲニドメモリ素子を含むメモリセルのアレイ５０２を含む。メモリアレイ５０２を、複数のアドレス可能なバンクにおいて配置する。一実施例において、前記メモリは、４つのメモリバンク５０４、５０６、５０８及び５１０を含む。各メモリバンクは、アドレス可能なメモリセルの行及び列を含む。
【００４９】
メモリアレイ５０２に格納されたデータに、アドレス信号接続部５２８を経てアドレスレジスタ５１２によって受けられた外部から供給された位置アドレスを使用してアクセスすることができる。前記アドレスを、バンクデコードロジック５１６を使用してデコードし、目標メモリバングを選択する。前記アドレスを、また、行デコード回路網５１４を使用してデコードし、目標行を選択する。前記アドレスを、さらに、列デコード回路網５１８を使用してデコードし、１つ以上の目標列を選択する。
【００５０】
データを、データ接続部５３０を経てＩ／Ｏ回路５２０によって入出力する。Ｉ／Ｏ回路５２８は、データ出力レジスタと、出力ドライバと、出力バッファとを含む。コマンド実行ロジック５２２を設け、メモリ装置５００の基本的な動作を、制御信号接続部５２６を経て受けた制御信号に応じて制御する。状態機械５２４を設け、前記メモリアレイ及びセルにおいて行われる特定の動作を制御してもよい。コマンド実行ロジック５２２及び／又は状態機械５２４を、一般に、読み出し、書き込み、消去、及び、他のメモリ動作を制御する制御回路網と呼ぶことができる。データ接続部５３０を、代表的に、双方向データ通信に使用する。前記メモリを、動作又はテスト用の外部プロセッサ５５０に結合することができる。
【００５１】
追加の回路網及び制御信号を設けてもよく、図５のメモリ装置を、本発明に注目するのを助けるために単純化したことは、当業者には明らかであろう。メモリ装置の上記説明は、メモリの一般的な理解を与えることを目的とし、代表的なメモリ装置の要素及び特徴のすべての完全な説明ではないことは理解されるであろう。
【００５２】
当業者には理解されるように、ここで説明した形式のメモリ装置は、一般に、種々の半導体装置を含む集積回路として製造される。前記集積回路は基板によって支持される。集積回路は、一般に、各々の基板において複数回反復される。当該技術分野においてよく知られているように、前記基板をさらに処理し、前記集積回路をダイに分割する。
【００５３】
前記図を使用し、付随するテキストの理解を援助した。しかしながら、前記図は、個々の特徴のスケール及び相対的なサイジングに描かれておらず、層は、適用におけるそのような個々の特徴あるいは層の相対的な寸法を必ずしも示していない。したがって、前記図を、寸法的な特徴付けに使用すべきではない。
【００５４】
寸法的な特徴を、ここでは情報目的で与えたが、性能を増し、製造コストを減少するために、集積回路装置の寸法を減少する持続的な傾向があることが認識されている。加えて、ここで説明した概念は、絶対的な寸法によって基本的に制限されない。したがって、製造及び検知技術における改善が、ここで説明したカルコゲニドメモリ素子の寸法的な特徴、特に層の厚さに関する特徴を減少することを容易にすることが予測される。
【００５５】
金属ドープトカルコゲニド層を形成する方法と、このようなドープトカルコゲニド層を含む装置を形成する方法とを説明した。これらの方法は、プラズマを使用し、金属蒸着と同時に金属をカルコゲニド層中に拡散させるステップを含む。前記プラズマは、ネオン又はヘリウムのような低い原子量の少なくとも１つの希ガスを含む。前記プラズマは、金属ターゲットをスパッタするのに十分なスパッタ発生量と、スパッタされた金属を前記カルコゲニド層中に拡散させるのに十分な放射スペクトルのＵＶ成分とを有する。このような方法を使用し、導電層を前記ドープトカルコゲニド層上に形成することができる。不揮発性カルコゲニドメモリ装置のような集積回路装置において、金属蒸着と同時のカルコゲニド層のドーピングと、前記カルコゲニド層のドーピングによる導電層の形成とは、前記装置基板をツールからツールへ移動する結果として生じる汚染と物理的損傷とを減らし、したがって、改善された装置の信頼性を促進させる。
【００５６】
特定の実施例をここで例証し、説明したが、同じ目的を達成するように計算された任意の配置を、示した特定の実施例の代わりにしてもよいことは、当業者によって理解されるであろう。本発明の多くの適用は、当業者には明らかであろう。したがって、本願は、本発明の任意の適用又は変形をカバーすることを目的とする。本発明は請求項及びこれらの等価物によってのみ限定されることを、明白に目的とする。
【図面の簡単な説明】
【００５７】
【図１】Ａ−Ｄは、種々のプロセス段階中のカルコゲニドメモリ素子の断面図である。
【図２】Ａ−Ｄは、本発明の一実施例による種々のプロセス段階中のカルコゲニドメモリ素子の断面図である。
【図３】本発明の実施例と共に使用するのに好適なある物理的蒸着装置の図式的なイラストレーションである。
【図４】本発明の一実施例によるメモリアレイの一部の図である。
【図５】本発明の一実施例による集積回路メモリ装置の単純化したブロック図である。
【０００１】
本発明は、一般に集積回路メモリ装置に関し、特にカルコゲニドメモリ素子の製造におけるカルコゲニド材料の金属ドーピングと、このようなメモリ素子を含む集積回路装置とに関する。
【背景技術】
【０００２】
電気的にプログラム可能かつ消去可能な材料、すなわち、一般に抵抗状態と一般に同通状態との間で電気的に切り替えることができる材料は、当該技術分野においてよく知られている。カルコゲニド材料は、半導体産業において、特に不揮発性メモリ装置の製造において使用が見られるこのような材料の例の１つのクラスである。
【０００３】
カルコゲニド材料は、１つ以上のカルコゲンと、カルコゲンより陽性の１つ以上の元素とから形成された化合物である。カルコゲンは、慣例的なＩＵＰＡＣ版の周期律表のＶＩＢ族元素、すなわち、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）及びポロニウム（Ｐｏ）である。前記より陽性の元素は、一般にＩＶＢ族及びＶＢ族から選択される。不揮発性メモリ装置に関する代表的な組み合わせは、セレン及び／又はテルルと、ゲルマニウム（Ｇｅ）及び／又はアンチモン（Ｓｂ）である。しかしながら、ヒ素（Ａｓ）及び硫黄のような他の組み合わせも既知である。
【０００４】
所望の電気特性を得るために、カルコゲニド材料は、しばしば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）又はアルミニウム（Ａｌ）のような金属をドープされる。図１Ａ−１Ｄは、簡単なカルコゲニドメモリ素子１００の製造を示す。カルコゲニドメモリ素子の基本的な構造は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたカルコゲニド材料とを含む。カルコゲニドメモリ装置の追加の細部は、カルコゲニドメモリ素子の基本的構造におけるバリエーションの例と共に、１９９９年１２月７日にウォルステンホルム（Wolstenholme）他に発行された米国特許第５９９８２４４号明細書と、１９９９年７月６日にレインバーグ（Reinberg）に発行された米国特許第５９２０７８８号明細書と、１９９８年１１月１７日にサンドゥ（Sandhu）他に発行された米国特許第５８３７５６４号明細書とにおいて与えられ、これらの文献の各々は、本開示の譲受人に一般に譲り受けられる。一般に、カルコゲニドメモリ素子は、集積回路装置の一部として半導体ウェハ又は他の基板上に形成される。
【０００５】
カルコゲニドメモリ素子は、代表的に単一のビット、例えば、第１論理状態に対応する低抵抗率（高導電率）と、第２論理状態に対応する高抵抗率（低導電率）とを格納する。前記カルコゲニドメモリ素子の異なったレベルの抵抗率は、しきい値電位未満の読み出し電位を印加する当該技術分野においてよく知られる電流感知技術を使用して感知される。
【０００６】
カルコゲニドメモリ素子を、前記ドープトカルコゲニド材料に変化する電界を印加することによって導電率状態間で電気的に切り替えることができる。あるしきい値電位より高いプログラミング電位を印加することによって、金属ドーパント原子は、樹木状構造において整列すると考えられ、これによって、導電チャネルを形成し、前記カルコゲニド材料の抵抗率が低下する。この変化は、反対の極性を有する電位を印加することによって可逆である。前記しきい値電位未満の高さを有するある範囲の印加電位すなわち読み出し電位を、前記ドープトカルコゲニド材料の抵抗率を変化させることなく印加することができる。これらの読み出し電位を、前記ドープトカルコゲニド材料の抵抗値と、したがって前記メモリ素子のデータ値とを検知するために、前記カルコゲニドメモリ素子に印加することができる。
【０００７】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置と異なり、不揮発性メモリ装置は、そのプログラムされた状態を保持するのに周期的なリフレッシュを必要としない。代わりに、不揮発性メモリ装置を、しばしば年において測定される延長された時間周期の間、そのメモリセルにおいて格納された情報を失うことなく、電源から分離することができる。不揮発性メモリにおいて使用するのに最も適したカルコゲニド材料は、したがって、印加電圧が前記しきい値電位を越えない場合、これらの抵抗率の程度を無期限に保持する傾向にあるであろう。
【０００８】
図１Ａにおいて、第１電極１１０を形成し、カルコゲニド層１１５を第１電極１１０の上に被せて形成する。上記で注意したように、カルコゲニド層１１５の電気特性を、カルコゲニド材料へ金属をドーピングすることによって改善することができる。これを、代表的に、金属原子の拡散を光子誘導する光ドーピングとして知られるプロセスによって行うこのプロセスにおいて、図１Ａに示すように、金属層１２０を最初にカルコゲニド層１１５上に形成する。金属層１２０は、代表的に、銅、銀、金、アルミニウム、又は他の高拡散金属を含む。第１電極１１０及び／又は金属層１２０の形成を、代表的に、真空チャンバにおいて、例えば真空スパッタリングプロセスを使用して行う。
【０００９】
図１Ｂにおける光ドーピングプロセスを続けるために、電磁放射１２５を金属層１２０に向け、結果として、金属層１２０からカルコゲニド層１１５中への金属原子の拡散が生じる。電磁放射１２５は、一般的に紫外（ＵＶ）光である。金属原子をカルコゲニド層１１５中へ打ち込むと、結果として、前記カルコゲニド材料と拡散された金属とを含むドープトカルコゲニド層１３０が生じる。一般に、前記半導体ウェハを前記真空チャンバから除去し、ウェハ表面をＵＶ光源に露出しなければならない。
【００１０】
前記光ドーピングプロセスを、一般に、図１Ｃに示すように、金属層１２０がドープトカルコゲニド層１３０中に完全に拡散するまで行う。金属層１２０の厚さを、所望のドーピングレベルをドープトカルコゲニド層１３０において達成することができるように選択すべきである。しかしながら、光子によって生じる金属の所望の拡散を生じさせるため、金属層１２０を十分に、例えば数１００オングストロームまで薄くし、電磁放射１２５の伝達可能にさせなければならない。図１Ｄに示すように、次に第２電極１５０をドープトカルコゲニド層１３０及び金属層１２０の任意の残りの部分の上に形成し、カルコゲニドメモリ素子１００を製造する。第１電極１１０及び／又はカルコゲニド層１１５に関するように、第２電極１５０の形成も代表的にバキュームチャンバにおいて行う。第２電極１５０を、好適には、第１電極１１０と異なった仕事関数（φｍ）を有する材料とする。前記仕事関数は、材料の表面から電子を除去するのに必要なエネルギーの程度である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前記慣例的な光ドーピングプロセスにはいくつかの欠点がある。前記プロセスは、上述した種々のプロセス段階中に前記半導体ウェハを前記真空チャンバに出し入れするにつれて、時間を消費するおそれがある。この種々のプロセス設備間の前記半導体ウェハの移動は、輸送中の汚染又は他の損傷の可能性も増す。また、前記金属層は、光子によって生じる金属の有効な拡散のために薄くなければならないため、前記金属層の必要な厚さが結果として前記電磁放射の過度の反射を生じるにつれて、所望のドーピングレベルを単一の光ドーピングプロセスによって有効に達成できないかもしれない。
【００１２】
上述した理由と、本命最初を読み、理解する当業者には明らかになる後述する他の理由とのため、当該技術分野においてカルコゲニドメモリ素子を製造する代わりの方法に対して必要性がある。
【課題を解決するための手段】
【００１３】
金属ドープトカルコゲニド層と、このようなドープトカルコゲニド層を含む装置とを形成する方法をここで説明する。本方法は、プラズマを使用し、金属蒸着と同時に金属をカルコゲニド層中に拡散させるステップを含む。前記プラズマは、ネオン又はヘリウムのような低い原子量の少なくとも１つの希ガスを含む。前記プラズマは、金属ターゲットをスパッタするのに十分なスパッタ発生量と、スパッタされた金属を前記カルコゲニド層中に拡散させるのに十分な放射スペクトルのＵＶ成分とを有する。このような方法を使用し、導電層を前記ドープトカルコゲニド層上に形成することができる。不揮発性カルコゲニドメモリ装置のような集積回路装置において、金属蒸着と同時のカルコゲニド層のドーピングと、前記カルコゲニド層のドーピングによる導電層の形成とは、前記装置基板をツールからツールへ移動する結果として生じる汚染と物理的損傷とを減らし、したがって、改善された装置の信頼性を促進させる。
【００１４】
他の実施例に関して、本発明は、ドープトカルコゲニド層を形成する方法を提供する。この方法は、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含むプラズマを使用して金属をスパッタするステップと、前記スパッタされた金属を前記プラズマによって発生されたＵＶ成分を使用してカルコゲニド材料の層中へ打ち込むステップとを含む。
【００１５】
他の実施例に関して、本発明は、ドープトカルコゲニド層を形成する方法を提供する。本方法は、カルコゲニド材料の層を形成するステップと、少なくとも２つの希ガスを含むプラズを使用し、前記カルコゲニド材料の層状に金属をスパッタするステップとを含む。前記プラズマは、前記スパッタされた金属をＵＶ強調拡散によって前記カルコゲニド材料の層中に打ち込むことができるＵＶ成分を有するスペクトルを放射する。一実施例に関して、前記プラズマの成分を、所望のスパッタリング効率を発生するのに十分な平均原子量を有するように選択する。他の実施例に関して、前記プラズマの成分を、前記プラズマの放射スペクトルのＵＶ成分の所望の相対強度を有するように選択する。依然として他の実施例に関して、前記プラズマの成分を、前記プラズマの所望の放射スペクトルを有するように選択する。
【００１６】
一実施例に関して、本発明は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法を提供する。本方法は、前記第１電極上にカルコゲニド層を形成するステップと、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して金属を前記カルコゲニド層上にスパッタし、金属を前記カルコゲニド層中へ拡散させ、これによって前記ドープトカルコゲニドを形成するステップと、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して金属を前記カルコゲニド層上にスパッタし、これによって前記第２電極を形成するステップとを含む。他の実施例に関して、前記第１プラズマ及び第２プラズマを同じプラズマとする。依然として他の実施例に関して、前記第１プラズマの成分を、前記第２プラズマを発生するように変更する。このような成分の変更は、スパッタリング段階間を切り替えるステップとして生じてもよく、又は、前記金属のスパッタリングと同時に生じてもよい。
【００１７】
他の実施例に関して、本発明は、第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法を提供する。本方法は、前記第１電極上にカルコゲニド層を形成し、本質的にネオンから成る供給ガスから発生された第１プラズマを使用して銀を前記カルコゲニド層上にスパッタし、銀を前記カルコゲニド層中に拡散させ、これによって前記ドープトカルコゲニド層を形成するステップと、本質的にアルゴンから成る供給ガスから発生された第２プラズマを使用して銀を前記ゴープトカルコゲニド層上にスパッタし、これによって前記第２電極を形成するステップとを含む。
【００１８】
依然として他の実施例に関して、本発明は、不揮発性メモリ装置を形成する方法を提供する。本方法は、ワードラインを形成するステップと、前記ワードラインに結合した第１電極を形成するステップとを含み、各々のワードラインを２つ以上の第１電極に結合する。本方法は、各々の第１電極上にカルコゲニド層を形成し、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して金属を各々のカルコゲニド層上にスパッタし、金属を各々のカルコゲニド層中に拡散させ、これによってドープトカルコゲニド層を形成するステップをさらに含む。本方法は、第２の異なったプラズマを使用して金属を各々のドープトカルコゲニド層上にスパッタし、これによって第２電極を形成するステップを依然としてさらに含む。前記第２プラズマは、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含んでもよい。代わりに又は加えて、前記第２プラズマは窒素（Ｎ２）を含み、前記第２電極を窒化金属材料で形成するようにしてもよい。本方法は、前記第２電極に結合したビットラインを形成するステップを依然としてさらに含み、各々のビットラインを２つ以上の第２電極に結合する。各々のダイオードを第２電極とビットラインとの間に置き、各々の第２電極がダイオードを経てビットラインに結合されるようにする。代わりに、各々のダイオードを、第１電極とワードラインとの間に置き、各々の第１電極がダイオードを経てワードラインに結合されるようにしてもよい。
【００１９】
本発明の他の実施例は、変化する範囲の方法を含む。
【発明を実施する最良の形態】
【００２０】
以下の本発明の詳細な説明において、その一部を形成し、本発明を実施することができる説明的な特定の実施例によって示す添付図面を参照する。これらの実施例を、当業者が本発明を実施することを可能にするのに十分なほど詳細に説明し、他の実施例を使用してもよく、プロセス、電気的又は機械的な変更を、本発明の範囲から逸脱することなく行えることを理解すべきである。以下の説明において使用する用語、ウェハ又は基板は、任意の基礎半導体構造を含む。例は、シリコンオンサファイア（ＳＯＳ）技術、シリコンオンインシュレータ（ＳＯＩ）技術、薄膜トランジスタ（ＴＦＴ）技術、ドープト及びアンドープト半導体、基礎半導体構造によって支持されたシリコンのエピタキシャル層、及び、当業者によく知られている他の半導体構造を含む。さらに、以下の説明においてウェハ又は基板を参照する場合、以前のプロセスステップを使用し、前記基礎半導体構造において領域／接合を形成したかもしれず、ウェハ及び基板という用語は、下にあるこのような領域／接合を含む層を含む。したがって、以下の詳細な説明は、限定する意味において取るべきではなく、本発明の範囲は、添付した請求項とこれらの等価物によってのみ規定される。
【００２１】
図２Ａ−２Ｄは、本発明の一実施例による集積回路装置の一部としてのカルコゲニドメモリ素子２００の製造を示す。図２Ａ−２Ｄは、種々のプロセス段階中にとった断面図である。
【００２２】
図２Ａにおいて、下側すなわち第１電極２１０を基板（図示せず）上に形成する。第１電極２１０は、導電材料を含む。例は、導電性にドープされたポリシリコン、カーボン（Ｃ）、金属、合金、金属珪化物、導電性金属窒化物及び導電性金属酸化物を含む。第１電極２１０は、２つ以上の導電材料をさらに含む。例えば、第１電極２１０は、モリブデン（Ｍｏ）の上に重なる炭素の層、又は、チタン窒化物（ＴｉＮ）の上に重なるタングステン（Ｗ）を含んでもよい。加えて、第１電極２１０は、下に又は上に重なる層と隣接する粘着又はバリア層を含んでもよい。任意の粘着又はバリア層を、好適には、カルコゲニドメモリ素子２００のプログラミングに干渉しないように導電性とすべきである。一実施例に関して、第１電極２１０は銀を含む。他の実施例に関して、第１電極２１０を銀の層とする。
【００２３】
第１電極２１０を、好適には、物理蒸着法（ＰＶＤ）プロセスを使用して形成する。例は、真空又は熱蒸着、電子ビーム蒸着及び当該技術分野においてよく知られているスパッタリング技術である。ＰＶＤプロセスにおいて、蒸着すべき材料を含むソース又はターゲットを蒸発させ、前記蒸発したターゲット材料のいくらか又はすべてのイオン化を含んでもよい。前記基板に衝突する前記蒸発した及び／又はイオン化した種は、前記基板上に蒸着することができる。ＰＶＤプロセスは、ＰＶＤプロセスにおいて使用するソース又はターゲットの純度によってのみ制限される高純度の層を形成するこれらの一般的な能力に関して好まれる。しかしながら、蒸発した化学前駆物質を基板表面において吸収させ、反応させ、第１電極２１０を形成する化学蒸着法（ＣＶＤ）プロセスのような他の蒸着技術を使用してもよい。
【００２４】
一実施例に関して、第１電極２１０は、約５００−１０００Åの厚さを有する。他の実施例に関して、第１電極２１０は、約７００Åの厚さを有する。
【００２５】
第１電極２１０の形成に続いて、カルコゲニド層２１５を第１電極２１０上に形成する。第１電極２１０に関するように、カルコゲニド層２１５を、好適にはＰＶＤプロセスを使用して形成するが、他の蒸着技術を使用して形成してもよい。一実施例に関して、カルコゲニド層２１５は、慣例的なＩＵＰＡＣ版の周期律表のＶＩＢ族元素、すなわち、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）及びポロニウム（Ｐｏ）のうち１つ以上と、慣例的なＩＵＰＡＣ版の周期律表のＩＶＢ族及びＶＢ族元素、すなわち、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）のうち１つ以上とを含むカルコゲニド材料を含む。より特には、カルコゲニド層２１５は、セレン及び／又はテルルと、ゲルマニウム及び／又はアンチモンの組み合わせを含むカルコゲニド材料を含む。一実施例に関して、カルコゲニド層２１５は、セレン化ゲルマニウム（ＧｅＳｅ又はＧｅＳｅ２）を含む。
【００２６】
一実施例に関して、カルコゲニド層２１５は、約３００−７００Åの厚さを有する。他の実施例に関して、カルコゲニド層２１５は、約５００Åの厚さを有する。
【００２７】
図２Ｂに示すように、カルコゲニド層２１５に、スパッタリングプロセスを使用して金属２４０をドープし、ドープトカルコゲニド層２３０を生じさせる。ドープトカルコゲニド層２３０を、所望のドーピングレベルにドープする。一実施例に関して、前記所望のドーピングレベルは、金属２４０で飽和されたドープトカルコゲニド層２３０を生じる。他の実施例に関して、前記所望のドーピングレベルは、過飽和ドープトカルコゲニド層２３０を生じる。依然として他の実施例に関して、前記所望のドーピングレベルは、ドープトカルコゲニド層２３０において約１５−３０重量パーセントの金属２４０である。
【００２８】
スパッタリングを行う装置の一例は、米国、カリフォルニア州、サンタクララ、アプライドマテリアルから商業的に利用可能なＥＮＤＵＲＡ（登録商標）システムを含んでもよい。このような装置において発生されたプラズマは、ＵＶ成分を放射し、したがって、前記スパッタリングプロセス中に光子強調拡散を生じる。
【００２９】
図３は、本発明の実施例に使用するのに適したあるＰＶＤ装置３１０の図式的なイラストである。ＰＶＤ装置３１０に精通している人たちは、単純化した図式であり、代表的なＰＶＤ装置は、追加の又は代わりの構成要素を含んでもよいことを認識するであろう。
【００３０】
基板３１２を含む導電性台３１４を、蒸着チャンバ３１６中に置く。台３１４を直流電源３２４に接続する。ガス注入口３１８を、チャンバ３１６中への成分ガスの導入のために設ける。前記成分ガスは、プラズマ３２２を作る。前記成分ガスを、一般的に、装置３１０の動作中に連続的に蒸着チャンバ３１６に供給する。ここで使用したように、成分ガスは、スパッタプロセス中に形成された蒸発ターゲット材料をなにも含まない。
【００３１】
直流電源３２８に接続されたスパッタターゲット３２６を、チャンバ３１６内に置く。ターゲット３２６を、スパッタすべき材料で形成された板としてもよい。カルコゲニド層２１５のドーピングにおいてスパッタすべき材料の例は、銅、銀、金及びアルミニウムのような高拡散金属を含む。余分の又は消費されたガスを、蒸着チャンバ３１６から穴３２９を経て真空ポンプ（図示せず）によって吸い出す。
【００３２】
マグネトロン配置において、磁石３２７は、プラズマ３２２の発生において援助する。プラズマ３２２を、カソードとしてのターゲット３２６と、アノードとしての基板３１２とを横切ったバイアスの印加によって形成する。磁石３２７は、しばしばターゲット３２６の背後に置かれる。
【００３３】
前記プラズマによって放射されるＵＶ成分を増加するために、小さい原子量の希ガスを前記プラズマに加える。特に、前記プラズマを、少なくとも一部、ネオン（Ｎｅ）及び／又はヘリウム（Ｈｅ）を使用して形成する。前記プラズマは、他の成分ガスをさらに含んでもよい。一例は、スパッタリングプロセスにおいて一般に使用されるアルゴン（Ａｒ）である。アルゴンのスペクトルはＵＶ成分を有する上、その相対強度はネオン又はヘリウムのものと比べて比較的低く、結果として、金属拡散のレートがより低くなる。一実施例に関して、前記ドーピングプロセス中に使用されるプラズマを、本質的にネオンから成る供給ガスから発生する。他の実施例に関して、前記ドーピングプロセス中に使用されるプラズマはヘリウムを含む。依然として他の実施例に関して、前記ドーピングプロセス中に使用されるプラズマは少なくともアルゴン及びネオンを含む。前記プラズマを、そのＵＶ成分を増加するために本質的にヘリウムから成る供給ガスから発生することもできるが、このような使用は、スパッタリング効率において望ましくない低下を招くおそれがある。より小さい原子量のガスの使用は、結果として、慣例的なＰＶＤプロセスよりはるかに高い動作圧力、例えば３０−３００ｍＴｏｒｒを生じるかもしれない。
【００３４】
前記プラズマの発生において使用するガスの体積比率を調節することによって、最も小さい原子量のガスと、最も大きい原子量のガスとの間の任意の平均原子量を有するプラズマを発生することができる。この方法において、所望のスパッタリング効率を容易にするのに十分な平均原子量を有するプラズマを形成することができる。スパッタリング効率は、一般に、入射イオンあたりに放出されたターゲット原子の数に関し、代表的に約０．５−１．５の範囲である。スパッタリング効率は、スパッタインプランテーション又は蒸着のレートを大部分決定する。スパッタリング効率は、入射イオンの方向、ターゲット材料、衝撃イオンの質量、衝撃イオンのエネルギー、線量、結晶状態及び表面結合エネルギーを含む多数の要因に依存する。
【００３５】
３つ以上のガスが前記プラズマを形成する場合、これらのガスの多数の組み合わせが同じ平均原子量を発生することができることに注意されたい。例えば、体積を基準にして５％アルゴン、７８％ネオン及び１７％ヘリウムの混合物は、体積を基準にして１０％アルゴン、６７％ネオン及び２３％ヘリウムの混合物と同じ平均原子量を有する。
【００３６】
前記プラズマにおけるガスの体積割合を調節することによって、個々のガスのスペクトルの合成であるＵＶ成分を有し、一般に、前記プラズマにおけるガスのうち最も小さい相対強度のものと、前記プラズマにおけるガスのうち最も大きい相対強度のものとの間の相対強度を有するプラズマを発生することもできる。この方法において、その合成ＵＶ成分の相対強度が、前記スパッタされた金属の光子によって生じる所望のレベルの拡散を生じるのに十分なプラズマを形成することができる。３つ以上のガスが前記プラズマを形成する場合、これらのガスの多数の組み合わせが、同じ相対強度を有するＵＶ成分を放射することができることに注意されたい。
【００３７】
上記を考慮して、その放射ＵＶ成分の所望の相対強度と、所望の平均原子量とを有するプラズマを、２つ以上の成分ガスとこれらの相対体積割合とを選択することによって選択することができる、すなわち、ある値に達することは、他の値における妥協を必要とするかもしれない。ある妥協の方法は、所望の相対強度を有するプラズマを発生する成分ガスの組み合わせを決定し、次に、これらの成分ガスの組み合わせのうち、所望の原子量に近い平均原子量を有するものを選択することである。他の方法は、所望の平均原子量を有するプラズマを発生する成分ガスの組み合わせを決定し、次に、前記成分ガスのこれらの組み合わせのうち、所望の相対強度に近いＵＶ成分の相対強度を有するものを選択することである。
【００３８】
異なったプラズマのＵＶ成分は、異なったスペクトルを有するかもしれないが、同じ相対強度を有するかもしれない。前記スペクトルは拡散レートに影響するかもしれないため、結果として生じるプラズマにおける特定の放射スペクトルを発生することが望ましいかもしれない。したがって、一実施例に関して、成分ガスの混合物を、結果として生じるプラズマの所望のスペクトルを発生するように選択する。他の実施例に関して、成分ガスの混合物を、ネオンから成るプラズマより高いレベルの可視成分を有する、結果として生じるプラズマの所望のスペクトルを発生するように選択する。他の実施例に関して、結果として生じるプラズマにおける所望のスペクトルを発生することができる成分ガスの混合物を、ターゲットスパッタ効力を生じるように選択する。一般に、カルコゲニド層２１５のドーピング中のスパッタリングプロセスにおいて使用するプラズマの成分ガスを、所望の拡散及びスパッタリングレートを生じるように選択する。
【００３９】
前記プラズマ構成がどのように拡散に影響するかの例として、異なったプラズマを使用するが、そうでなければ比較できるプロセス条件においてセレン化ゲルマニウム上に銀をスパッタする実験に着手した。実質的にネオンから成る供給ガスから発生されたプラズマを使用し、約５０１．６Åの銀を、約５０３Åのセレン化ゲルマニウム（ＧｅＳｅ）上にスパッタした。約３００Åの銀が前記セレン化ゲルマニウム層中に拡散したと推定される。対照的に、実質的にアルゴンから成る供給ガスから発生されたプラズマを使用し、約４６８．０Åの銀を約５０３Åのセレン化ゲルマニウム（ＧｅＳｅ）上にスパッタし、約３３６．３Åの銀が前記セレン化ゲルマニウムの表面において検出された。したがって、アルゴンに関して、約１３１．７Åの銀のみが前記セレン化ゲルマニウム層中に拡散したと推定される。
【００４０】
図２Ｃを参照し、上部又は第２電極２５０をドープトカルコゲニド層２３０上に形成する。第２電極２５０は、一般に、第１電極２１０と同じガイドラインにしたがう。したがって、第２電極２５０は導電材料を含む。例は、導電性にドープされたポリシリコンと、炭素と、金属（耐火金属を含む）、合金、金属珪化物、導電性金属窒化物及び導電性金属酸化物を含む。第２電極２５０は、２つ以上の導電材料をさらに含んでもよい。加えて、第２電極２５０は、下に重なる又は上に重なる層と隣接した１つ以上の粘着層又はバリア層を含んでもよい。任意の粘着層又はバリア層を、カルコゲニドメモリ素子２００のプラグら民具に干渉しないようにするため、好適には導電性とする。一実施例に関して、第２電極２５０は銀を含む。他の実施例に関して、第２電極２５０を銀の層とする。
【００４１】
第２電極２５０を、好適にはＰＶＤプロセスを使用して形成するが、ＣＶＤ技術のような他の方法によって形成してもよい。第２電極２５０を、より特には、カルコゲニド層２１５のドーピング中に使用したのと同じＰＶＤ装置及びターゲットを使用して形成する。この方法において、第２電極２５０を、前記ドーピングプロセスの場所において形成してもよく、したがって、前記半導体基板の輸送に関する汚染又は損傷の危険性がさらに減少する。したがって、一実施例に関して、第２電極２５０を、金属２４５をドープトカルコゲニド層２３０上にスパッタすることによって形成する。
【００４２】
一実施例に関して、第２電極２５０は、約８００−１２００Åの厚さを有する。他の実施例に関して、第２電極２５０は、約１０００Åの厚さを有する。
【００４３】
一実施例に関して、カルコゲニド層２１５のドーピング中に使用した成分ガスを、第２電極２５０の形成前に蒸着チャンバ３１６から排出する。このような実施例に関して、新たなプラズマ３２２を、第２電極２５０の蒸着用の新たな成分ガスによって形成する。例えば、カルコゲニド層２１５のドーピングを、本質的にネオンから成る供給ガスを使用して発生されたプラズマ３２２を使用して行うことができる。蒸着チャンバ３１６を、所望のドーピングレベルに達した後、排気する。その後、前記第２電極の形成を、本質的にアルゴンから成る供給ガスを使用して発生されたプラズマ３２２を使用して行うことができる。代わりに、又は、加えて、第２プラズマ３２２は、窒素又は酸素を含み、金属窒化物又は金属酸化物を各々形成してもよい。
【００４４】
代わりに、前記成分ガス供給成分を、蒸着チャンバ３１６の排気なしに変更することができる。例えば、カルコゲニド層３１５のドーピングを、例えば本質的にネオンから成る第１成分を有する成分ガス及びプラズマ３２２を使用して行うことができる。所望のドーピングレベルに近づくにつれて、前記成分ガス供給を、例えば本質的にアルゴンから成る第２成分に変化させることができる。この例に関して、プラズマ３２２におけるアルゴンの濃度は、したがって、アルゴンが蒸着チャンバ３１６に供給され、混合ガスが排出されるにつれて徐々に増加する。プラズマ３２２の成分が変化すると、より大きい平均原子量及び／又はより小さいＵＶ成分になり、力学が拡散から蒸着へシフトする。プラズマ３２２の成分における変化のレートを低下させるために、前記成分ガス供給成分を、ステップ変化を行う代わりに、徐々に変化させることができる。
【００４５】
他の実施例に関して、図２Ｂ及び２Ｃの参照と共に説明したプロセスを、プラズマ３２２に関して１つの成分を使用することによって結合することができる。このような実施例に関して、前記成分ガスを、拡散及び蒸着の所望の組み合わせが生じるように選択する。拡散のレートを、第２電極２５０が金属のドープトカルコゲニド層２３０中への更なる拡散を阻止するのに十分な厚さになる前に十分なドーピングが生じる蒸着のレートに対して十分高くすべきである。
【００４６】
図２Ｄは、第２電極２５０の形成時のカルコゲニドメモリ素子２００を示す。カルコゲニドメモリ素子２００は、第１電極２１０と第２電極２５０との間に置かれたドープトカルコゲニド層を有する。カルコゲニドメモリ素子２００を使用し、ドープトカルコゲニド層２３０の状態がメモリセルに格納されたデータ値を示すカルコゲニドメモリセルを形成することができる。
【００４７】
図４は、ここで説明したようなカルコゲニドメモリ素子２００を含むメモリアレイ４００の一部を示す図である。メモリアレイ４００は、一般に行及び列において配置された多数のメモリセル４０５を含む。代表的なメモリアレイ４００は、数百万のこれらのメモリセル４０５を含む。各メモリセル４０５は、ワードライン４１０のような第１導電ラインとダイオード４１５との間に結合されたカルコゲニドメモリ素子２００を含む。ダイオード４１５を、ビットライン４２０のような第２導電ラインとカルコゲニドメモリ素子２００との間にさらに結合する。代わりに、ダイオード４１５を、前記第１導電ラインとカルコゲニドメモリ素子２００との間に結合することができる。ダイオード４１５は、メモリセル３００へのアクセス装置として作用する。同じワードライン４１０に結合されたメモリセル３００のグループ化を、代表的に、ある行のメモリセルと呼ぶ。同様に、同じビットライン４２０に結合されたメモリセル３００のグループ化を、代表的に、ある列のメモリセルと呼ぶ。
【００４８】
図５は、本発明の一実施例による集積回路メモリ装置５００の単純化したブロック図である。メモリ装置５００は、本発明によるカルコゲニドメモリ素子を含む不揮発性メモリ装置である。メモリ装置５００は、前記不揮発性カルコゲニドメモリ素子を含むメモリセルのアレイ５０２を含む。メモリアレイ５０２を、複数のアドレス可能なバンクにおいて配置する。一実施例において、前記メモリは、４つのメモリバンク５０４、５０６、５０８及び５１０を含む。各メモリバンクは、アドレス可能なメモリセルの行及び列を含む。
【００４９】
メモリアレイ５０２に格納されたデータに、アドレス信号接続部５２８を経てアドレスレジスタ５１２によって受けられた外部から供給された位置アドレスを使用してアクセスすることができる。前記アドレスを、バンクデコードロジック５１６を使用してデコードし、目標メモリバングを選択する。前記アドレスを、また、行デコード回路網５１４を使用してデコードし、目標行を選択する。前記アドレスを、さらに、列デコード回路網５１８を使用してデコードし、１つ以上の目標列を選択する。
【００５０】
データを、データ接続部５３０を経てＩ／Ｏ回路５２０によって入出力する。Ｉ／Ｏ回路５２８は、データ出力レジスタと、出力ドライバと、出力バッファとを含む。コマンド実行ロジック５２２を設け、メモリ装置５００の基本的な動作を、制御信号接続部５２６を経て受けた制御信号に応じて制御する。状態機械５２４を設け、前記メモリアレイ及びセルにおいて行われる特定の動作を制御してもよい。コマンド実行ロジック５２２及び／又は状態機械５２４を、一般に、読み出し、書き込み、消去、及び、他のメモリ動作を制御する制御回路網と呼ぶことができる。データ接続部５３０を、代表的に、双方向データ通信に使用する。前記メモリを、動作又はテスト用の外部プロセッサ５５０に結合することができる。
【００５１】
追加の回路網及び制御信号を設けてもよく、図５のメモリ装置を、本発明に注目するのを助けるために単純化したことは、当業者には明らかであろう。メモリ装置の上記説明は、メモリの一般的な理解を与えることを目的とし、代表的なメモリ装置の要素及び特徴のすべての完全な説明ではないことは理解されるであろう。
【００５２】
当業者には理解されるように、ここで説明した形式のメモリ装置は、一般に、種々の半導体装置を含む集積回路として製造される。前記集積回路は基板によって支持される。集積回路は、一般に、各々の基板において複数回反復される。当該技術分野においてよく知られているように、前記基板をさらに処理し、前記集積回路をダイに分割する。
【００５３】
前記図を使用し、付随するテキストの理解を援助した。しかしながら、前記図は、個々の特徴のスケール及び相対的なサイジングに描かれておらず、層は、適用におけるそのような個々の特徴あるいは層の相対的な寸法を必ずしも示していない。したがって、前記図を、寸法的な特徴付けに使用すべきではない。
【００５４】
寸法的な特徴を、ここでは情報目的で与えたが、性能を増し、製造コストを減少するために、集積回路装置の寸法を減少する持続的な傾向があることが認識されている。加えて、ここで説明した概念は、絶対的な寸法によって基本的に制限されない。したがって、製造及び検知技術における改善が、ここで説明したカルコゲニドメモリ素子の寸法的な特徴、特に層の厚さに関する特徴を減少することを容易にすることが予測される。
【００５５】
金属ドープトカルコゲニド層を形成する方法と、このようなドープトカルコゲニド層を含む装置を形成する方法とを説明した。これらの方法は、プラズマを使用し、金属蒸着と同時に金属をカルコゲニド層中に拡散させるステップを含む。前記プラズマは、ネオン又はヘリウムのような低い原子量の少なくとも１つの希ガスを含む。前記プラズマは、金属ターゲットをスパッタするのに十分なスパッタ発生量と、スパッタされた金属を前記カルコゲニド層中に拡散させるのに十分な放射スペクトルのＵＶ成分とを有する。このような方法を使用し、導電層を前記ドープトカルコゲニド層上に形成することができる。不揮発性カルコゲニドメモリ装置のような集積回路装置において、金属蒸着と同時のカルコゲニド層のドーピングと、前記カルコゲニド層のドーピングによる導電層の形成とは、前記装置基板をツールからツールへ移動する結果として生じる汚染と物理的損傷とを減らし、したがって、改善された装置の信頼性を促進させる。
【００５６】
特定の実施例をここで例証し、説明したが、同じ目的を達成するように計算された任意の配置を、示した特定の実施例の代わりにしてもよいことは、当業者によって理解されるであろう。本発明の多くの適用は、当業者には明らかであろう。したがって、本願は、本発明の任意の適用又は変形をカバーすることを目的とする。本発明は請求項及びこれらの等価物によってのみ限定されることを、明白に目的とする。
【図面の簡単な説明】
【００５７】
【図１】Ａ−Ｄは、種々のプロセス段階中のカルコゲニドメモリ素子の断面図である。
【図２】Ａ−Ｄは、本発明の一実施例による種々のプロセス段階中のカルコゲニドメモリ素子の断面図である。
【図３】本発明の実施例と共に使用するのに好適なある物理的蒸着装置の図式的なイラストレーションである。
【図４】本発明の一実施例によるメモリアレイの一部の図である。
【図５】本発明の一実施例による集積回路メモリ装置の単純化したブロック図である。
Claims (55)
- ドープトカルコゲニド層を形成する方法において、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含むプラズマの存在中でカルコゲニド材料の層上に金属をスパッタリングするステップを含むことを特徴とする方法。
- 請求項１に記載の方法において、前記カルコゲニド材料がセレン化ゲルマニウム材料であることを特徴とする方法。
- 請求項１に記載の方法において、前記プラズマが、ネオンの原子量より大きい原子量を有する希ガスをさらに含むことを特徴とする方法。
- 請求項３に記載の方法において、前記ネオンの原子量より大きい原子量を有する希ガスがアルゴンであることを特徴とする方法。
- 請求項１に記載の方法において、前記プラズマを、本質的にネオンから成る供給ガスから発生することを特徴とする方法。
- 請求項１に記載の方法において、前記金属を、アルミニウム、銅、銀及び金から成るグループから選択することを特徴とする方法。
- 請求項１に記載の方法において、前記カルコゲニド材料が、酸素、硫黄、セレン、テルル及びポロニウムから成るグループから選択された少なくとも１つの元素と、炭素、シリコン、ゲルマニウム、スズ、鉛、窒素、リン、ヒ素、アンチモン及びビスマスから成るグループから選択された少なくとも１つの元素とを含むことを特徴とする方法。
- 請求項１に記載の方法において、前記カルコゲニド材料が、セレン及びテルルから成るグループから選択された少なくとも１つの元素と、ゲルマニウム及びアンチモンから成るグループから選択された少なくとも１つの元素とを含むことを特徴とする方法。
- カルコゲニド層を形成するステップと、
少なくともネオンを含むプラズマの存在中で金属ターゲットから粒子をスパッタするステップと、
前記スパッタされた粒子を前記カルコゲニド材料の層上に蒸着するステップと、
前記スパッタされた粒子を前記カルコゲニド材料の層中に拡散させるステップとを含むことを特徴とする、ドープトカルコゲニド層を形成する方法。 - 請求項９に記載の方法において、前記金属ターゲットが、アルミニウム、銅、銀及び金から成るグループから選択された金属を含むことを特徴とする方法。
- 請求項９に記載の方法において、前記スパッタされた粒子を前記カルコゲニド材料の層中に拡散させるステップが、前記金属ターゲットから粒子をスパッタするステップと同時に起こることを特徴とする方法。
- 請求項９に記載の方法において、前記プラズマを、本質的にネオンから成る供給ガスから発生することを特徴とする方法。
- 請求項９に記載の方法において、前記プラズマがヘリウムをさらに含婿とを特徴とする方法。
- 請求項９に記載の方法において、前記プラズマがアルゴンをさらに含婿とを特徴とする方法。
- 請求項９に記載の方法において、前記プラズマが、ネオンの原子量と異なった原子量を有する少なくとも１つの希ガスをさらに含むことを特徴とする方法。
- 請求項９に記載の方法において、
各々が原子量を有するネオンとネオン以外の少なくとも１つの希ガスとを含む前記プラズマ用の成分ガスを選択するステップと、
前記成分ガスの体積割合を調節し、所望のスパッタリング効率を促進するのに十分な平均原子量を発生するステップとをさらに含むことを特徴とする方法。 - 請求項９に記載の方法において、
ネオンとネオン以外の少なくとも１つの希ガスとを含む前記プラズマ用の成分ガスを選択するステップと、
前記成分ガスの体積割合を調節し、所望の放射スペクトルを有するプラズマを発生するステップとをさらに含むことを特徴とする方法。 - 請求項１７に記載の方法において、前記成分ガスの体積割合を調節し、所望の放射スペクトルを有するプラズマを発生するステップが、前記成分ガスの体積割合を調節し、ネオンのみを含むプラズマより高いレベルの可視成分を有する放射スペクトルを有するプラズマを発生するステップをさらに含むことを特徴とする方法。
- 請求項９に記載の方法において、
各々がその放射スペクトルのＵＶ成分を有するネオンとネオン以外の少なくとも１つの希ガスとを含む前記プラズマ用の成分ガスを選択するステップと、
前記成分ガスの体積割合を調節し、その放射スペクトルのＵＶ成分の所望の相対強度を有するプラズマを発生するステップとをさらに含むことを特徴とする方法。 - 請求項１９に記載の方法において、前記プラズマの放射スペクトルのＵＶ成分の所望の相対強度が、前記カルコゲニド材料の層中への前記スパッタされた粒子の拡散の所望のレベルを生じるのに十分な相対強度であることを特徴とする方法。
- 請求項９に記載の方法において、
各々が原子量とその放射スペクトルのＵＶ成分とを有するネオンとネオン以外の少なくとも１つの希ガスとを含む前記プラズマ用の成分ガスを選択するステップと、
前記カルコゲニド材料の層中への前記スパッタされた粒子の拡散の所望のレベルを生じるのに十分な放射スペクトルのＵＶ成分の相対強度を有するプラズマを発生する前記成分ガスの少なくとも２つの組み合わせを決定するステップと、
前記成分ガスの組み合わせのうち、所望の平均原子量に近い平均原子量を持つものを選択するステップとをさらに含むことを特徴とする方法。 - 請求項９に記載の方法において、
各々が原子量とその放射スペクトルのＵＶ成分とを有するネオンとネオン以外の少なくとも１つの希ガスとを含む前記プラズマ用の成分ガスを選択するステップと、
所望のスパッタリング効率を促進するのに十分な平均原子量を有するプラズマを発生する前記成分ガスの少なくとも２つの組み合わせを決定するステップと、
前記成分ガスの組み合わせのうち、放射スペクトルのＵＶ成分の所望の相対強度を有するプラズマを発生するものを選択するステップをさらに含むことを特徴とする方法。 - カルコゲニド材料の層を形成するステップと、
少なくとも２つの希ガスを含むプラズマを使用し、前記カルコゲニド材料の層上に金属をスパッタし、前記スパッタされた金属を前記カルコゲニド材料の層中に拡散させるステップとを含み、前記プラズマの成分を、所望のスパッタリング効率を促進するのに十分な平均原子量を有するように選択することを特徴とする、ドープトカルコゲニド層を形成する方法。 - 請求項２３に記載の方法において、各々の希ガスを、ヘリウム、ネオン及びアルゴンから成るグループから選択することを特徴とする方法。
- カルコゲニド材料の層を形成するステップと、
少なくとも２つの希ガスを含むプラズマを使用し、前記カルコゲニド材料の層上に金属原子をスパッタし、前記スパッタされた金属原子を前記カルコゲニド材料の層中に拡散させるステップとを含み、前記プラズマの成分を、前記プラズマの放射スペクトルのＵＶ成分の所望の相対強度を有するように選択することを特徴とする方法。 - カルコゲニド材料の層を形成するステップと、
少なくとも２つの希ガスを含むプラズマを使用し、前記カルコゲニド材料の層上に金属をスパッタし、前記スパッタされた金属を前記カルコゲニド材料の層中に拡散させるステップとを含み、前記プラズマの成分を、前記プラズマの所望の放射スペクトルを有するように選択することを特徴とする方法。 - 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して前記カルコゲニド層上に金属をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップであって、前記第１プラズマが、前記カルコゲニド層中への前記スパッタされた金属の拡散を生じさせるのに十分なＵＶ成分を放射する、ステップと、
ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、これによって前記第２電極を形成するステップとを含むことを特徴とする方法。 - 請求項２７に記載の方法において、前記ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスがアルゴンであることを特徴とする方法。
- 請求項２７に記載の方法において、前記カルコゲニド層を形成するステップが、セレン化ゲルマニウム材料の層を形成するステップをさらに含み、前記第１プラズマを使用して前記カルコゲニド層上に金属をスパッタするステップが、銀をスパッタするステップをさらに含み、前記第２プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタするステップが、銀をスパッタするステップをさらに含むことを特徴とする方法。
- 請求項２７に記載の方法において、前記第１プラズマ及び第２プラズマが同じプラズマであることを特徴とする方法。
- 請求項２７に記載の方法において、前記第２電極が前記第１電極と異なる仕事関数（φｍ）を有することを特徴とする方法。
- 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して前記カルコゲニド層上に金属をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップと、
少なくともアルゴンを含む第２プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、これによって前記第２電極を形成するステップとを含むことを特徴とする方法。 - 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含むプラズマを使用して前記カルコゲニド層上に金属をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップと、
前記プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、これによって前記第２電極を形成するステップとを含むことを特徴とする方法。 - 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む供給ガスから初期に発生されたプラズマを使用して前記カルコゲニド層上に金属をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップと、
前記供給ガスの平均原子量を増加して前記プラズマを発生するステップと、
前記増加された平均原子量を有する供給ガスから発生されたプラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、これによって前記第２電極を形成するステップとを含むことを特徴とする方法。 - 請求項３４に記載の方法において、前記供給ガスの平均原子量を増加して前記プラズマを発生するステップが、前記ドープトカルコゲニド層を形成した後に前記供給ガスを排気するステップと、前記増加した平均原子量を有する供給ガスを使用して前記第２電極を形成するのに使用するプラズマを発生するステップとをさらに含むことを特徴とする方法。
- 請求項３４に記載の方法において、前記プラズマの平均原子量を増加するステップが、金属をスパッタする間に前記プラズマへの成分ガスの供給レートを変化させるステップをさらに含むことを特徴とする方法。
- 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
蒸着チャンバ中で第１プラズマを使用して前記カルコゲニド層上に金属をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップであって、前記第１プラズマを、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを使用して発生する、ステップと、
前記蒸着チャンバ中で第２プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、前記第２電極を形成するステップであって、前記第２プラズマを、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを使用して発生する、ステップとを含むことを特徴とする方法。 - 請求項３７に記載の方法において、前記第１プラズマを発生するのに使用する少なくとも１つの成分ガスが本質的にネオンから成ることを特徴とする方法。
- 請求項３７に記載の方法において、前記第２プラズマを発生するのに使用する少なくとも１つの成分ガスが本質的にアルゴンから成ることを特徴とする方法。
- 請求項３９に記載の方法において、前記第２プラズマを少なくともアルゴンを使用して発生することを特徴とする方法。
- 請求項３７に記載の方法において、前記ドープトカルコゲニド層上に金属をスパッタして前記第２電極を形成するステップを、前記カルコゲニド層上に金属をスパッタして前記ドープトカルコゲニド層を形成するステップと同じ場所で行うことを特徴とする方法。
- 請求項３７に記載の方法において、前記カルコゲニド層上に金属をスパッタして前記ドープトカルコゲニド層を形成するステップが、金属ターゲットからスパッタするステップをさらに含み、前記ドープトカルコゲニド層上に金属をスパッタして前記第２電極を形成するステップが、同じ金属ターゲットからスパッタするステップをさらに含むことを特徴とする方法。
- 請求項４２に記載の方法において、前記金属ターゲットが銀であり、前記カルコゲニド層がセレン化ゲルマニウム材料を含むことを特徴とする方法。
- 請求項３７に記載の方法において、前記第１プラズマ及び第２プラズマが、各々、ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスと、ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスとを含むことを特徴とする方法。
- 請求項４４に記載の方法において、前記第１プラズマ及び第２プラズマが同じ成分を有することを特徴とする方法。
- 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
本質的にネオンから成る供給ガスから発生された第１プラズマを使用して前記カルコゲニド層上に銀をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップと、
本質的にアルゴンから成る供給ガスから発生された第２プラズマを使用して前記ドープトカルコゲニド層上に金属をスパッタし、これによって前記第２電極を形成するステップとを含み、前記第２電極が前記第１電極と異なる仕事関数（φｍ）を有することを特徴とする方法。 - 第１電極と、第２電極と、前記第１電極と第２電極との間に置かれたドープトカルコゲニド層とを有するカルコゲニドメモリ素子を形成する方法において、
前記第１電極上にカルコゲニド層を形成するステップと、
本質的にネオンから成る供給ガスから発生された第１プラズマを使用して前記カルコゲニド層上に銀をスパッタし、これによって前記ドープトカルコゲニド層を形成するステップと、
本質的にアルゴンから成る供給ガスから発生された第２プラズマを使用して前記ドープトカルコゲニド層上に銀をスパッタし、これによって前記第２電極を形成するステップとを含むことを特徴とする方法。 - 請求項４７に記載の方法において、前記カルコゲニド層がセレン化ゲルマニウム材料であることを特徴とする方法。
- 不揮発性メモリ素子を形成する方法において、
ワードラインを形成するステップと、
前記ワードラインに結合した第１電極を形成するステップであって、各々のワードラインを２つ以上の第１電極に結合するステップと、
各々の第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して各々のカルコゲニド層上に金属をスパッタし、これによってドープトカルコゲニド層を形成するステップと、
ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して各々のドープトカルコゲニド層上に金属をスパッタし、これによって第２電極を形成するステップと、
前記第２電極に結合したビットラインを形成するステップであって、各々のビットラインを２つ以上の第２電極に結合するステップとを含むことを特徴とする方法。 - 請求項４９に記載の方法において、
ダイオードを形成するステップであって、各々のダイオードを、第２電極とビットラインとの間に挟まれ、各々の第２電極がビットラインにダイオードを経て結合されるようにする位置と、第１電極とワードラインとの間に挟まれ、各々の第１電極がワードラインにダイオードを経て結合されるようにする位置とから成るグループから選択された位置において形成するステップをさらに含むことを特徴とする方法。 - 不揮発性メモリ素子を形成する方法において、
ワードラインを形成するステップと、
前記ワードラインに結合した第１電極を形成するステップであって、各々のワードラインを２つ以上の第１電極に結合するステップと、
各々の第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して各々のカルコゲニド層上に金属をスパッタし、これによってドープトカルコゲニド層を形成するステップと、
ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して各々のドープトカルコゲニド層上に金属をスパッタし、これによって第２電極を形成するステップと、
各々の第２電極に結合したダイオードを形成するステップと、
前記ダイオードに結合したビットラインを形成するステップであって、各々のビットラインを２つ以上のダイオードに結合するステップとを含むことを特徴とする方法。 - 不揮発性メモリを形成する方法において、
ワードラインを形成するステップと、
前記ワードラインに結合したダイオードを形成するステップであって、各々のワードラインを２つ以上のダイオードに結合するステップと、
各々のダイオードに結合した第１電極を形成するステップと、
各々の第１電極上にカルコゲニド層を形成するステップと、
ネオン及びヘリウムから成るグループから選択された少なくとも１つの成分ガスを含む第１プラズマを使用して各々のカルコゲニド層上に金属をスパッタし、これによってドープトカルコゲニド層を形成するステップと、
ネオンの原子量より大きい原子量を有する少なくとも１つの成分ガスを含む第２プラズマを使用して各々のドープトカルコゲニド層上に金属をスパッタし、これによって第２電極を形成するステップと、
各々の第２電極に結合したダイオードを形成するステップと、
前記第２電極に結合したビットラインを形成するステップであって、各々のビットラインを２つ以上の第２電極に結合するステップとを含むことを特徴とする方法。 - 不揮発性メモリを形成する方法において、
ワードラインを形成するステップと、
前記ワードラインに結合した第１電極を形成するステップであって、各々のワードラインを２つ以上の第１電極に結合するステップと、
各々の第１電極上にカルコゲニド層を形成するステップと、
本質的にネオンから成る第１プラズマを使用して各々のカルコゲニド層上に銀をスパッタし、これによってドープトカルコゲニド層を形成するステップと、
本質的にアルゴンから成る第２プラズマを使用して各々のドープトカルコゲニド層上に金属をスパッタし、これによって第２電極を形成するステップであって、前記金属が前記第１電極と異なる仕事関数（φｍ）を有するステップと、
前記第２電極に結合したビットラインを形成するステップであって、各々のビットラインを２つ以上の第２電極に結合するステップとを含むことを特徴とする方法。 - 不揮発性メモリを形成する方法において、
ワードラインを形成するステップと、
前記ワードラインに結合した第１電極を形成するステップであって、各々のワードラインを２つ以上の第１電極に結合するステップと、
各々の第１電極上にカルコゲニド層を形成するステップと、
本質的にネオンから成る第１プラズマを使用して各々のカルコゲニド層上に銀をスパッタし、これによってドープトカルコゲニド層を形成するステップと、
本質的にアルゴンから成る第２プラズマを使用して各々のドープトカルコゲニド層上に銀をスパッタし、これによって第２電極を形成するステップと、
前記第２電極に結合したビットラインを形成するステップであって、各々のビットラインを２つ以上の第２電極に結合するステップとを含むことを特徴とする方法。 - 請求項５４に記載の方法において、
ダイオードを形成するステップであって、各々のダイオードを、第２電極とビットラインとの間に挟まれ、各々の第２電極がビットラインにダイオードを経て結合されるようにする位置と、第１電極とワードラインとの間に挟まれ、各々の第１電極がワードラインにダイオードを経て結合されるようにする位置とから成るグループから選択された位置において形成するステップをさらに含むことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/943,426 US6709958B2 (en) | 2001-08-30 | 2001-08-30 | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| PCT/US2002/027526 WO2003020998A2 (en) | 2001-08-30 | 2002-08-30 | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005502197A true JP2005502197A (ja) | 2005-01-20 |
| JP2005502197A5 JP2005502197A5 (ja) | 2008-05-01 |
| JP4194490B2 JP4194490B2 (ja) | 2008-12-10 |
Family
ID=25479641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003525695A Expired - Lifetime JP4194490B2 (ja) | 2001-08-30 | 2002-08-30 | 金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 |
Country Status (8)
| Country | Link |
|---|---|
| US (4) | US6709958B2 (ja) |
| EP (2) | EP1425431B1 (ja) |
| JP (1) | JP4194490B2 (ja) |
| KR (1) | KR100586716B1 (ja) |
| CN (2) | CN100402694C (ja) |
| AT (2) | ATE422560T1 (ja) |
| DE (1) | DE60231129D1 (ja) |
| WO (1) | WO2003020998A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008528805A (ja) * | 2005-01-28 | 2008-07-31 | エナージー コンバーション デバイセス インコーポレイテッド | カルコゲニド材料の化学蒸着法 |
| WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| CN101937970A (zh) * | 2009-06-25 | 2011-01-05 | 旺宏电子股份有限公司 | 具有一个或多个非定值掺杂浓度分布的相变化存储器 |
| JP5145217B2 (ja) * | 2006-05-31 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (267)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542690B1 (en) * | 2000-05-08 | 2003-04-01 | Corning Incorporated | Chalcogenide doping of oxide glasses |
| JP4742429B2 (ja) * | 2001-02-19 | 2011-08-10 | 住友電気工業株式会社 | ガラス微粒子堆積体の製造方法 |
| US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
| DE10119463C2 (de) * | 2001-04-12 | 2003-03-06 | Hahn Meitner Inst Berlin Gmbh | Verfahren zur Herstellung einer Chalkogenid-Halbleiterschicht des Typs ABC¶2¶ mit optischer Prozesskontrolle |
| US7102150B2 (en) * | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
| US6951805B2 (en) * | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
| US6784018B2 (en) * | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
| US6881623B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
| US6955940B2 (en) * | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
| US6646902B2 (en) | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US7109056B2 (en) * | 2001-09-20 | 2006-09-19 | Micron Technology, Inc. | Electro-and electroless plating of metal in the manufacture of PCRAM devices |
| US6612695B2 (en) * | 2001-11-07 | 2003-09-02 | Michael Waters | Lighted reading glasses |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
| US6909656B2 (en) * | 2002-01-04 | 2005-06-21 | Micron Technology, Inc. | PCRAM rewrite prevention |
| JP4218527B2 (ja) * | 2002-02-01 | 2009-02-04 | 株式会社日立製作所 | 記憶装置 |
| US6867064B2 (en) * | 2002-02-15 | 2005-03-15 | Micron Technology, Inc. | Method to alter chalcogenide glass for improved switching characteristics |
| US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
| US6847535B2 (en) | 2002-02-20 | 2005-01-25 | Micron Technology, Inc. | Removable programmable conductor memory card and associated read/write device and method of operation |
| US7087919B2 (en) * | 2002-02-20 | 2006-08-08 | Micron Technology, Inc. | Layered resistance variable memory device and method of fabrication |
| US6937528B2 (en) * | 2002-03-05 | 2005-08-30 | Micron Technology, Inc. | Variable resistance memory and method for sensing same |
| US6849868B2 (en) | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
| US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
| US6855975B2 (en) * | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
| US6864500B2 (en) | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
| US20030205822A1 (en) * | 2002-05-02 | 2003-11-06 | Taiwan Semiconductor Manufacturing Co. Ltd. | Low-strength plasma treatment for interconnects |
| US6731528B2 (en) * | 2002-05-03 | 2004-05-04 | Micron Technology, Inc. | Dual write cycle programmable conductor memory system and method of operation |
| US6825135B2 (en) * | 2002-06-06 | 2004-11-30 | Micron Technology, Inc. | Elimination of dendrite formation during metal/chalcogenide glass deposition |
| US6890790B2 (en) * | 2002-06-06 | 2005-05-10 | Micron Technology, Inc. | Co-sputter deposition of metal-doped chalcogenides |
| US7209378B2 (en) * | 2002-08-08 | 2007-04-24 | Micron Technology, Inc. | Columnar 1T-N memory cell structure |
| US7018863B2 (en) * | 2002-08-22 | 2006-03-28 | Micron Technology, Inc. | Method of manufacture of a resistance variable memory cell |
| US7364644B2 (en) * | 2002-08-29 | 2008-04-29 | Micron Technology, Inc. | Silver selenide film stoichiometry and morphology control in sputter deposition |
| US7010644B2 (en) * | 2002-08-29 | 2006-03-07 | Micron Technology, Inc. | Software refreshed memory device and method |
| US6831019B1 (en) * | 2002-08-29 | 2004-12-14 | Micron Technology, Inc. | Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes |
| US6867114B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology Inc. | Methods to form a memory cell with metal-rich metal chalcogenide |
| US6864521B2 (en) * | 2002-08-29 | 2005-03-08 | Micron Technology, Inc. | Method to control silver concentration in a resistance variable memory element |
| US7337160B2 (en) * | 2002-12-31 | 2008-02-26 | Bae Systems Information And Electronic Systems Integration Inc. | Use of radiation-hardened chalcogenide technology for spaceborne reconfigurable digital processing systems |
| WO2004066386A1 (ja) * | 2003-01-23 | 2004-08-05 | Nec Corporation | 電子素子、それを使用した集積電子素子及びそれを使用した動作方法 |
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
| US7402851B2 (en) * | 2003-02-24 | 2008-07-22 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same |
| US7022579B2 (en) | 2003-03-14 | 2006-04-04 | Micron Technology, Inc. | Method for filling via with metal |
| US7061004B2 (en) * | 2003-07-21 | 2006-06-13 | Micron Technology, Inc. | Resistance variable memory elements and methods of formation |
| US6903361B2 (en) * | 2003-09-17 | 2005-06-07 | Micron Technology, Inc. | Non-volatile memory structure |
| US7562375B2 (en) * | 2003-10-10 | 2009-07-14 | Microsoft Corporation | Fast channel change |
| US7098068B2 (en) * | 2004-03-10 | 2006-08-29 | Micron Technology, Inc. | Method of forming a chalcogenide material containing device |
| US7583551B2 (en) * | 2004-03-10 | 2009-09-01 | Micron Technology, Inc. | Power management control and controlling memory refresh operations |
| DE102004020297B4 (de) * | 2004-04-26 | 2007-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung resistiv schaltender Speicherbauelemente |
| DE102004029436B4 (de) * | 2004-06-18 | 2009-03-05 | Qimonda Ag | Verfahren zum Herstellen eines Festkörperelektrolytmaterialbereichs |
| US20050287698A1 (en) * | 2004-06-28 | 2005-12-29 | Zhiyong Li | Use of chalcogen plasma to form chalcogenide switching materials for nanoscale electronic devices |
| US7190048B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Resistance variable memory device and method of fabrication |
| US7326950B2 (en) * | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
| US7354793B2 (en) | 2004-08-12 | 2008-04-08 | Micron Technology, Inc. | Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element |
| US7365411B2 (en) * | 2004-08-12 | 2008-04-29 | Micron Technology, Inc. | Resistance variable memory with temperature tolerant materials |
| US7151688B2 (en) * | 2004-09-01 | 2006-12-19 | Micron Technology, Inc. | Sensing of resistance variable memory devices |
| US7224598B2 (en) * | 2004-09-02 | 2007-05-29 | Hewlett-Packard Development Company, L.P. | Programming of programmable resistive memory devices |
| US20060102870A1 (en) * | 2004-10-20 | 2006-05-18 | Viens Jean F | Infrared detection material and method of production |
| US7106096B2 (en) * | 2004-11-11 | 2006-09-12 | International Business Machines Corporation | Circuit and method of controlling integrated circuit power consumption using phase change switches |
| US20060108667A1 (en) | 2004-11-22 | 2006-05-25 | Macronix International Co., Ltd. | Method for manufacturing a small pin on integrated circuits or other devices |
| US7138290B2 (en) * | 2004-12-03 | 2006-11-21 | Micron Technology, Inc. | Methods of depositing silver onto a metal selenide-comprising surface and methods of depositing silver onto a selenium-comprising surface |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| FR2880177B1 (fr) | 2004-12-23 | 2007-05-18 | Commissariat Energie Atomique | Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores |
| DE102005001253A1 (de) * | 2005-01-11 | 2006-07-20 | Infineon Technologies Ag | Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung |
| DE102005005325B4 (de) * | 2005-02-04 | 2011-12-15 | Adesto Technology Corp., Inc. | Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle |
| US7317200B2 (en) | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
| DE102005012047A1 (de) * | 2005-03-16 | 2006-09-28 | Infineon Technologies Ag | Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements |
| KR100694188B1 (ko) * | 2005-03-22 | 2007-03-14 | 한국표준과학연구원 | 메모리 및 그 제조 방법 |
| US7427770B2 (en) * | 2005-04-22 | 2008-09-23 | Micron Technology, Inc. | Memory array for increased bit density |
| US7709289B2 (en) | 2005-04-22 | 2010-05-04 | Micron Technology, Inc. | Memory elements having patterned electrodes and method of forming the same |
| US7269079B2 (en) * | 2005-05-16 | 2007-09-11 | Micron Technology, Inc. | Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory |
| US7696503B2 (en) * | 2005-06-17 | 2010-04-13 | Macronix International Co., Ltd. | Multi-level memory cell having phase change element and asymmetrical thermal boundary |
| US7238994B2 (en) | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
| US20070007505A1 (en) * | 2005-07-07 | 2007-01-11 | Honeywell International Inc. | Chalcogenide PVD components |
| US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
| US20070007579A1 (en) * | 2005-07-11 | 2007-01-11 | Matrix Semiconductor, Inc. | Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region |
| US7274034B2 (en) * | 2005-08-01 | 2007-09-25 | Micron Technology, Inc. | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication |
| US7332735B2 (en) * | 2005-08-02 | 2008-02-19 | Micron Technology, Inc. | Phase change memory cell and method of formation |
| US7317567B2 (en) * | 2005-08-02 | 2008-01-08 | Micron Technology, Inc. | Method and apparatus for providing color changing thin film material |
| KR100682969B1 (ko) * | 2005-08-04 | 2007-02-15 | 삼성전자주식회사 | 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법 |
| US20070037316A1 (en) * | 2005-08-09 | 2007-02-15 | Micron Technology, Inc. | Memory cell contact using spacers |
| US7579615B2 (en) | 2005-08-09 | 2009-08-25 | Micron Technology, Inc. | Access transistor for memory device |
| US7304368B2 (en) * | 2005-08-11 | 2007-12-04 | Micron Technology, Inc. | Chalcogenide-based electrokinetic memory element and method of forming the same |
| US7251154B2 (en) * | 2005-08-15 | 2007-07-31 | Micron Technology, Inc. | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance |
| KR100637235B1 (ko) * | 2005-08-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| US7277313B2 (en) * | 2005-08-31 | 2007-10-02 | Micron Technology, Inc. | Resistance variable memory element with threshold device and method of forming the same |
| KR100694316B1 (ko) | 2005-09-30 | 2007-03-14 | 한양대학교 산학협력단 | 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법 |
| US8969865B2 (en) * | 2005-10-12 | 2015-03-03 | Hewlett-Packard Development Company, L.P. | Semiconductor film composition |
| US20070080428A1 (en) * | 2005-10-12 | 2007-04-12 | Herman Gregory S | Semiconductor film composition |
| US7635855B2 (en) | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7450411B2 (en) * | 2005-11-15 | 2008-11-11 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7394088B2 (en) | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7829876B2 (en) | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
| CN100524878C (zh) | 2005-11-21 | 2009-08-05 | 旺宏电子股份有限公司 | 具有空气绝热单元的可编程电阻材料存储阵列 |
| US7507986B2 (en) * | 2005-11-21 | 2009-03-24 | Macronix International Co., Ltd. | Thermal isolation for an active-sidewall phase change memory cell |
| US7479649B2 (en) | 2005-11-21 | 2009-01-20 | Macronix International Co., Ltd. | Vacuum jacketed electrode for phase change memory element |
| US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7599217B2 (en) * | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7688619B2 (en) * | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7521364B2 (en) * | 2005-12-02 | 2009-04-21 | Macronix Internation Co., Ltd. | Surface topology improvement method for plug surface areas |
| FR2895531B1 (fr) * | 2005-12-23 | 2008-05-09 | Commissariat Energie Atomique | Procede ameliore de realisation de cellules memoires de type pmc |
| US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7595218B2 (en) | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7432206B2 (en) | 2006-01-24 | 2008-10-07 | Macronix International Co., Ltd. | Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram |
| US7956358B2 (en) | 2006-02-07 | 2011-06-07 | Macronix International Co., Ltd. | I-shaped phase change memory cell with thermal isolation |
| DE102006009254B3 (de) * | 2006-02-28 | 2007-07-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten elektronischen Schaltkreises mit programmierbaren resistiven Zellen, entsprechende Zellen und Datenspeicher mit solchen |
| US8492810B2 (en) * | 2006-02-28 | 2013-07-23 | Qimonda Ag | Method of fabricating an integrated electronic circuit with programmable resistance cells |
| US8936702B2 (en) * | 2006-03-07 | 2015-01-20 | Micron Technology, Inc. | System and method for sputtering a tensile silicon nitride film |
| US7554144B2 (en) | 2006-04-17 | 2009-06-30 | Macronix International Co., Ltd. | Memory device and manufacturing method |
| US7928421B2 (en) * | 2006-04-21 | 2011-04-19 | Macronix International Co., Ltd. | Phase change memory cell with vacuum spacer |
| KR100782482B1 (ko) * | 2006-05-19 | 2007-12-05 | 삼성전자주식회사 | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 |
| US7423300B2 (en) * | 2006-05-24 | 2008-09-09 | Macronix International Co., Ltd. | Single-mask phase change memory element |
| US7825033B2 (en) * | 2006-06-09 | 2010-11-02 | Micron Technology, Inc. | Methods of forming variable resistance memory cells, and methods of etching germanium, antimony, and tellurium-comprising materials |
| TWI303875B (en) * | 2006-06-16 | 2008-12-01 | Ind Tech Res Inst | Confined spacer phase change memory and fabrication method thereof |
| US7696506B2 (en) * | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| KR100631400B1 (ko) * | 2006-06-29 | 2006-10-04 | 주식회사 아이피에스 | 상변화 메모리용 칼코제나이드막 증착 방법 |
| KR100791071B1 (ko) * | 2006-07-04 | 2008-01-02 | 삼성전자주식회사 | 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법 |
| US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| CN100452319C (zh) * | 2006-07-14 | 2009-01-14 | 上海华虹Nec电子有限公司 | 低等离子体诱生损伤的硅化物制备方法 |
| US8115282B2 (en) * | 2006-07-25 | 2012-02-14 | Adesto Technology Corporation | Memory cell device and method of manufacture |
| KR100838527B1 (ko) | 2006-07-31 | 2008-06-17 | 삼성전자주식회사 | 상변화 기억소자 형성 방법 |
| US7560723B2 (en) | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
| US7772581B2 (en) | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| KR100829601B1 (ko) * | 2006-09-27 | 2008-05-14 | 삼성전자주식회사 | 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법 |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7510929B2 (en) | 2006-10-18 | 2009-03-31 | Macronix International Co., Ltd. | Method for making memory cell device |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US7682868B2 (en) * | 2006-12-06 | 2010-03-23 | Macronix International Co., Ltd. | Method for making a keyhole opening during the manufacture of a memory cell |
| US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US8344347B2 (en) | 2006-12-15 | 2013-01-01 | Macronix International Co., Ltd. | Multi-layer electrode structure |
| US7718989B2 (en) * | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7440315B2 (en) * | 2007-01-09 | 2008-10-21 | Macronix International Co., Ltd. | Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell |
| US7433226B2 (en) * | 2007-01-09 | 2008-10-07 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell |
| US7663135B2 (en) | 2007-01-31 | 2010-02-16 | Macronix International Co., Ltd. | Memory cell having a side electrode contact |
| US7535756B2 (en) | 2007-01-31 | 2009-05-19 | Macronix International Co., Ltd. | Method to tighten set distribution for PCRAM |
| US7701759B2 (en) | 2007-02-05 | 2010-04-20 | Macronix International Co., Ltd. | Memory cell device and programming methods |
| US7483292B2 (en) | 2007-02-07 | 2009-01-27 | Macronix International Co., Ltd. | Memory cell with separate read and program paths |
| US7463512B2 (en) | 2007-02-08 | 2008-12-09 | Macronix International Co., Ltd. | Memory element with reduced-current phase change element |
| US8138028B2 (en) | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| US7884343B2 (en) | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| KR100888145B1 (ko) * | 2007-02-22 | 2009-03-13 | 성균관대학교산학협력단 | 무응력 연성회로기판 제조 장치 및 방법 |
| US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US8268664B2 (en) * | 2007-03-05 | 2012-09-18 | Altis Semiconductor | Methods of manufacturing a semiconductor device; method of manufacturing a memory cell; semiconductor device; semiconductor processing device; integrated circuit having a memory cell |
| US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US8610098B2 (en) * | 2007-04-06 | 2013-12-17 | Macronix International Co., Ltd. | Phase change memory bridge cell with diode isolation device |
| US7755076B2 (en) * | 2007-04-17 | 2010-07-13 | Macronix International Co., Ltd. | 4F2 self align side wall active phase change memory |
| US7483316B2 (en) * | 2007-04-24 | 2009-01-27 | Macronix International Co., Ltd. | Method and apparatus for refreshing programmable resistive memory |
| US8846516B2 (en) * | 2007-07-06 | 2014-09-30 | Micron Technology, Inc. | Dielectric charge-trapping materials having doped metal sites |
| US8513637B2 (en) * | 2007-07-13 | 2013-08-20 | Macronix International Co., Ltd. | 4F2 self align fin bottom electrodes FET drive phase change memory |
| US7884342B2 (en) | 2007-07-31 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory bridge cell |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US9018615B2 (en) * | 2007-08-03 | 2015-04-28 | Macronix International Co., Ltd. | Resistor random access memory structure having a defined small area of electrical contact |
| JP5088036B2 (ja) | 2007-08-06 | 2012-12-05 | ソニー株式会社 | 記憶素子および記憶装置 |
| US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7642125B2 (en) | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US7551473B2 (en) | 2007-10-12 | 2009-06-23 | Macronix International Co., Ltd. | Programmable resistive memory with diode structure |
| FR2922368A1 (fr) | 2007-10-16 | 2009-04-17 | Commissariat Energie Atomique | Procede de fabrication d'une memoire cbram ayant une fiabilite amelioree |
| US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7804083B2 (en) | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| US8039926B2 (en) * | 2007-12-06 | 2011-10-18 | Electronics And Telecommunications Research Institute | Method for manufacturing N-type and P-type chalcogenide material, doped homojunction chalcogenide thin film transistor and method of fabricating the same |
| US7646631B2 (en) | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| KR20090076077A (ko) * | 2008-01-07 | 2009-07-13 | 삼성전자주식회사 | 저항성 메모리 소자 |
| US7879643B2 (en) | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| KR101480292B1 (ko) * | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| FR2929759B1 (fr) * | 2008-04-03 | 2010-04-16 | Commissariat Energie Atomique | Dispositif magnetique integrant un empilement magnetoresistif |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| KR100974069B1 (ko) * | 2008-06-02 | 2010-08-04 | 한국과학기술원 | 저항변화메모리 및 제조방법 |
| US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US8467236B2 (en) * | 2008-08-01 | 2013-06-18 | Boise State University | Continuously variable resistor |
| US7825479B2 (en) | 2008-08-06 | 2010-11-02 | International Business Machines Corporation | Electrical antifuse having a multi-thickness dielectric layer |
| US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) * | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8148707B2 (en) * | 2008-12-30 | 2012-04-03 | Stmicroelectronics S.R.L. | Ovonic threshold switch film composition for TSLAGS material |
| US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| CN101525738B (zh) * | 2009-04-23 | 2011-05-11 | 哈尔滨工业大学 | 电感耦合等离子体管筒内表面离子注入改性装置及方法 |
| US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8168538B2 (en) * | 2009-05-26 | 2012-05-01 | Macronix International Co., Ltd. | Buried silicide structure and method for making |
| US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| KR101243837B1 (ko) * | 2009-10-23 | 2013-03-20 | 한국전자통신연구원 | 다층 배선 연결 구조 및 그의 제조 방법 |
| US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| US8198124B2 (en) | 2010-01-05 | 2012-06-12 | Micron Technology, Inc. | Methods of self-aligned growth of chalcogenide memory access device |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| FR2960884B1 (fr) * | 2010-06-02 | 2012-06-01 | Commissariat Energie Atomique | Procede de diffusion de particules metalliques au sein d'une couche composite |
| FR2961018B1 (fr) * | 2010-06-04 | 2012-07-20 | Altis Semiconductor Snc | Procede de fabrication d'un dispositif microelectronique a memoire programmable |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| JP5348108B2 (ja) * | 2010-10-18 | 2013-11-20 | ソニー株式会社 | 記憶素子 |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US8426242B2 (en) | 2011-02-01 | 2013-04-23 | Macronix International Co., Ltd. | Composite target sputtering for forming doped phase change materials |
| US8497182B2 (en) | 2011-04-19 | 2013-07-30 | Macronix International Co., Ltd. | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory |
| US8605495B2 (en) | 2011-05-09 | 2013-12-10 | Macronix International Co., Ltd. | Isolation device free memory |
| US8946666B2 (en) | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| US8525290B2 (en) | 2011-06-24 | 2013-09-03 | Macronix International Co., Ltd. | Method of forming memory cell access device |
| US20130017647A1 (en) * | 2011-07-13 | 2013-01-17 | Applied Nanotech Holdings, Inc. | Surface-modified nanoparticle ink for photovoltaic applications |
| US9054295B2 (en) | 2011-08-23 | 2015-06-09 | Micron Technology, Inc. | Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials |
| US8916414B2 (en) | 2013-03-13 | 2014-12-23 | Macronix International Co., Ltd. | Method for making memory cell by melting phase change material in confined space |
| KR101500944B1 (ko) * | 2013-03-22 | 2015-03-10 | 경희대학교 산학협력단 | 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체 |
| US9171616B2 (en) | 2013-08-09 | 2015-10-27 | Macronix International Co., Ltd. | Memory with multiple levels of data retention |
| US9478419B2 (en) | 2013-12-18 | 2016-10-25 | Asm Ip Holding B.V. | Sulfur-containing thin films |
| US9245742B2 (en) | 2013-12-18 | 2016-01-26 | Asm Ip Holding B.V. | Sulfur-containing thin films |
| US9336879B2 (en) | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| KR101465211B1 (ko) * | 2014-02-17 | 2014-11-25 | 성균관대학교산학협력단 | 도핑된 금속 칼코게나이드 박막의 제조 방법 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9159412B1 (en) | 2014-07-15 | 2015-10-13 | Macronix International Co., Ltd. | Staggered write and verify for phase change memory |
| US9118006B1 (en) * | 2014-08-12 | 2015-08-25 | Boise State University | Carbon-chalcogenide variable resistance memory device |
| DE102014119088A1 (de) * | 2014-12-18 | 2016-06-23 | Infineon Technologies Ag | Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats |
| US9461134B1 (en) | 2015-05-20 | 2016-10-04 | Asm Ip Holding B.V. | Method for forming source/drain contact structure with chalcogen passivation |
| US9711350B2 (en) | 2015-06-03 | 2017-07-18 | Asm Ip Holding B.V. | Methods for semiconductor passivation by nitridation |
| US10490475B2 (en) | 2015-06-03 | 2019-11-26 | Asm Ip Holding B.V. | Methods for semiconductor passivation by nitridation after oxide removal |
| US9711396B2 (en) | 2015-06-16 | 2017-07-18 | Asm Ip Holding B.V. | Method for forming metal chalcogenide thin films on a semiconductor device |
| US9741815B2 (en) | 2015-06-16 | 2017-08-22 | Asm Ip Holding B.V. | Metal selenide and metal telluride thin films for semiconductor device applications |
| US9917252B2 (en) | 2015-06-19 | 2018-03-13 | Macronix International Co., Ltd. | GaSbGe phase change memory materials |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| US9472274B1 (en) | 2015-07-01 | 2016-10-18 | Macronix International Co., Ltd. | Refresh of nonvolatile memory cells and reference cells with resistance drift |
| KR101962336B1 (ko) * | 2016-12-26 | 2019-07-18 | 전북대학교 산학협력단 | 희생 금속 산화막을 이용한 코팅층, 이의 제조 방법 및 이를 이용한 스퍼터링 휠 |
| US10008665B1 (en) * | 2016-12-27 | 2018-06-26 | Intel Corporation | Doping of selector and storage materials of a memory cell |
| CN106601911B (zh) * | 2016-12-30 | 2019-03-01 | 中国科学院上海微系统与信息技术研究所 | Ge-Se-Al OTS材料、OTS选通器单元及其制备方法 |
| TWI627301B (zh) * | 2017-02-17 | 2018-06-21 | 國立清華大學 | 製備金屬硫屬化物垂直異質接面的方法 |
| US10050196B1 (en) | 2017-05-04 | 2018-08-14 | Macronix International Co., Ltd. | Dielectric doped, Sb-rich GST phase change memory |
| US10541271B2 (en) | 2017-10-18 | 2020-01-21 | Macronix International Co., Ltd. | Superlattice-like switching devices |
| US10374009B1 (en) | 2018-07-17 | 2019-08-06 | Macronix International Co., Ltd. | Te-free AsSeGe chalcogenides for selector devices and memory devices using same |
| KR102636534B1 (ko) * | 2018-08-20 | 2024-02-15 | 에스케이하이닉스 주식회사 | 칼코게나이드 재료 및 이를 포함하는 전자 장치 |
| KR20210032762A (ko) | 2019-09-17 | 2021-03-25 | 에스케이하이닉스 주식회사 | 칼코게나이드 물질, 가변 저항 메모리 장치 및 전자 장치 |
| US11289540B2 (en) | 2019-10-15 | 2022-03-29 | Macronix International Co., Ltd. | Semiconductor device and memory cell |
| US20220406998A1 (en) * | 2019-11-22 | 2022-12-22 | Agency For Science, Technology And Research | Electronic synapse device and method of forming the same |
| US11515147B2 (en) | 2019-12-09 | 2022-11-29 | Micron Technology, Inc. | Material deposition systems, and related methods |
| US11158787B2 (en) | 2019-12-17 | 2021-10-26 | Macronix International Co., Ltd. | C—As—Se—Ge ovonic materials for selector devices and memory devices using same |
| US11362276B2 (en) | 2020-03-27 | 2022-06-14 | Macronix International Co., Ltd. | High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application |
| KR102509798B1 (ko) * | 2021-04-20 | 2023-03-14 | 고려대학교 산학협력단 | 전이금속 칼코겐 화합물 도핑 방법 |
| CN114744109A (zh) * | 2022-03-30 | 2022-07-12 | 华中科技大学 | 四面体结构化合物掺杂的Sb-Te相变材料、相变存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000512058A (ja) * | 1996-05-30 | 2000-09-12 | アクソン テクノロジーズ コーポレイション | プログラマブルメタライゼーションセル構造およびその作製方法 |
| JP2001525606A (ja) * | 1997-12-04 | 2001-12-11 | アクソン テクノロジーズ コーポレイション | プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法 |
| JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
Family Cites Families (169)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202896C (ja) * | ||||
| US72188A (en) * | 1867-12-17 | Elliott p | ||
| DE1419289A1 (de) | 1961-01-26 | 1968-12-12 | Siemens Ag | Verfahren zum Herstellen dotierter Halbleiterkoerper |
| US3622319A (en) | 1966-10-20 | 1971-11-23 | Western Electric Co | Nonreflecting photomasks and methods of making same |
| LU52765A1 (ja) | 1967-01-06 | 1968-08-06 | ||
| US3743847A (en) | 1971-06-01 | 1973-07-03 | Motorola Inc | Amorphous silicon film as a uv filter |
| US4267261A (en) * | 1971-07-15 | 1981-05-12 | Energy Conversion Devices, Inc. | Method for full format imaging |
| US3820150A (en) | 1972-08-01 | 1974-06-25 | Us Army | Temperature insensitive doped amorphous thin film switching and memory device |
| US3866577A (en) * | 1973-05-18 | 1975-02-18 | Harold J Mathis | Prefabricated animal house |
| US3886577A (en) | 1973-09-12 | 1975-05-27 | Energy Conversion Devices Inc | Filament-type memory semiconductor device and method of making the same |
| US3961314A (en) * | 1974-03-05 | 1976-06-01 | Energy Conversion Devices, Inc. | Structure and method for producing an image |
| US3966317A (en) * | 1974-04-08 | 1976-06-29 | Energy Conversion Devices, Inc. | Dry process production of archival microform records from hard copy |
| US4089714A (en) | 1977-01-06 | 1978-05-16 | Honeywell Inc. | Doping mercury cadmium telluride with aluminum or silicon |
| US4132614A (en) | 1977-10-26 | 1979-01-02 | International Business Machines Corporation | Etching by sputtering from an intermetallic target to form negative metallic ions which produce etching of a juxtaposed substrate |
| US4203123A (en) | 1977-12-12 | 1980-05-13 | Burroughs Corporation | Thin film memory device employing amorphous semiconductor materials |
| GB1600599A (en) | 1978-05-31 | 1981-10-21 | Philips Electronic Associated | Infrared detector device manufacture |
| JPS5565365A (en) | 1978-11-07 | 1980-05-16 | Nippon Telegr & Teleph Corp <Ntt> | Pattern forming method |
| US4332879A (en) | 1978-12-01 | 1982-06-01 | Hughes Aircraft Company | Process for depositing a film of controlled composition using a metallo-organic photoresist |
| DE2901303C2 (de) | 1979-01-15 | 1984-04-19 | Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen | Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung |
| US4276368A (en) | 1979-05-04 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Photoinduced migration of silver into chalcogenide layer |
| US4312938A (en) | 1979-07-06 | 1982-01-26 | Drexler Technology Corporation | Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer |
| US4269935A (en) | 1979-07-13 | 1981-05-26 | Ionomet Company, Inc. | Process of doping silver image in chalcogenide layer |
| US4350541A (en) * | 1979-08-13 | 1982-09-21 | Nippon Telegraph & Telephone Public Corp. | Doping from a photoresist layer |
| US4316946A (en) | 1979-12-03 | 1982-02-23 | Ionomet Company, Inc. | Surface sensitized chalcogenide product and process for making and using the same |
| US4499557A (en) | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| US4371608A (en) | 1981-06-22 | 1983-02-01 | Ionomet Company | Resist system having increased light response |
| US4405710A (en) | 1981-06-22 | 1983-09-20 | Cornell Research Foundation, Inc. | Ion beam exposure of (g-Gex -Se1-x) inorganic resists |
| DD202896A1 (de) * | 1981-09-22 | 1983-10-05 | Werk Fernsehelektronik Veb | Chemische dampfabscheidung bi- oder ternaerer zink/cadmium-chalkogenidschichten |
| US4454221A (en) | 1982-04-08 | 1984-06-12 | At&T Bell Laboratories | Anisotropic wet etching of chalcogenide glass resists |
| US4737379A (en) * | 1982-09-24 | 1988-04-12 | Energy Conversion Devices, Inc. | Plasma deposited coatings, and low temperature plasma method of making same |
| US4566645A (en) * | 1983-04-07 | 1986-01-28 | Martin Processing, Inc. | Apparatus for winding yarn |
| US4550074A (en) | 1983-05-06 | 1985-10-29 | At&T Bell Laboratories | Sensitizing bath for chalcogenide resists |
| US4506005A (en) | 1983-05-10 | 1985-03-19 | Gca Corporation | Method of catalytic etching |
| US4795657A (en) | 1984-04-13 | 1989-01-03 | Energy Conversion Devices, Inc. | Method of fabricating a programmable array |
| US4673957A (en) * | 1984-05-14 | 1987-06-16 | Energy Conversion Devices, Inc. | Integrated circuit compatible thin film field effect transistor and method of making same |
| US4670763A (en) * | 1984-05-14 | 1987-06-02 | Energy Conversion Devices, Inc. | Thin film field effect transistor |
| US4668968A (en) * | 1984-05-14 | 1987-05-26 | Energy Conversion Devices, Inc. | Integrated circuit compatible thin film field effect transistor and method of making same |
| US4843443A (en) * | 1984-05-14 | 1989-06-27 | Energy Conversion Devices, Inc. | Thin film field effect transistor and method of making same |
| US4646266A (en) * | 1984-09-28 | 1987-02-24 | Energy Conversion Devices, Inc. | Programmable semiconductor structures and methods for using the same |
| US4664939A (en) * | 1985-04-01 | 1987-05-12 | Energy Conversion Devices, Inc. | Vertical semiconductor processor |
| US4637895A (en) * | 1985-04-01 | 1987-01-20 | Energy Conversion Devices, Inc. | Gas mixtures for the vapor deposition of semiconductor material |
| US4671618A (en) | 1986-05-22 | 1987-06-09 | Wu Bao Gang | Liquid crystalline-plastic material having submillisecond switch times and extended memory |
| JPS62243144A (ja) * | 1986-04-15 | 1987-10-23 | Dainippon Printing Co Ltd | 光学的記録媒体および光学的記録方法 |
| US4818717A (en) | 1986-06-27 | 1989-04-04 | Energy Conversion Devices, Inc. | Method for making electronic matrix arrays |
| US4728406A (en) * | 1986-08-18 | 1988-03-01 | Energy Conversion Devices, Inc. | Method for plasma - coating a semiconductor body |
| US4809044A (en) * | 1986-08-22 | 1989-02-28 | Energy Conversion Devices, Inc. | Thin film overvoltage protection devices |
| US4847674A (en) | 1987-03-10 | 1989-07-11 | Advanced Micro Devices, Inc. | High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
| US4800526A (en) | 1987-05-08 | 1989-01-24 | Gaf Corporation | Memory element for information storage and retrieval system and associated process |
| US4891330A (en) * | 1987-07-27 | 1990-01-02 | Energy Conversion Devices, Inc. | Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements |
| US5272359A (en) | 1988-04-07 | 1993-12-21 | California Institute Of Technology | Reversible non-volatile switch based on a TCNQ charge transfer complex |
| GB8816632D0 (en) | 1988-07-13 | 1988-08-17 | Raychem Ltd | Electrical device |
| GB8910854D0 (en) | 1989-05-11 | 1989-06-28 | British Petroleum Co Plc | Semiconductor device |
| US5314772A (en) | 1990-10-09 | 1994-05-24 | Arizona Board Of Regents | High resolution, multi-layer resist for microlithography and method therefor |
| JPH0770731B2 (ja) | 1990-11-22 | 1995-07-31 | 松下電器産業株式会社 | 電気可塑性素子 |
| US5170091A (en) * | 1990-12-10 | 1992-12-08 | Ultraviolet Energy Generators, Inc. | Linear ultraviolet flash lamp with self-replenishing cathode |
| US5335219A (en) | 1991-01-18 | 1994-08-02 | Ovshinsky Stanford R | Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
| US5406509A (en) * | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5414271A (en) | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| US5296716A (en) * | 1991-01-18 | 1994-03-22 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5596522A (en) | 1991-01-18 | 1997-01-21 | Energy Conversion Devices, Inc. | Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
| US5219788A (en) | 1991-02-25 | 1993-06-15 | Ibm Corporation | Bilayer metallization cap for photolithography |
| US5177567A (en) | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| US5359205A (en) | 1991-11-07 | 1994-10-25 | Energy Conversion Devices, Inc. | Electrically erasable memory elements characterized by reduced current and improved thermal stability |
| US5238862A (en) | 1992-03-18 | 1993-08-24 | Micron Technology, Inc. | Method of forming a stacked capacitor with striated electrode |
| KR940004732A (ko) | 1992-08-07 | 1994-03-15 | 가나이 쯔또무 | 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법 |
| US5350484A (en) | 1992-09-08 | 1994-09-27 | Intel Corporation | Method for the anisotropic etching of metal films in the fabrication of interconnects |
| EP0601692B1 (en) | 1992-09-14 | 1997-11-12 | Kabushiki Kaisha Toshiba | Electronic device incorporating artificial super lattice |
| US5364434A (en) | 1992-09-30 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Plasma treatment of glass surfaces to remove carbon |
| US5841651A (en) * | 1992-11-09 | 1998-11-24 | The United States Of America As Represented By The United States Department Of Energy | Closed loop adaptive control of spectrum-producing step using neural networks |
| JPH06244128A (ja) * | 1993-02-15 | 1994-09-02 | Matsushita Electric Ind Co Ltd | ｐ型半導体基体への電極形成方法 |
| BE1007902A3 (nl) | 1993-12-23 | 1995-11-14 | Philips Electronics Nv | Schakelelement met geheugen voorzien van schottky tunnelbarriere. |
| US5500532A (en) | 1994-08-18 | 1996-03-19 | Arizona Board Of Regents | Personal electronic dosimeter |
| JP2643870B2 (ja) | 1994-11-29 | 1997-08-20 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US5879955A (en) | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US5789758A (en) | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| US5869843A (en) | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| JP3363154B2 (ja) | 1995-06-07 | 2003-01-08 | ミクロン テクノロジー、インコーポレイテッド | 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード |
| US6126740A (en) | 1995-09-29 | 2000-10-03 | Midwest Research Institute | Solution synthesis of mixed-metal chalcogenide nanoparticles and spray deposition of precursor films |
| JPH09153598A (ja) * | 1995-09-29 | 1997-06-10 | Sharp Corp | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 |
| US5714768A (en) * | 1995-10-24 | 1998-02-03 | Energy Conversion Devices, Inc. | Second-layer phase change memory array on top of a logic device |
| US5837564A (en) | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
| US5830336A (en) * | 1995-12-05 | 1998-11-03 | Minnesota Mining And Manufacturing Company | Sputtering of lithium |
| US5591501A (en) * | 1995-12-20 | 1997-01-07 | Energy Conversion Devices, Inc. | Optical recording medium having a plurality of discrete phase change data recording points |
| US5807467A (en) | 1996-01-22 | 1998-09-15 | Micron Technology, Inc. | In situ preclean in a PVD chamber with a biased substrate configuration |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5750012A (en) * | 1996-04-04 | 1998-05-12 | Micron Technology, Inc. | Multiple species sputtering for improved bottom coverage and improved sputter rate |
| US5852870A (en) | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
| US5667645A (en) | 1996-06-28 | 1997-09-16 | Micron Technology, Inc. | Method of sputter deposition |
| US5814527A (en) | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5998244A (en) | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5883827A (en) | 1996-08-26 | 1999-03-16 | Micron Technology, Inc. | Method and apparatus for reading/writing data in a memory system including programmable resistors |
| FR2753545B1 (fr) | 1996-09-18 | 1998-10-16 | Saint Gobain Vitrage | Dispositif electrochimique |
| US6147395A (en) | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US5825046A (en) | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| US6187151B1 (en) | 1997-01-02 | 2001-02-13 | Micron Technology, Inc. | Method of in-situ cleaning and deposition of device structures in a high density plasma environment |
| US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US6335069B1 (en) * | 1997-02-28 | 2002-01-01 | Asahi Kasei Kabushiki Kaisha | Phase-changeable optical recording medium, method of manufacturing the same, and method of recording information on the same |
| US5846889A (en) | 1997-03-14 | 1998-12-08 | The United States Of America As Represented By The Secretary Of The Navy | Infrared transparent selenide glasses |
| US6080665A (en) | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
| US5998066A (en) | 1997-05-16 | 1999-12-07 | Aerial Imaging Corporation | Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass |
| US5952671A (en) | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6087689A (en) | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US6051511A (en) | 1997-07-31 | 2000-04-18 | Micron Technology, Inc. | Method and apparatus for reducing isolation stress in integrated circuits |
| US6143124A (en) | 1997-08-22 | 2000-11-07 | Micron Technology, Inc. | Apparatus and method for generating a plasma from an electromagnetic field having a lissajous pattern |
| US6013159A (en) | 1997-11-16 | 2000-01-11 | Applied Materials, Inc. | Particle trap in a magnetron sputtering chamber |
| GB2331765A (en) * | 1997-12-01 | 1999-06-02 | Cambridge Display Tech Ltd | Sputter deposition onto organic material using neon as the discharge gas |
| US6011757A (en) * | 1998-01-27 | 2000-01-04 | Ovshinsky; Stanford R. | Optical recording media having increased erasability |
| US6187682B1 (en) * | 1998-05-26 | 2001-02-13 | Motorola Inc. | Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material |
| US6297170B1 (en) | 1998-06-23 | 2001-10-02 | Vlsi Technology, Inc. | Sacrificial multilayer anti-reflective coating for mos gate formation |
| US6469364B1 (en) | 1998-08-31 | 2002-10-22 | Arizona Board Of Regents | Programmable interconnection system for electrical circuits |
| US6388324B2 (en) | 1998-08-31 | 2002-05-14 | Arizona Board Of Regents | Self-repairing interconnections for electrical circuits |
| US6825489B2 (en) * | 2001-04-06 | 2004-11-30 | Axon Technologies Corporation | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same |
| US6487106B1 (en) | 1999-01-12 | 2002-11-26 | Arizona Board Of Regents | Programmable microelectronic devices and method of forming and programming same |
| US6635914B2 (en) | 2000-09-08 | 2003-10-21 | Axon Technologies Corp. | Microelectronic programmable device and methods of forming and programming the same |
| US6177338B1 (en) | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| US6072716A (en) | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| US6143604A (en) | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
| US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6423628B1 (en) | 1999-10-22 | 2002-07-23 | Lsi Logic Corporation | Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines |
| JP3407874B2 (ja) * | 1999-12-01 | 2003-05-19 | 本田技研工業株式会社 | 車両用シート |
| US6340603B1 (en) * | 2000-01-27 | 2002-01-22 | Advanced Micro Devices, Inc. | Plasma emission detection during lateral processing of photoresist mask |
| US6914802B2 (en) * | 2000-02-11 | 2005-07-05 | Axon Technologies Corporation | Microelectronic photonic structure and device and method of forming the same |
| US6567293B1 (en) * | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| US6555860B2 (en) * | 2000-09-29 | 2003-04-29 | Intel Corporation | Compositionally modified resistive electrode |
| US6339544B1 (en) * | 2000-09-29 | 2002-01-15 | Intel Corporation | Method to enhance performance of thermal resistor device |
| US6563164B2 (en) * | 2000-09-29 | 2003-05-13 | Ovonyx, Inc. | Compositionally modified resistive electrode |
| US6653193B2 (en) | 2000-12-08 | 2003-11-25 | Micron Technology, Inc. | Resistance variable device |
| US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| US6531373B2 (en) * | 2000-12-27 | 2003-03-11 | Ovonyx, Inc. | Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements |
| US6687427B2 (en) * | 2000-12-29 | 2004-02-03 | Intel Corporation | Optic switch |
| US6638820B2 (en) | 2001-02-08 | 2003-10-28 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices |
| US6727192B2 (en) | 2001-03-01 | 2004-04-27 | Micron Technology, Inc. | Methods of metal doping a chalcogenide material |
| US6348365B1 (en) | 2001-03-02 | 2002-02-19 | Micron Technology, Inc. | PCRAM cell manufacturing |
| US6818481B2 (en) | 2001-03-07 | 2004-11-16 | Micron Technology, Inc. | Method to manufacture a buried electrode PCRAM cell |
| US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
| US6855977B2 (en) | 2001-05-07 | 2005-02-15 | Advanced Micro Devices, Inc. | Memory device with a self-assembled polymer film and method of making the same |
| US6570784B2 (en) * | 2001-06-29 | 2003-05-27 | Ovonyx, Inc. | Programming a phase-change material memory |
| US6511862B2 (en) * | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Modified contact for programmable devices |
| US6514805B2 (en) * | 2001-06-30 | 2003-02-04 | Intel Corporation | Trench sidewall profile for device isolation |
| US6673700B2 (en) * | 2001-06-30 | 2004-01-06 | Ovonyx, Inc. | Reduced area intersection between electrode and programming element |
| US6511867B2 (en) * | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
| US6951805B2 (en) | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
| US6590807B2 (en) * | 2001-08-02 | 2003-07-08 | Intel Corporation | Method for reading a structural phase-change memory |
| US6737312B2 (en) * | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
| US6955940B2 (en) * | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
| US6784018B2 (en) * | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
| US6881623B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
| US6646902B2 (en) * | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
| US20030047765A1 (en) * | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US6507061B1 (en) * | 2001-08-31 | 2003-01-14 | Intel Corporation | Multiple layer phase-change memory |
| US7113474B2 (en) * | 2001-09-01 | 2006-09-26 | Energy Conversion Devices, Inc. | Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| US6690026B2 (en) * | 2001-09-28 | 2004-02-10 | Intel Corporation | Method of fabricating a three-dimensional array of active media |
| US6566700B2 (en) * | 2001-10-11 | 2003-05-20 | Ovonyx, Inc. | Carbon-containing interfacial layer for phase-change memory |
| US6545907B1 (en) * | 2001-10-30 | 2003-04-08 | Ovonyx, Inc. | Technique and apparatus for performing write operations to a phase change material memory device |
| US6576921B2 (en) * | 2001-11-08 | 2003-06-10 | Intel Corporation | Isolating phase change material memory cells |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| US6671710B2 (en) * | 2002-05-10 | 2003-12-30 | Energy Conversion Devices, Inc. | Methods of computing with digital multistate phase change materials |
| US6918382B2 (en) * | 2002-08-26 | 2005-07-19 | Energy Conversion Devices, Inc. | Hydrogen powered scooter |
-
2001
- 2001-08-30 US US09/943,426 patent/US6709958B2/en not_active Expired - Lifetime
-
2002
- 2002-08-30 AT AT02766168T patent/ATE422560T1/de not_active IP Right Cessation
- 2002-08-30 EP EP02766168A patent/EP1425431B1/en not_active Expired - Lifetime
- 2002-08-30 JP JP2003525695A patent/JP4194490B2/ja not_active Expired - Lifetime
- 2002-08-30 WO PCT/US2002/027526 patent/WO2003020998A2/en active Application Filing
- 2002-08-30 CN CNB028214501A patent/CN100402694C/zh not_active Expired - Lifetime
- 2002-08-30 KR KR1020047003083A patent/KR100586716B1/ko active IP Right Grant
- 2002-08-30 CN CNB2007100854187A patent/CN100550460C/zh not_active Expired - Lifetime
- 2002-08-30 AT AT07006928T patent/ATE529540T1/de not_active IP Right Cessation
- 2002-08-30 EP EP07006928A patent/EP1801898B1/en not_active Expired - Lifetime
- 2002-08-30 DE DE60231129T patent/DE60231129D1/de not_active Expired - Lifetime
- 2002-11-01 US US10/285,463 patent/US6800504B2/en not_active Expired - Lifetime
- 2002-11-01 US US10/285,462 patent/US6730547B2/en not_active Expired - Lifetime
-
2004
- 2004-06-22 US US10/872,773 patent/US20050026433A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000512058A (ja) * | 1996-05-30 | 2000-09-12 | アクソン テクノロジーズ コーポレイション | プログラマブルメタライゼーションセル構造およびその作製方法 |
| JP2001525606A (ja) * | 1997-12-04 | 2001-12-11 | アクソン テクノロジーズ コーポレイション | プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法 |
| JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008528805A (ja) * | 2005-01-28 | 2008-07-31 | エナージー コンバーション デバイセス インコーポレイテッド | カルコゲニド材料の化学蒸着法 |
| KR101254157B1 (ko) * | 2005-01-28 | 2013-04-18 | 에너지 컨버젼 디바이시즈, 아이엔씨. | 칼코게나이드 물질들의 화학 기상 증착 |
| KR101376679B1 (ko) | 2005-01-28 | 2014-03-20 | 에너지 컨버젼 디바이시즈, 아이엔씨. | 칼코게나이드 물질들의 화학 기상 증착 |
| JP5145217B2 (ja) * | 2006-05-31 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| JPWO2010140210A1 (ja) * | 2009-06-01 | 2012-11-15 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| CN101937970A (zh) * | 2009-06-25 | 2011-01-05 | 旺宏电子股份有限公司 | 具有一个或多个非定值掺杂浓度分布的相变化存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60231129D1 (de) | 2009-03-26 |
| WO2003020998A2 (en) | 2003-03-13 |
| WO2003020998A3 (en) | 2004-01-29 |
| EP1425431B1 (en) | 2009-02-11 |
| US20030068861A1 (en) | 2003-04-10 |
| US6709958B2 (en) | 2004-03-23 |
| US6730547B2 (en) | 2004-05-04 |
| US20050026433A1 (en) | 2005-02-03 |
| EP1425431A2 (en) | 2004-06-09 |
| EP1801898A3 (en) | 2010-09-01 |
| US20030068862A1 (en) | 2003-04-10 |
| ATE422560T1 (de) | 2009-02-15 |
| EP1801898B1 (en) | 2011-10-19 |
| US20030186504A1 (en) | 2003-10-02 |
| CN101005114A (zh) | 2007-07-25 |
| US6800504B2 (en) | 2004-10-05 |
| CN100402694C (zh) | 2008-07-16 |
| KR100586716B1 (ko) | 2006-06-08 |
| CN1578848A (zh) | 2005-02-09 |
| KR20040034680A (ko) | 2004-04-28 |
| JP4194490B2 (ja) | 2008-12-10 |
| ATE529540T1 (de) | 2011-11-15 |
| CN100550460C (zh) | 2009-10-14 |
| EP1801898A2 (en) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4194490B2 (ja) | 金属をドープしたカルコゲニド材料を使用する集積回路装置及び製造 | |
| US7151273B2 (en) | Silver-selenide/chalcogenide glass stack for resistance variable memory | |
| US7368314B2 (en) | Method for fabricating a resistive memory | |
| US7518212B2 (en) | Graded GexSe100-x concentration in PCRAM | |
| US7220982B2 (en) | Amorphous carbon-based non-volatile memory | |
| US7087454B2 (en) | Fabrication of single polarity programmable resistance structure | |
| US7692177B2 (en) | Resistance variable memory element and its method of formation | |
| JP2005502197A5 (ja) | ||
| US20080185574A1 (en) | Method of forming non-volatile resistance variable devices | |
| US7163837B2 (en) | Method of forming a resistance variable memory element | |
| US7422927B2 (en) | Methods of forming a resistance variable element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071211 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080111 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080121 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080218 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4194490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |