JP2005312165A - 電源回路 - Google Patents

Abstract

【課題】 簡単な構成で安価な、負電圧を出力する電源回路の提供。
【解決手段】 正の第１電圧が印加される出力端子ＯＵＴと、出力端子ＯＵＴに一方の端子が接続されたコンデンサＣ１と、コンデンサＣ１の他方の端子に一方の端子が接続され、他方の端子に第１電圧より高い第２電圧が印加される充電抵抗Ｒ１と、充電抵抗Ｒ１の他方の端子及び接地端子間に接続された第１スイッチＱ１と、第１電圧及び第２電圧を印加／遮断し、第１スイッチＱ１をオフ／オンにする第２スイッチＳＷとを備えている。
【選択図】 図１

Description

本発明は、負電圧を出力する電源回路に関するものである。

電気機器において電圧を反転させる必要がある場合、従来は、正電圧と負電圧とを作っておき、スイッチにより切換えて出力したり、コンパレータ（オペアンプ）を用いて反転させたりしている。また、負電圧が必要な場合は、負電圧を出力する電源回路を使用しており、何れにしても、負電圧を出力する回路が必要であった。
特開平８−４４４４２号公報

従来は、上述したように、電圧を反転させる場合、及び負電圧が必要な場合は、負電圧を出力する回路が必要であり、その為に部品コストが上がるという問題があった。
本発明は、上述したような事情に鑑みてなされたものであり、簡単な構成で安価な、負電圧を出力する電源回路を提供することを目的とする。

第１発明に係る電源回路は、正の第１電圧が印加される出力端子と、該出力端子に一方の端子が接続されたコンデンサと、該コンデンサの他方の端子に一方の端子が接続され、他方の端子に前記第１電圧より高い第２電圧が印加される充電抵抗と、該充電抵抗の他方の端子及び接地端子間に接続された第１スイッチと、前記第１電圧及び第２電圧を印加／遮断し、前記第１スイッチをオフ／オンにする第２スイッチとを備えることを特徴とする。

この電源回路では、出力端子に正の第１電圧が印加され、その出力端子にコンデンサの一方の端子が接続され、コンデンサの他方の端子には、充電抵抗の一方の端子が接続される。充電抵抗の他方の端子には、第１電圧より高い第２電圧が印加され、充電抵抗の他方の端子及び接地端子間には、第１スイッチが接続されている。第２スイッチは、第１電圧及び第２電圧を印加／遮断し、第１スイッチをオフ／オンにする。これにより、第２スイッチが、第１電圧及び第２電圧を遮断し、第１スイッチをオンにしたときは、出力端子から第１電圧及び第２電圧の差に関連する負電圧が出力される。

第２発明に係る電源回路は、前記コンデンサの一方の端子及び接地端子間に放電抵抗を更に備えることを特徴とする。

この電源回路では、コンデンサの一方の端子及び接地端子間に放電抵抗を備えているので、第２スイッチが、第１電圧及び第２電圧を遮断し、第１スイッチをオンにして、出力端子から負電圧が出力されたときに、コンデンサに蓄積された電荷を所定の速さで放電させ、その負電圧を所定の速さで減衰させることが出来る。

第３発明に係る電源回路は、前記出力端子にアノードが接続されたツェナーダイオードと、該ツェナーダイオードのカソード及び接地端子間に接続され、前記第２スイッチにオフ／オンにされる第３スイッチとを更に備えることを特徴とする。

この電源回路では、出力端子にアノードが接続されたツェナーダイオードと、ツェナーダイオードのカソード及び接地端子間に接続され、第２スイッチにオフ／オンにされる第３スイッチとを更に備えているので、第２スイッチが、第１電圧及び第２電圧を遮断し、第１，３スイッチをオンにして、出力端子から負電圧が出力されたときに、その負電圧を負のツェナー電圧とすることが出来る。

第１発明に係る電源回路によれば、簡単な構成で安価な、負電圧を出力する電源回路を実現することが出来る。また、この負電圧により、例えば、電気機器に残留した電荷を急速に中和することが出来る。

第２発明に係る電源回路によれば、出力端子から負電圧が出力されたときに、コンデンサに蓄積された電荷を所定の速さで放電させ、その負電圧を所定の速さで減衰させることが出来る、簡単な構成で安価な電源回路を実現することが出来る。

第３発明に係る電源回路によれば、出力端子から負電圧が出力されたときに、その負電圧を負のツェナー電圧とすることが出来るので、所望の負の定電圧を得ることが出来る、簡単な構成で安価な電源回路を実現することが出来る。

以下に、本発明をその実施の形態を示す図面に基づいて説明する。
（実施の形態１）
図１は、本発明に係る電源回路の実施の形態１の構成を示すブロック図である。この電源回路は、図示しない電気機器の作動時には、出力端子ＯＵＴに電気機器の作動電圧（例えば３．３Ｖ）を端子Ｔ１から印加する電源部Ｐを備えている。電源部Ｐは、電源スイッチＳＷ（第２スイッチ）により直流電源との接続をオン／オフにされる。

この電源回路は、また、出力端子ＯＵＴにアノードが接続されたダイオードＤ１と、ダイオードＤ１のカソードに一方の端子が接続されたコンデンサＣ１と、コンデンサＣ１の他方の端子に一方の端子が接続され、他方の端子に前記作動電圧より高い充電電圧（例えば１１．５Ｖ）を、電源部Ｐの端子Ｔ２から印加される充電抵抗Ｒ１とを備えている。
この電源回路は、また、充電抵抗Ｒ１の他方の端子及び接地端子間に接続されたＮチャネル形ＦＥＴＱ１（第１スイッチ）とを備えている。ＦＥＴＱ１は、ゲートが電源部Ｐの端子Ｔ３に接続され、電源スイッチＳＷのオン／オフに連動してオフ／オンされる。また、コンデンサＣ１の一方の端子及び接地端子間には、放電抵抗Ｒ２が接続されている。

以下に、このような構成の電源回路の動作を、それを示す図２の波形図を参照しながら説明する。
この電源回路は、電源スイッチＳＷがオンであるときは、電源部Ｐが出力端子ＯＵＴから電気機器の作動電圧を出力し（図２（ｂ））、端子Ｔ２から充電抵抗Ｒ１の他方の端子に充電電圧を印加して（図２（ａ））、充電抵抗Ｒ１及びダイオードＤ１を通じて、充電電圧及び作動電圧の差電圧により、コンデンサＣ１を充電している。また、端子Ｔ３から作動電圧をＦＥＴＱ１のゲートに印加し（図２（ｃ））、ＦＥＴＱ１をオフにしている。

この状態で、電源スイッチＳＷがオフになると、電源部Ｐの端子Ｔ３からの作動電圧が印加されなくなり（図２（ｃ））、ＦＥＴＱ１がオンになり、端子Ｔ２からの充電電圧が印加されなくなり（図２（ａ））、出力端子ＯＵＴからの作動電圧が出力されなくなる（図２（ｂ））。

ＦＥＴＱ１がオンになると、充電抵抗Ｒ１の他方の端子は接地され（図２（ａ））、コンデンサＣ１の高圧側端子は０Ｖになる為、その低圧側端子は、一旦、充電電圧及び作動電圧の差電圧分の負電圧となる。その後、コンデンサＣ１が、コンデンサＣ１及び放電抵抗Ｒ２の時定数に従って、放電抵抗Ｒ２を通じて放電して行き、コンデンサＣ１の低圧側端子の負電圧は、０Ｖ迄減衰して行く（図２（ｂ））。その為、出力端子ＯＵＴの出力電圧も、ダイオードＤ１を通じて、コンデンサＣ１の低圧側端子と同様に負電圧となり、０Ｖ迄減衰して行く（図２（ｂ））。
ここで、放電抵抗Ｒ２を除いておけば、出力端子ＯＵＴの出力電圧は、更に長時間、負電圧に保持されることになる。

（実施の形態２）
図３は、本発明に係る電源回路の実施の形態２の構成を示すブロック図である。この電源回路は、出力端子ＯＵＴにアノードが接続されたツェナーダイオードＺＤ１と、ツェナーダイオードＺＤ１のカソード及び接地端子間に接続されたＮチャネル形ＦＥＴＱ２（第３スイッチ）とを備えている。ＦＥＴＱ２は、ゲートが電源部Ｐの端子Ｔ３に接続され、電源スイッチＳＷのオン／オフに連動してオフ／オンされる。その他の構成は、実施の形態１で説明した電源回路の構成と同様であるので、同一個所には同一符号を付加して、説明を省略する。

以下に、このような構成の電源回路の動作を、それを示す図４の波形図を参照しながら説明する。
この電源回路は、電源スイッチＳＷがオンであるときは、電源部Ｐが、端子Ｔ３から作動電圧をＦＥＴＱ２のゲートに印加し（図４（ｃ））、ＦＥＴＱ２をオフにして、ツェナーダイオードＺＤ１を作動させない。
この電源回路は、電源スイッチＳＷがオフになると、電源部Ｐの端子Ｔ３からの作動電圧が印加されなくなり（図４（ｃ））、ＦＥＴＱ１，Ｑ２がオンになり、端子Ｔ２からの充電電圧が印加されなくなり（図４（ａ））、出力端子ＯＵＴからの作動電圧が出力されなくなる（図４（ｂ））。

ＦＥＴＱ１がオンになると、充電抵抗Ｒ１の他方の端子は接地され（図４（ａ））、コンデンサＣ１の高圧側端子は０Ｖになる為、その低圧側端子は、一旦、充電電圧及び作動電圧の差電圧分の負電圧となる。その後、コンデンサＣ１が、コンデンサＣ１及び放電抵抗Ｒ２の時定数に従って、放電抵抗Ｒ２を通じて放電して行き、コンデンサＣ１の低圧側端子の負電圧は、０Ｖ迄減衰して行く。

その為、出力端子ＯＵＴの出力電圧も、ダイオードＤ１を通じて、コンデンサＣ１の低圧側端子と同様に負電圧となるが、ツェナーダイオードＺＤ１が作動する為、コンデンサＣ１の低圧側端子の負電圧が、ツェナーダイオードＺＤ１の負のツェナー電圧（例えば−５．５Ｖ）を下回っている間は、出力端子ＯＵＴの出力電圧は、一定の負のツェナー電圧となる（図４（ｂ））。

出力端子ＯＵＴの出力電圧は、コンデンサＣ１の低圧側端子の負電圧が、ツェナーダイオードＺＤ１の負のツェナー電圧を上回るようになると、コンデンサＣ１の低圧側端子と同様の負電圧となり、０Ｖ迄減衰して行く（図４（ｂ））。その他の動作は、実施の形態１で説明した電源回路の動作と同様であるので、説明を省略する。
尚、上述した実施の形態１，２において、逆流防止用ダイオードＤ１（図１，３）を挿入していなくても、同様の作用を得ることは可能である。
また、本発明に係る電源回路は、平面表示装置、特に液晶表示装置用の電源回路として利用する場合に有効である。

本発明に係る電源回路の実施の形態の構成を示すブロック図である。 本発明に係る電源回路の動作の例を示す波形図である。 本発明に係る電源回路の実施の形態の構成を示すブロック図である。 本発明に係る電源回路の動作の例を示す波形図である。

符号の説明

Ｃ１ コンデンサ
Ｄ１ ダイオード
ＯＵＴ 出力端子
Ｐ 電源部
Ｑ１ Ｎチャネル形ＦＥＴ（第１スイッチ）
Ｑ２ Ｎチャネル形ＦＥＴ（第３スイッチ）
Ｒ１ 充電抵抗
Ｒ２ 放電抵抗
ＳＷ 電源スイッチ（第２スイッチ）
Ｔ１，Ｔ２，Ｔ３ 端子
ＺＤ１ ツェナーダイオード

Claims (3)

1. 正の第１電圧が印加される出力端子と、該出力端子に一方の端子が接続されたコンデンサと、該コンデンサの他方の端子に一方の端子が接続され、他方の端子に前記第１電圧より高い第２電圧が印加される充電抵抗と、該充電抵抗の他方の端子及び接地端子間に接続された第１スイッチと、前記第１電圧及び第２電圧を印加／遮断し、前記第１スイッチをオフ／オンにする第２スイッチとを備えることを特徴とする電源回路。
2. 前記コンデンサの一方の端子及び接地端子間に放電抵抗を更に備える請求項１記載の電源回路。
3. 前記出力端子にアノードが接続されたツェナーダイオードと、該ツェナーダイオードのカソード及び接地端子間に接続され、前記第２スイッチにオフ／オンにされる第３スイッチとを更に備える請求項１又は２記載の電源回路。

Images