JP2005300708A - マスクパターン判定方法 - Google Patents
マスクパターン判定方法 Download PDFInfo
- Publication number
- JP2005300708A JP2005300708A JP2004113886A JP2004113886A JP2005300708A JP 2005300708 A JP2005300708 A JP 2005300708A JP 2004113886 A JP2004113886 A JP 2004113886A JP 2004113886 A JP2004113886 A JP 2004113886A JP 2005300708 A JP2005300708 A JP 2005300708A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- proximity effect
- optical proximity
- effect correction
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】 所望の電気特性を有する回路パターンを露光するための光近接効果補正パターンを精度よく、かつ信頼性高く判定することができるマスクパターン判定方法を得る。
【解決手段】 光学シミュレーションを行って、光近接効果補正パターンの候補となる複数の候補パターンを求めるステップと、複数の候補パターンを有するマスクを作成するステップと、マスクを用いて複数の回路パターンをウェハに作成するステップと、複数の回路パターンの電気特性をそれぞれ測定するステップと、所望の電気特性を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定するステップとを有する。
【選択図】 図1
【解決手段】 光学シミュレーションを行って、光近接効果補正パターンの候補となる複数の候補パターンを求めるステップと、複数の候補パターンを有するマスクを作成するステップと、マスクを用いて複数の回路パターンをウェハに作成するステップと、複数の回路パターンの電気特性をそれぞれ測定するステップと、所望の電気特性を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定するステップとを有する。
【選択図】 図1
Description
本発明は、所望の電気特性を有する回路パターンを露光するための光近接効果補正パターンを精度よく、かつ信頼性高く判定することができるマスクパターン判定方法に関するものである。
近年、半導体の高集積化が進み、ゲート長の微細化に拍車がかかっている。このため、マスクからウェハに対するマスクパターンの転写の際には、露光装置で用いられる光の波長以下の寸法のパターンを解像することが求められている。光の波長よりも短い線幅のパターンを忠実に解像するために、光近接効果によるウェハのパターンの変形を考慮して、予めマスクパターンの形状を補正する技術である光近接効果補正(Optical Proximity Correction: OPC)技術が用いられる。
この光近接効果補正技術を用いた従来のマスクパターン判定方法では、光近接効果補正量が異なる複数のマスクパターンを用いてウェハに複数の回路パターンを作成し、その線幅寸法を走査型電子顕微鏡(Scanning Electron Microscope: SEM)等により測定し、目標寸法を有する回路パターンを求めていた(例えば、特許文献1参照)。そして、この回路パターンに対応するマスクパターンを光近接効果補正パターンと判定していた。
従来の方法において、判定の根拠となる目標寸法は、ウェハに転写した回路パターンの電気特性を測定して、所望の電気特性となる回路パターンの線幅寸法を目標寸法として導いていた。従って、線幅寸法を測定することで所望の電気特性を有する回路パターンを間接的に求めているため、光近接効果補正パターンの判定の精度が低かった。
また、線幅寸法を走査型電子顕微鏡等により測定するのは時間がかかるため、多くのデータを得ることができず、信頼性が低かった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、所望の電気特性を有する回路パターンを露光するための光近接効果補正パターンを精度よく、かつ信頼性高く判定することができるマスクパターン判定方法を得るものである。
本発明に係るマスクパターン判定方法は、光学シミュレーションを行って、光近接効果補正パターンの候補となる複数の候補パターンを求めるステップと、複数の候補パターンを有するマスクを作成するステップと、マスクを用いて複数の回路パターンをウェハに作成するステップと、複数の回路パターンの電気特性をそれぞれ測定するステップと、所望の電気特性を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定するステップとを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、所望の電気特性を有する回路パターンを露光するための光近接効果補正パターンを精度よく、かつ信頼性高く判定することができる。
実施の形態1.
図1は、本発明の実施の形態1に係るマスクパターン判定方法を示すフローチャートである。
図1は、本発明の実施の形態1に係るマスクパターン判定方法を示すフローチャートである。
まず、ウェハに作成する目的回路パターンを選定する(ステップS1)。図2は、実施の形態1における目的回路パターンを示す上面図(a)及び断面図(b)である。この目的回路パターンは、ウェハ11内に形成された下層配線12と、下層配線12の左端に接続されウェハ11表面で露出しているコンタクト配線13と、下層配線12の右端に接続されウェハ11表面で露出しているコンタクト配線14と、ウェハ11表面上に形成され右端がコンタクト配線13に接続した電極15と、ウェハ11表面上に形成され左端がコンタクト配線13に接続した電極16を有する縦構造の回路である。
次に、光学シミュレーションツール等を用いて、目的回路パターンに対して光学シミュレーションを行って、光近接効果補正パターンの候補となる複数の候補パターンを求める(ステップS2)。具体的には、光学シミュレーションにより、図3(a)に示すExtension型の場合は補正量Exを計算し、図3(b)に示すHammer Head型の場合は補正量Ex,Ey,Eoを計算して、光近接効果補正パターンを求める。そして、この計算により求めた光近接効果補正パターンを中心として光近接効果補正量を前後に段階的に変えた複数の候補パターンを求める。即ち、複数の候補パターンは、光学シミュレーションにより光近接効果補正パターンとして求められたパターンと、このパターンを中心として光近接効果補正量を前後に段階的に変えた複数のパターンを有する。この光近接効果補正量が異なる複数の候補パターンが、光近接効果補正パターンの候補となる。
次に、この複数の候補パターンを有するマスクを作成する(ステップ3)。そして、このマスクを用いて複数の回路パターンをウェハに作成する(ステップ4)。図1に示す目的回路パターンの電極15,16にHammer Head型の光近接効果補正を行った場合にウェハに作成する回路パターンを図4に示す。
これにより、図5(a)に示すように、電極15からコンタクト配線13、下層配線12及びコンタクト配線14を介して電極16に電流を流すことができる簡易回路が作成される。この回路において、電極15,16の補正量が少ない場合は、図5(b)のように、電極15,16とコンタクト配線13,14との重なりが少なくなり抵抗値が大きくなる。また、電極15,16の補正量が大きい場合は、図5(c)に示すように、電極15,16同士がショートし抵抗値が低下する。
即ち、このウェハ11上に作成された複数の回路パターンは、それぞれ、ウェハ上に形成された第1の電極(電極15)及び第2の電極(電極16)を有し、対応する候補パターンの光近接効果補正量に応じて、第1の電極と第2の電極の間の抵抗値が変化する。
次に、ウェハ上に作成した複数の回路パターンの電気特性をそれぞれ測定する(ステップ5)。具体的には、各回路パターンについて、ウェハ上に形成された電極15,16にそれぞれテスタの測定端子を当てて、抵抗値を測定し、その累積分布を求める。図6は、補正量ごとの抵抗値の累積分布を示す図である。補正量Exが60nmの場合は、抵抗値分布がシャープで整っていて所望の抵抗値に分布しており、図5(a)に示すように回路パターンが良好であると判断できる。また、補正量Exが20nmの場合は、抵抗値分布は非常に高い抵抗値に分布しており、図5(b)に示すように導通不十分になっていると判断できる。そして、補正量Exが100nmの場合は、抵抗値分布が非常に低い抵抗値に分布しており、図5(c)に示すように配線間ショートが起きていると判断できる。
そして、所望の電気特性を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定する(ステップ6)。具体的には、目的回路パターンの抵抗値を予め計算しておき、それに最も近い回路パターンに対応する候補パターンを光近接効果補正パターンと判定する。
このように、最終目標である電気特性から光近接効果補正パターンを直接的に求めているため、所望の電気特性を有する回路パターンを露光するための光近接効果補正パターンを精度よく判定することができる。
また、ウェハ上に作成した複数の回路パターンの電気特性をそれぞれ測定するため、従来のような線幅寸法を走査型電子顕微鏡等により測定する方法に比べて、測定時間を短縮することができる。これにより、より多くの測定点でのデータの累積分布を評価することができるため、光近接効果補正パターンを信頼性高く判定することができる。
そして、回路パターンを複数のウェハ上に作成して測定することで、ウェハ面内だけでなくウェハ間でのデータの累積分布を評価することもできる。さらに、その光近接効果補正パターンを採用した際の抵抗値の平均とバラツキも分かるため、そのパターンを使用する回路設計データとしても有用である。
実施の形態2.
図7は、実施の形態2における目的回路パターンを示す上面図である。この目的回路パターンは、ウェハ上に形成された直線状の電極17と、この電極17と所定距離離れ、電極17に対して垂直方向に伸びる直線状の電極18とを有する平面構造の回路である。そして、電極17の電極18側の端子に光近接効果補正を行う。
図7は、実施の形態2における目的回路パターンを示す上面図である。この目的回路パターンは、ウェハ上に形成された直線状の電極17と、この電極17と所定距離離れ、電極17に対して垂直方向に伸びる直線状の電極18とを有する平面構造の回路である。そして、電極17の電極18側の端子に光近接効果補正を行う。
実施の形態2に係るマスクパターン判定方法では、実施の形態1のようにウェハ上に作成した回路パターンの抵抗値を測定する代わりに、電極17と電極19の間の耐圧を測定する。そして、目標値と同じかそれ以上の耐圧を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定する。その他の構成は実施の形態1と同様である。
これにより、所望の電気特性、即ち、目標値と同じかそれ以上の耐圧を有する回路パターンを露光するための光近接効果補正パターンを精度よく、かつ信頼性高く判定することができる。
実施の形態3.
図8は、実施の形態3における目的回路パターンを示す上面図である。この目的回路パターンは、ウェハ上に形成された短冊状の電極19と、この第1の電極19と所定距離離れて対向する短冊状の電極20とを有する平面構造の回路である。そして、第1の電極19及び/又は第2の電極20に対して光近接効果補正を行う。この目的回路パターン以外は、実施の形態2と同様である。これにより、実施の形態2と同様の効果を奏する。
図8は、実施の形態3における目的回路パターンを示す上面図である。この目的回路パターンは、ウェハ上に形成された短冊状の電極19と、この第1の電極19と所定距離離れて対向する短冊状の電極20とを有する平面構造の回路である。そして、第1の電極19及び/又は第2の電極20に対して光近接効果補正を行う。この目的回路パターン以外は、実施の形態2と同様である。これにより、実施の形態2と同様の効果を奏する。
11 ウェハ
12 下層配線
13,14 コンタクト配線
15,16,17,18,19,20 電極
12 下層配線
13,14 コンタクト配線
15,16,17,18,19,20 電極
Claims (3)
- 光学シミュレーションを行って、光近接効果補正パターンの候補となる複数の候補パターンを求めるステップと、
前記複数の候補パターンを有するマスクを作成するステップと、
前記マスクを用いて複数の回路パターンをウェハに作成するステップと、
前記複数の回路パターンの電気特性をそれぞれ測定するステップと、
所望の電気特性を有する回路パターンに対応する候補パターンを光近接効果補正パターンと判定するステップとを有することを特徴とするマスクパターン判定方法。 - 前記複数の候補パターンは、前記光学シミュレーションにより光近接効果補正パターンとして求められたパターンと、このパターンを中心として光近接効果補正量を前後に段階的に変えた複数のパターンを有することを特徴とする請求項1に記載のマスクパターン判定方法。
- 前記複数の回路パターンは、それぞれ、前記ウェハ上に形成された第1の電極及び第2の電極を有し、対応する候補パターンの光近接効果補正量に応じて、前記第1の電極と前記第2の電極の間の抵抗値が変化することを特徴とする請求項1又は2に記載のマスクパターン判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113886A JP2005300708A (ja) | 2004-04-08 | 2004-04-08 | マスクパターン判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113886A JP2005300708A (ja) | 2004-04-08 | 2004-04-08 | マスクパターン判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005300708A true JP2005300708A (ja) | 2005-10-27 |
Family
ID=35332338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113886A Pending JP2005300708A (ja) | 2004-04-08 | 2004-04-08 | マスクパターン判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005300708A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009031514A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | パターンデータ作成方法 |
-
2004
- 2004-04-08 JP JP2004113886A patent/JP2005300708A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009031514A (ja) * | 2007-07-26 | 2009-02-12 | Toshiba Corp | パターンデータ作成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI379153B (en) | Method of correcting mask pattern, photo mask, method of manufacturing semiconductor device, and semiconductor device | |
US9244365B2 (en) | Method for measuring pattern misalignment | |
TW201804546A (zh) | 半導體製造的方法 | |
JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
CN113093482B (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
CN112949236B (zh) | 刻蚀偏差的计算方法以及计算系统 | |
US20080297183A1 (en) | Probe card having columnar base portion and method of producing the same | |
JP5356089B2 (ja) | エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
JP2005300708A (ja) | マスクパターン判定方法 | |
CN110400745A (zh) | 快速补偿芯片内图形线宽均匀性的方法 | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
CN109119350B (zh) | 半导体结构及其形成方法、测量电阻的方法 | |
KR100809705B1 (ko) | 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법 | |
JP2009076863A (ja) | 半導体装置の製造方法 | |
CN115707981A (zh) | 器件电学性能的测试方法 | |
KR20100100409A (ko) | 반도체 장치의 제조 방법 | |
JP5744998B2 (ja) | 露光画像の補償方法 | |
JP2005303089A (ja) | 半導体装置 | |
US20060049838A1 (en) | Pattern evaluation method, manufacturing method of semiconductor device, correction method of mask pattern and manufacturing method of exposure mask | |
KR20100013970A (ko) | 반도체 소자의 테스트 패턴 및 이의 제조 방법 | |
US6845493B2 (en) | Electrical line end shortening quantification | |
CN116414004A (zh) | 套刻偏差补偿方法 | |
Boye et al. | Electrically Testable Product Macro Multi-via Measurement for Within Die CD Variation | |
JP2007066941A (ja) | 半導体装置の配線用溝形成方法 |