JP2005268475A - 半導体レーザ素子およびその製造方法 - Google Patents

Abstract

【課題】 複数のリッジ１６・３６の両側に塗布されるレジストの膜厚の均一化を図ることができ、これによって構造上の不良を無くし、素子特性の劣化を回避する。
【解決手段】 複数のリッジ１６・３６を並設した素子において、各リッジ１６・３６を挟むようにサポート１７・３７を形成する。より具体的には、リッジ１６の素子外側に第１サポート１７ａを形成し、素子内側に第２サポート１７ｂを形成する。また、リッジ３６の素子外側に第１サポート３７ａを形成し、素子内側に第２サポート３７ｂを形成する。これにより、素子製造時に素子表面にレジストを塗布してスピンコートを行っても、リッジ１６・３６よりも素子内側のレジストがリッジ間の溝に流れるのを、この第２サポート１７ｂ・３７ｂである程度抑えることができ、リッジ１６・３６に対して素子内側のレジスト膜厚が素子外側に比べて大幅に薄くなるのを回避することができる。
【選択図】 図１

Description

本発明は、ストライプ状のリッジを複数有する半導体レーザ素子およびその製造方法に関するものである。

従来から、２本のリッジを有し、異なる波長のレーザ光または同一波長のレーザ光を２本出射することが可能なツインストライプ型の半導体レーザ素子が種々提案されている（例えば特許文献１参照）。この種の半導体レーザ素子は、例えば以下の手法により製造される。なお、以下では、半導体レーザ素子をサブマウントを介して保持体にて保持させる、いわゆるジャンクションダウン方式が適用される半導体レーザ素子の製造方法について説明する。

まず、基板上に、ｎ型バッファ層、ｎ型クラッド層、活性層、第１のｐ型クラッド層、エッチングストッパ層、第２のｐ型クラッド層、ｐ型コンタクト層を形成する。そして、第２のｐ型クラッド層およびｐ型コンタクト層をドライエッチングおよびウェットエッチングすることにより、２本のリッジ１０１・１０１を形成するとともに、リッジ１０１・１０１の外側に一対のサポート１０２・１０２を形成する（図４（ａ）参照）。

次に、素子表面にｎ型ブロック層１０３を形成し（図４（ｂ）参照）、その上にレジスト（以下、単にレジストと称する）１０４を塗布する（図４（ｃ）参照）。そして、リッジ１０１・１０１のトップ表面のレジスト１０４を除去すべく、当該トップ以外を遮光する遮光部１０５をマスクとして、レジスト１０４に対して露光する（図４（ｄ）参照）。これにより、リッジ１０１・１０１のトップおよびその近傍のレジスト１０４が除去される（図４（ｅ）参照）。

続いて、リッジ１０１・１０１のトップのｎ型ブロック層１０３をエッチングして除去する（図４（ｆ）参照）。その後、レジスト１０４を剥離し（図４（ｇ）参照）、リッジ１０１・１０１のトップと導通するｐ型電極１０６を素子表面に形成する（図４（ｈ）参照）。一方、基板の裏面（ｐ型電極１０６とは反対側）には、ｎ型電極（図示せず）を形成する。
特開２００３−６９１５４号公報

ところで、図４（ｃ）で示したレジスト１０４の塗布工程は、一般に、スピンコート法によって行われる。このスピンコート法では、レジスト１０４を素子表面に滴下した後、ウェハを回転させてレジスト１０４を横方向に広げ、光照射によってこれを硬化させている。

ところが、上述した製造方法では、１個のリッジ１０１に対して、一方の側（図４（ａ）ないし図４（ｈ）では素子外側）にしかサポート１０２を形成していないため、スピンコートにより形成されるレジスト１０４の膜厚が、実際には、リッジ１０１に対して内側（サポート１０２の存在しない側）と外側（サポート１０２の存在する側）とで微妙に異なってしまう。これが、素子特性に悪影響を及ぼす結果となる。この点について、図５（ａ）ないし図５（ｄ）を参照しながら説明する。

図５（ａ）は、図４（ｅ）で示した工程において、レジスト１０４の膜厚が、１個のリッジ１０１に対して素子内側で薄く、素子外側で厚くなった場合を示している。スピンコートによりレジスト１０４を素子表面に塗布した場合、その直後にリッジ間の溝にレジストが流れ込む。この流れ込みによって素子内側でレジスト１０４の膜厚が薄くなりすぎることがあり、極端な例では当該レジスト１０４に穴１０７が開いてしまう場合もある。

すると、図４（ｆ）で示したｎ型ブロック層１０３のエッチング工程では、図５（ｂ）に示すように、リッジ１０１のトップのｎ型ブロック層１０３のみならず、リッジ１０１よりも素子内側のレジスト１０４の穴１０７を介して、その下層のｎ型ブロック層１０３までもがエッチングにより除去され、隙間１０８が形成されてしまう。したがって、この状態でレジスト１０４を剥離し（図５（ｃ）参照）、リッジ１０１を覆うようにｐ型電極１０６を形成した場合には、ｎ型ブロック層１０３の隙間１０８にもｐ型電極１０６が入り込む（図５（ｄ）参照）。このような構造上の不良によって、素子の光出力などの素子特性が劣化することになる。

本発明は、上記の問題点を解決するためになされたものであって、その目的は、リッジを複数有する素子の製造時に、各リッジの両側に塗布されるレジストの膜厚を均一化することができ、これによって構造上の不良を無くし、素子特性の劣化を回避することができる半導体レーザ素子およびその製造方法を提供することにある。

本発明の半導体レーザ素子は、リッジを保護する一対の第１サポートの内側に、前記リッジが複数並設された半導体レーザ素子であって、前記複数のリッジの間に、前記リッジを保護する第２サポートが設けられていることを特徴としている。

上記の構成によれば、並設された複数のリッジの外側に一対のサポート（第１サポート）が形成されているが、その複数のリッジの間にもサポート（第２サポート）が形成されている。これにより、例えば、素子製造時に素子表面にレジストを塗布してスピンコートを行っても、リッジよりも素子内側のレジストがリッジ間の溝に流れるのを、この第２サポートである程度抑えることができ、リッジに対して素子内側のレジスト膜厚が素子外側に比べて大幅に薄くなるのを回避することができる。その結果、その後のエッチング工程（例えば、リッジを覆うように形成されるブロック層のリッジトップの部分のエッチング工程）にて、素子内側のレジストの下層（リッジトップ以外のブロック層）までエッチングされ、素子構造が不良となるのを回避することができ、素子特性の劣化を回避することができる。

特に、上述した第２サポートが、各リッジに対応して設けられていれば、１個のリッジの両側に個々にサポート（第１サポートおよび第２サポート）が形成され、１個のリッジが第１サポートと第２サポートとで挟まれる位置関係となる。したがって、各リッジに対して素子内側のレジスト膜厚が素子外側に比べて薄くなるのを、各リッジごとに確実に回避することができ、上述した構造不良による素子特性の劣化を確実に回避することができる。

また、素子の最外縁にエッチングの進行を確認するためのモニタ領域が設けられていれば、上述した第２サポートの形成によって、素子内側の領域にてその後のエッチングの進行が確認できなくても、素子最外縁のモニタ領域にてそれを確認することができる。その結果、エッチング不良による素子の構造不良が発生するのを回避することができる。

また、このモニタ領域が、素子を分離するための分離溝を兼ねていれば、当該分離溝に、素子分離としての機能とエッチングの際のモニタ機能とを両方持たせることができ、上記のモニタ領域を分離溝で代用することができる。

また、本発明の半導体レーザ素子の製造方法は、素子表面に複数のリッジを並べて形成するとともに、各リッジに対して、各リッジを挟むように複数のサポートを形成する工程と、前記リッジおよび前記サポートの表面にブロック層を形成する工程と、スピンコート法により、前記ブロック層の表面に保護膜を塗布する工程と、前記リッジのトップを覆う前記保護膜を除去する工程と、前記保護膜をマスクとして、前記リッジのトップを覆う前記ブロック層を除去する工程と、前記リッジを覆うように電極層を形成する工程とを有していることを特徴としている。

この製造方法によれば、複数並設される各リッジを挟むようにサポートが形成される。つまり、各リッジの両側（素子内側および素子外側）にサポートが形成される。この状態で、各リッジおよび各サポート表面にブロック層を形成し、このブロック層の表面に保護膜（例えばレジスト）をスピンコートにより塗布したときには、各リッジに対して素子内側のレジストがリッジ間の溝に流れるのを、リッジに対して素子内側のサポートである程度抑えることができる。これにより、リッジに対して素子内側のレジスト膜厚が、素子外側のレジスト膜厚より大幅に薄くなることがない。

したがって、その後、リッジトップを覆うレジストを除去し、そのレジストをマスクとしてリッジのトップを覆うブロック層を除去するときでも、リッジよりも素子内側のレジスト下層のブロック層まで除去する事態を回避することができ、次にリッジを覆うように電極層を形成したときでも、この電極層がリッジ以外でブロック層の間に入り込むのを回避することができる。その結果、素子構造が不良となるのを回避することができ、素子特性の劣化を回避することができる。

本発明によれば、素子製造時に素子表面に保護膜（レジスト）を塗布してスピンコートを行っても、リッジよりも素子内側のレジストがリッジ間の溝に流れるのを、リッジよりも素子内側のサポート（第２サポート）である程度抑えることができ、リッジに対して素子内側のレジスト膜厚が素子外側に比べて大幅に薄くなるのを回避することができる。その結果、その後のエッチング工程（例えば、リッジを覆うように形成されるブロック層のリッジトップの部分のエッチング工程）にて、素子内側のレジストの下層（リッジトップ以外のブロック層）までエッチングされ、素子構造が不良となるのを回避することができ、素子特性の劣化を回避することができる。

本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。

図１は、本発明に係る半導体レーザ素子（以下、単に素子と称する）の概略の構成を示す断面図である。この素子は、異なる波長のレーザ光である赤色レーザ光と赤外レーザ光とを２本出射することが可能な、ツインストライプ型の素子である。この素子においては、ｎ型（第１導電型）ＧａＡｓからなる基板１上には、赤色レーザ光を出射する赤色レーザ光出射部２と、赤外レーザ光を出射する赤外レーザ光出射部３とが形成されている。

また、基板１上において、赤色レーザ光出射部２と赤外レーザ光出射部３との間には、短絡を防止するための分離溝４が設けられている。また、素子の最外縁には、分離溝５が設けられている。この分離溝５は、本来、同一ウェハにおいて隣接して形成される素子を分離するためのものであるが、本実施形態では、後述する製造過程でのエッチング時に、エッチングの進行を確認するためのモニタ領域としても機能している。

赤色レーザ光出射部２は、基板１に、ｎ型ＧａＩｎＰからなるバッファ層１１、ｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１２、ＧａＩｎＰ／ＡｌＧａＩｎＰからなり、赤色レーザ光を出射する活性層１３、ｐ型（第２導電型）ＡｌＧａＩｎＰからなるｐ型クラッド層１４およびｐ型ＧａＩｎＰからなるエッチングストッパ層１５がこの順で積層されて構成されている。

エッチングストッパ層１５上には、ストライプ状のリッジ１６が形成されているとともに、そのリッジ１６の両側には、リッジ１６と所定間隔をおいてサポート１７が形成されている。サポート１７は、後述するサブマウント４５（図２参照）に素子を安定して取り付けるための支持部であり、このサポート１７の存在により、リッジ１６が保護される。

サポート１７は、リッジ１６に対して素子外側に位置する第１サポート１７ａと、素子内側に位置する第２サポート１７ｂとで構成されている。リッジ１６のトップを除く表面には、ｎ型ＡｌＩｎＰからなるブロック層１８が積層されており、リッジ１６のトップおよびブロック層１８上には、ｐ型電極１９が積層されている。一方、基板１の裏面側には、赤外レーザ光出射部３と共用されるｎ型電極２０が形成されている。

上記のリッジ１６およびサポート１７は、ｐ型ＡｌＧａＩｎＰからなるｐ型クラッド層２１、ｐ型ＧａＩｎＰからなるコンタクト層２２およびｐ型ＧａＡｓからなるコンタクト層２３がこの順で積層されて構成されている。

一方、赤外レーザ光出射部３は、基板１に、ｎ型ＡｌＧａＡｓからなるバッファ層３１、ｎ型ＡｌＧａＡｓからなるｎ型クラッド層３２、ＡｌＧａＡｓ／ＡｌＧａＡｓからなり、赤外レーザ光を出射する活性層３３、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層３４およびｐ型ＡｌＧａＡｓからなるエッチングストッパ層３５がこの順で積層されて構成されている。

エッチングストッパ層３５上には、ストライプ状のリッジ３６が形成されているとともに、そのリッジ３６の両側には、リッジ３６と所定間隔をおいてサポート３７が形成されている。サポート３７は、後述するサブマウント４５（図２参照）に素子を安定して取り付けるための支持部であり、このサポート３７の存在によりリッジ３６が保護される。すなわち、サポート３７は、素子加工工程において加わる応力によってリッジ３６が折れてしまうことを阻止するように機能する。また、サポート３６は、放熱部材としても有効に機能する。

サポート３７は、リッジ３６に対して素子外側に位置する第１サポート３７ａと、素子内側に位置する第２サポート３７ｂとで構成されている。リッジ３６のトップを除く表面には、ｎ型ＡｌＧａＡｓからなるブロック層３８が積層されており、リッジ３６のトップおよびブロック層３８上には、ｐ型電極３９が積層されている。

上記のリッジ３６およびサポート３７は、ｐ型ＡｌＧａＡｓからなるｐ型クラッド層４１、ｐ型ＧａＡｓからなるコンタクト層４２がこの順で積層されて構成されている。

上記構成の素子は、図２に示すように、基板１におけるｐ型電極１９・３９側をサブマウント４５に取り付け、このサブマウント４５を介して保持体（図示せず）に保持される（ジャンクションダウン方式）。

このように、本実施形態の素子では、複数のリッジ３６・１６が一対の第１サポート３７ａ・１７ａの内側に並設されており、その複数のリッジ３６・１６の間に、第２サポート３７ｂ・１７ｂが設けられている。特に、本実施形態では、第２サポート３７ｂ・１７ｂが、各リッジ３６・１６に対応して設けられている。この結果、リッジ３６は、第１サポート３７ａと第２サポート３７ｂとで所定間隔をおいて挟まれるように設けられ、リッジ１６は、第１サポート１７ａと第２サポート１７ｂとで所定間隔をおいて挟まれるように設けられている。

また、本実施形態では、素子幅は、例えば３００μｍであり、リッジ１６・３６の幅は、それぞれ例えば２μｍである。また、リッジ１６・３６間の距離は、例えば１１０μｍであり、リッジ１６・３６の中心と分離溝４の中心との距離は、それぞれ例えば５５μｍである。さらに、リッジ１６の中心からサポート１７（第１サポート１７ａまたは第２サポート１７ｂ）のリッジ１６側の端までの距離、およびリッジ３６の中心からサポート３７（第１サポート３７ａまたは第２サポート３７ｂ）のリッジ３６側の端までの距離は、それぞれ例えば２０μｍである。つまり、リッジ１６に対して、第１サポート１７ａおよび第２サポート１７ｂは線対称の位置関係にあり、リッジ３６に対して、第１サポート３７ａおよび第２サポート３７ｂは線対称の位置関係にある。

次に、上記構成の素子の製造方法について、図１および図３（ａ）ないし図３（ｈ）に基づいて説明する。

まず、基板１上に、バッファ層１１・３１、ｎ型クラッド層１２・３２、活性層１３・３３、ｐ型クラッド層１４・３４、エッチングストッパ層１５・３５、ｐ型クラッド層２１・４１およびコンタクト層２２・２３・４２を、赤色レーザ光出射部２および赤外レーザ光出射部３のそれぞれに対応して積層形成する。そして、ｐ型クラッド層２１・４１、コンタクト層２２・２３・４２をドライエッチングおよびウェットエッチングすることにより、２本のリッジ１６・３６と、リッジ１６・３６の外側に第１サポート１７ａ・３７ａと、リッジ１６・３６の内側に第２サポート１７ｂ・３７ｂとを形成する（図３（ａ）参照）。

次に、素子表面にブロック層５１（後にブロック層１８・３８となる）を形成し（図３（ｂ）参照）、その上に保護膜であるレジスト（以下、単にレジストと称する）５２をスピンコートにより塗布する（図３（ｃ）参照）。そして、リッジ１６・３６のトップ表面のレジスト５２を除去すべく、当該トップ以外を遮光する遮光部５３をマスクとして、レジスト５２に対して露光する（図３（ｄ）参照）。これにより、リッジ１６・３６のトップおよびその近傍のレジスト５２が除去される（図３（ｅ）参照）。

続いて、リッジ１６・３６のトップのブロック層５１をエッチングして除去する（図３（ｆ）参照）。その後、レジスト５２を剥離し（図３（ｇ）参照）、リッジ１６・３６のトップとそれぞれ導通するｐ型電極１９・３９を素子表面に形成する（図３（ｈ）参照）。一方、基板の裏面（ｐ型電極１９・３９とは反対側）には、ｎ型電極２０（図１参照）を形成する。その後、隣接する素子を分離溝５で個々の素子に分離する。

ここで、上記の製造過程において、リッジ１６・３６の両側でのレジスト５２の膜厚を、第２サポート１７ｂ・３７ｂ有りの場合（本発明）と、無しの場合（従来）とで測定した。この測定は、ウェハ中心部の隣り合う３個の素子Ａ、Ｂ、Ｃと、それ以外の１個の素子Ｄの合計４個の素子について、（１）リッジトップのレジストａの膜厚〔μｍ〕、（２）リッジよりも素子外側のレジストｂの膜厚〔μｍ〕（３）リッジよりも素子内側のレジストｃの膜厚〔μｍ〕を、ＳＥＭ（走査型電子顕微鏡）を用いて行った。表１は、そのときの測定結果を示している。

表１の結果、リッジ両側のレジストｂ・ｃの膜厚差は、赤色レーザ光照射部２については、第２サポート１７ｂを設けることによって、０．１５μｍから０．０９μｍへと減少しており、リッジを挟む両側のレジスト厚がより均一に近づいていることがわかる。０．０６μｍの減少幅は、０．１５μｍの４０％に相当し、レジスト膜厚の不均一性が４０％改善されたことを示している。

また、赤外レーザ光照射部３についても、第２サポート３７ｂを設けることによって、０．１０から０．０７へと減少しており、リッジを挟む両側のレジスト厚がより均一に近づいていることがわかる。０．０３μｍの減少幅は、０．１０μｍの３０％に相当し、レジスト膜厚の不均一性が３０％改善されたことを示している。

以上のように、本実施形態の素子は、一対の第１サポート１７ａ・３７ａの間に、複数のリッジ１６・３６が並設され、その複数のリッジ１６・３６の間に第２サポート１７ｂ・３７ｂが設けられている構成である。これにより、素子製造時に素子表面にレジスト５２を塗布してスピンコートを行っても、リッジ１６・３６よりも素子内側のレジスト５２がリッジ間の溝に流れるのを、この第２サポート１７ｂ・３７ｂである程度抑えることができる。そして、リッジ１６・３６に対して素子内側のレジスト膜厚が素子外側に比べて大幅に薄くなるのを回避することができる。

したがって、その後、リッジトップを覆うレジスト５２を除去し、そのレジスト５２をマスクとしてリッジトップを覆うブロック層５１を除去するときでも、従来のように、リッジ１６・３６よりも素子内側のレジスト５２下層のブロック層５１まで除去する事態を回避することができ、次にリッジ１６・３６を覆うように電極層（本実施形態ではｐ型電極１９・３９）を形成したときでも、この電極層がリッジ１６・３６以外でブロック層５１の間に入り込むのを回避することができる。その結果、素子構造が不良となるのを回避することができ、素子特性の劣化を回避することができる。

特に、リッジ１６・３６間に１個の第２サポートだけでなく、本実施形態のように各リッジ１６・３６に対応して第２サポート１７ｂ・３７ｂを設けることにより、レジスト５２の素子内側から素子外側への流れを、各リッジ１６・３６について第２サポート１７ｂ・３７ｂで抑えることができる。そして、各リッジ１６・３６に対して素子内側のレジスト膜厚が素子外側に比べて薄くなるのを、各リッジ１６・３６ごとに確実に回避することができる。その結果、上述した本実施形態の効果を確実に得ることができる。

また、リッジ１６・３６の両側にサポート１７・３７が形成されるので、片側のみにサポート１７・３７が形成される場合に比べて、組み立てダメージを低減できるという効果もある。つまり、リッジ１６・３６の片側にのみサポート１７・３７が形成される素子構造では、素子をサブマウント４５を介して保持体に取り付けたときに、片側のサポート１７・３７にのみ負荷がかかる。しかし、本実施形態の素子構造では、両側のサポート１７・３７に組み立て時の負荷を分散させることができ、より信頼性の高い素子を提供することが可能となる。

また、１個の素子について、第１サポート１７ａ・３７ａのみならず、第２サポート１７ｂ・３７ｂを設けることにより、サブマウント４５を介して素子を保持体に取り付けたときに、活性層１３・３３からのレーザ出力によって発生する熱を、第１サポート１７ａ・３７ａのみならず、第２サポート１７ｂ・３７ｂを介してサブマウント４５側に伝達させることができる。つまり、第２サポート１７ｂ・３７ｂを素子に設けた場合は、第２サポート１７ｂ・３７ｂを素子に設けない場合に比べて、素子の放熱性が向上する。これにより、活性層１３・３３での温度上昇を抑えて、例えば一定の光出力（例えば７０℃で４０ｍＷ）を得るための動作電流（電極間を流れる電流）を低減させることができる。したがって、このような温度特性の向上により、素子の信頼性を向上させることができる。

ここで、放熱性の向上だけを考えれば、サポート幅（第１サポート１７ａ・３７ａの幅および第２サポート１７ｂ・３７ｂの幅）は、極力広いほうが望ましいが、サポート幅を広げすぎると、サポート以外の部位におけるエッチングの進行を目視で確認することが困難となる。したがって、放熱性およびエッチングの確認のしやすさの両方を考慮すれば、リッジ１６・３６およびサポート１７・３７を除く部位の幅が素子幅の４０％以上となるように、サポート１７・３７の幅を設定することが望ましい。また、リッジ１６・３６およびサポート１７・３７を除く部位の面積が素子面積の４０％以上となるように、サポート１７・３７の面積を設定することが望ましい。

また、本実施形態では、素子の最外縁に分離溝５を設けており、この分離溝５をモニタ領域として活用している。上述したようにリッジ１６・３６の素子内側に第２サポート１７ｂ・３７ｂを形成すると、その分、サポート以外の部位のエッチングの進行を目視で確認する領域が減り、その確認に支障が生じる。しかし、分離溝５を設けていることによって、この分離溝５をモニタ領域として活用できるので、エッチング不良による素子構造の不良が生じるのを回避することができる。

また、本来、分離溝５は、隣接する素子を切り離すための溝であるが、この分離溝５が上記のモニタ領域を兼ねているので、分離溝５とは別にモニタ領域を設けなくても済み、分離溝５を有効活用することができる。

なお、本実施形態では、リッジ１６に対して、第１サポート１７ａおよび第２サポート１７ｂが線対称であり、リッジ３６に対して、第１サポート３７ａおよび第２サポート３７ｂが線対称である場合について説明した。しかし、この線対称性は必ずしも満たされなければならないものではなく、線対称でなくても、第２サポート１７ｂ・３７ｂを設けることによる本実施形態の効果を得ることはできる。

なお、本実施形態では、異なる２波長のレーザ光を出射する素子について説明したが、複数のリッジを有する素子であれば、例えば同一波長のレーザ光を出射する素子についても、本発明を適用することは可能である。

本発明は、例えばＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／±ＲＷなどの記録媒体に対して情報の記録、再生を行う情報記録再生装置の光源として使用される半導体レーザ素子およびその製造に利用可能である。

本発明の実施の一形態に係る半導体レーザ素子の概略の構成を示す断面図である。 上記半導体レーザ素子をサブマウントにジャンクションダウン方式で接続した状態を示す断面図である。 （ａ）ないし（ｈ）は、上記半導体レーザ素子の製造工程を示す断面図である。 （ａ）ないし（ｈ）は、従来の半導体レーザ素子の製造工程を示す断面図である。 （ａ）ないし（ｄ）は、上記製造工程の一部を詳細に示す断面図である。

符号の説明

５ 分離溝（モニタ領域）
１６ リッジ
１７ サポート
１７ａ 第１サポート
１７ｂ 第２サポート
１８ ブロック層
１９ ｐ型電極（電極層）
３６ リッジ
３７ サポート
３７ａ 第１サポート
３７ｂ 第２サポート
３８ ブロック層
３９ ｐ型電極（電極層）
５１ ブロック層
５２ レジスト（保護膜）

Claims (5)

1. リッジを保護する一対の第１サポートの内側に、前記リッジが複数並設された半導体レーザ素子であって、
   前記複数のリッジの間に、前記リッジを保護する第２サポートが設けられていることを特徴とする半導体レーザ素子。
2. 前記第２サポートは、各リッジに対応して設けられていることを特徴とする請求項１に記載の半導体レーザ素子。
3. 当該素子の最外縁に、エッチングの進行を確認するためのモニタ領域が設けられていることを特徴とする請求項１または２に記載の半導体レーザ素子。
4. 前記モニタ領域が、素子を分離するための分離溝を兼ねていることを特徴とする請求項３に記載の半導体レーザ素子。
5. 素子表面に複数のリッジを並べて形成するとともに、各リッジに対して、各リッジを挟むように複数のサポートを形成する工程と、
   前記リッジおよび前記サポートの表面にブロック層を形成する工程と、
   スピンコート法により、前記ブロック層の表面に保護膜を塗布する工程と、
   前記リッジのトップを覆う前記保護膜を除去する工程と、
   前記保護膜をマスクとして、前記リッジのトップを覆う前記ブロック層を除去する工程と、
   前記リッジを覆うように電極層を形成する工程とを有していることを特徴とする半導体レーザ素子の製造方法。

Images