JP2005237067A - スイッチング電源装置 - Google Patents

Abstract

【課題】 照明用電源装置等に使用されるフォワ−ド結合コンバ−タ方式の電源装置において、直流負荷電流のリップル率低減、ノイズ低減を確実に達成することができ、回路構成としても簡素化が図れ、さらに高い高周波数化スイッチングが行えるスイッチング電源装置を提供する。
【解決手段】 交流入力を整流してさらにトランスの一次巻線へ入力し、上記トランスの二次巻線に平滑整流回路を介して直流駆動ランプ負荷を接続するＦＣＣ方式電源装置とし、上記直流駆動ランプ負荷を検出抵抗に直列接続して、上記検出抵抗に流れる電流により生じる電圧降下分を増幅する演算増幅器と、上記演算増幅器と光結合してトランスの一次巻線をＦＥＴ素子のスイッチングによりパルス幅制御するパルス幅制御駆動回路部とを具備する回路構成とした。
【選択図】 図１

Description

本発明は、照明用電源装置等に使用されるフォワ−ド結合コンバ−タ方式のスイッチング電源装置において、負荷電流のリップル率低減に関する。

従来より直流電流を流すキセノン放電ランプを負荷とする電源装置は、入力側と出力側とをトランスを介して絶縁し、入力側と出力側とでは電流ル−プを別個・同時に起こさせる。トランスの１次巻線は、パワ−トランジスタによってスイッチングして、電力負担軽減を図り、ＰＷＭ（パルス・ワイド・モデュレ−ション）制御することにより、トランスの２次巻線にダイオ−ド、チョ−クコイル、コンデンサを用いて半波整流させて安定した直流を負荷へ流す。このような方式の電源装置はフォワ−ド結合コンバ−タ方式と呼ばれており、以下本明細書においてＦＣＣ方式と略称される。以前は、このＦＣＣ方式スイッチング電源装置は、入力電力が１００/２００Ｖ併用で、数百Ｗの中電力用のものとして、ハ−フブリッジ型がしばしば用いられてきた。

最近では、このＦＣＣ方式のスイッチング電源装置において、スイッチング・ロスを改良するために、スイッチング素子をパワ−トランジスタからパワ−ＭＯＳＦＥＴに変更するに至っている。この技術を紹介するものとしては、例えば、特許文献１に従来例として記載された技術がある。この従来例は、図８を参照して、公報の記載を記述すると、次の通りである。すなわち、「交流電源Ｖｓを整流器ＤＢ１で整流した直流電力を、整流器ＤＢ１の出力端に接続されたトランスＴの１次巻線Ｎｐ、第１のスイッチング素子Ｑ１の直列回路により高周波電力に変換し、この高周波電力からトランスＴの２次巻線Ｎｓ、ダイオ−ドＤ１を介して得た直流の高周波電力を照明負荷ＩＬに供給する電力変換回路であり、所謂ＤＣ/ＤＣコンバ−タ回路である。ここで、スイッチング素子Ｑ１は駆動回路１により数１０ＫＨｚの高周波ＰＷＭ制御されている。駆動回路１の電源Ｖｃｃは、交流電源Ｖｓを整流器ＤＢ１で整流した直流電力を抵抗Ｒ１を介してコンデンサＣ１で平滑し、常に一定電圧となる様にツェ−ナダイオ−ドＺＤ１でクランプして得られる。また、ランプフィラメントの断線、無負荷、軽負荷などの異常状態に照明負荷ＩＬの両端電圧が異常上昇するのを防止する為に、照明負荷ＩＬの両端に負荷電圧検出回路４を設けて、負荷電圧検出回路４からの検出信号をフォトカプラＰＣを介して駆動回路１に伝達する構成を有している。」なお、上記特許文献１の図１９では、スイッチング素子Ｑ１を流れるドレイン電流をＩＤ１と記しているが、書き誤りであるので、図８では、ＩＤと記している。

上記したＦＣＣ方式のスイッチング電源の回路は、ハ−フブリッジ型ではない。しかし従来は多数キャリアと少数キャリアの作用によるバイポ−ラ・トランジスタであったために、スイッチング・ロスを生じがちであった。そこで、スイッチング素子のＯＮ時に流れる電流と、ＯＦＦ時に生じる電圧とが混在している期間が長いことに起因するスイッチング・ロスを解消できるユニポ−ラ・トランジスタであるパワ−ＭＯＳＦＥＴに変更されている。

このようにパワ−ＭＯＳＦＥＴを採用することにより、以前のスイッチング素子であったバイポ−ラ・トランジスタでは問題とされたスイッチング・ロスは、高速スイッチングが可能となり、低減されつつある。しかしスイッチング・ロスとは二律背反の関係にあるスイッチング・ノイズが反比例的に大きくなり、改良すべき課題が残されている。

上記したパワ−ＭＯＳＦＥＴを採用することにより、スイッチング・ノイズを低減する改善は当然のことであり、スイッチング周波数が増すほど大きな改善すべき課題として残る。

即ち現状のスイッチング電源装置では、特にスイッチング周波数が数十ＫＨｚ以上になると、トランス２次側の負荷に流す半波整流に含まれるリップル率の低減が不十分であり、依然として今後の課題となっている。なお、トランス２次側の負荷に流す整流に含まれるリップルは、一般的に整流回路のコンデンサの内部インピ−ダンスや静電容量に起因しているとされ、整流回路で負荷に結合させる出力側にチョ−クコイルを設定して低減するのが通常である。

しかし実際には、チョ−クコイルだけでは、リップル率低減が不十分である。更に、スイッチング周波数が高くなるほど、スイッチング素子のキャリア蓄積時間のばらつきが原因で生じるトランスコアの偏励磁現象や、トランス・コアのＢＨ特性が磁束密度の変動分のずれに伴いスイッチング素子の発熱を招いてしまうクロスカレント・コンダクション等の問題を解決しなければならない。したがってこの種のスイッチング電源装置は、高周波数化スイッチングが困難となる宿命を帯びていた。

ところで、パワ−ＭＯＳＦＥＴ素子を採用するＦＣＣ方式のスイッチング電源装置は、チョ−クコイルを用いる半波整流を行い負荷である放電ランプへ直流を流さねばならない。しかもＰＷＭ制御も必要なので、回路構成が複雑にならざるを得ず、可能な限り回路を簡素化しなければならない。

さらにこの種のスイッチング電源装置は、照明用電源装置とする場合、小型化且つ簡単な操作性が要求される。従ってこの要求に応える観点からも、リップル率の低減を達成するための回路構成であっても、回路の簡素化を貫徹する必要がある。

特開平９-１２９３８８号公報（段落番号０００２〜０００３、図１９）

本発明は、上記した従来よりの回路の簡素化の貫徹を図り且つリップル率の低減を達成するという課題を解決するために提案する技術である。

請求項１に記載の発明は、交流入力を整流してさらにトランスの一次巻線へ入力し、上記トランスの二次巻線に平滑整流回路を介して直流駆動ランプ負荷を接続するＦＣＣ方式電源装置であって、上記直流駆動ランプ負荷を検出抵抗に直列接続して、上記検出抵抗に流れる電流により生じる電圧降下分を増幅する演算増幅器と、上記演算増幅器と光結合してトランスの一次巻線をＦＥＴ素子のスイッチングによりパルス幅制御するパルス幅制御駆動回路部とを具備することを特徴としている。この請求項１に記載の発明は、具体的には、トランスの二次巻線に設ける半波整流の平滑整流回路に取付ける検出抵抗を、整流ダイオ−ドに接続するチョ−クコイルと、負荷側と接続するコンデンサとの間に挿入取付けしていたために出力負荷電流の適切な検出が出来ていなかった点を解決できるものである。この請求項１に記載の発明は、上記検出抵抗を、負荷とコンデンサとの間に挿入取付けするものである。

請求項２に記載の発明は、請求項１に記載した発明を基本にして、さらに検出抵抗を直流駆動ランプ負荷に直接且つ直列に接続するとともに、演算増幅器の非反転入力端子へも接続させるものである。この請求項２に記載の発明は、検出した負荷電流を演算増幅器にて、トランスの一次巻線をスイッチング駆動するＦＥＴ素子のゲ−トへフィ−ドバックさせて、直流駆動ランプ負荷電流を任意に設定した値を維持させる手段を提供するものである。

請求項３に記載の発明は、請求項２に記載した発明を基本にして、さらに演算増幅器の非反転入力端子と補助電源の負ライン間に、高周波分を除去するためのバイパスコンデンサを接続させるものである。この請求項３に記載の発明は、スイッチング駆動するＦＥＴ素子のゲ−トへフィ−ドバックさせる際に、演算増幅器の非反転入力端子へ混入しがちな高周波分ノイズを可能な限り除去するための手段を提供するものである。

請求項４に記載の発明は、請求項２に記載した発明を基本にして、演算増幅器の出力端子に、演算増幅器とパルス幅制御駆動回路部とを光結合させる発光素子を駆動する可変シャント式レギュレ−タを接続させるものである。この請求項４に記載の発明は、スイッチング駆動するＦＥＴ素子のゲ−トへのフィ−ドバックを誤動作させることなく確実にＰＷＭ制御を行わせるための手段を提供するものである。

請求項５に記載の発明は、請求項２に記載した発明を基本にして、演算増幅器の電源を、トランスの補助巻線と半波整流回路とにより、前記平滑回路とは独自に供給するものである。よって請求項５に記載の発明は、演算増幅器の動作を確実にできる。

請求項６に記載の発明は、請求項２に記載した発明を基本にして、パルス幅制御駆動部のＦＥＴ素子は、少なくとも１個以上のＦＥＴ素子を用いて、並列駆動させてパルス幅制御のためのスイッチングを行わせる手段を提供するものである。ここで並列駆動とは、並列接続させたＦＥＴ素子を同時にスイッチング駆動させる手段を意味し、いわば並列運転とでも称する駆動方法を言う。

請求項７に記載の発明は、請求項２に記載した発明を基本にして、パルス幅制御駆動部のＦＥＴ素子は、パルストランスを使用せずにパルス幅制御駆動回路部によりスイッチングを行うものである。すなわちこの請求項７に記載の発明は、従来ＦＥＴ素子のゲ−トへフィ−ドバックさせる際に使用していたパルストランスを、除去するものである。

請求項８に記載の発明は、請求項７に記載した発明を基本にして、パルス幅制御駆動部のＦＥＴ素子に、パワ−ＭＯＳＦＥＴを採用するものである。この請求項８に記載の発明は、スイッチング素子として要求される耐圧や電流容量が他のＦＥＴ素子に比べて、確実で十分に得られるための手段を提供するものである。

請求項９記載の発明は、請求項８に記載した発明を基本にして、パワ−ＭＯＳＦＥＴ駆動の時に、少なくともゲ−トとソ−ス間の酸化膜に不要に残存してしまう電荷を速やかに排出・除去させる手段を提供するものである。

本発明によれば、ＦＣＣ方式であって半波整流を行い、放電灯等の負荷へ直流電流を供給するスインチング電源装置が、リップル率低減と伴にノイズ低減を確実に達成することができ、回路構成としても簡素化が図れ、さらに負荷電流の変動低減や高い高周波数化スイッチングも図れる優れた効果を奏する。

本発明の実施の形態を、図を用いて説明する。図１は、本発明の基本となる回路構成を示す基本回路構成図である。本発明は、ＦＣＣ方式電源装置であるので、まず図１において、１はこの電源装置の１次側と２次側とを絶縁しているトランスであり、１次巻線ｍ1と２次巻線ｍ2とを有している。さらに、２は１００Ｖ又は２００Ｖの交流電源で、ラインフィルタ３、突入電流防止用トライアック４、全波整流回路５を介して１次巻線ｍ1へ電力を供給している。なお、突入電流防止用トライアック４は、リカバリ−ダイオ−ド６を介してトランス１の巻線ｍＲから全波整流回路５へ接続されている。ここで、７は１次巻線ｍ1を起動させるための起動抵抗であり、定電圧をたもつツェ−ナダイオ−ド８に接続されるとともに、１次側の平滑コンデンサ９、１０と並列接続されている。
また１１および１２は、ＦＥＴ素子としてのＮチャンネル型のパワ−ＭＯＳＦＥＴであって、１次巻線ｍ1にそれぞれのドレインを接続し、ソ−スを入力側電源負ラインに接続し、それぞれのゲ−トが、後に説明するパルス幅制御回路１３により電圧制御される。

本発明の実施例を説明すると次の通りである。図１および図２に示すように、２次巻線ｍ2は、１次巻線ｍ1が通電されると同時に、半波整流用のダイオ−ド１４、フライホイ−ル作用をさせるためのダイオ−ド１５、一般的なリップル電流低減のめのチョ−クコイル１６及び充放電させるためのコンデンサ１７にて構成する平滑回路Ｈに接続している。この平滑回路Ｈは、半波整流を行い、さらに負荷であるキセノンア−クランプ１８へ直流を通電させる。なお、１９は、半波整流動作時のノイズを吸収するためのコモンモ−ド・フィルタである。

ここで、２０は、前記した平滑回路Ｈとキセノンア−クランプ１８との間に直列に挿入されて、キセノンア−クランプ１８に流れる直流にて降下する電圧降下分を検出する検出抵抗である。この検出抵抗２０は、従来は図２に破線２０'で示すように、平滑回路Ｈ内のチョ−クコイル１６とコンデンサ１７との間に取付けられるのが通説であったが、本発明では実線で示すとおりに検出抵抗２０として、コンデンサ１７とキセノンア−クランプ１８との間に直列に挿入されているので、電圧降下分検出が極めて正確に行える利点がある。

ここで実際に検出抵抗２０で検出し、負荷であるキセノンア−クランプ１８へ流れる負荷電流が脈動せずに一定かどうかをテストしてみた結果、交流入力電圧９２Ｖ〜１１２Ｖ、および１８４Ｖ〜２２４Ｖの範囲で変動させた場合、負荷電流の変動率は、設定値にほぼ等しく一定であった。

この検出抵抗２０にて検出された電圧降下分は、差動増幅器により構成され一般にＯＰアンプと称される演算増幅器２１の非反転入力端子へ入力される。この演算増幅器２１の電源は、トランス１の補助巻線ｍ3及び半波整流回路Ｊにより、平滑回路Ｈとは独自に補助電源として供給される。さらに、前記した演算増幅器２１の非反転入力端子と補助電源の負ライン間には、高周波ノイズ吸収用のコンデンサ２２が挿入・接続されている。

演算増幅器２１の出力端子は、前述のパルス幅制御回路１３の光結合入力素子であるフォトトランジスタ２３へ光送信出力する発光ダイオ−ド２４を、確実に駆動させる目的で、３端子の可変シャント式レギュレ−タ２５が接続されている。

さて、パルス幅制御回路１３は、前述したとおりパワ−ＭＯＳＦＥＴ１１、１２のゲ−トへパルス幅制御を行わせる制御信号を出力する。本実施例では、このパワ−ＭＯＳＦＥＴ１１、１２は、図３のように並列接続されて、しかもキャリア蓄積時間が短く且つほぼ等しい２個の素子を設定している。また重要な条件として、２個のパワ−ＭＯＳＦＥＴ１１、１２は、ソ−ス、ドレイン同士が接続され、パルス幅制御回路１３がそれぞれのゲ−トへ、同一のパルス幅制御信号を入力ゲ−ト駆動回路１１ＧＲ、１２ＧＲを経て駆動させることが要求される。このようにパルス幅制御回路１３が、２個のパワ−ＭＯＳＦＥＴ１１、１２のゲ−トへ同一のパルス幅制御信号を入力するので、パワ−ＭＯＳＦＥＴ１１、１２は、いわゆる並列駆動されて、スイッチＯＮ動作時に、ドレイン同士が接続されている１次巻線ｍ1から流れ込む電流をほぼ１/２ずつ分担して流す。また、図４のように、パワ−ＭＯＳＦＥＴ１１、１２のドレイン・ゲ−ト間あるいはゲ−ト・ソ−ス間にスインチング動作時に不要に蓄積された電荷は、パルス幅制御回路１３にて制御される一対のトランジスタ２６中のスイッチング用ＰＮＰトランジスタ２６ｂによって、速やかに排出・除去される。なお、一対のトランジスタ２６中の２６ａは、ＮＰＮトランジスタで、電流増幅用として用いている。

以上の回路構成説明により、本発明のスイッチング電源装置は、図５にて説明する一般的なＦＣＣ方式電源装置が、例えばスイッチング用ＦＥＴ素子１２'が、パルストランスＰＴを補助電源として用いているのと異なり、トランス１の２次側の演算増幅器２１'、そしてトランス１の１次側パルス幅制御回路１３、パワ−ＭＯＳＦＥＴ１１、１２のいずれも、パルストランスＰＴを使用せずに、独自の直流電源で動作させられることが明らかである。

以上説明した本発明のスイッチング電源装置の動作概要を以下に説明する。まず図１、図２において、本発明のスイッチング電源装置は、検出抵抗２０をコンデンサ１７とキセノンア−クランプ１８との間に直列に挿入したので、図２に破線２０’で示した従来の挿入配置では、図６（ａ）のように半波整流ｉ2に三角波状のリップル分が含まれていたのに対して、図６（ｂ）のとおり本発明のスイッチング電源装置は、三角波状のリップル分をほぼ含まない。また、段落番号（００２６）で説明したとおり、負荷電流は安定した低い電流変動率になる。したがって、本発明では、ＯＰアンプ等の演算増幅器２１の使用が容易となる。なお、リップル分は、１００Ｖ電源の場合、図７（ａ）、（ｂ）、（ｃ）に示すように、定格に対して約１０％の変動を起こした時でも、＋１０％の最大値が約３．２％に、−１０％の最小値が約６％に抑えられることが確認できた。

さらに、一般にＯＰアンプ等に加える非反転入力が微小な場合、不都合な発振を誘起すると考えらる高周波ノイズにより、しばしば発振を起こしてしまい設定困難であったが、本発明によると、非反転入力端子と補助電源負ライン間には、高周波ノイズ吸収用のコンデンサ２２が挿入・接続され、高周波除去用のバイパスコンデンサとして作用するので、発振が完全に阻止できる。また本発明によると、コンデンサ２２が高周波除去作用をするのに伴い、ＯＰアンプ等の安定増幅も期待できる。

また本発明は、演算増幅器２１を出力させる際に、図１のように、演算増幅器２１と、１次巻線ｍ1をスイチングするパワ−ＭＯＳＦＥＴ１１，１２を駆動させるパルス幅制御回路１３とを、光結合させるために、３端子のシャント式レギュレ−タ２５を用いて、パルス幅制御回路１３、さらにパワ−ＭＯＳＦＥＴ１１，１２にてＰＷＭ制御を行う。

ここで本発明は、大きな電力を要しパワ−素子であるトランス１、突入電流防止用トライアック４、全波整流回路５、パワ−ＭＯＳＦＥＴ１１，１２、半波整流用のダイオ−ド１４、フライホイ−ル用ダイオ−ド１５、およびコモンモ−ド・フィルタ１９による発熱を冷却ファンにて空冷している。すると従来はその冷却ファンの影響により上記した演算増幅器２１の電源は、波形歪に直流リップルが生じてしまい、駆動電圧がチャタリングを招いて不正確なスイッチングやＰＷＭ制御を招くおそれがあるが、本発明は、この危険を回避できる。

さらにまた、本発明は、前記のとおり、パワ−ＭＯＳＦＥＴ１１、１２を並列駆動させるので、１次巻線ｍ1が通電される際に、それぞれのパワ−ＭＯＳＦＥＴ１１とパワ−ＭＯＳＦＥＴ１２に、1次電流を十分且つ均等に流すことができる。したがって従来ハ−フ・ブリッジ型の回路構成としていたために生じていた、いわゆるトランス・コアの偏励磁現象によるパワ−ＭＯＳＦＥＴの異常発熱を回避することができる。また本発明は、２次巻線ｍ2に流れる２次電流も十分確保されるので、数十ＫＨｚの高周波のＰＷＭ制御が確実に行える。なお、本発明では、パワ−ＭＯＳＦＥＴを並列駆動させることに意義があり、必要があれば本実施例以外に、例えば４個あるいはそれ以上のパワ−ＭＯＳＦＥＴを使用しても差し支えない。

その上に本発明は、図５に示すように、通常はパワ−ＭＯＳＦＥＴ駆動に使用されるパルストランスＰＴを、使用していない。したがって本発明は、パワ−ＭＯＳＦＥＴ１１、１２を使用する場合に、高周波スイッチング波形を損なわぬように用いていたパルストランスＰＴが不要となり、回路の簡素化が図れ、より安定した直流定電流を供給する直流定電流電源装置が得られる。

以上本発明の実施例を説明したが、本発明は、この実施例に限定するものではなく、ＦＣＣ方式電源装置であれば、スイッチングを行うＦＥＴ素子がパワ−ＭＯＳＦＥＴ以外であっても、適用できるものである。

本発明は、製品検査のために放電灯負荷に直流電流を供給して照明するスイッチング電源装置に好適で、半導体装置製造、医療機器製造等に利用可能である。

本発明に係るスイッチング電源装置の基本構成を示す基本回路構成図である。 本発明に係るスイッチング電源装置の半波整流を行い、負荷に接続する平滑回路の構成図である。 本発明に係るスイッチング電源装置において、パルス幅制御回路によるスイッチングを説明するための構成図である。 本発明に係るスイッチング電源装置において、パルス幅制御回路によるスイッチングを行う際に、確実にＦＥＴ素子を動作させる手段を説明するための回路構成図である。 本発明に係るスイッチング電源装置において、パルストランスを使用せずにスイッチングを行えることを説明するための回路構成図である。 本発明に係るスイッチング電源装置において、２次側の整流電流がリップル分をほぼ含まずリップル率低減が図れることを説明するための２次側電流特性線図。 本発明に係るスイッチング電源装置において、２次側の負荷電流が入力電圧変動した場合のリップル率変動を説明する２次側電流特性線図。 従来のＦＣＣ方式のスイッチング電源装置を説明するための回路構成図である。

符号の説明

１ ：トランス
１１：ＦＥＴ素子（パワ−ＭＯＳＦＥＴ）
１２：ＦＥＴ素子（パワ−ＭＯＳＦＥＴ）
１４：ダイオ−ド
１５：ダイオ−ド
１６：チョ−クコイル
１７：コンデンサ
１８：負荷（キセノンア−クランプ）
２０：検出抵抗
２１：演算増幅器（ＯＰアンプ）
２２：コンデンサ（高周波分除去用）
２３：光結合素子（フォトトランジスタ）
２４：光結合素子（発光ダイオ−ド）
２５：可変シャント式レギュレ−タ
２６：一対のトランジスタ
２６ａ：トランジスタ（電流増幅用）
２６ｂ：トランジスタ（スイッチング用）
ｍ1 ：１次巻線
ｍ2 ：２次巻線
ｍ3 ：補助巻線
Ｈ ：平滑整流回路（半波整流回路）
Ｊ ：半波整流回路（補助電源）
ＰＴ：パルストランス

Claims (9)

1. フォワ−ド結合コンバ−タ方式電源装置であって、
   交流入力が整流されて入力される一次巻線及び二次巻線とで構成されるトランスと、
   前記トランスの二次巻線に接続される平滑整流回路と、
   前記平滑整流回路に接続される直流駆動ランプ負荷と、
   前記直流駆動ランプ負荷に直列接続される検出抵抗と、
   前記検出抵抗に流れる電流により生じる電圧降下分を増幅する演算増幅器と、
   前記演算増幅器と光結合して、前記トランスの一次巻線をＦＥＴ素子のスイッチングによりパルス幅制御するパルス幅制御駆動回路部と、
   を具備するスイッチング電源装置。
2. 前記検出抵抗を直流駆動ランプ負荷に直接且つ直列に接続するとともに、前記演算増幅器の非反転入力端子へ接続させたことを特徴とする請求項1に記載のスイッチング電源装置。
3. 前記演算増幅器の非反転入力端子と電源負ライン間に、高周波分を除去するためのバイパスコンデンサを接続したことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記演算増幅器の出力端子に、演算増幅器とパルス幅制御駆動回路部とを光結合させる発光素子を駆動する可変シャント式レギュレ−タを接続したことを特徴とする請求項２に記載のスイッチング電源装置。
5. 前記演算増幅器の電源は、トランスの補助巻線と半波整流回路等による補助電源とによって、独自に供給されることを特徴とする請求項２に記載のスイッチング電源装置。
6. 前記パルス幅制御駆動部のＦＥＴ素子は、少なくとも１個以上のＦＥＴ素子を用いて、並列駆動させてパルス幅制御のためのスイッチングを行うことを特徴とする請求項２に記載のスイッチング電源装置。
7. 前記パルス幅制御駆動部のＦＥＴ素子は、演算増幅器、パルス幅制御駆動回路部によりパルストランスを使用せずにスイッチングを行うことができることを特徴とする請求項２に記載のスイッチング電源装置。
8. 前記パルス幅制御駆動部のＦＥＴ素子は、パワ−ＭＯＳＦＥＴであることを特徴とする請求項7に記載のスイッチング電源装置。
9. 前記パワ−ＭＯＳＦＥＴの少なくともゲ−トソ−ス間に蓄積された電荷は、スイッチングトランジスタによって排出・除去されることを特徴とする請求項8に記載のスイッチング電源装置。

Images