JP2005236482A

JP2005236482A - Lc oscillator

Info

Publication number: JP2005236482A
Application number: JP2004040943A
Authority: JP
Inventors: Hiroto Matsuda; 宏人松田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-02-18
Filing date: 2004-02-18
Publication date: 2005-09-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide an LC oscillator formed on a semiconductor substrate, the LC oscillator that has a low jitter characteristic even in the case that a Q value of an inductor is increased through the contrivance of circuit design and the LC oscillator is made by an existing standard CMOS process. <P>SOLUTION: The LC oscillator is provided with: a negative resistance circuit 1 ;and an LC resonance circuit 2. The LC resonance circuit 2 is constituted by connecting a capacitance circuit comprising: an inductor 13; and capacitors 17, 18 and a Q value control circuit for increasing the Q value of the inductor 13 in parallel between resonance circuit connection nodes 21 and 22 of the negative resistance circuit 1. The Q value control circuit comprises: a current mirror amplifier 15 whose input terminal is connected to the resonance circuit connection node 21; a current mirror amplifier 16 whose input terminal is connected to the resonance circuit connection node 22; and an inductor 14 connected between output terminals of the current mirror amplifiers 15, 16 and electromagnetically coupled to the inductor 13. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体基板に形成されるＬＣ発振器に関する。 The present invention relates to an LC oscillator formed on a semiconductor substrate.

近年、高周波回路の低コスト化を図るため、ＣＭＯＳ（相補性金属酸化膜半導体）を用いた高周波回路の開発が進んでいる。高周波回路では、ＰＬＬ（位相同期ループ）回路などに必要とされる電圧制御発振器は、出力波形のジッタ（位相ゆらぎ）が低いことが要求される。 In recent years, in order to reduce the cost of high-frequency circuits, development of high-frequency circuits using CMOS (complementary metal oxide semiconductor) has been advanced. In a high-frequency circuit, a voltage controlled oscillator required for a PLL (phase locked loop) circuit or the like is required to have low jitter (phase fluctuation) of an output waveform.

従来、ＣＭＯＳで発振器を作成する場合、インバータをリング状に接続したリングオシレータを用いることが多かったが、トランジスタから発生するノイズがジッタを増大させるため、ＧＨz以上の周波数帯においては、リングオシレータに代わって、インダクタと容量からなるＬＣ共振回路を備えるＬＣ発振器が用いられることが多くなっている。 Conventionally, when creating an oscillator with a CMOS, a ring oscillator in which inverters are connected in a ring shape is often used. However, noise generated from a transistor increases jitter, so in a frequency band of GHz or higher, a ring oscillator is used. Instead, an LC oscillator including an LC resonance circuit composed of an inductor and a capacitor is often used.

ＬＣ発振器では、ＬＣ共振回路のインダクタおよび容量のＱ値が大きいほど、ジッタは小さくなる。しかし、ＬＣ発振器を半導体基板に既存の標準ＣＭＯＳプロセスで作成した場合、インダクタの配線抵抗が大きく、これを小さくするために配線幅を大きくすると、配線−基板間容量が大きくなり、Ｑ値が小さくなってしまうという問題があった。 In the LC oscillator, the larger the Q value of the inductor and the capacitance of the LC resonance circuit, the smaller the jitter. However, when the LC oscillator is fabricated on an existing standard CMOS process on a semiconductor substrate, the wiring resistance of the inductor is large. If the wiring width is increased in order to reduce this, the wiring-to-substrate capacitance increases and the Q value decreases. There was a problem of becoming.

そこで、既存の標準ＣＭＯＳプロセスでＬＣ発振器を作成する場合には、インダクタのＱ値を大きくするために、何らかの回路上の工夫が必要となる。しかし、従来、回路上の工夫によりインダクタのＱ値を大きくし、既存の標準ＣＭＯＳプロセスで作成する場合であっても、低ジッタ特性を持つようにしたＬＣ発振器は提案されていない。 Therefore, when an LC oscillator is produced by an existing standard CMOS process, some circuit device is required to increase the Q value of the inductor. However, conventionally, an LC oscillator having a low jitter characteristic has not been proposed even in the case where the Q value of the inductor is increased by a device ingenuity and the inductor is produced by an existing standard CMOS process.

なお、従来、フィルタ回路のインダクタのＱ値を回路上の工夫で大きくする技術が提案されている（例えば、特許文献１、非特許文献１）。しかし、これらの文献には、回路上の工夫によりインダクタのＱ値を大きくし、既存の標準ＣＭＯＳプロセスで作成する場合であっても、低ジッタ特性を持つようにしたＬＣ発振器は開示されていない。
特開昭６１−２８０１０３号公報 IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE p.275-278 Conventionally, a technique for increasing the Q value of the inductor of the filter circuit by a device on the circuit has been proposed (for example, Patent Document 1 and Non-Patent Document 1). However, these documents do not disclose an LC oscillator that has a low jitter characteristic even when the Q value of the inductor is increased by circuit improvements and is produced by an existing standard CMOS process. .
JP-A 61-280103 IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE p.275-278

本発明は、回路上の工夫によりインダクタのＱ値を大きくし、既存の標準ＣＭＯＳプロセスで作成する場合であっても、低ジッタ特性を持つようにしたＬＣ発振器を提供することを目的とする。 An object of the present invention is to provide an LC oscillator that has a low jitter characteristic even when the Q value of an inductor is increased by means of a circuit and is produced by an existing standard CMOS process.

本発明中、第１の発明のＬＣ発振器は、共振回路と、負性抵抗回路を有し、前記共振回路は、前記負性抵抗回路の第１、第２のノード間に、第１のインダクタと、容量と、前記第１のインダクタのＱ値を高くするＱ値制御回路を並列接続して構成され、前記Ｑ値制御回路は、入力端を前記第１のノードに接続した第１の増幅・位相シフト器と、入力端を前記第２のノードに接続した第２の増幅・位相シフト器と、該第１、第２の増幅・位相シフト器の出力端間に接続され、前記第１のインダクタに電磁結合された第２のインダクタを有するというものである。 In the present invention, the LC oscillator of the first invention has a resonance circuit and a negative resistance circuit, and the resonance circuit is connected between the first and second nodes of the negative resistance circuit. And a capacitor and a Q value control circuit for increasing the Q value of the first inductor are connected in parallel, and the Q value control circuit includes a first amplifier having an input terminal connected to the first node. A phase shifter, a second amplifier / phase shifter having an input terminal connected to the second node, and an output terminal of the first and second amplifier / phase shifters; A second inductor electromagnetically coupled to the other inductor.

本発明中、第２の発明のＬＣ発振器は、共振回路と、負性抵抗回路を有し、前記共振回路は、前記負性抵抗回路の所定のノードと、交流的に接地とされた配線との間に、第１のインダクタと、容量と、前記第１のインダクタのＱ値を高くするＱ値制御回路を並列接続して構成され、前記Ｑ値制御回路は、入力端を前記所定のノードに接続した増幅・位相シフト器と、該増幅・位相シフト器の出力端と前記交流的に接地とされた配線との間に接続され、前記第１のインダクタに電磁結合された第２のインダクタを有するというものである。 In the present invention, the LC oscillator of the second invention has a resonance circuit and a negative resistance circuit, and the resonance circuit includes a predetermined node of the negative resistance circuit and a wiring that is grounded in an alternating current manner. Between the first inductor, the capacitor, and a Q value control circuit that increases the Q value of the first inductor in parallel. The Q value control circuit has an input terminal connected to the predetermined node. And a second inductor connected between the output terminal of the amplifier / phase shifter and the AC grounded wiring and electromagnetically coupled to the first inductor It is to have.

本発明のＬＣ発振器によれば、第１、第２のインダクタ間に生じる相互インダクタンスによる作用により、第１のインダクタの入力電圧と入力電流の位相差を９０度にすることができ、第１のインダクタの実効的なＱ値を理論上、無限大とすることができる。したがって、既存の標準ＣＭＯＳプロセスで作成する場合であっても、第１の発明の場合には、第１、第２のノードに低ジッタの相補発振信号を得ることができ、第２の発明の場合には、所定のノードに低ジッタの発振信号を得ることができる。 According to the LC oscillator of the present invention, the phase difference between the input voltage and the input current of the first inductor can be set to 90 degrees by the action of the mutual inductance generated between the first and second inductors. The effective Q value of the inductor can theoretically be infinite. Therefore, even in the case where the standard CMOS process is used, in the case of the first invention, complementary jitter signals with low jitter can be obtained at the first and second nodes. In some cases, an oscillation signal with low jitter can be obtained at a predetermined node.

（第１実施形態）
図１は本発明の第１実施形態を示す回路図である。図１中、１は負性抵抗回路、２はＬＣ共振回路、３、４は相補発振信号ＳＯＵＴ、／ＳＯＵＴが出力される発振信号出力端子である。 (First embodiment)
FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In FIG. 1, 1 is a negative resistance circuit, 2 is an LC resonance circuit, and 3 and 4 are oscillation signal output terminals to which complementary oscillation signals SOUT and / SOUT are output.

負性抵抗回路１において、５は電源線、６は接地線、７、８はＣＭＯＳインバータであり、９、１０はｐＭＯＳトランジスタ、１１、１２はｎＭＯＳトランジスタである。即ち、負性抵抗回路１は、ＣＭＯＳインバータ７、８をクロス接続した差動アンプ構成とされている。 In the negative resistance circuit 1, 5 is a power supply line, 6 is a ground line, 7 and 8 are CMOS inverters, 9 and 10 are pMOS transistors, and 11 and 12 are nMOS transistors. That is, the negative resistance circuit 1 has a differential amplifier configuration in which CMOS inverters 7 and 8 are cross-connected.

ＬＣ共振回路２において、１３、１４は電磁結合するように半導体基板上にスパイラル状に形成されたインダクタ、１５、１６は増幅器および位相シフト器として機能する増幅・位相シフト器をなす同一回路構成のカレントミラー増幅器、１７、１８は同一構成、同一容量値の固定容量である。なお、インダクタ１４とカレントミラー増幅器１５、１６とでインダクタ１３のＱ値を高めるＱ値制御回路が構成されている。 In the LC resonance circuit 2, reference numerals 13 and 14 denote inductors spirally formed on a semiconductor substrate so as to be electromagnetically coupled, and reference numerals 15 and 16 denote amplifiers and phase shifters that function as amplifiers and phase shifters. The current mirror amplifiers 17 and 18 are fixed capacitors having the same configuration and the same capacitance value. The inductor 14 and the current mirror amplifiers 15 and 16 constitute a Q value control circuit that increases the Q value of the inductor 13.

即ち、ＬＣ共振回路２は、インダクタ１３と、インダクタ１３に電磁結合されたインダクタ１４を同一回路構成のカレントミラー増幅器１５、１６で挟んだＱ値制御回路と、同一構成、同一容量値の固定容量１７、１８を直列接続した容量回路を並列接続して構成され、その端部１９、２０は、負性抵抗回路１の共振回路接続ノード２１、２２に接続されている。 In other words, the LC resonance circuit 2 includes an inductor 13 and a Q value control circuit in which an inductor 14 electromagnetically coupled to the inductor 13 is sandwiched between current mirror amplifiers 15 and 16 having the same circuit configuration, and a fixed capacitance having the same configuration and the same capacitance value. 17 and 18 are connected in parallel, and end portions 19 and 20 are connected to resonance circuit connection nodes 21 and 22 of the negative resistance circuit 1.

図２はインダクタ１３、１４の概略的構成図である。本発明の第１実施形態では、インダクタ１３、１４は、半導体基板（図示せず）上方の異なる層に絶縁層（図示せず）を介して重なるように形成されている。このようにすると、チップ面積の増大を抑えることができる。なお、図２では、インダクタ１３、１４は一重構造としているが、２重構造以上の構造とすることができる。 FIG. 2 is a schematic configuration diagram of the inductors 13 and 14. In the first embodiment of the present invention, the inductors 13 and 14 are formed so as to overlap different layers above a semiconductor substrate (not shown) via an insulating layer (not shown). In this way, an increase in chip area can be suppressed. In FIG. 2, the inductors 13 and 14 have a single structure, but can have a structure of a double structure or more.

図３はカレントミラー増幅器１５、１６の構成を示す回路図である。カレントミラー増幅器１５において、２３は電源線、２４は接地線、２５は駆動素子をなすｎＭＯＳトランジスタ、２６、２７はカレントミラー回路を構成するｐＭＯＳトランジスタである。 FIG. 3 is a circuit diagram showing the configuration of the current mirror amplifiers 15 and 16. In the current mirror amplifier 15, reference numeral 23 denotes a power line, 24 denotes a ground line, 25 denotes an nMOS transistor serving as a driving element, and 26 and 27 denote pMOS transistors constituting a current mirror circuit.

カレントミラー増幅器１６において、２８は電源線、２９は接地線、３０は駆動素子をなすｎＭＯＳトランジスタ、３１、３２はカレントミラー回路を構成するｐＭＯＳトランジスタである。 In the current mirror amplifier 16, 28 is a power supply line, 29 is a ground line, 30 is an nMOS transistor that forms a drive element, and 31 and 32 are pMOS transistors that form a current mirror circuit.

なお、ｎＭＯＳトランジスタ２５、３０は同一サイズ、ｐＭＯＳトランジスタ２６、３１は同一サイズ、ｐＭＯＳトランジスタ２７、３２は同一サイズとされており、カレントミラー増幅器１５、１６は同一の増幅率、同一の位相シフト量を持つものとされている。 The nMOS transistors 25 and 30 have the same size, the pMOS transistors 26 and 31 have the same size, the pMOS transistors 27 and 32 have the same size, and the current mirror amplifiers 15 and 16 have the same amplification factor and the same phase shift amount. It is supposed to have.

図４はインダクタ１３、１４の中間点より片側の部分の等価回路図である。但し、インダクタ１３の半分の部分の抵抗値および自己インダクタンスをそれぞれＲ₁、Ｌ₁、インダクタ１４の半分の部分の抵抗値および自己インダクタンスをそれぞれＲ₂、Ｌ₂、インダクタ１３の半分の部分とインダクタ１４の半分の部分による相互インダクタンスをＭとしている。 FIG. 4 is an equivalent circuit diagram of a portion on one side of the midpoint between the inductors 13 and 14. However, the resistance value and self-inductance of the half part of the inductor 13 are R ₁ and L ₁ , respectively, and the resistance value and self-inductance of the half part of the inductor 14 are R ₂ and L ₂ , respectively, and the half part of the inductor 13 and the inductor The mutual inductance of the half of 14 is represented by M.

ここで、ＡＣ成分のみを考え、インダクタ１３の端の電圧（入力電圧）をｖ₁、インダクタ１３に流れる電流（入力電流）をｉ₁、インダクタ１４に流れる電流（入力電流）をｉ₂とすると、 Here, considering only the AC component, if the voltage at the end of the inductor 13 (input voltage) is v ₁ , the current flowing through the inductor 13 (input current) is i ₁ , and the current flowing through the inductor 14 (input current) is i _2. ,

となる。また、ｉ₁からｉ₂への増幅率をｍ₀、ｉ₁とｉ₂の位相差をθとすると、 It becomes. If the amplification factor from i ₁ to i ₂ is m ₀ and the phase difference between i ₁ and i ₂ is θ,

と表せるから、式（２）を式（１）に代入すると、 Therefore, if formula (2) is substituted into formula (1),

となる。よって、式（３）から、インダクタ１３の端から見た入力インピーダンスＺ_in＝ｖ₁／ｉ₁は、 It becomes. Therefore, from the equation (3), the input impedance Z _in = v ₁ / i ₁ viewed from the end of the inductor 13 is

となる。 It becomes.

一方、カレントミラー増幅器１５について、ＡＣ成分のみを考えると、入力端ＩＮはインダクタ１３に接続されているので、入力端ＩＮの電圧はｖ₁、出力端ＯＵＴはインダクタ１４に接続されているので、ｐＭＯＳトランジスタ２７を流れる電流はｉ₂である。 On the other hand, considering only the AC component of the current mirror amplifier 15, since the input terminal IN is connected to the inductor 13, the voltage at the input terminal IN is v ₁ , and the output terminal OUT is connected to the inductor 14. The current flowing through the pMOS transistor 27 is i ₂ .

ここで、ｎＭＯＳトランジスタ２５のトランスコンダクタンスをｇｍ₁、ｐＭＯＳトランジスタ２６、２７のトランスコンダクタンスをそれぞれｇｍ₂、ｇｍ₃とすると、ｎＭＯＳトランジスタ２５を流れる電流は、ｇｍ₁・ｖ₁となる。したがって、ｐＭＯＳトランジスタ２７に流れる電流ｉ₂は、 Here, assuming that the transconductance of the nMOS transistor 25 is gm ₁ and the transconductances of the pMOS transistors 26 and 27 are gm ₂ and gm ₃ , respectively, the current flowing through the nMOS transistor 25 is gm ₁ · v ₁ . Therefore, the current i ₂ flowing through the pMOS transistor 27 is

となる。式（５）に式（２）を代入すると、 It becomes. Substituting equation (2) into equation (5),

となる。式（４）、式（６）の右辺の実部、虚部をそれぞれ比較すると、 It becomes. When comparing the real part and the imaginary part on the right side of Expression (4) and Expression (6),

となる。式（７Ａ）、式（７Ｂ）から、ｍ₀・sinθを求めると、 It becomes. From the equations (7A) and (7B), m ₀ · sin θ is obtained.

となる。ＣＭＯＳプロセスで作成されたトランジスタでは、ｇ_m2／ｇ_m1ｇ_m3は１０³のオーダ、ωＭは１０¹のオーダであるので、式（８）で分母の第２項と分子の第１項は、無視できるから、近似的に It becomes. In a transistor fabricated by a CMOS process, g _m2 / g _m1 g _m3 is on the order of 10 ³ , and ωM is on the order of 10 ¹ , so the second term in the denominator and the first term in the numerator are Since it can be ignored, approximately

が成り立つ。Ｑ値が最大（理論的に無限大）となるのは、式（４）で実部がゼロになるときであり、このとき、 Holds. The Q value becomes maximum (theoretically infinite) when the real part becomes zero in Equation (4).

となる。式（９）と式（１０）から、 It becomes. From Equation (9) and Equation (10),

となる。即ち、ｎＭＯＳトランジスタ２５及びｐＭＯＳトランジスタ２６、２７のサイズ（ｇ_m1、ｇ_m2、ｇ_m3）をｍ₀・sinθが式（１０）を満たすように調整することにより、インダクタ１３の半分の部分はロスのない理想的なインダクタとなる。このことは、カレントミラー増幅器１６についても言える。 It becomes. That is, by adjusting the size (g _m1 , g _m2 , g _m3 ) of the nMOS transistor 25 and the pMOS transistors 26 and 27 so that m ₀ · sin θ satisfies the equation (10), the half portion of the inductor 13 is lost. It is an ideal inductor without any. This is also true for the current mirror amplifier 16.

以上のように、本発明の第１実施形態によれば、インダクタ１３、１４間に生じる相互インダクタンスＭによる作用により、インダクタ１３の入力電圧と入力電流との位相差を９０度にし、実効的なインダクタ１３のＱ値を理論上、無限大とすることができる。したがって、既存の標準ＣＭＯＳプロセスで作成する場合であっても、低ジッタの相補発振信号ＳＯＵＴ、／ＳＯＵＴを得ることができる。 As described above, according to the first embodiment of the present invention, the phase difference between the input voltage and the input current of the inductor 13 is set to 90 degrees by the action of the mutual inductance M generated between the inductors 13 and 14, and effective. The Q value of the inductor 13 can theoretically be infinite. Therefore, even when the conventional standard CMOS process is used, low jitter complementary oscillation signals SOUT and / SOUT can be obtained.

（第２実施形態）
図５は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、図１に示すＬＣ共振回路２と回路構成の異なるＬＣ共振回路３３を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。 (Second Embodiment)
FIG. 5 is a circuit diagram showing a second embodiment of the present invention. The second embodiment of the present invention is provided with an LC resonance circuit 33 having a circuit configuration different from that of the LC resonance circuit 2 shown in FIG. 1, and the other configurations are the same as those of the first embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路３３は、インダクタ１３、１４の中間点１３Ｃ、１４Ｃ同士を導電層３４で接続し、その他については、図１に示すＬＣ共振回路２と同様に構成したものである。図６はインダクタ１３、１４の概略的構成図である。 The LC resonance circuit 33 is configured by connecting the intermediate points 13C and 14C of the inductors 13 and 14 with a conductive layer 34, and the others are configured similarly to the LC resonance circuit 2 shown in FIG. FIG. 6 is a schematic configuration diagram of the inductors 13 and 14.

本発明の第２実施形態によれば、図１に示す本発明の第１実施形態と同様の作用効果を得ることができると共に、インダクタ１３、１４の中間点１３Ｃ、１４Ｃ同士を導電層３４で接続しているので、インダクタ１４における電圧振幅が電源電圧ＶＤＤを超えないようにし、カレントミラー増幅器１５、１６を構成するｐＭＯＳトランジスタ２７、３２の破壊を防止し、信頼性の向上を図ることができる。 According to the second embodiment of the present invention, the same effects as those of the first embodiment of the present invention shown in FIG. 1 can be obtained, and the intermediate points 13C and 14C of the inductors 13 and 14 are connected to each other by the conductive layer 34. Since they are connected, the voltage amplitude at the inductor 14 does not exceed the power supply voltage VDD, the destruction of the pMOS transistors 27 and 32 constituting the current mirror amplifiers 15 and 16 can be prevented, and the reliability can be improved. .

（第３実施形態）
図７は本発明の第３実施形態を示す回路図である。本発明の第３実施形態は、図１に示すＬＣ共振回路２と回路構成の異なるＬＣ共振回路３５を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。 (Third embodiment)
FIG. 7 is a circuit diagram showing a third embodiment of the present invention. The third embodiment of the present invention is provided with an LC resonance circuit 35 having a circuit configuration different from that of the LC resonance circuit 2 shown in FIG. 1, and the other configurations are the same as those of the first embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路３５は、インダクタ１４の中間点１４Ｃを接地し、その他については、図１に示すＬＣ共振回路２と同様に構成したものである。 The LC resonance circuit 35 is grounded at the intermediate point 14C of the inductor 14, and is otherwise configured in the same manner as the LC resonance circuit 2 shown in FIG.

本発明の第３実施形態によれば、図１に示す本発明の第１実施形態と同様の作用効果を得ることができると共に、インダクタ１４の中間点１４Ｃを接地しているので、インダクタ１４における電圧振幅が電源電圧ＶＤＤを超えないようにし、カレントミラー増幅器１５、１６を構成するｐＭＯＳトランジスタ２７、３２の破壊を防止し、信頼性の向上を図ることができる。 According to the third embodiment of the present invention, the same effect as that of the first embodiment of the present invention shown in FIG. 1 can be obtained, and the intermediate point 14C of the inductor 14 is grounded. The voltage amplitude does not exceed the power supply voltage VDD, the destruction of the pMOS transistors 27 and 32 constituting the current mirror amplifiers 15 and 16 can be prevented, and the reliability can be improved.

（第４実施形態）
図８は本発明の第４実施形態を示す回路図である。本発明の第４実施形態は、図１に示すＬＣ共振回路２と回路構成の異なるＬＣ共振回路３６を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。 (Fourth embodiment)
FIG. 8 is a circuit diagram showing a fourth embodiment of the present invention. The fourth embodiment of the present invention is provided with an LC resonance circuit 36 having a circuit configuration different from that of the LC resonance circuit 2 shown in FIG. 1, and the others are configured in the same manner as the first embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路３６は、インダクタ１３の代わりに、直列接続された自己インダクタンスを同一とする左右対称形の２個のインダクタ３７、３８を設けると共に、インダクタ１４の代わりに、直列接続された自己インダクタンスを同一とする左右対称形の２個のインダクタ３９、４０を設け、その他については、図１に示すＬＣ共振回路２と同様に構成したものである。 The LC resonance circuit 36 is provided with two symmetrical inductors 37 and 38 having the same self-inductance connected in series instead of the inductor 13, and has a self-inductance connected in series instead of the inductor 14. The same two symmetrical symmetrical inductors 39 and 40 are provided, and the others are configured similarly to the LC resonance circuit 2 shown in FIG.

本発明の第４実施形態においては、インダクタ３７、３９は電磁結合され、インダクタ３７、３９で第１の相互誘導回路が構成されると共に、インダクタ３８、４０は電磁結合され、インダクタ３８、４０で相互インダクタンスを第１の相互誘導回路と同一とする第２の相互誘導回路が構成される。 In the fourth embodiment of the present invention, the inductors 37 and 39 are electromagnetically coupled, and the inductors 37 and 39 constitute a first mutual induction circuit, and the inductors 38 and 40 are electromagnetically coupled. A second mutual induction circuit having the same mutual inductance as that of the first mutual induction circuit is configured.

本発明の第４実施形態によれば、図１に示す本発明の第１実施形態と同様の作用効果を得ることができると共に、インダクタ１３、１４をそれぞれ２個のインダクタ３７〜４０に分割しているので、インダクタ３７〜４０のそれぞれが非対称なインダクタであっても、回路全体を容易に左右対称形とすることができ、相補発振信号ＳＯＵＴ、／ＳＯＵＴのデューティー特性の向上を図ることができる。 According to the fourth embodiment of the present invention, the same effect as that of the first embodiment of the present invention shown in FIG. 1 can be obtained, and the inductors 13 and 14 are divided into two inductors 37 to 40, respectively. Therefore, even if each of the inductors 37 to 40 is an asymmetric inductor, the entire circuit can be easily made symmetrical, and the duty characteristics of the complementary oscillation signals SOUT and / SOUT can be improved. .

なお、インダクタ３７、３８の接続中点４１とインダクタ３９、４０の接続中点４２とを接続するか、あるいは、インダクタ３９、４０の接続中点４２を接地するようにしても良い。 Note that the connection midpoint 41 of the inductors 37 and 38 and the connection midpoint 42 of the inductors 39 and 40 may be connected, or the connection midpoint 42 of the inductors 39 and 40 may be grounded.

（第５実施形態）
図９は本発明の第５実施形態を示す回路図である。本発明の第５実施形態は、図１に示すＬＣ共振回路２と回路構成の異なるＬＣ共振回路４３を設け、その他については、図１に示す本発明の第１実施形態と同様に構成したものである。 (Fifth embodiment)
FIG. 9 is a circuit diagram showing a fifth embodiment of the present invention. The fifth embodiment of the present invention is provided with an LC resonance circuit 43 having a circuit configuration different from that of the LC resonance circuit 2 shown in FIG. 1, and the other configurations are the same as those of the first embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路４３は、固定容量１７、１８の代わりに、発振周波数制御電圧ＶＣにより容量値を可変可能とされ、同一の容量値を持つようにされた可変容量４４、４５を設け、その他については、図１に示すＬＣ共振回路２と同様に構成したものである。 The LC resonance circuit 43 is provided with variable capacitors 44 and 45 that can change the capacitance value by the oscillation frequency control voltage VC instead of the fixed capacitors 17 and 18 and have the same capacitance value. 1 is configured in the same manner as the LC resonance circuit 2 shown in FIG.

可変容量４４、４５は、例えば、ｎＭＯＳトランジスタのソース・ドレインを接続し、ゲートを第１の電極、ソース・ドレインを第２の電極とし、第２の電極に発振周波数制御電圧ＶＣを印加するように構成することができる。 For example, the variable capacitors 44 and 45 connect the source and drain of an nMOS transistor, use the gate as the first electrode, the source and drain as the second electrode, and apply the oscillation frequency control voltage VC to the second electrode. Can be configured.

本発明の第５実施形態によれば、図１に示す本発明の第１実施形態と同様の作用効果を得ることができると共に、可変容量４４、４５を設けているので、電圧制御発振器として、ＰＬＬ回路などでの使用が可能となる。 According to the fifth embodiment of the present invention, the same operational effects as the first embodiment of the present invention shown in FIG. 1 can be obtained, and the variable capacitors 44 and 45 are provided. It can be used in a PLL circuit or the like.

なお、本発明の第２実施形態と同様に、インダクタ１３、１４の中間点１３Ｃ、１４Ｃ同士を接続するか、あるいは、本発明の第３実施形態と同様に、インダクタ１４の中間点１４Ｃを接地するようにしても良い。 As in the second embodiment of the present invention, the midpoints 13C and 14C of the inductors 13 and 14 are connected to each other, or the midpoint 14C of the inductor 14 is grounded as in the third embodiment of the present invention. You may make it do.

（第６実施形態）
図１０は本発明の第６実施形態を示す回路図である。本発明の第６実施形態は、図８に示すＬＣ共振回路３６と回路構成の異なるＬＣ共振回路４６を設け、その他については、図８に示す本発明の第４実施形態と同様に構成したものである。 (Sixth embodiment)
FIG. 10 is a circuit diagram showing a sixth embodiment of the present invention. In the sixth embodiment of the present invention, an LC resonance circuit 46 having a circuit configuration different from that of the LC resonance circuit 36 shown in FIG. 8 is provided, and the others are configured similarly to the fourth embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路４６は、固定容量１７、１８の代わりに、発振周波数制御電圧ＶＣにより容量値を可変可能とされ、同一の容量値を持つようにされた可変容量４４、４５を設け、その他については、図８に示すＬＣ共振回路３６と同様に構成したものである。 The LC resonance circuit 46 is provided with variable capacitors 44 and 45 that can change the capacitance value by the oscillation frequency control voltage VC instead of the fixed capacitors 17 and 18 and have the same capacitance value. The configuration is the same as that of the LC resonance circuit 36 shown in FIG.

本発明の第６実施形態によれば、本発明の第４実施形態と同様の作用効果を得ることができると共に、可変容量４４、４５を設けているので、電圧制御発振器として、ＰＬＬ回路などでの使用が可能となる。 According to the sixth embodiment of the present invention, the same effect as that of the fourth embodiment of the present invention can be obtained, and the variable capacitors 44 and 45 are provided. Can be used.

（第７実施形態）
図１１は本発明の第７実施形態を示す回路図である。本発明の第７実施形態は、図９に示すＬＣ共振回路４３と回路構成の異なるＬＣ共振回路４７を設け、その他については、図９に示す本発明の第５実施形態と同様に構成したものである。 (Seventh embodiment)
FIG. 11 is a circuit diagram showing a seventh embodiment of the present invention. In the seventh embodiment of the present invention, an LC resonance circuit 47 having a circuit configuration different from that of the LC resonance circuit 43 shown in FIG. 9 is provided, and the others are configured similarly to the fifth embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路４７は、発振周波数帯域制御電圧ＶＢにより容量値を可変とされ、同一容量値を持つようにされた可変容量４８、４９を設け、その他については、図９に示すＬＣ共振回路４３と同様に構成したものである。 The LC resonance circuit 47 is provided with variable capacitors 48 and 49 whose capacitance values are variable by the oscillation frequency band control voltage VB and having the same capacitance value. The other components are the same as those of the LC resonance circuit 43 shown in FIG. It is constituted similarly.

可変容量４８、４９は、例えば、ｎＭＯＳトランジスタのソース・ドレインを接続し、ゲートを第１の電極、ソース・ドレインを第２の電極とし、第２の電極に発振周波数帯域制御電圧ＶＢを印加するように構成することができる。 For example, the variable capacitors 48 and 49 connect the source and drain of an nMOS transistor, use the gate as the first electrode, the source and drain as the second electrode, and apply the oscillation frequency band control voltage VB to the second electrode. It can be constituted as follows.

本発明の第７実施形態によれば、図９に示す本発明の第５実施形態と同様の作用効果を得ることができると共に、発振周波数帯域制御電圧ＶＢにより発振周波数帯域を切り替えることができ、利便性の高いものとすることができる。 According to the seventh embodiment of the present invention, the same effect as the fifth embodiment of the present invention shown in FIG. 9 can be obtained, and the oscillation frequency band can be switched by the oscillation frequency band control voltage VB. It can be highly convenient.

（第８実施形態）
図１２は本発明の第８実施形態を示す回路図である。本発明の第８実施形態は、図１０に示すＬＣ共振回路４６と回路構成の異なるＬＣ共振回路５０を設け、その他については、図１０に示す本発明の第６実施形態と同様に構成したものである。 (Eighth embodiment)
FIG. 12 is a circuit diagram showing an eighth embodiment of the present invention. In the eighth embodiment of the present invention, an LC resonance circuit 50 having a circuit configuration different from that of the LC resonance circuit 46 shown in FIG. 10 is provided, and the others are configured similarly to the sixth embodiment of the present invention shown in FIG. It is.

ＬＣ共振回路５０は、発振周波数帯域制御電圧ＶＢにより容量値を可変とされ、同一容量値を持つようにされた可変容量４８、４９を設け、その他については、図１０に示すＬＣ共振回路４６と同様に構成したものである。 The LC resonance circuit 50 is provided with variable capacitors 48 and 49 whose capacitance values are variable by the oscillation frequency band control voltage VB and having the same capacitance value. The other components are the same as those of the LC resonance circuit 46 shown in FIG. It is constituted similarly.

本発明の第８実施形態によれば、図１０に示す本発明の第６実施形態と同様の作用効果を得ることができると共に、発振周波数帯域制御電圧ＶＢにより周波数帯を切り替えることができ、利便性の高いものとすることができる。 According to the eighth embodiment of the present invention, it is possible to obtain the same effect as that of the sixth embodiment of the present invention shown in FIG. 10, and the frequency band can be switched by the oscillation frequency band control voltage VB. It can be made highly.

なお、本発明の第１実施形態〜第８実施形態においては、増幅・位相シフト器として、カレントミラー増幅器１５、１６を設けているが、図１３に示すように、カレントミラー増幅器１５の代わりに、増幅器５１と位相シフト器５２を縦列接続して第１の増幅・位相シフト器を構成すると共に、カレントミラー増幅器１６の代わりに、増幅器５３と位相シフト器５４を縦列接続して第２の増幅・位相シフト器を構成するようにしても良い。 In the first to eighth embodiments of the present invention, the current mirror amplifiers 15 and 16 are provided as amplifiers / phase shifters, but instead of the current mirror amplifier 15 as shown in FIG. The amplifier 51 and the phase shifter 52 are connected in cascade to form a first amplifier / phase shifter, and instead of the current mirror amplifier 16, the amplifier 53 and the phase shifter 54 are connected in cascade to form a second amplifier. -You may make it comprise a phase shifter.

（第９実施形態）
図１４は本発明の第９実施形態を示す回路図である。本発明の第９実施形態は、図１に示すＬＣ共振回路２と回路構成の異なるＬＣ共振回路５５を設け、その他については、本発明の第１実施形態と同様に構成したものである。 (Ninth embodiment)
FIG. 14 is a circuit diagram showing a ninth embodiment of the present invention. The ninth embodiment of the present invention is provided with an LC resonance circuit 55 having a circuit configuration different from that of the LC resonance circuit 2 shown in FIG. 1, and the other configurations are the same as those of the first embodiment of the present invention.

ＬＣ共振回路５５は、図１に示すカレントミラー増幅器１５、１６と回路構成の異なるカレントミラー増幅器５６、５７を設け、その他については、図１に示すＬＣ共振回路２と同様に構成したものである。 The LC resonance circuit 55 is provided with current mirror amplifiers 56 and 57 having a circuit configuration different from that of the current mirror amplifiers 15 and 16 shown in FIG. 1, and the other configurations are the same as those of the LC resonance circuit 2 shown in FIG. .

図１５はカレントミラー増幅器５６、５７の構成を示す回路図である。カレントミラー増幅器５６は、ｐＭＯＳトランジスタ５８、５９を設け、その他については、図２に示すカレントミラー増幅器１５と同様に構成したものである。 FIG. 15 is a circuit diagram showing the configuration of the current mirror amplifiers 56 and 57. The current mirror amplifier 56 includes pMOS transistors 58 and 59, and the others are configured in the same manner as the current mirror amplifier 15 shown in FIG.

ｐＭＯＳトランジスタ５８はｐＭＯＳトランジスタ２６、２７と共にカレントミラー回路を構成するものであり、ｐＭＯＳトランジスタ５９は制御信号ＶＤによりオン、オフが制御されるスイッチ素子として機能するものである。 The pMOS transistor 58 constitutes a current mirror circuit together with the pMOS transistors 26 and 27, and the pMOS transistor 59 functions as a switching element whose on / off is controlled by the control signal VD.

カレントミラー増幅器５７は、ｐＭＯＳトランジスタ６０、６１を設け、その他については、図２に示すカレントミラー増幅器１６と同様に構成したものである。ｐＭＯＳトランジスタ６０は、ｐＭＯＳトランジスタ３１、３２と共にカレントミラー回路を構成するものであり、ｐＭＯＳトランジスタ５８と同一サイズとされている。ｐＭＯＳトランジスタ６１は、制御信号ＶＤによりオン、オフが制御されるスイッチ素子として機能するものである。 The current mirror amplifier 57 includes pMOS transistors 60 and 61, and the others are configured in the same manner as the current mirror amplifier 16 shown in FIG. The pMOS transistor 60 constitutes a current mirror circuit together with the pMOS transistors 31 and 32 and has the same size as the pMOS transistor 58. The pMOS transistor 61 functions as a switch element that is controlled to be turned on / off by the control signal VD.

本発明の第９実施形態によれば、本発明の第１実施形態と同様の作用効果を得ることができると共に、制御電圧ＶＤによってｐＭＯＳトランジスタ５９、６１のオン、オフを制御することにより、カレントミラー増幅器５６、５７の特性を変えることができ、即ち、インダクタ１４に流れる電流の振幅、位相を変えることができ、ジッタ特性を制御電圧ＶＤにより最適化することができる。 According to the ninth embodiment of the present invention, the same effect as that of the first embodiment of the present invention can be obtained, and the on / off of the pMOS transistors 59 and 61 is controlled by the control voltage VD, whereby the current The characteristics of the mirror amplifiers 56 and 57 can be changed, that is, the amplitude and phase of the current flowing through the inductor 14 can be changed, and the jitter characteristics can be optimized by the control voltage VD.

また、本発明の第４実施形態と同様に、インダクタ１３、１４をそれぞれ２個のインダクタ３７〜４０で構成するようにしても良い。この場合、インダクタ３７、３８の接続中点４１とインダクタ３９、４０の接続中点４２とを接続するか、あるいは、インダクタ３９、４０の接続中点４２を接地するようにしても良い。 Moreover, you may make it comprise the inductors 13 and 14 by the two inductors 37-40 similarly to 4th Embodiment of this invention. In this case, the connection midpoint 41 of the inductors 37 and 38 and the connection midpoint 42 of the inductors 39 and 40 may be connected, or the connection midpoint 42 of the inductors 39 and 40 may be grounded.

また、固定容量１７、１８の代わりに、発振周波数制御電圧ＶＣにより容量値を可変可能とされ、同一の容量値を持つようにされた可変容量４４、４５を設けるようにしても良いし、更に、本発明の第７、第８実施形態と同様に、発振周波数帯域制御電圧ＶＢにより容量値を可変とされた同一サイズのＭＯＳ構造からなる可変容量４８、４９を設けるようにしても良い。 Further, instead of the fixed capacitors 17 and 18, the capacitance value can be changed by the oscillation frequency control voltage VC, and the variable capacitors 44 and 45 having the same capacitance value may be provided. Similarly to the seventh and eighth embodiments of the present invention, variable capacitors 48 and 49 having MOS structures of the same size whose capacitance value is variable by the oscillation frequency band control voltage VB may be provided.

また、カレントミラー増幅器の代わりに、増幅器と位相シフト器を縦列接続して増幅・位相シフト器を構成するようにしても良い。この場合、増幅器を制御信号により増幅率を可変可能とする可変増幅器としても良いし、位相シフト器を制御信号により位相シフト量を可変可能とする可変シフト器としても良い。 Further, instead of the current mirror amplifier, an amplifier / phase shifter may be configured by cascading an amplifier and a phase shifter. In this case, the amplifier may be a variable amplifier whose gain can be varied by a control signal, and the phase shifter may be a variable shifter whose phase shift amount can be varied by a control signal.

（第１０実施形態）
図１６は本発明の第１０実施形態を示す回路図である。図１６中、６２は負性抵抗回路、６３はＬＣ共振回路、６４は発振信号ＳＯＵＴが出力される発振信号出力端子である。 (10th Embodiment)
FIG. 16 is a circuit diagram showing a tenth embodiment of the present invention. In FIG. 16, 62 is a negative resistance circuit, 63 is an LC resonance circuit, and 64 is an oscillation signal output terminal from which an oscillation signal SOUT is output.

負性抵抗回路６２において、６５は電源線、６６は接地線、６７、６８はＣＭＯＳインバータであり、６９、７０はｐＭＯＳトランジスタ、７１、７２はｎＭＯＳトランジスタである。 In the negative resistance circuit 62, 65 is a power supply line, 66 is a ground line, 67 and 68 are CMOS inverters, 69 and 70 are pMOS transistors, and 71 and 72 are nMOS transistors.

７３、７４は電磁結合するように半導体基板上にスパイラル状に形成されたインダクタ、７５は増幅器、７６は位相シフト器、７７は固定容量、７８は接地線である。なお、インダクタ７４と増幅器７５と位相シフト器７６とでインダクタ７３のＱ値を高めるＱ値制御回路が構成されている。 73 and 74 are inductors formed in a spiral shape on the semiconductor substrate so as to be electromagnetically coupled, 75 is an amplifier, 76 is a phase shifter, 77 is a fixed capacitor, and 78 is a ground line. The inductor 74, the amplifier 75, and the phase shifter 76 constitute a Q value control circuit that increases the Q value of the inductor 73.

ＬＣ共振回路６３において、７９、８０は電磁結合するように半導体基板上にスパイラル状に形成されたインダクタ、８１は増幅器、８２は位相シフト器、８３は固定容量、８４は接地線である。なお、インダクタ８０と増幅器８１と位相シフト器８２とでインダクタ７９のＱ値を高めるＱ値制御回路が構成されている。 In the LC resonance circuit 63, 79 and 80 are spirally formed inductors on the semiconductor substrate so as to be electromagnetically coupled, 81 is an amplifier, 82 is a phase shifter, 83 is a fixed capacitor, and 84 is a ground line. The inductor 80, the amplifier 81, and the phase shifter 82 constitute a Q value control circuit that increases the Q value of the inductor 79.

本発明の第１０実施形態によれば、インダクタ７３、７４間、インダクタ７９、８０間に生じる相互インダクタンスによる作用により、インダクタ７３、７９の入力電圧と入力電流の位相差を９０度にし、インダクタ７３、７９の実効的なＱ値を理論上、無限大とすることができる。したがって、既存の標準ＣＭＯＳプロセスで作成する場合であっても、かつ、対称でないインダクタを用いても、低ジッタの発振信号ＳＯＵＴを得ることができる。 According to the tenth embodiment of the present invention, the phase difference between the input voltage and the input current of the inductors 73 and 79 is set to 90 degrees by the action of the mutual inductance generated between the inductors 73 and 74 and between the inductors 79 and 80. , 79 can be theoretically infinite. Therefore, the low jitter oscillation signal SOUT can be obtained even when an existing standard CMOS process is used and a non-symmetrical inductor is used.

（第１１実施形態）
図１７は本発明の第１１実施形態を示す回路図である。図１７中、８５は負性抵抗回路、８６はＬＣ共振回路、８７は発振信号ＳＯＵＴが出力される発振信号出力端子である。 (Eleventh embodiment)
FIG. 17 is a circuit diagram showing an eleventh embodiment of the present invention. In FIG. 17, 85 is a negative resistance circuit, 86 is an LC resonance circuit, and 87 is an oscillation signal output terminal from which an oscillation signal SOUT is output.

負性抵抗回路８５において、８８は電源線、８９は接地線、９０、９１はＣＭＯＳインバータであり、９２、９３はｐＭＯＳトランジスタ、９４、９５はｎＭＯＳトランジスタである。 In the negative resistance circuit 85, 88 is a power supply line, 89 is a ground line, 90 and 91 are CMOS inverters, 92 and 93 are pMOS transistors, and 94 and 95 are nMOS transistors.

９６、９７は電磁結合するように半導体基板上にスパイラル状に形成されたインダクタ、９８は増幅器、９９は位相シフト器、１００は固定容量、１０１は電源線である。なお、インダクタ９７と増幅器９８と位相シフト器９９とでインダクタ９６のＱ値を高めるＱ値制御回路が構成されている。 Reference numerals 96 and 97 denote inductors spirally formed on the semiconductor substrate so as to be electromagnetically coupled, 98 an amplifier, 99 a phase shifter, 100 a fixed capacitor, and 101 a power line. The inductor 97, the amplifier 98, and the phase shifter 99 constitute a Q value control circuit that increases the Q value of the inductor 96.

ＬＣ共振回路８６において、１０２、１０３は電磁結合するように半導体基板上にスパイラル状に形成されたインダクタ、１０４は増幅器、１０５は位相シフト器、１０６は固定容量である。なお、インダクタ１０３と増幅器１０４と位相シフト器１０５とでインダクタ１０２のＱ値を高めるＱ値制御回路が構成されている。 In the LC resonance circuit 86, reference numerals 102 and 103 denote inductors spirally formed on a semiconductor substrate so as to be electromagnetically coupled, reference numeral 104 denotes an amplifier, reference numeral 105 denotes a phase shifter, and reference numeral 106 denotes a fixed capacitor. The inductor 103, the amplifier 104, and the phase shifter 105 constitute a Q value control circuit that increases the Q value of the inductor 102.

本発明の第１１実施形態によれば、インダクタ９６、９７間、インダクタ１０２、１０３間に生じる相互インダクタンスによる作用により、インダクタ９６、１０２の入力電圧と入力電流の位相差を９０度にし、インダクタ９６、１０２の実効的なＱ値を理論上、無限大とすることができる。したがって、既存の標準ＣＭＯＳプロセスで作成する場合であっても、かつ、インダクタ９６、９７、１０２、１０３としてそれぞれ対称でないインダクタを用いても、低ジッタの発振信号ＳＯＵＴを得ることができる。 According to the eleventh embodiment of the present invention, the phase difference between the input voltage and the input current of the inductors 96 and 102 is set to 90 degrees by the action of the mutual inductance generated between the inductors 96 and 97 and between the inductors 102 and 103. , 102 can be theoretically infinite. Therefore, even if the current standard CMOS process is used, and even if the inductors 96, 97, 102, and 103 are not symmetrical inductors, the low jitter oscillation signal SOUT can be obtained.

なお、本発明の第１０実施形態、第１１実施形態においては、増幅・位相シフト器として、増幅器および位相シフト器を設けているが、この代わりに、図３又は図１５に示すようなカレントミラー増幅器を設けるようにしても良い。 In the tenth and eleventh embodiments of the present invention, an amplifier and a phase shifter are provided as an amplifier / phase shifter. Instead, a current mirror as shown in FIG. 3 or FIG. An amplifier may be provided.

ここで、本発明のＬＣ発振器を整理すると、本発明のＬＣ発振器には、次のＬＣ発振器が含まれる。 Here, when the LC oscillator of the present invention is arranged, the LC oscillator of the present invention includes the following LC oscillators.

（付記１）共振回路と、負性抵抗回路を有し、前記共振回路は、前記負性抵抗回路の第１、第２のノード間に、第１のインダクタと、容量と、前記第１のインダクタのＱ値を高くするＱ値制御回路を並列接続して構成され、前記Ｑ値制御回路は、入力端を前記第１のノードに接続した第１の増幅・位相シフト器と、入力端を前記第２のノードに接続した第２の増幅・位相シフト器と、該第１、第２の増幅・位相シフト器の出力端間に接続され、前記第１のインダクタに電磁結合された第２のインダクタを有するというものである。 (Additional remark 1) It has a resonance circuit and a negative resistance circuit, The said resonance circuit has a 1st inductor, a capacity | capacitance, and said 1st between the 1st, 2nd nodes of the said negative resistance circuit. A Q value control circuit for increasing the Q value of the inductor is connected in parallel. The Q value control circuit includes a first amplifier / phase shifter having an input terminal connected to the first node, and an input terminal. A second amplifier / phase shifter connected to the second node and a second amplifier coupled between the output terminals of the first and second amplifier / phase shifters and electromagnetically coupled to the first inductor. Having an inductor.

（付記２）前記第１、第２のインダクタの中間点同士が接続されていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 2) The LC oscillator according to supplementary note 1, wherein intermediate points of the first and second inductors are connected to each other.

（付記３）前記第２のインダクタの中間点が接地されていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 3) The LC oscillator according to supplementary note 1, wherein an intermediate point of the second inductor is grounded.

（付記４）前記第１、第２のインダクタは、絶縁層を介して重なるように構成されていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 4) The LC oscillator according to supplementary note 1, wherein the first and second inductors are configured to overlap with each other via an insulating layer.

（付記５）前記第１、第２のインダクタは、それぞれ複数個のインダクタで構成されていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 5) The LC oscillator according to supplementary note 1, wherein each of the first and second inductors includes a plurality of inductors.

（付記６）前記容量は、発振周波数制御電圧により容量値を可変可能とされた可変容量であることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 6) The LC oscillator according to supplementary note 1, wherein the capacitance is a variable capacitance whose capacitance value can be varied by an oscillation frequency control voltage.

（付記７）前記共振回路は、更に、発振周波数帯域制御電圧により容量値を可変とされた可変容量を並列接続していることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 7) The LC oscillator according to supplementary note 1, wherein the resonance circuit is further connected in parallel with a variable capacitor whose capacitance value is variable by an oscillation frequency band control voltage.

（付記８）前記第１、第２の増幅・位相シフト器は、前記第２のインダクタに流れる電流の振幅又は位相を外部信号により制御可能とされていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 8) The LC according to supplementary note 1, wherein the first and second amplifier / phase shifters are capable of controlling an amplitude or a phase of a current flowing through the second inductor by an external signal. Oscillator.

（付記９）前記第１のインダクタ、前記Ｑ値制御回路及び前記容量は、それぞれ対称な構造とされていることを特徴とする付記１記載のＬＣ発振器。 (Supplementary note 9) The LC oscillator according to supplementary note 1, wherein the first inductor, the Q value control circuit, and the capacitor have symmetrical structures.

（付記１０）共振回路と、負性抵抗回路を有し、前記共振回路は、前記負性抵抗回路の所定のノードと、交流的に接地とされた配線との間に、第１のインダクタと、容量と、前記第１のインダクタのＱ値を高くするＱ値制御回路を並列接続して構成され、前記Ｑ値制御回路は、入力端を前記所定のノードに接続した増幅・位相シフト器と、該増幅・位相シフト器の出力端と前記交流的に接地とされた配線との間に接続され、前記第１のインダクタに電磁結合された第２のインダクタを有することを特徴とするＬＣ発振器。 (Supplementary Note 10) A resonance circuit and a negative resistance circuit, wherein the resonance circuit includes a first inductor between a predetermined node of the negative resistance circuit and a wiring grounded in an alternating current manner. A capacitor and a Q value control circuit for increasing the Q value of the first inductor are connected in parallel, and the Q value control circuit includes an amplifier / phase shifter having an input terminal connected to the predetermined node; An LC oscillator connected between the output terminal of the amplifier / phase shifter and the AC grounded wiring and having a second inductor electromagnetically coupled to the first inductor .

本発明の第１実施形態を示す回路図である。1 is a circuit diagram showing a first embodiment of the present invention. 本発明の第１実施形態が備える第１、第２のインダクタの概略的構成図である。It is a schematic block diagram of the 1st, 2nd inductor with which 1st Embodiment of this invention is provided. 本発明の第１実施形態が備える第１、第２のカレントミラー増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the 1st, 2nd current mirror amplifier with which 1st Embodiment of this invention is provided. 本発明の第１実施形態が備える第１、第２のインダクタの中間点より片側の部分の等価回路図である。FIG. 3 is an equivalent circuit diagram of a portion on one side of an intermediate point between the first and second inductors included in the first embodiment of the present invention. 本発明の第２実施形態を示す回路図である。It is a circuit diagram which shows 2nd Embodiment of this invention. 本発明の第２実施形態が備える第１、第２のインダクタの概略的構成図である。It is a schematic block diagram of the 1st, 2nd inductor with which 2nd Embodiment of this invention is provided. 本発明の第３実施形態を示す回路図である。It is a circuit diagram which shows 3rd Embodiment of this invention. 本発明の第４実施形態を示す回路図である。It is a circuit diagram which shows 4th Embodiment of this invention. 本発明の第５実施形態を示す回路図である。It is a circuit diagram which shows 5th Embodiment of this invention. 本発明の第６実施形態を示す回路図である。It is a circuit diagram which shows 6th Embodiment of this invention. 本発明の第７実施形態を示す回路図である。It is a circuit diagram which shows 7th Embodiment of this invention. 本発明の第８実施形態を示す回路図である。It is a circuit diagram which shows 8th Embodiment of this invention. 本発明が備える第１、第２の増幅・位相シフト器の他の構成例を示す回路図である。It is a circuit diagram which shows the other structural example of the 1st, 2nd amplifier and phase shifter with which this invention is provided. 本発明の第９実施形態を示す回路図である。It is a circuit diagram which shows 9th Embodiment of this invention. 本発明の第９実施形態が備える第１、第２のカレントミラー増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the 1st, 2nd current mirror amplifier with which 9th Embodiment of this invention is provided. 本発明の第１０実施形態を示す回路図である。It is a circuit diagram which shows 10th Embodiment of this invention. 本発明の第１１実施形態を示す回路図である。It is a circuit diagram which shows 11th Embodiment of this invention.

Explanation of symbols

３、４…発振出力端子
１３、１４…インダクタ
１７、１８…固定容量
３７〜４０…インダクタ
４４、４５…可変容量
４８、４９…可変容量
６４…発振信号出力端子
７３、７４…インダクタ
７７…固定容量
７９、８０…インダクタ
８３…固定容量
８７…発振信号出力端子
９６、９７…インダクタ
１００…固定容量
１０２、１０３…インダクタ
１０６…固定容量
3, 4 ... Oscillation output terminals 13, 14 ... Inductors 17, 18 ... Fixed capacitors 37-40 ... Inductors 44, 45 ... Variable capacitors 48, 49 ... Variable capacitors 64 ... Oscillation signal output terminals 73, 74 ... Inductors 77 ... Fixed capacitors 79, 80 ... Inductor 83 ... Fixed capacity 87 ... Oscillation signal output terminal 96, 97 ... Inductor 100 ... Fixed capacity 102, 103 ... Inductor 106 ... Fixed capacity

Claims

It has a resonance circuit and a negative resistance circuit,
In the resonant circuit, a first inductor, a capacitor, and a Q value control circuit for increasing the Q value of the first inductor are connected in parallel between the first and second nodes of the negative resistance circuit. Configured,
The Q value control circuit includes a first amplifier / phase shifter having an input terminal connected to the first node, a second amplifier / phase shifter having an input terminal connected to the second node, An LC oscillator comprising a second inductor connected between output terminals of the first and second amplifier / phase shifters and electromagnetically coupled to the first inductor.

2. The LC oscillator according to claim 1, wherein the capacitor is a variable capacitor whose capacitance value can be varied by an oscillation frequency control voltage.

2. The LC oscillator according to claim 1, wherein the resonance circuit further includes a variable capacitor whose capacitance value is variable by an oscillation frequency band control voltage.

2. The LC oscillator according to claim 1, wherein the first and second amplifying / phase shifting devices are capable of controlling an amplitude or a phase of a current flowing through the second inductor by a control signal.

It has a resonance circuit and a negative resistance circuit,
The resonant circuit has a first inductor, a capacitance, and a Q value that increases a Q value of the first inductor between a predetermined node of the negative resistance circuit and a wiring that is AC-grounded. Consists of value control circuits connected in parallel,
The Q value control circuit is connected between an amplifier / phase shifter having an input terminal connected to the predetermined node, and an output terminal of the amplifier / phase shifter and the AC grounded wiring, An LC oscillator comprising a second inductor electromagnetically coupled to the first inductor.