JP2005235881A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005235881A JP2005235881A JP2004040837A JP2004040837A JP2005235881A JP 2005235881 A JP2005235881 A JP 2005235881A JP 2004040837 A JP2004040837 A JP 2004040837A JP 2004040837 A JP2004040837 A JP 2004040837A JP 2005235881 A JP2005235881 A JP 2005235881A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- layer
- semiconductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 229920001187 thermosetting polymer Polymers 0.000 claims description 18
- 239000012779 reinforcing material Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 154
- 239000010408 film Substances 0.000 description 121
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 44
- 239000010953 base metal Substances 0.000 description 38
- 239000010949 copper Substances 0.000 description 27
- 229910052802 copper Inorganic materials 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000011889 copper foil Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 238000007747 plating Methods 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 11
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000007789 sealing Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004111 Potassium silicate Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- NNHHDJVEYQHLHG-UHFFFAOYSA-N potassium silicate Chemical compound [K+].[K+].[O-][Si]([O-])=O NNHHDJVEYQHLHG-UHFFFAOYSA-N 0.000 description 1
- 229910052913 potassium silicate Inorganic materials 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 239000012744 reinforcing agent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来の半導体装置には、シリコン基板のサイズ外にも外部接続用接続パッド部としての半田ボールを備えるため、上面に複数の接続パッドを有するシリコン基板をベース板の上面に設け、シリコン基板の周囲におけるベース板の上面に絶縁層を設け、シリコン基板および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線をシリコン基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある(例えば、特許文献1参照)。 Since conventional semiconductor devices include solder balls as connection pads for external connection in addition to the size of the silicon substrate, a silicon substrate having a plurality of connection pads on the upper surface is provided on the upper surface of the base plate, An insulating layer is provided on the upper surface of the base plate, an upper insulating film is provided on the upper surface of the silicon substrate and the insulating layer, and an upper wiring is provided on the upper surface of the upper insulating film by being connected to a connection pad of the silicon substrate. In some cases, a portion excluding the portion is covered with an uppermost insulating film, and a solder ball is provided on a connection pad portion of the upper wiring (see, for example, Patent Document 1).
ところで、上記従来の半導体装置では、半田ボールを介して回路基板上に搭載されるが、当該回路基板上に他の必要な電子部品、例えば、コンデンサや抵抗等のチップ部品を搭載する場合、これらが平面的に配置されるため、回路基板を含む全体としての小型化に限界があった。 By the way, in the above conventional semiconductor device, it is mounted on a circuit board via a solder ball. However, when mounting other necessary electronic components such as a chip component such as a capacitor or a resistor on the circuit board, these Since these are arranged in a plane, there is a limit to downsizing as a whole including the circuit board.
そこで、この発明は、回路基板を含む全体としてのより一層の小型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device that can be further reduced in size as a whole including a circuit board, and a manufacturing method thereof.
この発明は、上記目的を達成するため、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内に電子部品を埋め込んだことを特徴とするものである。 In order to achieve the above object, the present invention is characterized in that an electronic component is embedded in an insulating layer provided on a base member around the semiconductor structure.
この発明によれば、半導体構成体の周囲におけるベース部材上に設けられた絶縁層内はデッドスペースであるため、このデッドスペース内に電子部品を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。 According to the present invention, since the inside of the insulating layer provided on the base member around the semiconductor structure is a dead space, when an electronic component is embedded in the dead space, the entire structure including the circuit board is further improved. Miniaturization can be achieved.
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板(ベース部材)1を備えている。ベース板1の上面には銅箔からなる上面配線2が設けられ、下面には銅箔からなる下面配線3が設けられている。この場合、上面配線2はべたパターンからなるグラウンド配線であり、下面配線3はべたパターンからなる電源配線であるが、その逆であってもよい。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. The semiconductor device includes a planar base plate (base member) 1 made of a glass cloth base epoxy resin or the like. An
上面配線2の上面の所定の箇所には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体4の下面がダイボンド材からなる接着層5を介して接着されている。この場合、半導体構成体4は、後述する配線13、柱状電極14、封止膜15を有しており、一般的にはCSP(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線13、柱状電極14、封止膜15を形成した後、ダイシングにより個々の半導体構成体4を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体4の構成について説明する。
The lower surface of the planar
半導体構成体4はシリコン基板(半導体基板)6を備えている。シリコン基板6の下面は接着層5を介してベース板1の上面に接着されている。シリコン基板6の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド7が集積回路に接続されて設けられている。接続パッド7の中央部を除くシリコン基板6の上面には酸化シリコン等からなる絶縁膜8が設けられ、接続パッド7の中央部は絶縁膜8に設けられた開口部9を介して露出されている。
The
絶縁膜8の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜10が設けられている。この場合、絶縁膜8の開口部9に対応する部分における保護膜10には開口部11が設けられている。保護膜10の上面には銅等からなる下地金属層12が設けられている。下地金属層12の上面全体には銅からなる配線13が設けられている。下地金属層12を含む配線13の一端部は、両開口部9、11を介して接続パッド7に接続されている。
A
配線13の接続パッド部上面には銅からなる柱状電極(外部接続用電極)14が設けられている。配線13を含む保護膜10の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜15がその上面が柱状電極14の上面と面一となるように設けられている。このように、W−CSPと呼ばれる半導体構成体4は、シリコン基板6、接続パッド7、絶縁膜8を含み、さらに、保護膜10、配線13、柱状電極14、封止膜15を含んで構成されている。
A columnar electrode (external connection electrode) 14 made of copper is provided on the upper surface of the connection pad portion of the
半導体構成体4の周囲における、上面配線2を含むベース板1の上面には方形枠状の絶縁層16が設けられている。絶縁層16は、補強材を含む熱硬化性樹脂からなるものであり、熱硬化性樹脂としてはエポキシ系樹脂等が適し、また、補強材としては、例えば、ガラス布等の基材とされる材料、あるいは、シリカ、アルミナ、マイカ、ケイ酸カリウム、水酸化アルミニウム、硫酸バリウム、ガラス等の無機材料、またはアラミド、LCP、ゴム、その他機能性プラスチック等の有機材料からなる粒状または柱状のフィラーとされる材料が適している。
A rectangular frame-
絶縁層16の上面には両面配線構造の配線板17が設けられている。配線板17は、ガラス布基材エポキシ樹脂等からなる方形枠状の絶縁基板18を備えている。すなわち、絶縁基板18には、半導体構成体4のサイズよりもやや大きいサイズの開口部19が設けられている。絶縁基板18には一対で1組の貫通孔20が複数組設けられている。絶縁基板18の下面には、貫通孔20を塞ぐように、下面側下地銅箔21、銅からなる下面側下地金属層22および銅からなる下面側接続端子(接続パッド部)23が設けられている。絶縁基板18の上面には上面側下地銅箔24、銅からなる上面側下地金属層25および銅からなる上面側接続端子(接続パッド部)26が貫通孔20を介して下面側下地銅箔21および下面側下地金属層22を含む下面側接続端子23に接続されて設けられている。
A
下面側接続端子23の中央部を除く絶縁基板18の下面にはソルダーレジスト等からなるオーバーコート膜27が設けられ、下面側接続端子23の中央部はオーバーコート膜27に設けられた開口部28を介して露出されている。オーバーコート膜27の下面にはコンデンサや抵抗等からなるチップ部品29が半田30を介して一対で1組の下面側接続端子23に接続されて設けられている。
An
そして、配線板17は、その開口部19内に半導体構成体4を収納した状態で、半導体構成体4の周囲における絶縁層16の上面に設けられている。この場合、半導体構成体4の周囲における配線板17の開口部19内は絶縁層16の一部によって充填されている。また、半田30を含むチップ部品29は絶縁層16内に埋め込まれている。
The
半導体構成体4、絶縁層16および配線板17の上面には上層絶縁膜31がその上面を平坦とされて設けられている。上層絶縁膜31は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたもの、あるいは、ガラス布等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっている。
An upper
柱状電極14および上面側接続端子26の上面中央部に対応する部分における上層絶縁膜31には開口部32、33が設けられている。上層絶縁膜31の上面には銅等からなる上層下地金属層34が設けられている。上層下地金属層34の上面全体には銅からなる上層配線35が設けられている。上層下地金属層34を含む上層配線35は、上層絶縁膜31の開口部32を介して柱状電極14の上面に接続され、また、上層絶縁膜31の開口部33を介して上面側接続端子26の上面に接続されている。
上層配線35を含む上層絶縁膜31の上面にはソルダーレジスト等からなる最上層絶縁膜36が設けられている。上層配線35の接続パッド部に対応する部分における最上層絶縁膜36には開口部37が設けられている。開口部37内およびその上方には半田ボール38が上層配線35の接続パッド部に接続されて設けられている。複数の半田ボール38は、最上層絶縁膜36上にマトリクス状に配置されている。
An uppermost
下面配線3を含むベース板1の下面には上層絶縁膜31と同一の材料からなる下層絶縁膜41がその下面を平坦とされて設けられている。下層絶縁膜41の下面には銅等からなる下層下地金属層42が設けられている。下層下地金属層42の下面全体には銅からなる下層配線43が設けられている。下層配線43を含む下層絶縁膜41の下面にはソルダーレジスト等からなる最下層絶縁膜44が設けられている。
A lower layer
上層下地金属層34を含む上層配線35の一部と下層下地金属層42を含む下層配線43の一部とは、上層絶縁膜31、配線板17、絶縁層16、上面配線2および下面配線3を含むベース板1および下層絶縁膜41の所定の箇所に設けられた貫通孔45の内壁面に設けられた銅からなる下地金属層46aと銅層46bとからなる上下導通部46を介して接続されている。この場合、上面配線2および下面配線3は上下導通部46に接続されている。また、上下導通部46内にはソルダーレジスト等からなる充填材47が充填されている。
A part of the
そして、この半導体装置では、半導体構成体4の周囲におけるベース板1上に設けられた絶縁層2内の上下導通部46を除く部分はデッドスペースであるため、このデッドスペース内にチップ部品29を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。
In this semiconductor device, since the portion excluding the
ところで、ベース板1のサイズを半導体構成体4のサイズよりもある程度大きくしているのは、シリコン基板6上の接続パッド7の数の増加に応じて、半田ボール38の配置領域を半導体構成体4のサイズよりもある程度大きくし、これにより、上層配線35の接続パッド部(最上層絶縁膜36の開口部37内の部分)のサイズおよびピッチを柱状電極14のサイズおよびピッチよりも大きくするためである。
By the way, the size of the
このため、マトリクス状に配置された上層配線35の接続パッド部は、半導体構成体4に対応する領域のみでなく、半導体構成体4の周側面の外側に設けられた絶縁層16に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール38のうち、少なくとも最外周の半田ボール38は半導体構成体4よりも外側に位置する周囲に配置されている。
Therefore, the connection pad portion of the
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体4の製造方法の一例について説明する。この場合、まず、図2に示すように、ウエハ状態のシリコン基板(半導体基板)6上にアルミニウム系金属等からなる接続パッド7、酸化シリコン等からなる絶縁膜8およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜10が設けられ、接続パッド7の中央部が絶縁膜8および保護膜10に形成された開口部9、11を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板6には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド7は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
Next, an example of a method for manufacturing the
次に、図3に示すように、両開口部9、11を介して露出された接続パッド7の上面を含む保護膜10の上面全体に下地金属層12を形成する。この場合、下地金属層12は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
Next, as shown in FIG. 3, a
次に、下地金属層12の上面にメッキレジスト膜51をパターン形成する。この場合、配線13形成領域に対応する部分におけるメッキレジスト膜51には開口部52が形成されている。次に、下地金属層12をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜51の開口部52内の下地金属層12の上面に配線13を形成する。次に、メッキレジスト膜51を剥離する。
Next, a plating resist
次に、図4に示すように、配線13を含む下地金属層12の上面にメッキレジスト膜53をパターン形成する。この場合、柱状電極14形成領域に対応する部分におけるメッキレジスト膜53には開口部54が形成されている。次に、下地金属層12をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜53の開口部54内の配線13の接続パッド部上面に柱状電極14を形成する。次に、メッキレジスト膜53を剥離し、次いで、配線13をマスクとして下地金属層12の不要な部分をエッチングして除去すると、図5に示すように、配線13下にのみ下地金属層12が残存される。
Next, as shown in FIG. 4, a plating resist
次に、図6に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極14および配線13を含む保護膜10の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜15をその厚さが柱状電極14の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極14の上面は封止膜15によって覆われている。
Next, as shown in FIG. 6, the whole upper surface of the
次に、封止膜15および柱状電極14の上面側を適宜に研磨し、図7に示すように、柱状電極14の上面を露出させ、且つ、この露出された柱状電極14の上面を含む封止膜15の上面を平坦化する。ここで、柱状電極14の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極14の高さにばらつきがあるため、このばらつきを解消して、柱状電極14の高さを均一にするためである。
Next, the sealing
次に、図8に示すように、シリコン基板6の下面全体に接着層5を接着する。接着層5は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板6に固着する。次に、シリコン基板6に固着された接着層5をダイシングテープ(図示せず)に貼り付け、図9に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図1に示すように、シリコン基板6の下面に接着層5を有する半導体構成体4が複数個得られる。
Next, as shown in FIG. 8, the
このようにして得られた半導体構成体4では、シリコン基板6の下面に接着層5を有するため、ダイシング工程後に各半導体構成体4のシリコン基板6の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体4のシリコン基板6の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
Since the
次に、図1に示すチップ部品29を含む配線板17の製造方法の一例について説明する。まず、図10に示すように、図1に示す完成された配線板17を複数枚形成することが可能な面積を有する絶縁基板18を用意する。絶縁基板18は、限定する意味ではないが、例えば、平面方形状である。この場合、絶縁基板18の下面および上面には銅箔21、24がラミネートされている。次に、図11に示すように、パンチング、あるいは、ドリルまたはルーター加工により、銅箔21、24を含む絶縁基板18に方形状の開口部19を形成する。次に、レーザビームを照射するレーザ加工により、銅箔24を含む絶縁基板18に貫通孔20を形成する。
Next, an example of a method for manufacturing the
次に、図12に示すように、開口部19および貫通孔20内を含む銅箔21、24の表面全体に、銅の無電解メッキにより、下地金属層55を形成する。次に、下地金属層55をメッキ電流路として銅の電解メッキを行なうことにより、下地金属層55の表面全体に銅層56を形成する。次に、フォトリソグラフィ法により、銅箔21、24および下地金属層55を含む銅層56をパターニングすると、図13に示すように、絶縁基板18の下面に下面側下地銅箔21および下面側下地金属層22を含む下面側接続端子23とが形成され、また、貫通孔20内を含む絶縁基板18の上面に上面側下地銅箔24および上面側下地金属層25を含む上面側接続端子26が形成される。
Next, as shown in FIG. 12, a
なお、ここでは、絶縁基板の上下面に相互に導通された接続端子を形成する方法として、絶縁基板18の上面および下面に銅箔21、24がラミネートされている銅箔付き基板を加工する場合で説明したが、銅箔を有していない絶縁基板を用いて形成することも可能である。すなわち、銅箔を有していない基板に開口部19および貫通孔20を形成し、無電解メッキにより、下地金属層を形成し、次に、下地金属層をメッキ電流路として電解メッキを行い、この後、フォトリソグイラフィ技術を用いて、上面側接続端子と下面側接続端子を形成すればよい。
Here, as a method of forming connection terminals that are electrically connected to each other on the upper and lower surfaces of the insulating substrate, when processing a substrate with copper foil in which copper foils 21 and 24 are laminated on the upper and lower surfaces of the insulating
次に、図14に示すように、スクリーン印刷法やスピンコーティング法等により、下面側接続端子23を含む絶縁基板18の下面にソルダーレジスト等からなるオーバーコート膜27を形成する。この場合、下面側接続端子23の中央部に対応する部分におけるオーバーコート膜27には開口部28が形成されている。次に、オーバーコート膜27の下面にコンデンサや抵抗等からなるチップ部品29を半田30を介して一対で1組の下面側接続端子23に接続させて搭載する。かくして、複数組のチップ部品29が搭載された集合配線板17aが得られる。
Next, as shown in FIG. 14, an
次に、上記のようにして得られた半導体構成体4および集合配線板17aを用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図15に示すように、図1に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板1を用意する。ベース板1は、限定する意味ではないが、例えば、平面方形状である。この場合、ベース板1の上下面には、ベース板1の上下面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、上面配線2および下面配線3が形成されている。
Next, an example of manufacturing the semiconductor device shown in FIG. 1 using the
次に、上面配線2の上面の所定の複数箇所にそれぞれ半導体構成体4のシリコン基板6の下面に接着された接着層5を接着する。ここでの接着は、加熱加圧により、接着層5を本硬化させる。次に、半導体構成体4の周囲における、上面配線2を含むベース板1の上面に、格子状の2枚の絶縁層形成用シート16a、16bをピン等で位置決めしながら積層して配置する。
Next, the
格子状の絶縁層形成用シート16a、16bは、補強材を含む熱硬化性樹脂からなり、例えば、ガラス布等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工により複数の方形状の開口部61を形成することにより得られる。なお、上側の絶縁層形成用シート16bのチップ部品29配置領域に対応する部分には、半田30を含むチップ部品29のサイズよりもやや大きめのサイズの開口部62が上記パンチング、あるいは、ドリルまたはルーター加工により形成されている。
The grid-like insulating
次に、上側の絶縁層形成用シート16bの上面に集合配線板17aをピン等で位置決めしながら配置するとともに、その下面に搭載された半田30を含むチップ部品29を上側の絶縁層形成用シート16bの開口部62内に位置させる。なお、絶縁層形成用シート16a、16bおよび集合配線板17aを配置した後に半導体構成体4を配置するようにしてもよい。
Next, the
ここで、絶縁層形成用シート16a、16bの開口部61のサイズは、集合配線板17aの開口部19のサイズとほぼ同じであり、半導体構成体4のサイズよりもやや大きくなっている。このため、絶縁層形成用シート16a、16bおよび集合配線板17aと半導体構成体4との間には隙間63が形成されている。
Here, the size of the
なお、上側の絶縁層形成用シート16bのみに開口部62を形成しているが、チップ部品29の厚さが上側の絶縁層形成用シート16bの厚さよりも厚い場合には、下側の絶縁層形成用シート16aにも同様の開口部を形成するようにしてもよい。また、絶縁層形成用シート16a、16bとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上述の如く、2層であってもよいが、1層または3層以上であってもよい。
The
次に、集合配線板17aの上面に上層絶縁膜形成用シート31aを配置し、また、下面配線3を含むベース板1の下面に下層絶縁膜形成用シート41aを配置する。上層絶縁膜形成用シート31aおよび下層絶縁膜形成用シート41aは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強剤を混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
Next, the upper insulating
次に、図16に示すように、一対の加熱加圧板64、65を用いて上下から上層絶縁膜形成用シート31a、絶縁層形成用シート16a、16bおよび下層絶縁膜形成用シート41aを加熱加圧する。すると、絶縁層形成用シート16a、16b中の溶融された熱硬化性樹脂が押し出されて、図15に示す隙間63に充填され、その後の冷却により、半導体構成体4の周囲における、上面配線2を含むベース板1の上面に絶縁層16が形成される。
Next, as shown in FIG. 16, the upper insulating
また、半導体構成体4の周囲における絶縁層16の上面に集合配線板17aが固着され、且つ、半田30を含むチップ部品29が絶縁層16内に埋め込まれる。この場合、絶縁層形成用シート16a、16b中の溶融された熱硬化性樹脂が隙間63内に押し出されることにより、絶縁層16の厚さが、加圧加熱前より薄くなり、集合配線板17aに形成された上面側接続端子26の上面が半導体構成体4の上面とほぼ同一平面となる。また、半導体構成体4、絶縁層16および集合配線板17aの上面に上層絶縁膜31が形成される。さらに、下面配線3を含むベース板1の下面に下層絶縁膜41が形成される。
Further, the
この場合、上層絶縁膜31の上面は、上側の加熱加圧板64の下面によって押さえ付けられるため、平坦面となる。また、下層絶縁膜41の下面は、下側の加熱加圧板65の上面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜31の上面および下層絶縁膜41の下面を平坦化するための研磨工程は不要である。
In this case, the upper surface of the upper insulating
次に、図17に示すように、レーザビームを照射するレーザ加工により、柱状電極14および上面側接続端子26の上面中央部に対応する部分における上層絶縁膜31に開口部32、33を形成する。また、メカニカルドリルを用いて、上層絶縁膜31、集合配線板17a、絶縁層16、ベース板1および下層絶縁膜41の所定の箇所に貫通孔45を形成する。次に、必要に応じて、開口部32、33内および貫通孔45内等に発生したエポキシスミア等をデスミア処理により除去する。
Next, as shown in FIG. 17,
次に、図18に示すように、開口部32、33を介して露出された柱状電極14および上面側接続端子26の上面を含む上層絶縁膜31の上面全体、下層絶縁膜41の下面全体および貫通孔45の内壁面に、銅の無電解メッキにより、上層下地金属層34、下層下地金属層42および下地金属層46aを形成する。次に、下地金属層34、42、46aをメッキ電流路として銅の電解メッキを行なうことにより、下地金属層34、42、46aの表面全体に上層配線形成用層35a、下層配線形成用層43aおよび銅層46bを形成する。
Next, as shown in FIG. 18, the entire upper surface of the upper insulating
次に、上層配線形成用層35aの上面の上層配線35形成領域に対応する部分に上層レジスト膜66をパターン形成し、また、下層配線形成用層43aの下面の下層配線43形成領域に対応する部分に下層レジスト膜67をパターン形成する。この場合、貫通孔45の部分の上下は上層レジスト膜66および下層レジスト膜67によって覆われている。
Next, the upper resist
次に、上層レジスト膜66をマスクとして上層配線形成用層35aおよび上層下地金属層34の不要な部分をエッチングして除去し、且つ、下層レジスト膜67をマスクとして下層配線形成用層43aおよび下層下地金属層42の不要な部分をエッチングして除去すると、図19に示すように、上層レジスト膜66下にのみ上層配線35および上層下地金属層34が残存され、且つ、下層レジスト膜67上にのみ下層配線43および下層下地金属層42が残存される。また、この状態では、貫通孔45内に下地金属層46aと銅層46bとからなる上下導通部46が形成されている。次に、両レジスト膜66、67を剥離する。
Next, unnecessary portions of the upper
次に、図20に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線35を含む上層絶縁膜31の上面全体にソルダーレジスト等からなる最上層絶縁膜36を形成し、また、下層配線43を含む下層絶縁膜41の下面全体にソルダーレジスト等からなる最下層絶縁膜44を形成し、同時に、上下導通部46内にソルダーレジスト等からなる充填材47を充填する。この場合、上層配線35の接続パッド部に対応する部分における最上層絶縁膜36には開口部37が形成されている。
Next, as shown in FIG. 20, an uppermost insulating
次に、開口部37内およびその上方に半田ボール38を上層配線35の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体4間において、最上層絶縁膜36、上層絶縁膜31、集合配線板17a、絶縁層16、ベース板1、下層絶縁膜41および最下層絶縁膜44を切断すると、図1に示す半導体装置が複数個得られる。
Next, a
以上のように、上記製造方法では、ベース板1上に複数の半導体構成体4を配置するとともに、半導体構成体4の周囲におけるベース板1上に複数のチップ部品29が搭載された集合配線板17aを配置し、複数の半導体構成体4および複数のチップ部品29に対して、上層配線24、下層配線43、上下導通部46および半田ボール38の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図16に示す製造工程以降では、ベース板1と共に複数の半導体構成体4および複数のチップ部品29を搬送することができるので、これによっても製造工程を簡略化することができる。
As described above, in the above manufacturing method, a plurality of
(第2実施形態)
図21はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、第1に、配線板17の上面に方形枠状の絶縁膜71を設け、上層配線35を上層絶縁膜31および絶縁膜71にレーザ加工により同時に形成された開口部33を介して上面側接続端子26に接続した点である。絶縁膜71は、例えば、補強材を含む熱硬化性樹脂からなるプリプレグ材を硬化したものである。
(Second Embodiment)
FIG. 21 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device differs from the case shown in FIG. 1 in that first, a rectangular frame-like insulating
第2に、配線板17の絶縁基板18の上面に配線26aを絶縁基板18の開口部20を介して下面側接続端子23に接続させて形成するとともに、上層配線35を上層絶縁膜31および絶縁膜71に形成された開口部33を介して配線26aの接続パッド部に接続した点である。
Secondly, the
第3に、ベース板1の上面に設けられた上面配線2を通常の配線パターンとし、ベース板1の下面に設けられた下面配線3a通常の配線パターンとし、上面配線2を上下導通部46に接続させ、下面配線3を、上下導通部46に接続させずに、ベース板1内に設けられた上下導通部49を介して上面配線2に接続させた点である。この場合、下面配線3を上下導通部46に接続させ、上面配線2を、上下導通部46に接続させずに、ベース板1内に設けられた上下導通部49を介して下面配線3に接続させるようにしてもよい。
Third, the
図21に示す半導体装置を製造する場合には、一例として、図15に示す工程において、図22に示すように、半導体構成体4の周囲における、上面配線2を含むベース板1の上面に、格子状で開口部61、62を有する絶縁層形成用シート16bをピン等で位置決めしながら配置し、その上に格子状で開口部19を有する集合配線板17aをピン等で位置決めしながら配置するとともに、その下面に搭載された半田30を含むチップ部品29を絶縁層形成用シート16bの開口部62内に位置させ、その上に格子状で開口部72を有するプリプレグ材からなる絶縁膜形成用シート71aをピン等で位置決めしながら配置する。
When the semiconductor device shown in FIG. 21 is manufactured, as an example, in the step shown in FIG. 15, as shown in FIG. 22, on the upper surface of the
以下の工程は、上記第1実施形態の場合とほぼ同じであるが、この実施形態の場合には、集合配線板17aをプリプレグ材により上下面から加熱加圧することになるので、集合配線板17aを一層確実に固定することができる。なお、配線板17には複数個の電子部品を搭載することが可能であり、その場合、配線板17に形成する配線は、絶縁基板18の上面のみならず下面にも形成することが可能であり、配線の接続パッド部は上層配線33と接続し易い任意の位置に形成することができる。
The following steps are almost the same as those in the first embodiment, but in this embodiment, the
(第3実施形態)
図23はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、一部の下層配線43の接続パッド部に対応する部分における最下層絶縁膜44に開口部73を設け、最下層絶縁膜44下にコンデンサや抵抗等からなるチップ部品74を下層配線43の接続パッド部に半田ボール75を介して接続させて搭載し、また、最下層絶縁膜44下に他の半導体構成体76を下層配線43の接続パッド部に半田ボール77を介して接続させて搭載した点である。
(Third embodiment)
FIG. 23 is a sectional view of a semiconductor device as a third embodiment of the present invention. In this semiconductor device, the difference from the case shown in FIG.
この場合、他の半導体構成体76は、詳細には図示していないが、ベアチップ、CSP、BGA(ball grid array)等のいずれであってもよく、シリコン等からなる半導体基板の上面には所定の機能の集積回路が設けられ、上周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール77が設けられた構造となっている。
In this case, the
(第4実施形態)
図24はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置では、例えば、図1に示すものとほぼ同じものからなる第1の半導体ブロック81上に第2、第3の半導体ブロック82、83が搭載されている。この場合、第1の半導体ブロック81の下層配線43下には外部接続用の半田ボール38が設けられている。また、第2の半導体ブロック82の下層配線43下に設けられた半田ボール38は、第1の半導体ブロック81の上層配線35の接続パッド部に接続されている。さらに、第3の半導体ブロック83の下層配線43下に設けられた半田ボール38は、第2の半導体ブロック82の上層配線35の接続パッド部に接続されている。この場合、図示していないが、第3の半導体ブロック83上にチップ部品や他の半導体構成体を搭載するようにしてもよい。
(Fourth embodiment)
FIG. 24 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. In this semiconductor device, for example, second and third semiconductor blocks 82 and 83 are mounted on a
(その他の実施形態)
図1では、上層絶縁膜31上に設ける上層配線を1層とし、下層絶縁膜41下に設ける下層配線を1層としているが、これに限らず、上層絶縁膜31上に設ける上層配線を2層以上とし、また、下層絶縁膜41下に設ける下層配線を2層以上としてもよい。また、最上層絶縁膜上にチップ部品や他の半導体構成体等の電子部品を搭載し、最下層絶縁膜下に半田ボールを設けるようにしてもよい。また、絶縁層16内に埋め込む電子部品は、チップ部品29に限らず、ベアチップ等の半導体チップであってもよい。
(Other embodiments)
In FIG. 1, the upper layer wiring provided on the upper
また、上記実施形態では、互いに隣接する半導体構成体4間において切断したが、これに限らず、2個またはそれ以上の半導体構成体4を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で1組の半導体構成体4は同種、異種のいずれであってもよい。
Moreover, in the said embodiment, although it cut | disconnected between the mutually
また、上記実施形態では、半導体構成体4は、外部接続用電極としての柱状電極14を有するものとしたが、これに限らず、柱状電極および封止膜を有せず、外部接続用電極としての接続パッド部を有する配線13を有し、且つ、配線13の接続パッド部を除く部分を覆うオーバーコート膜を有するものであってもよい。
Moreover, in the said embodiment, although the
また、上記実施形態では、ベース板1の上下面に上面配線2および下面配線3を設けた場合について説明したが、これに限らず、上面配線2および下面配線3を有しない構造としてもよい。上面配線2および下面配線3を有しない構造とする場合には、ベース板1として、金属板単体あるいは絶縁板の片面または両面に金属箔がラミネートされたものを用いるようにしてもよい。
Moreover, although the case where the
また、上記実施形態では、例えば、図16に示すように、一対の加熱加圧板64、65を用いて上下から上層絶縁膜形成用シート31a、絶縁層形成用シート16a、16bおよび下層絶縁膜形成用シート41aを加熱加圧する場合について説明したが、これに限らず、上層絶縁膜形成用シート31aおよび下層絶縁膜形成用シート41aを配置せずに、加熱加圧し、次いで、上層絶縁膜形成用シート31aおよび下層絶縁膜形成用シート41aを配置して加熱加圧するようにしてもよい。
Further, in the above embodiment, for example, as shown in FIG. 16, the upper insulating
また、上記実施形態では、下層配線43と上層配線35を接続する上下導通部46は、内部空間にソルダーレジスト等からなる充填材47を充填しているが、内部空間には、銅ペースト、銀ペースト、導電性樹脂等からなる導電材43を充填してもよく、あるいは内部空間が形成されないように電界メッキ等により銅層46bを形成してもよい。
In the above embodiment, the
また、図1では、下層配線43を有し、且つ、上層配線35の一部と下層配線43の一部とを接続するための上下導通部46を有するものとしたが、これに限らず、下層配線43、上下導通部46等を有しないものとしてもよい。また、上記実施形態では、絶縁層16をプリプレグ材を用いて形成する場合について説明したが、これに限らず、例えば、熱硬化性樹脂からなる液状の材料をスクリーン印刷法、スピンコーティング法、ポッティング法等により形成するようにしてもよい。
Further, in FIG. 1, the
1 ベース板
4 半導体構成体
5 接着層
6 シリコン基板
7 接続パッド
13 配線
14 柱状電極
15 封止膜
16 絶縁層
17 配線板
23 下面側接続端子(接続パッド部)
26 上面側接続端子(接続パッド部)
29 チップ部品
31 上層絶縁膜
35 上層配線
36 最上層絶縁膜
38 半田ボール
41 下層絶縁膜
43 下層配線
44 最下層絶縁膜
45 貫通孔
46 上下導通部
DESCRIPTION OF
26 Top side connection terminal (connection pad)
29
Claims (25)
前記半導体構成体の周囲における前記ベース部材上に絶縁層を形成し、且つ、前記各半導体構成体に対応する部分に開口部を有する配線板をその各開口部内に前記各半導体構成体を収納して前記絶縁層上に配置するとともに、前記配線板に設けられた電子部品を前記絶縁層内に埋め込む工程と、
前記半導体構成体および前記配線板上に少なくとも1層の上層配線を前記半導体構成体の前記外部接続用電極および前記配線板の接続パッド部に接続させて形成する工程と、
前記半導体構成体間における前記ベース部材、前記絶縁層および前記配線板を切断して、前記半導体構成体が少なくとも1つ含まれ、且つ、前記電子部品が少なくとも1つ含まれる半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 A step of disposing, on the base member, a plurality of semiconductor structures each having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate; and
An insulating layer is formed on the base member around the semiconductor structure, and a wiring board having an opening at a portion corresponding to the semiconductor structure is accommodated in the opening. And placing the electronic component provided on the wiring board in the insulating layer,
Forming at least one upper layer wiring on the semiconductor structure and the wiring board by connecting to the external connection electrode of the semiconductor structure and a connection pad portion of the wiring board;
By cutting the base member, the insulating layer, and the wiring board between the semiconductor structures, a plurality of semiconductor devices including at least one semiconductor structure and at least one electronic component are obtained. Process,
A method for manufacturing a semiconductor device, comprising:
17. The method of manufacturing a semiconductor device according to claim 16, wherein the semiconductor structure has a columnar electrode as the external connection electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040837A JP4209341B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004040837A JP4209341B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005235881A true JP2005235881A (en) | 2005-09-02 |
JP4209341B2 JP4209341B2 (en) | 2009-01-14 |
Family
ID=35018542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004040837A Expired - Lifetime JP4209341B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4209341B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008186942A (en) * | 2007-01-29 | 2008-08-14 | Cmk Corp | Semiconductor element built-in printed circuit board and its manufacturing method |
-
2004
- 2004-02-18 JP JP2004040837A patent/JP4209341B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008186942A (en) * | 2007-01-29 | 2008-08-14 | Cmk Corp | Semiconductor element built-in printed circuit board and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4209341B2 (en) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055717B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3945483B2 (en) | Manufacturing method of semiconductor device | |
JP4093186B2 (en) | Manufacturing method of semiconductor device | |
JP3925809B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4012496B2 (en) | Semiconductor device | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
JP2007184636A (en) | Semiconductor device | |
JP4379693B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4438389B2 (en) | Manufacturing method of semiconductor device | |
JP4316624B2 (en) | Semiconductor device | |
US11393761B2 (en) | Circuit board and its manufacturing method | |
JP4062305B2 (en) | Manufacturing method of semiconductor device | |
JP4321758B2 (en) | Semiconductor device | |
JP4209341B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4316623B2 (en) | Manufacturing method of semiconductor device | |
JP2005191157A (en) | Semiconductor device and its manufacturing method | |
JP4561079B2 (en) | Manufacturing method of semiconductor device | |
JP3979404B2 (en) | Semiconductor device | |
JP4341484B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4042741B2 (en) | Manufacturing method of semiconductor device | |
JP4977169B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006147835A (en) | Semiconductor device | |
JP2005116714A (en) | Semiconductor device and its manufacturing method | |
JP5053003B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005317906A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060526 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080602 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4209341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |