JP2005197584A - 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 - Google Patents
積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 Download PDFInfo
- Publication number
- JP2005197584A JP2005197584A JP2004004228A JP2004004228A JP2005197584A JP 2005197584 A JP2005197584 A JP 2005197584A JP 2004004228 A JP2004004228 A JP 2004004228A JP 2004004228 A JP2004004228 A JP 2004004228A JP 2005197584 A JP2005197584 A JP 2005197584A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- ceramic
- substrate
- photosensitive
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】 積層型電子部品の小型化、高性能化、高品質化に対応可能な電子部品の製造方法を提供する。
【解決手段】 電極形成領域をネガパターンとするマスクが付与された導電性基体を用いて電着法により所定厚さの内部電極を形成し、当該内部電極を光透過性基体表面上に転写した後にこれら上面に感光性セラミックスラリーを塗布し、当該感光性セラミックスラリーを光透過性基体裏面より所定厚さ露光することで、内部電極とセラミック部分との厚さがほぼ等しい内部電極包含型のセラミックグリーンシートを得る。
【選択図】 図1
【解決手段】 電極形成領域をネガパターンとするマスクが付与された導電性基体を用いて電着法により所定厚さの内部電極を形成し、当該内部電極を光透過性基体表面上に転写した後にこれら上面に感光性セラミックスラリーを塗布し、当該感光性セラミックスラリーを光透過性基体裏面より所定厚さ露光することで、内部電極とセラミック部分との厚さがほぼ等しい内部電極包含型のセラミックグリーンシートを得る。
【選択図】 図1
Description
本発明は 本発明は、電子部品、特にセラミックシートを積層して形成されるいわゆる積層型のセラミックからなるものを例とする電子部品の製造方法に関するものである。より詳細には、積層型の電子部品を製造する際の素材となる、その内部に電極層を包含する、いわゆるセラミックグリーンシートの形成方法に関する。なお、ここで述べる積層型セラミック電子部品としては、積層セラミックコンデンサ、積層セラミックインダクタ、これらを内蔵するLC複合部品あるいはEMC関連部品等が具体例として掲げられる。
近年、携帯電話を例とする電子機器の小型化及び急速な普及に伴って、これに用いられる電子部品に対してもより高密度な実装の実現とその高性能化が求められている。特に、受動素子として用いられる積層型セラミック電子部品は、このような要求に応えるために、薄層化、多層化等による小型、高機能化が求められ、また、当該要求に応え得る製造方法の検討が求められている。
前述の積層型のセラミック電子部品、例えば内部に電極が形成された積層セラミックコンデンサの製造方法について簡単に述べる。当該技術においては、まず、セラミック単体からなるセラミックグリーンシートの表面に、金属粉末と有機結合材からなる導電性のペーストを用いて、スクリーン印刷法等により複数個の電極を同時形成する。続いて、単なるセラミックグリーンシート、電極形成後のセラミックグリーンシート等を複数枚積層し、セラミック積層体を得る。これら電極は、完成品であるセラミック積層型電子部品の内部電極となる。さらに、当該セラミック積層体をその厚み方向に加圧して、グリーンシート間の密着性の向上を図る。密着化された積層体は所定の大きさに切断、分離等されて個々のチップとされる。得られたチップあるいは得られたチップを焼結した後のチップの外表面に適宜外部電極を形成することで、積層型のセラミック電子部品が得られる。
上述した電子部品の小型化、高機能化の要求に伴って、内部電極の微細化及び形成位置の精度を向上することが必要となる。しかし、スクリーン印刷における形成可能な電極幅は50μm程度であり、形成時の幅あるいは位置に関しての所望値との誤差は±20%がその下限とされている。また、当該方法により得られる内部電極は、均一且つ欠陥等の無い層を得る上である程度、例えば3.0μm以上の厚さを確保することが必要となる。即ち、内部電極等の形成精度は、従来のスクリーン印刷に代表される塗布方式によってこれらをより向上すること、或いは上述の要求に対応することは今後困難となると考えられる。
このため、内部電極の形成方法として電着方法を用いたもの、或いは露光、現像処理を用いて内部電極の形成パターンを得る方法が検討されている。電着方法は、形成予定の層と同じ材料からなる荷電粒子が存在する液体中に、当該層がその上に形成される導電体と対向電極とを浸漬し、これらの間に直流電界を印加することで当該層を得るものである。またこの場合の荷電粒子は、絶縁体材料からなるコロイドでもよいことから、当該方法によって誘電体層を形成することも可能である。この電着方法によれば、電界強度の高い部分に荷電粒子が集中して電積する傾向があることから、比較的平坦でピンホール等の欠陥が無い薄層が自己整合的に容易に得られる(特許文献1乃至3参照)。
これら技術を更に進め、露光および現像処理を用いて内部電極形成用のパターンを得た後に、電着方法を用いて当該パターンに電極材料を充填する方法がある(特許文献4参照)。当該方法によれば、内部電極の形成精度の向上が図れると共に、内部電極を含んだセラミックグリーンシートの平坦化も図れる。セラミック積層型の電子部品は、これまで、先にも述べたように、セラミックシート上に電極層を形成した凹凸の存在するシートを積層し、これらを圧着して各シート間の空隙を無くし、これに焼結等の処理を施すことで形成されている。
これら凹凸は、セラミックシートの厚さが薄くなり、電極間の間隔が狭くなるにつれて、良好な積層状態を得るために無視し得なくなる。具体的には、1)積層時に個々のシートがシート延在方向にすべる等して積層ずれが生じ極端な場合には素子中に断線を生じる、2)セラミックシートに内部電極がめり込む場合には他の内部電極と短絡する、3)積層後の加圧によって凹凸に起因する空間は消滅するがこの加圧処理によって焼結時の内部応力の発生、増大が起こる、等の事態が考えられる。よってこの観点から、特許文献4に開示される技術に基づいた、セラミックシートに電極パターンを形成し、且つ当該パターンに電極材料を電積させて得られるセラミックグリーンシートは、これからの電子部品形成方法に向けて好適と思われる。
上述した特許文献1および2に開示する電子部品の形成方法においては、誘電体層と内部電極層とを電着方法によって交互に積層して、目的の積層体を得ている。なお、特許文献2におけるメッキ方法も広義の電着方法と考えられる。従って個別のシートを積層する工程が存在せず、積層および積層体の加圧一体化に起因する積層ずれ等の問題は生じない。しかし、積層数が多くなった場合、各層の厚さ制御が徐々に困難となると共に、焼結時に大きな内部応力を発生させて層間剥離を起こす可能性が増加することが考えられる。従って、多くの積層数を有する電子部品を形成する工程としては好ましくない。また、誘電体層形成後も金属粉等の荷電粒子が存在する液体中に積層体が何度も浸漬されるため、金属粉等に起因する絶縁特性等の劣化も懸念される。
特許文献3には、マスクパターンを利用して所望の形成精度を有する個別のシートを得る方法が開示されている。しかしながら、当該方法によって得られるものは、あくまでパターン化された内部電極層および誘電体(絶縁体)層である。電着方法を用いることにより、これら層についてはある程度の厚さ精度を有した薄層が得られる。しかし、このような良好な厚さ精度をどのように用いれば、上述したシート積層時の問題が解消し得るかについては何ら述べられておらず、当該技術を用いた場合であっても、内部電極等の凹凸に起因する諸問題に対して、当該方法のみでは対処し得ないと思われる。
また、特許文献4には、誘電体層に内部電極用のパターンを形成して、当該パターンを電着方法によって金属層で充填することで平坦なシートを形成する方法が開示されている。当該技術において得られる誘電体層および内部電極層各々の厚さは、これまでのスクリーン印刷等の方法による場合と比較して優れた精度で制御される。しかし、内部電極用パターン形成された誘電体層が金属粉等からなる荷電粒子が存在する電着液中に浸漬されることから、当該技術によって得られた電子部品をより厳しい環境条件下で使用する場合には、金属粉等に起因した絶縁特性の劣化が懸念される。
本発明は、上述した背景に鑑みて為されたものであり、例えば積層型セラミックコンデンサ等において、内部電極間に形成される誘電体層の厚さを、例えば内部電極層の厚さより薄くした場合であっても、積層ずれ等を生じることなく積層可能な電子部品形成用シートの製造方法、即ち積層セラミック電子部品の製造方法を提供することを目的とするものである。また、本発明は、同時に、内部電極を高精度に形成可能であり、小型且つ高品質の積層セラミック電子部品に好適な電子部品の製造方法を提供することを目的とするものである。
上記課題を解決するために、本発明に係る積層セラミック電子部品の製造に供せられるセラミックグリーンシートの製造方法は、内部電極形成領域をネガパターンとするマスクが形成された導電性を有する第一の基体を電着液に浸漬し、第一の基体に対して電界を印加してネガパターン上に所定厚さの内部電極を形成し、内部電極を光透過性の第二の基体上に転写し、第二の基体および内部電極の表面上に所定の厚さ以上に感光性のセラミックスラリーを塗布し、第二の基体の裏面側より感光性セラミックスラリーに対して光を照射して感光性セラミックスラリーに対して所定厚さの露光を施して感光性セラミックスラリーの所定部分を固化し、現像処理により感光性セラミックスラリーの未露光部分を除去することを特徴としている。
また、上記課題を解決するために、本発明に係る積層セラミック電子部品の製造に供せられるセラミックグリーンシートの製造方法は、内部電極形成領域をネガパターンとするマスクが形成された導電性を有する第一の基体を電着液に浸漬し、第一の基体に対して電界を印加してネガパターン上に所定厚さの内部電極を形成し、内部電極を第二の基体上に転写し、第二の基体および内部電極の表面上に所定の厚さと略等しい厚さに感光性のセラミックスラリーを塗布し、感光性セラミックスラリーの表面に光を照射して感光性セラミックスラリーに対しての露光を施して感光性セラミックスラリーにおける内部電極の上面以外の部分を固化し、現像処理により感光性セラミックスラリーの未露光部分を除去することを特徴としている。
なお、上述のセラミックグリーンシートの製造方法においては、感光性セラミックスラリーは、所望の電気的特性を有するセラミック粉体と感光性を有する樹脂材料とを含んで形成されることが好ましい。
また、上記課題を解決するために、本発明に係る積層セラミック電子部品の製造方法は、少なくとも、上述したセラミックグリーンシートの製造方法により得られたセラミックグリーンシートと、セラミックのみからなるセラミックグリーンシートとを含む、複数の異なるセラミックグリーンシートを積層して積層体を形成し、積層体をその厚さ方向に圧着する工程を有することを特徴としている。
本発明によれば、露光現像処理を用いて内部電極の形成パターンを作製することから、精度の良い内部電極用のパターン形状を得ることが可能となる。具体的には、スクリーン印刷により形成された電極の形成位置が±20%以上のばらつきを有していたものが、電着法によって形成することでこれを±3%以下とすることが可能である。また、電着方法によって内部電極を形成することから、電極厚さを精度良く制御することも可能となる。具体的には、スクリーン印刷により形成された電極の厚さが±20%以上のばらつきを有していたものが、電着法によればこれを±3%以下とすることが可能である。従って、内部電極形状等のばらつきの低減が可能となり、コンデンサにおける容量、インダクタにおけるインダクタンス等の個々の素子間における電気特性のばらつきを低減することが可能となる。結果として、電子部品の製造工程における製品歩留まりの向上が図れる。
また、本発明によれば、光透過性の仮基体上に所望の厚さを有する内部電極を転写し、これら上面上に感光性を有する絶縁体材料を付着させ、基体裏面よリこれら絶縁体材料を感光している。その際、絶縁体材料の露光量を制御することで、当該グリーンシートにおけるセラミック部分の厚さも正確に制御することが可能となる。従って、内部電極とセラミック部分との厚さを一致させ、当該シートにおける内部電極等に起因する凹凸、段差を大幅に低減することが可能となる。このため、積層時における処理温度は従来と比較して低く、積層圧力もこれまでの積層圧力と比較して低減が為される。従って、シート積層時の圧力に起因するシートの破損等の発生可能性が大きく低減されると共に、積層用の加圧装置についても従来のものと比較してより小型且つ簡易なものによる代替が可能となる。
また、例えばNi、Ag、Cu等からなる内部電極を電着方法によって形成することにより、これら電極の形成密度を高いレベルで安定化させることが可能となる。また、内部電極形成の際に基体として導電性の材料を用いていることから、内部電極生成初期にピンホール等が発生したとしても、これらピンホール等が自己整合的に修復され、均一な厚さを有し且つピンホール等の欠陥が少ない内部電極が得られる。従って当該方法をインダクタ形成に用いた場合、インダクタの直流抵抗を低減することが可能となり、よりすぐれた電気特性を有するインダクタを形成し得る。また、本発明によれば、シート製造工程において内部電極を基体表面に形成する工程等において、その形成状態を直接目視にて検査することが可能となる。従って、内部電極の形成状態に起因する不良品の発生率を大幅に低減することが可能となる。
また、本発明によれば、個別の平坦性の高いセラミックグリーンシートを形成し、これらを積層することで積層セラミック電子部品を得ることとしている。従って、上述した特許文献1或いは2と異なり、各層の厚さを正確に制御することが可能であり、所望の電気特性を有する電子部品を容易に得ることが可能となる。また、本発明によれば、セラミック部分形成後に当該シートを電着用溶液に浸漬することが無いことから、電着液中の荷電金属粒子に起因する誘電(絶縁)特性の劣化等は生じない。
また、本発明によれば、シート形成工程と積層工程とが独立する、いわゆるスタック工法によって電子部品が形成される。従って、種々のシートを予め作製しておくことより、種々のシート組み合わせからなる電子部品を得ることが可能となり、効率的な生産性を提供することが可能となる。
本発明の実施の形態について以下に詳述する。本発明に係る積層セラミック電子部品の製造方法は、これを製造する際の素材となるセラミックグリーンシートを製造する方法として以下に述べられる。当該方法において、その表面上に導電可能な第一の基体である導電性基体上に、内部電極形成に用いられるネガマスクが形成される。ネガマスクが形成された導電性基体は内部電極用の金属形成に用いられる電着液中に浸漬され、所定の電界がこの導電性基体に印加される。この操作によって、ネガマスクにおける導電性基体の露出部分に導体層が形成される。電界の印加時間或いは導電性基体の浸漬時間を調整することにより、所定の厚さを有する内部電極がネガマスクのパターンに応じて形成される。
この内部電極は、光透過性の第二の基体上に転写される。転写終了後、光透過性基体および内部電極の上面に所定の電気特性(誘電率、透磁率、抵抗値等)を有する粉体等から形成される感光性スラリーが付着される。内部電極は、この感光性スラリーにより埋められた状態となる。この状態で、光透過性基体の下面より感光性スラリーに対して光を照射し、感光性スラリーを所定の厚さ、例えば内部電極の厚さまで露光する。所定厚さの露光は、照射する光の強度、露光時間等によって露光量を制御することで高精度に制御することが可能である。
露光後、現像処理により不要な感光性スラリーを除去する。これら露光現像の処理により、感光性スラリーは所定の電気特性を有するセラミック部分となる。内部電極上面の感光性スラリーは、内部電極がマスクとなり露光されず、この現像処理により全て除去される。現像処理後、光透過性の基体がこの内部電極とセラミック部分とからなるシートから剥離除去される。以上の操作によって、内部電極を含有し、且つ内部電極とセラミック部分との厚さが略等しいセラミックグリーンシートが得られる。ネガマスクの形状を所望のシートに応じて随時変更することで複数種類のセラミックグリーシートが得られ、これらを得ようとする電子部品の特性に応じて任意に選択して積層する。積層後、当該積層体に対して加圧、焼成、外部電極形成等の処理が施され、所望の積層セラミック電子部品が得られる。
なお、上述の工程において、ネガマスクを感光性のシリコン樹脂材から形成した場合には、このネガマスクが付随した導電性基体は繰り返して内部電極の形成工程に用いることが可能である。なお、内部電極が転写困難な材質からなる場合には、このネガマスクはポジレジストを用いて形成されることとし、内部電極形成後に露光現像の処理を行って当該ポジレジストからなるマスクを除去することが好ましい。
なお、上述の工程においては、感光性スラリーの露光処理を光透過性の基体裏面より行うこととしている。しかし、例えば感光性スラリーがフェライト等の遮光性の高いセラミック粉体を含有する場合、基体裏面からの露光では感光性スラリーを十分な厚さまで露光することが困難な場合も考えられる。このように感光性スラリーの光透過性が低い場合には、電極表面に存在する感光性スラリーのみを露光現像処理によって選択的に除去することが好ましい。光を透過することが困難なスラリーであっても、電極表面以外に形成された感光性スラリーからなる層の表面を露光して硬化させることで、露光現像処理により容易に電極表面の層の除去操作を行うことが可能となる。また、予め感光性スラリーの塗布厚さを電極等の厚さと略等しくなるように形成することで、マスクを介して電極上面の感光性スラリーの除去を行って略平坦なシートを得ることが可能となる。本方法によれば、基板裏面からの露光と比較して得られるシートの平坦性では劣る可能性があるが、感光性スラリーの特性に依存することなく、所望の構成からなるシートを得ることが可能となる。
内部電極として用いる材料にはNi、Ag、Cu等が例示され、これらの粉末を用いた電気泳動電着、或いはこれらを用いた電気メッキにより形成することが好ましい。この場合、電着液の分散媒としては水系、アルコール系等のものが考えられ、用いる金属粉末に応じて最適な電着液を選択することが望ましい。また、必要に応じて、分散性、可塑性を高めるために樹脂等を添加することとしても良い。
また、Ni粉を用いた電気泳動電着によって内部電極を形成する場合、導電性基体は、PET(ポリエチレンテレフタレート)フィルム或いはステンレス基板上に対して、Ni-PTFE処理を施したものを用いても良い。或いは、PETフィルムに対してステンレス系合金、クロム系合金或いはチタン系合金の皮膜処理を施したもの或いはステンレス基板そのものに対して、シリコン樹脂を0.5μm以下と薄く塗布したものを用いても良い。更には、これら基体上に感光性シリコン樹脂をパターニングした後に焼付け処理を施し、これを永久マスクとして用いることとしても良い。また、内部電極をNiメッキによって形成する場合には、導電性基体は、PETフィルムに対してステンレス系合金、クロム系合金或いはチタン系合金の皮膜処理を施したもの、或いはステンレス基板に研磨処理を施したものを用いても良い。また、上記同様にこれら基体上にシリコン樹脂を0.5μm以下と薄く塗布したものを用いても良い。更には、これら基体上に感光性シリコン樹脂をパターニングした後に焼付け処理を施し、これを永久マスクとして用いることとしても良い。0.5μm以下のシリコン樹脂皮膜の塗布により、基体上に導電性と剥離性を併せ持つ性質を付与することが可能となる。
また、内部電極を転写する光透過性基体の表面には、シート剥離が用意となる容易に感光性剥離材、ワックス等を予め塗布する等のいわゆる離形処理を施しておくことが好ましい。転写時においては、0〜100℃の温度域において0.5〜3.0kg/cm2の転写圧力で転写処理が行われることが好ましい。転写温度がこの温度域以上の場合には光透過性基体上の離形材が変質する恐れがあり、この温度域以下の場合には転写が好適に行えない恐れがある。また転写圧力は、転写時に内部電極が変形せず且つ光透過性基体に対して好適に転写、付着する条件として定められる。なお、離形材の塗布厚さは、セラミック部分への電気特性的な影響を極力防止するといった観点から、本来は存在しないほうが好適であり、存在した場合であっても1〜3μm以下の厚さであることが好ましい。
以下に、本発明の実施例について、図面を参照して具体的に説明する。図1は、本発明に係る電子部品の製造方法における主要部の工程を示すフローチャートである。なお図1或いは後述する図3、5或いは6は、全て基体、シート、電子部品等の要部についての断面を示している。図1において、まず導電性基体3上に感光性シリコン樹脂が塗布され(ステップ1)、露光現像処理を経て内部電極のパターン5aを有するマスクが形成される(ステップ2)。当該マスクには焼付け処理が施され、永久マスクとして用いられる。なお、上述したように、当該マスクをポジレジストから形成することとしても良い。
続くステップ3において、マスクが形成された導電性基体3に対して電着処理を施して内部電極層7を形成する。得られた内部電極層7は、光透過性基体9の上面9a上に転写される。なお、当該基体上面9aには、予め離形処理が施されていても良い。転写終了後、光透過性基体9および内部電極層7の上面に所望の電気特性を有する感光性セラミックスラリー11を塗布する(ステップ5)。さらに、光透過性基体の下面9bより感光性セラミックスラリー11を内部電極7の厚さと略等しい厚さだけ露光してセラミックグリーンシートにおけるセラミック部分12とする。その後、余分な感光セラミックスラリーを現像処理によって除去する(ステップ6)。その後、光透過性基体9をセラミックグリーンシートから剥離除去することにより、電子部品形成に供せられるセラミックグリーンシートが得られる。
なお、所望とする電子部品によっては、感光性セラミックスラリー11が例えばフェライトのように光を遮光するセラミックから構成される場合が考えられる。このような感光性セラミックスラリー11に関しては、上述したステップ5および6の操作を光透過性基体9の裏面から行ったとしても、内部電極7の厚さまで感光性セラミックスラリー11を露光することは困難と思われる。このような場合のステップ5および6の代替工程を図7に示す。
本工程では、ステップ5'において、感光性セラミックスラリー11'の厚さを内部電極7の厚さとほぼ一致させて基体9の表面に形成する。この場合の基体は光透過性で無くとも良い。形成方法は、塗布等の通常の層形成方法のみでもよく、層形成後にスタンパー等による膜厚制御のための処理を施すこととしても良い。その後、マスク30を用いて感光性セラミックスラリー11'の上面からの露光処理を行う。この感光性セラミックスラリー11'の光透過性は低いが、上面からの露光によって当該スラリーの表面を固化させることは容易である。従って、内部電極7の表面に形成されたスラリー層表面のみの露光、固化を行わないことにより、当該部分のみの除去を容易に行うことが可能となる。露光処理終了後に感光性セラミックスラリー11'の現像処理を行うことにより、ステップ6'に示すような略平坦なシートを得ることが可能となる。
例えば、以上の工程により得られたセラミックグリーンシートを用いて積層セラミックコンデンサを形成する場合、セラミック部分12はいわゆる誘電体からなる。また、当該セラミックグリーンシート1を上面から見た場合、図2に示すように、Niからなる内部電極7は平板状の形状となる。内部電極を有するセラミックグリーンシート1と、誘電体のみから形成されるセラミックグリーンシート21とを図3に示すように積層し、この積層体に対して前述した加圧、一体化以降の処理を施すことにより積層セラミックコンデンサが得られる。
例えば、以上の工程により得られたセラミックグリーンシートを用いて積層セラミックインダクタを形成する場合、セラミック部分12はいわゆる磁性体からなり、内部電極層7はAgから形成される。また、当該セラミックグリーンシート25を上面から見た場合、図4に示すように、Agからなる内部電極7は枠形状の一方の長辺および短辺とを形成する形状となる。当該内部電極7はインダクタの一部を形成する。当該シートの上下には、同図中に点線で示す形状の内部電極7を有するセラミックグリーンシート26が、これらを上面から見た場合に内部電極7が枠体を形成するように配置される。
セラミックグリーンシート25および26の間には、これら半分の枠体を形成する内部電極7をそれぞれ接続する貫通電極8を有するセラミックグリーンシート27が配置される(図5参照)。貫通電極8を有するセラミックグリーンシート27は、セラミックグリーンシート25或いは26と同様の工程によって形成されている。貫通電極8は、各々上下に配置されたセラミックグリーンシートにおける内部電極7の端部を接続する位置に配置されている。これらセラミックグリーンシート25、26、27を図6に示すように適当な順序で積層し、この積層体に対して前述した加圧、一体化以降の処理を施すことにより積層セラミックインダクタが得られる。
以上に述べたように、本発明の実施により、内部電極を含みながら平坦性の高いセラミックグリーンシートが容易に得られる。予め本発明にかかる製造方法により種々の内部電極を有するセラミックグリーンシートを作製しておき、これらシートを任意に積層することによって、小型且つ高性能を有する積層セラミック電子部品を容易に提供することが可能となる。
1、21、25、26、27:セラミックグリーンシート
3:導電性基体
5:マスク
7:内部電極
8:貫通電極
9:光透過性基体
11:感光性セラミックスラリー
12:セラミック部分
30:マスク
3:導電性基体
5:マスク
7:内部電極
8:貫通電極
9:光透過性基体
11:感光性セラミックスラリー
12:セラミック部分
30:マスク
Claims (4)
- 積層セラミック電子部品の製造に供せられるセラミックグリーンシートの製造方法であって、
内部電極形成領域をネガパターンとするマスクが形成された導電性を有する第一の基体を電着液に浸漬し、
前記第一の基体に対して電界を印加して前記ネガパターン上に所定厚さの内部電極を形成し、
前記内部電極を光透過性の第二の基体上に転写し、
前記第二の基体および前記内部電極の表面上に前記所定の厚さ以上に感光性のセラミックスラリーを塗布し、
前記第二の基体の裏面側より前記感光性セラミックスラリーに対して光を照射して前記感光性セラミックスラリーに対して前記所定厚さの露光を施して前記感光性セラミックスラリーの所定部分を固化し、
現像処理により前記感光性セラミックスラリーの未露光部分を除去することを特徴とするセラミックグリーンシートの製造方法。 - 積層セラミック電子部品の製造に供せられるセラミックグリーンシートの製造方法であって、
内部電極形成領域をネガパターンとするマスクが形成された導電性を有する第一の基体を電着液に浸漬し、
前記第一の基体に対して電界を印加して前記ネガパターン上に所定厚さの内部電極を形成し、
前記内部電極を第二の基体上に転写し、
前記第二の基体および前記内部電極の表面上に前記所定の厚さと略等しい厚さに感光性のセラミックスラリーを塗布し、
前記感光性セラミックスラリーの表面に光を照射して前記感光性セラミックスラリーに対して露光を施して前記感光性セラミックスラリーにおける前記内部電極の上面以外の部分を固化し、
現像処理により前記感光性セラミックスラリーの未露光部分を除去することを特徴とするセラミックグリーンシートの製造方法。 - 前記感光性セラミックスラリーは、所望の電気的特性を有するセラミック粉体と感光性を有する樹脂材料とを含むことを特徴とする請求項1或いは2何れかに記載のセラミックグリーンシートの製造方法。
- 少なくとも、請求項1乃至3何れかに記載のセラミックグリーンシートの製造方法により得られたセラミックグリーンシートと、セラミックのみからなるセラミックグリーンシートとを含む、複数の異なるセラミックグリーンシートを積層して積層体を形成し、
前記積層体をその厚さ方向に圧着する工程を有することを特徴とする積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004228A JP2005197584A (ja) | 2004-01-09 | 2004-01-09 | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004004228A JP2005197584A (ja) | 2004-01-09 | 2004-01-09 | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197584A true JP2005197584A (ja) | 2005-07-21 |
Family
ID=34818906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004004228A Pending JP2005197584A (ja) | 2004-01-09 | 2004-01-09 | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197584A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318039A (ja) * | 2006-05-29 | 2007-12-06 | Univ Nihon | セラミック電子部品及びその製造方法 |
-
2004
- 2004-01-09 JP JP2004004228A patent/JP2005197584A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318039A (ja) * | 2006-05-29 | 2007-12-06 | Univ Nihon | セラミック電子部品及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101037288B1 (ko) | 적층형 인덕터 및 그 제조 방법 | |
US11990273B2 (en) | Manufacturing method of thin-film power inductor and thin-film power inductor | |
JP2015177185A (ja) | 積層型電子部品及びその製造方法 | |
JP4151846B2 (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法 | |
JPH08138941A (ja) | 積層型セラミックチップインダクタおよびその製造方法 | |
JP3683891B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4372493B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4033401B2 (ja) | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 | |
JP2000331865A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP4151843B2 (ja) | 積層セラミックコンデンサおよび当該コンデンサの製造に供せられるセラミックグリーンシートの製造方法 | |
JP2000331858A (ja) | インダクタ内蔵積層部品及びその製造方法 | |
JP2005197584A (ja) | 積層セラミック電子部品および当該部品の製造の供せられるセラミックグリーンシートの製造方法 | |
JP2005072539A (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP3916160B2 (ja) | 積層セラミックコンデンサおよび当該コンデンサの製造の供せられるセラミックグリーンシートの製造方法 | |
US20160172097A1 (en) | Electronic component and method of manufacturing the same | |
JP4618442B2 (ja) | 電子部品の構成に用いられるシートの製造方法 | |
JP2001110662A (ja) | インダクタ内蔵積層部品及びその製造方法 | |
TWI236320B (en) | Method of forming sheet having foreign material portions used for forming multilayer wiring board and sheet having foreign portion | |
JP4205050B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
CN104125726B (zh) | 印刷电路板的制作方法 | |
JP4573025B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4205049B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP2005086056A (ja) | 積層チップ形成部材及び積層チップ電子部品の製造方法 | |
JP4205045B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JP4148474B2 (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Effective date: 20070912 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080218 |