JP2005142248A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2005142248A JP2005142248A JP2003375171A JP2003375171A JP2005142248A JP 2005142248 A JP2005142248 A JP 2005142248A JP 2003375171 A JP2003375171 A JP 2003375171A JP 2003375171 A JP2003375171 A JP 2003375171A JP 2005142248 A JP2005142248 A JP 2005142248A
- Authority
- JP
- Japan
- Prior art keywords
- rewiring
- semiconductor device
- layer
- semiconductor
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
この発明は半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、集積回路が形成された半導体基板における集積度の増大に伴って、半導体基板における接続端子数が増加する傾向にある。このような半導体基板を回路基板に実装する際の実装面積の増大を抑制するために、半導体基板の上面に、絶縁膜を介して各接続端子に接続される再配線及び各再配線の他端部側に接続して形成される柱状電極等の外部接続用電極を備えて、各外部接続用電極上に半田ボールを形成して回路基板にフェースダウン方式でボンディングして実装するように構成された半導体装置がある。このような半導体装置において、塵埃、湿気、機械的破損に対する保護効果を増大するために、半導体基板の上面、下面および側面をポリイミドやエポキシ樹脂からなる絶縁膜で覆うようにしたものがある(例えば、特許文献1参照)。 In recent years, as the degree of integration in a semiconductor substrate on which an integrated circuit is formed increases, the number of connection terminals in the semiconductor substrate tends to increase. In order to suppress an increase in mounting area when mounting such a semiconductor substrate on a circuit board, a rewiring connected to each connection terminal via an insulating film on the upper surface of the semiconductor substrate and the other end of each rewiring It is configured to have external connection electrodes such as columnar electrodes formed by connecting to the part side, and solder balls are formed on each external connection electrode and bonded to the circuit board by a face-down method. There are semiconductor devices. In such a semiconductor device, there is one in which an upper surface, a lower surface, and a side surface of a semiconductor substrate are covered with an insulating film made of polyimide or epoxy resin in order to increase a protective effect against dust, moisture, and mechanical damage (for example, , See Patent Document 1).
ところで、上記従来の半導体装置では、シリコン基板の上面、下面および側面をポリイミドやエポキシ樹脂からなる絶縁膜で覆っているので、温度変化により、特に、シリコン基板の側面と該側面を覆っている絶縁膜との間にその熱膨張係数差に起因する応力が集中する場合があり、それにより、シリコン基板の側面と該側面を覆っている絶縁膜との接合部分に亀裂が発生することがあるという問題があった。 By the way, in the conventional semiconductor device, since the upper surface, the lower surface and the side surface of the silicon substrate are covered with an insulating film made of polyimide or epoxy resin, the insulation which covers the side surface and the side surface of the silicon substrate in particular due to temperature change. The stress due to the difference in thermal expansion coefficient may concentrate between the film and the crack, which may occur at the joint between the side surface of the silicon substrate and the insulating film covering the side surface. There was a problem.
そこで、この発明は、シリコン基板等からなる半導体構基板とその側面を覆っている絶縁層との間にその熱膨張係数差に起因して生じる応力を緩和することができる半導体装置を提供することを目的とする。
また、この発明は、半導体構成体の側面を覆う絶縁層を容易に形成することができる半導体装置の製造方法を提供することを目的とする。
Accordingly, the present invention provides a semiconductor device capable of relieving stress caused by a difference in thermal expansion coefficient between a semiconductor structure substrate made of a silicon substrate or the like and an insulating layer covering the side surface thereof. With the goal.
Another object of the present invention is to provide a method for manufacturing a semiconductor device in which an insulating layer covering the side surface of the semiconductor structure can be easily formed.
請求項1に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられ、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層と、前記半導体構成体および前記絶縁層上に設けられた少なくとも1層の上層絶縁膜と、前記上層絶縁膜のいずれかの層上に前記半導体構成体の外部接続用電極に電気的に接続されて設けられ、外部接続用の接続パッド部を有する少なくとも1層の上層再配線と、を備えていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記絶縁層は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかの樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記上層再配線の外部接続用の接続パッド部の少なくとも一部は前記絶縁層上に配置されていることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記絶縁層の周囲における前記ベース板上に外部絶縁層が設けられていることを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記外部絶縁層はプリプレグ材からなることを特徴とするものである。
請求項6に記載の発明は、請求項4に記載の発明において、前記上層再配線の外部接続用の接続パッド部の少なくとも一部は前記外部絶縁層上に配置されていることを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極と、該柱状電極の上面を除く部分を覆う封止膜とを有するものであることを特徴とするものである。
請求項8に記載の発明は、請求項1に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線と、該再配線の接続パッド部を除く部分を覆う絶縁膜とを有するものであることを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記半導体構成体は、接続パッド部を有する再配線と、該再配線の接続パッド部を除く部分を覆う絶縁膜と、前記外部接続用電極として、前記再配線の接続パッド部上に設けられた接続パッドとを有するものであることを特徴とするものである。
請求項11に記載の発明は、請求項1に記載の発明において、前記上層再配線の外部接続用の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項12に記載の発明は、請求項11に記載の発明において、前記上層再配線の外部接続用の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項13に記載の発明は、請求項12に記載の発明において、前記半田ボールは前記半導体構成体を除く領域上に配置され、前記半導体構成体上における前記最上層絶縁膜上に遮光層が設けられていることを特徴とするものである。
請求項14に記載の発明は、請求項1に記載の発明において、前記上層再配線の外部接続用の接続パッド部は前記半導体構成体上に配置されていることを特徴とするものである。
請求項15に記載の発明は、請求項14に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項16に記載の発明は、請求項15に記載の発明において、前記上層再配線は接続パッドのみからなり、該接続パッド上に半田ボールが設けられていることを特徴とするものである。
請求項17に記載の発明は、請求項16に記載の発明において、前記接続パッドのみからなる上層再配線は前記上層絶縁膜に設けられた開口部を介して前記再配線の接続パッド部に接続され、前記接続パッドのみからなる上層再配線の直径は前記開口部の直径の2倍以上であることを特徴とするものである。
請求項18に記載の発明は、請求項1に記載の発明において、前記半導体構成体を複数個備えていることを特徴とするものである。
請求項19に記載の発明は、請求項18に記載の発明において、前記絶縁層は前記複数の半導体構成体間およびその周囲における前記ベース板上に設けられ、前記絶縁層の周囲における前記ベース板上に外部絶縁層が設けられていることを特徴とするものである。
請求項20に記載の発明は、請求項19に記載の発明において、前記外部絶縁層はプリプレグからなることを特徴とするものである。
請求項21に記載の発明は、請求項1に記載の発明において、前記ベース板下に下層再配線が設けられ、前記ベース板および前記絶縁層またはその周囲における前記ベース板上に設けられた外部絶縁膜に設けられた貫通孔内に上下導通部が前記上層再配線のいずれかの層と前記下層再配線とを接続するように設けられていることを特徴とするものである。
請求項22に記載の発明は、ベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体の周囲における前記ベース板上に少なくとも樹脂を含む絶縁材料をスクリーン印刷法により供給し、この供給された絶縁材料中の樹脂を硬化させて絶縁層を形成する工程と、前記半導体構成体および前記絶縁層上に少なくとも1層の上層絶縁膜を形成する工程と、前記上層絶縁膜のいずれかの層上に、接続パッド部を有する少なくとも1層の上層再配線を前記半導体構成体の外部接続用電極に電気的に接続させて形成する工程と、前記ベース板を含む前記半導体構成体間における部分を切断して少なくとも前記半導体構成体が1つ含まれる半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項23に記載の発明は、請求項22に記載の発明において、前記絶縁材料は、樹脂中に熱膨張係数低下用材料が混入されたものからなることを特徴とするものである。
請求項24に記載の発明は、請求項22に記載の発明において、前記絶縁材料は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかの樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなることを特徴とするものである。
請求項25に記載の発明は、請求項22に記載の発明において、前記絶縁材料は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂、熱可塑性樹脂のいずれかからなることを特徴とするものである。
請求項26に記載の発明は、請求項23〜25のいずれかに記載の発明において、前記絶縁材料はペースト状であることを特徴とするものである。
請求項27に記載の発明は、請求項23〜25のいずれかに記載の発明において、前記絶縁材料は粉末状であることを特徴とするものである。
請求項28に記載の発明は、請求項22に記載の発明において、前記上層再配線の接続パッド部の少なくとも一部を前記絶縁層上に配置することを特徴とするものである。
請求項29に記載の発明は、請求項22に記載の発明において、前記切断は、前記半導体構成体間における前記上層絶縁膜、前記絶縁層および前記ベース板を切断することを特徴とするものである。
請求項30に記載の発明は、請求項23〜25のいずれかに記載の発明において、前記絶縁層の周囲における前記ベース板上に、前記絶縁層とは異なる絶縁材料によって外部絶縁層を形成する工程を有することを特徴とするものである。
請求項31に記載の発明は、請求項30に記載の発明において、前記外部絶縁層をプリプレグ材によって形成することを特徴とするものである。
請求項32に記載の発明は、請求項30に記載の発明において、前記切断は、前記半導体構成体間における前記上層絶縁膜、前記外部絶縁層および前記ベース板を切断することを特徴とするものである。
請求項33に記載の発明は、請求項30に記載の発明において、前記上層再配線の接続パッド部の少なくとも一部を前記外部絶縁層上に配置することを特徴とするものである。
請求項34に記載の発明は、請求項22に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極と、該柱状電極の上面を除く部分を覆う封止膜とを有するものであることを特徴とするものである。
請求項35に記載の発明は、請求項22に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項36に記載の発明は、請求項22に記載の発明において、前記半導体構成体は、当初、前記外部接続用電極としての接続パッド部を有する再配線と、該再配線を覆う絶縁膜とを有するものであり、前記絶縁膜および該絶縁膜上に形成された前記上層絶縁膜の前記再配線の接続パッド部に対応する部分に開口部を同時に形成する工程を有することを特徴とするものである。
請求項37に記載の発明は、請求項22に記載の発明において、前記半導体構成体は、接続パッド部を有する再配線と、該再配線の接続パッド部を除く部分を覆う絶縁膜と、前記外部接続用電極として、前記再配線の接続パッド部上に設けられた接続パッドとを有するものであることを特徴とするものである。
請求項38に記載の発明は、請求項22に記載の発明において、前記上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項39に記載の発明は、請求項38に記載の発明において、前記上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
請求項40に記載の発明は、請求項39に記載の発明において、前記半田ボールを前記半導体構成体の上面を除く領域上に配置し、前記半導体構成体上における前記最上層絶縁膜上に遮光層を形成する工程を有することを特徴とするものである。
請求項41に記載の発明は、請求項22に記載の発明において、前記上層再配線の接続パッド部を前記半導体構成体上に配置することを特徴とするものである。
請求項42に記載の発明は、請求項41に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項43に記載の発明は、請求項42に記載の発明において、前記上層再配線は接続パッドのみからなり、該接続パッド上に半田ボールを形成する工程を有することを特徴とするものである。
請求項44に記載の発明は、請求項43に記載の発明において、前記接続パッドのみからなる上層再配線を前記上層絶縁膜に設けられた開口部を介して前記再配線の接続パッド部に接続し、前記接続パッドのみからなる上層再配線の直径を前記開口部の直径の2倍以上とすることを特徴とするものである。
請求項45に記載の発明は、請求項22に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項46に記載の発明は、請求項45に記載の発明において、前記半導体構成体が複数個含まれたものとして、前記複数の半導体構成体間およびその周囲における前記ベース板上に前記絶縁層が設けられ、前記絶縁層の周囲における前記ベース板上に、前記絶縁層とは異なる絶縁材料からなる外部絶縁層が設けられたものを得ることを特徴とするものである。
請求項47に記載の発明は、請求項45に記載の発明において、前記外部絶縁層はプリプレグ材からなることを特徴とするものである。
The invention according to
According to a second aspect of the present invention, in the first aspect of the invention, the insulating layer is heated in any one of an epoxy resin, a polyimide resin, an acrylic resin, a polybenzoxazole resin, and a calzo resin. It consists of what mixed the fiber and filler as a material for expansion coefficient fall.
The invention according to
According to a fourth aspect of the present invention, in the first aspect of the present invention, an external insulating layer is provided on the base plate around the insulating layer.
The invention according to
According to a sixth aspect of the present invention, in the fourth aspect of the present invention, at least a part of a connection pad portion for external connection of the upper layer rewiring is disposed on the outer insulating layer. Is.
The invention according to
The invention according to
According to a ninth aspect of the present invention, in the first aspect of the invention, the semiconductor structure includes a rewiring having a connection pad portion as the external connection electrode, and a portion excluding the connection pad portion of the rewiring And an insulating film covering the substrate.
The invention according to
According to an eleventh aspect of the present invention, in the first aspect of the present invention, the upper layer rewiring has an uppermost insulating film that covers a portion excluding a connection pad portion for external connection.
According to a twelfth aspect of the invention, in the invention of the eleventh aspect, a solder ball is provided on a connection pad portion for external connection of the upper layer rewiring.
According to a thirteenth aspect of the invention, in the twelfth aspect of the invention, the solder ball is disposed on a region excluding the semiconductor structure, and a light shielding layer is provided on the uppermost insulating film on the semiconductor structure. It is characterized by being provided.
According to a fourteenth aspect of the present invention, in the first aspect of the present invention, a connection pad portion for external connection of the upper layer rewiring is arranged on the semiconductor structure.
According to a fifteenth aspect of the invention, in the invention of the fourteenth aspect, the semiconductor structure has a rewiring having a connection pad portion as the external connection electrode. is there.
According to a sixteenth aspect of the present invention, in the fifteenth aspect of the present invention, the upper layer rewiring includes only connection pads, and solder balls are provided on the connection pads.
According to a seventeenth aspect of the present invention, in the sixteenth aspect of the present invention, the upper layer rewiring composed only of the connection pad is connected to the connection pad portion of the rewiring through an opening provided in the upper layer insulating film. In addition, the diameter of the upper layer rewiring composed only of the connection pad is more than twice the diameter of the opening.
The invention described in claim 18 is the invention described in
The invention according to claim 19 is the invention according to claim 18, wherein the insulating layer is provided on the base plate between and around the plurality of semiconductor structures, and the base plate around the insulating layer. An external insulating layer is provided thereon.
According to a twentieth aspect of the invention, in the nineteenth aspect of the invention, the outer insulating layer is made of a prepreg.
The invention according to
According to a twenty-second aspect of the present invention, there is provided a step of disposing a plurality of semiconductor structures each having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate on the base plate so as to be separated from each other. Supplying an insulating material containing at least a resin on the base plate around the semiconductor structure by a screen printing method, and curing the resin in the supplied insulating material to form an insulating layer; and the semiconductor A step of forming at least one upper insulating film on the structure and the insulating layer, and at least one upper layer rewiring having a connection pad portion on any layer of the upper insulating film. A step of electrically connecting to the external connection electrode, and a portion between the semiconductor structures including the base plate is cut to include at least one semiconductor structure. And obtaining a plurality of semiconductor devices, it is characterized in that it has a.
A twenty-third aspect of the invention is characterized in that, in the twenty-second aspect of the invention, the insulating material is made of a material in which a thermal expansion coefficient reducing material is mixed in a resin.
According to a twenty-fourth aspect of the invention, in the invention of the twenty-second aspect, the insulating material is heated in any one of an epoxy resin, a polyimide resin, an acrylic resin, a polybenzoxazole resin, and a calzo resin. It consists of what mixed the fiber and filler as a material for expansion coefficient fall.
The invention according to
According to a twenty-sixth aspect of the present invention, in the invention according to any one of the twenty-third to twenty-fifth aspects, the insulating material is in a paste form.
A twenty-seventh aspect of the invention is the invention according to any one of the twenty-third to twenty-fifth aspects, wherein the insulating material is in a powder form.
According to a twenty-eighth aspect of the present invention, in the twenty-second aspect of the present invention, at least a part of the connection pad portion of the upper layer rewiring is disposed on the insulating layer.
The invention according to
According to a thirty-third aspect, in the invention according to any one of the twenty-third to twenty-fifth aspects, an external insulating layer is formed on the base plate around the insulating layer by using an insulating material different from the insulating layer. It has the process, It is characterized by the above-mentioned.
A thirty-first aspect of the invention is characterized in that, in the thirty-first aspect, the outer insulating layer is formed of a prepreg material.
The invention described in
A thirty-third aspect of the invention is characterized in that, in the thirty-third aspect, at least a part of the connection pad portion of the upper layer rewiring is disposed on the outer insulating layer.
According to a thirty-fourth aspect of the present invention, in the invention according to the twenty-second aspect, the semiconductor structure includes a columnar electrode as the external connection electrode and a sealing film that covers a portion excluding the top surface of the columnar electrode. It is characterized by having.
The invention according to claim 35 is the invention according to
According to a thirty-sixth aspect of the present invention, in the invention according to the twenty-second aspect, the semiconductor structure initially includes a rewiring having a connection pad portion as the external connection electrode, and an insulating film covering the rewiring. And having a step of simultaneously forming an opening in a portion corresponding to the connection pad portion of the rewiring of the insulating film and the upper insulating film formed on the insulating film. It is.
The invention according to claim 37 is the invention according to
A thirty-eighth aspect of the invention is characterized in that, in the thirty-second aspect of the invention, the method further comprises the step of forming an uppermost insulating film that covers a portion excluding the connection pad portion of the upper layer rewiring.
A thirty-ninth aspect of the invention is the invention according to the thirty-eighth aspect, further comprising a step of forming solder balls on the connection pad portions of the upper layer rewiring.
According to a forty-second aspect of the present invention, in the invention according to the thirty-ninth aspect, the solder ball is disposed on a region excluding an upper surface of the semiconductor structure, and is shielded from light on the top insulating film on the semiconductor structure. It has the process of forming a layer, It is characterized by the above-mentioned.
The invention of
The invention according to
The invention according to
The invention according to
The invention according to a 45th aspect is the invention according to the 22nd aspect, wherein the cutting is performed so as to include a plurality of the semiconductor structural bodies.
The invention according to
The invention according to a 47th aspect is the invention according to the 45th aspect, wherein the outer insulating layer is made of a prepreg material.
この発明によれば、半導体基板を有する半導体構成体の周囲におけるベース板上に、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層を設けているので、樹脂のみからなる絶縁層を設ける場合と比較して、半導体基板とその側面を覆っている絶縁層との間にその熱膨張係数差に起因して生じる応力を緩和することができる。
また、この発明によれば、半導体構成体の周囲におけるベース板上に少なくとも樹脂を含む絶縁材料をスクリーン印刷法により供給し、この供給された絶縁材料中の樹脂を硬化させて絶縁層を形成しているので、半導体構成体の側面を覆う絶縁層を容易に形成することができる。
According to the present invention, since the insulating layer made of the resin in which the material for reducing the thermal expansion coefficient is mixed is provided on the base plate around the semiconductor structure having the semiconductor substrate, the insulating material made only of the resin is provided. Compared with the case where a layer is provided, the stress caused by the difference in thermal expansion coefficient between the semiconductor substrate and the insulating layer covering the side surface can be relaxed.
According to the invention, an insulating material containing at least a resin is supplied onto the base plate around the semiconductor structure by screen printing, and the insulating layer is formed by curing the resin in the supplied insulating material. Therefore, an insulating layer covering the side surface of the semiconductor structure can be easily formed.
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板1を備えている。ベース板1は、ガラス繊維、アラミド繊維、液晶繊維等にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂、PPE(ポリフェニレンエーテル)等を含浸させたもの、シリコン、ガラス、セラミックス、樹脂単体等の絶縁材料、あるいは、銅やアルミニウム等の金属材料からなっている。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device includes a
ベース板1の上面には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体2の下面がダイボンド材からなる接着層3を介して接着されている。この場合、半導体構成体2は、後述する再配線、柱状電極、封止膜を有しており、一般的にはCSP(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体2を得る方法を採用しているため、特に、ウエハレベルCSP(W−CSP)とも言われている。以下に、半導体構成体2の構成について説明する。
On the upper surface of the
半導体構成体2は平面方形状のシリコン基板(半導体基板)4を備えている。シリコン基板4は接着層3を介してベース板1に接着されている。シリコン基板4の上面中央部には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド5が集積回路に接続されて設けられている。
The
接続パッド5の中央部を除くシリコン基板4の上面には酸化シリコン等からなる絶縁膜6が設けられ、接続パッド5の中央部は絶縁膜6に設けられた開口部7を介して露出されている。絶縁膜6の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜(絶縁膜)8が設けられている。この場合、絶縁膜6の開口部7に対応する部分における保護膜8には開口部9が設けられている。
An insulating
保護膜8の上面には下地金属層10が設けられている。下地金属層10の上面全体には、例えば銅からなる再配線11が設けられている。下地金属層10を含む再配線11の一端部は、両開口部7、9を介して接続パッド5に接続されている。再配線11の接続パッド部上面には銅からなる柱状電極12が設けられている。再配線11を含む保護膜8の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜13がその上面が柱状電極12の上面と面一となるように設けられている。ここで、下地金属層10は、例えば、スパッタにより形成された銅による薄膜であってもよく、またスパッタにより形成されたチタン等の薄膜上に、スパッタにより銅あるいはアルミによる薄膜を積層形成したものであってもよい。
A
このように、W−CSPと呼ばれる半導体構成体2は、シリコン基板4、接続パッド5、絶縁膜6を含み、さらに、保護膜8、再配線11、柱状電極12、封止膜13を含んで構成されている。
As described above, the
半導体構成体2の周囲におけるベース板1の上面には方形枠状の絶縁層21がその上面が半導体構成体2の上面とほぼ面一となるように設けられている。絶縁層21は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかの樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
A rectangular frame-shaped insulating
絶縁層21の周囲におけるベース板1の上面には方形枠状の外部絶縁層22がその上面が半導体構成体2および絶縁層21の上面とほぼ面一となるように設けられている。外部絶縁層22は、、例えば、ガラス繊維やアラミド繊維にエポキシ系樹脂やBT樹脂等の熱硬化性樹脂を含浸させた、通常、プリプレグ材と言われるものものからなるが、これに限らず、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものであってもよい。
A rectangular frame-shaped external insulating
半導体構成体2、絶縁層21および外部絶縁層22の上面には第1の上層絶縁膜23がその上面を平坦とされて設けられている。第1の上層絶縁膜23は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やBT樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を含有させたものである。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
A first upper insulating
第1の上層絶縁膜23の上面には銅等からなる第1の下地金属層24が設けられている。第1の下地金属層24の上面全体には、例えば銅からなる第1の上層再配線25が設けられている。第1の下地金属層24を含む第1の上層再配線25の一端部は、柱状電極12の上面中央部に対応する部分における第1の上層絶縁膜23に設けられた開口部26を介して柱状電極12の上面に接続されている。
A first
第1の上層再配線25を含む第1の上層絶縁膜23の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる第2の上層絶縁膜27が設けられている。第2の上層絶縁膜27の上面には銅等からなる第2の下地金属層28が設けられている。第2の下地金属層28の上面全体には、例えば銅からなる第2の上層再配線29が設けられている。第2の下地金属層28を含む第2の上層再配線29の一端部は、第1の上層再配線25の接続パッド部に対応する部分における第2の上層絶縁膜27に設けられた開口部28を介して第1の上層再配線25の接続パッド部に接続されている。
On the upper surface of the first upper
第2の上層再配線29を含む第2の上層絶縁膜27の上面にはソルダーレジスト等からなるオーバーコート膜(最上層絶縁膜)31が設けられている。第2の上層再配線29の接続パッド部に対応する部分におけるオーバーコート膜31には開口部32が設けられている。開口部32内およびその上方には半田ボール33が第2の上層再配線29の接続パッド部に接続されて設けられている。複数の半田ボール33は、オーバーコート膜31の上面にマトリクス状に配置されている。
An overcoat film (uppermost layer insulating film) 31 made of a solder resist or the like is provided on the upper surface of the second upper
以上のように、この半導体装置では、半導体構成体2の周囲におけるベース1板上に、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層21を設けているので、樹脂のみからなる絶縁層を設ける場合と比較して、半導体構成体2とその側面を覆っている絶縁層21との間に生じる応力を緩和することができる。
As described above, in this semiconductor device, since the insulating
ところで、ベース板1のサイズを半導体構成体2のサイズよりもある程度大きくしているのは、シリコン基板4上の接続パッド5の数の増加に応じて、半田ボール33の配置領域を半導体構成体2のサイズよりもある程度大きくし、これにより、第2の上層再配線29の接続パッド部(オーバーコート膜31の開口部32内の部分)のサイズおよびピッチを柱状電極12のサイズおよびピッチよりも大きくするためである。
By the way, the size of the
このため、マトリクス状に配置された第2の上層再配線29の接続パッド部は、半導体構成体2に対応する領域のみでなく、半導体構成体2の側面の外側に設けられた絶縁層21および外部絶縁層22に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール33のうち、少なくとも最外周の半田ボール33は半導体構成体2よりも外側に位置する周囲に配置されている。
Therefore, the connection pad portions of the second upper layer rewiring 29 arranged in a matrix form not only the region corresponding to the
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体2の製造方法について説明する。この場合、まず、図2に示すように、ウエハ状態のシリコン基板4上にアルミニウム系金属等からなる接続パッド5、酸化シリコン等からなる絶縁膜6およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜8が設けられ、接続パッド5の中央部が絶縁膜6および保護膜8に形成された開口部7、9を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板4には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド5は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
Next, in order to describe an example of a method for manufacturing the semiconductor device, first, a method for manufacturing the
次に、図3に示すように、両開口部7、9を介して露出された接続パッド5の上面を含む保護膜8の上面全体に下地金属層10を形成する。この場合、下地金属層10は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。これは、後述する第1、第2の下地金属層24、28の場合も同様である。
Next, as shown in FIG. 3, a
次に、下地金属層10の上面にメッキレジスト膜41をパターン形成する。この場合、再配線11形成領域に対応する部分におけるメッキレジスト膜41には開口部42が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜41の開口部42内の下地金属層10の上面に再配線11を形成する。次に、メッキレジスト膜41を剥離する。
Next, a plating resist
次に、図4に示すように、再配線11を含む下地金属層10の上面にメッキレジスト膜43をパターン形成する。この場合、柱状電極12形成領域に対応する部分におけるメッキレジスト膜43には開口部44が形成されている。次に、下地金属層10をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜43の開口部44内の再配線11の接続パッド部上面に柱状電極12を形成する。
Next, as shown in FIG. 4, a plating resist
次に、メッキレジスト膜43を剥離し、次いで、柱状電極12および再配線11をマスクとして下地金属層10の不要な部分をエッチングして除去すると、図5に示すように、再配線11下にのみ下地金属層10が残存される。
Next, the plating resist
次に、図6に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極12および再配線11を含む保護膜8の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜13をその厚さが柱状電極12の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極12の上面は封止膜13によって覆われている。
Next, as shown in FIG. 6, the entire upper surface of the
次に、封止膜13および柱状電極12の上面側を適宜に研磨し、図7に示すように、柱状電極12の上面を露出させ、且つ、この露出された柱状電極12の上面を含む封止膜13の上面を平坦化する。ここで、柱状電極12の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極12の高さにばらつきがあるため、このばらつきを解消して、柱状電極12の高さを均一にするためである。
Next, the upper surface side of the sealing
次に、図8に示すように、シリコン基板4の下面全体に接着層3を接着する。接着層3は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板4に固着する。次に、シリコン基板4に固着された接着層3をダイシングテープ(図示せず)に貼り付け、図9に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図1に示すように、シリコン基板4の下面に接着層3を有する半導体構成体2が複数個得られる。
Next, as shown in FIG. 8, the
このようにして得られた半導体構成体2では、シリコン基板4の下面に接着層3を有するため、ダイシング工程後に各半導体構成体2のシリコン基板4の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体2のシリコン基板4の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
Since the
次に、このようにして得られた半導体構成体2を用いて、図1に示す半導体装置を製造する場合の一例について説明する。まず、図10に示すように、図1に示すベース板1を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が方形状のベース板1を用意する。
Next, an example of manufacturing the semiconductor device shown in FIG. 1 using the
次に、ベース板1の上面の所定の複数箇所にそれぞれ半導体構成体2のシリコン基板4の下面に接着された接着層3を接着する。ここでの接着は、加熱加圧により、接着層3を本硬化させる。次に、半導体構成体2間および最外周に配置された半導体構成体2の外側におけるベース板1の上面に、例えば、格子状でシート状の第1の絶縁材料22aを位置決めして配置する。なお、第1の絶縁材料22aを配置した後に、半導体構成体2を配置するようにしてもよい。
Next, the
格子状の第1の絶縁材料22aは、例えば、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の方形状の貫通孔45を形成することにより得られる。この場合、第1の絶縁材料22aは、平坦性を得るためにシート状であることが好ましいが、必ずしもプリプレグ材に限られるものではなく、熱硬化性樹脂や、熱硬化性樹脂中にガラス繊維やシリカフィラー等の補強材を分散させたものであってもよい。
The grid-like first
ここで、第1の絶縁材料22aの貫通孔45のサイズは半導体構成体2のサイズよりもある程度大きくなっている。このため、第1の絶縁材料22aと半導体構成体2との間にはある程度の隙間46が形成されている。また、この状態では、第1の絶縁材料22aの上面と半導体構成体2の上面とはほぼ同一の平面上に配置されている。
Here, the size of the through
次に、図11に示すように、半導体構成体2および第1の絶縁材料22aの上面に、メッシュ状の印刷版やメタルマスク等からなる印刷マスク47を密接させて配置する。この場合、隙間46に対応する部分における印刷マスク47には開口部48が設けられている。次に、印刷マスク47上においてスキージ49を図11において右方向に移動させることにより、すなわち、スクリーン印刷法により、印刷マスク47上に予め供給された第2の絶縁材料21aを印刷マスク47の開口部48を介して隙間46内に供給する。
Next, as shown in FIG. 11, a
第2の絶縁材料21aは、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかの樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。また、第2の絶縁材料21aはペースト状または粉末状である。第2の絶縁材料21aがペースト状である場合には、気泡混入を防止するために、加圧式のスクリーン印刷が好ましい。
The second
次に、印刷マスク47を取り除く。この状態では、隙間46内に供給された第2の絶縁材料21aは、印刷マスク47の厚さに相当する分だけ、隙間46上に突出されている。次に、図12に示す一対の加熱加圧板51、52を用いて、第1および第2の第1の絶縁材料22a、21aを加熱加圧する。この加熱加圧処理は、気泡混入を防止するために、真空中で行なうのが好ましい。
Next, the
そして、加熱により溶融された両絶縁材料22a、21a中の樹脂がその後の冷却により硬化し、半導体構成体2間および最外周に配置された半導体構成体2の外側におけるベース板1の上面に外部絶縁層22が固着されて形成され、また、隙間46内に絶縁層21が固着されて形成される。また、隙間46内に供給された第2の絶縁材料21aの一部の、余剰分による薄い絶縁層(図示せず)が半導体構成体2および外部絶縁層22の上面に形成される。
Then, the resin in both insulating
このように、半導体構成体2と第1の絶縁材料22aとの間におけるベース板1上に第2の絶縁材料21aをスクリーン印刷法により供給し、この供給された第2の絶縁材料21a中の樹脂を第1の絶縁材料22a中の樹脂と共に硬化させて絶縁層21を形成しているので、半導体構成体2の側面を覆う絶縁層21を容易に形成することができる。
Thus, the second insulating
この場合、図7に示すように、ウエハ状態において、半導体構成体2の柱状電極12の高さは均一とされ、且つ、柱状電極12の上面を含む封止膜13の上面は平坦化されているため、図12に示す状態において、複数の半導体構成体2の各厚さは同じである。そこで、図12に示す状態において、半導体構成体2の上面を加圧制限面として加熱加圧処理を行なうと、半導体構成体2、絶縁層21および外部絶縁層22の上面は平坦面となる。
In this case, as shown in FIG. 7, in the wafer state, the height of the
ここで、図10に示す状態において、第1の絶縁材料22aの厚さを半導体構成体2の厚さよりもある程度厚くし、隙間46内に第2の絶縁材料21aを供給しないで、一対の加熱加圧板51、52を用いて第1の絶縁材料22aを加熱加圧した場合には、第1の絶縁材料22a中の溶融された樹脂が押し出されて隙間46に充填される。しかしながら、この場合、隙間46には、第1の絶縁材料22a中の溶融されて押し出された樹脂のみが充填されるため、この樹脂のみからなる絶縁層とシリコン基板4との間の熱膨張係数差が比較的大きくなってしまい、好ましくない。
Here, in the state shown in FIG. 10, the thickness of the first insulating
これに対し、上記実施形態の場合には、隙間46には、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかの樹脂中に熱膨張係数低下用材料としての繊維やフィラーが混入されたものからなる絶縁層21が形成されるため、この絶縁層21とシリコン基板4との間の熱膨張係数差が比較的小さくなり、樹脂のみからなる絶縁層が形成される場合と比較して、半導体構成体2とその側面を覆っている絶縁層21との間にその熱膨張係数差に起因して生じる応力を緩和することができる。
On the other hand, in the case of the above embodiment, the
さて、絶縁層21および外部絶縁層22を形成したら、次に、必要に応じて、半導体構成体2の上面等に形成された余分な樹脂層をバフ研磨やベルト研磨で除去する。この場合の研磨は、半導体構成体2の上面等に形成された樹脂層を除去するものであるため、安価で低精度のバフ研磨やベルト研磨で十分である。
Now, after the insulating
次に、図13に示すように、半導体構成体2、絶縁層21および外部絶縁層22の上面に第1の上層絶縁膜23を形成する。この場合、第1の上層絶縁膜23は、ビルドアップ材をラミネートすることによって形成する。ビルドアップ材としては、エポキシ系樹脂やBT樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。また、第1の上層絶縁膜23は、熱硬化性樹脂のみからなるシート材をラミネートすることによって形成するようにしてもよく、また、液状樹脂を塗布することによって形成するようにしてもよい。
Next, as shown in FIG. 13, a first upper insulating
ここで、図11に示す工程後に、半導体構成体2および第1、第2の絶縁材料22a、21aの上面に、第1の上層絶縁膜23を形成するためのシート状の第3の絶縁材料を配置し、次いで、一対の加熱加圧板51、52を用いて加熱加圧処理を行ない、図13に示すように、絶縁層21、外部絶縁層22および第1の上層絶縁膜23を同時に形成するようにしてもよい。
Here, after the step shown in FIG. 11, the sheet-like third insulating material for forming the first upper insulating
この場合、第1の上層絶縁膜23の上面は、上側の加熱加圧板51の下面によって押さえ付けられるため、平坦面となる。したがって、第1の上層絶縁膜23の上面を平坦化するための研磨工程は不要である。このため、ベース板1のサイズが例えば500×500mm程度と比較的大きくても、その上に配置された複数の半導体構成体2に対して第1の上層絶縁膜23の上面の平坦化を一括して簡単に行なうことができる。
In this case, the upper surface of the first upper insulating
次に、図14に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、柱状電極12の上面中央部に対応する部分における第1の上層絶縁膜23に開口部26を形成する。次に、必要に応じて、開口部26内等に発生したエポキシスミア等をデスミア処理により除去する。
Next, as shown in FIG. 14, an
次に、図15に示すように、開口部26を介して露出された柱状電極12の上面を含む第1の上層絶縁膜23の上面全体に第1の下地金属層24を形成する。次に、第1の下地金属層24の上面にメッキレジスト膜53をパターン形成する。この場合、第1の上層再配線25形成領域に対応する部分におけるメッキレジスト膜53には開口部54が形成されている。
Next, as shown in FIG. 15, a first
次に、第1の下地金属層24をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜53の開口部54内の第1の下地金属層24の上面に第1の上層再配線25を形成する。次に、メッキレジスト膜53を剥離し、次いで、第1の上層再配線25をマスクとして第1の下地金属層24の不要な部分をエッチングして除去すると、図16に示すように、第1の上層再配線25下にのみ第1の下地金属層24が残存される。
Next, by performing copper electroplating using the first
次に、図17に示すように、スクリーン印刷法やスピンコーティング法等により、第1の上層再配線25を含む第1の上層絶縁膜23の上面にエポキシ系樹脂やポリイミド系樹脂等からなる第2の上層絶縁膜27を形成する。この場合、第1の上層再配線25の接続パッド部に対応する部分における第2の上層絶縁膜27には開口部30が形成されている。
Next, as shown in FIG. 17, the first upper
次に、開口部30を介して露出された第1の上層再配線25の接続パッド部上面を含む第2の上層絶縁膜27の上面全体に第2の下地金属層28を形成する。次に、第2の下地金属層27の上面にメッキレジスト膜55をパターン形成する。この場合、第2の上層再配線29形成領域に対応する部分におけるメッキレジスト膜55には開口部56が形成されている。
Next, the second
次に、第2の下地金属層28をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜55の開口部56内の第2の下地金属層28の上面に第2の上層再配線29を形成する。次に、メッキレジスト膜55を剥離し、次いで、第2の上層再配線29をマスクとして第2の下地金属層28の不要な部分をエッチングして除去すると、図18に示すように、第2の上層再配線29下にのみ第2の下地金属層28が残存される。
Next, by performing copper electroplating using the second
次に、図19に示すように、スクリーン印刷法やスピンコーティング法等により、第2の上層再配線29を含む第2の上層絶縁膜27の上面にソルダーレジスト等からなるオーバーコート膜31を形成する。この場合、第2の上層再配線29の接続パッド部に対応する部分におけるオーバーコート膜31には開口部32が形成されている。
Next, as shown in FIG. 19, an
次に、開口部32内およびその上方に半田ボール33を第2の上層再配線29の接続パッド部に接続させて形成する。次に、図20に示すように、互いに隣接する半導体構成体2間において、オーバーコート膜31、第2の上層絶縁膜27、第1の上層絶縁膜23、外部絶縁層22およびベース板1を切断すると、図1に示す半導体装置が複数個得られる。
Next, a
以上のように、上記製造方法では、ベース板1上に複数の半導体構成体2を接着層3を介して配置し、複数の半導体構成体2に対して、絶縁層21、外部絶縁層22、第1、第2の上層絶縁膜23、27、第1、第2の上層再配線25、29、オーバーコート膜31および半田ボール33の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図12に示す工程以降では、ベース板1と共に複数の半導体構成体2を搬送することができるので、これによっても製造工程を簡略化することができる。
As described above, in the manufacturing method described above, a plurality of
(第2実施形態)
図21はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、半導体構成体2の周囲におけるベース板1の上面に、樹脂中に熱膨張係数低下用材料が混入された絶縁層21のみを設けた点である。この場合、絶縁層は21は、図11に示す工程において、第1の絶縁材料22aを配置しないで、半導体構成体2間におけるベース板1の上面にスクリーン印刷法により第2の絶縁材料21aを供給し、一対の加熱加圧板を用いて加熱加圧処理を行なうと、形成される。なお、半導体構成体2および第2の絶縁材料21aの上面に図13に示す第1の上層絶縁膜23または第1の上層絶縁膜23形成用の絶縁材料を配置し、一対の加熱加圧板を用いて加熱加圧処理を行なうようにしてもよい。
(Second Embodiment)
FIG. 21 is a sectional view of a semiconductor device as a second embodiment of the present invention. In this semiconductor device, the difference from the case shown in FIG. 1 is that only the insulating
この第2実施形態においても、半導体構成体2の周囲におけるベース1板上に、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層21を設けているので、樹脂のみからなる絶縁層を設ける場合と比較して、半導体構成体2とその側面を覆っている絶縁層21との間にその熱膨張係数差に起因して生じる応力を緩和することができる。
Also in the second embodiment, since the insulating
(第3実施形態)
図22はこの発明の第3実施形態としての半導体装置の断面図を示す。例えば、図20に示す場合には、互いに隣接する半導体構成体2間において、切断したが、これに限らず、2個またはそれ以上の複数の半導体構成体2を1組として切断するようにしてもよい。すなわち、この発明の第3実施形態における半導体装置は、1つの半導体装置に複数の半導体構成体を含む、マルチチップモジュール型の構成を備えるものであり、図22に示す半導体装置は、1つの半導体装置に2個の半導体構成体2を含むように切断した場合を示す。
(Third embodiment)
FIG. 22 is a sectional view of a semiconductor device as a third embodiment of the present invention. For example, in the case shown in FIG. 20, the
ただし、この場合、2個の半導体構成体2間の間隔は比較的狭く、その間におけるベース板1の上面には絶縁層21のみが設けられ、2個の半導体構成体2の周囲におけるベース板1の上面には方形枠状の絶縁層21および外部絶縁層22が設けられている。したがって、この場合も、各半導体構成体2の周囲におけるベース1板上に、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層21を設けているので、樹脂のみからなる絶縁層を設ける場合と比較して、半導体構成体2とその側面を覆っている絶縁層21との間にその熱膨張係数差に起因して生じる応力を緩和することができる。
However, in this case, the interval between the two
(第4実施形態)
図23はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、シリコン基板4上の集積回路に光が入射するのを防止するために、半導体構成体2上におけるオーバーコート膜31の上面に、シリコン基板4の平面サイズよりもやや大きめの平面方形状の遮光層61を設けた点である。遮光層61は、遮光性金属シートを貼り付けることにより、あるいは、印刷法によりカーボンブラック入りの樹脂層を形成することにより、形成されている。
(Fourth embodiment)
FIG. 23 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device differs greatly from the case shown in FIG. 1 in that silicon is formed on the upper surface of the
この場合、半導体構成体2上におけるオーバーコート膜31の上面に遮光層61を設けているため、この領域に半田ボール33を配置することはできない。そこで、半田ボール33の配置領域を確保するため、ベース板1および外部絶縁層22の平面サイズを適宜に大きくし、半導体構成体2の周囲における絶縁層21および外部絶縁層22上に半田ボール33を配置している。
In this case, since the
(第5実施形態)
図24はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、第1の上層絶縁膜23の上面に設けられた第1の下地金属層24を含む第1の上層再配線25の少なくとも一部と、ベース板1の下面に設けられた下地金属層62を含む下層再配線63とを、第1の上層絶縁膜23、絶縁層21およびベース板1に設けられた貫通孔64の内壁面に設けられた下地金属層65を含む上下導通部66を介して接続した点である。
(Fifth embodiment)
FIG. 24 is a sectional view of a semiconductor device as a fifth embodiment of the present invention. This semiconductor device differs greatly from the case shown in FIG. 1 in that at least a part of the first upper layer rewiring 25 including the first
ただし、この場合、半導体構成体2の周囲におけるベース板2の上面に絶縁層21のみを設けているが、絶縁層21の周囲におけるベース板2の上面に外部絶縁層を設け、外部絶縁層に上下導通用の貫通孔を設けるようにしてもよい。また、下層再配線66はソルダーレジスト等からなる下層絶縁膜67によって覆われている。さらに、上下導通部66内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材68が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
However, in this case, only the insulating
ところで、図24では、第1の上層再配線25はオーバーコート膜31によって覆われ、オーバーコート膜31に設けられた開口部32を介して露出された第1の上層再配線25の接続パッド部上面には半田ボール33が設けられている。すなわち、この場合、上層絶縁膜および上層再配線は1層である。したがって、上層絶縁膜および上層再配線は1層であってもよく、また、図示していないが、2層以上であってもよい。そして、上層絶縁膜および上層再配線を2層以上とする場合には、第2層以上の上層再配線と下層再配線とをその間に介在された絶縁膜に形成された貫通孔内に形成された上下導通部を介して接続するようにしてもよい。
24, the first
次に、図24に示す半導体装置の一部の製造方法の一例について簡単に説明する。図14に示すように、レーザビームを照射するレーザ加工により、第1の上層絶縁膜23に開口部26を形成するとき、同じレーザ加工により、第1の上層絶縁膜23、絶縁層21およびベース板1に貫通孔64を形成する。次に、必要に応じて、開口部26内および貫通孔64内等に発生したエポキシスミア等をデスミア処理により除去する。
Next, an example of a method for manufacturing a part of the semiconductor device shown in FIG. 24 will be briefly described. As shown in FIG. 14, when the
次に、下地金属層24を含む第1の上層再配線25の形成と同時に、下地金属層62を含む下層再配線63および下地金属層65を含む上下導通部66を形成する。次に、スクリーン印刷法等により、上下導通部66内に銅ペースト、銀ペースト、導電性樹脂等からなる導電材68を充填する。次に、必要に応じて、上下導通部66内から突出された余分の導電材68をバフ研磨やベルト研磨等により除去する。次に、第1の上層絶縁膜31の形成と同時に、下層絶縁膜67を形成する。
Next, simultaneously with the formation of the first upper layer rewiring 25 including the
(第6実施形態)
図25はこの発明の第6実施形態としての半導体装置の断面図を示す。上記第1実施形態では、図1に示すように、半導体構成体2として、外部接続用電極としての柱状電極12と、柱状電極12の上面を除く部分を覆う封止膜13とを有するものを用いているが、これに限定されるものではない。すなわち、図25に示すこの発明の第6実施形態の半導体装置における半導体構成体2は、接続パッド部を有する再配線11と、再配線11の接続パッド部を除く部分を覆う絶縁膜71と、絶縁膜71に設けられた開口部72を介して露出された再配線11の接続パッド部上面に設けられた下地金属層72を含む接続パッド(外部接続用電極)73とを有する。
(Sixth embodiment)
FIG. 25 shows a sectional view of a semiconductor device as a sixth embodiment of the present invention. In the first embodiment, as shown in FIG. 1, the
この場合、絶縁膜71の上面および半導体構成体2の周囲におけるベース板1の上面には絶縁層21がその上面が接続パッド74の上面と面一となるように設けられている。絶縁層21はスクリーン印刷法により形成され、必要に応じ、その上面はバフ研磨やベルト研磨等により研磨されている。そして、下地金属層24を含む第1の上層再配線25の一端部は、第1の上層絶縁膜23の開口部26を介して接続パッド74に接続されている。
In this case, the insulating
(第7実施形態)
図26はこの発明の第7実施形態としての半導体装置の断面図を示す。すなわち、図26に示すこの発明の第7実施形態における半導体構成体2は、外部接続用電極としての接続パッド部を有する再配線11と、再配線11の接続パッド部を除く部分を覆う絶縁膜71と、再配線11の接続パッド部に対応する部分における絶縁膜71に設けられた開口部72とを有するものである。
(Seventh embodiment)
FIG. 26 is a sectional view of a semiconductor device as a seventh embodiment of the present invention. That is, the
ただし、この場合、半導体構成体2の周囲におけるベース板1の上面には絶縁層21が設けられている。また、第1の上層再配線25はオーバーコート膜31によって覆われ、オーバーコート膜31に設けられた開口部32を介して露出された第1の上層再配線25の接続パッド部上面には半田ボール33が設けられている。すなわち、この場合、上層絶縁膜23および上層再配線25は1層である。また、半田ボール33は、半導体構成体2上にのみ配置されている。そして、下地金属層24を含む第1の上層再配線25の一端部は、第1の上層絶縁膜23および絶縁膜71の開口部26、72を介して再配線11の接続パッド部に接続されている。
However, in this case, an insulating
次に、図26に示す半導体装置の一部の製造方法の一例について説明する。まず、図27に示すように、ウエハ状態のシリコン基板4上に形成された保護膜8の上面に下地金属層10を含む再配線11が形成されたものを用意する。
Next, an example of a method for manufacturing a part of the semiconductor device shown in FIG. 26 will be described. First, as shown in FIG. 27, a substrate in which a
次に、図28に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、再配線11を含む保護膜8の上面全体にエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂のいずれかからなる絶縁膜71をその厚さが下地金属層10を含む再配線11の厚さよりも厚くなるように形成する。したがって、この状態では、再配線11の接続パッド部上面は絶縁膜71によって覆われている。
Next, as shown in FIG. 28, an epoxy resin, a polyimide resin, an acrylic resin, polybenzoxazole is formed on the entire upper surface of the
次に、シリコン基板4の下面全体に接着層3を接着する。次に、シリコン基板4に固着された接着層3をダイシングテープ(図示せず)に貼り付け、図29に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板4の下面に接着層3を有する半導体構成体2が複数個得られる。この状態では、再配線11の接続パッド部上面は絶縁膜71によって覆われたままである。
Next, the
次に、図30に示すように、比較的大きいベース板1の上面の所定の複数箇所にそれぞれ半導体構成体2のシリコン基板4の下面に接着された接着層3を接着する。次に、半導体構成体2間および最外周に配置された半導体構成体2の外側におけるベース板1の上面にスクリーン印刷法により絶縁材料21aを供給し、次いで、それらの上面にシート状の絶縁材料23aを配置し、次いで、一対の加熱加圧板を用いて加熱加圧処理を行なうと、半導体構成体2間および最外周に配置された半導体構成体2の外側におけるベース板1の上面に絶縁層21が形成され、且つ、半導体構成体2および絶縁層21の上面に第1の上層絶縁膜23が形成される。
Next, as shown in FIG. 30, the
次に、図31に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、再配線11の接続パッド部上面中央部に対応する部分における第1の上層絶縁膜23および絶縁膜71に開口部26、72を形成する。この場合、第1の上層絶縁膜23および絶縁膜71に開口部26、72を同時に形成するため、別々に形成する場合と比較して、製造工程数を少なくすることができる。次に、必要に応じて、開口部26、72内等に発生したエポキシスミア等をデスミア処理により除去する。以下、第1の上層再配線25形成工程、オーバーコート膜31形成工程、半田ボール33形成工程および切断工程を経ると、図26に示す半導体装置が複数個得られる。
Next, as shown in FIG. 31, the first upper insulating
(第8実施形態)
図32はこの発明の第8実施形態としての半導体装置の断面図を示す。この半導体装置において、図26に示す場合と異なる点は、半導体構成体2は絶縁膜71を備えて織らず、再配線11を含む保護膜8の上面およびその周囲に設けられた絶縁層21の上面に第1の上層絶縁膜23が設けられ、第1の上層絶縁膜23の開口部26上およびその周囲における第1の上層絶縁膜23の上面に下地金属層24を含む接続パッド25が再配線11の接続パッド部に接続されて設けられ、下地金属層24を含む接続パッド25の表面に半田ボール33が設けられた点である。
(Eighth embodiment)
FIG. 32 is a sectional view of a semiconductor device as an eighth embodiment of the present invention. In this semiconductor device, the difference from the case shown in FIG. 26 is that the
この場合、第1の上層絶縁膜23の上面に設けられた下地金属層24を含む第1の上層再配線25は下地金属層24を含む接続パッド25のみからなっている。そして、レーザビーム照射によるレーザ加工により形成される第1の上層絶縁膜23の開口部26の直径は30〜100μmであるの対し、接続パッド25の直径は開口部26の直径の2倍以上で小さくても200μm程度であり、多くは300μm以上である。
In this case, the first upper layer rewiring 25 including the
したがって、接続パッド25の中心位置が開口部26の中心位置から多少ずれても別に支障はなく、この結果、接続パッド25を形成するためのエッチングパターン要求精度をある程度低く設定することができ、ひいては、低価格の露光システムとエッチングプロセスにより接続パッド25をパターン形成することができる。また、図26に示すソルダーレジスト等からなるオーバーコート膜31を備えていないので、半導体装置のコストをより一層低減することができる。
Therefore, there is no problem even if the center position of the
(その他の実施形態)
なお、例えば、図7あるいは図27に示す工程後に、シリコン基板4の下面側を適宜に研磨し、シリコン基板4の厚さを適宜に薄くするようにしてもよい。また、上記各実施形態において、絶縁層21を形成するための材料としてエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂、ポリベンゾオキサゾール樹脂、カルゾ樹脂、熱可塑性樹脂のいずれかを用い、スクリーン印刷法によりペースト状または粉末状として供給するようにしてもよい。さらに、ベース板1は、1枚の部材に限らず、絶縁膜および配線が交互に積層された多層印刷回路板としてもよい。
(Other embodiments)
For example, after the step shown in FIG. 7 or FIG. 27, the lower surface side of the
1 ベース板
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
6 絶縁膜
8 保護膜
11 再配線
12 柱状電極
13 封止膜
21 絶縁層
22 外部絶縁層
23 第1の上層絶縁膜
25 第1の上層再配線
27 第2の上層絶縁膜
29 第2の上層再配線
31 オーバーコート膜
33 半田ボール
DESCRIPTION OF
Claims (47)
前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも1つの半導体構成体と、
前記半導体構成体の周囲における前記ベース板上に設けられ、樹脂中に熱膨張係数低下用材料が混入されたものからなる絶縁層と、
前記半導体構成体および前記絶縁層上に設けられた少なくとも1層の上層絶縁膜と、
前記上層絶縁膜のいずれかの層上に前記半導体構成体の外部接続用電極に電気的に接続されて設けられ、外部接続用の接続パッド部を有する少なくとも1層の上層再配線と、
を備えていることを特徴とする半導体装置。 A base plate,
At least one semiconductor structure provided on the base plate and having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate;
An insulating layer provided on the base plate around the semiconductor structure, and made of a resin mixed with a thermal expansion coefficient lowering material;
At least one upper insulating film provided on the semiconductor structure and the insulating layer;
An upper layer redistribution layer of at least one layer provided on one of the upper insulating films and electrically connected to an external connection electrode of the semiconductor structure, and having a connection pad portion for external connection;
A semiconductor device comprising:
In the invention according to claim 1, a lower layer rewiring is provided under the base plate, and in a through-hole provided in the base plate and the insulating layer or an external insulating film provided on the base plate around it. The upper and lower conductive portions are provided so as to connect any layer of the upper layer rewiring and the lower layer rewiring.
前記半導体構成体の周囲における前記ベース板上に少なくとも樹脂を含む絶縁材料をスクリーン印刷法により供給し、この供給された絶縁材料中の樹脂を硬化させて絶縁層を形成する工程と、
前記半導体構成体および前記絶縁層上に少なくとも1層の上層絶縁膜を形成する工程と、
前記上層絶縁膜のいずれかの層上に、接続パッド部を有する少なくとも1層の上層再配線を前記半導体構成体の外部接続用電極に電気的に接続させて形成する工程と、
前記ベース板を含む前記半導体構成体間における部分を切断して少なくとも前記半導体構成体が1つ含まれる半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 A step of disposing, on the base plate, a plurality of semiconductor structures each having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate;
Supplying an insulating material containing at least a resin on the base plate around the semiconductor structure by screen printing, and curing the resin in the supplied insulating material to form an insulating layer;
Forming at least one upper insulating film on the semiconductor structure and the insulating layer;
Forming at least one upper layer rewiring having a connection pad portion on any layer of the upper insulating film by electrically connecting to an external connection electrode of the semiconductor structure;
Cutting a portion between the semiconductor structures including the base plate to obtain a plurality of semiconductor devices including at least one semiconductor structure;
A method for manufacturing a semiconductor device, comprising:
46. The method of manufacturing a semiconductor device according to claim 45, wherein the outer insulating layer is made of a prepreg material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375171A JP4561079B2 (en) | 2003-11-05 | 2003-11-05 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375171A JP4561079B2 (en) | 2003-11-05 | 2003-11-05 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142248A true JP2005142248A (en) | 2005-06-02 |
JP4561079B2 JP4561079B2 (en) | 2010-10-13 |
Family
ID=34686610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003375171A Expired - Fee Related JP4561079B2 (en) | 2003-11-05 | 2003-11-05 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4561079B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182202A (en) * | 2008-01-31 | 2009-08-13 | Casio Comput Co Ltd | Method of manufacturing semiconductor device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077564A (en) * | 1998-08-31 | 2000-03-14 | Optrex Corp | Semiconductor device |
JP2001015650A (en) * | 1999-06-29 | 2001-01-19 | Nec Corp | Ball grid array package and its manufacture |
JP2001144123A (en) * | 1999-09-02 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device and the semiconductor device |
JP2001250836A (en) * | 2000-03-06 | 2001-09-14 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2002016173A (en) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | Semiconductor device |
JP2002164369A (en) * | 2000-11-28 | 2002-06-07 | Sony Corp | Semiconductor device and manufacturing method therefor |
JP2002280495A (en) * | 1997-10-02 | 2002-09-27 | Matsushita Electric Ind Co Ltd | Semiconductor package |
JP2002299546A (en) * | 2001-04-04 | 2002-10-11 | Sony Corp | Chip-like electronic component, manufacturing method therefor, pseudo wafer used for manufacturing and manufacturing method therefor |
JP2003258157A (en) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | Method for producing chip-size package |
JP2003298005A (en) * | 2002-02-04 | 2003-10-17 | Casio Comput Co Ltd | Semiconductor device and method of manufacturing thereof |
-
2003
- 2003-11-05 JP JP2003375171A patent/JP4561079B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280495A (en) * | 1997-10-02 | 2002-09-27 | Matsushita Electric Ind Co Ltd | Semiconductor package |
JP2000077564A (en) * | 1998-08-31 | 2000-03-14 | Optrex Corp | Semiconductor device |
JP2001015650A (en) * | 1999-06-29 | 2001-01-19 | Nec Corp | Ball grid array package and its manufacture |
JP2001144123A (en) * | 1999-09-02 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor device and the semiconductor device |
JP2001250836A (en) * | 2000-03-06 | 2001-09-14 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
JP2002016173A (en) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | Semiconductor device |
JP2002164369A (en) * | 2000-11-28 | 2002-06-07 | Sony Corp | Semiconductor device and manufacturing method therefor |
JP2002299546A (en) * | 2001-04-04 | 2002-10-11 | Sony Corp | Chip-like electronic component, manufacturing method therefor, pseudo wafer used for manufacturing and manufacturing method therefor |
JP2003298005A (en) * | 2002-02-04 | 2003-10-17 | Casio Comput Co Ltd | Semiconductor device and method of manufacturing thereof |
JP2003258157A (en) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | Method for producing chip-size package |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182202A (en) * | 2008-01-31 | 2009-08-13 | Casio Comput Co Ltd | Method of manufacturing semiconductor device |
US7843071B2 (en) | 2008-01-31 | 2010-11-30 | Casio Computer Co., Ltd. | Semiconductor device including wiring and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4561079B2 (en) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012496B2 (en) | Semiconductor device | |
KR100595891B1 (en) | Semiconductor device | |
JP4093186B2 (en) | Manufacturing method of semiconductor device | |
JP3945483B2 (en) | Manufacturing method of semiconductor device | |
JP2006173232A (en) | Semiconductor apparatus and its manufacturing method | |
JP4285707B2 (en) | Semiconductor device | |
JP2004221417A (en) | Semiconductor device and its producing method | |
JP4438389B2 (en) | Manufacturing method of semiconductor device | |
JP4316624B2 (en) | Semiconductor device | |
JP2005260120A (en) | Semiconductor device | |
JP4241284B2 (en) | Semiconductor device | |
JP4513302B2 (en) | Semiconductor device | |
JP4561079B2 (en) | Manufacturing method of semiconductor device | |
JP4321758B2 (en) | Semiconductor device | |
JP4316623B2 (en) | Manufacturing method of semiconductor device | |
JP2006173234A (en) | Semiconductor device and its manufacturing method | |
JP4990492B2 (en) | Semiconductor device | |
JP4461801B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004221418A (en) | Semiconductor device and its producing process | |
JP4209341B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3979404B2 (en) | Semiconductor device | |
JP2005191157A (en) | Semiconductor device and its manufacturing method | |
JP3955059B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005116714A (en) | Semiconductor device and its manufacturing method | |
JP2007035989A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |