JP2005140892A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】 補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができるプラズマディスプレイ装置を提供する。
【解決手段】 プラズマディスプレイパネル９は、マトリックス状に配置された複数の放電セルＭＣと、放電セルＭＣに隣接する複数の補助放電セルＲＣとを有し、走査駆動回路６及び補助放電電極駆動回路８は、補助放電セルＲＣをラインごとに補助放電させ、データ書き込み駆動回路４及び走査駆動回路６は、補助放電を利用して放電セルＭＣに書き込み放電をラインごとに発生させ、走査駆動回路６及び維持駆動回路７は、書き込み放電が完了した放電セルＭＣから維持放電をラインごとに発生させる。
【選択図】 図１

Description

本発明は、１フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置に関するものである。

プラズマディスプレイ装置は、薄型化及び大画面化が可能であるという利点を有する。このようなプラズマディスプレイ装置に用いられるＡＣ型プラズマディスプレイパネルとしては、走査電極及び維持電極を複数配列して形成したガラス基板からなる前面板と、データ電極を複数配列した背面板とを、走査電極及び維持電極とデータ電極とが直交するように組み合わせてマトリックス状に放電セルを形成するものがある。

上記のプラズマディスプレイ装置の駆動方法として、１フィールドを複数のサブフィールドに分割し、各サブフィールドの発光時間幅を２進符号を形成するように設定し、走査線ごとに各サブフィールドの時間をずらし、走査線ごとに書き込み放電及び維持放電を行う線順次駆動方式（アドレス・サステイン同時駆動方式）がある（例えば、特許文献１参照）。

また、他の駆動方法として、安定した書き込み放電を得るために、書き込み放電に先立って走査電極と維持電極との間で予備放電を行うものがある（例えば、特許文献２参照）。
特開平１０−１８７０９５号公報（第５−６頁、図４） 特許第２７０１７２５号公報（第２−４頁、図２、図４）

上記のＡＣ型プラズマディスプレイパネルでは、書き込み放電を行う前に、放電セルを形成する隔壁、蛍光体及び誘電体上に壁電荷が蓄積され、この壁電荷による電位差と外部から印加する電位差とを加算した電位差により書き込み放電が発生するように駆動される。このため、壁電荷の形成から長時間（数十μｓ以上）が経過すると、徐々に壁電荷が減少していき、書き込み放電が発生しにくくなる。

一方、上記の線順次駆動方式では、時間の無駄なく効率的に書き込み放電を発生させるため、書き込みタイミングが走査線ごとに一定の規則に従って決定されるが、必ずしも連続した走査電極に対して１走査線ずつ順番に書き込むのでなく、複数の走査線を飛び越して離間した走査線に書き込むことがしばしば発生する。このように、複数の走査線を飛び越して書き込み放電を発生させると、当該走査線に隣接する走査線では書き込み放電が発生していないため、隣接する走査線の書き込み放電で生じる空間電荷によるプライミング効果（放電が低い電圧で且つ高速に発生する効果）を得られない。

また、走査電極と維持電極との間で予備放電を行う方法では、予備放電以外の本来の機能である書き込み放電及び維持放電を安定に行わせることが優先され、予備放電を安定に発生することができない場合があり、予備放電によるプライミング効果を確実に得ることができない。

本発明の目的は、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができるプラズマディスプレイ装置及びその駆動方法を提供することである。

本発明に係るプラズマディスプレイ装置は、１フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置であって、マトリックス状に配置された複数の放電セルと、放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルと、補助放電セルを補助放電させる補助駆動手段と、補助駆動手段による補助放電セルの補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了した放電セルから維持放電を順次発生させる駆動手段とを備えるものである。

本発明に係るプラズマディスプレイ装置では、補助放電セルを補助放電させ、この補助放電を利用して放電セルに書き込み放電を発生させているので、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができる。また、書き込み放電が完了した放電セルから維持放電を順次発生させているので、１フィールドに多数のサブフィールドを確保して高階調で且つ動画擬似輪郭の発生しにくい画像を表示することができる。

表示パネルは、放電セルが走査線方向に一列に配置された複数の放電ライン部を含み、駆動手段は、放電ライン部ごとに、補助駆動手段による補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了した放電セルから維持放電を順次発生させることが好ましい。

この場合、放電セルが走査線方向に一列に配置された放電ライン部ごとに、補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了した放電ライン部から維持放電を順次発生させているので、書き込み放電から維持放電までの期間を短縮して維持放電を安定に発生させることができるとともに、１フィールドに割り当て可能なサブフィールドの数をより増加させることができる。

表示パネルは、放電セルが走査線方向に一列に配置された複数の放電ライン部を含み、駆動手段は、複数の放電ライン部のうち隣接する所定数の放電ライン部を１ブロックとしてブロックごとに、補助駆動手段による補助放電セルの補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了したブロックから維持放電を順次発生させるようにしてもよい。

この場合、放電セルが走査線方向に一列に配置された複数の放電ライン部のうち隣接する所定数の放電ライン部を１ブロックとしてブロックごとに、補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了したブロックから順次維持放電を発生させているので、駆動回路を簡略化することができるとともに、１フィールドに割り当て可能なサブフィールドの数をより増加させることができる。

表示パネルは、補助放電セルが走査線方向に一列に配置された複数の補助放電ライン部を含み、補助放電ライン部は、隣接する放電ライン部間に１つ置きに形成されることが好ましい。この場合、１つの補助放電ライン部を隣接する放電ライン部に共用することができるので、表示パネル及び駆動回路の構成を簡略化することができる。

補助放電セルは、放電セル間に配置された遮光体部に形成されることが好ましい。この場合、補助放電により放射される光を遮光体部により遮光することができるので、補助放電による不要な光を遮断して補助放電を強放電で行うことができ、補助放電を安定に発生させることができる。

表示パネルは、第１の基板上に形成された複数の走査電極と、第１の基板上に走査電極とそれぞれ対になるように形成された複数の維持電極と、第１の基板上に走査電極及び維持電極と平行に形成された複数の第１補助放電電極と、第１の基板に対向して配置される第２の基板上に走査電極及び維持電極と直交する方向に形成された複数の書き込み電極と、第２の基板上に第１補助放電電極とそれぞれ対になるように形成された複数の第２補助放電電極とを備えることが好ましい。

この場合、走査電極及び維持電極と書き込み電極との交点に形成される放電セルに隣接する位置に、第１及び第２補助放電電極により構成される補助放電セルを配置することができ、補助放電セルによる補助放電のプライミング効果を隣接する放電セルの書き込み放電に利用することができる。

放電セルは、書き込み電極と走査電極及び維持電極とが交わる位置に当該放電セルを区画する隔壁を設けて形成され、放電セルと補助放電セルとの間の隔壁に開口部が形成されることが好ましい。

この場合、補助放電セルの補助放電により形成される空間電荷粒子が開口部を介して放電セルに漏れ込み、この空間電荷粒子によるプライミング効果を放電セルの書き込み放電に利用することができるので、低い書き込み電圧でも安定した書き込み放電を発生させることができるとともに、時間遅れが少ない高速な書き込み放電を実現することができる。

第１補助放電電極は、走査電極に対して１つ置きに設けられるともに、隣接する走査電極のうち一方側の走査電極に接続され、複数の第２補助放電電極は、共通接続され、補助駆動手段は、駆動手段により走査電極に印加されるスキャンパルスが第１補助放電電極に印加されたときにスキャンパルスと逆極性の補助放電パルスを第２補助放電電極に印加して第１及び第２補助放電電極間で補助放電を発生させる補助放電電極駆動手段を含むことが好ましい。

この場合、走査電極へのスキャンパルスを第１補助放電電極の補助放電パルスとして共用することができるので、第１補助放電電極を駆動する補助放電電極駆動手段を省略することができるとともに、第１及び第２補助放電電極間の補助放電を隣接する放電セルで共用することができるので、表示パネルの構成も簡略化することができる。

駆動手段は、走査電極の壁電荷を調整するためのセットアップパルスを走査電極に印加するとともに、当該走査電極に接続されている第１補助放電電極にセットアップパルスを印加することが好ましい。

この場合、走査電極の壁電荷を調整するためのセットアップパルスを用いて第１及び第２補助放電電極間の壁電荷を調整することができるので、第１補助放電電極にセットアップパルスを印加する補助放電電極駆動手段を省略することができる。

複数の第１補助放電電極は、共通接続され、複数の第２補助放電電極は、共通接続され、補助駆動手段は、書き込み放電が発生する前に複数の第１及び第２補助放電電極間で補助放電を発生させる補助放電電極駆動手段を含むようにしてもよい。

この場合、複数の第１及び第２補助放電電極間で一斉に補助放電を発生させることができるので、補助放電を確実に発生させることができる。

補助放電電極駆動手段は、補助放電により蓄積された電荷を反転させるための第１補助放電パルスを複数の第１補助放電電極に印加する第１補助放電電極駆動手段と、書き込み放電が発生する前に補助放電を発生させるための第２補助放電パルスを複数の第２補助放電電極に印加する第２補助放電電極駆動手段とを含むことが好ましい。

この場合、独立した第１及び第２補助放電電極駆動手段により第１及び第２補助放電パルスを第１及び第２補助放電電極にそれぞれ印加することができるので、第１及び第２補助放電電極間の補助放電を連続して安定に発生させることができる。

第１補助放電電極駆動手段は、１フィールド期間内の最初のサブフィールドにおいて、第２補助放電パルスが印加されたときに第２補助放電パルスと逆極性の初期補助放電パルスを複数の第１補助放電電極に印加することが好ましい。

この場合、最初のサブフィールドにおける補助放電を確実に発生させることができるので、以降の各サブフィールドにおける補助放電も安定に発生させることができる。

本発明に係る他のプラズマディスプレイ装置は、マトリックス状に配置された複数の放電セルと、放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルと、補助放電セルを補助放電させる補助駆動手段と、補助駆動手段による補助放電セルの補助放電を利用して放電セルに書き込み放電を発生させる駆動手段とを備え、放電セルは、書き込み電極と走査電極及び維持電極とが交わる位置に当該放電セルを区画する隔壁を設けて形成され、放電セルと補助放電セルとの間の隔壁に開口部が形成されるものである。

本発明に係るプラズマディスプレイ装置では、補助放電セルを補助放電させ、この補助放電を利用して放電セルに書き込み放電を発生させているので、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができる。また、補助放電により形成される空間電荷粒子が開口部を介して放電セルに漏れ込み、当該放電セルにおける書き込み放電を生じ易くするプライミング効果を発生させることができるので、低い書き込み電圧でも安定した書き込み放電を発生させることができるとともに、時間遅れが少ない高速な書き込み放電を実現することができる。

本発明に係るプラズマディスプレイ装置の駆動方法は、マトリックス状に配置された複数の放電セルと、放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルを備え、１フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置の駆動方法であって、補助放電セルを補助放電させるステップと、補助放電セルの補助放電を利用して放電セルに書き込み放電を発生させるステップと、書き込み放電が完了した放電セルから維持放電を順次発生させるステップとを含むものである。

本発明によれば、補助放電セルを補助放電させ、この補助放電を利用して放電セルに書き込み放電を発生させているので、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができるとともに、書き込み放電が完了した放電セルから維持放電を順次発生させているので、１フィールドに多数のサブフィールドを確保して高階調で且つ動画擬似輪郭の発生しにくい画像を表示することができる。

以下、本発明に係るプラズマディスプレイ装置について図面を参照しながら説明する。図１は、本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。

図１のプラズマディスプレイ装置は、映像信号処理回路１、同期処理回路２、駆動タイミング制御回路３、データ書き込み駆動回路４、初期化及び維持駆動回路５、走査駆動回路６、維持駆動回路７、補助放電電極駆動回路８、及びプラズマディスプレイパネル（以下、ＰＤＰと略す）９を備える。

映像信号処理回路１には映像信号ＶＤが入力され、同期処理回路２には水平同期信号Ｈ及び垂直同期信号Ｖ等の同期信号が与えられる。同期処理回路２は、水平同期信号Ｈ及び垂直同期信号Ｖ等の同期信号を基準にして放電タイミングを制御するための同期信号を映像信号処理回路１及び駆動タイミング制御回路３へ出力する。

映像信号処理回路１は、同期処理回路２から出力される同期信号等を基準にして、映像信号ＶＤをデジタルの画像データに変換した後、画像データをＰＤＰ９の画素数に応じたライン数（走査線数）の画像データに変換し、さらに、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールドごとに各画素データの各ビットをデータ書き込み駆動回路４にシリアルに出力する。

駆動タイミング制御回路３は、同期処理回路２から出力される同期信号等を基に各種駆動タイミング信号を発生し、データ書き込み駆動回路用の駆動タイミング信号をデータ書き込み駆動回路４へ与え、初期化及び維持駆動回路用の駆動タイミング信号を初期化及び維持駆動回路５へ与え、走査駆動回路用の駆動タイミング信号を走査駆動回路６へ与え、維持駆動回路用の駆動タイミング信号を維持駆動回路７へ与え、補助放電電極駆動回路用の駆動タイミング信号を補助放電電極駆動回路８へ与える。

ＰＤＰ９は、ＡＣ型プラズマディスプレイパネルであり、複数のデータ電極Ｄ１〜Ｄ１６、複数の走査電極ＳＣ１〜ＳＣ８、複数の維持電極ＳＳ１〜ＳＳ８、複数の第１補助放電電極ＳＡ１〜ＳＡ４及び複数の第２補助放電電極ＳＢを含む。

複数のデータ電極Ｄ１〜Ｄ１６は、画面の垂直方向に配列され、データ書き込み駆動回路４により駆動される。複数の走査電極ＳＣ１〜ＳＣ８及び複数の維持電極ＳＳ１〜ＳＳ８は、画面の水平方向すなわち走査線方向に配列され、複数の走査電極ＳＣ１〜ＳＣ８は、走査駆動回路６により走査電極ごとすなわちラインごとに駆動され、複数の維持電極ＳＳ１〜ＳＳ８は、共通接続されて維持駆動回路７により一括して駆動される。

複数の第１補助放電電極ＳＡ１〜ＳＡ４及び複数の第２補助放電電極ＳＢは、隣接する走査電極間に且つ画面の水平方向すなわち走査線方向に配列され、複数の第２補助放電電極ＳＢは、共通接続されて補助放電電極駆動回路８により一括して駆動される。第１補助放電電極ＳＡ１は走査電極ＳＣ１と接続され、第１補助放電電極ＳＡ２は走査電極ＳＣ３と接続され、第１補助放電電極ＳＡ３は走査電極ＳＣ５と接続され、第１補助放電電極ＳＡ４は走査電極ＳＣ７と接続されている。このように、第１補助放電電極ＳＡ１〜ＳＡ４はそれぞれ、１ライン置きすなわち奇数番目の走査電極と接続され、走査駆動回路６により、接続されている走査電極と同時に駆動される。

ここで、走査電極ＳＣ１〜ＳＣ８及び維持電極ＳＳ１〜ＳＳ８は、走査電極、走査電極、維持電極、維持電極の順に配列された電極配列を単位として配置され、第ｉ番目の走査電極（ｉは１以上の整数）と第ｉ＋１番目の走査電極との間に第１補助放電電極ＳＡ及び第２補助放電電極ＳＢが配置される。この電極配列により、データ電極Ｄ１〜Ｄ１６と走査電極ＳＣ１〜ＳＣ８及び維持電極ＳＳ１〜ＳＳ８との各交点に、画面上の表示画素を構成する放電セルＭＣが形成され、画面の垂直方向に隣接する放電セルＭＣ間の第１補助放電電極ＳＡと第２補助放電電極ＳＢとにより補助放電セルＲＣが形成される。このように、放電セルＭＣ及び補助放電セルＲＣがＰＤＰ９上に配置され、走査線方向に一列に配置された放電セルＭＣにより放電ライン部が構成され、走査線方向に一列に配置された補助放電セルＲＣにより補助放電ライン部が構成され、補助放電ライン部は、隣接する放電ライン部間に１つ置きに形成される。

なお、図１に示すＰＤＰ９では、図示を容易にするために、１６本のデータ電極Ｄ１〜Ｄ１６、８本の走査電極ＳＣ１〜ＳＣ８、８本の維持電極ＳＳ１〜ＳＳ８、４本の第１補助放電電極ＳＡ１〜ＳＡ４及び８本の第２補助放電電極ＳＢを図示しているが、各電極の本数はこの例に特に限定されず、種々の変更が可能である。

データ書き込み駆動回路４は、データ書き込み駆動回路用の駆動タイミング信号を基準にして、映像信号処理回路１からサブフィールドごとにシリアルに与えられるデータをパラレルデータに変換し、そのパラレルデータに基づいて書き込みパルスを出力して複数のデータ電極Ｄ１〜Ｄ１６を駆動する。

初期化及び維持駆動回路５は、初期化及び維持駆動回路用の駆動タイミング信号を基準にしてセットアップパルス、維持パルス及び消去パルスを作成して走査駆動回路６へ与える。走査駆動回路６は、走査駆動回路用の駆動タイミング信号を基準にしてセットアップパルス、維持パルス及び消去パルスにスキャンパルスを重畳し、走査線ごとすなわち走査電極ＳＣ１〜ＳＣ８ごとに所定のタイミングでセットアップパルス、スキャンパルス、維持パルス及び消去パルスを出力し、各走査電極ＳＣ１〜ＳＣ８を駆動する。

また、走査駆動回路６は、走査電極ＳＣ１とともに第１補助放電電極ＳＡ１を駆動し、走査電極ＳＣ３とともに第１補助放電電極ＳＡ２を駆動し、走査電極ＳＣ５とともに第１補助放電電極ＳＡ３を駆動し、走査電極ＳＣ７とともに第１補助放電電極ＳＡ４を駆動する。

維持駆動回路７は、維持駆動回路用の駆動タイミング信号を基準にしてセットアップパルス、維持パルスを出力して複数の維持電極ＳＳ１〜ＳＳ８を同時に駆動する。補助放電電極駆動回路８は、補助放電電極駆動回路用の駆動タイミング信号を基にセットアップパルス、補助放電パルスを出力して複数の第２補助放電電極ＳＢを同時に駆動する。

次に、上記のＰＤＰ９の構成についてさらに詳細に説明する。図２は、図１に示すＰＤＰの分解斜視図である。

図２に示すように、ＰＤＰ９では、ガラス製の表面基板ＦＢと、ガラス製の背面基板ＢＢとが主放電空間ＭＳ及び補助放電空間ＲＳを挟んで対向して配置され、主放電空間ＭＳ及び補助放電空間ＲＳには放電によって紫外線を放射するガス（ネオン、キセノン等）が封入されている。表面基板ＦＢ上には、誘電体層ＤＭで覆われ且つ対をなす帯状の走査電極ＳＣ及び維持電極ＳＳからなる電極群が、互いに平行になるように配列されている。走査電極ＳＣ及び維持電極ＳＳは、それぞれ透明電極ＳＣａ，ＳＳａと、透明電極ＳＣａ，ＳＳａ上に重なるように形成され且つ導電性を高めるための銀等からなる金属母線ＳＣｂ，ＳＳｂとから構成されている。

また、走査電極ＳＣと維持電極ＳＳとは、走査電極、走査電極、維持電極、維持電極の順に配列された電極配列を単位として形成され、隣接する走査電極ＳＣ間と、隣接する維持電極ＳＳ間とには、黒色材料からなる光吸収層であるブラックストライプＢＳが設けられ、ブラックストライプＢＳが補助放電により放射される光を遮光する遮光体部として機能する。

一方、背面基板ＢＢ上には、走査電極ＳＣ及び維持電極ＳＳと直交する方向に、複数の帯状のデータ電極ＤＤが互いに平行に配列されている。また、背面基板ＢＢ上には、走査電極ＳＣ及び維持電極ＳＳとデータ電極ＤＤとで形成される放電セルを区画するための隔壁ＤＷが形成されている。隔壁ＤＷにより区画された主放電空間ＭＳの背面基板ＢＢ側の誘電体層ＤＭ上には、放電セルに対応して形成された蛍光体層が設けられている。

また、隔壁ＤＷは、縦壁部ＤＷａ及び横壁部ＤＷｂから構成され、縦壁部ＤＷａは、走査電極ＳＣ及び維持電極ＳＳと直交する方向、すなわちデータ電極ＤＤと平行な方向に延び、横壁部ＤＷｂは、縦壁部ＤＷａに交差するように形成される。このように、縦壁部ＤＷａ及び横壁部ＤＷｂから主放電空間ＭＳが形成されるとともに、主放電空間ＭＳ間に補助放電空間ＲＳが形成され、補助放電空間ＲＳに対応する位置にブラックストライプＢＳが形成される。

表面基板ＦＢの補助放電空間ＲＳ側には、補助放電空間ＲＳにおいて補助放電を行うための第１補助放電電極ＳＡが、隣接する走査電極ＳＣ間に且つ走査電極ＳＣと平行な方向に形成される。背面基板ＢＢの補助放電空間ＲＳ側には、補助放電空間ＲＳにおいて第１補助放電電極ＳＡとの間で補助放電を行うための第２補助放電電極ＳＢが、第１補助放電電極ＳＡに対向し且つデータ電極ＤＤと直交する方向に形成される。この補助電極配列により放電セルに隣接する補助放電セルが形成される。第２補助放電電極ＳＢは、データ電極ＤＤを覆う誘電体層ＤＭ上に形成され、さらに誘電体層ＤＭに覆われ、その上に蛍光体層が形成されている。

また、補助放電空間ＲＳと主放電空間ＭＳとの間に位置する横壁部ＤＷｂの表面基板ＦＢ側には開口部となる矩形形状のスリットＳＴが形成されており、補助放電空間ＲＳにおいて第１補助放電電極ＳＡと第２補助放電電極ＳＢとの間で発生した補助放電によるプライミング効果（放電が低い電圧で且つ高速に発生する効果）を主放電空間ＭＳにおけるデータ電極ＤＤと走査電極ＳＣとの間で発生する書き込み放電に効率よく利用できる構成としている。

本実施の形態では、ＰＤＰ９が表示パネルの一例に相当し、補助放電電極駆動回路８が補助駆動手段及び補助放電電極駆動手段の一例に相当し、データ書き込み駆動回路４、初期化及び維持駆動回路５、走査駆動回路６及び維持駆動回路７が駆動手段の一例に相当する。

次に、上記のように構成されたプラズマディスプレイ装置の動作について説明する。図３は、図１に示すプラズマディスプレイ装置に用いられるアドレス・サステイン同時駆動方式の一例を説明するための図である。図３の縦軸は第１ラインから第ｎライン（ｎは任意の整数）までの走査電極ＳＣの走査方向（垂直走査方向）を示し、横軸は時間を示している。

アドレス・サステイン同時駆動方式では、初期化期間において、第１ラインから第ｎラインまで一括して壁電荷を調整するための初期化放電が行われ、その後、ラインごとに点灯される放電セルを選択するための書き込み放電に続いて表示のための維持放電がサブフィールドごとに順次行われる。図３の例では、１フィールド（１／６０秒＝１６．６７ｍｓ）が４つのサブフィールドＳＦ１〜ＳＦ４に時間的に分割され、１フィールドに初期化期間が１回設けられ、各サブフィールドＳＦ１〜ＳＦ４にそれぞれ書き込み期間と維持期間とが設けられる。各サブフィールドＳＦ１〜ＳＦ４において、ラインごとに書き込み期間に続いて維持期間が設定され、書き込み放電と維持放電とが短時間に連続して発生するように設定されている。なお、本例のサブフィールドの分割数は一例であり、この例に特に限定されず、他の分割数を用いてもよい。

図４は、図３に示すアドレス・サステイン同時駆動方式の詳細なタイミングチャートである。図４に示すように、１フィールド期間の最初に初期化期間ＳＴが設けられ、残りの期間がサブフィールドの書き込み割り当て単位時間ＷＤ１〜ＷＤ６，…を単位として分割される。各サブフィールドの書き込み割り当て単位時間ＷＤ１〜ＷＤ６，…は、第１サブフィールドＳＦ１の書き込み放電を行うための第１サブフィールド用書き込み時間Ｗ１、第２サブフィールドＳＦ２の書き込み放電を行うための第２サブフィールド用書き込み時間Ｗ２、第３サブフィールドＳＦ３の書き込み放電を行うための第３サブフィールド用書き込み時間Ｗ３、及び第４サブフィールドＳＦ４の書き込み放電を行うための第４サブフィールド用書き込み時間Ｗ４から構成される。

まず、初期化期間ＳＴにおいて、第１ライン〜第ｎラインに対して、データ書き込み駆動回路４、走査駆動回路６及び維持駆動回路７により、データ電極ＤＤ、走査電極ＳＣ及び維持電極ＳＳの壁電荷を調整する初期化放電が行われ、走査駆動回路６及び補助放電電極駆動回路８により、第１補助放電電極ＳＡ及び第２補助放電電極ＳＢの壁電荷を調整する初期化放電が行われる。

次に、第１ライン（走査電極ＳＣ１により構成される放電ライン部）の動作について説明する。最初の書き込み割り当て単位時間ＷＤ１において、第１サブフィールド用書き込み時間Ｗ１には、第１サブフィールドの補助放電及び書き込み放電を行うための補助放電及び書き込み期間ＲＷ及び第１サブフィールドの維持放電を行うための維持放電期間ＳＵが設定され、第２サブフィールド用書き込み時間Ｗ２には、第１サブフィールドの消去放電を行うための消去期間ＥＲが設定され、補助放電及び書き込み期間ＲＷが図３の書き込み期間に相当し、維持放電期間ＳＵ及び消去期間ＥＲが図３の維持期間に相当する。

まず、第１ラインに対して、補助放電及び書き込み期間ＲＷにおいて、走査駆動回路６及び補助放電電極駆動回路８により第１補助放電電極ＳＡ及び第２補助放電電極ＳＢ間で第１サブフィールドの補助放電が行われ、この補助放電の発生直後に、データ書き込み駆動回路４及び走査駆動回路６によりデータ電極ＤＤ及び走査電極ＳＣ間で第１サブフィールドの書き込み放電が発生する。次に、維持放電期間ＳＵにおいて、走査駆動回路６及び維持駆動回路７により走査電極ＳＣ及び維持電極ＳＳ間で第１サブフィールドの維持放電が行われ、最後に、消去期間ＥＲにおいて、走査駆動回路６及び維持駆動回路７により走査電極ＳＣ及び維持電極ＳＳ間で第１サブフィールドの消去放電が行われる。

次に、２番目の書き込み割り当て単位時間ＷＤ２の第２サブフィールド用書き込み時間Ｗ２には、第２サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、第３サブフィールド用書き込み時間Ｗ３には、第２サブフィールドの維持放電期間ＳＵが設定され、第４サブフィールド用書き込み時間Ｗ４には、第２サブフィールドの消去期間ＥＲが設定される。

ここで、第１ラインに対して、補助放電及び書き込み期間ＲＷにおいて第２サブフィールドの補助放電が行われ、この補助放電の発生直後に第２サブフィールドの書き込み放電が発生し、２つの維持放電期間ＳＵにおいて第２サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第２サブフィールドの消去放電が行われる。

次に、３番目の書き込み割り当て単位時間ＷＤ３の第３サブフィールド用書き込み時間Ｗ３には、第３サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、第４サブフィールド用書き込み時間Ｗ４には、第３サブフィールドの維持放電期間ＳＵが設定される。また、４番目の書き込み割り当て単位時間ＷＤ４の第１サブフィールド用書き込み時間Ｗ１には、第３サブフィールドの維持放電期間ＳＵが設定され、第２サブフィールド用書き込み時間Ｗ２には、第３サブフィールドの維持放電期間が設定され、第３サブフィールド用書き込み時間Ｗ３には、第３サブフィールドの消去期間ＥＲが設定される。

ここで、第１ラインに対して、補助放電及び書き込み期間ＲＷにおいて第３サブフィールドの補助放電が行われ、この補助放電の発生直後に第３サブフィールドの書き込み放電が発生し、４つの維持放電期間ＳＵにおいて第３サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第３サブフィールドの消去放電が行われる。

最後に、４番目の書き込み割り当て単位時間ＷＤ４の第４サブフィールド用書き込み時間Ｗ４には、第４サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、５番目の書き込み割り当て単位時間ＷＤ５の第１乃至第４サブフィールド用書き込み時間Ｗ１〜Ｗ４にはそれぞれ、第４サブフィールドの維持放電期間ＳＵが設定される。また、６番目の書き込み割り当て単位時間ＷＤ６の第１乃至第３サブフィールド用書き込み時間Ｗ１〜Ｗ３にはそれぞれ、第４サブフィールドの維持放電期間ＳＵが設定され、第４サブフィールド用書き込み時間Ｗ４には、第４サブフィールドの消去期間ＥＲが設定される。

ここで、第１ラインに対して、補助放電及び書き込み期間ＲＷにおいて第４サブフィールドの補助放電が行われ、この補助放電の発生直後に第４サブフィールドの書き込み放電が発生し、８つの維持放電期間ＳＵにおいて第４サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第４サブフィールドの消去放電が行われる。

次に、第２ラインに対しては、２番目の書き込み割り当て単位時間ＷＤ２から第１ラインと同様の動作が順次行われ、以降、書き込み割り当て単位時間をラインごとにずらして各ラインの放電動作が順次実行される。このようにして、ラインごとに補助放電が行われ、補助放電の発生直後に書き込み放電が発生し、続いて維持放電が開始されるとともに、前サブフィールドの維持放電の終了から次サブフィールドの書き込み放電までの間隔も長時間空けずに、上記の放電動作がサブフィールド単位で繰り返し行われる。

図５は、図４に示すアドレス・サステイン同時駆動方式による駆動波形の一例を示す図である。図５では、第１補助放電電極ＳＡ１〜ＳＡｎ／２、第２補助放電電極ＳＢ、データ電極Ｄ１〜Ｄｍ、走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＳ１〜ＳＳｎの各駆動電圧が示されており、ここで、ｍ，ｎは任意の整数である。なお、図５に示す各駆動パルスの電圧は一例であり、ＰＤＰ９の放電特性等に応じて適宜変更可能である。この点について他の実施の形態も同様である。

まず、初期化期間ＳＴにおいて、データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍの電圧を０Ｖに保持する。走査駆動回路６は、セットアップパルスＶｒを印加して走査電極ＳＣ１〜ＳＣｎの電圧を０Ｖから２００Ｖに立ち上げた後にランプ波形により２００Ｖから４００Ｖまで順次上昇させ、その後、４００Ｖから２００Ｖまで立ち下げ、さらにセットアップパルスＶｂを印加してランプ波形により２００Ｖから−９０Ｖ（Ｖｂ）まで順次降下させる。維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を０Ｖに保持し、走査電極ＳＣ１〜ＳＣｎの電圧が４００Ｖから２００Ｖへ立ち下げられたときに、セットアップパルスＶｅを印加して維持電極ＳＳ１〜ＳＳｎの電圧を１５０Ｖに立ち上げて保持する。その後、走査駆動回路６は、走査電極ＳＣ１〜ＳＣｎの電圧を−９０Ｖから０Ｖに立ち上げて保持し、維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を０Ｖに立ち下げて保持する。このとき、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＳ１〜ＳＳｎ及びデータ電極Ｄ１〜Ｄｍとの間で初期化放電が発生し、各電極の壁電荷が調整される。

また、初期化期間ＳＴにおいて、走査駆動回路６は、走査電極ＳＣ１〜ＳＣｎと同様に、セットアップパルスＶｒを印加して第１補助放電電極ＳＡ１〜ＳＡｎ／２の電圧を０Ｖから２００Ｖに立ち上げた後にランプ波形により２００Ｖから４００Ｖまで順次上昇させ、その後、４００Ｖから２００Ｖまで立ち下げ、さらにセットアップパルスＶｂを印加してランプ波形により２００Ｖから−９０Ｖまで順次降下させる。補助放電電極駆動回路８は、第２補助放電電極ＳＢの電圧を０Ｖに保持する。このとき、第１補助放電電極ＳＡ１〜ＳＡｎ／２と第２補助放電電極ＳＢとの間で初期化放電が発生し、各電極の壁電荷が調整される。

ここで、第１補助放電電極ＳＡ１〜ＳＡｎ／２に１フィールド期間に１回印加する最高４００Ｖ程度の高電圧パルスは、奇数ラインの走査電極ＳＣ１，ＳＣ３，…の初期化放電時に印加するパルスと同様の波形及び電圧でよく、このタイミングで第２補助放電電極ＳＢに印加するパルスも、維持電極ＳＳ１〜ＳＳｎに印加する初期化放電時のパルスと同様の波形及び電圧でよい。この高電圧パルスの印加により、放電セルにおける初期化放電と同様に、第１補助放電電極ＳＡ１〜ＳＡｎ／２及び第２補助放電電極ＳＢ上並びにその周辺に蓄積した余分な電荷が消去されるとともに、両電極間の壁電荷が調整され、後続の補助放電を安定且つ容易に発生させることができる。

次に、第１ラインの第１サブフィールド期間Ｔ１１の補助放電及び書き込み放電期間において、走査駆動回路６は、走査電極ＳＣ１及び第１補助放電電極ＳＡ１の電圧を０Ｖから−９０Ｖに立ち下げて負極性のスキャンパルスＶａを印加し、他の走査電極ＳＣ２〜ＳＣｎ及び他の第１補助放電電極ＳＡ２〜ＳＡｎ／２の電圧を０Ｖに保持してスキャンパルスＶａを印加しない。補助放電電極駆動回路８は、正極性の補助放電パルスＶｓｓを負極性のスキャンパルスＶａに同期させて第２補助放電電極ＳＢに印加する。データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍの電圧を７０Ｖに立ち上げて正極性の書き込みパルスＶｗを負極性のスキャンパルスＶａに同期させてデータ電極Ｄ１〜Ｄｍに印加する。データ電極Ｄ１〜Ｄｍに印加される書き込みパルスＰｗのオン／オフは、表示する各画素に応じて制御される。維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を１５５Ｖに立ち上げて正極性のパルスＶｅ２を負極性のスキャンパルスＶａに同期させて維持電極ＳＳ１〜ＳＳｎに印加する。

このとき、第１補助放電電極ＳＡ１と第２補助放電電極ＳＢとの間で補助放電が発生し、この補助放電の発生よりも数１００ｎｓ遅れてデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との間で書き込み放電が発生する。

このように、補助放電セルＲＣ及び放電セルＭＣの両方に対して、同時に同じスキャンパルスＶａを印加したにもかかわらず、補助放電セルＲＣの方が先に放電を起こすのは、放電セル構造によるところが大きい。すなわち、第１補助放電電極ＳＡ１と第２補助放電電極ＳＢは、互いに空間距離２００μｍ程度を隔てて対向しているが、その放電空間は、電極の延びる水平方向には隔壁で仕切られることなく広がっているので、外部印加電圧が加わった際にも、強い電界が広範囲で一斉に形成されて、放電確率が高まり、補助放電が書き込み放電より素早く起きると考えられる。

上記の補助放電により形成される空間電荷粒子は、１０μｓ程度持続し、この空間電荷粒子が補助放電空間ＲＳからスリットＳＴを介して隣接する主放電空間ＭＳ内へ漏れ込み、主放電空間ＭＳにおける書き込み放電を生じ易くするプライミング効果を発生させることができる。したがって、低い書き込み電圧でも安定した書き込み放電を発生させることができるとともに、時間遅れが少ない高速な書き込み放電を実現することができる。具体的には、補助放電による空間電荷粒子がないときに比べて、書き込み電圧を５〜１０Ｖだけ低下させることができるとともに、書き込み放電の時間遅れを２μｓから０．２μｓに低減することができる。なお、スリットの形状及び位置は、上記の例に特に限定されず、種々の変更が可能である。

次に、第１ラインの第１サブフィールド期間Ｔ１１の維持期間において、走査駆動回路６は、走査電極ＳＣ１に１８０Ｖの維持パルスＶｓを印加し、維持駆動回路７は、走査電極ＳＣ１の維持パルスＶｓに対して１８０°位相のずれた１８０Ｖの維持パルスＶｓを維持電極ＳＳ１〜ＳＳｎに印加し、維持放電を発生させる。

また、維持期間において、走査駆動回路６は、１８０Ｖの維持パルスＶｓを第１補助放電電極ＳＡ１に印加し、このとき、補助放電電極駆動回路８は、第２補助放電電極ＳＢの電圧を０Ｖに保持する。これにより、先の補助放電とは逆極性の放電が生じ、壁電荷を一回目の補助放電が起きる前と同様の状態に戻すことができる。この結果、次のサブフィールド、この場合、第１ラインの第２サブフィールド期間Ｔ１２の書き込み放電時においても、スキャンパルスＶａを第１補助放電電極ＳＡ１に印加することによって補助放電を起こすことができる。

次に、第１ラインの第１サブフィールド期間Ｔ１１の消去期間において、走査駆動回路６は、維持パルスＶｓよりパルス幅の短い１８０Ｖの消去パルスＶｅ１を走査電極ＳＣ１に印加して消去放電を発生させ、維持放電が停止される。この消去放電においては、通常の維持放電より放電の強さが弱く、走査電極ＳＣ１および維持電極ＳＳ１に蓄積される壁電荷量は、次の書き込み放電には十分で、かつ維持放電には不足する量に調整される。以降、第１ラインの第２〜第４サブフィールド期間Ｔ１２〜Ｔ１４において、上記と同様にして、各放電が順次行われる。

一方、第２ラインの第１サブフィールド期間Ｔ２１の補助放電及び書き込み放電期間において、走査駆動回路６は、走査電極ＳＣ２に負極性のスキャンパルスＶａを印加し、他の走査電極ＳＣ２〜ＳＣｎ及び第１補助放電電極ＳＡ１〜ＳＡｎ／２の電圧を０Ｖに保持してスキャンパルスＶａを印加しない。補助放電電極駆動回路８は、正極性の補助放電パルスＶｓｓを負極性のスキャンパルスＶａに同期させて第２補助放電電極ＳＢに印加する。データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍの電圧を７０Ｖに立ち上げて正極性の書き込みパルスＶｗを負極性のスキャンパルスＶａに同期させてデータ電極Ｄ１〜Ｄｍに印加する。維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎに正極性のパルスＶｅ２を負極性のスキャンパルスＶａに同期させて維持電極ＳＳ１〜ＳＳｎに印加する。

このとき、データ電極Ｄ１〜Ｄｍと走査電極ＳＣ２との間で書き込み放電が発生するが、第１補助放電電極ＳＡ１〜ＳＡｎ／２と第２補助放電電極ＳＢとの間の補助放電は、発生しない。ここで、第２ラインの走査電極ＳＣ２により構成される放電セルは、第１補助放電電極ＳＡ１により構成される補助放電セルすなわち上記の第１ラインの駆動により放電した補助放電セルに隣接しているため、第２ライン書き込み放電には、第１サブフィールド期間Ｔ１１における第１ラインの補助放電のプライミング効果を利用することができる。

例えば、各サブフィールド用書き込み時間Ｗ１〜Ｗ４を２．５μｓに設定した場合、第１ラインの第１フィールドの補助放電の発生時から第２ラインの第１フィールドの書き込み放電の発生時までの期間は１０μｓとなり、第１ラインの第１フィールドの補助放電のプライミング効果を第２ラインの第１フィールドの書き込み放電に充分に利用することができる。

このように、第２ラインの書き込みに対しては、先に発生した補助放電により残留している空間電荷粒子のプライミングを利用するため、第２ラインの書き込み時には、補助放電は発生させない。すなわち、各補助放電セルは、１ラインおきに印加されるスキャンパルスＶａにより補助放電を順次起こし、この補助放電が隣接する放電セルの書き込み放電に利用され、以降、奇数ラインは第１ラインと同様に駆動され、偶数ラインは第２ラインと同様に駆動され、ラインごとに書き込み放電の発生前に補助放電が行われ、補助放電によるプライミング効果を利用して書き込み放電を安定且つ容易に発生させることができる。

上記のように、本実施の形態では、補助放電セルを補助放電させ、この補助放電を利用して放電セルに書き込み放電を発生させているので、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができる。また、書き込み放電が完了した放電セルから維持放電を順次発生させ、書き込み放電から長時間を空けずに（例えば、少なくとも１０μｓ以内に）維持放電を発生させているので、他のラインの書き込み完了を待つような無駄な時間を浪費することなく、各サブフィールドの書き込み放電と維持放電とを高速なサイクルで回転させることができ、１フィールド期間に設定可能なサブフィールドの数を増加させて表示階調をきめ細かく設定することができる。さらに、サブフィールドの重み付けを細かく設定することができるので、階調表示する際のサブフィールドの組み合わせの冗長性を向上することができ、発光間隔の時間飛びを少なくして動画擬似輪郭を低減することができる。

次に、図１に示すプラズマディスプレイ装置を用いて複数ラインのうち隣接する所定数のラインを１ブロックとしてブロックごとに書き込み放電を発生させた後に、書き込み放電が完了したブロックから順次維持放電を発生させる駆動方法について説明する。

図６は、ブロックごとに書き込み放電を発生させた後に、書き込み放電が完了したブロックから順次維持放電を発生させるアドレス・サステイン同時駆動方式の一例を示すタイミングチャートである。図６の例では、ｎ本のライン（ｎ本の走査電極ＳＡ１〜ＳＡｎ）のうち８本のラインを１ブロックとしてブロックごとに書き込み放電を発生させた後に、書き込み放電が完了したブロックから順次維持放電を発生させる。なお、１ブロックの本数はこの例に特に限定されず、種々の変更が可能である。

図６に示すように、１フィールド期間の最初に初期化期間ＳＴが設けられ、残りの期間がサブフィールドの書き込み割り当て単位時間ＷＤ１〜ＷＤ６，…を単位として分割される。各サブフィールドの書き込み割り当て単位時間ＷＤ１〜ＷＤ６，…は、第１サブフィールドＳＦ１の書き込み放電を行うための第１サブフィールド用書き込み時間Ｗ１、第２サブフィールドＳＦ２の書き込み放電を行うための第２サブフィールド用書き込み時間Ｗ２、第３サブフィールドＳＦ３の書き込み放電を行うための第３サブフィールド用書き込み時間Ｗ３、及び第４サブフィールドＳＦ４の書き込み放電を行うための第４サブフィールド用書き込み時間Ｗ４から構成される。

まず、初期化期間ＳＴにおいて、第１ライン〜第ｎラインに対して、データ書き込み駆動回路４、走査駆動回路６及び維持駆動回路７により、データ電極ＤＤ、走査電極ＳＣ及び維持電極ＳＳの壁電荷を調整する初期化放電が行われ、走査駆動回路６及び補助放電電極駆動回路８により、第１補助放電電極ＳＡ及び第２補助放電電極ＳＢの壁電荷を調整する初期化放電が行われる。

次に、第１〜第８ライン（走査電極ＳＣ１〜ＳＣ８により構成される８本の放電ライン部）から構成される第１ブロックの動作について説明する。最初の書き込み割り当て単位時間ＷＤ１において、第１サブフィールド用書き込み時間Ｗ１には、第１サブフィールドの補助放電及び書き込み放電を行うための補助放電及び書き込み期間ＲＷ、第１サブフィールドの維持放電を行うための維持放電期間ＳＵ及び第１サブフィールドの消去放電を行うための消去期間ＥＲが順次設定される。

まず、第１ブロックに対して、補助放電及び書き込み期間ＲＷにおいて、走査駆動回路６及び補助放電電極駆動回路８により走査電極間の第１補助放電電極ＳＡ及び第２補助放電電極ＳＢ間で第１サブフィールドの補助放電が順次行われ、データ書き込み駆動回路４及び走査駆動回路６により、補助放電の発生直後に奇数ラインのデータ電極ＤＤ及び走査電極ＳＣ間で第１サブフィールドの書き込み放電が発生し、奇数ラインに対し発生した補助放電を利用して偶数ラインのデータ電極ＤＤ及び走査電極ＳＣ間で第１サブフィールドの書き込み放電が順次発生する。次に、維持放電期間ＳＵにおいて、走査駆動回路６及び維持駆動回路７により走査電極ＳＣ及び維持電極ＳＳ間で第１サブフィールドの維持放電が一括して行われ、最後に、消去期間ＥＲにおいて、走査駆動回路６及び維持駆動回路７により走査電極ＳＣ及び維持電極ＳＳ間で第１サブフィールドの消去放電が一括して行われる。

次に、２番目の書き込み割り当て単位時間ＷＤ２の第２サブフィールド用書き込み時間Ｗ２には、第１ブロックに対して、第２サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、第３サブフィールド用書き込み時間Ｗ２には、第２サブフィールドの維持放電期間ＳＵ及び消去期間ＥＲが設定される。

ここで、第１ブロックに対して、補助放電及び書き込み期間ＲＷにおいて第２サブフィールドの補助放電が行われ、この補助放電の発生直後又はこの補助放電を利用して第２サブフィールドの書き込み放電が発生し、２つの維持放電期間ＳＵにおいて第２サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第２サブフィールドの消去放電が行われる。

次に、３番目の書き込み割り当て単位時間ＷＤ３の第３サブフィールド用書き込み時間Ｗ３には、第３サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、第４サブフィールド用書き込み時間Ｗ４には、第３サブフィールドの維持放電期間ＳＵが設定される。また、４番目の書き込み割り当て単位時間ＷＤ４の第１サブフィールド用書き込み時間Ｗ１には、第３サブフィールドの維持放電期間ＳＵが設定され、第２サブフィールド用書き込み時間Ｗ２には、第３サブフィールドの維持放電期間ＳＵ及び消去期間ＥＲが設定される。

ここで、第１ブロックに対して、補助放電及び書き込み期間ＲＷにおいて第３サブフィールドの補助放電が行われ、この補助放電の発生直後又はこの補助放電を利用して第３サブフィールドの書き込み放電が発生し、４つの維持放電期間ＳＵにおいて第３サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第３サブフィールドの消去放電が行われる。

最後に、４番目の書き込み割り当て単位時間ＷＤ４の第４サブフィールド用書き込み時間Ｗ４には、第４サブフィールドの補助放電及び書き込み期間ＲＷ及び維持放電期間ＳＵが設定され、５番目の書き込み割り当て単位時間ＷＤ５の第１乃至第４サブフィールド用書き込み時間Ｗ１〜Ｗ４にはそれぞれ、第４サブフィールドの維持放電期間ＳＵが設定される。また、６番目の書き込み割り当て単位時間ＷＤ６の第１及び第２サブフィールド用書き込み時間Ｗ１，Ｗ２にはそれぞれ、第４サブフィールドの維持放電期間ＳＵが設定され、第３サブフィールド用書き込み時間Ｗ３には、第４サブフィールドの維持放電期間ＳＵ及び消去期間ＥＲが設定される。

ここで、第１ブロックに対して、補助放電及び書き込み期間ＲＷにおいて第４サブフィールドの補助放電が行われ、この補助放電の発生直後又はこの補助放電を利用して第４サブフィールドの書き込み放電が発生し、８つの維持放電期間ＳＵにおいて第４サブフィールドの維持放電が行われ、消去期間ＥＲにおいて第４サブフィールドの消去放電が行われる。

次に、第２ブロックに対しては、２番目の書き込み割り当て単位時間ＷＤ２から第１ラインと同様の動作が行われ、以降、書き込み割り当て単位時間をブロックごとにずらして各ブロックの放電動作が順次実行され、ブロックごとに補助放電が行われ、補助放電の発生直後又はこの補助放電を利用して書き込み放電が発生し、続いて維持放電が開始される。

この場合も、ブロックごとに、補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了したブロックから順次維持放電を発生させているので、駆動回路を簡略化することができるとともに、１フィールドに割り当て可能なサブフィールドの数をより増加させることができる。

次に、本発明の第２の実施の形態によるプラズマディスプレイ装置について説明する。図７は、本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。図７に示すプラズマディスプレイ装置と図１に示すプラズマディスプレイ装置とで異なる点は、複数の第２補助放電電極ＳＢと同様に、複数の第１補助放電電極ＳＡが共通接続され、第１補助放電電極ＳＡを駆動する第１補助放電電極駆動回路１０が追加され、第２補助放電電極ＳＢを駆動する補助放電電極駆動回路８が第２補助放電電極駆動回路１１に変更されるとともに、駆動タイミング制御回路３が駆動タイミング制御回路３ａに変更された点である。その他の点は図１に示すプラズマディスプレイ装置と同様であるので、同一部分には同一符号を付して詳細な説明を省略する。

駆動タイミング制御回路３ａは、同期処理回路２から出力される同期信号等を基に各種駆動タイミング信号を発生し、データ書き込み駆動回路用の駆動タイミング信号をデータ書き込み駆動回路４へ与え、初期化及び維持駆動回路用の駆動タイミング信号を初期化及び維持駆動回路５へ与え、走査駆動回路用の駆動タイミング信号を走査駆動回路６へ与え、維持駆動回路用の駆動タイミング信号を維持駆動回路７へ与え、第１及び第２補助放電電極駆動回路用の駆動タイミング信号を第１及び第２補助放電電極駆動回路１０，１１へ与える。

第１補助放電電極駆動回路１０は、第１補助放電電極駆動回路用の駆動タイミング信号を基準にしてセットアップパルス、補助放電パルスを出力して複数の第１補助放電電極ＳＡを同時に駆動する。第２補助放電電極駆動回路１１は、第２補助放電電極駆動回路用の駆動タイミング信号を基準にして補助放電パルスを出力して複数の第２補助放電電極ＳＢを同時に駆動する。

本実施の形態では、第１及び第２補助放電電極駆動回路１０，１１が補助駆動手段及び補助放電電極駆動手段の一例に相当し、第１補助放電電極駆動回路１０が第１補助放電電極駆動手段の一例に相当し、第２補助放電電極駆動回路１１が第２補助放電電極駆動手段の一例に相当し、その他の点は第１の実施の形態と同様である。

次に、上記のように構成されたプラズマディスプレイ装置の動作について説明する。図８は、図７に示すプラズマディスプレイ装置に用いられるアドレス・サステイン同時駆動方式よる駆動波形の一例を示す図である。図８では、第１補助放電電極ＳＡ、第２補助放電電極ＳＢ、データ電極Ｄ１〜Ｄｍ、走査電極ＳＣ１〜ＳＣｎ及び維持電極ＳＳ１〜ＳＳｎの各駆動電圧が示されており、ここで、ｎは任意の整数である。

まず、初期化期間ＳＴにおいて、データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍの電圧を０Ｖに保持する。走査駆動回路６は、セットアップパルスＶｒを印加して走査電極ＳＣ１〜ＳＣｎの電圧を０Ｖから２００Ｖに立ち上げた後にランプ波形により２００Ｖから４００Ｖまで順次上昇させ、その後、４００Ｖから２００Ｖまで立ち下げ、さらにセットアップパルスＶｂを印加してランプ波形により２００Ｖから−９０Ｖまで順次降下させる。維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を０Ｖに保持し、走査電極ＳＣ１〜ＳＣｎの電圧が４００Ｖから２００Ｖへ立ち下げられたときに、セットアップパルスＶｅを印加して維持電極ＳＳ１〜ＳＳｎの電圧を１５０Ｖに立ち上げて保持する。このとき、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＳ１〜ＳＳｎ及びデータ電極Ｄ１〜Ｄｍとの間で初期化放電が発生し、各電極の壁電荷が調整される。

その後、データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍを０Ｖに保持し、走査駆動回路６は、走査電極ＳＣ１〜ＳＣｎの電圧を−９０Ｖから０Ｖに立ち上げて保持し、維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を０Ｖに立ち下げて保持する。

また、初期化期間ＳＴにおいて、第１補助放電電極駆動回路１０は、走査電極ＳＣ１〜ＳＣｎと同様に、セットアップパルスＶｒを印加して第１補助放電電極ＳＡの電圧を０Ｖから２００Ｖに立ち上げた後にランプ波形により２００Ｖから４００Ｖまで順次上昇させ、その後、４００Ｖから２００Ｖまで立ち下げ、さらにセットアップパルスＶｂを印加してランプ波形により２００Ｖから−９０Ｖまで順次降下させる。第２補助放電電極駆動回路１１は、第２補助放電電極ＳＢの電圧を０Ｖに保持する。このとき、第１補助放電電極ＳＡと第２補助放電電極ＳＢとの間で初期化放電が発生し、各電極の壁電荷が調整される。

ここで、第１補助放電電極ＳＡに１フィールド期間に１回印加する最高４００Ｖ程度の高電圧パルスは、走査電極ＳＣ１〜ＳＣｎの初期化放電時に印加するパルスと同様の波形及び電圧でよく、このタイミングで第２補助放電電極ＳＢに印加するパルスも、維持電極ＳＳ１〜ＳＳｎに印加する初期化放電時のパルスと同様の波形及び電圧でよい。この高電圧パルスの印加により、放電セルにおける初期化放電と同様に、第１補助放電電極ＳＡ及び第２補助放電電極ＳＢ上並びにその周辺に蓄積した余分な電荷が消去されるとともに、両電極間の壁電荷が調整され、後続の補助放電を安定且つ容易に発生させることができる。

その後、第１ラインの第１サブフィールド期間Ｔ１１の前に、第１補助放電電極駆動回路１０は、第１補助放電電極ＳＡの電圧を−９０Ｖから０Ｖに立ち上げて保持した後、第１補助放電電極ＳＡの電圧を０Ｖから−１００Ｖに立ち下げて書き込みパルスＶｗ（又はスキャンパルスＶａ）と同じパルス幅を有する負極性の初期補助放電パルスＶｓａを第１補助放電電極ＳＡに印加する。第２補助放電電極駆動回路１１は、負極性の初期補助放電パルスＶｓａと同じパルス幅を有する正極性の補助放電パルスＶｓｂを負極性の補助放電パルスＶｓａに同期させて第２補助放電電極ＳＢに印加する。このとき、第１補助放電電極ＳＡと第２補助放電電極ＳＢとの間で補助放電が発生する。

この補助放電は、全ての第１補助放電電極ＳＡに共通に印加されるパルスと全ての第２補助放電電極ＳＡに共通に印加されるパルスとの間で行われるので、全補助放電セルに対して同じ動作が一斉に起きることになる。二回目の補助放電は、一回目と逆極性の電圧を各電極に印加して放電を持続させ、三回目以降の放電は、一回目と二回目の放電プロセスの繰り返しとなる。この場合の印加電圧は、第１補助放電電極ＳＡでは０Ｖ（１８０Ｖ）、第２補助放電電極ＳＢでは１８０Ｖ（０Ｖ）となる。

次に、第１ラインの第１サブフィールドＴ１１において、走査駆動回路６は、走査電極ＳＣ１の電圧を−１００Ｖに立ち下げて負極性のスキャンパルスＶａを走査電極ＳＣ１に印加し、他の走査電極ＳＣ２〜ＳＣｎの電圧を０Ｖに保持して書き込みパルスを印加しない。データ書き込み駆動回路４は、データ電極Ｄ１〜Ｄｍの電圧を７０Ｖに立ち上げて正極性の書き込みパルスＶｗを負極性のスキャンパルスＶａに同期させてデータ電極Ｄ１〜Ｄｍに印加する。維持駆動回路７は、維持電極ＳＳ１〜ＳＳｎの電圧を１５５Ｖに立ち上げて正極性のパルスＶｅ２を負極性のスキャンパルスＶａに同期させて維持電極ＳＳ１〜ＳＳｎに印加する。このように、スキャンパルスＶａと書き込みパルスＶｗとが同時に印加されると、走査電極ＳＣ１とデータ電極Ｄ１〜Ｄｍとの交点の放電セルＭＣで書き込み放電が発生する。

上記のようにして、第１ラインでは、第１補助放電電極ＳＡと第２補助放電電極ＳＢとの間で補助放電が発生した直後に、走査電極ＳＣ１とデータ電極Ｄ１〜Ｄｍとの間で書き込み放電を発生させることができる。この補助放電により形成される空間電荷粒子は、１０μｓ程度持続し、この空間電荷粒子が補助放電空間ＲＳからスリットＳＴを介して隣接する主放電空間ＭＳ内へ漏れ込み、主放電空間ＭＳにおける書き込み放電を生じ易くするプライミング効果を発生させることができる。このプライミング効果により、低い電圧の書き込み電圧でも安定した書き込み放電を発生させることができるとともに、時間遅れが少ない高速な放電が実現できる。具体的には、補助放電による空間電荷粒子がないときに比べて、書き込み電圧を５〜１０Ｖだけ低下させることができるとともに、書き込み放電の時間遅れを２μｓから０．２μｓに低減することができる。

次に、第１ラインの第１サブフィールド期間Ｔ１１の維持期間において、走査駆動回路６は、走査電極ＳＣ１に１８０Ｖの維持パルスＶｓを印加し、維持駆動回路７は、走査電極ＳＣ１の維持パルスＶｓに対して１８０°位相のずれた１８０Ｖの維持パルスＶｓを維持電極ＳＳ１〜ＳＳｎに印加し、維持放電を発生させる。次に、消去期間において、走査駆動回路６は、維持パルスＶｓよりパルス幅の短い１８０Ｖの消去パルスＶｅ１を走査電極ＳＣ１に印加して消去放電を発生させ、維持放電が停止される。以降、第１ラインの第２〜第４サブフィールド期間Ｔ１２〜Ｔ１４において、上記と同様にして、各放電が順次行われる。

上記のように、本実施の形態でも、第１の実施形態と同様の効果を得ることができるとともに、独立した第１及び第２補助放電電極駆動回路１０，１１により第１及び第２補助放電パルスを第１及び第２補助放電電極ＳＡ，ＳＢにそれぞれ印加することができるので、補助放電セルにおける補助放電をより安定に発生させることができる。

なお、本実施の形態においても、第１の実施の形態と同様に、ブロックごとに、補助放電を利用して放電セルに書き込み放電を発生させ、書き込み放電が完了したブロックから順次維持放電を発生させるようにしてもよく、この場合も、同様の効果を得ることができる。

また、上記の各実施の形態では、アドレス・サステイン同時駆動方式を用いているが、本発明によるＰＤＰは、ＡＤＳ（Address and Display-period Separated; アドレス・表示期間分離）方式等の他の駆動方式にも同様に適用できる。

本発明に係るプラズマディスプレイ装置は、補助放電セルによる補助放電のプライミング効果を確実に利用して書き込み放電を安定に発生させることができ、１フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置等として有用である。

本発明の第１の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。 図１に示すＰＤＰの分解斜視図である。 図１に示すプラズマディスプレイ装置に用いられるアドレス・サステイン同時駆動方式の一例を説明するための図である。 図３に示すアドレス・サステイン同時駆動方式の詳細なタイミングチャートである。 図４に示すアドレス・サステイン同時駆動方式による駆動波形の一例を示す図である。 ブロックごとに書き込み放電を発生させた後に、書き込み放電が完了したブロックから順次維持放電を発生させるアドレス・サステイン同時駆動方式の一例を示すタイミングチャートである。 本発明の第２の実施の形態によるプラズマディスプレイ装置の構成を示すブロック図である。 図７に示すプラズマディスプレイ装置に用いられるアドレス・サステイン同時駆動方式よる駆動波形の一例を示す図である。

符号の説明

１ 映像信号処理回路
２ 同期処理回路
３，３ａ 駆動タイミング制御回路
４ データ書き込み駆動回路
５ 初期化及び維持駆動回路
６ 走査駆動回路
７ 維持駆動回路
８ 補助放電電極駆動回路
９ プラズマディスプレイパネル
１０ 第１補助放電電極駆動回路
１１ 第２補助放電電極駆動回路
ＭＣ 放電セル
ＲＣ 補助放電セル
Ｄ１〜Ｄ１６，ＤＤ データ電極
ＳＣ１〜ＳＣｎ，ＳＣ 走査電極
ＳＳ１〜ＳＳｎ、ＳＳ 維持電極
ＳＡ１〜ＳＡｎ／２，ＳＡ 第１補助放電電極
ＳＢ 第２補助放電電極
ＳＴ スリット
ＢＳ ブラックストライプ

Claims (14)

1. １フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置であって、
   マトリックス状に配置された複数の放電セルと、前記放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルと、
   前記補助放電セルを補助放電させる補助駆動手段と、
   前記補助駆動手段による前記補助放電セルの補助放電を利用して前記放電セルに書き込み放電を発生させ、書き込み放電が完了した放電セルから維持放電を順次発生させる駆動手段とを備えることを特徴とするプラズマディスプレイ装置。
2. 前記表示パネルは、前記放電セルが走査線方向に一列に配置された複数の放電ライン部を含み、
   前記駆動手段は、前記放電ライン部ごとに、前記補助駆動手段による前記補助放電セルの補助放電を利用して前記放電セルに書き込み放電を発生させ、書き込み放電が完了した放電セルから維持放電を順次発生させることを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記表示パネルは、前記放電セルが走査線方向に一列に配置された複数の放電ライン部を含み、
   前記駆動手段は、前記複数の放電ライン部のうち隣接する所定数の放電ライン部を１ブロックとしてブロックごとに、前記補助駆動手段による前記補助放電セルの補助放電を利用して前記放電セルに書き込み放電を発生させ、書き込み放電が完了したブロックから維持放電を順次発生させることを特徴とする請求項１記載のプラズマディスプレイ装置。
4. 前記表示パネルは、前記補助放電セルが走査線方向に一列に配置された複数の補助放電ライン部を含み、
   前記補助放電ライン部は、隣接する放電ライン部間に１つ置きに形成されることを特徴とする請求項１〜３のいずれかに記載のプラズマディスプレイ装置。
5. 前記補助放電セルは、前記放電セル間に配置された遮光体部に形成されることを特徴とする請求項１〜４のいずれかに記載のプラズマディスプレイ装置。
6. 前記表示パネルは、
   第１の基板上に形成された複数の走査電極と、
   前記第１の基板上に前記走査電極とそれぞれ対になるように形成された複数の維持電極と、
   前記第１の基板上に前記走査電極及び前記維持電極と平行に形成された複数の第１補助放電電極と、
   前記第１の基板に対向して配置される第２の基板上に前記走査電極及び前記維持電極と直交する方向に形成された複数の書き込み電極と、
   前記第２の基板上に前記第１補助放電電極とそれぞれ対になるように形成された複数の第２補助放電電極とを備えることを特徴とする請求項１〜５のいずれかに記載のプラズマディスプレイ装置。
7. 前記放電セルは、前記書き込み電極と前記走査電極及び前記維持電極とが交わる位置に当該放電セルを区画する隔壁を設けて形成され、前記放電セルと前記補助放電セルとの間の隔壁に開口部が形成されることを特徴とする請求項６記載のプラズマディスプレイ装置。
8. 前記第１補助放電電極は、前記走査電極に対して１つ置きに設けられるともに、隣接する走査電極のうち一方側の走査電極に接続され、
   前記複数の第２補助放電電極は、共通接続され、
   前記補助駆動手段は、前記駆動手段により前記走査電極に印加されるスキャンパルスが前記第１補助放電電極に印加されたときに前記スキャンパルスと逆極性の補助放電パルスを前記第２補助放電電極に印加して前記第１及び第２補助放電電極間で補助放電を発生させる補助放電電極駆動手段を含むことを特徴とする請求項６又は７記載のプラズマディスプレイ装置。
9. 前記駆動手段は、前記走査電極の壁電荷を調整するためのセットアップパルスを前記走査電極に印加するとともに、当該走査電極に接続されている第１補助放電電極に前記セットアップパルスを印加することを特徴とする請求項８記載のプラズマディスプレイ装置。
10. 前記複数の第１補助放電電極は、共通接続され、
    前記複数の第２補助放電電極は、共通接続され、
    前記補助駆動手段は、前記書き込み放電が発生する前に前記複数の第１及び第２補助放電電極間で補助放電を発生させる補助放電電極駆動手段を含むことを特徴とする請求項６又は７記載のプラズマディスプレイ装置。
11. 前記補助放電電極駆動手段は、
    前記補助放電により蓄積された電荷を反転させるための第１補助放電パルスを前記複数の第１補助放電電極に印加する第１補助放電電極駆動手段と、
    前記書き込み放電が発生する前に補助放電を発生させるための第２補助放電パルスを前記複数の第２補助放電電極に印加する第２補助放電電極駆動手段とを含むことを特徴とする請求項１０記載のプラズマディスプレイ装置。
12. 前記第１補助放電電極駆動手段は、１フィールド期間内の最初のサブフィールドにおいて、前記第２補助放電パルスが印加されたときに前記第２補助放電パルスと逆極性の初期補助放電パルスを前記複数の第１補助放電電極に印加することを特徴とする請求項１１記載のプラズマディスプレイ装置。
13. マトリックス状に配置された複数の放電セルと、前記放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルと、
    前記補助放電セルを補助放電させる補助駆動手段と、
    前記補助駆動手段による前記補助放電セルの補助放電を利用して前記放電セルに書き込み放電を発生させる駆動手段とを備え、
    前記放電セルは、前記書き込み電極と前記走査電極及び前記維持電極とが交わる位置に当該放電セルを区画する隔壁を設けて形成され、前記放電セルと前記補助放電セルとの間の隔壁に開口部が形成されることを特徴とするプラズマディスプレイ装置。
14. マトリックス状に配置された複数の放電セルと、前記放電セルに隣接して配置された複数の補助放電セルとを有する表示パネルを備え、１フィールドを複数のサブフィールドに分割して階調表示を行うプラズマディスプレイ装置の駆動方法であって、
    前記補助放電セルを補助放電させるステップと、
    前記補助放電セルの補助放電を利用して前記放電セルに書き込み放電を発生させるステップと、
    前記書き込み放電が完了した放電セルから維持放電を順次発生させるステップとを含むことを特徴とするプラズマディスプレイ装置の駆動方法。