JP2005116891A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005116891A
JP2005116891A JP2003351076A JP2003351076A JP2005116891A JP 2005116891 A JP2005116891 A JP 2005116891A JP 2003351076 A JP2003351076 A JP 2003351076A JP 2003351076 A JP2003351076 A JP 2003351076A JP 2005116891 A JP2005116891 A JP 2005116891A
Authority
JP
Japan
Prior art keywords
drain layer
gate electrode
layer
semiconductor substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003351076A
Other languages
English (en)
Inventor
Eiji Nishibe
栄次 西部
Toshisuke Yatsuyanagi
俊祐 八柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003351076A priority Critical patent/JP2005116891A/ja
Priority to TW093128980A priority patent/TWI238530B/zh
Priority to US10/958,682 priority patent/US20050116285A1/en
Priority to KR1020040080381A priority patent/KR20050034561A/ko
Priority to CN200410092152.5A priority patent/CN1606172A/zh
Publication of JP2005116891A publication Critical patent/JP2005116891A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高耐圧ＭＯＳトランジスタの動作耐圧を向上する。
【解決手段】Ｎ−型ドレイン層４ｂをゲート電極５の下にオーバーラップさせてＰ型半導体基板１の表面に形成し、Ｎ−型ドレイン層４ｂにゲート電極５に加えるゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したときに、ゲート電極５の下のＮ−型ドレイン層４ｂ部分の表面を空乏化させるようにした。これにより、ＭＯＳトランジスタに流れるチャネル電流Ｉｅは、Ｎ−型ドレイン層４ｂ端の表面の電界集中部分にぶつかるのを回避してその空乏層７の下方のＮ−型ドレイン層４ｂを流れるようになるため、基板電流Ｉｓｕｂが低減され、動作耐圧が向上する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、高耐圧ＭＯＳトランジスタの構造及びその製造方法に関する。
図４は、従来例のＮチャネル型高耐圧ＭＯＳトランジスタの構造を示す断面図である。Ｐ型シリコン基板５０上に、ゲート絶縁膜５１を介してゲート電極５２が形成されている。ゲート電極５２の側壁には絶縁膜から成るサイドウオールスペーサ５３が形成されている。また、Ｎ−型ソース層５４ａ及びＮ＋型ソース層５４ｂから成るソース層５４、Ｎ−型ドレイン層５５ａ及びＮ＋型ドレイン層５５ｂから成るドレイン層５５が形成されている。
この高耐圧ＭＯＳトランジスタは、ゲート電極５２に隣接してＮ−型ドレイン層５５ａを設け、ゲート電極５２から離れた位置に、Ｎ＋型ドレイン層５５ｂを設けることで、ドレイン電界を緩和し、高いドレイン耐圧を得ようとするものである。
なお、この種の高耐圧ＭＯＳトランジスタについては例えば以下の特許文献１に記載されている。
特開平５−２１８０７０号公報
しかしながら、上述した従来の高耐圧ＭＯＳトランジスタでは、動作耐圧（ＭＯＳトランジスタがオンしている時のドレイン耐圧）が低いという問題があった。特に、ゲート・ソース間電圧Ｖｇｓが低く、ドレイン・ソース間電圧Ｖｄｓが高い時に、ドレイン端の表面に電界が集中し、この電界集中部分にトランジスタのチャネル電流経路がぶつかると、いわゆる衝突電離現象（インパクトイオン化現象）が発生する。これにより、大きな基板電流Ｉｓｕｂが生じ、動作耐圧が劣化していた。
そこで、本発明は、高耐圧ＭＯＳトランジスタの動作時の基板電流Ｉｓｕｂを極力低減し、その動作耐圧を向上させるものである。
本発明の半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の下にオーバーラップして前記半導体基板の表面に形成された低濃度ドレイン層と、前記半導体基板の表面に形成された高濃度ドレイン層と、前記半導体基板の表面に形成されたソース層と、を有し、前記高濃度ドレイン層に前記ゲート電極に加えるゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したときに、前記ゲート電極の下の前記低濃度ドレイン層部分の表面を空乏化させるようにしたことを特徴とするものである。
また、上記構成に加えて、前記高濃度ドレイン層が前記ゲート電極の端から離れた位置に配置されていることを特徴とするものである。
また、本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する第１の工程と、前記半導体基板の表面に低濃度ドレイン層を形成する第２の工程と、前記ゲート絶縁膜上に前記低濃度ドレイン層と部分的にオーバーラップしたゲート電極を形成する第３の工程と、前記半導体基板の表面に高濃度ドレイン層を形成する第３の工程と、を有することを特徴とするものである。
また、前記第４の工程は、前記高濃度ドレイン層を前記ゲート電極の端から離れた位置に形成することを特徴とするものである。
本発明によれば、低濃度ドレイン層を前記ゲート電極の下にオーバーラップさせて前記半導体基板の表面に形成し、前記高濃度ドレイン層に前記ゲート電極に加えるゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したときに、前記ゲート電極の下の前記低濃度ドレイン層部分の表面を空乏化させるようにしたので、ＭＯＳトランジスタに流れるチャネル電流は、ドレイン端表面の電界集中部分にぶつかるのを回避してその空乏層の下方の低濃度ドレイン層を流れるようになるため、基板電流Ｉｓｕｂが低減され、動作耐圧が向上する。また、チャネル電流は半導体基板の表面から離れた空乏層の下方を流れるようになるため、チャネル電流を担うキャリアの表面散乱も減少し、トランジスタの駆動能力も向上するという効果も奏する。
さらに、高濃度ドレイン層をゲート電極の端から離れた位置に配置したので、ゲート電極の端における強い電界の影響によるドレインリーク電流ＧＩＤＬ（Gate Induced Drain Leakage current）の発生が防止され、動作耐圧をさらに向上することができる。
次に、本発明を実施するための最良の形態（以下、実施形態という）について説明する。本発明の実施形態に係る半導体装置及びその製造方法ついて図面を参照しながら説明する。まず、第１の実施形態について図１及び図２を参照しながら説明する。図１はこの半導体装置の製造方法を示す断面図である。
図１（ａ）に示すように、Ｐ型半導体基板１（例えば、Ｐ型シリコン基板）の表面に熱酸化等によりゲート絶縁膜２を形成する。そして、Ｐ型半導体基板１の表面に、Ｎ−型ソース層３ａ及びＮ−型ドレイン層４ａを互いに離間して形成する。本工程では、マスクを用いてリンのようなＮ型不純物をＰ型半導体基板１の表面に低濃度にイオン注入し、その後熱拡散を行うことで、Ｎ−型ソース層３ａ及びＮ−型ドレイン層４ａを形成する。
次に、図１（ｂ）に示すように、ゲート絶縁膜２上にＮ−型ソース層３ａ及びＮ−型ドレイン層４ａと部分的にオーバーラップしたゲート電極５を形成する。そして、ゲート電極５の側面にサイドウオールスペーサ５を形成する。本工程は、まず、全面にＬＰＣＶＤ法によりポリシリコン層を堆積し、これにリン等の不純物をドープして低抵抗化した後に、このポリシリコン層を選択的にエッチングしてゲート電極５を形成する。その後、全面にＬＰＣＶＤ法によりシリコン酸化膜を堆積し、このシリコン酸化膜を異方性エッチングすることでゲート電極５の側面にサイドウオールスペーサ５を形成する。
次に、図１（ｃ）に示すように、リンのようなｎ型不純物をＰ型シリコン基板１の表面に高濃度にイオン注入し、ゲート電極５の端に隣接してＮ＋型ソース層３ｂ及びＮ＋型ドレイン層３ｂを形成する。この高耐圧ＭＯＳトランジスタのソース層３は、Ｎ−型ソース層３ａ及びＮ＋型ソース層３ｂから成り、ドレイン層３は、Ｎ−型ドレイン層３ａ及びＮ＋型ドレイン層３ｂから成る。
この高耐圧ＭＯＳトランジスタの動作について図２を参照しながら説明する。図２は、高耐圧ＭＯＳトランジスタの動作時のドレイン付近の状態を示す断面図である。Ｎ＋ドレイン層４ｂにドレイン電圧Ｖｄを印加し、ゲート電極５にゲート電極Ｖｇを加える。
このとき、ゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したとき（Ｖｄｓ＞Ｖｇｓ）、ゲート電極５の下にオーバーラップしているＮ−型ドレイン層４ａ部分の表面には、表面空乏層７が生じる。すると、高耐圧ＭＯＳトランジスタに流れるチャネル電流Ｉｅ（電子電流）は、Ｎ−型ドレイン層４ａ端表面の電界集中部分にぶつかるのを回避して、その表面空乏層７の下方のＮ−型ドレイン層４ａの深い領域を流れるようになるため、基板電流Ｉｓｕｂが低減され、動作耐圧が向上する。
次に、第２の実施形態について図３を参照しながら説明する。図３は、本発明の第２の実施形態に係る半導体装置の断面図である。第１の実施形態では、Ｎ＋型ソース層３ｂ及びＮ＋型ドレイン層４ｂは、ゲート電極５の端に隣接して形成されていた。このため、ゲート電極５の端における強い電界の影響によるドレインリーク電流ＧＩＤＬ（Gate Induced Drain Leakage current）が発生するという問題がある。そこで、本実施形態では、Ｎ＋型ドレイン層４ｂをゲート電極５の端から離れた位置に形成するようにした。
なお、第１及び第２の実施形態において、ソース層３は、低濃度層、すなわちＮ−型ソース層３ａを有しているが、Ｎ＋型ソース層３ｂのみを有した単一ソース層構造であってもよい。
本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態による半導体装置の動作時のドレイン付近の状態を示す断面図である。 本発明の第２の実施形態に係る半導体装置を説明する断面図である。 従来例に係る半導体装置を説明する断面図である。

Claims (4)

  1. 半導体基板と、
    前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の下にオーバーラップして前記半導体基板の表面に形成された低濃度ドレイン層と、
    前記半導体基板の表面に形成された高濃度ドレイン層と、
    前記半導体基板の表面に形成されたソース層と、
    を有し、前記高濃度ドレイン層に前記ゲート電極に加えるゲート・ソース間電圧Ｖｇｓより高いドレイン・ソース間電圧Ｖｄｓを印加したときに、前記ゲート電極の下の前記低濃度ドレイン層部分の表面を空乏化させるようにしたことを特徴とする半導体装置。
  2. 前記高濃度ドレイン層が前記ゲート電極の端から離れた位置に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上にゲート絶縁膜を形成する第１の工程と、
    前記半導体基板の表面に低濃度ドレイン層を形成する第２の工程と、
    前記ゲート絶縁膜上に前記低濃度ドレイン層と部分的にオーバーラップしたゲート電極を形成する第３の工程と、
    前記半導体基板の表面に高濃度ドレイン層を形成する第４の工程と、を有することを特徴とする半導体装置の製造方法。
  4. 前記第４の工程は、前記高濃度ドレイン層を前記ゲート電極の端から離れた位置に形成することを特徴とする請求項３に記載の半導体装置の製造方法。
JP2003351076A 2003-10-09 2003-10-09 半導体装置及びその製造方法 Pending JP2005116891A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003351076A JP2005116891A (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法
TW093128980A TWI238530B (en) 2003-10-09 2004-09-24 Semiconductor device and its manufacture
US10/958,682 US20050116285A1 (en) 2003-10-09 2004-10-06 Semiconductor device and manufacturing method thereof
KR1020040080381A KR20050034561A (ko) 2003-10-09 2004-10-08 반도체 장치 및 그 제조 방법
CN200410092152.5A CN1606172A (zh) 2003-10-09 2004-10-09 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003351076A JP2005116891A (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005116891A true JP2005116891A (ja) 2005-04-28

Family

ID=34542451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003351076A Pending JP2005116891A (ja) 2003-10-09 2003-10-09 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20050116285A1 (ja)
JP (1) JP2005116891A (ja)
KR (1) KR20050034561A (ja)
CN (1) CN1606172A (ja)
TW (1) TWI238530B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212636A (ja) * 2009-03-12 2010-09-24 Sharp Corp 半導体装置及びその製造方法
JP2011029358A (ja) * 2009-07-24 2011-02-10 Ricoh Co Ltd 半導体装置
JP2011108758A (ja) * 2009-11-13 2011-06-02 Fujitsu Semiconductor Ltd 高耐圧ｍｏｓトランジスタおよび半導体集積回路装置、高耐圧半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2657588B2 (ja) * 1991-01-11 1997-09-24 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
KR100214841B1 (ko) * 1996-03-29 1999-08-02 김주용 반도체 소자 및 그의 제조방법
US5814861A (en) * 1996-10-17 1998-09-29 Mitsubishi Semiconductor America, Inc. Symmetrical vertical lightly doped drain transistor and method of forming the same
KR100601150B1 (ko) * 1997-03-28 2006-07-13 가부시키가이샤 히타치세이사쿠쇼 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치및 그 제조방법
FR2794898B1 (fr) * 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
JP4030269B2 (ja) * 2001-03-06 2008-01-09 三洋電機株式会社 半導体装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212636A (ja) * 2009-03-12 2010-09-24 Sharp Corp 半導体装置及びその製造方法
US8241985B2 (en) 2009-03-12 2012-08-14 Sharp Kabushiki Kaisha Semiconductor device having gate electrode with lower impurity concentration at edge portions than above channel and method of manufacturing the same
JP2011029358A (ja) * 2009-07-24 2011-02-10 Ricoh Co Ltd 半導体装置
JP2011108758A (ja) * 2009-11-13 2011-06-02 Fujitsu Semiconductor Ltd 高耐圧ｍｏｓトランジスタおよび半導体集積回路装置、高耐圧半導体装置

Also Published As

Publication number Publication date
US20050116285A1 (en) 2005-06-02
KR20050034561A (ko) 2005-04-14
CN1606172A (zh) 2005-04-13
TWI238530B (en) 2005-08-21
TW200520228A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
US20060001110A1 (en) Lateral trench MOSFET
JP2009239111A (ja) 半導体装置
JP2010278312A (ja) 半導体装置
JP2013045901A (ja) 半導体装置および半導体装置の製造方法
JP5715551B2 (ja) 半導体装置およびその製造方法
JP4408679B2 (ja) 半導体装置の製造方法
JP5302493B2 (ja) 半導体装置
JP5349885B2 (ja) 半導体装置およびその製造方法
JP2019176061A (ja) 半導体装置
JP2010087436A (ja) 半導体装置
JP5307966B2 (ja) 半導体装置の製造方法
JP2006173538A (ja) 半導体装置
KR100847827B1 (ko) 고전압 트랜지스터의 제조 방법
JP2009152442A (ja) 半導体装置及びその製造方法
JP4713415B2 (ja) 半導体素子
US20100102387A1 (en) Semicoductor device
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP2002261276A (ja) 半導体装置とその製造方法
JP2005116891A (ja) 半導体装置及びその製造方法
JP2007281006A (ja) 半導体装置及びその製造方法
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
JP5328775B2 (ja) 半導体装置及びその製造方法
JP5296287B2 (ja) 半導体装置
JP2009170598A (ja) 半導体装置及びその製造方法
KR100917819B1 (ko) 고전압용 반도체소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081031