JP2005084233A - Display device and method for manufacturing display device - Google Patents
Display device and method for manufacturing display device Download PDFInfo
- Publication number
- JP2005084233A JP2005084233A JP2003314170A JP2003314170A JP2005084233A JP 2005084233 A JP2005084233 A JP 2005084233A JP 2003314170 A JP2003314170 A JP 2003314170A JP 2003314170 A JP2003314170 A JP 2003314170A JP 2005084233 A JP2005084233 A JP 2005084233A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- wiring
- display device
- pixel
- capacitor line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、蓄積容量素子を有した表示装置およびその製造方法に関する。 The present invention relates to a display device having a storage capacitor element and a manufacturing method thereof.
近年、画像表示を行うために表示装置として、例えば液晶表示装置が用いられている。このような液晶表示装置は、ガラス基板を有したアレイ基板を備えている。ガラス基板上には、複数の信号線および複数の走査線が交差して配設され、信号線および走査線で囲まれた領域には画素がそれぞれ形成されている。 In recent years, for example, a liquid crystal display device has been used as a display device for performing image display. Such a liquid crystal display device includes an array substrate having a glass substrate. On the glass substrate, a plurality of signal lines and a plurality of scanning lines are arranged so as to intersect with each other, and pixels are formed in regions surrounded by the signal lines and the scanning lines, respectively.
各画素は、信号線および走査線の各交差部に設けられた薄膜トランジスタ(以下、TFTと称する)と、このTFTに接続された画素電極と、この画素電極に接続された蓄積容量素子と、を有している。蓄積容量素子は、走査線に平行な蓄積容量線と、この蓄積容量線に絶縁膜を介して重なった蓄積電極と、を有し、蓄積容量線は画素電極と接続されている。 Each pixel includes a thin film transistor (hereinafter referred to as TFT) provided at each intersection of a signal line and a scanning line, a pixel electrode connected to the TFT, and a storage capacitor element connected to the pixel electrode. Have. The storage capacitor element has a storage capacitor line parallel to the scanning line and a storage electrode overlapped with the storage capacitor line via an insulating film, and the storage capacitor line is connected to the pixel electrode.
また、液晶表示装置は、他のガラス基板上に対向電極等を形成した対向基板を備えている。所定の隙間を保持して対向配置されたアレイ基板および対向基板の間には液晶層が狭持されている。 In addition, the liquid crystal display device includes a counter substrate in which a counter electrode or the like is formed on another glass substrate. A liquid crystal layer is sandwiched between the array substrate and the counter substrate which are arranged to face each other with a predetermined gap.
上記のように構成された液晶表示装置は、大量のデータを表示するため、非常に多くの画素を必要としている。例えば、パーソナルコンピュータに用いられる液晶表示装置の画面は、複数の画素で構成されている。各画素は、赤色(R)、緑色(G)、および青色(B)の3色のいずれか1色を有している。そのため、液晶表示装置の代表的な画素数は数百万になる。昨今では、画像表示に対する要求は年々高度なものになり、画像表示の際、画素の不良で生じる点欠陥ができるだけ無いもの(少ないもの)が要求されている。 The liquid crystal display device configured as described above requires a very large number of pixels in order to display a large amount of data. For example, the screen of a liquid crystal display device used for a personal computer is composed of a plurality of pixels. Each pixel has one of three colors of red (R), green (G), and blue (B). Therefore, the typical number of pixels of the liquid crystal display device is several million. In recent years, the demand for image display has become higher year by year, and at the time of image display, there is a demand for a point defect that is as small as possible due to defective pixels (small number).
以上のように、点欠陥の少ない液晶表示装置やその製造方法を提供することが重要である。しかしながら、点欠陥の全く無い、すなわち製品歩留まりの高い液晶表示装置を得ることは非常に困難である。点欠陥が理由で製品歩留まりが高くならない場合、無駄やコスト高を招くことになる。この点欠陥は、例えば、蓄積容量線と蓄積電極とのショートに起因している。 As described above, it is important to provide a liquid crystal display device with few point defects and a manufacturing method thereof. However, it is very difficult to obtain a liquid crystal display device having no point defects, that is, a high product yield. If the product yield does not increase due to point defects, it leads to waste and high costs. This point defect is caused by, for example, a short circuit between the storage capacitor line and the storage electrode.
上記した蓄積容量線と蓄積電極とのショートに起因した点欠陥を抑制するため、液晶表示装置は1画素につき2つの蓄積容量素子を形成して構成されている(例えば、特許文献1参照)。このため、ショートした蓄積容量素子と画素電極とを切り離すことにより、点欠陥の修復が可能となる。
しかしながら、上記したように、単に1画素につき2つの蓄積容量素子を形成した場合、点欠陥があったとしてもどちらの蓄積容量素子がショートしているかの判断は困難である。そのため、上記構成された液晶表示装置は、良好な蓄積容量素子と、画素電極と、が間違って切断される恐れがある。間違って切断した場合、その修復は困難となる。 However, as described above, when only two storage capacitor elements are formed per pixel, it is difficult to determine which storage capacitor element is short-circuited even if there is a point defect. Therefore, in the liquid crystal display device configured as described above, there is a possibility that a good storage capacitor element and a pixel electrode are cut off by mistake. If it is cut by mistake, the repair becomes difficult.
この発明は以上の点に鑑みなされたもので、その目的は、製品歩留まりの高い表示装置および表示装置の製造方法を提供することにある。 The present invention has been made in view of the above points, and an object thereof is to provide a display device having a high product yield and a method for manufacturing the display device.
上記課題を解決するため、本発明の態様に係る表示装置は、複数の画素電極と、前記各画素電極に接続された複数の蓄積容量素子と、を備え、前記各画素電極および複数の蓄積容量素子をそれぞれ接続しているとともに切断可能な複数の接続配線と、前記各画素電極および1つの画素電極に接続された複数の蓄積容量素子の少なくとも1つを接続可能な接続可能配線と、を有していることを特徴としている。 In order to solve the above problems, a display device according to an aspect of the present invention includes a plurality of pixel electrodes and a plurality of storage capacitor elements connected to the pixel electrodes, and the pixel electrodes and the plurality of storage capacitors. A plurality of connection wirings each connecting and disconnecting the elements, and a connection wiring capable of connecting at least one of the pixel electrodes and a plurality of storage capacitor elements connected to one pixel electrode. It is characterized by that.
また、本発明の他の態様に係る表示装置の製造方法は、複数の画素電極と、前記各画素電極に接続された複数の蓄積容量素子と、を備え、前記各画素電極および複数の蓄積容量素子をそれぞれ接続しているとともに切断可能な複数の接続配線と、前記各画素電極および1つの画素電極に接続された複数の蓄積容量素子の少なくとも1つを接続可能な接続可能配線と、を有した表示装置の製造方法において、蓄積容量線の電位を変えて蓄積容量素子の短絡による点欠陥の有無を検査し、点欠陥が生じた個所の画素電極に接続されている複数の蓄積容量素子のうち、接続可能配線に接続された蓄積容量素子の接続配線を切断し、前記接続配線を切断した個所の点欠陥の有無を再検査し、再検査した個所に点欠陥が生じている場合、前記点欠陥が生じている個所の画素電極に接続されている蓄積容量素子のうち、前記接続可能配線に接続された蓄積容量素子以外の蓄積容量素子の接続配線を切断した後、前記接続可能配線により前記蓄積容量素子と前記画素電極とを接続することを特徴としている。 According to another aspect of the present invention, there is provided a method for manufacturing a display device, comprising: a plurality of pixel electrodes; and a plurality of storage capacitor elements connected to the pixel electrodes, the pixel electrodes and the plurality of storage capacitors. A plurality of connection wirings each connecting and disconnecting the elements, and a connection wiring capable of connecting at least one of the pixel electrodes and a plurality of storage capacitor elements connected to one pixel electrode. In the display device manufacturing method, the potential of the storage capacitor line is changed to inspect the presence or absence of a point defect due to a short circuit of the storage capacitor element, and a plurality of storage capacitor elements connected to the pixel electrode where the point defect occurs are detected. Of these, cutting the connection wiring of the storage capacitor element connected to the connectable wiring, re-inspecting the presence or absence of point defects at the location where the connection wiring was disconnected, and if there is a point defect at the re-examined location, Point defect is raw Among storage capacitor elements connected to a pixel electrode at a certain location, after disconnecting a connection wiring of a storage capacitor element other than the storage capacitor element connected to the connectable wiring, the storage capacitor element is connected by the connectable wiring And the pixel electrode are connected.
この発明によれば、製品歩留まりの高い表示装置および表示装置の製造方法を提供できる。 According to the present invention, a display device with a high product yield and a method for manufacturing the display device can be provided.
以下、図面を参照しながらこの発明の表示装置を液晶表示装置に適用した実施の形態について詳細に説明する。
図3に示すように、液晶表示装置は、柱状スペーサ6により対向配置されたアレイ基板1および対向基板2と、これら2つの基板の間に狭持された液晶層3と、を備えている。アレイ基板1および対向基板2は、透明な絶縁基板として、例えばガラス基板4、5をそれぞれ備えている。
Hereinafter, embodiments in which a display device of the present invention is applied to a liquid crystal display device will be described in detail with reference to the drawings.
As shown in FIG. 3, the liquid crystal display device includes an
アレイ基板1および対向基板2は、これら両基板の周縁部に配置されたシール材7により接合されている。アレイ基板1の外面側には、バックライト8が配置されている。このバックライト8は、アレイ基板1に対向配置された導光板9aと、この導光板の一側縁に対向配置された光源9bおよび反射板9cと、を有している。
The
図4に示すように、ガラス基板4上には、画素部11並びに、この画素部の外側に位置した走査線駆動回路12、信号線駆動回路13、および蓄積容量線駆動回路14を有している。画素部11において、ガラス基板4上には、複数の走査線15、および複数の信号線16がマトリクス状に配置されている。ガラス基板4上には、走査線15に平行な複数の蓄積容量線17が形成されている。この実施の形態において、隣接する2本の信号線16および2本の蓄積容量線17で囲まれた領域には画素18が形成されている。
As shown in FIG. 4, the
次に、画素18を1つ取り出して詳述する。
図1および図2に示すように、画素18は、画素電極21と、この画素電極に接続されたスイッチング素子としてのTFT22、第1蓄積容量素子23、および第2蓄積容量素子24を有している。
Next, one
As shown in FIGS. 1 and 2, the
図1、図2、および図5に示すように、ガラス基板4上には、半導体膜31が形成され、ガラス基板および半導体膜上にはゲート絶縁膜32が形成されている。半導体膜31と重なった各々の領域において、ゲート絶縁膜32上には、走査線15の一部を延出した2つのゲート電極33が形成されている。ゲート絶縁膜32およびゲート電極33上には、層間絶縁膜35が形成されている。
As shown in FIGS. 1, 2, and 5, a
層間絶縁膜35上には信号線16およびコンタクト配線38が形成され、これら信号線およびコンタクト配線は、ゲート絶縁膜32および層間絶縁膜の一部を貫通して半導体膜31にそれぞれ接続されている。ここで、信号線16およびコンタクト配線38は、半導体膜31のソース領域RSおよびドレイン領域RDにそれぞれ形成されている。
次いで、第1蓄積容量素子23および第2蓄積容量素子24について説明する。
図1に示すように、蓄積容量線17および第1蓄積電極41は第1蓄積容量素子23を、蓄積容量線および第2蓄積電極43は第2蓄積容量素子24を、それぞれ構成している。また、第1蓄積容量素子23および第2蓄積容量素子24は、蓄積容量線17にそれぞれ接続されている。
Next, the first
As shown in FIG. 1, the
図1、図2、および図6に示すように、ガラス基板4上に形成されたゲート絶縁膜32上には、蓄積容量線17および第1配線34が同一の導電膜で形成されている。この実施の形態において、蓄積容量線17および第1配線34はアルミニウムからなる同一の膜で形成されている。ゲート絶縁膜32、蓄積容量線17、および第1配線34上には層間絶縁膜35が形成されている。
As shown in FIGS. 1, 2, and 6, the
第1蓄積容量素子23において、層間絶縁膜35上には、蓄積容量線17に重なった第1蓄積電極41と、この第1蓄積電極に接続された第1接続配線44と、画素電極21に接続されているとともに、第1配線34に対向配置された第2配線42と、が形成されている。なお、第1蓄積電極41および蓄積容量線17は、絶縁膜としての層間絶縁膜35を介して対向配置されていることはいうまでもない。第1配線34および第2配線42は、画素電極21および第1蓄積電極41を接続可能な接続可能配線46として機能する。
In the first
第1蓄積電極41は、層間絶縁膜35の一部に形成されたコンタクトホールを介して第1配線34に接続されている。第1接続配線44は、第1蓄積容量素子23および画素電極21をそれぞれ接続するとともに切断可能に形成されている。
The
第2蓄積容量素子24において、層間絶縁膜35上には、蓄積容量線17に重なった第2蓄積電極43と、この第2蓄積電極に接続された第2接続配線45と、が形成されている。第2接続配線45は、第1接続配線44と同様に、第2蓄積容量素子24および画素電極21をそれぞれ接続するとともに切断可能に形成されている。
In the second
上記した第1蓄積電極41、第2蓄積電極43、第1接続配線44、第2接続配線45、第2配線42、コンタクト配線38、および信号線16は、同一の導電膜で形成されている。
The
図1、図5、および図6に示すように、TFT22、第1蓄積容量素子23、および第2蓄積容量素子24が形成されたガラス基板4上には、着色層51が形成されている。着色層51上に、複数の画素電極21が隣接する2本の信号線16および2本の蓄積容量線17に周縁を重ねてストライプ状に形成されている。着色層51および画素電極21上には配向膜52が形成され、アレイ基板1を構成している。
図5に示すように、ガラス基板5上には対向電極61および配向膜62が順次形成され、対向基板2を構成している。
As shown in FIGS. 1, 5, and 6, a
As shown in FIG. 5, a
次に、上記した液晶表示装置の一層詳しい構成をその製造方法と併せて説明する。
アレイ基板1において、ガラス基板4を用意する。ガラス基板4上に上記した配線等のアレイパターンを形成する。対向基板2において、ガラス基板5を用意する。ガラス基板5上に上記した所定パターンを形成する。アレイ基板1および対向基板2を柱状スペーサ6により対向配置し、これら基板の周縁部同士をシール材7で接合する。そして、シール材7に形成された図示しない液晶注入口により両基板の間に液晶を注入する。その後、液晶注入口を封止材で封止する。これにより、アレイ基板1および対向基板2の間に液晶層3が狭持される。
Next, a more detailed configuration of the above-described liquid crystal display device will be described together with its manufacturing method.
In the
続いて、上記した画素18の点欠陥の有無を検査し、点欠陥の画素を修復するリペア工程に移行する。
図1、図4、および図7に示すように、まず、ステップS1aにおいて、リペア工程がスタートすると、ステップS2aにおいて、走査線駆動回路12、信号線駆動回路13、および蓄積容量線駆動回路14を通じて走査線15、信号線16、および蓄積容量線17にそれぞれ電圧を印加し、画素部11に電荷をチャージする。そして、各画素18の点欠陥の有無を検査する。画素部11に電荷をチャージする際、例えば、全ての蓄積容量線17に黒色表示電位、または白色表示電位を与える。この実施の形態において、黒色表示時、全ての蓄積容量線17に白色表示電位を与える。これにより、各画素は黒色表示となるが、点欠陥の画素のみバックライトからの光が抜けるため白色表示となる。
Subsequently, the above-described
As shown in FIG. 1, FIG. 4, and FIG. 7, first, when the repair process is started in step S1a, the scan
上記のように、点欠陥の画素18は、黒色表示時に白色表示となる等、他の画素の表示色と相違している。そのため点欠陥の有無は、上記した白色/黒色表示により判断できる。ここで、この実施の形態において、数百万個の画素で数個の点欠陥の画素が発生する場合を想定しているため、点欠陥の画素は、第1蓄積容量素子23および第2蓄積容量素子24のいずれか一方がショートしていると考えられる。
As described above, the point-
ステップS3aにおいて、点欠陥の画素の有無を判断し、点欠陥画素が無い場合、ステップS8aにおいて、リペア工程を終了する。点欠陥画素が有る場合、図8および図9に示すように、点欠陥が発生している全ての画素の第1接続配線44を切断する(ステップS4a)。切断する際は、例えばアレイ基板の裏面側から第1接続配線44にレーザを照射し、第1接続配線44に第1切断部47を形成する。その後、ステップS5aにおいて、各画素18の点欠陥の有無を再検査する。続いて、ステップS6aにおいて、再び点欠陥の画素の有無を判断し、点欠陥画素がない場合、リペア工程を終了する(ステップS8a)。
In step S3a, it is determined whether or not there is a point defective pixel. If there is no point defective pixel, the repair process is terminated in step S8a. When there is a point defect pixel, as shown in FIGS. 8 and 9, the first connection wirings 44 of all the pixels in which the point defect has occurred are cut (step S4a). When cutting, for example, the
点欠陥画素が残っている場合、図10および図11に示すように、点欠陥の発生している全ての画素の第2接続配線45を切断するとともに、第1配線34および第2配線42を互いに接続する(ステップS7a)。この際、第2接続配線45にレーザを照射して切断し、第2切断部48を形成する。また、第1配線34および第2配線42が対向した個所にレーザを照射し、第1配線34および第2配線42を接続する。
When the point defective pixel remains, as shown in FIGS. 10 and 11, the
これにより、ショートしていた第2蓄積容量素子24が画素電極21から切り離され、第1蓄積容量素子23が再び画素電極に接続される。したがって、各画素電極21は、少なくとも1つの正常蓄積容量素子に接続され、点欠陥が修復される。
以上の工程により、リペア工程が終了し(ステップS8a)、液晶表示装置が得られる。
As a result, the short-circuited second
Through the above process, the repair process is completed (step S8a), and a liquid crystal display device is obtained.
上記のように構成された、液晶表示装置および液晶表示装置の製造方法によれば、第1蓄積容量素子23および第2蓄積容量素子24と、画素電極21をそれぞれ接続するとともに切断可能な第1接続配線44および第2接続配線45と、画素電極21および第1蓄積容量素子23を接続可能な接続可能配線46を有している。このため、点欠陥が発生している画素18の有無を検査し、点欠陥の画素が検出された場合、まず、第1接続配線44を切断する。これにより、第1蓄積容量素子23のショートに起因した画素の点欠陥を修復することができる。
According to the liquid crystal display device and the method for manufacturing the liquid crystal display device configured as described above, the first
また、第1接続配線44を切断した場合であっても点欠陥が解消されない画素18が有る場合、その画素については、続いて第2接続配線45を切断し、かつ第1配線34と第2配線42とを接続する。これにより、点欠陥の画素18において、良好な第1蓄積容量素子23に接続された第1接続配線44を切断した場合であっても、接続可能配線46により、画素電極21と、第1蓄積容量素子23を良好に接続することができる。このため、画素電極21は、第1蓄積容量素子23および第2蓄積容量素子24の少なくとも一方に接続することができる。
When there is a
画素電極21が上記したいずれか一方の蓄積容量素子にのみ接続された修復済みの画素18の場合、その蓄積容量素子に蓄積される容量は、未修復の画素の半分となる。しかしながら、TFT22や液晶層3のリーク成分が小さければほとんど正常動作する。また、実用上は多少のリークがあっても回りの画素から容量の差異を見つけ出すことは非常に難しい。そのため、上記修復された画素では課題となるような点欠陥にはならない。
In the case of the repaired
第1接続配線44および第2接続配線45を切断する際、並びに第1配線34および第2配線42を接続する際は、レーザを照射することにより行われる。このため、アレイ基板1と対向基板2と、を貼り合わせた後にレーザを照射する場合であっても点欠陥の画素18を修復することができる。また、着色層51を貫通してレーザを照射する場合であっても、照射条件を設定することにより、点欠陥の画素18を修復することができる。
When the
蓄積容量線17および第1配線34は同一の導電膜で形成され、また、第1蓄積電極41、第2蓄積電極43、第1接続配線44、第2接続配線45、第2配線42、コンタクト配線38、および信号線16は同一の導電膜で形成されている。そのため、第1配線34および第2配線42を有した接続可能配線46は製造工程を増やすことなく形成できる。
The
第1配線34はアルミニウムで形成されている。このため、第1配線34および第2配線42が対向した個所にレーザを照射した場合、これら第1配線および第2配線を良好に接続することができる。なお、上記した効果は、第1配線34に限らず、第1配線または第2配線42をアルミニウムで形成することにより得られる(層間に絶縁層がある2種の金属配線をレーザで接続する場合、少なくともどちらか一方をアルミニウムまたはその合金を含む構成にしておくと接続が容易である)。
以上のことから、製品歩留まりの高い液晶表示装置および液晶表示装置の製造方法が得られるため、製品として流出することができる。
The
From the above, a liquid crystal display device with a high product yield and a method for manufacturing the liquid crystal display device can be obtained, so that it can flow out as a product.
次に、この発明の他の実施の形態に係る液晶表示装置および液晶表示装置の製造方法について説明する。始めに、この実施の形態に係る液晶表示装置について説明する。
図12に示すように、ガラス基板4上には画素部11、走査線駆動回路12、信号線駆動回路13の他、第1蓄積容量線駆動回路14aおよび第2蓄積容量線駆動回路14bが設けられている。
Next, a liquid crystal display device and a method for manufacturing the liquid crystal display device according to another embodiment of the present invention will be described. First, the liquid crystal display device according to this embodiment will be described.
As shown in FIG. 12, the first storage capacitor
画素部11において、ガラス基板4上には、複数の走査線15、および複数の信号線16の他、走査線に平行な複数の第1蓄積容量線17a、および複数の第2蓄積容量線17bが形成されている。複数の第1蓄積容量線17aは第1蓄積容量線駆動回路14aに接続され、複数の第2蓄積容量線17bは他の第2蓄積容量線駆動回路14bに接続されている。このため、第1蓄積容量線17aと第2蓄積容量線17bとを、別々の電位に独立して制御することができる。
In the
この実施の形態において、隣接する2本の信号線16、第1蓄積容量線17a、および第2蓄積容量線17bで囲まれた領域には画素18が形成されている。
In this embodiment, a
次に、画素18を1つ取り出して詳述する。
図13および図14に示すように、ガラス基板4上には、上記した蓄積容量線17および第1配線34を除き、図5および図6に示したようにTFT22を含み、層間絶縁膜35まで同様に形成されている。
Next, one
As shown in FIGS. 13 and 14, the
次いで、第1蓄積容量素子23および第2蓄積容量素子24について説明する。
層間絶縁膜35上には、信号線16と、コンタクト配線38と、第1蓄積容量線17aに重なった第1蓄積電極41および第2蓄積電極43と、第2蓄積容量線17bに重なった第1蓄積容量線および第2蓄積容量線と、が形成されている。
Next, the first
On the
その他、層間絶縁膜35上には、第1蓄積電極41に接続された第1接続配線44と、第2蓄積電極43に接続された第2接続配線45と、が形成されている。なお、第1蓄積電極41および第2蓄積電極43は、第1蓄積容量線17aおよび第2蓄積容量線17bにそれぞれ対向配置されていることはいうまでもない。
In addition, a
第1接続配線44は、第1蓄積電極41および画素電極21を接続するとともに切断可能に形成されている。第2接続配線45は、第2蓄積電極43およびコンタクト配線38を介して画素電極21を接続するとともに切断可能に形成されている。これら第1蓄積電極41、第2蓄積電極43、第1接続配線44、第2接続配線45、コンタクト配線38、および信号線16は同一の導電膜で形成されている。図13に示すように、例えば、上記した第2蓄積容量線17bおよび第1蓄積電極41は第1蓄積容量素子23を、第1蓄積容量線17aおよび第2蓄積電極43は第2蓄積容量素子24を、それぞれ構成している。
The
TFT22、第1蓄積容量素子23、および第2蓄積容量素子24が形成されたガラス基板4上には、着色層51が形成されている。着色層51上に、複数の画素電極21が、隣接する2本の信号線16、並びに隣接する第1蓄積容量線17aおよび第2蓄積容量線17bに周縁を重ねてストライプ状に形成されている。この実施の形態において、画素電極21は、互いに異なる第1蓄積容量線17aおよび第2蓄積容量線17bをそれぞれ有した第1蓄積容量素子23および第2第1蓄積容量素子24に接続されている。着色層51および画素電極21上には配向膜52が形成され、アレイ基板1を構成している。
対向基板2は、ガラス基板5に対向電極および配向膜が順次形成されることにより、構成されている。
A
The
次に、上記した液晶表示装置の一層詳しい構成をその製造方法と併せて説明する。
上記したように、特定のパターンを形成したアレイ基板1および対向基板2を所定の隙間を保持して対向配置し、これら基板の周縁部同士をシール材で接合する。シール材の一部に形成された液晶注入口により両基板間に液晶を注入した後、この液晶注入口を封止材で封止する。
Next, a more detailed configuration of the above-described liquid crystal display device will be described together with its manufacturing method.
As described above, the
続いて、上記した画素18の点欠陥の有無を検査し、点欠陥の画素を修復するリペア工程に移行する。
図12、図13、および図15に示すように、まず、ステップS1bにおいて、リペア工程がスタートすると、ステップS2bにおいて、走査線駆動回路12、信号線駆動回路13、第1蓄積容量線駆動回路14a、および第2蓄積容量線駆動回路14bを通じて走査線15、信号線16、第1蓄積容量線17a、および第2蓄積容量線17bにそれぞれ電圧を印加し、画素部11に電荷をチャージする。この際、黒色表示時においては、複数の第1蓄積容量線17a、および複数の第2蓄積容量線17bに白色表示電位をそれぞれ与える。
Subsequently, the above-described
As shown in FIGS. 12, 13, and 15, first, when the repair process starts in step S1b, in step S2b, the scanning
つまり、黒色表示時には白色表示電位を、また白色表示時には黒色表示電位を、第1蓄積容量線17aおよび第2蓄積容量線17bにそれぞれ印加することにより、各画素18を検査する。各画素は黒色表示となるが、点欠陥の画素のみバックライトからの光が抜けるため白色表示となる。そのため点欠陥の有無は、上記した白色/黒色表示により判断できる。黒色表示時に、白色表示となる画素18が有る場合、その画素の有した第1蓄積容量素子または、第2蓄積容量素子がショートしていると考えられる。
That is, each
ステップS3bにおいて、点欠陥の画素の有無を判断し、点欠陥の画素がない場合、ステップS9bにおいて、リペア工程を終了する。点欠陥の画素が有る場合、ステップS4bにおいて、第1蓄積容量線17aおよび第2蓄積容量線17bに別々の電位を与えて画素を再検査する。
In step S3b, it is determined whether or not there is a point defect pixel. If there is no point defect pixel, the repair process is terminated in step S9b. When there is a point defect pixel, in step S4b, different potentials are applied to the first
そして、ステップS5bにおいて、短絡している蓄積容量素子が第1蓄積容量線17a、および第2蓄積容量線17bのいずれに接続されている蓄積容量素子であるかを判別する。例えば、第1蓄積容量線17aを有した第2蓄積容量素子24(図13)が短絡した点欠陥の画素の場合、図16に示すように、点欠陥が発生している画素の第2接続配線45を切断する(ステップS6b)。切断する際は、第2接続配線45にレーザを照射し、第2接続配線45に第2切断部48を形成する。
In step S5b, it is determined whether the short-circuited storage capacitor element is connected to the first
その後、ステップS8bにおいて、再び点欠陥の画素の有無を判断し、点欠陥が無い場合、リペア工程を終了する(ステップS9b)。点欠陥画素が有る場合、ステップS4bに戻り、第1蓄積容量線17aおよび第2蓄積容量線17bに別々の電位を与えて画素を再び検査した後、再び第1蓄積容量線17aを有した第2蓄積容量素子24(図13)が短絡しているか判断する(ステップS5b)。
Thereafter, in step S8b, the presence / absence of a point defect pixel is determined again. If there is no point defect, the repair process is terminated (step S9b). If there is a point defect pixel, the process returns to step S4b, the pixel is inspected again by applying different potentials to the first
例えば、第2蓄積容量線17bを有した第1蓄積容量素子23(図13)が短絡した点欠陥の画素の場合、図17に示すように、点欠陥が発生している画素の第1接続配線44を切断する(ステップS7b)。切断する際は、第1接続配線44にレーザを照射し、第1接続配線44に第1切断部47を形成する。
For example, in the case of a point defect pixel in which the first storage capacitor element 23 (FIG. 13) having the second
続いて、再びステップS8bにおいて、点欠陥の画素の有無を判断し、点欠陥が有る場合はステップS4bに、点欠陥が無い場合はステップS9bにそれぞれ移行する。
以上の工程により、リペア工程が終了し(ステップS9b)、液晶表示装置が得られる。
Subsequently, in step S8b, the presence / absence of a point defect pixel is determined again. If there is a point defect, the process proceeds to step S4b, and if there is no point defect, the process proceeds to step S9b.
Through the above process, the repair process is completed (step S9b), and a liquid crystal display device is obtained.
上記のように構成された液晶表示装置および液晶表示装置の製造方法によれば、互いに異なる蓄積容量線を有した第1蓄積容量素子23、および第2蓄積容量素子24と、画素電極21と、がそれぞれ接続されている。このため、第1蓄積容量線17aおよび第2蓄積容量線17bの電位を互いに変えて検査することにより、点欠陥が発生している画素18の第1蓄積容量素子23および第2蓄積容量素子24のいずれが短絡しているか判別できる。そのため、点欠陥の画素18において、例えば短絡した第1蓄積容量素子23と、画素電極21と、を接続する第1接続配線44のみを切断することにより、第1蓄積容量素子のショートに起因した画素の点欠陥を修復することができる。複数の第1蓄積容量線17aおよび複数の第2蓄積容量線17bは、それぞれ1つの駆動回路に接続する必要は無く、2以上の駆動回路に接続されていても良い。
According to the liquid crystal display device and the method of manufacturing the liquid crystal display device configured as described above, the first
なお、この発明は、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、リペア工程はアレイ基板1および対向基板2の間に液晶を注入する前に行なうことも可能であり、例えば、画素電極21を形成した後でも良い。各画素電極21は、第1蓄積容量素子23および第2蓄積容量素子24の2つの蓄積容量素子に接続される場合を示したが、それぞれ3つ以上の蓄積容量素子に接続されていても良い。この場合、上述した実施の形態において、点欠陥の画素18は、第2接続配線45を切断したが(図7、ステップS7a)、短絡した蓄積容量素子と、画素電極が断線するまで第1接続配線44以外の接続配線を1本以上切断すれば良い。なお、TFT22を複数設置してそのTFTの点欠陥を回避することや、画素電極21を複数に分割してその画素電極と対向電極61とのショートを救済する等の方法を併用すれば点欠陥が一層修復され、相乗効果で点欠陥救済率が高くなる。上述した実施の形態において、液晶表示装置を例に説明したが、液晶表示装置に限らず、EL(Electro-Luminescent)表示装置等の他の表示装置であっても良い。
The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention. For example, the repair process can be performed before the liquid crystal is injected between the
1…アレイ基板,2…対向基板,3…液晶層,4、5…ガラス基板,17…蓄積容量線,17a…第1蓄積容量線,17b…第2蓄積容量線,21…画素電極,23…第1蓄積容量素子,24…第1蓄積容量素子,34…第1配線,35…層間絶縁膜,41…第1蓄積容量線,42…第2配線,43…第2蓄積容量線,44…第1接続配線,45…第2接続配線,46…接続可能配線,47…第1切断部,48…第2切断部。
DESCRIPTION OF
Claims (11)
前記各画素電極および複数の蓄積容量素子をそれぞれ接続しているとともに切断可能な複数の接続配線と、前記各画素電極および1つの画素電極に接続された複数の蓄積容量素子の少なくとも1つを接続可能な接続可能配線と、を有していることを特徴とする表示装置。 A plurality of pixel electrodes, and a plurality of storage capacitor elements connected to the pixel electrodes,
Connecting each of the pixel electrodes and the plurality of storage capacitor elements and connecting a plurality of connection wirings that can be cut off, and at least one of the plurality of storage capacitor elements connected to the pixel electrodes and one pixel electrode And a connectable wiring that can be connected.
前記複数の第1蓄積容量線および複数の第2蓄積容量線は、別々の電位に独立して制御されていることを特徴とする表示装置。 At least one storage capacitor among a plurality of pixel electrodes, a plurality of storage capacitor elements connected to each pixel electrode by a plurality of connection wirings that can be cut off, and a storage capacitor element connected to the one pixel electrode A first storage capacitor line connected to the element and a second storage capacitor line connected to the remaining storage capacitor element;
The display device, wherein the plurality of first storage capacitor lines and the plurality of second storage capacitor lines are independently controlled at different potentials.
蓄積容量線の電位を変えて蓄積容量素子の短絡による点欠陥の有無を検査し、
点欠陥が生じた個所の画素電極に接続されている複数の蓄積容量素子のうち、接続可能配線に接続された蓄積容量素子の接続配線を切断し、
前記接続配線を切断した個所の点欠陥の有無を再検査し、
再検査した個所に点欠陥が生じている場合、前記点欠陥が生じている個所の画素電極に接続されている蓄積容量素子のうち、前記接続可能配線に接続された蓄積容量素子以外の蓄積容量素子の接続配線を切断した後、前記接続可能配線により前記蓄積容量素子と前記画素電極とを接続することを特徴とする表示装置の製造方法。 A plurality of pixel electrodes and a plurality of storage capacitor elements connected to the pixel electrodes, and a plurality of connection wirings that connect and disconnect each of the pixel electrodes and the plurality of storage capacitor elements, In a method for manufacturing a display device, comprising: a connectable wiring that can connect each pixel electrode and at least one of a plurality of storage capacitor elements connected to one pixel electrode;
Check the presence or absence of point defects due to short circuit of the storage capacitor element by changing the potential of the storage capacitor line,
Of the plurality of storage capacitor elements connected to the pixel electrode where the point defect has occurred, cut the connection wiring of the storage capacitor element connected to the connectable wiring,
Reexamine the presence or absence of point defects at the location where the connection wiring is cut,
When a point defect occurs at the reexamined location, among the storage capacitance elements connected to the pixel electrode at the location where the point defect occurs, a storage capacitance other than the storage capacitance element connected to the connectable wiring A method for manufacturing a display device, comprising: connecting the storage capacitor element and the pixel electrode by using the connectable wiring after disconnecting an element connection wiring.
蓄積容量素子の短絡による点欠陥の有無を検査し、
点欠陥が生じている場合、第1蓄積容量線および第2蓄積容量線に別々の電位を与えて検査した個所において、短絡している蓄積容量素子が第1蓄積容量線および第2蓄積容量線のいずれに接続されている蓄積容量素子であるかを判別し、
前記短絡していると判別された蓄積容量素子に接続されている接続配線を切断することを特徴とする表示装置の製造方法。 At least one storage capacitor among a plurality of pixel electrodes, a plurality of storage capacitor elements connected to each pixel electrode by a plurality of connection wirings that can be cut off, and a storage capacitor element connected to the one pixel electrode A first storage capacitor line connected to the element and a second storage capacitor line connected to the remaining storage capacitor element, wherein the plurality of first storage capacitor lines and the plurality of second storage capacitor lines are: In a manufacturing method of a display device that is independently controlled at different potentials,
Check for the presence of point defects due to short circuit of the storage capacitor element,
In the case where a point defect has occurred, the short-circuited storage capacitor element is connected to the first storage capacitor line and the second storage capacitor line at a location where different potentials are applied to the first storage capacitor line and the second storage capacitor line. Which storage capacitor is connected to
A method for manufacturing a display device, comprising: cutting a connection wiring connected to the storage capacitor element determined to be short-circuited.
黒色表示時に、第1蓄積容量線および第2蓄積容量線の一方に白色表示電位を、他方に黒色表示電位をそれぞれ与え、
白色表示に変化する場合、白色表示電位を与えた第1蓄積容量線または第2蓄積容量線が、短絡している蓄積容量素子を有していると判断し、
黒色表示を維持している場合、黒色表示電位を与えた第1蓄積容量線または第2蓄積容量線が、短絡している蓄積容量素子を有していると判断することを特徴とする請求項8に記載の表示装置の製造方法。 When determining whether the short-circuited storage capacitor element has the first storage capacitor line or the second storage capacitor line at the point where the point defect occurs.
During black display, a white display potential is applied to one of the first storage capacitor line and the second storage capacitor line, and a black display potential is applied to the other.
When changing to white display, it is determined that the first storage capacitor line or the second storage capacitor line to which the white display potential is applied has a storage capacitor that is short-circuited;
When the black display is maintained, it is determined that the first storage capacitor line or the second storage capacitor line to which the black display potential is applied has a short-circuited storage capacitor element. 9. A method for manufacturing the display device according to 8.
他の透明な基板を用意し、その基板を用いて対向基板を形成し、
前記アレイ基板および対向基板を貼り合わせ、
前記アレイ基板および対向基板の間に液晶を注入した後、点欠陥の有無を検査することを特徴とする請求項7ないし9のいずれか1項に記載の表示装置の製造方法。 A transparent substrate is prepared, and the storage capacitor element, connection wiring, and pixel electrode are formed on the substrate to form an array substrate,
Prepare another transparent substrate, use that substrate to form the counter substrate,
Bonding the array substrate and the counter substrate,
10. The method of manufacturing a display device according to claim 7, wherein after the liquid crystal is injected between the array substrate and the counter substrate, the presence or absence of a point defect is inspected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003314170A JP2005084233A (en) | 2003-09-05 | 2003-09-05 | Display device and method for manufacturing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003314170A JP2005084233A (en) | 2003-09-05 | 2003-09-05 | Display device and method for manufacturing display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005084233A true JP2005084233A (en) | 2005-03-31 |
Family
ID=34414869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003314170A Pending JP2005084233A (en) | 2003-09-05 | 2003-09-05 | Display device and method for manufacturing display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005084233A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106801A1 (en) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | Image display apparatus, manufacturing method thereof, and correction method therefor |
JP5707487B2 (en) * | 2011-04-08 | 2015-04-30 | 株式会社ジャパンディスプレイ | Liquid crystal display |
WO2015064477A1 (en) * | 2013-10-30 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | Display panel |
JP2020087921A (en) * | 2018-11-14 | 2020-06-04 | 日亜化学工業株式会社 | Light source device and adjustment method thereof |
-
2003
- 2003-09-05 JP JP2003314170A patent/JP2005084233A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010106801A1 (en) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | Image display apparatus, manufacturing method thereof, and correction method therefor |
JP5707487B2 (en) * | 2011-04-08 | 2015-04-30 | 株式会社ジャパンディスプレイ | Liquid crystal display |
US9025097B2 (en) | 2011-04-08 | 2015-05-05 | Japan Display Inc. | Liquid crystal display device |
WO2015064477A1 (en) * | 2013-10-30 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | Display panel |
JPWO2015064477A1 (en) * | 2013-10-30 | 2017-03-09 | 堺ディスプレイプロダクト株式会社 | Display panel |
JP2020087921A (en) * | 2018-11-14 | 2020-06-04 | 日亜化学工業株式会社 | Light source device and adjustment method thereof |
JP7402408B2 (en) | 2018-11-14 | 2023-12-21 | 日亜化学工業株式会社 | Light source device and how to adjust the light source device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8692558B2 (en) | Display panel and testing method thereof | |
US20070046322A1 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
KR101187200B1 (en) | Liquid crystal display device comprising test line connected to switching device | |
KR100828294B1 (en) | Substrate for lcd and method of manufacturing lcd using the same | |
US20080018838A1 (en) | Color filter substrate, color liquid crystal display device using the same, and method for repairing the same | |
JP2006171386A (en) | Electro-optical device and electronic apparatus | |
JP4921969B2 (en) | Method for manufacturing array substrate | |
US10908467B2 (en) | Array substrate and repairing method thereof, display panel | |
JP3119357B2 (en) | Liquid crystal display | |
JP2005084233A (en) | Display device and method for manufacturing display device | |
JPH11119253A (en) | Active matrix type liquid crystal display device and its defect correcting method | |
JP2009103872A (en) | Active matrix substrate and liquid crystal display device, and manufacturing method of active matrix substrate | |
KR101157248B1 (en) | Mass production system checking structure of liquid crystal display device | |
KR100848555B1 (en) | Structure of mps test line for liquid crystal display | |
JP3087730B2 (en) | Manufacturing method of liquid crystal display device | |
CN101943835A (en) | Repairing structure and repairing method for liquid-crystal display (LCD) panel | |
JP2001183614A (en) | Display element and inspection method therefor | |
JP2011013626A (en) | Method of manufacturing display | |
KR20080049272A (en) | Array substrate for liquid crystal display device | |
KR100628440B1 (en) | Liquid crystal display | |
KR101927192B1 (en) | Liquid crystal display device | |
US20110102699A1 (en) | Liquid crystal display and repair method thereof | |
US20240087492A1 (en) | Display substrate, test method for the same and display device | |
JP5305755B2 (en) | Liquid crystal display | |
KR101192072B1 (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |